JP4310131B2 - 書き込み電流を低減したｍｒａｍ - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は一種の書き込み電流を低減したＭＲＡＭに係り、特に、ＭＴＪセルをメモリコアとするセルの両側に、導電する金属柱を配置してなるＭＲＡＭ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）に関する。
【０００２】
【従来の技術】
ＭＲＡＭは非揮発性、高集積度、高いアクセス速度、抗輻射線等の長所を有し、メモリデータ読み出し時には電流を選択セルに流入させ、その電圧値の違いを読み取ってデータのディジタル値を決定し、データ書き込み時には、図１に示されるように、２条の電流線、則ちビット線１３と書き込み線１１が磁場を誘起して磁気メモリセル１５を選択するために採用され、これにより材料の磁化方向が改変され、データが更新される（例えば特許文献１）。
【０００３】
現在、ＭＲＡＭ開発の懸案の一つは、いかに書き込み線により誘起された磁力線をメモリセルに集めるか、ということである。図２は別の周知の技術のＭＲＡＭ回路断面図であり（特許文献２）、堆積法により形成された誘電層２１が磁気メモリセル１５を被覆し、その後、さらにエッチングにより第１導線２５ａをビット線１３に連接し、第２導線２５ｂを電流制御素子２３に連接するためのウインドウが形成される。その後、ビット線１３と書き込み線１１の表面が高透磁率（ｐｅｒｍｅａｂｉｌｉｔｙ）材料２００で被覆され、磁気メモリ素子への磁場を遮断並びに集中させる。ゆえに、磁気メモリセル１５を通る磁場が強化され、これにより書き込み電流が低減され、節電の目的を達成できる。上述の方法以外に、書き込み線１１と磁気メモリセル１５の距離を縮小することも一定の効果がある。
【０００４】
【特許文献１】
米国特許第５，６４０，３４３号
【特許文献２】
米国特許第５，９４０，３１９号
【０００５】
【発明が解決しようとする課題】
磁場を増強して書き込み電流を低減して節電の目的を達成するため、本発明は、一種のＭＲＡＭ構造を提供し、それは適当なレイアウト改修により、磁気メモリセル周囲の無限長の電流線により誘起した、より多くの磁束を得られるようにし、これにより電力消費を削減するものとする。
【０００６】
則ち、本発明は書き込み電流を低減したＭＲＡＭを提供することを目的とし、それは、ＭＴＪセルの両側に導電性の金属柱が配置されて、その金属柱が発生する累加の磁場強度によりＭＴＪセル書き込み電流を低減し、これによりＭＲＡＭ操作時の損耗パワーを低減する。金属柱は改修したレイアウトにより形成し、ビア（Ｖｉａ）エッチングと金属堆積により複数のプラグを形成する。さらに、少なくとも一周の導電金属のコイルをＭＴＪメモリセル付近に巻き付け、これにより磁場を増強することでＭＲＡＭの書き込み電流を低減すると共にＭＲＡＭのパワー消耗を低減する。
【０００７】
【課題を解決するための手段】
請求項１の発明は、書き込み電流を低減したＭＲＡＭにおいて、該ＭＲＡＭが複数の磁気メモリ素子を組み合わせてなり、該磁気メモリ素子が、
該磁気メモリ素子の書き込み電流チャネルを提供する書き込み線と、
該磁気メモリ素子の読み出し及び書き込み電流チャネルを提供するビット線と、
磁気メモリセルとされ、ＭＲＡＭ中の磁性材料とされて磁化方向を改変することで該磁気メモリセルのデータ状態を改変する、上記磁気メモリセルと、
該磁気メモリセルと該ビット線に連接された中間金属柱と、
複数の側辺金属柱とされ、該書き込み線に連接されて、電流通過により該磁気メモリセルに誘起される磁場を増加する、上記複数の側辺金属柱と、
を具え、該磁気メモリ素子が、電流制御素子に連接されて信号読み出しを達成することを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項２の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、磁気メモリセルがシード層とＭＴＪセルで組成され、該ＭＴＪセルがそのメモリコアとされたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項３の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、中間金属柱と側辺金属柱がデュアルダマシーン工程と金属堆積により形成されたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項４の発明は、請求項３記載の書き込み電流を低減したＭＲＡＭにおいて、中間金属柱と側辺金属柱がビット線とＭＴＪセルのコンタクト形成と同時に形成されることを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項５の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、複数の書き込み線とそれと垂直な複数のビット線が連結されてなる複数の磁気メモリ素子を具えたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項６の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、改修されたレイアウトを使用することにより側辺金属柱が増加されたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項７の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、書き込み線が上層書き込み線と下層書き込み線を具えたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項８の発明は、請求項１記載の書き込み電流を低減したＭＲＡＭにおいて、磁気メモリセルを囲む複数の書き込み線と、複数の上層書き込み線と複数の側辺金属柱の連接により、該磁気メモリセルを流れる電流とその誘起する磁場強度を増加することを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項９の発明は、書き込み電流を低減したＭＲＡＭにおいて、該ＭＲＡＭが一つの磁気メモリ素子で組成され、該磁気メモリ素子が、
該磁気メモリ素子に電流チャネルを提供する複数の側辺金属柱と、
磁気メモリセルとされ、該ＭＲＡＭ中の磁性材料とされ、磁化方向の改変により該磁気メモリセルのデータ状態を改変する、上記磁気メモリセルと、
を具えたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
請求項１０の発明は、請求項９記載の書き込み電流を低減したＭＲＡＭにおいて、磁気メモリセルがシード層とＭＴＪセルを具え、該ＭＴＪセルがそのメモリコアとされたことを特徴とする、書き込み電流を低減したＭＲＡＭとしている。
【０００８】
【発明の実施の形態】
本発明の好ましい実施例によると、書き込み電流を低減したＭＲＡＭは、複数の磁気メモリ素子を具え、各磁気メモリ素子は、該磁気メモリ素子に書き込み電流を提供する書き込み線と、該磁気メモリ素子に書き込み電流チャネルと読み出し電流チャネルを提供するビット線と、ＭＲＡＭにおける磁性材料として働き磁化方向を改変してデータ状態を改変する磁気メモリセルと、該磁気メモリセルと該ビット線を連接する中央金属孔と、複数の側辺金属柱とされ、該書き込み線に連接され、金属柱を通る電流により誘起した磁気メモリセルを通る磁場を強化する上記複数の側辺金属柱と、を具え、該磁気メモリ素子が読み出し信号を電流制御素子より出力する。
【０００９】
【実施例】
図４は本発明の実施例の磁気メモリ素子表示図である。このようなメモリ構造の製造工程は以下のとおりである。まず、シリコン基板上に読み出し電流を制御する電流制御素子２３が形成され、本発明はこの制御回路素子上方のメモリ素子を以て主要な発明とするため、この電流制御素子２３に対する詳細な説明は行わない。続いて、下層書き込み線４３ａを形成し、その上に一層の絶縁層４１（Ｉｎｓｕｌａｔｉｎｇ Ｌａｙｅｒ）を堆積させ、さらにシード層４５（Ｓｅｅｄ Ｌａｙｅｒ）ウインドウの堆積、エッチングを行ない、さらにシード層４５を堆積させる。このシード層４５は導電の金属層とされ、その材料はニッケルと鉄とされ、このシード層４５と下方の制御回路素子の一端が電気的に連接されて、読み出し電流のチャネルを提供する。さらにＭＴＪセル４７（ＭＴＪ Ｃｅｌｌ）の堆積とエッチングを行なう。その後、低温絶縁層堆積と化学機械表面平坦化（ＣＭＰ）の過程を実行する。続いて、デュアルダマシーン（Ｄｕａｌ Ｄａｍａｓｃｅｎｅ）工程を利用すると共に金属プラグを充填してＭＴＪセル４７付近に配置される金属柱（Ｍｅｔａｌ Ｐｉｌｌａｒ）を形成し、図４の実施例では中間金属柱４２ａと側辺金属柱４２ｂがあり、その上に、さらにビット線１３と上層書き込み線４３ｂを形成する。この構造中、中間金属柱４２ａと側辺金属柱４２ｂは堆積工程によりビット線１３とＭＴＪセル４７と共に形成され、余分の製造コストは不要である。
【００１０】
図５は本発明の実施例の磁気メモリ素子の断面図である。この表示図を図３の従来の技術の磁気メモリ素子断面図を参照すると、書き込み電流の書き込み線１１は左から右に通過する。また、図５の本発明の実施例図では書き込み電流は、上層書き込み線４３ｂを通過し、上から下に側辺金属柱４２ｂを通過し、さらに左から右に下層書き込み線４３ａを通過し、さらに下から上に側辺金属柱４２ｂを通過して上層書き込み線４３ｂに至り、このように磁気メモリセル１５を巡り、Ｂｉｏｔ−Ｓｖａｒｔ定律により、並びに右手の法則により誘起磁場方向を判断すると、中間の磁気メモリセル１５を巡る三つの方向の電流はこの三つの方向と同じ方向の誘起磁場を形成し、この誘起磁場が磁気メモリセル１５の磁性状態を改変し、その中のデータ形態を改変し、その記憶機能を達成し、並びにこの磁場増強効果により書き込み電流低減の目的を達成し、書き込み電流を低減したＭＲＡＭを提供する目的を達成する。
【００１１】
Ｂｉｏｔ−Ｓｖａｒｔ定律により、図５の磁気メモリ素子断面図に示されるように、本発明は側辺金属柱４２ｂと磁気メモリセル１５の間の距離を短縮することで、磁場増強の目的を達成することができ、これによってもＭＲＡＭ全体の縮小が行える。
【００１２】
図６は本発明の実施例の磁気メモリ素子組合せ表示図である。上述の図４に示される磁気メモリ素子４００を組合せ、上層書き込み線４３ｂともう一つの磁気メモリ素子４００の上層書き込み線４３ｂを連接し、別に、ビット線１３をもう一つの磁気メモリ素子４００のビット線１３と連接し、これにより拡充性のＭＲＡＭを形成している。本図は四つの磁気メモリ素子４００で組成されているが、実際の応用上はこれに限定されるものではない。
【００１３】
本発明の別の実施例は図７の金属柱と磁気メモリセル表示図に示されるように、シード層４５とＭＴＪセル４７で組成された磁気メモリセル１５の側辺に、側辺金属柱４２ｂが設置され、この側辺金属柱４２ｂを書き込み電流が通過する時、図中の下向きの垂直点線に示されるようであり、Ｂｉｏｔ−Ｓｖａｒｔ定律により、この磁気メモリセル１５に誘起磁場が発生し、その磁力線は図示されるこの側辺金属柱４２ｂを囲む点線のようであり、この誘起磁場がこの磁気メモリセル１５の磁性状態の改変を形成するため、そのデータ状態を改変し、これは本発明の磁気メモリ素子の実施例である。
【００１４】
本発明のまた別の実施例は図８の本発明の磁気メモリ素子の複数の電流ループを具えた実施例図に示されるようである。上述の図４の磁気メモリ素子４００は拡張され、改変されたレイアウトを使用して形成された複数の金属線と金属柱を具え、これにより磁気メモリセルを囲む複数の電流ループを具えた磁気メモリ素子が形成されている。そのうち一つの電流ループは以下に説明されるが、実際の操作はこれに限定されるものではない。図示される点線方向に示されるように、電流は、第１上層書き込み線８１ａの一端よりもう一端に至り、続いて第１側辺金属柱８５ａに至り、その別端よりさらに第１下層書き込み線８１ａの一端からもう一端に至り、続いて第２側辺金属柱８５ｂに至り、さらに第２上層書き込み線８１ｂから下向きに第３側辺金属柱８５ｃを通り第２下層書き込み線８３ｂに至り、続いて第４側辺金属柱８５ｄの一端から第４側辺金属柱８５ｄに沿って第３上層書き込み線８１ｃに至る。このような複数の書き込み線と金属柱により磁気メモリセル１５を巡ることにより、有効に磁気メモリセル１５の受ける誘起磁場を増加し、並びにこれにより必要な書き込み電流を低減する。こうして本発明の書き込み電流を低減したＭＲＡＭを提供する目的が達成される。
【００１５】
【発明の効果】
以上が本発明の書き込み電流を低減したＭＲＡＭの実施例の詳細な説明であり、本発明は側辺金属柱の設置により磁気メモリ素子に比較的大きな誘起磁場が提供され、これにより必要な書き込み電流が低減される。本発明の構造は、Ｂｉｏｔ−Ｓｖａｒｔ定律及びアンペアの法則により、書き込み線の幾何構造の改修により、誘起される磁場強度が従来の技術の２．４１倍となり、書き込み線に送り込む電流を４０％も減らす。さらに２周の電流ループが誘起磁場を従来の技術の４．８３倍となし、則ち２０％の書き込み電流低減を有する。さらに、側辺金属柱４２ｂと磁気メモリセル１５の間の距離が減らされることにより、磁場が増強される。ゆえにＭＲＡＭが縮小される。
【００１６】
総合すると、本発明の提供する書き込み電流を低減したＭＲＡＭは、実用性と進歩性、及び産業上の利用価値を有する。なお、以上の説明は、本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】周知の技術のＭＲＡＭアレイ表示図である。
【図２】周知の技術の磁気メモリ素子回路の断面図である。
【図３】周知の技術の磁気メモリ素子断面図である。
【図４】本発明の実施例の磁気メモリ素子表示図である。
【図５】本発明の実施例の磁気メモリ素子断面図である。
【図６】本発明の実施例の磁気メモリ素子組合せ表示図である。
【図７】本発明の実施例の金属柱と磁気メモリセルの表示図である。
【図８】本発明の磁気メモリ素子の複数の電流ループを具えた実施例図である。
【符号の説明】
１１ 書き込み線
１３ ビット線
１５ 磁気メモリセル
２１ 誘電層
２３ 電流制御素子
２５ａ 第１導線
２５ｂ 第２導線
２００ 高透磁率材料
４１ 絶縁層
４２ａ 中間金属柱
４２ｂ 側辺金属柱
４３ａ 下層書き込み線
４３ｂ 上層書き込み線
４５ シード層
４７ ＭＴＪセル
４００ 磁気メモリ素子
８１ａ 第１上層書き込み線
８１ｂ 第２上層書き込み線
８１ｃ 第３上層書き込み線
８３ａ 第１下層書き込み線
８３ｂ 第２下層書き込み線
８５ａ 第１側辺金属柱
８５ｂ 第２側辺金属柱
８５ｃ 第３側辺金属柱
８５ｄ 第４側辺金属柱

Claims (1)

1. 上層書き込み線および下層書き込み線を含み、磁気メモリ素子への書き込み電流チャネルを提供する複数の書き込み線と、
   当該メモリ素子の読み出しおよび書き込み電流を提供する複数のビット線と、
   前記下層書き込み線の上部に設けられ、シード層およびＭＴＪセルを有し、磁化方向を改変することでデータ状態を改変する磁気メモリセルと、
   前記磁気メモリセルおよび前記ビット線に連接された中間金属柱と、
   前記書き込み線に連接されて電流通過により前記磁気メモリセルに誘起される磁場を増加する複数の側辺金属柱と、
   を備え、
   前記書き込み線および前記ビット線の複数の交差箇所に設けられ、
   電流制御素子に連接されて信号読み出しを達成する複数の磁気メモリ素子を有し、
   前記ＭＴＪセルが前記磁気メモリセルを形成し、
   前記ビット線は、前記中間金属柱の上部に、前記書き込み線に対して垂直に設けられ、
   前記磁気メモリ素子への書き込み電流が、上層書き込み線から前記下層書き込み線へ向かって一の側辺金属柱を通過し、前記下層書き込み線を通過し、さらに当該下層書き込み線から、他の側辺金属柱を通過して上層書き込み線に至り、当該上層書き込み線は他の磁気メモリ素子の上層書き込み線に連接されているＭＲＡＭ。

Images