JPH10116489A - 磁気ランダム・アクセス・メモリにおけるメモリ・セル構造およびその製造方法 - Google Patents

磁気ランダム・アクセス・メモリにおけるメモリ・セル構造およびその製造方法

Info

Publication number
JPH10116489A
JPH10116489A JP9191829A JP19182997A JPH10116489A JP H10116489 A JPH10116489 A JP H10116489A JP 9191829 A JP9191829 A JP 9191829A JP 19182997 A JP19182997 A JP 19182997A JP H10116489 A JPH10116489 A JP H10116489A
Authority
JP
Japan
Prior art keywords
magnetic
memory cell
cell structure
word
gmr
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9191829A
Other languages
English (en)
Inventor
Eugene Chen
ユージン・チェン
Saied N Tehrani
シェイド・エヌ・テーラニ
Herbert Goronkin
ハーバート・ゴロンキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH10116489A publication Critical patent/JPH10116489A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

(57)【要約】 【課題】 ワード電流の低減を図ったメモリ・セル構
造、およびかかるメモリ・セル構造の製造方法を提供す
る。 【解決手段】 単一または多数のワード・ライン（１
２）が巻回された巨大磁気抵抗（ＧＭＲ）物質部分（１
１）を有する、磁気ランダム・アクセス・メモリ（ＭＲ
ＡＭ）セル構造を提供する。ワード電流（１３，１４）
によって発生する磁場がＧＭＲ物質部分（１１）におい
て重なり合うことにより、全体としての磁場強度が比例
的に高くなる。同一ワード電流を、多数回、ＧＭＲ物質
部分（１１）に通過させることにより、従来のＭＲＡＭ
セルにおける大きなワード電流の何倍ものワード磁場と
等価なワード磁場を生成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気ランダム・ア
クセス・メモリにおけるランダム・アクセス・メモリ・
セル構造およびその製造方法に関し、更に特定すれば、
巨大磁気抵抗メモリ素子の部分において同一ワード電流
を多重使用するメモリ・セル構造およびその製造方法に
関するものである。
【０００２】
【従来の技術】磁気ランダム・アクセス・メモリ（ＭＲ
ＡＭ）は不揮発性メモリであり、基本的に、メモリ素子
としての巨大磁気抵抗（ＧＭＲ:giant magnetoresistiv
e)物質部分，センス・ライン，およびワード・ラインを
含む。ＭＲＡＭは、ＧＭＲ部分において磁気ベクトル方
向を用いてメモリ状態を記憶し、ＧＭＲ効果を用いてメ
モリの読み出しを行う。ＧＭＲ物質内の磁気ベクトル
は、あるスレシホルドより大きな磁場がＧＭＲ物質部分
に印加されると、一方向から他方向に非常に素早く切り
替わる。ＧＭＲ物質における磁気ベクトルの方向にした
がって、状態を記憶し、例えば、一方の方向を論理
「０」として定義し、他方の方向を論理「１」として定
義することができる。ＧＭＲメモリは、磁場が全く印加
されない場合でも、これらの状態を保持する。ＧＭＲ物
質内に記憶された状態は、ＧＭＲ部分に直列に接続され
たセンス・ラインによって読み出すことができる。即
ち、磁気ベクトルの方向によってＧＭＲ部分の抵抗が異
なるので、ＧＭＲ物質における磁気ベクトルの方向の相
違により、センス・ラインに異なる電圧出力が発生す
る。
【０００３】
【発明が解決しようとする課題】ワード・ラインは、典
型的に、単一の金属線であり、ＧＭＲ物質の上面または
下面に配置される。ＧＭＲ物質部分において状態を交替
させる場合、高密度のＭＲＡＭでは１０ｍＡより高い電
流が必要となることもある。この電流は多量の電力を消
費し、このことがＭＲＡＭを携帯機器の用途のための強
力な候補となるのを妨げている。
【０００４】したがって、ワード電流の低減を図ったメ
モリ・セル構造、およびかかるメモリ・セル構造の製造
方法が必要とされている。
【０００５】
【課題を解決するための手段】上述のおよびその他の必
要性は、本発明の磁気ランダム・アクセス・メモリにお
けるメモリ・セル構造を提供することによってほぼ満た
される。このメモリ・セル構造は、巨大磁気抵抗物質部
分と、導体（ワード・ライン）とを含み、導体は、巨大
磁気抵抗物質部分の一方側に第１脚部、巨大磁気抵抗物
質部分の他方側に第２脚部、およびＧＭＲ物質部分への
電流を使用して磁場を供給する接続バイト(connecting
bight)を有する。また、導体とＧＭＲ物質部分とを分離
する誘電体層がある。
【０００６】
【発明の実施の形態】図１は、本発明によるメモリ・セ
ル構造を示す簡略拡大斜視図である。メモリ・セル構造
１０は、磁気物質部分１１、特に巨大磁気抵抗（ＧＭ
Ｒ）物質からなる部分１１，ならびに脚部１２ａ，１２
ｂおよびバイト(bight) １２ｃを有するワード・ライン
１２を含む。メモリ・セル構造１０は、誘電体物質によ
って覆われているが、これは図１には示されていない。
ＧＭＲ物質部分１１は、ニッケルまたは鉄またはコバル
トあるいはそれらの合金のような磁性体層とすることが
でき、Ｃｕのような非磁性体中間層によって分離されて
いる。ＧＭＲ物質部分１１は、典型的に、長さが１．２
５μｍ、幅が０．２５μｍ、そして厚さが１００オング
ストロームである。ワード・ライン１２は、アルミニウ
ムまたは銅またはそれらの合金あるいはタングステンの
ような連続する導線であり、その各部分は、後に説明す
る異なる工程で製造することができる。ワード・ライン
１２は、絶縁物質によって、磁気抵抗物質１１から分離
されている。
【０００７】ＧＭＲ物質部分１１に含まれている状態の
読み出しまたはこの部分への状態の書き込みを行うため
には、ワード電流およびセンス電流を供給し、ワード・
ライン１２およびセンス・ライン（図示せず）が交差す
るＭＲＡＭセルを選択する。矢印１３，１４によって表
わされるワード電流は、それぞれ磁場１５，１６を発生
する。磁場１５，１６は、ＧＭＲ物質部分１１内におい
てに重なり合うので、その中の全磁場は、従来技術の磁
気セルにおける磁場よりもほぼ２倍強度が高くなる。Ｇ
ＭＲ物質部分１１に必要な磁場の強度が同一であるなら
ば、ＧＭＲ物質部分１１では状態の読み出しおよび書き
込みを行うのに、従来技術のワード電流に比較して、半
分の量の電流があれば十分である。
【０００８】図２は、本発明による他のメモリ・セル構
造を示す簡略拡大斜視図である。以降の図面において、
図１と同一参照番号を有する部分は、対応する図１の素
子と同一である。メモリ・セル構造２０は、単一のＧＭ
Ｒ物質部分１１周囲に１回以上ワード・ライン１２が巻
回されていることを特徴とする。メモリ・セル構造２０
は誘電体物質で覆われているが、これは図２には示され
ていない。ＧＭＲ物質部分１１における磁場の強度は、
ワード電流が流れるワード・ライン１２の巻き線数にほ
ぼ比例する。したがって、メモリ・セル構造２０は等価
的にワード・ライン１２を流れる電流量、および電力消
費をも減らすことができる。これは、ＧＭＲ部分周囲に
同一ワード電流を多数回流すことによって達成される。
ワード・ライン１２およびメモリ・セル１１は、誘電体
物質によって分離されている。
【０００９】図３は、複数のＧＭＲ物質部分を有する更
に他のメモリ・セル構造を示す簡略拡大斜視図である。
メモリ・セル構造３０は複数のＧＭＲ物質部分１１ａ，
１１ｂ，１１ｃおよび１１ｄを有し、これらは図２に示
したものと同一であり、これらを一括してワード・ライ
ン１２が巻回されている。メモリ・セル構造３０は、誘
電体物質で覆われているが、これは図３には示されてい
ない。図３は、同一面上に配置された複数のＧＭＲ物質
部分１１ａないし１１ｄを示すが、ワード・ライン１２
は積層状のＧＭＲ物質部分周囲に巻回してもよい。ワー
ド・ライン１２内を流れるワード電流によって発生する
磁場は重なり合うので、ＧＭＲ物質部分１１における磁
場の強度は、ワード・ライン１２の巻き線数にほぼ比例
して高くなる。したがって、メモリ・セル構造３０はワ
ード電流量を減らすことができ、一方ＧＭＲ物質部分１
１ａないし１１ｄ間にワード・ライン１２の垂直方向の
接続が少なくなるため、メモリ・セル構造３０の製造が
一層容易となる。更に、ワード・ライン１２の垂直接続
数の減少により、メモリ・セル密度の向上が達成可能で
ある。
【００１０】図４は、磁束集中器(flux concentrator)
を有するセル構造を示す簡略拡大斜視図である。メモリ
・セル構造４０は、周囲にワード・ライン１２が巻回さ
れたＧＭＲ物質部分１１上に、誘電体層４２，４４によ
って分離された２つの磁場集中器４１，４３を有する。
磁場集中器４１，４３は、パーマロイのような高い透磁
率を有する磁性体で形成されている。ワード・ライン１
２におけるワード電流によって発生される磁束は、集中
器４１，４３の高い透磁率のために、ＧＭＲ物質部分１
１に集中され拡大されるので、磁束集中器を用いる結
果、更にワード電流および電力消費が低減することにな
る。あるいは、磁束集中器４１，４３は、ワード・ライ
ン１２の一部として形成してもよく、その構造は図２と
同様である。
【００１１】図５は、磁束集中器を有する他のメモリ・
セルを示す簡略拡大斜視図である。メモリ・セル構造５
０は、周囲にワード・ライン１２が巻回された複数のＧ
ＭＲ物質部分１１ａないし１１ｄ上に、誘電体層５２，
５４によって分離された２つの磁束集中器５１，５３を
有する。磁束集中器５１，５３は、パーマロイのよう
な、高い透磁率を有する磁性体で形成されている。磁束
集中器５１，５３は、ワード金属の上面上に配し、これ
と接続することが可能であり、ワード・ライン１２を流
れるワード電流によって発生する磁束をその中に集中さ
せ、磁束は各ＧＭＲ物質部分１１ａないし１１ｄにおい
て強化される。したがって、メモリ・セル構造５０は、
磁束集中器のない構造よりも、ＧＭＲ物質部分１１ａな
いし１１ｄにおける磁場の強化を達成することができる
ので、メモリ・セル構造５０における状態を交替させる
ために必要なワード電流は大幅に減少することになる。
更に、メモリ・セル構造５０は、図３における構造と同
様、ＧＭＲ物質部分１１ａないし１１ｄ間のワード・ラ
イン１２の垂直方向の接続が少ないので、メモリ・セル
密度の向上およびメモリ・セル製造プロセスの簡略化を
図ることができる。あるいは、磁束集中器５１，５３
は、ワード・ライン１２の一部として形成してもよく、
その構造は図３と同様である。
【００１２】図６は、ワード・ラインが巻回された単一
の磁束集中器を有するメモリ・セル構造を示す簡略拡大
斜視図である。メモリ・セル構造６０は、ワード・ライ
ン１２が巻回された単一の磁束集中器６１と、ＧＭＲ物
質部分１１とを有する。ＧＭＲ物質部分１１は、磁束集
中器６１とＧＭＲ物質部分１１のと間にギャップを介し
て、磁束集中器６１の両端間に配置されている。磁束集
中器６１およびＧＭＲ物質部分１１は、誘電体物質で覆
われているが、これは図６には示されていない。集中器
６１は、典型的にパーマロイから成り、ワード・ライン
１２を流れるワード電流によって発生する磁束をその中
に集中させる。メモリ・セル構造６０は、ワード・ライ
ン１２が集中器６１周囲に巻回されることを特徴とし、
前述の実施例において、ワード・ライン１２がＧＭＲ物
質部分１１の周囲に巻回されていた点で相違する。した
がって、メモリ・セル構造６０は、磁束がＧＭＲ物質部
分１１に更に集中するため、必要なワード電流を更に少
なくすることができる。
【００１３】図７は、ワード・ラインが巻回された複数
の磁束集中器を有する他のメモリ・セル構造を示す簡略
拡大斜視図である。メモリ・セル構造７０は、ワード・
ライン１２が巻回された複数の磁束集中器６１ａないし
６１ｄと、複数のＧＭＲ物質部分１１ａないし１１ｄと
を有する。磁束集中器６１ａないし６１ｄおよびＧＲＭ
物質部分１１ａないし１１ｄは、誘電体物質で覆われて
いるが、これは図７には示されていない。各ＧＭＲ物質
部分１１ａないし１１ｄは、それぞれ、集中器６１ａな
いし６１ｄの両端部間に配置されている。集中器６１ａ
ないし６１ｄは、ワード・ライン１２を流れるワード電
流によって発生する磁束をその中に集中させる。する
と、磁束は、ＧＭＲ物質部分１１ａないし１１ｄに向け
られ、センス・ライン（図示せず）によって指定された
ＧＭＲ物質部分１１ａないし１１ｄの１つにおける状態
を交替させる。ワード磁場(word field)およびセンス磁
場(sense field) の集中のみで、状態を交替させること
ができる。メモリ・セル構造７０は、ワード・ライン１
２が巻回された複数の磁束集中器６１ａないし６１ｄ、
および磁束集中器６１ａないし６１ｄの部分間のワード
・ライン１２の垂直方向の接続数減少を特徴とし、これ
により、メモリ・セル構造７０は、製造の簡略化および
そのメモリ・セル密度の向上という利点を有する。
【００１４】次に、上述のＭＲＡＭセル構造の製造プロ
セスを以下に説明する。図８ないし図１１は、本発明を
組み込んだメモリ・セル構造の製造方法におけるいくつ
かの連続工程を示す簡略拡大斜視図である。具体的に図
８を参照すると、下側ワード・ライン８０が形成されて
いる。いずれかの好都合な物質の基板８１を用意する
が、通常はシリコンである。シリコン基板８１上に二酸
化シリコン（ＳｉＯ2 ）または窒化シリコン（Ｓｉ3 Ｎ
4 ）を成長させる。次に、アルミニウム（Ａｌ），銅
（Ｃｕ），またはその合金（Ａｌ1-x Ｃｕx ）あるいは
タングステン（Ｗ）の下側ワード・ライン８０を堆積
し、層８２上でパターニングを行う。その後、化学蒸着
技術（ＣＶＤ）によって、層８２および下側ワード・ラ
イン８０上に誘電体層８３を被覆し、他の素子からこれ
らを分離する。
【００１５】図９を参照すると、誘電体層８３上におい
て、下側ワード・ライン８０を横切ってＧＭＲ物質部分
８４を形成する。ＧＭＲ物質部分８４は、スパッタリン
グ法、およびそれに続いてリソグラフィ・マスキングお
よびエッチングによって形成する。ＧＭＲ物質部分８４
を形成した後、ＣＶＤによって誘電体層８５を堆積し、
下側ワード・ライン８０およびＧＭＲ物質部分８４を被
覆する。
【００１６】図１０を参照すると、下側ワード・ライン
８０に接触するコンタクト・ホール（またはバイア）８
６を形成する。まず、フォトリソグラフィ技術を用い
て、誘電体層８５の上面上にエッチング・マスクをパタ
ーニングする。次に、従来の反応性イオン・エッチング
技術により、下側ワード・ライン８０まで垂直方向にコ
ンタクト・ホール８６をエッチングする。このエッチン
グ工程では、化学的に補助されるイオン・ビーム・エッ
チング等を含む、いずれかの一般的なエッチング・プロ
セスを利用することができる。一旦コンタクト・ホール
８６を形成しエッチ・マスクを除去したなら、例えば、
アルミニウム（Ａｌ），または銅（Ｃｕ）またはその合
金，あるいはタングステン（Ｗ）を含む導電性金属をコ
ンタクト・ホール８６に充填し、金属の堆積による、下
側ワード・ライン８０とのオーミック・コンタクトを形
成し、次いで化学機械的研磨により、コンタクト・バイ
ア内を除いてあらゆる場所の金属を除去する。
【００１７】図１１を参照すると、誘電体層８５および
コンタクト・ホール８６上に上側ワード・ライン８７を
形成する。上側ワード・ライン８７は、下側ワード・ラ
イン８０と同一金属を使用し、堆積し、パターニングを
行い、コンタクト・ホール８６に充填した金属とオーミ
ンク・コンタクトを形成することによって、下側ワード
・ライン８０が、コンタクト・ホール８６を介して、上
側ワード・ライン８７と直列に接続される。
【００１８】以上、典型的なＭＲＡＭセル構造の製造プ
ロセスを開示した。更に、磁束集中器を有するＭＲＡＭ
セル構造は、下側ワード・ライン８０を堆積する前、お
よび上側ワード・ライン８７を堆積した後に、磁束集中
器を形成するプロセスを追加することによって製造可能
であることは、当業者には十分に理解されよう。
【図面の簡単な説明】
【図１】本発明によるメモリ・セル構造を示す簡略拡大
斜視図。
【図２】本発明による他のメモリ・セル構造を示す簡略
拡大斜視図。
【図３】本発明による、複数のＧＭＲ物質部分を有する
他のメモリ・セル構造を示す簡略拡大斜視図。
【図４】本発明による、磁束集中器を有する他のメモリ
・セル構造を示す簡略拡大斜視図。
【図５】本発明による、磁束集中器を有する更に他のメ
モリ・セル構造を示す簡略拡大斜視図。
【図６】本発明による、ワード・ラインが巻回された単
一の磁束集中器を有するメモリ・セル構造を示す簡略拡
大斜視図。
【図７】本発明による、ワード・ラインが巻回された複
数の磁束集中器を有するメモリ・セル構造を示す簡略拡
大斜視図。
【図８】本発明を組み込んだメモリ・セル構造を製造す
る方法におけるいくつかの連続工程を示す簡略拡大斜視
図。
【図９】本発明を組み込んだメモリ・セル構造を製造す
る方法におけるいくつかの連続工程を示す簡略拡大斜視
図。
【図１０】本発明を組み込んだメモリ・セル構造を製造
する方法におけるいくつかの連続工程を示す簡略拡大斜
視図。
【図１１】本発明を組み込んだメモリ・セル構造を製造
する方法におけるいくつかの連続工程を示す簡略拡大斜
視図。
【符号の説明】
１０ メモリ・セル構造 １１ 磁気物質部分 １２ ワード・ライン １２ａ，１２ｂ 脚部 １２ｃ バイト ２０ メモリ・セル構造 ３０ メモリ・セル構造 １１ａ，１１ｂ，１１ｃ ＧＭＲ物質部分 ４０ メモリ・セル構造 ４１，４３ 磁場集中器 ４２，４４ 誘電体層 ５０ メモリ・セル構造 ５１，５３ 磁束集中器 ５２，５４ 誘電体層 ６０ メモリ・セル構造 ６１ 磁束集中器 ７０ メモリ・セル構造 １１ａ〜１１ｄ ＧＭＲ物質部分 ６１ａ〜６１ｄ 磁束集中器 ８０ 下側ワード・ライン ８１ シリコン基板 ８２ 層 ８３ 誘電体層 ８４ ＧＭＲ物質部分 ８５ 誘電体層 ８６ コンタクト・ホール ８７ 上側ワード・ライン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハーバート・ゴロンキン アメリカ合衆国アリゾナ州テンピ、サウ ス・カチーナ・ドライブ8623

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】磁気ランダム・アクセス・メモリ（１０）
    におけるメモリ・セル構造であって：磁性体部分（１
    １）；および前記部分の一方側の上に第１脚部（１２
    ａ）、前記部分の他方側の上に第２脚部（１２ｂ）、お
    よび前記部分に磁場を印加する接続バイト（１２ｃ）を
    有する導体（１２）；から成ることを特徴とするメモリ
    ・セル構造（１０）。
  2. 【請求項２】前記磁性体部分（１１）の対向側の前記導
    体（１２）付近に配置され、前記磁性体部分（１１）へ
    磁束を集中させる磁束集中手段（４１，４３）を更に含
    むことを特徴とする請求項１記載の磁気ランダム・アク
    セス・メモリにおけるメモリ・セル構造（１０）。
  3. 【請求項３】前記磁束集中手段（４１，４３）および前
    記磁性体部分（１１）間に挿入された誘電体層（４２，
    ４４）を更に含むことを特徴とする請求項２記載の磁気
    ランダム・アクセス・メモリにおけるメモリ・セル構造
    （１０）。
  4. 【請求項４】磁気ランダム・アクセス・メモリにおける
    メモリ・セル構造（６０）であって：磁束を集中させる
    磁束集中手段（６１）；前記磁束集中手段の一方側に第
    １脚部、前記磁束集中手段の他方側に第２脚部、および
    接続バイトを有する導体（１２）；および前記磁束集中
    手段に磁気的に結合された磁性体物質部分（１１）；か
    ら成ることを特徴とするメモリ・セル構造（６０）。
  5. 【請求項５】磁気ランダム・アクセス・メモリにおける
    メモリ・セル構造の製造方法であって：前記磁気ランダ
    ム・アクセス・メモリが形成される基板（８１）を用意
    する段階；前記基板（８１）上に第１導体線（８０）を
    形成する段階；第１誘電体層（８３）を形成する段階；
    前記第１導体線（８０）上を交差するように磁性体部分
    （８４）を形成する段階；前記基板（８１），前記磁性
    体部分（８４），および前記第１導体線（８０）上に、
    誘電体層（８５）を堆積する段階；前記誘電体層（８
    ５）を貫通し、前記第１導体線（８０）と接触するバイ
    ア・ホール（８６）を形成する段階；前記バイア・ホー
    ル（８６）に導体物質を充填する段階；および前記誘電
    体層（８５）上に、前記導体と電気的に接続された第２
    導体線（８７）を形成する段階；から成ることを特徴と
    する方法。
JP9191829A 1996-07-02 1997-07-01 磁気ランダム・アクセス・メモリにおけるメモリ・セル構造およびその製造方法 Pending JPH10116489A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/674,387 US5732016A (en) 1996-07-02 1996-07-02 Memory cell structure in a magnetic random access memory and a method for fabricating thereof
US674387 1996-07-02

Publications (1)

Publication Number Publication Date
JPH10116489A true JPH10116489A (ja) 1998-05-06

Family

ID=24706389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9191829A Pending JPH10116489A (ja) 1996-07-02 1997-07-01 磁気ランダム・アクセス・メモリにおけるメモリ・セル構造およびその製造方法

Country Status (3)

Country Link
US (1) US5732016A (ja)
JP (1) JPH10116489A (ja)
DE (1) DE19726077A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133957A (ja) * 2002-10-08 2004-04-30 Sony Corp 強磁性トンネル接合素子を用いた磁気記憶装置
US6876575B2 (en) 2001-05-16 2005-04-05 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946227A (en) * 1998-07-20 1999-08-31 Motorola, Inc. Magnetoresistive random access memory with shared word and digit lines
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
US6236590B1 (en) 2000-07-21 2001-05-22 Hewlett-Packard Company Optimal write conductors layout for improved performance in MRAM
US6579625B1 (en) * 2000-10-24 2003-06-17 Motorola, Inc. Magnetoelectronics element having a magnetic layer formed of multiple sub-element layers
US6798599B2 (en) 2001-01-29 2004-09-28 Seagate Technology Llc Disc storage system employing non-volatile magnetoresistive random access memory
US6358756B1 (en) 2001-02-07 2002-03-19 Micron Technology, Inc. Self-aligned, magnetoresistive random-access memory (MRAM) structure utilizing a spacer containment scheme
US6475812B2 (en) * 2001-03-09 2002-11-05 Hewlett Packard Company Method for fabricating cladding layer in top conductor
WO2003013339A2 (en) * 2001-08-07 2003-02-20 Depuy Orthopaedics, Inc. Patellar prosthetic arrangement and associated surgical method
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
JP2003196973A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 薄膜磁性体記憶装置
US6821907B2 (en) 2002-03-06 2004-11-23 Applied Materials Inc Etching methods for a magnetic memory cell stack
US6893893B2 (en) 2002-03-19 2005-05-17 Applied Materials Inc Method of preventing short circuits in magnetic film stacks
US20030181056A1 (en) * 2002-03-22 2003-09-25 Applied Materials, Inc. Method of etching a magnetic material film stack using a hard mask
JP4047615B2 (ja) 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
AU2003234403A1 (en) * 2002-05-16 2003-12-02 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices
US6879512B2 (en) * 2002-05-24 2005-04-12 International Business Machines Corporation Nonvolatile memory device utilizing spin-valve-type designs and current pulses
US6891193B1 (en) * 2002-06-28 2005-05-10 Silicon Magnetic Systems MRAM field-inducing layer configuration
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6984585B2 (en) * 2002-08-12 2006-01-10 Applied Materials Inc Method for removal of residue from a magneto-resistive random access memory (MRAM) film stack using a sacrificial mask layer
US20040026369A1 (en) * 2002-08-12 2004-02-12 Chentsau Ying Method of etching magnetic materials
US6771533B2 (en) 2002-08-27 2004-08-03 Micron Technology, Inc. Magnetic non-volatile memory coil layout architecture and process integration scheme
US6964928B2 (en) * 2002-08-29 2005-11-15 Chentsau Ying Method for removing residue from a magneto-resistive random access memory (MRAM) film stack using a dual mask
US6759263B2 (en) 2002-08-29 2004-07-06 Chentsau Ying Method of patterning a layer of magnetic material
JP4365576B2 (ja) * 2002-11-22 2009-11-18 Ｔｄｋ株式会社 磁気メモリデバイスおよび書込電流駆動回路、並びに書込電流駆動方法
WO2004049344A2 (en) * 2002-11-28 2004-06-10 Koninklijke Philips Electronics N.V. Method and device for improved magnetic field generation during a write operation of a magnetoresistive memory device
US7126200B2 (en) * 2003-02-18 2006-10-24 Micron Technology, Inc. Integrated circuits with contemporaneously formed array electrodes and logic interconnects
JP4248911B2 (ja) * 2003-03-28 2009-04-02 Ｔｄｋ株式会社 磁気メモリデバイスおよび磁気メモリデバイスの書込方法
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6956763B2 (en) * 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US6967366B2 (en) * 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US6990012B2 (en) * 2003-10-07 2006-01-24 Hewlett-Packard Development Company, L.P. Magnetic memory device
US20070279971A1 (en) * 2004-06-04 2007-12-06 Micron Technology, Inc. Modified pseudo-spin valve (psv) for memory applications
US7112957B2 (en) * 2004-06-16 2006-09-26 Honeywell International Inc. GMR sensor with flux concentrators
US20060102197A1 (en) * 2004-11-16 2006-05-18 Kang-Lie Chiang Post-etch treatment to remove residues
US7129098B2 (en) * 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US9000760B2 (en) 2012-02-27 2015-04-07 Everspin Technologies, Inc. Apparatus and method for resetting a Z-axis sensor flux guide
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9747967B2 (en) 2014-09-26 2017-08-29 Intel Corporation Magnetic field-assisted memory operation
US20160188495A1 (en) * 2014-12-26 2016-06-30 Intel Corporation Event triggered erasure for data security
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10734573B2 (en) 2018-03-23 2020-08-04 Spin Memory, Inc. Three-dimensional arrays with magnetic tunnel junction devices including an annular discontinued free magnetic layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4455626A (en) * 1983-03-21 1984-06-19 Honeywell Inc. Thin film memory with magnetoresistive read-out
US5448515A (en) * 1992-09-02 1995-09-05 Mitsubishi Denki Kabushiki Kaisha Magnetic thin film memory and recording/reproduction method therefor
US5396455A (en) * 1993-04-30 1995-03-07 International Business Machines Corporation Magnetic non-volatile random access memory
US5587943A (en) * 1995-02-13 1996-12-24 Integrated Microtransducer Electronics Corporation Nonvolatile magnetoresistive memory with fully closed flux operation
US5640343A (en) * 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6876575B2 (en) 2001-05-16 2005-04-05 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction
US7116595B2 (en) 2001-05-16 2006-10-03 Renesas Technology Corp. Thin film magnetic memory device having a magnetic tunnel junction
JP2004133957A (ja) * 2002-10-08 2004-04-30 Sony Corp 強磁性トンネル接合素子を用いた磁気記憶装置
US7542335B2 (en) 2002-10-08 2009-06-02 Sony Corporation Magnetic storage device using ferromagnetic tunnel junction element

Also Published As

Publication number Publication date
DE19726077A1 (de) 1998-01-08
US5732016A (en) 1998-03-24

Similar Documents

Publication Publication Date Title
JPH10116489A (ja) 磁気ランダム・アクセス・メモリにおけるメモリ・セル構造およびその製造方法
US5920500A (en) Magnetic random access memory having stacked memory cells and fabrication method therefor
US6720597B2 (en) Cladding of a conductive interconnect for programming a MRAM device using multiple magnetic layers
US6912107B2 (en) Magnetic element with insulating veils and fabricating method thereof
US6510078B2 (en) Memory cell array and method for manufacturing it
US7402529B2 (en) Method of applying cladding material on conductive lines of MRAM devices
US7105363B2 (en) Cladded conductor for use in a magnetoelectronics device and method for fabricating the same
US6703249B2 (en) Method of fabricating magnetic random access memory operating based on tunnel magnetroresistance effect
KR20060053836A (ko) 얇은 전도성 판독 및 기록 라인들을 지닌 자기 랜덤 액세스메모리 어레이
US6642595B1 (en) Magnetic random access memory with low writing current
US6791872B2 (en) Method and article for concentrating fields at sense layers
KR20060046496A (ko) 결합된 인접 연자성 층을 갖는 자기 랜덤 액세스 메모리어레이
KR20010034414A (ko) 자기 임의 접근 메모리를 제조하는 방법
EP1639656A2 (en) Thermally operated switch control memory cell
JP2004140091A (ja) 磁気ランダムアクセスメモリ
KR100450468B1 (ko) 기억 셀 장치 및 그의 제조 방법
JP2003188357A (ja) 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子
US6559511B1 (en) Narrow gap cladding field enhancement for low power programming of a MRAM device
US7169622B2 (en) Magnetoresistive random access memory devices and methods for fabricating the same
US6806127B2 (en) Method and structure for contacting an overlying electrode for a magnetoelectronics element
JP2005166896A (ja) 磁気メモリ
US6501144B1 (en) Conductive line with multiple turns for programming a MRAM device
KR100975803B1 (ko) Ｍｔｊ ｍｒａｍ 셀, ｍｔｊ ｍｒａｍ 셀들의 어레이, 및 ｍｔｊ ｍｒａｍ 셀을 형성하는 방법
WO2004093086A2 (en) Magnetically lined conductors
US7056749B2 (en) Simplified magnetic memory cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040609

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041217

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050302

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080724