JP4306892B2 - Method for manufacturing circuit protection element - Google Patents
Method for manufacturing circuit protection element Download PDFInfo
- Publication number
- JP4306892B2 JP4306892B2 JP25127099A JP25127099A JP4306892B2 JP 4306892 B2 JP4306892 B2 JP 4306892B2 JP 25127099 A JP25127099 A JP 25127099A JP 25127099 A JP25127099 A JP 25127099A JP 4306892 B2 JP4306892 B2 JP 4306892B2
- Authority
- JP
- Japan
- Prior art keywords
- fuse element
- electrode
- circuit protection
- glass
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Fuses (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は回路保護素子に係り、特に外形寸法が1〜2mm程度の基板に金属被膜のヒューズエレメントを配置したチップ型の回路保護素子及びその製造方法に関する。
【0002】
【従来の技術】
チップ型の回路保護素子としては、例えば図3に示すようなチップ型のヒューズ素子20が知られている。これはアルミナ等からなる角板状のセラミック基板21の両側に設けられた電極22間に金属被膜(Cu鍍金層)からなるヒューズエレメント23を設け、これをガラス保護膜24及びオーバーコート25で被覆したものである。ヒューズエレメント23の中央部には狭隘部23aが設けられている。
【0003】
係るヒューズ素子20においては、過電流が流れると、ヒューズエレメント23の狭隘部23aに電流が集中し、発熱を起こすことによりヒューズエレメント23が溶断し、このヒューズ素子20に接続された各種電子機器を保護するようになっている。
【0004】
このヒューズ素子20は次にようにして製造される。
先ず、例えば10cm角程度の四角板状のセラミック基板の表面全面にCr膜をスパッタリングにより形成し、更にその上にCu膜を同様にスパッタリングにより形成する。次いで、感光性レジストを塗布し、パターニングを行って開口部を形成し、その開口部パターンに従ってCu鍍金を行い、Cu鍍金層により電極22の表面電極及びヒューズエレメント23を形成する。次いで、レジスト膜を剥離し、さらにエッチングによりレジスト膜の下側に位置するCu膜、Cr膜を除去する。
【0005】
次いで、ヒューズエレメント23を被覆するガラス保護膜24をスクリーン印刷等により形成する。次いで、電極22の裏側電極を形成する。次いで、ガラス保護膜24の上にエポキシ樹脂等からなるオーバーコート25を形成した後、マーキングを行う。次いで、短冊状に一連のチップ群にセラミック基板を切断した後、セラミック基板の両端面にNiCr膜をスパッタリングにより形成して、電極22の側面電極を形成する。次いで、短冊状の一連のチップ群から個々のチップに切断した後、縦断面形状が「コ」字状の電極22にNi鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【0006】
【発明が解決しようとする課題】
しかしながら、このような従来のヒューズ素子20にあっては、ヒューズエレメント23をCu鍍金により形成するので、そのための鍍金設備を要する上、鍍金工程に時間を費やすため、設備コストが掛かると共に生産効率が悪く、従って製造コストが嵩むという問題がある。
【0007】
本発明は上記事情に鑑み為されたもので、構造が簡単で製造コストを低減することができる回路保護素子の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、請求項1に記載の発明は、基板の両側に電極を設け、該電極に連通するようにヒューズエレメントを形成し、該ヒューズエレメントを保護膜で被覆した回路保護素子を製造する方法であって、金属箔の表面にガラス層を形成し、このガラス層に基板を貼設し、次いで前記金属箔の表面にレジスト膜を被着し、パターニングを行って形成すべき電極及びヒューズエレメントの形状にレジスト膜パターンを形成し、次いで前記レジスト膜パターンの下側に位置する以外の部分の前記金属箔を除去した後、前記レジスト膜を剥離し、次いで前記ヒューズエレメントを被覆する前記保護膜を形成することを特徴とするものである。
【0011】
本発明においては、ヒューズエレメントを金属箔により形成し、鍍金工程を伴わずにヒューズエレメントを形成するので、鍍金工程に要する設備及び時間を削減することができ、製造コストを低減することができる。また、ヒューズエレメントを金属箔により形成したことにより、鍍金条件のばらつきによる鍍金不良を原因とするヒューズエレメントの品質不良を回避でき、製品の歩留まりが向上する。金属箔は、銅箔等の導電性の良好なものが用いられる。
【0012】
更に、ガラス層がヒューズエレメントと基板との間に介在されていると、優れた消弧特性が得られると共に、ヒューズエレメント溶断時の放熱が低減されて溶断特性が良好となり、更に金属箔と基板とがガラス層を介して強固に接着される。ガラス層の材料としては、シリコンガラス等の低融点ガラスなどが用いられる。
【0013】
【発明の実施の形態】
以下、本発明の実施の形態の回路保護素子を図1を参照しつつ説明する。
このヒューズ素子(回路保護素子)10は、角板状のセラミック基板(基板)11の両側に設けられた両電極12間に、厚さ5〜35μm程度の銅箔(金属箔)からなるヒューズエレメント13を配置し、このヒューズエレメント13をガラス保護膜(保護膜)14で被覆し保護したものである。セラミック基板11の寸法としては、例えば2mm×1.25mm又は1.6mm×0.8mm程度の通常のチップ部品のサイズが採用されている。ヒューズエレメント13は、幅Wが約20μmで長さLが約1.2mm程度の直線的な帯状に形成されており、その中央部には狭隘部13aが設けられている。電極12の表面電極は、厚さ5〜35μm程度の銅箔によりヒューズエレメント13と一体的に形成されている。
【0014】
セラミック基板11上にシリコンガラス等の低融点ガラスからなるガラス層が50〜100μm程度の厚さに被着され、このガラス層上に電極12及びヒューズエレメント13が配置されている。また、ヒューズエレメント13は、ガラス保護膜14で被膜されて保護されている。このようにヒューズエレメント13がガラス層にサンドイッチ状に挟まれているので、好ましい消弧特性が得られる。ガラス保護膜14の上にさらにエポキシ樹脂等からなるオーバーコートが被覆されるが、ガラス保護膜が十分な耐酸性を有する場合には、このオーバーコートを設けなくとも良い。
【0015】
次に、このヒューズ素子10の製造方法を図2を参照しつつ説明する。この実施の形態では、例えば1辺が10cm程度の正方形板状のセラミック基板を用いて複数のヒューズ素子10が同時に製造される。
先ず、5〜35μm程度の厚さの銅箔(金属箔)Lを真空吸着により作業台上に固定し、この銅箔Lの表面にシリコンガラス等の低融点ガラスを印刷等により50〜100μm程度の厚さに均一に塗布した後、アルミナ等からなるセラミック基板Pをこのガラス層Gに気泡が入らないように加熱しながら貼り付ける(同図(a)参照)。
【0016】
次いで、ガラス層Gが硬化した後、上記銅箔Lをセラミック基板Pの形状に合わせて切断し、その後上下を反転してから、銅箔Lの表面に感光性レジストを塗布し、パターニングを行って形成すべき電極12の表面電極及びヒューズエレメント13の形状にレジスト膜Rを残し、それ以外の部分のレジスト膜を取り除く(同図(b)参照)。
【0017】
次いで、エッチングによりレジスト膜Rの下側に位置する以外の部分の銅箔Lを除去した(同図(c)参照)後、レジスト膜Rを剥離する(同図(d)参照)。これにより、電極12の表面電極及びヒューズエレメント13が銅箔Lにより形成される。
【0018】
次いで、ヒューズエレメント13を被覆するシリコンガラス等の低融点ガラスのガラス保護膜14をスクリーン印刷等により100〜200μm程度の厚さに形成する。次いで、電極22の裏側電極を形成する。次いで、ガラス保護膜14の上にエポキシ樹脂等からなるオーバーコートを被着した後、マーキングを行う。なお、ガラス保護膜14が十分な耐酸性を有する場合には、オーバーコートの形成を省略することもできる。
【0019】
次いで、ダイシング等でセラミック基板Pの電極12側両端面を切断して短冊状に一連のチップ群にし、これらの端面にNiCr膜をスパッタリングにより形成することにより電極12の側面電極を形成する。次いで、ダイシング等で側面電極が形成されていない側の両端面を切断して、短冊状の一連のチップ群から個々のチップにする。次いで、縦断面形状が「コ」字状の電極12にNi鍍金を施し、更にハンダ鍍金を施して外部電極を形成する。
【0020】
尚、上記実施の形態ではチップ型の回路保護素子について説明したが、チップ型以外にも基板にヒューズエレメントを配置した各種の回路保護素子に適用可能である。
【0021】
【発明の効果】
以上説明したように、本発明によれば、ヒューズエレメントを金属箔により形成するようにしたから、鍍金によりヒューズエレメントを形成する場合に比して設備及び時間を低減することができ製造コストを低減することができると共に、鍍金不良によるヒューズエレメントの品質不良を回避することができ製品の歩留まりを向上することができるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の実施形態の回路保護素子を示す平面図である。
【図2】本発明の実施形態の回路保護素子の製造方法を説明するための側面図である。
【図3】従来の回路保護素子を示す平面図である。
【符号の説明】
10 ヒューズ素子(回路保護素子)
11 セラミック基板(基板)
12 電極
13 ヒューズエレメント
13a 狭隘部
14 ガラス保護膜(保護膜)
P セラミック基板(基板)
L 銅箔(金属箔)
G ガラス層
R レジスト膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit protection element, and more particularly to a chip-type circuit protection element in which a metal-coated fuse element is arranged on a substrate having an outer dimension of about 1 to 2 mm and a method for manufacturing the same.
[0002]
[Prior art]
As a chip-type circuit protection element, for example, a chip-
[0003]
In the
[0004]
The
First, for example, a Cr film is formed on the entire surface of a square plate-shaped ceramic substrate of about 10 cm square by sputtering, and a Cu film is formed thereon by sputtering in the same manner. Next, a photosensitive resist is applied, patterning is performed to form an opening, Cu plating is performed according to the opening pattern, and the surface electrode of the
[0005]
Next, a glass
[0006]
[Problems to be solved by the invention]
However, in such a
[0007]
The present invention has been made in view of the above circumstances, and an object thereof is to provide a method of manufacturing a circuit protection element capable of reducing the production cost structure is simple.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, there is provided a circuit protection element in which electrodes are provided on both sides of a substrate, a fuse element is formed so as to communicate with the electrode, and the fuse element is covered with a protective film. A glass layer is formed on the surface of the metal foil, a substrate is attached to the glass layer, a resist film is then deposited on the surface of the metal foil, and patterning is performed. Form a resist film pattern in the shape of the electrode and the fuse element, and then remove the metal foil in portions other than the lower side of the resist film pattern, then peel off the resist film, and then cover the fuse element The protective film is formed.
[0011]
In the present invention, since the fuse element is formed of a metal foil and the fuse element is formed without the plating process, the equipment and time required for the plating process can be reduced, and the manufacturing cost can be reduced. Further, since the fuse element is formed of a metal foil, it is possible to avoid a defective quality of the fuse element due to a defective plating due to variations in plating conditions, and to improve the product yield. As the metal foil, a conductive foil such as a copper foil is used.
[0012]
Further, when the glass layer is interposed between the fuse element and the substrate, with excellent arc extinguishing properties obtained, the heat radiation at the time of the fuse element blown is reduced fusing characteristics is improved by further metal foil And the substrate are firmly bonded via the glass layer. As the material of the glass layer, low melting point glass such as silicon glass is used.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a circuit protection element according to an embodiment of the present invention will be described with reference to FIG.
The fuse element (circuit protection element) 10 is a fuse element made of copper foil (metal foil) having a thickness of about 5 to 35 μm between both
[0014]
A glass layer made of low melting point glass such as silicon glass is deposited on the
[0015]
Next, a method for manufacturing the
First, a copper foil (metal foil) L having a thickness of about 5 to 35 μm is fixed on a work table by vacuum adsorption, and a low melting point glass such as silicon glass is printed on the surface of the copper foil L by about 50 to 100 μm. Then, the ceramic substrate P made of alumina or the like is pasted while being heated so that bubbles do not enter the glass layer G (see FIG. 1A).
[0016]
Next, after the glass layer G is cured, the copper foil L is cut in accordance with the shape of the ceramic substrate P, and then turned upside down, and then a photosensitive resist is applied to the surface of the copper foil L and patterned. The resist film R is left in the shape of the surface electrode of the
[0017]
Next, after removing the copper foil L in a portion other than the lower side of the resist film R by etching (see FIG. 4C), the resist film R is peeled off (see FIG. 4D). Thereby, the surface electrode of the
[0018]
Next, a glass
[0019]
Next, both end surfaces on the
[0020]
Although the chip type circuit protection element has been described in the above embodiment, the present invention can be applied to various circuit protection elements in which a fuse element is arranged on a substrate in addition to the chip type.
[0021]
【The invention's effect】
As described above, according to the present invention, since the fuse element is formed of the metal foil, the equipment and time can be reduced as compared with the case where the fuse element is formed by plating, and the manufacturing cost is reduced. In addition, it is possible to avoid defective quality of the fuse element due to defective plating and to improve the product yield.
[Brief description of the drawings]
FIG. 1 is a plan view showing a circuit protection element according to an embodiment of the present invention.
FIG. 2 is a side view for explaining the method for manufacturing the circuit protection element of the embodiment of the present invention.
FIG. 3 is a plan view showing a conventional circuit protection element.
[Explanation of symbols]
10 Fuse element (circuit protection element)
11 Ceramic substrate (substrate)
12
P Ceramic substrate (substrate)
L Copper foil (metal foil)
G Glass layer R Resist film
Claims (1)
金属箔の表面にガラス層を形成し、このガラス層に基板を貼設し、次いで前記金属箔の表面にレジスト膜を被着し、パターニングを行って形成すべき電極及びヒューズエレメントの形状にレジスト膜パターンを形成し、次いで前記レジスト膜パターンの下側に位置する以外の部分の前記金属箔を除去した後、前記レジスト膜を剥離し、次いで前記ヒューズエレメントを被覆する前記保護膜を形成することを特徴とする回路保護素子の製造方法。An electrode is provided on both sides of a substrate, a fuse element is formed so as to communicate with the electrode, and a circuit protection element in which the fuse element is covered with a protective film is manufactured,
A glass layer is formed on the surface of the metal foil, a substrate is attached to the glass layer, a resist film is then deposited on the surface of the metal foil, and patterning is performed to form a resist in the shape of the electrode and fuse element to be formed. Forming a film pattern, and then removing the metal foil at portions other than the lower side of the resist film pattern, then peeling the resist film, and then forming the protective film covering the fuse element A method for manufacturing a circuit protection element, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25127099A JP4306892B2 (en) | 1999-09-06 | 1999-09-06 | Method for manufacturing circuit protection element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25127099A JP4306892B2 (en) | 1999-09-06 | 1999-09-06 | Method for manufacturing circuit protection element |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001076609A JP2001076609A (en) | 2001-03-23 |
JP4306892B2 true JP4306892B2 (en) | 2009-08-05 |
Family
ID=17220305
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25127099A Expired - Fee Related JP4306892B2 (en) | 1999-09-06 | 1999-09-06 | Method for manufacturing circuit protection element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4306892B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4693001B2 (en) * | 2006-08-23 | 2011-06-01 | コーア株式会社 | Chip-type circuit protection element |
JP2010244773A (en) * | 2009-04-03 | 2010-10-28 | Hung-Jr Chiou | Current protecting element structure, and method of manufacturing the same |
JP5571466B2 (en) * | 2010-06-10 | 2014-08-13 | イビデン株式会社 | Printed wiring board, electronic device, and printed wiring board manufacturing method |
-
1999
- 1999-09-06 JP JP25127099A patent/JP4306892B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001076609A (en) | 2001-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0168466B1 (en) | Thin film surface mount fuses | |
JP4632358B2 (en) | Chip type fuse | |
JP4503122B2 (en) | Low resistor for current detection and method for manufacturing the same | |
WO2004093101A1 (en) | Chip resistor and method for manufacturing same | |
JP2001052593A (en) | Fuse and its manufacture | |
JP3846312B2 (en) | Method for manufacturing multiple chip resistors | |
US4342020A (en) | Electrical network | |
JP2006310277A (en) | Chip type fuse | |
JP4306892B2 (en) | Method for manufacturing circuit protection element | |
JP2006286224A (en) | Chip-type fuse | |
US20020118094A1 (en) | Chip resistor and method of making the same | |
JP2003282301A (en) | Chip resistor and its manufacturing method | |
KR101075664B1 (en) | Chip resister and method of manufacturing the same | |
JP3567144B2 (en) | Chip type resistor and method of manufacturing the same | |
WO2004100187A1 (en) | Electronic component and method for manufacturing same | |
JP6878728B2 (en) | Chip Resistor and Chip Resistor Assembly | |
JP3134067B2 (en) | Low resistance chip resistor and method of manufacturing the same | |
JP2006164639A (en) | Chip type fuse and its manufacturing method | |
JP2949072B2 (en) | Manufacturing method of ball grid array type parts | |
JP2000331590A (en) | Circuit protection element and its manufacture | |
JP3812442B2 (en) | Method for manufacturing multiple chip resistors | |
JPH0622092B2 (en) | Substrate type thermal fuse and manufacturing method thereof | |
JP2836638B2 (en) | Thin film circuit board and method of manufacturing the same | |
JPH0622093B2 (en) | Substrate type thermal fuse and resistor and method of manufacturing the same | |
JP3846311B2 (en) | Method for manufacturing multiple chip resistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060825 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090428 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120515 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130515 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140515 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |