JP4306297B2 - 映像表示装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、映像表示装置に関し、特にテレビジョン信号等の映像信号処理回路に関する。
【０００２】
【従来の技術】
従来の映像表示装置の構成を示した図７を元に説明する（特許文献１参照）。図７において、入力端子１０１には、アナログ映像信号が入力され、バッファ増幅器１０２で増幅される。バッファ増幅器１０２の出力は、加算器１０３に入力され任意の直流成分が加算される。
【０００３】
加算器１０３の出力は、Ａ／Ｄ変換器１０４に入力されてｎビットの映像信号にデジタル化される。このデジタル映像信号は、加算器１０５に入力されると共に、減算器１０６に入力される。
【０００４】
減算器１０６は、入力した映像信号Ａから、基準黒レベルＢを減算し、その差分（Ａ−Ｂ）を得る。この差分信号は、積分器１０７に入力され、更に差分信号の符号ビットは反転器１０８を介して３ステートバッファ１０９に入力される。
【０００５】
減算器１０６から得られる差分信号の符号ビットは、Ａ＞Ｂの場合にＨとなり、３ステートバッファ１０９の出力はＬとなる。３ステートバッファ１０９はその出力を”Ｈ”、”Ｌ”、”ＨＺ”（＝ハイインピーダンス）の３つの状態とする事が可能な論理素子であり、出力をハイインピーダンス状態か否かを制御する制御端子には、クランプ期間を示すクランプパルスＣＰが入力されている。
【０００６】
３ステートバッファ１０９の出力は、抵抗１１１、コンデンサ１１２からなる積分器１１３に供給され、積分器１１３の積分出力が、前述の加算器１０３に直流成分として供給されている。
【０００７】
よって基準黒レベルＢよりも入力映像信号のクランプ期間のレベルが大きい場合は、加算器１０３に供給される直流成分が低くなるように動作し、基準黒レベルＢよりもクランプ期間のレベルが低い場合には、加算器１０３に供給される直流成分は高くなるように動作する。
【０００８】
一方、減算器１０６から出力された差分信号（Ａ−Ｂ）は、積分器１０７で積分される。この積分器１０７は、クランプパルスＣＰのタイミングでリセットされる。
【０００９】
積分器１０７から得られる積分値のｍビットについては、フリップフロップ回路１１３に供給され、またフリップフロップ回路１１３の出力は、フリップフロップ回路１１４に入力されている。フリップフロップ回路１１３及び１１４の出力Ｃ，Ｄは、補正値作成回路１２０に入力されている。
【００１０】
更に前記積分器１０７の出力の符号ビットは、フリップフロップ回路１１５に入力されている。この回路の出力は、フリップフロップ回路１１６に入力といった具合に、直接に接続されたフリップフロップ回路１１５、１１６、１１７の出力は、次段のフリップフロップ回路１１６，１１７，１１８に接続されている。フリップフロップ回路１１５，１１６，１１７，１１８の各出力は、演算選択回路１１９に入力されている。
【００１１】
演算選択回路１１９は、フリップフロップ回路１１５〜１１８の出力に応じて、補正値作成回路１２０の演算内容を決定する回路である。また、補正値作成回路１２０は、フリップフロップ回路１１３、１１４の出力について、演算選択回路１１９の出力に応じた演算処理を行い、黒レベル補正値Ｅを作成し、加算器１０５に出力している。加算器１０５では、黒レベル補正値Ｅをデジタル映像信号に直流成分として加算し、出力端１２１に導出している。
【００１２】
従来の映像表示装置の動作をより具体的に説明する為、図８を用いて演算選択回路１１９の論理判定内容と補正値作成回路の演算内容を説明する。
【００１３】
図８のブロック（１）は、１水平周期ごとに積分値の符号が０＝”Ｌ”，１＝”Ｈ”，０＝”Ｌ”、１＝”Ｈ”或いは、”Ｈ”、”Ｌ”、”Ｈ”、”Ｌ”と変化した場合を示しており、この場合は映像信号がライン変調（ライン毎にレベル変化）していると見る事が出来る。
【００１４】
このような場合は、黒レベル補正値としては、２ライン前の積分結果である補正値Ｄをを咲く制したほうが適正となる。
【００１５】
図８のブロック（２）は、積分値の符号ビットが”Ｌ”，”Ｌ”，”Ｈ”，”Ｈ”，と変化した場合を示しており、ライン変調がライン周波数の１／２で行われているものと判定して、２つラインの積分値の平均から黒レベル補正値−｛（Ｃ＋Ｄ）／２）｝を作成している。
【００１６】
図８のブロック（２）’は、積分値の符号ビットが、”Ｌ”，”Ｈ”，”Ｈ”，”Ｌ”或いは”Ｈ”，”Ｌ”，”Ｌ”，”Ｈ”と変化した場合を示している。このような場合は、（２）の場合と同様と想定できるが、逆演算による補正ができない為、直前の補正値Ｃを用いた補正が行われる。
【００１７】
図８のブロック（３）は、積分値の符号ビットが”Ｌ”，”Ｌ”，”Ｌ”，”Ｌ”或いは、”Ｈ”，”Ｈ”，”Ｈ”，”Ｈ”，と変化した場合を示している。このような場合、明らかに黒レベルがずれている事を示す事から、過補正となる補正値＋２（Ｃ＋Ｄ）を作成する。上記以外の場合は、黒レベルがほぼ合っているものと判断し、通常の補正値＋｛（Ｃ＋Ｄ）／２｝を作成する。ここで、補正値の符号は、減算器１０６の減算方向に応じて任意に設定される。
【００１８】
上述したように従来の映像表示装置では、まずデジタル映像信号と基準黒レベルの差分信号の符号ビットを用いてアナログクランプ電圧を作成している事で、高速動作を実現している。
【００１９】
次にデジタル映像信号と基準黒レベルの差分信号を１Ｈ毎に積分した値を得て、積分値を少なくとも２ライン分保持し、また積分値の符合ビットについては数ライン分保持しており、この符号ビットの情報を用いて、ノイズの混入を判定して黒レベル補正値の算出演算を決定する事で、高精度の黒レベル補正を実現して、従来問題となっていた黒レベル変動による横筋を発生を抑制できるというものである。
【００２０】
【特許文献１】
特開平７−１９３７５５号公報
【００２１】
【発明が解決しようとする課題】
ここで従来の映像表示装置で改善を試みている黒レベル変動による横筋＝ライン単位の輝度斑となって現れるＤＣオフセット成分の変動は、発生要因が大きく二通り存在している。
【００２２】
この発生要因について図９を用いて説明する。第一の発生要因は、図９（ａ）の様に、入力映像信号のブランキング期間の黒レベルＥを検出して基準黒レベルＦと一致する様にクランプ動作するが、クランプ能力に課題があると入力信号のペデスタルレベルＥを黒レベルを基準レベルＦに完全一致できない状態が存在してしまう。
【００２３】
この場合Ｄ点の輝度レベルは、ｄ’＝Ｄ＋（Ｅ−Ｆ）となり、ライン単位でＤＣオフセットが加わり横筋が発生する。更にｄ’算出のニ項目のレベル差Ｅ−Ｆがクランプ動作性能により変動する為、横筋が不定期に発生するため画質が大きく劣化する。
【００２４】
次に第二の発生要因は、図９（ｂ）に示すように基準とされるブランキング期間にノイズ等の混入で入力信号のペデスタルレベルが正常値Ｅから不正規な値Ｅ”と変化する為、仮に理想的なクランプ動作が行われてもＥ＝Ｆではなく、クランプパルスＣＰの期間のペデスタルレベルの検出値はＥ”となる為、ノイズに追従したクランプ動作のＥ”＝Ｆとなり、Ｄ点の輝度レベルは、ｄ”＝Ｄ＋（Ｅ−Ｆ）＝Ｄ＋（Ｅ−Ｅ”）となる。この結果、ライン単位でＤＣオフセット成分が加わる為、第一の発生要因同様に横筋が発生する。
【００２５】
ここで従来の映像表示装置では、まずデジタル映像信号と基準黒レベルの差分信号を算出し、この値を基に黒レベル補正値の算出演算方法及び、補正値を決定する事で高精度の黒レベル補正を実現し、クランプ能力の不足を補う様構成したものであり、クランプ能力を改善する事で前述第一の発生要因を除去しようと試みたものである。
【００２６】
しかしクランプ動作、及び黒レベル補正の基となるデジタル映像信号と基準黒レベルの差分信号は、クランプパルスＣＰの期間の黒レベルを検出し、この検出値より基準黒レベルを減算したものを基としており、前述第二の発生要因であるブランキング期間のペデスタルレベルがノイズにより影響した場合には、補正の基となるペデスタルレベルがノイズに影響されるため、ノイズ混入分によるライン単位のＤＣオフセット成分が加わり黒レベルが変動するために発生する横筋妨害を除去、抑制できないという課題を有していた。
【００２７】
本発明は、かかる問題を鑑みて、ブランキング期間内のペデスタルレベルにノイズが混入した場合に、ＤＣオフセット成分が重畳される事で発生する横筋妨害による画質劣化を除去、抑制する事を目的とする。
【００２９】
【課題を解決するための手段】
この目的を達成するために本発明の映像表示装置は、クランプ手段にて直流成分を重畳後の映像信号について、各画素毎に前後ｎラインの映像信号との輝度レベルの差分が任意の範囲内にあるか否かの第一の判定をする第一の判定手段と、前後ｎラインとの輝度レベルの差分値の極性が同一であるか否かの第二の判定をする第二の判定手段とを備え、前記第一の判定及び第二の判定に適合した画素の前後ｎラインとの輝度レベルの変動量の1ラインにおける平均値を、映像信号の黒レベル補正量として加算する構成を有している。
【００３０】
また、前記輝度レベルの変動量の1ラインにおける平均値に代えて、前記輝度レベルの変動量の1ラインにおけるヒストグラム演算結果の最大分布値を、映像信号の黒レベル補正量とする構成を有している。
【００３１】
さらに、算出した黒レベル補正量に、前記第一の判定及び第二の判定に適合した画素数に応じた補正係数を乗算した値を、映像信号に加算する構成を有している。
【００３２】
また、算出した黒レベル補正量に、映像信号の1ラインにおける平均輝度レベルに応じた補正係数を乗算した値を、映像信号に加算する構成を有している。
【００３３】
これにより、ブランキング期間内のペデスタルレベルにノイズが混入した際に重畳されるＤＣオフセット成分を除去・抑制する事が可能になり、横筋妨害による画質劣化を除去、抑制する事が可能になるという効果が得られる。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、図１から図３を用いて説明する。
【００４０】
（実施の形態１）
図１は本発明の第一の実施の形態である映像表示装置の構成を示し、図１において１はクランプ回路であり、映像信号の直流成分を基準レベルに安定化した映像信号を出力する。２及び３は、クランプ回路１の出力を入力として直列に接続された１ライン遅延手段であり、それぞれ映像信号を１ライン分遅延して出力する。
【００４１】
４は減算器であり、クランプ回路１の出力と１ライン遅延手段２との差分を出力する。５は減算器であり、１ライン遅延手段２の出力と１ライン遅延手段３との差分を出力する。６は変動レベル判定回路であり、画素毎に減算器４、５のそれぞれの出力について、絶対値が任意のレベルｎの範囲内にあるかを判定し、範囲内は入力値をそのまま、範囲外の場合は０として、変動量ｄ，ｅを出力する。
【００４２】
７は加算器であり、変動レベル判定回路６の出力ｄ，ｅの和を出力する。９は極性判定回路であり、変動レベル判定回路６の２つの出力ｄ，ｅの極性が同一であるかを判定し、同一の場合はＨを、同一でない場合はＬを出力する。
【００４３】
８はセレクタ回路であり、極性判定回路９の出力がＨの場合、加算器７を出力し、Ｌの場合に０を出力する。１０は平均値算出回路であり、セレクタ回路８の出力について累積和した値を極性判定回路９の出力がＨとなった画素数で除算する事で変動量の平均値ｈを算出し、算出した平均値ｈをライン単位で出力する。１２は、加算器であり、１ライン遅延手段３の出力と平均値算出回路１０の出力ｈとを加算出力する作用を有する。
【００４４】
以下、上記の様に構成された映像表示装置の動作を説明していく。クランプ回路１より出力された映像信号は、１ライン遅延手段２及び３により１ライン遅延手段２の出力Ｂの±１ラインの映像信号Ａ，Ｃが得られる。次に、減算器４，５により（Ａ−Ｂ）、及び（Ｃ−Ｂ）を得、この値について変動レベル判定回路６では、図２の様に次式の判定出力ｄ（ｅも同様）を得る。
ｄ ＝ Ａ−Ｂ ：｛−ｎ＜（Ａ−Ｂ）＜＋ｎ｝
０ ：上記条件以外（Ａ−Ｂ＞ｎ 又はＡ−Ｂ＜−ｎ）
この様に変動レベル判定回路６では、前後ラインの映像信号との変動量（Ａ−Ｂ又はＣ−Ｂ）が±ｎの範囲内にある相関が強い画素か否かを判定している。
【００４５】
この判定により、変動レベル判定回路６の出力ｄ、ｅにおいては、
Ａ≒Ｂ≒Ｃ
の関係がある画素を抽出する事が可能となる。
【００４６】
次に極性判定回路では、変動レベル判定回路６の出力ｄ，ｅの符号ビットｄ’、ｅ’について、次式の様に排他的論理和の反転（＝ExNor）を出力し、符号の同一方向性を判定する。
ｆ ＝ ｄ’ ExNor ｅ’
これは、例えば３ラインの映像信号が全く同一のＡ＝Ｂ＝Ｃの映像信号において、Ｂの映像信号が
ノイズ混入によりＤＣオフセット成分ｂが重畳され（Ｂ＋ｂ）となった場合、
ｄ＝Ａ−（Ｂ＋ｂ） ＝ −ｂ
ｅ＝Ｃ−（Ｂ＋ｂ） ＝ −ｂ
といった具合に、ｄ，ｅの符号は必ず同一方向のものとなり、ｄ、ｅの値が重畳されたＤＣオフセット成分値ｂとみなす事ができる。
【００４７】
ここでは、より説明を分かりやすくするためにＡ＝Ｂ＝Ｃという条件で説明したが、Ａ，Ｂ，Ｃ及びＤＣオフセット量ｂの値によっては必ずしも符号の同一性が得られるわけではない。だがＤＣオフセット成分が重畳される事で発生する横筋妨害は、ライン間の輝度変動が大きな場合には視認性が低く、少ない場合に視認性が高いという一特徴を有しているため、極性が同一とならない「Ａ＜Ｂ＜ＣまたはＡ＞Ｂ＞Ｃ」といった条件では、輝度変化の変動内にＤＣオフセット成分による横筋妨害が埋もれてしまうため視認性が低く影響が少ない。
【００４８】
よって上記の極性判定回路９の判定と前段に位置する変動レベル判定回路６により、
Ａ≒Ｂ≒Ｃ 且つ ｛ Ａ＜Ｂ且つＣ＜Ｂ 又は、 Ａ＞Ｂ且つＣ＞Ｂ｝と、輝度変動の同一方向性を判定する事によって、輝度変化の平坦な映像信号内で周囲の映像より直流成分が変化する事で横筋妨害の視認性が高いという一特徴について抽出が可能となる。
【００４９】
続いて、セレクタ回路８により、近接ラインとの輝度変動量（ｄ＋ｅ）について、極性判定回路９に適合した画素のみを、平均値算出回路１０の入力として選択出力する。平均値算出回路１０では、次式の様に、入力された輝度変動量について１ライン単位で平均値ｈを算出しており、
輝度変動量平均値ｈ＝（ｄ＋ｅの累積和）／（２×極性判定回路出力ｆがＨとなった画素数）＝（変動レベル判定及び極性判定に適合した画素における輝度変動量）／（上記判定に適合した画素数）
ここで算出した輝度変動量平均値ｈは、Ａ≒Ｂ≒Ｃとなる画素について、算出が行われているため次式の様に上述Ａ＝Ｂ＝Ｃという条件下で得られたＤＣオフセット量の−ｂに近似した値が得られる。
ｈ≒−ｂ
この平均値ｈは１ライン分の画素について算出されており、算出が完了する１ライン後に１ライン遅延手段３より出力される、Ｂと加算器１２にて黒レベル補正量として映像信号に加算され、
出力端２１＝（Ｂ＋ｂ）＋ｈ ≒ （Ｂ＋ｂ）＋（−ｂ）≒ Ｂ
となり黒レベルが補正される。
【００５０】
この様にして、ＤＣオフセット成分が重畳される事で発生する横筋妨害の一特徴であるライン間の輝度変動が少ない場合に視認性が高い特徴を利用して、Ａ≒Ｂ≒Ｃ、及び２つライン間の変動方向性が同一という２つの判定に適合した画素の輝度変動量の平均値で映像信号の黒レベルを補正することにより、ペデスタルレベルにノイズが混入した場合のＤＣオフセット成分が重畳される事で発生する横筋妨害による画質劣化を抑制する事が可能となる。
【００５１】
なお、以上の説明では、変動レベルの判定を前後±１ラインの映像との差分で判定したが、±ｐラインとしても同様に実現可能である。
【００５２】
なお、以上の説明では、黒レベルの補正量を平均値算出回路８にて算出した変動量の平均値としたが、変動量についてヒストグラム演算を行い最大分布となる変動量を黒レベル補正量とした場合についても同様に実現可能である。
【００５３】
（実施の形態２）
図３は本発明の第二の実施の形態である映像表示装置の構成を示したものであり、以下第一の実施の形態より構成に変更ある箇所のみ説明する。図３において、１１は補正値演算回路であり、１ラインの総画素数Ｌに対して、極性判定回路９の出力がＨとなった画素数ｇの割合により補正係数ｋを算出し、算出した補正係数ｋと平均値算出回路８の出力ｈとを乗算した値をライン単位で出力する。１２は、加算器であり、１ライン遅延手段３の出力と補正値演算回路１１の出力とを加算出力する作用を有する。
【００５４】
以下、上記の様に構成された映像表示装置の動作を説明する。ここで平均値算出回路１０で輝度変動量ｈを算出するまでの過程は、第一の実施の形態と同一の動作であり説明を省略する。補正値演算回路１１では、１ライン単位で極性判定回路９の出力ｆが、Ｈとなる画素数ｇを計数しており、１ラインの総画素数Ｌに対しての割合ｇ／Ｌを元に図４の関係である補正計数ｋを導出する。さらに導出した補正計数ｋと平均値算出回路１０の出力ｈと乗算した黒レベル補正量ｍを出力する。
ｍ＝ｋ×ｈ
ここで平均値算出回路１０の出力ｈは、前述の様に
Ａ≒Ｂ≒Ｃ 且つ ｛ Ａ＜Ｂ且つＣ＜Ｂ 又は、 Ａ＞Ｂ且つＣ＞Ｂ｝
となる画素を抽出して、適合する画素のみを用いて算出しているため、適合する画素が少ない場合はＤＣオフセット量の−ｂの近似（ｈ≒−ｂ）における誤差が大きくなり誤動作をする場合が考えられる。
【００５５】
この点に対し、補正計数ｋは適合画素数が少ない場合は、誤作動を抑制するために補正量を低く抑えつつ、適合画素が多く近似が十分である場合は、補正量をそのまま適用する様に高く設定している。
【００５６】
この様にして、黒レベルの補正量の算出に利用する、Ａ≒Ｂ≒Ｃ、及び２つライン間の変動方向性が同一という２つの判定に適合した画素数が少ない場合でも、誤作動を抑制した黒レベルを補正することが可能になり、ペデスタルレベルにノイズが混入した場合のＤＣオフセット成分が重畳される事で発生する横筋妨害による画質劣化を抑制する事が可能となる。
【００５７】
（実施の形態３）
図５は本発明の第三の実施の形態である映像表示装置の構成を示したものであり、以下第一の実施の形態より構成に変更ある箇所のみ説明する。図５において、１３は、平均輝度算出手段であり、１ラインの映像信号の平均輝度レベルＪを算出し出力する。１１は補正値演算回路であり、平均輝度算出手段１３の出力である１ラインの映像信号の平均輝度レベルＪに応じて補正係数ｋ２を算出し、算出した補正係数ｋ２と平均値算出回路８の出力ｈとを乗算した値をライン単位で出力する。１２は、加算器であり、１ライン遅延手段３の出力と補正値演算回路１１の出力とを加算出力する作用を有する。
【００５８】
以下、上記の様に構成された映像表示装置の動作を説明する。ここで平均値算出回路で黒レベルの補正量を算出するまでの過程は、第一の実施の形態と同一の動作であり説明を省略する。
【００５９】
補正値演算回路１１では、平均輝度算出手段１３の出力Ｊを元に、図６の様な関係である補正計数ｋ２を導出する。さらに導出した補正計数ｋ２と平均値算出回路１０の出力ｈと乗算した黒レベル補正量ｍ２を出力する。
ｍ２＝ｋ２×ｈ
ここで一般の輝度変動は、変動レベルと周囲輝度との割合で視認性が異なり、同一の変動レベルという状況下では周囲輝度が高い場合は視認性が低く、周囲輝度が低い場合に視認性が高いという特徴を有している。
【００６０】
ＤＣオフセット成分が重畳される事で発生する横筋妨害も同等であり、周囲輝度が低い場合に視認性が高い。この点に対し、補正計数ｋ２は周囲輝度が低い場合、誤作動の際の視認性を抑制するために補正量を低く抑えつつ、周期輝度が高い場合は誤作動しても視認性が低いため補正量をそのまま適用する様に高く設定している。
【００６１】
この様にして、平均輝度レベルに応じて補正量を可変する事で、誤作動による画質劣化を抑制した黒レベルを補正することが可能になり、ペデスタルレベルにノイズが混入した場合のＤＣオフセット成分が重畳される事で発生する横筋妨害による画質劣化を抑制する事が可能となる。
【００６２】
【発明の効果】
以上のように本発明によれば、ブランキング期間内のペデスタルレベルにノイズが混入した際に重畳されるＤＣオフセット成分を除去・抑制する事が可能になり、横筋妨害による画質劣化を除去、抑制する事が可能になるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明の第一の実施の形態による映像表示装置の構成を示すブロック図
【図２】本発明の第一の実施の形態における変動レベル判定回路の動作を示すタイミング図
【図３】本発明の第二の実施の形態による映像表示装置の構成を示すブロック図
【図４】本発明の第ニの実施の形態における補正値算出回路での補正計数算出例を示す図
【図５】本発明の第三の実施の形態による映像表示装置の構成を示すブロック図
【図６】本発明の第三の実施の形態における補正値算出回路での補正計数算出例を示す図
【図７】従来の映像表示装置の構成を示すブロック図
【図８】従来の映像表示装置の動作を示す遷移表を示す図
【図９】横筋妨害の発生要因を示した関係図
【符号の説明】
１ クランプ回路
２、３ １ライン遅延手段
４、５ 減算器
６ 変動レベル判定回路
７、１２ 加算器
８ セレクタ回路
９ 極性判定回路
１０ 平均値算出回路
１１ 補正値演算回路
１３ 平均輝度算出回路
１０１ 入力端子
１０２ バッファ増幅器
１０３、１０５ 加算器
１０４ Ａ／Ｄ変換器
１０６ 減算器
１０７、１１３ 積分器
１０８ 反転器
１０９ ３ステートバッファ
１１１ 抵抗器
１１２ コンデンサ
１１３、１１４、１１５、１１６、１１７、１１８ フリップフロップ回路
１１９ 演算選択回路
１２０ 補正値作成回路
１２１ 出力端

Claims (4)

1. クランプ手段にて直流成分を重畳後の映像信号について、各画素毎に前後ｎラインの映像信号との輝度レベルの差分が任意の範囲内にあるか否かの第一の判定を行う第一の判定手段と、前後ｎラインとの輝度レベルの差分値の極性が同一であるか否かの第二の判定を行う第二の判定手段とを備え、
   前記第一の判定及び第二の判定に適合した画素の前後ｎラインとの輝度レベルの変動量の1ラインにおける平均値を、映像信号の黒レベル補正量として加算することを特徴とする映像表示装置。
2. 前記輝度レベルの変動量の1ラインにおける平均値に代えて、前記輝度レベルの変動量の1ラインにおけるヒストグラム演算結果の最大分布値を、映像信号の黒レベル補正量とすることを特徴とする請求項１に記載の映像表示装置。
3. 算出した黒レベル補正量に、前記第一の判定及び第二の判定に適合した画素数に応じた補正係数を乗算した値を、映像信号に加算することを特徴とする請求項１または２に記載の映像表示装置。
4. 算出した黒レベル補正量に、映像信号の1ラインにおける平均輝度レベルに応じた補正係数を乗算した値を、映像信号に加算することを特徴とする請求項１または２に記載の映像表示装置。

Images