JP4297748B2 - Limiter circuit - Google Patents
Limiter circuit Download PDFInfo
- Publication number
- JP4297748B2 JP4297748B2 JP2003208280A JP2003208280A JP4297748B2 JP 4297748 B2 JP4297748 B2 JP 4297748B2 JP 2003208280 A JP2003208280 A JP 2003208280A JP 2003208280 A JP2003208280 A JP 2003208280A JP 4297748 B2 JP4297748 B2 JP 4297748B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- operational amplifier
- inverting input
- input terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005669 field effect Effects 0.000 claims description 18
- 238000005259 measurement Methods 0.000 description 27
- 238000002847 impedance measurement Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Description
【0001】
【発明の属する技術分野】
本発明は、入力した信号を所定の信号レベルに制限するリミッタ回路に関するものである。
【0002】
【従来の技術】
この種のリミッタ回路として、例えば、特開2003−46355号公報中において従来技術として開示されたリミッタ回路が知られている。また、図5に示すように、理想ダイオードを用いたリミッタ回路(一例として上限値リミッタ回路を示す)も公知である。この種のリミッタ回路は、入力した信号が予め設定した上限値を超えたり、下限値を下回ったりしないようにするために、例えば増幅回路に対する前段回路として採用されている。
【0003】
【特許文献1】
特開2003−46355号公報(第2頁、第3図)
【0004】
【発明が解決しようとする課題】
しかしながら、上記した従来の各リミッタ回路には、以下の問題点が存在する。すなわち、これらのリミッタ回路では、リミッタ動作を行っていない非リミッタ動作中のときであっても、信号源回路(以下、「前段回路」ともいう)側からこのリミッタ回路内に電流を入力したり(吸い込んだり)、逆に、このリミッタ回路内から前段回路側に電流を出力したり(吐き出したり)するようにして作動している。具体的には、特開2003−46355号公報中の第3図に示すリミッタ回路では、非リミッタ動作中のときには、第1オペアンプ1(演算増幅器)は、フィードバック動作を行っていないために、バーチャルショートが成り立たない状態を維持する。その結果、抵抗器R5、第1オペアンプ1の反転入力端子、第1オペアンプ1の非反転入力端子、および抵抗器R7を介して、前段回路側からグランドに電流が流れる。同様にして、図5に示すリミッタ回路においても、非リミッタ動作中のときには(ダイオードがオフ状態のときには)、オペアンプ(演算増幅器)に十分なフィードバックがかからなくなってバーチャルショートが成り立たない状態となる。その結果、基準電位側からオペアンプの非反転入力端子および反転入力端子を経由して前段回路側に電流が出力される。つまり、これらのリミッタ回路では、非リミッタ動作中において入力インピーダンスが低下する。
【0005】
ところで、例えばインピーダンス測定装置では、電圧測定回路から測定対象体に定電流を供給しつつ、この定電流に起因して測定対象体の両端に発生する電圧を測定して、この測定した電圧と供給している定電流とに基づいて測定対象体のインピーダンスを算出する。このため、この電圧測定回路では、測定対象体に発生する電圧測定に対する影響を避けるべく、測定対象体に対する電流の出力(電流の吐き出し)や測定対象体からの電流の入力(電流の吸い込み)を回避可能に構成する必要がある。つまり、この電圧測定回路には、入力インピーダンスが十分に高いことが要求される。また、内部回路の保護という観点から、予め規定された定格入力電圧範囲の上限値を超える電圧や下限値を下回る電圧(つまり絶対値が所定電圧範囲を外れる電圧)の信号が入力されるのを防止するために、電圧測定回路内における後段回路の前段にリミッタ回路を配設させたい状況も生じる。しかしながら、従来の各リミッタ回路をこのようなインピーダンス測定装置に採用した場合、上述したように、非リミッタ動作中におけるリミッタ回路の入力インピーダンスが低下するため、測定対象体に発生する電圧を正確に測定するのが困難となる。この結果、インピーダンス測定装置の測定精度が低下するという問題が発生する。一方、これらのリミッタ回路の入力段としてボルテージフォロワを設けて構成することも可能である。しかし、このような構成を採用した場合、能動素子のボルテージフォロワで発生するノイズが後段の増幅回路(以下、「後段回路」ともいう)に出力されることに起因して測定電圧のS/N比が低下して測定誤差が大きくなるという問題が発生する。
【0006】
本発明は、かかる問題点に鑑みてなされたものであり、S/N比の低下を回避しつつ、非リミッタ動作中においても十分に高い入力インピーダンスを維持し得るリミッタ回路を提供することを主目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成すべく請求項1記載のリミッタ回路は、回路入力部および回路出力部の間に配設された電流制限手段と、非反転入力端子が正の基準電位に設定された演算増幅器と、前記回路出力部と前記演算増幅器の出力端子との間に接続されて当該回路出力部側から当該演算増幅器の出力端子への電流の通過を許容しその逆向き電流の通過を規制する一方向性素子と、前記演算増幅器の出力端子と反転入力端子との間に接続されて当該出力端子から当該反転入力端子への電流の通過を許容しその逆向き電流の通過を規制する一方向性素子と、非反転入力端子が前記回路出力部に接続されたボルテージフォロワと、当該ボルテージフォロワの出力端子と前記演算増幅器の反転入力端子との間に接続された電流制限手段とを備えている。なお、本明細書では、本発明における「演算増幅器」を第1の演算増幅器ともいい、本発明における「前記回路出力部と前記演算増幅器の出力端子との間に接続されている一方向性素子」を第1の一方向性素子ともいい、本発明における「前記演算増幅器の出力端子と反転入力端子との間に接続されている一方向性素子」を第2の一方向性素子ともいう。また、以下の発明を含めて本発明における「回路入力部」および「回路出力部」には、入力端子や出力端子が含まれるだけでなく、回路パターンやコネクタを初めとして、前段回路や後段回路に信号を受け渡し可能なすべてのインターフェースが含まれる。
【0008】
また、請求項2記載のリミッタ回路は、回路入力部および回路出力部の間に配設された電流制限手段と、非反転入力端子が負の基準電位に設定された演算増幅器と、前記回路出力部と前記演算増幅器の出力端子との間に接続されて当該演算増幅器の出力端子から当該回路出力部への電流の通過を許容しその逆向き電流の通過を規制する一方向性素子と、前記演算増幅器の出力端子と反転入力端子との間に接続されて当該反転入力端子から当該出力端子への電流の通過を許容しその逆向き電流の通過を規制する一方向性素子と、非反転入力端子が前記回路出力部に接続されたボルテージフォロワと、当該ボルテージフォロワの出力端子と前記演算増幅器の反転入力端子との間に接続された電流制限手段とを備えている。なお、本明細書では、本発明における「演算増幅器」を第2の演算増幅器ともいい、本発明における「前記回路出力部と前記演算増幅器の出力端子との間に接続されている一方向性素子」を第3の一方向性素子ともいい、本発明における「前記演算増幅器の出力端子と反転入力端子との間に接続されている一方向性素子」を第4の一方向性素子ともいう。
【0009】
さらに、請求項3記載のリミッタ回路は、回路入力部および回路出力部の間に配設された電流制限手段と、非反転入力端子が正の基準電位に設定された第1の演算増幅器と、前記回路出力部と前記第1の演算増幅器の出力端子との間に接続されて当該回路出力部側から当該第1の演算増幅器の出力端子への電流の通過を許容しその逆向き電流の通過を規制する第1の一方向性素子と、前記第1の演算増幅器の出力端子と反転入力端子との間に接続されて当該出力端子から当該反転入力端子への電流の通過を許容しその逆向き電流の通過を規制する第2の一方向性素子と、非反転入力端子が負の基準電位に設定された第2の演算増幅器と、前記回路出力部と前記第2の演算増幅器の出力端子との間に接続されて当該第2の演算増幅器の出力端子から当該回路出力部への電流の通過を許容しその逆向き電流の通過を規制する第3の一方向性素子と、前記第2の演算増幅器の出力端子と反転入力端子との間に接続されて当該反転入力端子から当該出力端子への電流の通過を許容しその逆向き電流の通過を規制する第4の一方向性素子と、非反転入力端子が前記回路出力部に接続されたボルテージフォロワと、当該ボルテージフォロワの出力端子と前記第1の演算増幅器の反転入力端子との間に接続された電流制限手段と、前記ボルテージフォロワの出力端子と前記第2の演算増幅器の反転入力端子との間に接続された電流制限手段とを備えている。
【0010】
また、請求項4記載のリミッタ回路は、請求項1から3のいずれかに記載のリミッタ回路において、前記回路入力部および回路出力部の間に配設された前記電流制限手段は、ゲート端子とソース端子とを接続した電界効果型トランジスタである。
【0011】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係るリミッタ回路の好適な実施の形態について説明する。
【0012】
まず、本発明に係るリミッタ回路1の構成について、図面を参照して説明する。
【0013】
リミッタ回路1は、図1に示すように、上限リミッタ回路1a、下限リミッタ回路1b、回路入力端子(回路入力部)2および回路出力端子(回路出力部)3を備え、回路入力端子2を経由して入力される信号S1に対して、上限電圧Vr1および下限電圧Vr2をそれぞれ正の基準電位および負の基準電位とするリミット動作を実行することにより、上限電圧Vr1の電圧値以上であって下限電圧Vr2の電圧値以下の範囲(以下、「振幅制限電圧範囲」ともいう)内にその振幅(電圧値)を制限した信号S2を回路出力端子3に出力する。
【0014】
上限リミッタ回路1aは、抵抗(電流制限手段の一例)4、基準電源5、オペアンプ(第1の演算増幅器)6、ダイオード(第1の一方向性素子の一例)7、ダイオード(第2の一方向性素子の一例)8、オペアンプ(ボルテージフォロワ)9および抵抗(電流制限手段)10を備えている。この場合、抵抗4は、回路入力端子2と回路出力端子3との間に直列に接続されている。また、抵抗4としては、回路入力端子2に入力される信号S1の電圧が微少のときには、その熱雑音が信号S1に与える影響が大きくなるため、通常は低抵抗値タイプを用いるのが好ましい。基準電源5は、上限電圧Vr1を生成する。オペアンプ6は、非反転入力端子が基準電源5に接続されることにより、その非反転入力端子が上限電圧Vr1の電圧値に設定されている。ダイオード7は、回路出力端子3とオペアンプ6の出力端子との間に接続されて、回路出力端子3からオペアンプ6の出力端子への電流の通過を許容しその逆向き電流の通過を規制する。ダイオード8は、オペアンプ6の出力端子と反転入力端子との間に接続されて、オペアンプ6の出力端子からオペアンプ6の反転入力端子への電流の通過を許容しその逆向き電流の通過を規制する。オペアンプ9は、ボルテージフォロワとして機能し、その非反転入力端子が抵抗4の一端と回路出力端子3とに接続されている。抵抗10は、オペアンプ9の出力端子とオペアンプ6の反転入力端子との間に直列に接続されている。
【0015】
下限リミッタ回路1bは、抵抗4およびオペアンプ9を上限リミッタ回路1aと共有すると共に、基準電源11、オペアンプ(第2の演算増幅器)12、ダイオード(第3の一方向性素子の一例)13、ダイオード(第4の一方向性素子の一例)14および抵抗(電流制限手段)15を備えている。この場合、基準電源11は、下限電圧Vr2を生成する。オペアンプ12は、非反転入力端子が基準電源11に接続されることにより、その非反転入力端子が下限電圧Vr2の電圧値に設定されている。ダイオード13は、回路出力端子3とオペアンプ12の出力端子との間に接続されて、オペアンプ12の出力端子から回路出力端子3への電流の通過を許容しその逆向き電流の通過を規制する。ダイオード14は、オペアンプ12の出力端子と反転入力端子との間に接続されて、オペアンプ12の反転入力端子からオペアンプ12の出力端子への電流の通過を許容しその逆向き電流の通過を規制する。抵抗15は、オペアンプ9の出力端子とオペアンプ12の反転入力端子との間に直列に接続されている。
【0016】
続いて、リミッタ回路1の動作について説明する。
【0017】
最初に、回路入力端子2に入力されている信号S1が振幅制限電圧範囲のとき(例えば、図2の期間T2のとき)の動作について説明する。この状態では、信号S1は、抵抗4を経由して、信号S2としてオペアンプ9の非反転入力端子に出力される。ここで、オペアンプ9は、常時、ボルテージフォロワとして動作しているため、その出力端子からは信号S2と同じ信号(同一電圧、同一周波数の信号)が出力される。したがって、オペアンプ9は、その両入力端子がバーチャルショート状態に維持されると共に高入力インピーダンス状態に維持される。一方、上限リミッタ回路1aでは、オペアンプ6の反転入力端子の電圧がオペアンプ6の非反転入力端子の電圧(上限電圧Vr1の電圧値)を超えない結果、オペアンプ6の出力端子には正の電源電圧に近い正の電圧が発生する。したがって、ダイオード8が導通してオペアンプ6にフィードバックがかかるため、最終的には、このオペアンプ6では、その反転入力端子の電圧がその非反転入力端子と同一の電圧(上限電圧Vr1の電圧値)に維持されると共に、その出力端子の電圧が上限電圧Vr1にダイオード8の順方向電圧Vdを加算した電圧(Vr1+Vd)に維持される。このため、信号S2が上限電圧Vr1の電圧値以下であって、オペアンプ6の出力端子が電圧(Vr1+Vd)に維持される結果、ダイオード7は、非導通状態を維持する。このように、オペアンプ9の両入力端子がバーチャルショート状態に維持されると共にダイオード7が非導通状態に維持されるため、回路入力端子2に接続される前段回路(例えばインピーダンス測定回路では測定対象体)に対して上限リミッタ回路1aが電流を入出力することに起因する入力インピーダンスの低下が回避される。
【0018】
一方、下限リミッタ回路1bでは、オペアンプ12における反転入力端子の電圧が非反転入力端子の電圧(下限電圧Vr2の電圧値)を下回らないため、オペアンプ12の出力端子には負の電源電圧に近い負の電圧が発生する。したがって、ダイオード14が導通してオペアンプ12にフィードバックがかかるため、最終的には、このオペアンプ12では、その反転入力端子の電圧がその非反転入力端子と同一の電圧(下限電圧Vr2の電圧値)に維持されると共に、その出力端子の電圧が下限電圧Vr2からダイオード14の順方向電圧Vdを減算した電圧(Vr2−Vd)に維持される。このため、ダイオード13は、非導通状態を維持する。このように、上記したようにオペアンプ9の両入力端子がバーチャルショート状態に維持されると共にダイオード13が非導通状態に維持されるため、回路入力端子2に接続される前段回路に対して下限リミッタ回路1bが電流を入出力することに起因する入力インピーダンスの低下が回避される。
【0019】
このように、信号S1の電圧値が振幅制限電圧範囲内のときには、上限リミッタ回路1aおよび下限リミッタ回路1bが共に前段回路に対して電流を入出力しないため、リミッタ回路1の入力インピーダンスを高インピーダンスに維持することができる。したがって、抵抗4を通過する際における信号S1の電圧降下をほぼ回避できるため、そのままの電圧値で信号S2として回路出力端子3に出力することができる。また、このリミッタ回路1によれば、回路入力端子2と回路出力端子3との間に抵抗値の小さい抵抗4のみが存在している構成のため、例えば、回路入力端子2および回路出力端子3の間に演算増幅器(オペアンプ)などの能動素子を配設する回路構成と比較して、信号S2のノイズレベルを極めて低レベルに抑制することができる。したがって、例えば、リミッタ回路1をインピーダンス測定装置の入力回路に採用した場合、測定対象体について測定した信号におけるS/N比の低下を回避することができるため、測定精度を十分に向上させることができる。
【0020】
次に、信号S1が上限電圧Vr1の電圧値を超えるとき(例えば、図2の期間T1のとき)の動作について説明する。この状態では、上限リミッタ回路1aにおけるオペアンプ6の反転入力端子の電圧が非反転入力端子の電圧よりも高くなる。したがって、オペアンプ6の出力端子には、負の電源電圧に近い負の電圧が発生する。このため、ダイオード8が非導通状態となってオペアンプ6がフィードバックのかからない状態に維持されると共にダイオード7が導通する。したがって、このダイオード7の導通により、抵抗4およびダイオード7を経由して回路入力端子2側(前段回路側)からオペアンプ6の出力端子側に電流が入力されるため、抵抗4における電圧降下によって信号S2の電圧が急速に低下する。一方、信号S2が上限電圧Vr1の電圧値よりも低下しようとするときには、その瞬間においてオペアンプ6の出力端子の電圧が反対に正の電源電圧に近い正の電圧に変化するため、ダイオード8が導通してオペアンプ6にフィードバックがかかり、ダイオード7が非導通状態に移行する。この結果、抵抗4およびダイオード7を経由してのオペアンプ6の出力端子への電流の入力が停止する。このため、信号S2が上限電圧Vr1の電圧値よりも低下する事態が回避される。このようにして、上限リミッタ回路1aは、信号S1が上限電圧Vr1の電圧値を超えているときには、ダイオード7が導通して信号S2を上限電圧Vr1の電圧値まで低下させる動作と、オペアンプ6にフィードバックがかかってダイオード7を非導通状態に移行させる動作とを繰り返し実行して、結果として、信号S2を上限電圧Vr1の電圧値に制限する。つまり、上限リミッタ回路1aは、信号S1を上限電圧Vr1の電圧値に制限する上限値リミット動作を実行する。なお、下限リミッタ回路1bは、上述した図2における期間T2のときと同様に作動する。
【0021】
続いて、信号S1が下限電圧Vr2の電圧値を下回るとき(例えば、図2の期間T3のとき)の動作について説明する。この状態では、下限リミッタ回路1bにおけるオペアンプ12の反転入力端子の電圧が非反転入力端子の電圧よりも低くなる。したがって、オペアンプ12の出力端子には正の電源電圧に近い正の電圧が発生する。このため、ダイオード14が非導通状態となってオペアンプ12がフィードバックのかからない状態に維持されると共にダイオード13が導通する。したがって、このダイオード13の導通により、ダイオード13を経由してオペアンプ12側から回路入力端子2側に電流が出力されるため、この電流の出力によって信号S2の電圧が急速に上昇する。一方、信号S2が下限電圧Vr2の電圧値を超えて上昇しようとするときは、その瞬間においてオペアンプ12の出力端子の電圧が反対に負の電源電圧に近い負の電圧に変化するため、ダイオード14が導通してオペアンプ12にフィードバックがかかり、ダイオード13が非導通状態に移行する。この結果、オペアンプ12からダイオード13を経由しての電流の出力が停止する。このため、信号S2が下限電圧Vr2の電圧値を超えて上昇する事態が回避される。このようにして、下限リミッタ回路1bは、信号S1が負の下限電圧Vr2の電圧値を下回っているときには、ダイオード13が導通状態して信号S2を下限電圧Vr2の電圧値まで上昇させる動作と、オペアンプ12にフィードバックがかかってダイオード13を非導通状態に移行させる動作とを繰り返し実行して、結果として、信号S2を下限電圧Vr2の電圧値に制限する。つまり、下限リミッタ回路1bは、信号S1を下限電圧Vr2の電圧値に制限する下限値リミット動作を実行する。なお、上限リミッタ回路1aは、上述した図2における期間T2のときと同様に作動する。
【0022】
このように、このリミッタ回路1では、信号S1が上限電圧Vr1の電圧値を超えるときには、上限リミッタ回路1aが上限リミット動作を実行して信号S2を上限電圧Vr1の電圧値に制限し、信号S1が下限電圧Vr2を下回るときには、下限リミッタ回路1bが下限リミット動作を実行して信号S2を下限電圧Vr2の電圧値に制限する。また、信号S1が振幅制限電圧範囲内のときには、上限リミッタ回路1aおよび下限リミッタ回路1bは、共に信号S1に対するリミット動作を行わない(回路入力端子2側との間での電流の入出力を行わない)ため、信号S1は、上限リミッタ回路1aおよび下限リミッタ回路1bから何ら影響を受けることなく、その電圧値を維持しつつ抵抗4を経由して回路出力端子3から信号S2として出力される。したがって、例えば、測定対象体との間での電流の入出力(吸い込みおよび吐き出し)が測定精度に悪影響を与えるようなインピーダンス測定装置における電圧測定回路にリミッタ回路1を採用する場合、測定対象体の両端に発生する被測定電圧を高精度で検出しつつ、その検出電圧に対するリミット動作を実行させることができる。加えて、このリミッタ回路1では、回路入力端子2と回路出力端子3との間に抵抗4のみが存在する構成のため、低抵抗値の抵抗素子を抵抗4に用いることにより、例えば、回路入力端子2および回路出力端子3の間に演算増幅器(オペアンプ)などの能動素子を接続している回路構成と比較して、信号S2に含まれるノイズレベルを極めて低レベルに抑制することができる。したがって、信号S2のS/N比を高めることができる結果、インピーダンス測定装置に適用した場合に、インピーダンス測定の精度を十分に高めることができる。
【0023】
なお、本発明は、上記した実施の形態に限定されない。例えば、上限リミッタ回路1aと下限リミッタ回路1bとを備えてリミッタ回路1を構成し、信号S1に対する上限値リミット動作および下限値リミット動作の双方を実行する例について説明したが、上限リミッタ回路1aおよび下限リミッタ回路1bの一方のみでリミッタ回路を構成することにより、上限値リミット動作および下限値リミット動作の一方のみを実行する構成を採用することもできる。
【0024】
また、上記のリミッタ回路1では、第1の一方向性素子および第3の一方向性素子として、ダイオード7,13をそれぞれ用いた例について説明したが、図3に示すように、ダイオード7,13のいずれか一方または双方に代えてソース端子とドレイン端子とを接続した電界効果型トランジスタ(例えばJ−FET)7a,13aを用いてリミッタ回路21を構成することもできる。このようにダイオード7,13に代えて上記構成の電界効果型トランジスタ7a,13aを用いることにより、非リミット動作中における上限リミッタ回路1aおよび下限リミッタ回路1bの各オペアンプ6,12から回路入力端子2側への漏れ電流をさらに低減することができるため、リミッタ回路21の入力インピーダンスをさらに高めることができる。
【0025】
一方、第1の一方向性素子および第3の一方向性素子として、上記構成の電界効果型トランジスタ7a,13aを使用した場合、順方向電流の定格値が一般のダイオードと比較して小さくなる。このため、リミッタ回路1のように、抵抗4として低抵抗値の抵抗を用いる構成では、上限リミッタ回路1aおよび下限リミッタ回路1bがリミット動作を正常に実行し得ない事態も生じて、オペアンプ6,12や電界効果型トランジスタ7a,13aを破壊するおそれもある。したがって、上記構成の電界効果型トランジスタ7a,13aを採用する構成では、電流制限手段として、図3に示すように、抵抗4に代えて、ゲート端子とソース端子とを接続した電界効果型トランジスタ4aを用いて構成するのが好ましい。このように構成した電界効果型トランジスタ4aは、流れる電流が微少のときには低抵抗として機能して熱雑音の発生を抑制すると共に、流れる電流が大きいときには定電流回路として機能してその電流値を制限する。このため、このように構成された電界効果型トランジスタ4aを電流制限手段として用いることにより、過大な電流が流れることによるオペアンプ6,12や電界効果型トランジスタ7a,13aの破壊を防止することができる。なお、ダイオード7,13を用いたリミッタ回路1においても、電流制限手段として電界効果型トランジスタ4aを用いることができるのは勿論である。同様にして、本発明における電流制限手段としての抵抗10,15に代えて電界効果型トランジスタなどを用いた定電流素子を用いることもできる。さらに、図4に示すように、ゲート端子とソース端子とを接続した2つの電界効果型トランジスタ4b1,4b2を互いのソース端子を接続することによって直列に接続した回路を電流制限手段として用いることもできる。この構成によれば、抵抗のときと同様にして、双方向に対して電流を制限することが可能となる。
【0026】
【発明の効果】
以上のように、請求項1記載のリミッタ回路によれば、回路入力部に入力されている信号が正の基準電位を超えるときには、回路出力部に出力される信号の電圧を正の基準電位に制限し、回路入力部に入力されている信号が正の基準電位以下のときには、この信号に対してはリミット動作を行わない。したがって、リミッタ回路の入力インピーダンスを高めることができるため、例えば、測定対象体との間での電流の入出力が測定精度に悪影響を与えるようなインピーダンス測定装置における電圧測定回路にこのリミッタ回路を採用した場合、測定対象体の両端に発生する被測定電圧を高精度で検出しつつ、その検出電圧に対するリミット動作を実行させることができる。加えて、このリミッタ回路によれば、回路入力部と回路出力部との間に電流制限手段のみが存在する構成のため、例えば、低抵抗値の抵抗素子を電流制限手段に用いることにより、回路入力部および回路出力部の間に演算増幅器などの能動素子を接続している回路構成と比較して、入力された信号に含まれるノイズレベルを極めて低レベルに抑制することができる。したがって、その信号のS/N比を高めることができる結果、インピーダンス測定装置に適用した場合に、インピーダンス測定の精度を十分に高めることができる。
【0027】
また、請求項2記載のリミッタ回路によれば、回路入力部に入力されている信号が負の基準電位を超えるときには、回路出力部に出力される信号の電圧を負の基準電位に制限し、回路入力部に入力されている信号が負の基準電位以上のときには、この信号に対してはリミット動作を行わない。したがって、請求項1記載のリミット回路と同様にして、インピーダンス測定装置における電圧測定回路にこのリミッタ回路を採用した場合、測定対象体の両端に発生する被測定電圧を高精度で検出しつつ、その検出電圧に対するリミット動作を実行させることができる。また、同様にして、このリミッタ回路によれば、入力された信号に含まれるノイズレベルを極めて低レベルに抑制することができるため、その信号のS/N比を高めることができる結果、インピーダンス測定装置に適用した場合に、インピーダンス測定の精度を十分に高めることができる。
【0028】
また、請求項3記載のリミッタ回路によれば、回路入力部に入力されている信号が正の基準電位を超えるときには、回路出力部に出力される信号の電圧を正の基準電位に制限し、回路入力部に入力されている信号が負の基準電位を超えるときには、回路出力部に出力される信号の電圧を負の基準電位に制限することにより、入力されている信号に対して上限値リミット動作と下限値リミット動作との双方を実行し、回路入力部に入力されている信号が負の基準電位以上であって正の基準電位以下のときには、この信号に対してはリミット動作を行わない。したがって、請求項1記載のリミット回路と同様にして、インピーダンス測定装置における電圧測定回路にこのリミッタ回路を採用した場合、測定対象体の両端に発生する被測定電圧を高精度で検出しつつ、その検出電圧に対するリミット動作を実行させることができる。また、同様にして、このリミッタ回路によれば、入力された信号に含まれるノイズレベルを極めて低レベルに抑制することができるため、その信号のS/N比を高めることができる結果、インピーダンス測定装置に適用した場合に、インピーダンス測定の精度を十分に高めることができる。
【0029】
また、請求項4記載のリミッタ回路によれば、ゲート端子とソース端子とを接続した電界効果型トランジスタで電流制限手段を構成したことにより、非リミット動作中におけるリミッタ回路から回路入力部側への漏れ電流をさらに低減することができるため、リミッタ回路の入力インピーダンスをさらに高めることができる。
【図面の簡単な説明】
【図1】リミッタ回路1の回路図である。
【図2】リミッタ回路1のリミッタ動作を説明するための信号S1,S2の信号波形図である。
【図3】回路入力端子2および回路出力端子3間に配設した電流制限手段、並びに第1および第3の一方向性素子に電界効果型トランジスタ4a,7a,13aを用いたリミッタ回路21の回路図である。
【図4】他の構成の電界効果型トランジスタ4b1,4b2を用いた電流制限手段の回路図である。
【図5】従来のリミッタ回路の回路図である。
【符号の説明】
1,21 リミッタ回路
2 回路入力端子
3 回路出力端子
4,10,15 抵抗
4a,4b1,4b2,7a,13a 電界効果型トランジスタ
5,11 基準電源
6,9,12 オペアンプ
7,8,13,14 ダイオード
Vr1 上限電圧
Vr2 下限電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a limiter circuit that limits an input signal to a predetermined signal level.
[0002]
[Prior art]
As this type of limiter circuit, for example, a limiter circuit disclosed as a prior art in Japanese Patent Laid-Open No. 2003-46355 is known. In addition, as shown in FIG. 5, a limiter circuit using an ideal diode (an upper limit value limiter circuit is shown as an example) is also known. This type of limiter circuit is employed, for example, as a pre-stage circuit for an amplifier circuit so that an input signal does not exceed a preset upper limit value or fall below a lower limit value.
[0003]
[Patent Document 1]
JP 2003-46355 A (2nd page, FIG. 3)
[0004]
[Problems to be solved by the invention]
However, the conventional limiter circuits described above have the following problems. That is, in these limiter circuits, even when a non-limiter operation is not performed, a current is input into the limiter circuit from the signal source circuit (hereinafter also referred to as “previous circuit”) side. On the contrary, it operates so as to output (discharge) current from the limiter circuit to the preceding circuit side. Specifically, in the limiter circuit shown in FIG. 3 of Japanese Patent Laid-Open No. 2003-46355, when the non-limiter operation is in progress, the first operational amplifier 1 (operational amplifier) does not perform the feedback operation. Maintain a condition where a short circuit does not hold. As a result, a current flows from the preceding circuit side to the ground via the resistor R5, the inverting input terminal of the first
[0005]
By the way, for example, in an impedance measuring apparatus, while supplying a constant current from a voltage measurement circuit to a measurement object, a voltage generated at both ends of the measurement object due to the constant current is measured, and the measured voltage and supply are measured. The impedance of the measurement object is calculated based on the constant current. For this reason, in this voltage measurement circuit, in order to avoid the influence on the voltage measurement generated in the measurement object, the current output (current discharge) to the measurement object and the current input (current sink) from the measurement object are performed. Must be configured to be avoidable. That is, this voltage measurement circuit is required to have a sufficiently high input impedance. In addition, from the viewpoint of protecting the internal circuit, a signal having a voltage exceeding the upper limit value of the rated input voltage range specified in advance or a voltage lower than the lower limit value (that is, a voltage whose absolute value is outside the predetermined voltage range) is input. In order to prevent this, there arises a situation in which a limiter circuit is desired to be disposed before the subsequent circuit in the voltage measurement circuit. However, when each conventional limiter circuit is used in such an impedance measuring device, as described above, the input impedance of the limiter circuit during non-limiter operation decreases, so that the voltage generated in the measurement object is accurately measured. It becomes difficult to do. As a result, there arises a problem that the measurement accuracy of the impedance measuring device is lowered. On the other hand, a voltage follower can be provided as an input stage of these limiter circuits. However, when such a configuration is employed, the noise generated in the voltage follower of the active element is output to a subsequent amplifier circuit (hereinafter also referred to as “rear circuit”), resulting in the S / N of the measurement voltage. A problem arises in that the ratio decreases and the measurement error increases.
[0006]
The present invention has been made in view of such problems, and it is a main object of the present invention to provide a limiter circuit that can maintain a sufficiently high input impedance even during non-limiter operation while avoiding a decrease in the S / N ratio. Objective.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a limiter circuit according to
[0008]
According to a second aspect of the present invention, there is provided a limiter circuit comprising: a current limiting unit disposed between a circuit input unit and a circuit output unit; an operational amplifier in which a non-inverting input terminal is set to a negative reference potential; And a unidirectional element that is connected between the operational amplifier and the output terminal of the operational amplifier and that allows the passage of current from the operational amplifier output terminal to the circuit output unit and restricts the passage of the reverse current, A unidirectional element that is connected between the output terminal and the inverting input terminal of the operational amplifier and that allows a current to pass from the inverting input terminal to the output terminal and restricts the passage of the reverse current; and a non-inverting input A voltage follower having a terminal connected to the circuit output unit; and current limiting means connected between the output terminal of the voltage follower and the inverting input terminal of the operational amplifier. In the present specification, the “operational amplifier” in the present invention is also referred to as a second operational amplifier, and “the unidirectional element connected between the circuit output unit and the output terminal of the operational amplifier in the present invention”. "Is also referred to as a third unidirectional element, and" a unidirectional element connected between the output terminal and the inverting input terminal of the operational amplifier "in the present invention is also referred to as a fourth unidirectional element.
[0009]
Furthermore, the limiter circuit according to claim 3 includes a current limiting unit disposed between the circuit input unit and the circuit output unit, a first operational amplifier in which the non-inverting input terminal is set to a positive reference potential, Connected between the circuit output unit and the output terminal of the first operational amplifier, allowing current to pass from the circuit output unit side to the output terminal of the first operational amplifier, and passing current in the opposite direction. Is connected between the output terminal and the inverting input terminal of the first operational amplifier, and allows the passage of current from the output terminal to the inverting input terminal and vice versa. A second unidirectional element that restricts the passage of direction current, a second operational amplifier whose non-inverting input terminal is set to a negative reference potential, the circuit output unit, and an output terminal of the second operational amplifier Connected to the output terminal of the second operational amplifier Are connected between the output terminal and the inverting input terminal of the second operational amplifier, and a third unidirectional element that allows the current to pass to the circuit output section and restricts the passage of the reverse current. And a voltage follower in which a non-inverted input terminal is connected to the circuit output unit, and a fourth unidirectional element that allows current to pass from the inverting input terminal to the output terminal and restricts the passage of the reverse current. Current limiting means connected between the output terminal of the voltage follower and the inverting input terminal of the first operational amplifier, and the output terminal of the voltage follower and the inverting input terminal of the second operational amplifier. Current limiting means connected between them.
[0010]
A limiter circuit according to a fourth aspect of the present invention is the limiter circuit according to any one of the first to third aspects, wherein the current limiting means disposed between the circuit input unit and the circuit output unit includes a gate terminal. This is a field effect transistor having a source terminal connected thereto.
[0011]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of a limiter circuit according to the present invention will be described with reference to the accompanying drawings.
[0012]
First, the configuration of the
[0013]
As shown in FIG. 1, the
[0014]
The
[0015]
The lower limiter circuit 1b shares the resistor 4 and the operational amplifier 9 with the
[0016]
Next, the operation of the
[0017]
First, the operation when the signal S1 input to the
[0018]
On the other hand, in the lower limiter circuit 1b, since the voltage at the inverting input terminal of the
[0019]
Thus, when the voltage value of the signal S1 is within the amplitude limit voltage range, both the
[0020]
Next, an operation when the signal S1 exceeds the voltage value of the upper limit voltage Vr1 (for example, during the period T1 in FIG. 2) will be described. In this state, the voltage at the inverting input terminal of the
[0021]
Next, an operation when the signal S1 falls below the voltage value of the lower limit voltage Vr2 (for example, during the period T3 in FIG. 2) will be described. In this state, the voltage at the inverting input terminal of the
[0022]
Thus, in the
[0023]
The present invention is not limited to the embodiment described above. For example, an example in which the
[0024]
In the
[0025]
On the other hand, when the
[0026]
【The invention's effect】
As described above, according to the limiter circuit of the first aspect, when the signal input to the circuit input unit exceeds the positive reference potential, the voltage of the signal output to the circuit output unit is set to the positive reference potential. When the signal input to the circuit input unit is lower than the positive reference potential, the limit operation is not performed on this signal. Therefore, since the input impedance of the limiter circuit can be increased, for example, this limiter circuit is used in a voltage measurement circuit in an impedance measurement device in which input / output of current to / from the measurement object adversely affects measurement accuracy. In this case, it is possible to execute the limit operation for the detected voltage while detecting the voltage to be measured generated at both ends of the measurement object with high accuracy. In addition, according to this limiter circuit, since only the current limiting unit exists between the circuit input unit and the circuit output unit, for example, by using a resistance element having a low resistance value for the current limiting unit, the circuit Compared with a circuit configuration in which an active element such as an operational amplifier is connected between the input unit and the circuit output unit, the noise level included in the input signal can be suppressed to an extremely low level. Therefore, the S / N ratio of the signal can be increased. As a result, when applied to an impedance measuring apparatus, the accuracy of impedance measurement can be sufficiently increased.
[0027]
According to the limiter circuit of
[0028]
According to the limiter circuit of claim 3, when the signal input to the circuit input unit exceeds the positive reference potential, the voltage of the signal output to the circuit output unit is limited to the positive reference potential, When the signal input to the circuit input section exceeds the negative reference potential, the voltage of the signal output to the circuit output section is limited to the negative reference potential, thereby limiting the upper limit value for the input signal. When both the operation and the lower limit limit operation are executed and the signal input to the circuit input section is greater than or equal to the negative reference potential and less than or equal to the positive reference potential, the limit operation is not performed on this signal. . Therefore, in the same manner as the limit circuit according to
[0029]
According to the limiter circuit of the fourth aspect, the current limiting means is configured by the field effect transistor in which the gate terminal and the source terminal are connected, so that the limiter circuit during the non-limit operation is connected to the circuit input side. Since the leakage current can be further reduced, the input impedance of the limiter circuit can be further increased.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a
FIG. 2 is a signal waveform diagram of signals S1 and S2 for explaining a limiter operation of the
FIG. 3 shows a current limiter disposed between a
FIG. 4 is a circuit diagram of current limiting means using field effect transistors 4b1 and 4b2 of other configurations.
FIG. 5 is a circuit diagram of a conventional limiter circuit.
[Explanation of symbols]
1,21 Limiter circuit
2 Circuit input terminal
3 Circuit output terminal
4,10,15 resistance
4a, 4b1, 4b2, 7a, 13a Field effect transistor
5,11 Reference power supply
6,9,12 operational amplifier
7, 8, 13, 14 Diode
Vr1 upper limit voltage
Vr2 lower limit voltage
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208280A JP4297748B2 (en) | 2003-08-21 | 2003-08-21 | Limiter circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003208280A JP4297748B2 (en) | 2003-08-21 | 2003-08-21 | Limiter circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072637A JP2005072637A (en) | 2005-03-17 |
JP4297748B2 true JP4297748B2 (en) | 2009-07-15 |
Family
ID=34401629
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003208280A Expired - Fee Related JP4297748B2 (en) | 2003-08-21 | 2003-08-21 | Limiter circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4297748B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5752962B2 (en) * | 2011-03-15 | 2015-07-22 | 株式会社豊田中央研究所 | Charge amplifier used in the chopper method |
JP5924545B2 (en) * | 2013-10-07 | 2016-05-25 | 横河電機株式会社 | Insulated signal transmission device |
-
2003
- 2003-08-21 JP JP2003208280A patent/JP4297748B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005072637A (en) | 2005-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6396730B2 (en) | Semiconductor device | |
TWI411904B (en) | Voltage regulator | |
TWI355785B (en) | Voltage regulator | |
JP2006197768A (en) | Overcurrent detector | |
TW201244314A (en) | Voltage regulator | |
US11435382B2 (en) | High-speed AFE for current monitoring applications | |
TW201611454A (en) | Overcurrent protection circuit, semiconductor device and voltage regulator | |
TWI656424B (en) | Voltage regulator and semiconductor device | |
TW201640126A (en) | Current detection circuit | |
JP2007135274A (en) | Current abnormality detection circuit and current value adjustment method at abnormality detection | |
JP6785705B2 (en) | Overcurrent protection circuit and voltage regulator | |
JP4882710B2 (en) | Load drive device failure detection device and load drive IC | |
JP4297748B2 (en) | Limiter circuit | |
JP6445878B2 (en) | Constant current drive circuit | |
JP2006319436A (en) | Gain control circuit | |
JP4772980B2 (en) | Voltage regulator | |
JP2004259902A (en) | Semiconductor integrated circuit device | |
JP2006329655A (en) | Current detecting circuit and constant voltage supply circuit | |
US11378598B2 (en) | Semiconductor integrated circuit device and current detection circuit | |
TW201734471A (en) | Current detection circuit | |
JP2002503348A (en) | Evaluation circuit for electronic signal generator | |
US9829514B2 (en) | Current detection circuit | |
JP2007315836A (en) | Overheat detecting device | |
JP6854942B2 (en) | Current detection circuit | |
DE50002823D1 (en) | Circuit arrangement for operating a load via two transistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090414 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4297748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |