JP4296807B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4296807B2 JP4296807B2 JP2003079259A JP2003079259A JP4296807B2 JP 4296807 B2 JP4296807 B2 JP 4296807B2 JP 2003079259 A JP2003079259 A JP 2003079259A JP 2003079259 A JP2003079259 A JP 2003079259A JP 4296807 B2 JP4296807 B2 JP 4296807B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- mask
- silicon film
- ion implantation
- ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体基板に不純物をイオン注入して形成される半導体素子と、同じ半導体基板に設けられた絶縁膜上に形成され、不純物がイオン注入される多結晶シリコン膜とを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体基板には、不純物を拡散させてトランジスタ等の半導体素子が形成されるが、それ以外にも、絶縁膜上に多結晶シリコン膜を形成して、配線や抵抗が形成される。また、半導体装置の中には、絶縁膜上の多結晶シリコン膜を用いて、ダイオードが形成される半導体装置もある。このような、絶縁膜上に多結晶シリコン膜を形成して、ダイオードを形成する半導体装置の製造方法が、例えば、特許第2649359号公報(特許文献1)に開示されている。
【0003】
【特許文献1】
特許第2649359号公報
【0004】
【発明が解決しようとする課題】
不純物を含有していない多結晶シリコン膜は導電性がほとんどないため、通常、配線や抵抗の形成には、不純物を含有した多結晶シリコン膜が用いられる。多結晶シリコン膜に不純物を導入する場合、成膜時に導入する場合と、後からイオン注入により導入する場合がある。特に、前記のようにトランジスタ等の半導体素子と共に用いられる多結晶シリコン膜では、工程を簡略化するために、トランジスタ等の素子形成段階でのイオン注入工程をそのまま利用して、多結晶シリコン膜に不純物が導入される。
【0005】
図4(a)〜(c)は、半導体基板に不純物をイオン注入して形成される半導体素子と、同じ半導体基板に設けられた絶縁膜上に形成され、不純物がイオン注入される多結晶シリコン膜とを有する従来の半導体装置100の製造方法を示す図である。
【0006】
図4(a)は、半導体装置100のイオン注入工程における、素子部と多結晶シリコン部の断面模式図である。図4(b)は、図4(a)に対応した、半導体装置100における素子部と多結晶シリコン部の平面模式図である。図4(a),(b)において、点で塗りつぶした部分が、イオン注入後の不純物が注入された領域であり、点線で囲った部分が、注入された不純物が熱処理後に拡散した領域を示している。図4(c)は、表面からの深さが同じで、図4(b)の両端矢印の一点差線で示した範囲における、不純物濃度の分布を示す図である。
【0007】
図4(a),(b)において、符号1はシリコンからなる半導体基板であり、符号2は絶縁膜であり、また、符号4は半導体素子であるトランジスタのソースに形成されるp+型ウェルで、p導電型の不純物が高濃度に拡散される領域を示している。また、符号5は多結晶シリコン膜3の保護のための薄い酸化膜である。
【0008】
図4(a),(b)に示す半導体装置100では、素子部のp+型ウェルの形成に用いるp導電型不純物のイオン注入工程をそのまま用いて、多結晶シリコン膜3へp導電型の不純物を導入している。このように、素子形成に用いる半導体基板1へのイオン注入工程をそのまま用いることで、半導体装置100の製造工程が簡略化され、半導体装置100の製造コストを抑制することができる。
【0009】
しかしながら上記のようにイオン注入工程を共通化できるのは、図4(c)の不純物濃度の分布図に示すように、p+型ウェル4の不純物濃度Ksと多結晶シリコン膜3の不純物濃度Kが、ほぼ等しい場合に限られる。特に、多結晶シリコン膜3を配線等に用いる場合には特性に影響する不純物濃度の許容範囲は大きいが、特許文献1のように多結晶シリコン膜3をダイオードに用いる場合や抵抗に用いる場合には、特性に影響する不純物濃度の許容範囲が狭い。従って、このような場合には上記のようにイオン注入工程の共通化ができず、多結晶シリコン膜3へのイオン注入を別工程で行なう必要があったため、半導体装置100の低コスト化、TAT短縮化、生産性向上の妨げとなっていた。
【0010】
そこで本発明は、必要とされる素子部の不純物濃度と多結晶シリコン膜の不純物濃度が異なっていても、同じイオン注入工程を用いてこれらを作り分けでき、工程を共通化できる半導体装置の製造方法を提供することを目的としている。
【0011】
【課題を解決するための手段】
請求項1に記載の発明は、半導体基板に不純物をイオン注入して形成される半導体素子と、前記半導体基板に設けられた絶縁膜上に形成され、不純物がイオン注入されてp導電型拡散領域とn導電型拡散領域が交互に繰り返し配置されてなるダイオードの形成に用いられる多結晶シリコン膜とを有する半導体装置の製造方法において、繰り返しパターンからなる開口部を有するマスクを、前記多結晶シリコン膜上に形成するマスク形成工程と、前記半導体素子におけるイオン注入と同時に、前記マスクが形成された多結晶シリコン膜に不純物をイオン注入するイオン注入工程と、前記イオン注入が終了した半導体基板を熱処理する熱処理工程と、前記熱処理工程後の多結晶シリコン膜上に、繰り返しパターンからなる開口部を有する第2マスクを形成する第2マスク形成工程と、前記第2マスクが形成された多結晶シリコン膜に、前記イオン注入工程でイオン注入された不純物と逆の導電型を有する不純物をイオン注入する第2イオン注入工程とを有してなり、前記第2マスクにおける開口部の繰り返し周期が、前記マスクの開口部の繰り返し周期に一致することを特徴としている。
また、請求項2に記載の発明は、半導体基板に不純物をイオン注入して形成される半導体素子と、前記半導体基板に設けられた絶縁膜上に形成され、不純物がイオン注入されてp導電型拡散領域とn導電型拡散領域が交互に繰り返し配置されてなるダイオードの形成に用いられる多結晶シリコン膜とを有する半導体装置の製造方法において、繰り返しパターンからなる開口部を有するマスクを、前記多結晶シリコン膜上に形成するマスク形成工程と、前記半導体素子におけるイオン注入と同時に、前記マスクが形成された多結晶シリコン膜に不純物をイオン注入するイオン注入工程と、前記イオン注入が終了した半導体基板を熱処理する熱処理工程と、前記熱処理工程後の多結晶シリコン膜上に、繰り返しパターンからなる開口部を有する第2マスクを形成する第2マスク形成工程と、前記第2マスクが形成された多結晶シリコン膜に、前記イオン注入工程でイオン注入された不純物と逆の導電型を有する不純物をイオン注入する第2イオン注入工程とを有してなり、前記マスクにおける開口部の繰り返しパターンに対して、前記第2マスクにおける開口部の繰り返しパターンが、ほぼ直交するように配置されることを特徴としている。
【0012】
上記請求項1と請求項2の半導体装置の製造方法においては、多結晶シリコン膜にイオン注入された不純物は、注入領域が繰り返しパターンとなっているため、次の熱処理工程により、多結晶シリコン膜全体に均一に拡散する。また、開口部の開口率を適宜設定して、多結晶シリコン膜にイオン注入される不純物の量を制御し、熱処理後における多結晶シリコン膜の不純物濃度を任意の要求値に合わせることができる。このようにして、互いに異なる不純物濃度が要求される半導体素子と多結晶シリコン膜のイオン注入を、半導体素子のイオン注入条件を用いて、一つの工程で行なうことができる。従って、このようにイオン注入工程を共通化することで、互いに異なる不純物濃度の半導体素子と多結晶シリコン膜とを持つ半導体装置について、低コスト化、TAT短縮化、生産性向上を図ることができる。
【0013】
また逆に言えば、多結晶シリコン膜へのイオン注入工程を、半導体素子形成におけるイオン注入工程と共通化することを前提とした場合には、従来に較べて多結晶シリコン膜の不純物濃度の設定範囲を拡大することができ、設計の自由度が広がる。
また、上記請求項1と請求項2の半導体装置の製造方法においては、前記多結晶シリコン膜が、p導電型拡散領域とn導電型拡散領域が交互に繰り返し配置されてなるダイオードの形成に用いられ、前記熱処理工程後の多結晶シリコン膜上に、繰り返しパターンからなる開口部を有する第2マスクを形成する第2マスク形成工程と、前記第2マスクが形成された多結晶シリコン膜に、前記イオン注入工程でイオン注入された不純物と逆の導電型を有する不純物をイオン注入する第2イオン注入工程とを有する。
これによれば、不純物濃度が特性に大きな影響を及ぼすダイオードであっても、p導電型もしくはn導電型のいずれか一方の不純物のイオン注入工程を、半導体素子形成におけるイオン注入工程と共通化することができる。従って、半導体素子および多結晶シリコン膜からなるダイオードを有する半導体装置について、低コスト化、TAT短縮化、生産性向上を図ることができる。
特に、請求項1に記載の半導体装置の製造方法は、前記第2マスクにおける開口部の繰り返し周期が、前記マスクの開口部の繰り返し周期に一致することを特徴としている。
これによれば、不純物の拡散が十分でなく熱処理後における不純物濃度に周期的な分布が発生しても、同じ周期を持つ第2マスクで形成されるp導電型もしくはn導電型の全ての拡散領域に対して影響が均等になる。従って、ダイオードの電流バランスがくずれず、良好な特性を持つダイオードが形成された半導体装置を製造することができる。
また、請求項2に記載の半導体装置の製造方法は、前記マスクにおける開口部の繰り返しパターンに対して、前記第2マスクにおける開口部の繰り返しパターンが、ほぼ直交するように配置されることを特徴としている。
これによれば、不純物の拡散が十分でなく熱処理後における不純物濃度に周期的な分布が発生しても、この周期的な分布対して、第2マスクで形成されるp導電型もしくはn導電型領域がほぼ直交するように形成される。このため、前記マスクと前記第2マスクのパターン合わせずれによるダイオード特性への影響が小さく、ダイオードの設計余裕度を大きくすることができる。
【0014】
請求項3〜6に記載の発明は、上記半導体装置の製造方法におけるマスクの繰り返しパターンからなる開口部に関する。
【0015】
請求項3〜5に記載の発明は、多結晶シリコン膜の平面形状がストライプ形状のものに適した、繰り返しパターンからなる開口部である。請求項3と4に記載の発明は、前記マスクの開口部の平面形状が前記多結晶シリコン膜のストライプの長辺方向に対して、それぞれ、垂直と平行なストライプ形状であることを特徴としている。また、請求項5に記載の発明は、ストライプの長辺方向に斜めに交わることを特徴としている。
【0016】
上記のいずれの繰り返しパターンからなる開口部を有するマスクであっても、イオン注入後の熱処理により、多結晶シリコン膜全体に不純物を均一に拡散することができ、多結晶シリコン膜の不純物濃度を任意の要求値に合わせることができる。
【0017】
さらに、例えば、多結晶シリコン膜のストライプの長辺方向に対して、垂直なストライプ形状の開口部を有するマスクを用いた場合には、以下の利点がある。この場合には、不純物の拡散が十分でなく熱処理後における不純物濃度の均一性がわずかに劣化しても、ストライプの長辺方向に流れる電流に対して、影響が小さい。一方、熱処理後における不純物濃度の均一性が大きく劣化した場合には、ストライプの長辺方向に電流が流れ難くなり、ストライプの短辺方向に流れる電流に対して、影響が小さい。
【0018】
逆に、多結晶シリコン膜のストライプの長辺方向に対して、平行なストライプ形状の開口部を有するマスクを用いた場合には、熱処理後における不純物濃度の均一性がわずかに劣化しても、ストライプの短辺方向に流れる電流に対して影響が小さくなる。また、熱処理後における不純物濃度の均一性が大きく劣化した場合には、ストライプの短辺方向に電流が流れ難くなり、長辺方向に流れる電流に対して影響が小さくなる。
【0019】
多結晶シリコン膜のストライプの長辺方向に斜めに交わる開口部を有するマスクを用いた場合には、ストライプの長辺方向と短辺方向に流れる電流に対して、均等に影響が小さくなる。このように、多結晶シリコン膜の用途に応じて上記各マスクを選択することで、熱処理後における不純物濃度の均一性が劣化した場合も、その影響を低減することができる。
【0020】
請求項6に記載の発明は、前記マスクの開口部が、前記多結晶シリコン膜上で、格子模様に配置されることを特徴としている。
【0021】
これによっても、イオン注入後の熱処理により、多結晶シリコン膜全体に不純物を均一に拡散することができ、多結晶シリコン膜の不純物濃度を任意の要求値に合わせることができる。本発明の場合には、開口部が等方的に配置されるため、等方性を保ちながら開口部の開口率を小さく設定でき、多結晶シリコン膜の不純物濃度を低く均一に設定したい場合に特に有効である。
【0029】
【発明の実施の形態】
以下、本発明の実施の形態を、図に基づいて説明する。
【0031】
図1(a)は、半導体装置101のイオン注入工程における、半導体素子の素子部と多結晶シリコン膜が形成された多結晶シリコン部の断面模式図である。図1(b)は、図1(a)に対応した半導体装置101における素子部と多結晶シリコン部の平面模式図である。図1(a),(b)において、点で塗りつぶした部分が、イオン注入後の不純物が注入された領域であり、点線で囲った部分が、注入された不純物が熱処理後に拡散した領域を示している。図1(c)は、表面からの深さが同じで、図1(b)の両端矢印の一点差線で示した範囲における、不純物濃度の分布を示す図である。尚、図1(a)〜(c)では、図4(a)〜(c)に示した従来の半導体装置100と同様の部分については同じ符号をつけあり、その説明は省略する。また、図1(a)〜(c)における半導体装置101の素子部は、従来の図4(a)〜(c)における半導体装置100の素子部と全く同じである。
【0032】
図1(a)〜(c)に示す半導体装置101の製造方法においても、従来と同様に、素子部のp+型ウェル4の形成に用いるイオン注入条件をそのまま用いて、多結晶シリコン膜30へ不純物を導入する。
【0033】
一方、図1(a)に示すように、半導体装置101のイオン注入時には、図4(a)の従来の製造方法と異なり、繰り返しパターンからなる開口部90rを有するマスク9を、多結晶シリコン膜30上に形成している。従って、イオン注入後には、繰り返しパターンからなる開口部90rに対応した繰り返しパターンからなる不純物注入領域30rが、多結晶シリコン膜30に形成される。尚、図1(b)においては、簡単化のために、マスク9の図示を省略している。
【0034】
上記のように、イオン注入後の多結晶シリコン膜30には繰り返しパターンからなる不純物注入領域30rが形成されるが、次の熱処理工程により、注入された不純物は多結晶シリコン膜30全体に均一に拡散する。このため、図1(c)の不純物濃度の分布図に示すように、多結晶シリコン膜30の不純物濃度Cは、図4(a)〜(c)の多結晶シリコン膜3の不純物濃度Kに対して、C=K×(β/α)となる。従って、マスク9の開口部90rの開口率(図1(b)におけるβ/α)を適宜設定して、多結晶シリコン膜30にイオン注入される不純物の量を制御することで、熱処理後における多結晶シリコン膜30の不純物濃度Cを任意の要求値に合わせることができる。
【0035】
このようにして、互いに異なる不純物濃度Ks,Cが要求される半導体素子のp+型ウェル4と多結晶シリコン膜30のイオン注入を、半導体素子のp+型ウェル4のイオン注入条件を用いて、一つの工程で行なうことができる。従って、このようにイオン注入工程を共通化することで、互いに異なる不純物濃度の半導体素子のp+型ウェル4と多結晶シリコン膜30とを持つ半導体装置101の製造において、低コスト化、TAT短縮化、生産性向上を図ることができる。
【0036】
また逆に言えば、多結晶シリコン膜30へのイオン注入工程を、半導体素子形成におけるイオン注入工程と共通化することを前提とした場合には、従来に較べて多結晶シリコン膜30の不純物濃度の設定範囲を拡大することができ、設計の自由度が広がる。
【0037】
図2(a)〜(d)に、上記の半導体装置の製造方法に用いられるマスクが有する、繰り返しパターンからなる4種類の開口部を示す。図2(a)〜(d)は、図1(b)に対応する多結晶シリコン膜31〜34の平面模式図で、各多結晶シリコン膜31〜34に形成された不純物注入領域31r〜34rが、マスクの開口部に対応している。
【0038】
図2(a)〜(d)の多結晶シリコン膜31〜34は、平面形状がストライプ形状である。図2(a),(a’)は、マスクの開口部に対応する不純物注入領域31rの平面形状が、多結晶シリコン膜31のストライプの長辺方向に対して、垂直なストライプ形状となっている。一方、図2(b),(b’)は、不純物注入領域32rの平面形状が、多結晶シリコン膜32のストライプの長辺方向に対して、平行なストライプ形状となっている。また、図2(c)は、不純物注入領域33rの平面形状が、多結晶シリコン膜33のストライプの長辺方向に斜めに交わったストライプ形状となっている。
【0039】
図2(a)〜(c)のいずれの繰り返しパターンからなる開口部を有するマスクであっても、イオン注入後の熱処理により、点線で示したように多結晶シリコン膜31〜33の全体に、不純物を均一に拡散することができる。従って、開口率を適宜設定して、多結晶シリコン膜31〜33の不純物濃度を任意の要求値に合わせることができる。
【0040】
さらに、図2(a),(a’)に示すように、多結晶シリコン膜31のストライプの長辺方向に対して、垂直なストライプ形状の開口部を有するマスクを用いて不純物注入領域31rを形成した場合には、以下の利点がある。図2(a)に示すように、不純物の拡散が十分でなく熱処理後における不純物濃度の均一性がわずかに劣化しても、ストライプの長辺方向に流れる図中の矢印で示した電流に対して、影響が小さい。一方、図2(a’)に示すように、熱処理後における不純物濃度の均一性が大きく劣化した場合には、ストライプの長辺方向に電流が流れ難くなり、ストライプの短辺方向に流れる電流に対して、影響が小さい。
【0041】
一方、図2(b),(b’)に示すように、多結晶シリコン膜32のストライプの長辺方向に対して、平行なストライプ形状の開口部を有するマスクを用いた場合には、以下の利点がある。図2(b)に示すように、不純物の拡散が十分でなく熱処理後における不純物濃度の均一性がわずかに劣化しても、ストライプの短辺方向に流れる図中の矢印で示した電流に対して、影響が小さい。一方、図2(b’)に示すように、熱処理後における不純物濃度の均一性が大きく劣化した場合には、ストライプの短辺方向に電流が流れ難くなり、ストライプの長辺方向に流れる電流に対して、影響が小さい。
【0042】
図2(c)に示すように、多結晶シリコン膜33のストライプの長辺方向に斜めに交わる開口部を有するマスクを用いた場合には、ストライプの長辺方向と短辺方向に流れる電流に対して、均等に影響が小さくなる。
【0043】
このように、多結晶シリコン膜31〜33の用途に応じて上記の図2(a)〜(c)に対応した各マスクを選択することで、熱処理後における不純物濃度の均一性が劣化した場合も、その影響を低減することができる。
【0044】
図2(d)は、マスクの開口部に対応する不純物注入領域34rが、多結晶シリコン膜34上で、格子模様に配置されている。これによっても、イオン注入後の熱処理により、多結晶シリコン膜34の全体に不純物を均一に拡散することができ、多結晶シリコン膜34の不純物濃度を任意の要求値に合わせることができる。また、図2(d)の場合には開口部に対応する不純物注入領域34rが等方的に配置されるため、等方性を保ちながら開口部の開口率を小さく設定でき、多結晶シリコン膜34の不純物濃度を低く均一に設定したい場合に特に有効である。
【0045】
次に、前記した多結晶シリコン膜を用いて、p導電型拡散領域とn導電型拡散領域が交互に繰り返し配置されてなるダイオードが形成される場合について、以下に説明する。
【0046】
図3(a)〜(f)は、前記した絶縁膜上の多結晶シリコン膜に形成されるダイオードの製造方法を示す工程別断面図である。このダイオードは、前記したように半導体素子と共に形成される半導体装置の一部であるが、図3(a)〜(f)では、多結晶シリコン部のみを示してある。尚、図3(a)〜(f)では、図1(a)〜(c)に示した半導体装置101と同様の部分については同じ符号をつけあり、その説明は省略する。
【0047】
最初に、図3(a)に示すように、半導体基板1上に絶縁膜2を形成し、その上に不純物を添加していない多結晶シリコン膜35を形成して、所定の形状にパターニングする。次に、パターニングした多結晶シリコン膜35を熱酸化して、保護のための薄い酸化膜5を形成する。
【0048】
次に、図3(b)に示すように、繰り返しパターンからなる開口部90arを有するマスク9aを、多結晶シリコン膜35上に形成して、p導電型の不純物をイオン注入する。このイオン注入は、前記したように素子部に形成する半導体素子のイオン注入条件を用いて行い、イオン注入工程を共通化させる。イオン注入により、図のように、繰り返しパターンからなる開口部90arに対応した不純物注入領域35rが形成される。
【0049】
次に、図3(c)に示すように、マスク9aを除去した後に熱処理を行い、注入したp導電型の不純物を多結晶シリコン膜35の全体に拡散させる。これにより、多結晶シリコン膜35は、p導電型の不純物が均一に拡散された多結晶シリコン膜になる。
【0050】
次に、図3(d)に示すように、繰り返しパターンからなる開口部90bsを有する第2マスク9bを、多結晶シリコン膜35上に形成して、n導電型の不純物をイオン注入する。この第2イオン注入により、図のように、繰り返しパターンからなる開口部90bsに対応した不純物注入領域35sが形成される。
【0051】
最後に、図3(e)に示すように、第2マスク9bを除去した後に層間絶縁膜6を形成し、電極7を接続して、p導電型拡散領域35pとn導電型拡散領域35nが交互に繰り返し配置されてなるダイオード102dが完成する。
【0052】
このように、不純物濃度が特性に大きな影響を及ぼすダイオードであっても、図3(b)に示すように、半導体素子形成におけるイオン注入工程と共通化することができる。図3(b)ではp導電型不純物のイオン注入工程を半導体素子形成におけるイオン注入工程と共通化したが、半導体素子形成におけるn導電型不純物のイオン注入工程を共通化して、先にn導電型の不純物が均一に拡散された多結晶シリコン膜となるようにしてもよい。このようにして、半導体素子および多結晶シリコン膜35からなるダイオード102dを有する半導体装置について、低コスト化、TAT短縮化、生産性向上を図ることができる。
【0053】
尚、図3(b)の両端矢印の一点差線で示したマスク9aの開口部90arの繰り返し周期Laと、図3(d)の第2マスク9bにおける開口部90bsの繰り返し周期Lbは、一致することが好ましい。これによって、不純物の拡散が十分でなく、図3(c)に示す熱処理後の不純物濃度に周期的な分布が発生しても、同じ周期を持つ第2マスク9bで形成される全てのn導電型拡散領域35nに対して影響が均等になる。従って、ダイオード102dの電流バランスがくずれず、良好な特性のダイオードが形成された半導体装置とすることができる。
【0054】
図3(a)〜(e)に示すダイオード102dは、図3(b)の開口部90arの繰り返しパターンに対して、図3(d)の開口部90bsの繰り返しパターンが、平行に配置されて形成されたダイオードであった。これに限らず、図3(b)の開口部90arの繰り返しパターンに対して、図3(d)の開口部90bsの繰り返しパターンが、ほぼ直交するように配置してもよい。
【0055】
これによれば、図3(c)に示す不純物の拡散が十分でなく熱処理後における不純物濃度に周期的な分布が発生しても、この周期的な分布対して、第2マスク9bで形成されるp導電型もしくはn導電型領域がほぼ直交するように形成される。このため、マスク9aと第2マスク9bのパターン合わせずれによるダイオード特性への影響が小さく、ダイオードの設計余裕度を大きくすることができる。
【図面の簡単な説明】
【図1】(a)は本発明の半導体装置の製造方法におけるイオン注入工程の断面模式図であり、(b)は平面模式図であり、(c)は不純物濃度の分布を示す図である。
【図2】(a)〜(d)は、本発明に用いられるマスクの繰り返しパターンからなる開口部に対応した、各不純物注入領域が形成された多結晶シリコン膜の平面模式図である。
【図3】(a)〜(e)は、本発明の多結晶シリコン膜に形成されるダイオードの製造方法を示す工程別断面図である。
【図4】(a)は従来の半導体装置の製造方法におけるイオン注入工程の断面模式図であり、(b)は平面模式図であり、(c)は不純物濃度の分布を示す図である。
【符号の説明】
1 半導体基板
2 絶縁膜
3,30〜35 多結晶シリコン膜
30r〜35r,35s 不純物注入領域
35p p導電型拡散領域
35n n導電型拡散領域
4 p+型ウェル
5 薄い酸化膜
6 層間絶縁膜
7 電極
9,9a マスク
9b 第2マスク
90r,90ar,90bs 繰り返しパターンからなる開口部
100,101 半導体装置
102d ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device having a semiconductor element formed by ion-implanting impurities into a semiconductor substrate and a polycrystalline silicon film formed on an insulating film provided on the same semiconductor substrate and into which impurities are ion-implanted. It relates to a manufacturing method.
[0002]
[Prior art]
A semiconductor element such as a transistor is formed by diffusing impurities in the semiconductor substrate. In addition, a polycrystalline silicon film is formed on the insulating film to form wiring and resistance. Some semiconductor devices include a diode formed using a polycrystalline silicon film on an insulating film. A manufacturing method of such a semiconductor device in which a polycrystalline silicon film is formed on an insulating film to form a diode is disclosed in, for example, Japanese Patent No. 2649359 (Patent Document 1).
[0003]
[Patent Document 1]
Japanese Patent No. 2649359
[0004]
[Problems to be solved by the invention]
Since a polycrystalline silicon film not containing impurities has almost no conductivity, a polycrystalline silicon film containing impurities is usually used to form wirings and resistors. When introducing an impurity into a polycrystalline silicon film, it may be introduced at the time of film formation, or may be introduced later by ion implantation. In particular, in the case of a polycrystalline silicon film used together with a semiconductor element such as a transistor as described above, in order to simplify the process, the ion implantation process at the element forming stage of a transistor or the like is used as it is to form a polycrystalline silicon film. Impurities are introduced.
[0005]
4A to 4C show a semiconductor element formed by implanting impurities into a semiconductor substrate and polycrystalline silicon formed on an insulating film provided on the same semiconductor substrate and implanted with impurities. It is a figure which shows the manufacturing method of the
[0006]
FIG. 4A is a schematic cross-sectional view of the element portion and the polycrystalline silicon portion in the ion implantation process of the
[0007]
4A and 4B,
[0008]
In the
[0009]
However, the ion implantation process can be made common as described above because the impurity concentration Ks of the p +
[0010]
Accordingly, the present invention provides a semiconductor device that can be manufactured by using the same ion implantation process even if the required impurity concentration of the element portion is different from that of the polycrystalline silicon film, and the process can be shared. It aims to provide a method.
[0011]
[Means for Solving the Problems]
According to a first aspect of the present invention, a semiconductor element formed by ion-implanting impurities into a semiconductor substrate and an insulating film provided on the semiconductor substrate are formed, and the impurities are ion-implanted.Used to form a diode in which p-conduction type diffusion regions and n-conduction type diffusion regions are alternately arranged.In the method of manufacturing a semiconductor device having a polycrystalline silicon film, a mask forming step of forming a mask having an opening made of a repetitive pattern on the polycrystalline silicon film, and simultaneously with ion implantation in the semiconductor element, An ion implantation step of ion-implanting impurities into the polycrystalline silicon film on which the mask is formed; and a heat treatment step of heat-treating the semiconductor substrate after the ion implantation.A second mask forming step of forming a second mask having an opening having a repetitive pattern on the polycrystalline silicon film after the heat treatment step; and the ions on the polycrystalline silicon film on which the second mask is formed. A second ion implantation step of implanting an impurity having a conductivity type opposite to that of the impurity ion-implanted in the implantation step, wherein a repetition period of the opening in the second mask is equal to that of the opening of the mask. Match the repetition periodIt is characterized by that.
According to a second aspect of the present invention, there is provided a semiconductor element formed by ion-implanting impurities into a semiconductor substrate, and an insulating film provided on the semiconductor substrate. In a manufacturing method of a semiconductor device having a polycrystalline silicon film used for forming a diode in which diffusion regions and n-conductivity type diffusion regions are alternately and repeatedly arranged, a mask having an opening made of a repetitive pattern is used as the polycrystal. A mask forming step formed on the silicon film; an ion implantation step of ion-implanting impurities into the polycrystalline silicon film on which the mask is formed simultaneously with ion implantation in the semiconductor element; and a semiconductor substrate after the ion implantation is completed. A heat treatment step for heat treatment, and a first step having openings having a repeated pattern on the polycrystalline silicon film after the heat treatment step. A second mask forming step for forming a mask; and a second ion for ion-implanting an impurity having a conductivity type opposite to the impurity ion-implanted in the ion implantation step into the polycrystalline silicon film on which the second mask is formed. And an implantation step, wherein the repeating pattern of the openings in the second mask is arranged so as to be substantially orthogonal to the repeating pattern of the openings in the mask.
[0012]
In the manufacturing method of the semiconductor device according to
[0013]
Conversely, if it is assumed that the ion implantation process into the polycrystalline silicon film is made common with the ion implantation process in the semiconductor element formation, the impurity concentration of the polycrystalline silicon film is set as compared with the conventional case. The range can be expanded and the degree of freedom of design is expanded.
In the method for manufacturing a semiconductor device according to
According to this, even in a diode in which the impurity concentration has a great influence on the characteristics, the ion implantation process of either the p conductivity type or the n conductivity type is made common with the ion implantation process in the semiconductor element formation. be able to. Therefore, cost reduction, TAT shortening, and productivity improvement can be achieved for a semiconductor device having a semiconductor element and a diode made of a polycrystalline silicon film.
In particular, the method for manufacturing a semiconductor device according to
According to this, even if the impurity is not sufficiently diffused and a periodic distribution occurs in the impurity concentration after the heat treatment, all diffusions of the p conductivity type or the n conductivity type formed by the second mask having the same period are used. The effect is even on the area. Therefore, a semiconductor device in which a diode having good characteristics is formed without losing the current balance of the diode can be manufactured.
The method for manufacturing a semiconductor device according to
According to this, even if the impurity is not sufficiently diffused and a periodic distribution occurs in the impurity concentration after the heat treatment, the p-conductivity type or the n-conductivity type formed by the second mask against this periodic distribution. The regions are formed so as to be substantially orthogonal. For this reason, the influence on the diode characteristics due to the pattern misalignment between the mask and the second mask is small, and the design margin of the diode can be increased.
[0014]
Claim3~6The present invention relates to an opening formed of a repetitive pattern of a mask in the method for manufacturing a semiconductor device.
[0015]
Claim3~5The invention described in 1 is an opening having a repetitive pattern suitable for a planar shape of a polycrystalline silicon film having a stripe shape. Claim3When4According to the invention described in (2), the planar shape of the opening of the mask is a stripe shape parallel to the vertical direction with respect to the long side direction of the stripe of the polycrystalline silicon film. Claims5The invention described in (2) is characterized in that it crosses diagonally in the long side direction of the stripe.
[0016]
Even with a mask having an opening made of any of the above repetitive patterns, impurities can be uniformly diffused throughout the polycrystalline silicon film by heat treatment after ion implantation, and the impurity concentration of the polycrystalline silicon film can be arbitrarily set. Can be adjusted to the required value.
[0017]
Further, for example, when a mask having a stripe-shaped opening perpendicular to the long side direction of the stripe of the polycrystalline silicon film is used, there are the following advantages. In this case, even if the impurity diffusion is insufficient and the uniformity of the impurity concentration after the heat treatment is slightly deteriorated, the influence on the current flowing in the long side direction of the stripe is small. On the other hand, when the uniformity of the impurity concentration after the heat treatment is greatly deteriorated, the current hardly flows in the long side direction of the stripe, and the influence on the current flowing in the short side direction of the stripe is small.
[0018]
Conversely, when using a mask having a stripe-shaped opening parallel to the long-side direction of the stripe of the polycrystalline silicon film, even if the uniformity of the impurity concentration after heat treatment is slightly degraded, The influence on the current flowing in the short side direction of the stripe is reduced. Further, when the uniformity of the impurity concentration after the heat treatment is greatly deteriorated, the current hardly flows in the short side direction of the stripe, and the influence on the current flowing in the long side direction becomes small.
[0019]
When a mask having an opening that obliquely intersects the long side direction of the stripe of the polycrystalline silicon film is used, the influence of current flowing in the long side direction and the short side direction of the stripe is evenly reduced. As described above, by selecting each of the masks according to the use of the polycrystalline silicon film, even when the uniformity of the impurity concentration after the heat treatment is deteriorated, the influence can be reduced.
[0020]
Claim6In the invention described in
[0021]
Also by this, the heat treatment after the ion implantation can diffuse the impurities uniformly throughout the polycrystalline silicon film, and the impurity concentration of the polycrystalline silicon film can be adjusted to an arbitrary required value. In the case of the present invention, since the openings are isotropically arranged, the opening ratio of the openings can be set small while maintaining isotropicity, and the impurity concentration of the polycrystalline silicon film is desired to be set low and uniform. It is particularly effective.
[0029]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0031]
FIG. 1A is a schematic cross-sectional view of an element portion of a semiconductor element and a polycrystalline silicon portion on which a polycrystalline silicon film is formed in an ion implantation process of the
[0032]
Also in the method of manufacturing the
[0033]
On the other hand, as shown in FIG.HalfAt the time of ion implantation of the
[0034]
As described above, the
[0035]
In this way, ion implantation of the p + type well 4 and the
[0036]
In other words, if it is assumed that the ion implantation process into the
[0037]
FIGS. 2A to 2D show four types of openings made up of repeated patterns included in the mask used in the above-described method for manufacturing a semiconductor device. 2A to 2D are schematic plan views of the
[0038]
The planar shape of the
[0039]
Even if it is a mask having an opening made of any of the repeated patterns of FIGS. 2A to 2C, the entire
[0040]
Further, as shown in FIGS. 2A and 2A, an
[0041]
On the other hand, as shown in FIGS. 2B and 2B ′, when a mask having a stripe-shaped opening parallel to the long side direction of the stripe of the
[0042]
As shown in FIG. 2C, when a mask having an opening that obliquely intersects the long side direction of the stripe of the polycrystalline silicon film 33 is used, the current flowing in the long side direction and the short side direction of the stripe On the other hand, the influence is equally reduced.
[0043]
As described above, the uniformity of the impurity concentration after the heat treatment is deteriorated by selecting each mask corresponding to the above-described FIGS. 2A to 2C according to the use of the
[0044]
In FIG. 2D,
[0045]
Next, a case will be described below in which a diode in which p conductivity type diffusion regions and n conductivity type diffusion regions are alternately arranged is formed using the polycrystalline silicon film.
[0046]
FIGS. 3A to 3F are cross-sectional views showing a method for manufacturing a diode formed on the polycrystalline silicon film on the insulating film. This diode is a part of the semiconductor device formed together with the semiconductor element as described above. In FIGS. 3A to 3F, only the polycrystalline silicon portion is shown. 3A to 3F, parts that are the same as those of the
[0047]
First, as shown in FIG. 3A, an insulating
[0048]
Next, as shown in FIG. 3B, a
[0049]
Next, as shown in FIG. 3C, a heat treatment is performed after the
[0050]
Next, as shown in FIG. 3D, a
[0051]
Finally, as shown in FIG. 3E, after the
[0052]
Thus, even a diode whose impurity concentration has a great influence on characteristics can be shared with an ion implantation step in semiconductor element formation, as shown in FIG. In FIG. 3B, the ion implantation process of the p-conductivity type impurity is made common with the ion implantation process in the formation of the semiconductor element. A polycrystalline silicon film in which the impurities are uniformly diffused may be formed. In this manner, the semiconductor device having the
[0053]
Note that the repetition period La of the opening 90ar of the
[0054]
In the
[0055]
According to this, even if the impurity diffusion shown in FIG. 3C is not sufficient and a periodic distribution occurs in the impurity concentration after the heat treatment, this periodic distribution is formed by the
[Brief description of the drawings]
1A is a schematic cross-sectional view of an ion implantation step in a method for manufacturing a semiconductor device according to the present invention, FIG. 1B is a schematic plan view, and FIG. 1C is a diagram showing a distribution of impurity concentration; .
FIGS. 2A to 2D are schematic plan views of a polycrystalline silicon film in which each impurity implantation region is formed corresponding to an opening made of a repetitive pattern of a mask used in the present invention.
FIGS. 3A to 3E are cross-sectional views by process showing a method for manufacturing a diode formed on a polycrystalline silicon film of the present invention. FIGS.
4A is a schematic cross-sectional view of an ion implantation step in a conventional method for manufacturing a semiconductor device, FIG. 4B is a schematic plan view, and FIG. 4C is a diagram showing a distribution of impurity concentration;
[Explanation of symbols]
1 Semiconductor substrate
2 Insulating film
3,30-35 polycrystalline silicon film
30r to 35r, 35s impurity implantation region
35pp diffusion type diffusion region
35n n conductivity type diffusion region
4 p + type well
5 Thin oxide film
6 Interlayer insulation film
7 electrodes
9,9a mask
9b Second mask
90r, 90ar, 90bs Opening consisting of repeated patterns
100, 101 Semiconductor device
102d diode
Claims (6)
繰り返しパターンからなる開口部を有するマスクを、前記多結晶シリコン膜上に形成するマスク形成工程と、
前記半導体素子におけるイオン注入と同時に、前記マスクが形成された多結晶シリコン膜に不純物をイオン注入するイオン注入工程と、
前記イオン注入が終了した半導体基板を熱処理する熱処理工程と、
前記熱処理工程後の多結晶シリコン膜上に、繰り返しパターンからなる開口部を有する第2マスクを形成する第2マスク形成工程と、
前記第2マスクが形成された多結晶シリコン膜に、前記イオン注入工程でイオン注入された不純物と逆の導電型を有する不純物をイオン注入する第2イオン注入工程とを有してなり、
前記第2マスクにおける開口部の繰り返し周期が、前記マスクの開口部の繰り返し周期に一致することを特徴とする半導体装置の製造方法。A semiconductor element formed by ion-implanting impurities into a semiconductor substrate and an insulating film provided on the semiconductor substrate are formed. Impurities are ion-implanted to alternately form p-conduction type diffusion regions and n-conduction type diffusion regions. the method of manufacturing a semiconductor device having a polycrystalline silicon film that is used in the form of repeated arranged comprising a diode,
A mask forming step of forming a mask having an opening made of a repetitive pattern on the polycrystalline silicon film;
An ion implantation step of implanting impurities into the polycrystalline silicon film on which the mask is formed simultaneously with ion implantation in the semiconductor element;
A heat treatment step of heat treating the semiconductor substrate after the ion implantation ;
A second mask forming step of forming a second mask having openings having a repeated pattern on the polycrystalline silicon film after the heat treatment step;
A second ion implantation step of ion-implanting an impurity having a conductivity type opposite to the impurity ion-implanted in the ion implantation step into the polycrystalline silicon film on which the second mask is formed;
A method of manufacturing a semiconductor device , wherein a repetition period of the opening in the second mask matches a repetition period of the opening in the mask .
繰り返しパターンからなる開口部を有するマスクを、前記多結晶シリコン膜上に形成するマスク形成工程と、
前記半導体素子におけるイオン注入と同時に、前記マスクが形成された多結晶シリコン膜に不純物をイオン注入するイオン注入工程と、
前記イオン注入が終了した半導体基板を熱処理する熱処理工程と、
前記熱処理工程後の多結晶シリコン膜上に、繰り返しパターンからなる開口部を有する第2マスクを形成する第2マスク形成工程と、
前記第2マスクが形成された多結晶シリコン膜に、前記イオン注入工程でイオン注入された不純物と逆の導電型を有する不純物をイオン注入する第2イオン注入工程とを有してなり、
前記マスクにおける開口部の繰り返しパターンに対して、前記第2マスクにおける開口部の繰り返しパターンが、ほぼ直交するように配置されることを特徴とする半導体装置の製造方法。 A semiconductor element formed by ion-implanting impurities into a semiconductor substrate and an insulating film provided on the semiconductor substrate are formed. Impurities are ion-implanted to alternately form p-conduction type diffusion regions and n-conduction type diffusion regions. In a method of manufacturing a semiconductor device having a polycrystalline silicon film used for forming a diode that is repeatedly arranged,
A mask forming step of forming a mask having an opening made of a repetitive pattern on the polycrystalline silicon film;
An ion implantation step of implanting impurities into the polycrystalline silicon film on which the mask is formed simultaneously with ion implantation in the semiconductor element;
A heat treatment step of heat treating the semiconductor substrate after the ion implantation;
A second mask forming step of forming a second mask having openings having a repeated pattern on the polycrystalline silicon film after the heat treatment step;
A second ion implantation step of ion-implanting an impurity having a conductivity type opposite to the impurity ion-implanted in the ion implantation step into the polycrystalline silicon film on which the second mask is formed;
Method for producing a relative repetitive pattern of openings in the mask, repeating pattern of openings in said second mask, semiconductors devices you being disposed so as to be substantially orthogonal.
前記マスクの開口部の平面形状が、前記多結晶シリコン膜のストライプの長辺方向に垂直なストライプ形状であることを特徴とする請求項1または2に記載の半導体装置の製造方法。The planar shape of the polycrystalline silicon film is a stripe shape,
3. The method of manufacturing a semiconductor device according to claim 1, wherein a planar shape of the opening of the mask is a stripe shape perpendicular to a long side direction of the stripe of the polycrystalline silicon film.
前記マスクの開口部の平面形状が、前記多結晶シリコン膜のストライプの長辺方向に平行なストライプ形状であることを特徴とする請求項1または2に記載の半導体装置の製造方法。The planar shape of the polycrystalline silicon film is a stripe shape,
3. The method of manufacturing a semiconductor device according to claim 1, wherein a planar shape of the opening of the mask is a stripe shape parallel to a long side direction of the stripe of the polycrystalline silicon film.
前記マスクの開口部の平面形状が、前記多結晶シリコン膜のストライプの長辺方向に斜めに交わるストライプ形状であることを特徴とする請求項1または2に記載の半導体装置の製造方法。 The planar shape of the polycrystalline silicon film is a stripe shape,
3. The method of manufacturing a semiconductor device according to claim 1, wherein the planar shape of the opening of the mask is a stripe shape that crosses obliquely in the long side direction of the stripe of the polycrystalline silicon film .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079259A JP4296807B2 (en) | 2003-03-24 | 2003-03-24 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003079259A JP4296807B2 (en) | 2003-03-24 | 2003-03-24 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004288883A JP2004288883A (en) | 2004-10-14 |
JP4296807B2 true JP4296807B2 (en) | 2009-07-15 |
Family
ID=33293425
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003079259A Expired - Fee Related JP4296807B2 (en) | 2003-03-24 | 2003-03-24 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4296807B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016117056A1 (en) * | 2015-01-21 | 2016-07-28 | 新電元工業株式会社 | Semiconductor device and semiconductor device manufacturing method |
-
2003
- 2003-03-24 JP JP2003079259A patent/JP4296807B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004288883A (en) | 2004-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7820342B2 (en) | Multiple mask and method for producing differently doped regions | |
KR100189739B1 (en) | Method of forming well for semiconductor wafer | |
JP2809810B2 (en) | Method for manufacturing semiconductor device | |
JP4296807B2 (en) | Manufacturing method of semiconductor device | |
JP2004363515A (en) | Method of manufacturing silicon carbide semiconductor device | |
JP3062597B2 (en) | Method for manufacturing semiconductor device | |
JPH03166757A (en) | Semiconductor device | |
JPH0414863A (en) | Forming method for resistance element of semiconductor device | |
JP2695131B2 (en) | Method for manufacturing semiconductor device | |
JPH11238812A (en) | Mask rom cell and its manufacture | |
JPH0758213A (en) | Well forming method in semiconductor device | |
JP5105830B2 (en) | Manufacturing method of semiconductor device | |
JP2004221201A (en) | Semiconductor device and manufacturing method therefor | |
JPH05283352A (en) | Manufacture of semiconductor device | |
JPH01315133A (en) | Manufacture of semiconductor device | |
JPH0982894A (en) | Semiconductor device and manufacture thereof | |
JPH0786195A (en) | Fabrication of semiconductor device | |
JPH06318561A (en) | Manufacture of semiconductor device | |
JPH04199706A (en) | Manufacture of semiconductor device | |
JPS63306659A (en) | Semiconductor device and manufacture thereof | |
JPH02192761A (en) | Manufacture of semiconductor device | |
JP2000349173A (en) | Manufacture of flat cell-type semiconductor memory device | |
JPS63314829A (en) | Manufacture of semiconductor device | |
JPS61248557A (en) | Manufacture of semiconductor device | |
JPH022680A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050509 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081010 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081223 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4296807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |