JP4295696B2 - ９０度スプリッタ - Google Patents

Description

本発明は、入力された信号を２分配すると共に、分配された出力信号の位相を互いに９０度異ならせる９０度スプリッタに関する。

従来の９０度スプリッタを図５に従って説明する。この種のスプリッタとしたは、ブランチド・ハイブリッド（あるいはブランチラインカップラとも呼ばれる）による電力合成・分配回路が知られている。このスプリッタは、入出力インピーダンスを５０Ωとすれば、３６．５Ωの特性インピーダンスを有する１／４波長線路と、５０Ωの特性インピーダンスを有する１／４波長線路とを図示のように組み合わせることで構成され、２つの出力端１、２には位相が互いに９０度ことなる信号が出力される（例えば、非特許文献１参照。）。

根日屋英之著「ユビキタス無線工学と微細ＲＦＩＤ」東京電機大学出版、２００３年４月３０日、ｐ．５４−５５、図４．１５

図５に示したスプリッタを、例えば、２．５ＧＨｚ程度の周波数で使用する場合、１／４波長線路の長さは３センチメートルとなり、この線路を構成するための回路基板の形状が大きくなる。

本発明は、集中定数型によって小型化が図れる９０度スプリッタを提供することを目的とする。

上記課題を解決するため、本発明の９０度スプリッタは、２分配回路と、ローパスフィルタとを備え、前記２分配回路を、入力端子にそれぞれの一端が接続された第１及び第２のインダクタンス素子と、前記入力端子をグランドにシャントする第１の容量素子と、前記第１及び第２のインダクタンス素子の他端間に接続された第２の容量素子と、前記第２の容量素子に並列接続された抵抗素子とによって構成し、前記ローパスフィルタをＴ型又はπ型ローパスフィルタによって構成し、前記第１のインダクタンス素子の他端と第１の出力端子との間に前記Ｔ型又はπ型ローパスフィルタを介挿し、前記第２のインダクタンス素子の他端を第２の出力端子に接続した。

また、前記第１のインダクタンス素子のインダクタンス値を前記第２のインダクタンス素子のインダクタンス値よりも小さくした。

また、前記ローパスフィルタをＴ型ローパスフィルタによって構成した。

また、前記第１のインダクタンス素子のインダクタンス値をＬ１、前記第２のインダクタンス素子のインダクタンス値をＬ２、前記ローパスフィルタを構成するインダクタンス素子のインダクタンス値をＬとした場合、前記第１のインダクタンス素子のインダクタンス値Ｌ１と前記第２のインダクタンス素子のインダクタンス値Ｌ２とを次式を満足する値に設定した。
０．９Ｌ＜Ｌ１＜Ｌ
Ｌ＜Ｌ２＜１．１Ｌ

請求項１の発明によれば、２分配回路を、入力端子にそれぞれの一端が接続された第１及び第２のインダクタンス素子と、入力端子をグランドにシャントする第１の容量素子と、第１及び第２のインダクタンス素子の他端間に接続された第２の容量素子と、第２の容量素子に並列接続された抵抗素子とによって構成し、ローパスフィルタをＴ型又はπ型ローパスフィルタによって構成し、第１のインダクタンス素子の他端と第１の出力端子との間にＴ型又はπ型ローパスフィルタを介挿し、第２のインダクタンス素子の他端を第２の出力端子に接続したので、入力端子と２つの出力端子におけるインピーダンスを互いに等しくしたうえに、２つの出力端子には互いに位相が９０度異なる信号を出力できる。

また、請求項２の発明によれば、第１のインダクタンス素子のインダクタンス値を第２のインダクタンス素子のインダクタンス値よりも小さくしたので、２分配回路における第１のインダクタンス素子側の分配ロスが第２のインダクタンス素子側の分配ロスよりも小さくなって第１の出力端子側の伝送ロスと第２の出力端子側の伝送ロスとの差を少なくするように補正できる。

また、ローパスフィルタをＴ型ローパスフィルタによって構成したので、第１の出力端子側に接続されたＴ型ローパスフィルタにおけるインダクタンス素子による反射が少なくなって第２の出力端子側の伝送ロスは２．５ＧＨｚよりも高域側で大きくなる。従って、入力信号に高調波が混入されたとしても第１及び第２の出力端子に出力され難くなる。

また、第１のインダクタンス素子のインダクタンス値をＬ１、第２のインダクタンス素子のインダクタンス値をＬ２、ローパスフィルタを構成するインダクタンス素子のインダクタンス値をＬとした場合、第１のインダクタンス素子のインダクタンス値Ｌ１と第２のインダクタンス素子のインダクタンス値Ｌ２とを次式を満足する値に設定したので、第１の出力端子側の伝送ロスと第２の出力端子側の伝送ロスとの差を少なくするように補正する場合に補正のし過ぎがない。
０．９Ｌ＜Ｌ１＜Ｌ
Ｌ＜Ｌ２＜１．１Ｌ

以下、図面に従って本発明の９０度スプリッタを説明する。図１は第１実施形態の回路図、図２は第２実施形態の回路図、図３は第１実施形態における特性図、図４は第２の実施形態における特性図である。

図１において、２分配回路１０は入力端子１にそれぞれの一端が接続された第１のインダクタンス素子１１及び第２のインダクタンス素子１２と、入力端子１をグランドにシャントする第１の容量素子１３と、第１のインダクタンス素子１１と第２のインダクタンス素子１２の他端間に接続された第２の容量素子１４と、第２の容量素子１４に並列接続された抵抗素子１５とから構成される。

そして、第１のインダクタンス素子１１の他端と第１の出力端子２との間にローパスフィルタ２０が介挿される。ローパスフィルタ２０は、インダクタンス素子２１と、２つの容量素子２２、２３とを有するπ型ローパスフィルタで構成される。また、第２のインダクタンス素子１２の他端は第２の出力端子３に直接接続される。

以上の構成においては、入力端子１及び出力端子２、３における入出力インピーダンスをＺ_０、入力信号の角周波数をω_０とした場合、２分配回路１０における第１のインダクタンス素子１１のインダクタンス値Ｌ１、第２のインダクタンス素子１２のインダクタンス値Ｌ２、ローパスフィルタ２０におけるインダクタンス素子２１のインダクタンス値Ｌは次式で求められる。
Ｌ＝Ｌ１＝Ｌ２＝Ｚ_０／ω_０

また、２分配回路１０における第１の容量素子１３の容量値Ｃ１と、第２の容量素子１４の容量値のＣ２、ローパスフィルタ２０における容量素子２２、２３の容量値Ｃは次式で求められる。
Ｃ＝Ｃ１＝２×Ｃ２＝１／（ω_０×Ｚ_０）

また、上記の入出力インピーダンスを５０Ωとした場合、抵抗素子１５の抵抗値は１００Ωに選ばれる。
そして、第１のインダクタンス素子１１の他端におけるインピーダンスと第２のインダクタンス素子１２におけるインピーダンスとは、入力端子１におけるインピーダンスと同じ５０Ωとなる。また、ローパスフィルタ２０の両端のインピーダンスは１：１であるので、２分配回路１０とローパスフィルタ２０とはインピーダンスが整合する。よって、第１の出力端子２と第２の出力端子３におけるインピーダンスも５０Ωとなる。

入力信号の周波数を２．５ＧＨｚとして上記の各回路素子の値を求め、チップ部品を使用して回路を構成した場合の特性を図３に示す。図３のＡは入力端子子１におけるリターンロス、Ｂは入力端子子１と第１の出力端子子２との間の伝送特性、Ｃは入力端子子１と第２の出力端子子３との間の伝送特性を示し、何れも左側の目盛りが適用される。図示はしないが、第１の出力端子２及び第２の出力端子３のおけるリターンロスもほぼＡと同様の特性を示す。また、図３におけるＢ′、Ｃ′はそれぞれＢ、Ｃに示す伝送特性の拡大図であり、右側の目盛りが適用される。

Ｂ′、Ｃ′の特性から明らかなように、第１の出力端子２側の伝送ロスは約３．６ｄＢ、第２の出力端３側の伝送ロスが約３．２ｄＢとなり、第１の出力端子２側の伝送ロスが第２の出力端子３側の伝送ロスよりも約０．４ｄＢ大きいが、これはローパスフィルタ２０の伝送ロスに起因する。また、伝送ロスの値そのものは、チップ部品のＱ（２．５ＧＨｚでは、およそ２０〜４０）により決定される。さらに、第１の出力端子２側の伝送ロスは２．５ＧＨｚよりも高域側で大きくなるが、これはローパスフィルタ２０の特性に起因する。一方、第２の出力端子３側の伝送ロスが２．５ＧＨｚよりも高域側で少なくなっているが、これはローパスフィルタ２０における容量素子２２による反射に起因しているものと考えられる。

図２においては、ローパスフィルタ２０が２つのインダクタンス素子２４、２５と、容量素子２６とを有するＴ型ローパスフィルタによって構成されている点で図１と異なる。その他の構成は図１と同じである。

図２においては、２分配回路１０における第１のインダクタンス素子１１のインダクタンス値Ｌ１、第２のインダクタンス素子１２のインダクタンス値Ｌ２、ローパスフィルタ２０におけるインダクタンス素子２４、２５のインダクタンス値Ｌは次式で求められる。
Ｌ＝Ｌ１＝Ｌ２＝Ｚ_０／ω_０

また、２分配回路１０における第１の容量素子１３の容量値Ｃ１と、第２の容量素子１４の容量値Ｃ２、ローパスフィルタ２０における容量素子２６の容量値Ｃは次式で求められる。
Ｃ＝Ｃ１＝２×Ｃ２＝１／（ω_０×Ｚ_０）

そして、図２においても図１と同条件で各回路素子の値を求め、チップ部品を使用して回路を構成した場合の特性を図４に示す。図４のＤは入力端子子１におけるリターンロス、Ｅは入力端子子１と第１の出力端子子２との間の伝送特性、Ｆは入力端子子１と第２の出力端子子３との間の伝送特性を示し、何れも左方の目盛りが適用される。図示はしないが、第１の出力端子２及び第２の出力端子３のおけるリターンロスもほぼＡと同様の特性を示す。また、図４におけるＥ′、Ｆ′はそれぞれＥ、Ｆに示す伝送特性の拡大図であり、右方の目盛りが適用される。

Ｅ′、Ｆ′の特性から明らかなように、第１の出力端子２側の伝送ロスは約３．６ｄＢ、第２の出力端３側の伝送ロスが約３．２ｄＢと図１のものと同じである。また、第１の出力端子２側の伝送ロスは２．５ＧＨｚよりも高域側で大きくなり、第２の出力端子３側の伝送ロスも２．５ＧＨｚよりも高域側で大きくなる。これはローパスフィルタ２０におけるインダクタンス素子２４による反射が図１の構成よりも少なくなった為と考えられる。従って、入力信号に高調波が混入されていても第１及び第２の出力端子２、３に出力され難くなる。

ここで、２分配回路１０における分配ロスの配分を補正することによって、２．５ＧＨｚにおける出力端子２、３間に生じている伝送ロスの差を０．４ｄＢ（３．６ｄＢと３．２ｄＢとの差）以下に少なくすことができる。各回路素子のＱが２０〜４０の範囲で種々シミュレートすると、第１のインダクタンス素子１１のインダクタンス値Ｌ１は、
０．９Ｌ＜Ｌ１＜Ｌ
の範囲に設定し、第２のインダクタンス素子１２のインダクタンス値Ｌ２を、
Ｌ＜Ｌ２＜１．１Ｌ
の範囲に設定すると、上記の差が少なくなることが確認できた。特にＬ１＝０．９５Ｌ、Ｌ２＝１．０５Ｌとすることで、第１の出力端子２側の伝承ロスと第２の出力端子３側の伝送ロスとがそれぞれ図４のＥ″、Ｆ″に示すように２．５ＧＨｚでほぼ等しくなる。この補正のやり方は図１の回路にもそのまま適用できる。

本発明の９０度スプリッタの第１実施形態の構成を示す回路図である。 本発明の９０度スプリッタの第２実施形態の構成を示す回路図である。 本発明の第１実施形態における伝送特性図である。 本発明の第２実施形態における伝送特性図である。 従来の９０度スプリッタの構成図である。

符号の説明

１：入力端子
２：第１の出力端子
３：第２の出力端子
１０：２分配回路
１１：第１のインダクタンス素子
１２：第２のインダクタンス素子
１３：第１の容量素子
１４：第２の容量素子
１５：抵抗素子
２０：ローパスフィルタ
２１：インダクタンス素子
２２、２３：容量素子
２４、２５：インダクタンス素子
２６：容量素子

Claims (4)

1. ２分配回路と、ローパスフィルタとを備え、前記２分配回路を、入力端子にそれぞれの一端が接続された第１及び第２のインダクタンス素子と、前記入力端子をグランドにシャントする第１の容量素子と、前記第１及び第２のインダクタンス素子の他端間に接続された第２の容量素子と、前記第２の容量素子に並列接続された抵抗素子とによって構成し、前記ローパスフィルタをＴ型又はπ型ローパスフィルタによって構成し、前記第１のインダクタンス素子の他端と第１の出力端子との間に前記Ｔ型又はπ型ローパスフィルタを介挿し、前記第２のインダクタンス素子の他端を第２の出力端子に接続したことを特徴とする９０度スプリッタ。
2. 前記第１のインダクタンス素子のインダクタンス値を前記第２のインダクタンス素子のインダクタンス値よりも小さくしたことを特徴とする請求項１に記載の９０度スプリッタ。
3. 前記ローパスフィルタをＴ型ローパスフィルタによって構成したことを特徴とする請求項１又は２に記載の９０度スプリッタ。
4. 前記第１のインダクタンス素子のインダクタンス値をＬ１、前記第２のインダクタンス素子のインダクタンス値をＬ２、前記ローパスフィルタを構成するインダクタンス素子のインダクタンス値をＬとした場合、前記第１のインダクタンス素子のインダクタンス値Ｌ１と前記第２のインダクタンス素子のインダクタンス値Ｌ２とを次式を満足する値に設定したことを特徴とする請求項１又は２又は３に記載の９０度スプリッタ。
   ０．９Ｌ＜Ｌ１＜Ｌ
   Ｌ＜Ｌ２＜１．１Ｌ
   

Images