JP4294905B2 - 細動除去器 - Google Patents
細動除去器 Download PDFInfo
- Publication number
- JP4294905B2 JP4294905B2 JP2001559545A JP2001559545A JP4294905B2 JP 4294905 B2 JP4294905 B2 JP 4294905B2 JP 2001559545 A JP2001559545 A JP 2001559545A JP 2001559545 A JP2001559545 A JP 2001559545A JP 4294905 B2 JP4294905 B2 JP 4294905B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current path
- solid
- electrode
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
- A61N1/38—Applying electric currents by contact electrodes alternating or intermittent currents for producing shock effects
- A61N1/39—Heart defibrillators
- A61N1/3906—Heart defibrillators characterised by the form of the shockwave
- A61N1/3912—Output circuitry therefor, e.g. switches
-
- A—HUMAN NECESSITIES
- A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
- A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
- A61N1/00—Electrotherapy; Circuits therefor
- A61N1/18—Applying electric currents by contact electrodes
- A61N1/32—Applying electric currents by contact electrodes alternating or intermittent currents
- A61N1/38—Applying electric currents by contact electrodes alternating or intermittent currents for producing shock effects
- A61N1/39—Heart defibrillators
- A61N1/3904—External heart defibrillators [EHD]
Landscapes
- Health & Medical Sciences (AREA)
- Cardiology (AREA)
- Heart & Thoracic Surgery (AREA)
- Engineering & Computer Science (AREA)
- Biomedical Technology (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Radiology & Medical Imaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Animal Behavior & Ethology (AREA)
- General Health & Medical Sciences (AREA)
- Public Health (AREA)
- Veterinary Medicine (AREA)
- Electrotherapy Devices (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Description
本発明は、細動除去器に関し、特に、しかし排他的にではなく、外部細動除去器に関する。
【0002】
外部細動除去器は、心室細動(VF)または 心室頻拍(VT)のような異常な心臓鼓動を、患者の胴に取り付けられた電極を使用して患者に伝えられる高エネルギーショックパルスを使用して補正する。前記電極を患者の胴に外部から装着することは、これらの装置を携帯型にすることができ、救急人員によって運ぶことができることを意味する。不幸にも、前記パルスを患者の胴に外部から伝えることは、心臓の表面に直接接続する埋め込み可能な細動除去器の場合より高いエネルギーが必要であることを意味する。より高いエネルギーの必要は、これらの装置が、オペレータが望むより大きく、より重くなることを意味する。外部細動除去器のサイズおよびコストの双方を低減することは、前記装置をより容易に運ぶことができ、より多くの人員が前記装置を持つことができるようになることを意味する。
【0003】
単相または二相切り捨て指数関数波形を伝える先行技術の細動除去器は、制御または駆動信号をシリコン装置の配置に供給することによってこれを行う。直接の電気的接続を与える機械的なスイッチまたはリレーを使用するよりも、シリコン装置を、高インピーダンス状態からより低いインピーダンス状態に、制御信号を使用して駆動することができる。このプロセスは、機械的スイッチから得られるよりきわめて速く、数ミリ秒の波形を正確に発生することを可能にする。これらの方法は、しかしながら、高電圧装置を低電圧コントローラから、例えば、光アイソレータまたはカップリングトランスを使用することによって絶縁する必要があるため、複雑で費用がかかる。
【0004】
代表的に、先行技術の方法は、シリコン制御整流器(SCR)と、絶縁ゲートバイポーラトランジスタ(IGBT)を有する。これらの装置は、1000Vを超えるパルスを、数10ボルトにおいてのみ定格するゲート駆動回路を使用して伝導する。しかしながら、現在の商用装置は、約1200ボルト以上に耐えることができない。したがって、代表的に外部細動除去器に必要な数千ボルトを超えるパルスを伝導するために、いくつかの装置を互いの上部に配置する必要がある。これは、“トーテムポール化”として知られる概念であり、当業者には既知である。トーテムポール化なしでは、前記SCRは、一度これらの最高電圧定格を超えると、これらの低インピーダンス状態に自動的に変化する。同様に、前記IGBTは、その最高電圧を超えると、破壊的に故障する。さらに、SCRは、電圧の変化の速度(δV/δt)が度を越すと、自動的に状態を変化する。
【0005】
図1を例として示し、この図は、互いにトーテムポール化した2つのSCR、SCR1およびSCR2を含む。図1において、上方の装置SCR2に対するゲート駆動回路GD2は、点BとCの間の下方の装置SCR1の両端間の電圧に等しい電圧Vlにおける点Bにおける信号グランドの上にフロートしている。この理由のため、SCR2へのゲート駆動を、共通グランド点Cから絶縁する必要がある。図1において、この絶縁を、トランスカップラTによって達成する。前記トランスは、どのような直接の電気的接続もなしで、前記パルスを絶縁バリアIBと交差させる。全体の配置は、SCR1およびSCR2へのゲート駆動波形が同期しているならば、増加した電圧容量を有する単一SCRと等価に機能する。前記ゲート駆動波形を、通常、タイミングコントローラから論理回路網によって発生する。絶縁された駆動回路を使用してこれらのシリコン装置を制御することは、大きい物理的なギャップまたはエアスペースが最終的な回路の異なった領域において必要であるため、前記回路のサイズを全体として減少することを試みることが制限を有することを意味する。さらに、前記アイソレータは、追加のサポート回路網と、同期した駆動波形とを必要とし、これらのすべては、最終的な設計における物理的空間と、追加のコストとを占める。
【0006】
本発明の目的は、これらの欠点を軽減または除去した、改善された細動除去器を提供することである。
【0007】
本発明の一態様によれば、請求項1および/またはこれに従属する任意の1つ以上の請求項において指定したような細動除去器が提供される。
【0008】
本発明は、前記装置のすべての機能を行う方法ステップを含む上述した装置が動作する方法も目的とする。
【0009】
本明細書において、“制御されない固体装置”(USD)は、どのような外部制御信号の適用もなく、予め決定されたしきい値を超える電圧がその端子の両端間に印加された場合、高インピーダンス状態からより低いインピーダンス状態への遷移を自動的に受ける二端子固体装置を意味する。USDを、単一の集積された構成要素としてもよく、多数の固体構成要素から構成された回路としてもよい。USDの基本的な例は、ショットキダイオードである。
【0010】
“ブレイクオーバUSD”は、印加された電圧がしきい値を超えた場合、より低いインピーダンス状態に無条件に遷移するUSDである。
【0011】
“ブレイクアンダUSD”は、印加された電圧が第1しきい値より高い第2しきい値を超えない場合、より低いインピーダンス状態に遷移するだけのUSDである。
【0012】
本発明の実施形態を、例として、添付した図面の参照とともに説明する。
【0013】
ここで説明すべき本発明の実施形態は、ショットキダイオードの特徴を有し、ここでは、上記で規定した制御されない固体装置(USD)と呼ぶ装置または回路を使用する。SCRおよびIGBTと異なり、ショットキダイオードは、高インピーダンス状態からより低いインピーダンス状態に入るのにゲート駆動信号を必要としない。図2aは、個々のドーピング濃度P1、N1、P2およびN2を有する4層のシリコン装置としてのショットキダイオードの基板構成を示す。
【0014】
図2bは、ショットキダイオードを示すのに使用する記号を示し、2つの関係する端子のみが存在することに注意されたい。本質的に、ショットキダイオードは、印加された信号の極性が特定の方向において前記装置を順方向バイアスする場合、そのデフォルトの高インピーダンス状態から減少したインピーダンスの状態に変化することのみができる一方向である。反対の極性の信号を印加することは、電圧がその逆ブレイクダウン電圧(Vr)を超えない限り、装置の状態を変化させない。ショットキダイオードの特徴は、電圧を順方向バイアスにおいて該装置の両端間に印加すると、該装置が、前記電圧が予め決められたしきい値(Vth)を超えた場合にのみ、そのより低いインピーダンス状態に変化することである。しかしながら、ショットキダイオードは、商業的に容易に利用可能ではなく、これらは、代表的に、低電圧および小電流にのみ耐えることができる。しかしながら、この制限を、他の商業的に利用可能な装置を、高電圧および大電流に関する等価な機能を行うように配置することによって、克服することができる。
【0015】
図3は、ショットキダイオードと等価で、DIACおよびTRIACを使用する、高電圧、大電流、高インピーダンスの“ブレイクオーバ”USDである。図3の全体の回路は、2つの端子、アノードA’およびカソードK’のみを有することに注意されたい。前記TRIACは、適切な電圧がそのゲート端子gに印加された場合、大電流を流すことを可能にする低インピーダンスの状態に変化する。抵抗R1およびR2の組み合わせは、電圧Vを電圧Vbに分圧し、トランジスタT1のベースにおいて、カソードK’を基準とする分圧器を形成し、ここで、Vb=V[R2/(R1+R2)]である。トランジスタT1のエミッタフォロワ配置は、点Xにおいて前記DIACに印加された電圧を、電圧Vbより約0.7V下に保持する。
【0016】
前記DIACは、両端間の電圧がそのしきい値Vdを超えない限り、そのデフォルトの高インピーダンス状態のままである。したがって、この電圧しきい値を超えない限り、前記USDは、A’とK’との間の高インピーダンスのままである。しかしながら、Xにおける電圧が前記DIACのしきい値Vdを超えた場合、前記DIACは、フォールドバックし、電圧を前記TRIACのゲートにおいて出現させ、前記TRIACは、大電流を流させるA’とK’との間のその低インピーダンス状態に変化する。したがって、前記USDが状態を変化する全電圧を、分圧器R1/R2によって正確に設定する。前記USDを、その両端間、すなわち端子A’およびK’の両端間の電圧Vが特定のしきい値Vthni達した場合、その低インピーダンス状態に変化するように望む場合、R1およびR2の値を、この電圧VthがXにおける電圧をDIACしきい値電圧Vdに等しくする用に選択し、すなわち、式Vd=[Vth(R2/(R1+R2))]−0.7をR1およびR2に関して解く。抵抗R3は、前記TRIACのゲート端子に流れ込む電流を制限し、前記ゲートが端子A’およびK’の両端間の比較的高い電圧によって損傷するのを防ぐ。R1およびR2の比によって決定されている前記装置の状態変化と、T1の電流ゲインを経てR3によって行われる前記DIACへの供給とにより、R1およびR2の双方の値を高く保つことができる。R1およびR2に関して高いインピーダンス値を使用することは、高インピーダンス状態において、前記USDを通じてきわめて小さい電流漏れしかないことを意味する。ダイオードD1は、逆バイアス方向におけるどのような電流も阻止し、実際には、前記USDに関する逆ブレイクダウン特性を決定する。
【0017】
高インピーダンスの初期状態から低インピーダンス状態にすることができるどのような装置も、図3におけるTRIACの代わりに使用することができ、例えば、前記USDは、IGBT、SCR、FET(電界効果トランジスタ)またはBJT(バイポーラ接合トランジスタ)の組み合わせを用いることができる。種々の可能なインプリメンテーションは、当業者に既知であろう。
【0018】
図4aは、アノードA’およびカソードK’の両端間の瞬時電圧が、良好に規定されたしきい値Vlを超え、さらにより高い電圧しきい値Vhをまだ超えていない場合、前記装置が低インピーダンス状態に変化するように構成されている場合の他のUSDを示す。すなわち、図4aにおける前記装置の両端間に印加される電圧VがVlからVhまでの良好に指定された範囲内である場合、前記装置は、その低インピーダンス状態に入り、この範囲外の場合、前記装置は、そのデフォルトの高インピーダンスモードのままである。この特定の特徴により、前記装置は、“ブレイクアンダ”USDと呼ばれる。図4bおよび4cは、前記装置の回路記号と、I−V特性を各々示す。
【0019】
図4aにおけるブレイクアンダUSDのインプリメンテーションは、図3におけるブレイクオーバ装置のインプリメンテーションと同様である。主な違いは、キャパシタC1および第2トランジスタT2の存在である。キャパシタC1は、R1の両端間の電圧の変化の速度を制限する。これは、前記DIACの両端間の電圧の変化の速度を制限する。前記DIACの両端間の電圧が上昇するのが遅いため、分圧器R4/R5によって規定されるようなT2のベースにおける電圧Yが、前記DIAC電圧がそのしきい値Vdに達する前に、T2のベースエミッタ接合の両端間の順方向バイアス電圧より高くなった場合、トランジスタT2はターンオンし、前記TRIACのゲートをK’に短絡し、このようにして、前記TRIACのゲートに流れ込むどのような電流も妨げる。この配置を使用して、上方電圧しきい値Vhを、分圧器R4/R5によって設定することができ、下方しきい値Vlを、R1/R2によって前のように設定することができる。
【0020】
どのようなブレイクアンダ装置も、前記装置を高インピーダンス状態に保持する上方しきい値Vhを超えるのに十分なほど高い電圧がその端子の両端間に一度印加されると、印加された電圧が振幅において降下する場合、前記装置は、高インピーダンス状態のままであるように配置することができる。このモードにおいて、前記低インピーダンス状態に変化するため、前記電流をほとんどゼロに減少し、再印加しなければならない。この後者の装置を、ヒステリシスを有するブレイクアンダUSDと呼ぶ。
【0021】
図5aは、ヒステリシスを有するブレイクアンダUSDに関する回路記号を示す。図5bは、図4に示すブレイクアンダ装置を基礎としたこの装置のインプリメンテーションを示す。違いのみを説明する。トランジスタT2は、ここでは、第2DIAC DIAC2に供給する第2エミッタフォロワを形成する。点Yにおける電圧を、A’、K’の両端間の電圧Vが上方しきい値Vhと等しい場合、DIAC2のしきい値と等しい値を有するように設計する。図5bから、点Xにおける電圧と異なり、点Yにおける電圧は、瞬時にVに追従し、R4およびR5によって設定された比にしたがうVの一部になる。電圧Vが、Yにおける電圧がDIAC2の電圧しきい値を超えるようにした場合、第2TRIAC TRIAC2が低インピーダンス状態に入る。TRIAC2がその低インピーダンス状態に入るとすぐに、T1のベースにおける電圧はほとんどゼロに低下する。TRIAC2が一度低インピーダンス状態に入ると、T1は、どのような電流も、DIAC1と、したがって、TRIAC1のゲートとに供給することができない。図4のこの“フィードバック”拡張は、ヒステリシスのレベルを前記配置に導入した。このときTRIAC1がその低インピーダンス状態に入る唯一の方法は、A’、K’の両端間の電圧をゼロに低下し、R1、R2およびDIAC1によって設定された下方しきい値と、R4、R5およびDIAC2によって設定された上方しきい値との間の値を有する新たな電圧を印加することである。この装置は、本質的に3つのモード、2つの高インピーダンスと、1つの低インピーダンスとを有する。前記配置に印加される瞬時電圧が下方しきい値Vlより下の場合、R1、R2およびT1の組み合わせは、DIAC1が電流を流さず、TRIAC1がその高インピーダンスのままであることを意味する。この印加された電圧が下方しきい値Vlより高く、上方しきい値Vhより低い場合、R4、R5およびT2の組み合わせは、DIAC2が電流を流さず、ここで、一度C1の両端間の電圧が上昇するのに十分な時間を有すると、DIAC1は電流をTRIAC1のゲートに流し、TRIAC1はその低インピーダンス状態に入ることを意味する。しかしながら、この印加される電圧が上方しきい値Vhより高い場合、R4、R5およびT2の組み合わせは、DIAC2が電流をTRIAC2のゲートに流し、これによって、DIAC1を抑制し、TRIAC1をその高インピーダンス状態に保つ。
【0022】
図3ないし5のUSDのいずれも、単一の別個の集積装置におけるドープシリコン層として実現することができることに注意すべきである。どの装置も、どのような外部制御も必要とせず、これらの2つの端子A’およびK’の両端間の電圧が指定されたしきい値より上および/または下である場合に導通するという特徴を持たない。他の特徴は、これらの低インピーダンス状態において、これらは、これらを流れる電流がゼロに近く減少した場合にのみ、これらのハイインピーダンス状態に戻ることができることである。正確に、どの電流をこれらがドロップアウトするかは、使用する特定の装置に依存する。
【0023】
図6は、患者電極対AおよびBの両端間に単相出力電圧パルスを与えるように設計された本発明による細動除去器の基本的な実施形態を示す。この細動除去器は、この例において充電回路62によって充電されるキャパシタであるエネルギー源60と、制御信号64の発生に応じて電極AおよびBの両端間の前記キャパシタに電圧を接続する出力回路とを有する。前記出力回路は、エネルギー源60の+ve側を電極Aに接続する第1電流経路と、前記エネルギー源の−ve側を電極Bに接続する第2電流経路とを具える。前記第1電流経路は、ブレイクオーバUSD USD1(bo)を含み、前記第2電流経路は、IGBT IGBT1を含む。ブレイクオーバUSD1(bo)は、前記エネルギー源から印加される電圧がそのしきい値を超えるのに十分なほど高い場合、出力電極AおよびBの両端間に接続された負荷(患者)にエネルギー源60からの電流を流す。ブレイクオーバUSD1(bo)を、図3の参照とともに説明したように構成することができる。
【0024】
最初に、前記負荷の両側は、高インピーダンスに遭遇する。ゲート駆動パルス64をIGBT1に印加することは、後者をターンオンし、USD1(bo)の両端間の全体のエネルギー源電圧を低下させる。前記エネルギー源をUSD1(bo)に関するしきい値より上の電圧に充電すると、後者は、その低インピーダンス状態に変化する。前記エネルギー源は、ここで、前記負荷への放電を開始する。予め決められた期間後、駆動パルス64をIGBT1のゲートから除去することは、IGBT1をその高インピーダンス状態に戻し、前記回路における電流はほぼゼロに減少する。ほとんどゼロの電流により、装置USD1(bo)は回復し、前記負荷は、もう一度、AおよびBの両側における高インピーダンスに遭遇する。
【0025】
電極Aと前記エネルギー源の+ve端子との間の前記USDの使用は、絶縁された制御回路接続が必要ないことを意味する。図6の回路における唯一の制御素子は、IGBT1のゲートであり、これは、絶縁バリアが必要ないように、前記回路グランドを基準とする。慣例的なダイオードD1を使用し、充電が改良した場合、前記充電回路網に電流が戻って流れるのを防ぐ。図6の回路によって発生された出力は、簡単な単相切り捨て指数関数波形である。
【0026】
図6は、前記第1電流経路における1個のUSDのみを示すが、前記高インピーダンス状態において前記出力回路によって耐えることができる電圧を、上述したように、前記第1電流経路において2つ以上のUSDをトーテムポール化することによって増すことができる。直列における2個以上のUSDは、実際にはちょうど、個々の装置のしきい値の和であるしきい値Vthを有する単一のUSDのように動作する。
【0027】
図7は、患者電極AおよびBの両端間に二相切り捨て指数関数出力電圧パルスを与えるように設計された本発明による細動除去器の一実施形態を示す。本質的には、図6の実施形態を、点線によって示す第3および第3電流経路を与えるように変更した。前記第3電流経路は、エネルギー源60の+ve側を電極Bに接続し、前記第4電流経路は、前記エネルギー源の−ve側を電極Aに接続する。前記第3電流経路は、2個の“トーテムポール化”SCR、SCR1およびSCR2を含み、前記第4電流経路は、他のIGBT、IGBT2を含む。前記第1および第2電流経路は、前記第1経路を2つのトーテムポール化ブレイクオーバUSD、USD1(bo)およびUSD2(bo)とともに示す以外、以前のようである。前記USDを、図3に示すようにしてもよい。上述した理由のため、前記SCRは、絶縁されたゲート駆動を有する。
【0028】
動作において、エネルギー源60を、最初に、トーテムポール化USDのしきい値Vthを超える電圧に充電する。次に、時間t0(図8参照)において、装置IGBT1にゲートパルス64を与え、その低インピーダンス状態にする。これは、実質上、前記エネルギー源の全体の電圧を前記トーテムポール化USDの両端間に加える(2つのUSDを上記のように使用し、前記回路が耐えることができる電圧を増す)。したがって、前記USDはターンオンし(装置SCR1、SCR2およびIGBT2はこれらの高インピーダンス状態のままである)、電流は、前記負荷を通って、電極Aから電極Bに流れる。エネルギーが前記エネルギー源から前記負荷によって除去されるにつれ、前記エネルギー源によって印加される電圧は減衰する。より後の時間t1において、IGBT1は、そのゲート信号を除去され、その高インピーダンス状態に戻る。これにより、前記回路における電流は、ほとんどゼロに減少し、装置USD1(do)およびUSD2(do)は、これらの高インピーダンス状態に戻る。瞬時t1を、この時点において、前記エネルギー源において残っている電圧がトーテムポール化装置USD1(do)およびUSD2(do)のしきい値Vth未満であるように選択する。
【0029】
ここで、t1より少し後の時間t2において、装置IGBT2、SCR1およびSCR2を、ゲート駆動パルス64’によって同時に駆動し、これらをこれらの低インピーダンス状態にする。ここで、放電電流は、前記負荷を通って反対方向に、すなわち、電極Bから電極Aに流れる。他の予め決められた期間が経過した後、装置IGBT2へのゲート駆動を除去し、前記回路において流れる電流はほとんどゼロに減少する。再び、これにより、前記2つのSCRはこれらの高インピーダンス状態に戻る。結果として生じる出力は、図8に示すようなものである。
【0030】
この回路において、絶縁ゲート駆動が、前記SCRに必要である。しかしながら、2つのこのような絶縁ゲート駆動のみがこの場合において必要である。先行技術によって使用される方法は、少なくとも4つの絶縁ゲート駆動回路を必要とする。また、以前に必要だった6つの制御ラインの代わりに、合計4つの装置のみを制御する必要がある。
【0031】
図9は、本発明の第3実施形態を示す。これは、図7の実施形態とは、トーテムポール化SCR、SCR1およびSCR2を、ヒステリシスを有するトーテムポール化ブレイクアンダUSD、USD3(bu)およびUSD4(bu)と交換したことが異なる。
【0032】
動作において、エネルギー源60を、最初に、前記トーテムポール化ブレイクオーバUSDのしきい値Vthより高く、前記トーテムポール化ブレイクアンダUSDの上方電圧しきい値Vhよりも高い電圧に充電する。次に、時間t0(この場合においても用い、図8参照)において、装置IGBT1にゲートパルス64を与え、その低インピーダンス状態にする。これは、実質上、前記エネルギー源の全電圧を、トーテムポール化ブレイクオーバUSD、USD1(do)およびUSD2(do)の両端間に加える。すべての他の装置は、これらの高インピーダンス状態のままである(前記ブレイクアンダUSDは、電圧がこれらの上方しきい値Vhより上だからであり、これは、そうでなければ、これらがターンオンし、前記負荷をバイパスしてしまうため、重要である)。したがって、前記ブレイクオーバUSDは、ターンオンし、電流は、前記負荷を通って、電極Aから電極Bに流れる。エネルギーが前記エネルギー源から前記負荷によって除去されるにつれ、前記エネルギー源によって印加される電圧は減衰する。より後の時間t1において、IGBT1は、そのゲート信号を除去され、その高インピーダンス状態に戻る。これにより、前記回路における電流は、ほとんどゼロに減少し、装置USD1(do)およびUSD2(do)は、これらの高インピーダンス状態に戻る。瞬時t1を、この時点において、前記エネルギー源において残っている電圧がトーテムポール化装置USD1(do)およびUSD2(do)のしきい値Vth未満であるが、トーテムポール化装置USD3(du)およびUSD4(du)の上方および下方電圧しきい値Vl、Vhの間であるように選択する。
【0033】
ここで、t1より少し後の時間t2において、装置IGBT2にゲート駆動パルス64’を与え、その低インピーダンス状態にする。ここで、装置USD3(du)およびUSD4(du)は、これらの両端間に印加される電圧がこれらの上方および下方電圧しきい値の間であるため、ターンオンし、放電電流は、前記負荷を通って反対方向において、すなわち、電極Bから電極Aに流れる。他の予め決められた期間の経過後、装置IGBT2へのゲート駆動はt3において除去され、前記回路において流れる電流は、ほとんどゼロに減少する。再び、これにより、USD3(du)およびUSD4(du)はこれらの高インピーダンス状態に戻る。結果として生じる出力は、図8に示すようなものである。
【0034】
特別な注意は、この配置に関して、前記回路における装置のいずれに対しても、絶縁接続ゲート制御接続がないことである。また、2つの装置(IGBT1およびIGBT2)のみが制御信号を必要とし、双方とも回路グランドを基準とする直接の電気的接続が存在する。これは、サイズおよび構成要素のコストにおける重要な節約である。さらに、前記回路全体を制御するために、そうでなければ必要だった5つの代わりに2つの制御信号のみが必要である。前記制御回路を、ここで、一方のIGBT、IGBT1を単純にパルス駆動し、前記出力波形の第1相を発生することができ、第2のIGBT、IGBT2をパルス駆動し、前記出力の第2相を発生することができる。
【0035】
図10は、本発明の第4実施形態を示す。これは、図9の実施形態とは、2個のIGBT、IGBT1およびIGBT2を、ブレイクオーバUSD、USD5(bo)およびブレイクアンダUSD、USD6(bu)と各々交換したことにおいて異なる。また、IGBT(IGBT3)を、前記第2および第4電流経路に共通に加えた。簡単にするために、上述したように、USDのような2つ以上の装置を各電流経路においてトーテムポール化し、前記回路のより高い電圧に耐える能力を増すこともできるが、前記回路は、前記第1および第3電流経路において単一のUSD(各々、USD1(bo)およびUSD2(bu))を使用する。この配置は、他の回路素子IGBT3を追加したが、前記出力回路は完全に自動であり、AおよびBの両端間の前記負荷に接続されたすべての装置は制御されない。必要な唯一の制御信号は、共通グランドにおけるIGBT3のゲートへ戻る信号である。
【0036】
動作において、エネルギー格納装置60を、ブレイクオーバ装置USD1(bo)およびUSD5(bo)のしきい値より高く、USD3(bu)およびUSD6(bu)がこれらの低インピーダンス状態になるしきい値範囲に入らないのに十分なほど高い電圧に充電することによって、IGBT3に印加されたゲート駆動パルス64は、USD1(bo)およびUSD5(bo)をターンオンし、電流を、前記負荷を通じてAからBの方向において流す。予め決められた期間後、IGBT3へのゲート駆動を除去することは、以前のように、前記回路における電流をほとんどゼロに減少し、すべての装置をこれらのハイインピーダンス状態に戻す。前記エネルギー格納装置の両端間の電圧が、ここで、USD1(bo)およびUSD5(bo)のしきい値より下であり、さらに、前記電圧が、USD3(bu)およびUSD6(bu)がこれらの低インピーダンス状態に入るのに必要なしきい値内であるならば、第2ゲートパルス64’のIGBT3への適用により、電流は前記負荷を通ってBからAへ反対方向において流れる。再び、これによって、図8の二相波形が発生する。
【0037】
前記装置のいずれにもどのような絶縁接続も必要ないだけでなく、前記回路全体を完全に動作するために、単一の装置のみがゲート駆動信号を印加されればよいことに注意されたい。この配置は、USD1(bo)、USD5(bo)、USD3(bu)、USD6(bu)およびIGBT3を含む前記出力回路全体を、単一の集積された固体構成要素として容易に実現できることを意味することは、明らかであろう。これはさらに、前記出力段全体が、5つの接続のみを必要とする単一のカプセルに入れられた集積されたモジュールであることを意味する。これらの接続は、共通グランド接続と、エネルギー源からの入力と、電極AおよびBへの2つの出力接続と、前記モジュールを制御することができる共通グランドを基準とする単一の入力制御接続とである。図11は、このような集積回路66を含む回路のブロック図を示し、標準TTL形式信号を必要とする前記回路中に制御端子を残して、前記IGBTに関するゲート駆動回路をこのモジュールに含めることができることに注意されたい。これは、費用、サイズおよび複雑さにおける膨大な節約を意味する。
【0038】
図10に示すものの変形例であり、同様に前記出力回路を単一の集積された回路構成要素としてもよい本発明の第5実施形態において、前記エネルギー源を、パッシブキャパシタでなく、プログラム可能なアクティブ電源68とする。図12aを参照し、ここで、前記エネルギー源を、プログラムされた一定のDC電圧を供給するように設計し、この電圧を、ブレイクオーバ装置USD1(bo)およびUSD5(bo)の導通しきい値Vthより上で、ブレイクアンダ装置USD3(bu)およびUSD6(bu)の低インピーダンスしきい値範囲より高いレベルにおいて設定し、電流は再び前記負荷を通ってAからBに流れる。次に、前記プログラム可能電源を、ゼロボルトの電圧を予め決められた期間中供給するように設定することにより、すべての前記装置はこれらの高インピーダンス状態に戻る。さらに、USD1(bo)およびUSD5(bo)のしきい値より低く、ブレイクアンダ装置USD3(bu)およびUSD6(bu)がこれらの低インピーダンス状態に入るのに必要なしきい値範囲内の電圧を供給するように設定することにより、前記電流は、BからAに反対方向において流れる。結果として生じる波形を、図12bにおいて例としてみることができる。前記回路配置内に追加のUSDを配置することによって、選択可能ないくつかのエネルギー源を有することも可能である。前記出力回路に供給するのにどのエネルギー源を使用すべきかを、必要なパルス形状を達成するのを望むときにいつでも選択することができる。
【0039】
したがって本発明は、他の手段によって現在利用可能であるより、少ない構成要素で、より簡単に、種々さまざまなパルスおよびパルス形状を発生することができる改善された手段を提供する。
【0040】
USDまたは他の固体装置を含む他の電流経路を、上述した回路のいずれかにおいて、前記エネルギー源と、電極AおよびBとの間に追加し、これによって、第3、第4またはその後の相を予め決められた極性において追加することができることを理解すべきである。
【0041】
他の保護構成要素を、実際に前記回路の確実な動作のために必要としてもよいことも理解すべきである。例として、インダクタを前記エネルギー源の出力部と直列に配置し、前記回路における電流の変化の速度を制限することができる。このような追加は、当業者に既知である。
【0042】
上記で示したように、トーテムポール化を使用して、前記回路が耐えることができる電圧を増加することは、当業者に既知である。したがって、上記実施形態のすべてにおいて、電極AまたはBへの、またはこれらからの各々の電流経路は、単一のUSDまたは他の固体装置、または、電圧要求にしたがってトーテムポール化した2つ以上のこれらのような装置のみを含むことができる。
【0043】
本発明は、ここで説明した実施形態に限定されず、これらの実施形態を、本発明の範囲から逸脱することなく変形または変更することができる。
【図面の簡単な説明】
【図1】 2つのSCRの組み合わせが単一の装置よりも高い電圧に耐えられるようにする前記2つのSCRの“トーテムポール化”を示す回路である。
【図2】 a、bおよびcは、各々、ショットキダイオードの基板構成、回路記号およびI=V特性である。
【図3】 ブレイクオーバUSDの回路図である。
【図4a】 ブレイクアンダUSDの回路図である。
【図4b】 ブレイクアンダUSDの回路記号である。
【図4c】 ブレイクアンダUSDのI=V特性である。
【図5a】 ヒステリシスを有するブレイクアンダUSDの回路記号である。
【図5b】 ヒステリシスを有するブレイクアンダUSDの回路図である。
【図6】 本発明による細動除去器の第1実施形態の回路図である。
【図7】 本発明による細動除去器の第2実施形態の回路図である。
【図8】 図7の実施形態によって発生することができる波形の一例を示す。
【図9】 本発明による細動除去器の第3実施形態の回路図である。
【図10】 本発明による細動除去器の第4実施形態の回路図である。
【図11】 出力回路を単一カプセル化集積回路構成要素として実現した場合の第4実施形態を示す。
【図12a】 本発明による細動除去器の第5実施形態の回路図である。
【図12b】 aの実施形態によって発生することができる波形の一例を示す。
Claims (6)
- 患者に取り付ける第1電極および第2電極と、電圧源と、少なくとも1つの制御信号の発生に応じて前記電圧源を前記第1電極と前記第2電極との間に接続する出力回路とを具える細動除去器において、前記出力回路が、前記電圧源の一方の側を前記第1電極に接続する第1電流経路と、前記電圧源の他方の側を前記第2電極に接続する第2電流経路と、前記電圧源の前記一方の側を前記第2電極に接続する第3電流経路と、前記電圧源の前記他方の側を前記第1電極に接続する第4電流経路とを含み、前記第1電流経路から前記第4電流経路までの各々が、少なくとも1つの固体スイッチング装置を含み、前記少なくとも1つの固体スイッチング装置の各々が2つの端子を有し、前記第1電流経路及び前記第3電流経路の各々における前記少なくとも1つの固体スイッチング装置が、所定しきい値より高い電圧が前記2つの端子間に印加された際に自動的に高インピーダンス状態から低インピーダンス状態に遷移する無制御の二端子固体装置であり、前記第1電流経路における前記少なくとも1つの固体スイッチング装置が、当該固体スイッチング装置の前記2つの端子間に印加された電圧が所定しきい値を超えた際に無条件に前記低インピーダンス状態に遷移し、前記第3電流経路における前記少なくとも1つの固体スイッチング装置が、当該固体スイッチング装置の前記2つの端子間に印加された電圧が第1所定しきい値を超えているが第2所定しきい値を超えていない場合に前記低インピーダンス状態に遷移することを特徴とする細動除去器。
- 請求項1に記載の細動除去器において、前記第2電流経路および前記第4電流経路の各々が、被制御の固体スイッチング装置を含むことを特徴とする細動除去器。
- 請求項1に記載の細動除去器において、前記第2電流経路における前記少なくとも1つの固体スイッチング装置が、当該固体スイッチング装置の前記2つの端子間に印加された電圧が所定しきい値を超えた際に無条件に前記低インピーダンス状態に遷移し、前記第4電流経路における前記少なくとも1つの固体スイッチング装置が、当該固体スイッチング装置の前記2つの端子間に印加された電圧が第1所定しきい値を超えているが第2所定しきい値を超えていない場合に前記低インピーダンス状態に遷移し、前記出力回路が、前記第2電流経路および前記第4電流経路に共通の、被制御の固体スイッチング装置も含むことを特徴とする細動除去器。
- 請求項1ないし3のいずれか1項に記載の細動除去器において、前記電圧源をキャパシタとしたことを特徴とする細動除去器。
- 請求項1ないし3のいずれか1項に記載の細動除去器において、前記電圧源をプログラム可能電圧源としたことを特徴とする細動除去器。
- 請求項1ないし5のいずれか1項に記載の細動除去器において、前記出力回路を単一の集積固体装置としたことを特徴とする細動除去器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
IE20000140 | 2000-02-18 | ||
IE2000/0140 | 2000-02-18 | ||
PCT/IB2001/000439 WO2001060454A1 (en) | 2000-02-18 | 2001-02-13 | A defibrillator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003522614A JP2003522614A (ja) | 2003-07-29 |
JP4294905B2 true JP4294905B2 (ja) | 2009-07-15 |
Family
ID=11042567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001559545A Expired - Lifetime JP4294905B2 (ja) | 2000-02-18 | 2001-02-13 | 細動除去器 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6996436B2 (ja) |
EP (1) | EP1259291B1 (ja) |
JP (1) | JP4294905B2 (ja) |
CN (1) | CN1404406A (ja) |
AT (1) | ATE249266T1 (ja) |
AU (1) | AU779375B2 (ja) |
DE (1) | DE60100749T2 (ja) |
WO (1) | WO2001060454A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2007250216B9 (en) | 2006-05-12 | 2011-05-26 | Stryker European Operations Limited | Switching circuit |
WO2009075868A1 (en) * | 2007-12-12 | 2009-06-18 | Cardiac Pacemakers, Inc. | Painless non-stimulating lead impedance measurement |
EP3741424B1 (en) | 2014-02-24 | 2022-05-04 | Element Science, Inc. | External defibrillator |
WO2017035502A1 (en) | 2015-08-26 | 2017-03-02 | Element Science, Inc. | Wearable devices |
US10946207B2 (en) | 2017-05-27 | 2021-03-16 | West Affum Holdings Corp. | Defibrillation waveforms for a wearable cardiac defibrillator |
EP3863511A4 (en) | 2018-10-10 | 2022-04-06 | Element Science, Inc. | BODY-WEARABLE MEDICAL DEVICE WITH DISPOSABLE AND REUSABLE COMPONENTS |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3603811A (en) * | 1969-12-09 | 1971-09-07 | American Optical Corp | Two-terminal bipolar self-powered low current limiter |
CA1096474A (en) * | 1977-10-04 | 1981-02-24 | Melvin A. Lace | Precision speed switch control |
US4745923A (en) * | 1985-11-20 | 1988-05-24 | Intermedics, Inc. | Protection apparatus for patient-implantable device |
US4998975A (en) * | 1989-10-30 | 1991-03-12 | Siemens-Pacesetter, Inc. | Travenously placed defibrillation leads |
US5178140A (en) * | 1991-09-05 | 1993-01-12 | Telectronics Pacing Systems, Inc. | Implantable medical devices employing capacitive control of high voltage switches |
US5607454A (en) * | 1993-08-06 | 1997-03-04 | Heartstream, Inc. | Electrotherapy method and apparatus |
FR2740978B1 (fr) * | 1995-11-10 | 1998-01-02 | Ela Medical Sa | Dispositif medical actif du type defibrillateur/cardioverteur implantable |
US6317628B1 (en) * | 1999-01-25 | 2001-11-13 | Cardiac Pacemakers, Inc. | Cardiac rhythm management system with painless defribillation lead impedance measurement |
US6353758B1 (en) * | 1999-09-29 | 2002-03-05 | Bradford E Gliner | Apparatus and method for delivering a low energy therapeutic pulse to a patient |
-
2001
- 2001-02-13 AT AT01914105T patent/ATE249266T1/de not_active IP Right Cessation
- 2001-02-13 JP JP2001559545A patent/JP4294905B2/ja not_active Expired - Lifetime
- 2001-02-13 US US10/182,746 patent/US6996436B2/en not_active Expired - Lifetime
- 2001-02-13 DE DE60100749T patent/DE60100749T2/de not_active Expired - Lifetime
- 2001-02-13 AU AU39484/01A patent/AU779375B2/en not_active Expired
- 2001-02-13 EP EP01914105A patent/EP1259291B1/en not_active Expired - Lifetime
- 2001-02-13 CN CN01805255A patent/CN1404406A/zh active Pending
- 2001-02-13 WO PCT/IB2001/000439 patent/WO2001060454A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
WO2001060454B1 (en) | 2001-11-08 |
US6996436B2 (en) | 2006-02-07 |
JP2003522614A (ja) | 2003-07-29 |
EP1259291A1 (en) | 2002-11-27 |
AU779375B2 (en) | 2005-01-20 |
WO2001060454A1 (en) | 2001-08-23 |
ATE249266T1 (de) | 2003-09-15 |
EP1259291B1 (en) | 2003-09-10 |
DE60100749T2 (de) | 2004-07-15 |
US20030023276A1 (en) | 2003-01-30 |
CN1404406A (zh) | 2003-03-19 |
AU3948401A (en) | 2001-08-27 |
DE60100749D1 (en) | 2003-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6551233B2 (en) | Magnetic stimulator power and control circuit | |
US5103387A (en) | High voltage converter | |
US20010044640A1 (en) | Semiconductor switch driving circuit | |
GB2227380A (en) | Method of providing a high-voltage current to a chemical solution e.g.for transfection | |
US10014852B2 (en) | High-voltage stacked transistor circuit | |
JP4931995B2 (ja) | スイッチング回路 | |
US3999086A (en) | Drive circuit for a controllable electronic switching element, for example, a power transistor | |
US5534814A (en) | High input impedance gate driver circuit with Miller protection and delayed turnoff | |
JP4294905B2 (ja) | 細動除去器 | |
US5909138A (en) | Fast isolated IGBT driver for high voltage switching circuitry | |
US5550412A (en) | Isolated MOSFET gate drive | |
US4638240A (en) | Base drive circuit for high-power switching transistor | |
CN209805662U (zh) | 适用于高速变频器的igbt驱动电路拓扑结构 | |
US4947055A (en) | Base drive circuit for Darlington-connected transistors | |
US6307419B1 (en) | High frequency bipolar switching transistor | |
US5440440A (en) | High current solid state AC relay with low EMI emission | |
JPH0271686A (ja) | テレビジョン装置の切換型電源 | |
JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
JPH0793812B2 (ja) | 電源内蔵scrゲート駆動回路 | |
JPS61502575A (ja) | 制御可能の静力学的電子遮断スイッチの操作インタ−フェ−ス | |
CA1330359C (en) | Transfection high-voltage controller | |
Meng et al. | Application of insulated gate bipolar transistor in transcranial magnetic stimulation system development | |
JPS63501466A (ja) | ダ−リントン接続型トランジスタの高速スイッチング用駆動回路 | |
JPS5931252B2 (ja) | 半導体スイツチ装置 | |
JPS59205623A (ja) | ポロイダル電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071010 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20071010 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071129 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081014 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4294905 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |