JP4292476B2 - Optical waveguide module and optical information processing apparatus - Google Patents

Optical waveguide module and optical information processing apparatus Download PDF

Info

Publication number
JP4292476B2
JP4292476B2 JP2004236535A JP2004236535A JP4292476B2 JP 4292476 B2 JP4292476 B2 JP 4292476B2 JP 2004236535 A JP2004236535 A JP 2004236535A JP 2004236535 A JP2004236535 A JP 2004236535A JP 4292476 B2 JP4292476 B2 JP 4292476B2
Authority
JP
Japan
Prior art keywords
optical waveguide
layer
semiconductor layer
light incident
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004236535A
Other languages
Japanese (ja)
Other versions
JP2006053472A (en
Inventor
栄二 大谷
修三 佐藤
浩 堀越
英 大鳥居
俊英 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004236535A priority Critical patent/JP4292476B2/en
Publication of JP2006053472A publication Critical patent/JP2006053472A/en
Application granted granted Critical
Publication of JP4292476B2 publication Critical patent/JP4292476B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、光導波モジュール及び光情報処理装置に関するものである。   The present invention relates to an optical waveguide module and an optical information processing apparatus.

現在、LSI(Large Scale Integration:大規模集積回路)チップ内のシリコン上に形成されたトランジスタ、キャパシタなどによりフロントエンドに形成された素子間又はこれら素子のブロック間での信号伝搬及び動作電源供給を行うバックエンドの接続配線は、全て絶縁膜基板上に形成された金属線を介した電気伝送によりなされている。しかし、昨今のスケールの微細化による素子動作速度の高速化、即ちMPU高機能化に伴い、チップ内において必要とされるデータ授受量は著しく高速化かつ大容量化し、その動作クロックは著しく高速化している。   Currently, signal propagation and operation power supply between elements formed on the front end by transistors and capacitors formed on silicon in LSI (Large Scale Integration) chips or between blocks of these elements The back end connection wiring to be performed is all made by electrical transmission through a metal wire formed on the insulating film substrate. However, along with the recent increase in device operation speed due to the miniaturization of the scale, that is, the increase in MPU functionality, the amount of data exchange required in the chip has been significantly increased and the capacity has been increased, and the operation clock has been significantly increased in speed. ing.

なかでも、データや動作クロック信号を電気的に配信するメタル配線には様々な問題が浮上している。それら問題の代表的なものとして、メタル配線の抵抗、寄生容量による信号のRC信号遅延、インピーダンスミスマッチ、EMC/EMI、クロストーク等による信号劣化や伝送エラーなどの問題、及び著しい微細化による信号伝送に要する消費電力の増大、多層化による配線長の増大や歩留りの低下などの問題が挙げられる。   In particular, various problems have emerged in metal wiring that electrically distributes data and operation clock signals. Typical of these problems are the problems of signal degradation and transmission errors due to RC delay of signals due to resistance of metal wiring, parasitic capacitance, impedance mismatch, EMC / EMI, crosstalk, etc., and signal transmission due to significant miniaturization There are problems such as an increase in power consumption required for this, an increase in wiring length due to multilayering, and a decrease in yield.

これまで、高集積化、高速化のためのデザインルールの微細化に伴って配線も微細化を繰り返し、その都度、配置構造の最適化、新素材開発などの様々な手法を駆使し、バックエンド配線の改善、解決に当ってきた。   Up to now, as the design rules for higher integration and higher speed have been refined, the wiring has been repeatedly miniaturized. Every time, the back end is optimized by using various methods such as optimizing the arrangement structure and developing new materials. I came to improve and solve the wiring.

例えば、デザインルールでいうところの0.18μmルール世代から0.13μm世代までは、SiO2を絶縁膜として、アルミニウムをメタル導線とする構造で配線形成されてきたが、0.09μm(90nm)世代では、アルミニウムに代わり比抵抗の低い銅が配線金属材料として採用され、現在量産が開始され始めた最先端プロセスといわれる65nm世代では銅配線に加えて、低誘電率膜を複合的に採用することでトータルの配線RC遅延を低減する構造が用いられている。 For example, from the 0.18 μm rule generation to the 0.13 μm generation in terms of design rules, wiring has been formed with a structure using SiO 2 as an insulating film and aluminum as a metal conductor, but the 0.09 μm (90 nm) generation Then, instead of aluminum, copper with low specific resistance is used as the wiring metal material, and in the 65nm generation, which is said to be the state-of-the-art process that has begun mass production, a low dielectric constant film should be used in combination with copper wiring. Thus, a structure for reducing the total wiring RC delay is used.

しかし、近年、上記のバックエンド配線配置の最適化や銅や低誘電率膜などの新素材開発等の効果も物性的限界に阻まれつつあり、また高度な微細化により配線層数は増大し、今後システムの更なる高機能化を実現するためには、単純な半導体チップのデザインルールに微細化を前提としたシュリンクそのものを見直す必要が生じてきている。近年、これら諸問題を解決すべく様々な抜本対策が提案されているが、以下にその代表的なものを記す。   However, in recent years, the effects of optimizing the back-end wiring arrangement and the development of new materials such as copper and low dielectric constant films have been hampered by physical limitations, and the number of wiring layers has increased due to advanced miniaturization. In order to realize further higher functionality of the system in the future, it has become necessary to review the shrink itself based on the miniaturization of the simple semiconductor chip design rules. In recent years, various drastic measures have been proposed to solve these problems, but the following are representative examples.

例えば、Hy−Brid構造による絶縁膜の実行誘電率の低減、又はバックエンドのリバーススケーリング手法などが挙げられる。後者は、下層の配線をスケーリングのシュリンクに伴い微細化する一方で、上層のグローバル配線、セミグローバル配線を下層の配線とは逆に拡大させることで配線遅延を抑制する構造である。このように、バックエンド配線の最適化構造、材料、プロセスなどが各種考案実施されているが、現在、研究開発段階にある42nmNode以降を想定した場合、素子を微細化するプロセス以前に、素子の動作速度に見合った必要な周波数帯域で十分な伝送容量の情報を伝達するための配線構造は既に破綻しており、絶縁膜とメタルからなる電気的な信号伝送でシュリンクすることに代わる何らかの新しい手法を導入する必要がある。   For example, the effective dielectric constant of the insulating film by the Hy-Brid structure can be reduced, or the back-end reverse scaling method can be used. The latter is a structure that suppresses wiring delay by expanding the upper-layer global wiring and semi-global wiring opposite to the lower-layer wiring while miniaturizing the lower-layer wiring with scaling shrinkage. In this way, various optimization structures, materials, and processes for back-end wiring have been devised and implemented. However, assuming the 42 nm Node and later that are currently in the research and development stage, before the process of miniaturizing the elements, The wiring structure for transmitting sufficient transmission capacity information in the necessary frequency band corresponding to the operating speed has already broken down, and some new method to replace shrinking with electrical signal transmission consisting of insulating film and metal Need to be introduced.

一方、LSIチップ間の信号伝搬において、高分子樹脂からなる光導波路による光配線を用い、電気信号を光変調して信号の伝送速度を大幅に向上させる方法が提案されている。この光導波路は、高分子樹脂からなるクラッド層及びコア層からなり、コア層の屈折率をクラッド層より高くすることで、コア層を光路として機能させる。   On the other hand, in signal propagation between LSI chips, a method has been proposed in which an optical wiring using an optical waveguide made of a polymer resin is used to optically modulate an electric signal to greatly improve the signal transmission speed. This optical waveguide includes a clad layer and a core layer made of a polymer resin, and the core layer functions as an optical path by making the refractive index of the core layer higher than that of the clad layer.

しかしながら、LSIチップ内のシリコン上に形成されたトランジスタ、キャパシタ等によりフロントエンドに形成された素子間又はこれら素子のブロック間での信号伝搬において、上記の光導波路による光接続配線構造を適用した場合では、基幹系の光伝送物理をシュリンクしただけとなり、伝送する出力電気信号のコーデック、MUX・DEMUXなどのシステムアーキテクチャとして必要となる回路チップ以外に、発光素子の駆動回路チップ、発光素子チップ、受光素子チップ、光導波路(光路)、インピーダンスマッチング回路、IV変換回路が物理的に少なくとも必要となり、モノリシックで形成できない限り、これら要素の個数分のチップを減らすことはできない。   However, when the optical connection wiring structure using the above-mentioned optical waveguide is applied in signal propagation between elements formed on the front end by transistors, capacitors, etc. formed on silicon in an LSI chip or between blocks of these elements In addition to shrinking the core optical transmission physics, in addition to the circuit chips required for the system architecture such as the codec for output electrical signals to be transmitted and MUX / DEMUX, the drive circuit chip for the light emitting element, the light emitting element chip, the light receiving An element chip, an optical waveguide (optical path), an impedance matching circuit, and an IV conversion circuit are physically required at least, and the number of chips corresponding to the number of these elements cannot be reduced unless they can be formed monolithically.

従って、全体の動作消費電力は、上記した複数のチップの動作消費電力を単純和として積算して得られること、実装によるアライメント誤差、歩留りの低下、コストが累積すること等が根本的に不可避な問題点として存在する。   Therefore, it is fundamentally inevitable that the overall operation power consumption can be obtained by integrating the operation power consumption of the plurality of chips described above as a simple sum, alignment error due to mounting, yield reduction, and cost accumulation. It exists as a problem.

この問題を解決する手法として、SOI(Silicon On Insulator)構造のウェーハを用いることで、上記した複数の回路チップを部分的に1チップ化して要素の複合機能化、個数削減を図る構造が提案されている(例えば、後記の特許文献1参照。)。   As a technique for solving this problem, a structure has been proposed in which an SOI (Silicon On Insulator) structure wafer is used so that the plurality of circuit chips described above are partially integrated into one chip to achieve a complex function and a reduction in the number of elements. (For example, refer to Patent Document 1 below.)

図8は、SOI構造のウェーハを用いて形成された光配線構造を示す概略断面図である。   FIG. 8 is a schematic cross-sectional view showing an optical wiring structure formed using an SOI structure wafer.

図8に示すように、SOI構造のウェーハを用いた従来例による光配線構造では、第1シリコン層50と、酸化シリコン層(SiO2層)51と、第2シリコン層52とがこの順に積層され、かつ酸化シリコン層51と第1シリコン層50との間に、光導波層(例えばゲルマニウムドープのシリコン層)53が挟持されている。また、第2シリコン層52上にはバイポーラトランジスタ、MOSトランジスタ等の半導体集積回路54が組み込まれている。また、レーザー等の発光素子55が、光導波層53の光入射端面56に対応した位置に配置され、さらに、光導波層53の光出射端面57はミラー面に形成されており、この光出射端面57の中心線の直上にフォトダイオード等の受光素子58が配置されている。 As shown in FIG. 8, in the conventional optical wiring structure using the SOI structure wafer, the first silicon layer 50, the silicon oxide layer (SiO 2 layer) 51, and the second silicon layer 52 are laminated in this order. In addition, an optical waveguide layer (for example, germanium-doped silicon layer) 53 is sandwiched between the silicon oxide layer 51 and the first silicon layer 50. A semiconductor integrated circuit 54 such as a bipolar transistor or a MOS transistor is incorporated on the second silicon layer 52. Further, a light emitting element 55 such as a laser is disposed at a position corresponding to the light incident end face 56 of the optical waveguide layer 53, and the light emitting end face 57 of the optical waveguide layer 53 is formed on a mirror surface. A light receiving element 58 such as a photodiode is disposed immediately above the center line of the end face 57.

この光配線構造の光伝搬メカニズムは、発光素子55から出射された光信号59aをレンズ等の光学部品60で集光し、光導波層53へ導入する。光導波層53へ導入された光信号59bは、光導波層53を導波し、ミラー面の光出射端面57にて垂直方向に偏光され、貫通孔61を通って出射される。出射光59cは、レンズ等の光学部品60によって集光され、光導波層53の光出射端面57の中心線の直上に配置された受光素子58に受光される。   The light propagation mechanism of this optical wiring structure condenses the optical signal 59 a emitted from the light emitting element 55 by the optical component 60 such as a lens and introduces it to the optical waveguide layer 53. The optical signal 59 b introduced into the optical waveguide layer 53 is guided through the optical waveguide layer 53, is polarized in the vertical direction at the light exit end face 57 of the mirror surface, and is emitted through the through hole 61. The emitted light 59c is collected by an optical component 60 such as a lens and received by the light receiving element 58 disposed immediately above the center line of the light emitting end face 57 of the optical waveguide layer 53.

このようなSOI構造のウェーハによる光配線構造を用いることにより、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。   By using such an optical wiring structure with a wafer having an SOI structure, high-speed and low-power consumption operation is possible in a digital circuit, and the operating frequency in a high-frequency circuit can be improved and noise can be reduced. Can be completely suppressed and the occurrence rate of soft errors can be reduced.

WO 2004 / 010192 A2 29. Jan 2004(7頁16行目〜8頁20行目、図1)WO 2004/010192 A2 29. Jan 2004 (7th page, 16th line to 8th page, 20th line, FIG. 1)

しかしながら、上記した従来例によるSOI構造のウェーハによる光配線構造では、別途作製した受光素子及び発光素子をプリント配線基板やLSIチップ上に搭載する形が一般的であり、このような方法では、発光素子(例えばレーザー)から放射された光信号(例えばレーザー光)は通常、所定の角度で広がりながら伝搬していくので、放射された光信号が光導波層の光入射端面より大きく広がり、その結果、光導波層の光入射端面からはみ出した部分の光信号は結合ロスとなってしまう。   However, in the optical wiring structure using the SOI structure wafer according to the conventional example described above, it is common to separately mount a light-receiving element and a light-emitting element on a printed wiring board or LSI chip. Since an optical signal (for example, laser light) emitted from an element (for example, a laser) normally propagates while spreading at a predetermined angle, the emitted optical signal spreads larger than the light incident end face of the optical waveguide layer. The optical signal of the portion that protrudes from the light incident end face of the optical waveguide layer becomes a coupling loss.

また、上述した光信号の広がりによる光結合効率の低下を解決するために、レンズなどの屈折手段や、45度曲げミラーなどの方向変換手段を用い、発光素子から出射された光信号を集光して光導波層に入射させる手段もある。しかしながら、この場合、表面反射や45度曲げによるロスが生じて光信号が減衰する現象が起こり、またアライメントが複雑になる等の問題があった。   Further, in order to solve the above-described decrease in optical coupling efficiency due to the spread of the optical signal, the light signal emitted from the light emitting element is condensed using a refraction means such as a lens or a direction changing means such as a 45-degree bending mirror. There is also a means for making it incident on the optical waveguide layer. However, in this case, there is a problem that a loss due to surface reflection or bending by 45 degrees occurs and an optical signal is attenuated, and alignment is complicated.

本発明は、上述したような問題点を解決するためになされたものであって、その目的は、光結合ロスを低減することができ、アライメントが容易な光導波モジュール及び光情報処理装置を提供することにある。   The present invention has been made to solve the above-described problems, and an object thereof is to provide an optical waveguide module and an optical information processing apparatus that can reduce optical coupling loss and are easily aligned. There is to do.

即ち、本発明は、第1の半導体層、絶縁層及び第2の半導体層とがこの順に積層され、前記第1の半導体層に光導波層が形成されている光導波装置と、この光導波装置の前記光導波層に光を入射させる光入射手段とを有する光導波モジュールにおいて、
前記第2の半導体層から少なくとも前記光導波層に達する凹部が形成され、この凹部 に面した前記光導波層の光入射端面に位置合わせされた状態で前記光入射手段が前記凹 部内に配置されている
ことを特徴とする、光導波モジュールに係るものである。
That is, the present invention provides an optical waveguide device in which a first semiconductor layer, an insulating layer, and a second semiconductor layer are stacked in this order, and an optical waveguide layer is formed on the first semiconductor layer, and the optical waveguide. In an optical waveguide module having light incident means for making light incident on the optical waveguide layer of the device,
A concave portion reaching at least the optical waveguide layer from the second semiconductor layer is formed, and the light incident means is disposed in the concave portion in a state aligned with the light incident end face of the optical waveguide layer facing the concave portion. The present invention relates to an optical waveguide module.

また、本発明の光導波モジュールと、前記光導波層からの出射光を受光する受光手段とを有する、光情報処理装置に係るものである。   Further, the present invention relates to an optical information processing apparatus having the optical waveguide module of the present invention and a light receiving means for receiving light emitted from the optical waveguide layer.

本発明の光導波モジュールによれば、前記第2の半導体層から少なくとも前記光導波層に達する前記凹部が形成され、この凹部に面した前記光導波層の前記光入射端面に位置合わせされた状態で前記光入射手段が前記凹部内に配置されているので、前記光入射手段を前記光導波層の前記光入射端面の近接位置に容易かつ精度良く配置することができる。これにより、従来例のように特にレンズ等の光学部品を設けなくても、効果的に前記光入射手段(光源)からの光信号を前記光導波層に入射させて光結合効率を飛躍的に改善することができ、生産性に優れている。   According to the optical waveguide module of the present invention, the concave portion reaching at least the optical waveguide layer from the second semiconductor layer is formed and aligned with the light incident end face of the optical waveguide layer facing the concave portion. Since the light incident means is disposed in the recess, the light incident means can be easily and accurately disposed in the vicinity of the light incident end face of the optical waveguide layer. Thus, the optical signal from the light incident means (light source) can be effectively incident on the optical waveguide layer, and optical coupling efficiency can be drastically improved without providing any optical components such as a lens as in the conventional example. It can be improved and has excellent productivity.

また、前記光入射手段を前記光導波層の前記光入射端面の近接位置に配置することができるので、前記光入射手段の出力を抑えて低消費電力化が可能となる。   In addition, since the light incident means can be disposed at a position close to the light incident end face of the optical waveguide layer, the output of the light incident means can be suppressed and the power consumption can be reduced.

さらに、レンズ等の光学部品の形成やアライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。   Furthermore, since the cost for forming and aligning optical components such as lenses can be reduced, a low-cost system can be provided.

本発明の光導波モジュールは上述したような優れた効果を奏するので、光通信等の光情報処理装置として好適に用いることができる。   Since the optical waveguide module of the present invention has the excellent effects as described above, it can be suitably used as an optical information processing apparatus such as optical communication.

本発明の光導波モジュールにおいて、前記凹部が前記光導波層から更に前記第1の半導体層まで達していることが好ましい。これにより、前記凹部を一層精度良く形成することができ、またアライメントの精度をより向上することができる。   In the optical waveguide module according to the aspect of the invention, it is preferable that the concave portion further reaches the first semiconductor layer from the optical waveguide layer. Thereby, the said recessed part can be formed more accurately and the precision of alignment can be improved more.

また、前記凹部の深さが、前記光入射手段と前記第2の半導体層とが同等の表面高さとなるように形成され、前記光導波層の前記光入射端面と位置合わせされた状態で前記光入射手段が前記凹部内に配置されているのが好ましい。この場合、前記光入射手段と前記第2の半導体層とが同等の表面高さとなるので、前記光入射手段も含めて前記第2の半導体層上に更に第2の絶縁層を設けても、前記第2の絶縁層の厚さをより薄くすることができ、本発明に基づく光導波モジュール及び光情報処理装置の一層の小型化を図ることができる。   Further, the depth of the recess is formed so that the light incident means and the second semiconductor layer have the same surface height, and is aligned with the light incident end face of the optical waveguide layer. It is preferable that the light incident means is disposed in the recess. In this case, since the light incident means and the second semiconductor layer have the same surface height, even if a second insulating layer is further provided on the second semiconductor layer including the light incident means, The thickness of the second insulating layer can be further reduced, and the optical waveguide module and the optical information processing apparatus according to the present invention can be further miniaturized.

また、前記第2の半導体層上に配線が設けられており、前記光入射手段の電極と前記配線とが接続されているのが好ましい。ここで、前記光入射手段の電極が互いに対向する面にそれぞれ形成されている場合は、前記第2の半導体層上及び前記凹部内に前記配線を設ければよい。   Moreover, it is preferable that wiring is provided on the second semiconductor layer, and the electrode of the light incident means and the wiring are connected. Here, when the electrodes of the light incident means are respectively formed on surfaces facing each other, the wiring may be provided on the second semiconductor layer and in the recess.

また、前記光入射手段の電極が前記第2の半導体層の表面側の面にのみ形成されていてもよく、例えば、前記光入射手段の両電極面の高さが段差によって互いに異なるように形成されていることが好ましい。この場合は、前記光入射手段の電極が前記第2の半導体層の表面側の面にのみ形成されているので、前記配線は前記第2の半導体層上のみに設ければよく、前記配線の形成プロセスをより簡素化することができる。   The electrodes of the light incident means may be formed only on the surface of the second semiconductor layer. For example, the heights of both electrode surfaces of the light incident means are different from each other by a step. It is preferable that In this case, since the electrode of the light incident means is formed only on the surface of the second semiconductor layer, the wiring may be provided only on the second semiconductor layer. The forming process can be further simplified.

また、前記光導波層の屈折率が、前記第1の半導体層及び前記絶縁層の屈折率より高いことが望ましく、これにより前記光導波層にて効果的な光信号の導波を行うことができる。   In addition, it is desirable that the refractive index of the optical waveguide layer is higher than the refractive indexes of the first semiconductor layer and the insulating layer, so that an effective optical signal can be guided in the optical waveguide layer. it can.

具体的には、前記第1の半導体層としてのシリコン基体に不純物元素のドープによって前記光導波層が形成されていることが好ましい。また、前記不純物元素はシリコンよりも屈折率の高い元素であれば良く、例えばゲルマニウムからなるのが好ましい。   Specifically, it is preferable that the optical waveguide layer is formed by doping an impurity element on a silicon substrate as the first semiconductor layer. The impurity element may be an element having a refractive index higher than that of silicon, and is preferably made of germanium, for example.

また、前記シリコン基体に前記光導波層としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層上に、前記絶縁層としての酸化シリコン層及び前記第2の半導体層としてのシリコン層が設けられていることが望ましい。   Further, a germanium-doped silicon layer as the optical waveguide layer is formed on the silicon substrate, and a silicon oxide layer as the insulating layer and a silicon layer as the second semiconductor layer are further formed on the germanium-doped silicon layer. It is desirable to be provided.

そして、前記第2の半導体層に集積回路が形成されていることが好ましい。また、前記集積回路が、少なくとも前記光入射手段の駆動回路を有するのが好ましい。   An integrated circuit is preferably formed in the second semiconductor layer. The integrated circuit preferably includes at least a drive circuit for the light incident means.

さらに、前記光入射手段も含めて前記第2の半導体層上に更に第2の絶縁層が設けられていることが好ましく、前記第2の絶縁層に更に他の集積回路を形成してSiP(System in Package)とすることができる。   Furthermore, it is preferable that a second insulating layer is further provided on the second semiconductor layer including the light incident means, and another integrated circuit is further formed on the second insulating layer to form SiP ( System in Package).

このように、本発明に基づく光導波モジュール及び光情報処理装置はSOI(Silicon On Insulator)構造によるウェーハを用いるので、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。   As described above, since the optical waveguide module and the optical information processing apparatus according to the present invention use a wafer having an SOI (Silicon On Insulator) structure, high-speed and low power consumption operation in a digital circuit is possible, and an operation frequency in a high-frequency circuit is achieved. Can be improved and noise can be reduced, and latch-up can be completely suppressed and the soft error rate can be reduced.

そして、上述したようなSOI構造によるウェーハを用いたことによる効果と共に、前記第2の半導体層から少なくとも前記光導波層に達する前記凹部が形成され、この凹部に面した前記光導波層の前記光入射端面に位置合わせされた状態で前記光入射手段が前記凹部内に配置されているので、前記光入射手段を前記光導波層の前記光入射端面の近接位置に容易かつ高精度に配置することができる。これにより、従来例のように特にレンズ等の光学部品を設けなくても、効果的に前記光入射手段(光源)からの光信号を前記光導波層に入射させて光結合効率を飛躍的に改善することができ、生産性に優れている。   In addition to the effect of using the wafer having the SOI structure as described above, the concave portion reaching at least the optical waveguide layer from the second semiconductor layer is formed, and the light of the optical waveguide layer facing the concave portion is formed. Since the light incident means is disposed in the concave portion in a state of being aligned with the incident end face, the light incident means is easily and highly accurately disposed at a position close to the light incident end face of the optical waveguide layer. Can do. Thus, the optical signal from the light incident means (light source) can be effectively incident on the optical waveguide layer, and optical coupling efficiency can be drastically improved without providing any optical components such as a lens as in the conventional example. It can be improved and has excellent productivity.

また、前記光入射手段を前記光導波層の前記光入射端面の近接位置に配置することができるので、前記光入射手段の出力を抑えて低消費電力化が可能となる。   In addition, since the light incident means can be disposed at a position close to the light incident end face of the optical waveguide layer, the output of the light incident means can be suppressed and the power consumption can be reduced.

さらに、レンズ等の光学部品の形成やアライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。   Furthermore, since the cost for forming and aligning optical components such as lenses can be reduced, a low-cost system can be provided.

本発明は、前記受光手段(例えば、受光素子(光配線やフォトディテクタ等)等)を前記光導波層の光出射端面に位置合わせして配置することにより、前記光導波層に効率良く入射した光信号を次段回路の前記受光手段に入射させるように構成した光通信等の光情報処理に有効に用いることができる。   In the present invention, the light receiving means (for example, a light receiving element (such as an optical wiring or a photodetector)) is disposed in alignment with the light emitting end face of the optical waveguide layer, thereby efficiently entering the light waveguide layer. The present invention can be effectively used for optical information processing such as optical communication configured to cause a signal to be incident on the light receiving means of the next stage circuit.

以下、本発明の好ましい実施の形態を図面を参照して説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

第1の実施の形態
図1は、本発明に基づく光情報処理装置の概略図である。本実施の形態による光情報処理装置1は、本発明に基づく光導波モジュール2と、光導波層3からの出射光を受け入れる受光手段(例えば、フォトダイオード等の受光素子、又は光ファイバー)4とを有する。
First Embodiment FIG. 1 is a schematic diagram of an optical information processing apparatus according to the present invention. The optical information processing apparatus 1 according to the present embodiment includes an optical waveguide module 2 according to the present invention and a light receiving means (for example, a light receiving element such as a photodiode or an optical fiber) that receives light emitted from the optical waveguide layer 3. Have.

本発明に基づく光導波モジュール2は、第1の半導体層5、絶縁層6及び第2の半導体層7とがこの順に積層され、第1の半導体層5に光導波層3が形成されている光導波装置8と、この光導波装置8の光導波層3に光を入射させる光入射手段(例えば、レーザー等の発光素子)9とを有する。そして、第2の半導体層7から少なくとも光導波層3に達する凹部10が形成され、この凹部10に面した光導波層3の光入射端面11に位置合わせされた状態で光入射手段9が凹部10内に配置されている。   In the optical waveguide module 2 according to the present invention, the first semiconductor layer 5, the insulating layer 6, and the second semiconductor layer 7 are laminated in this order, and the optical waveguide layer 3 is formed on the first semiconductor layer 5. An optical waveguide device 8 and a light incident means (for example, a light emitting element such as a laser) 9 for making light incident on the optical waveguide layer 3 of the optical waveguide device 8 are provided. Then, a recess 10 reaching at least the optical waveguide layer 3 from the second semiconductor layer 7 is formed, and the light incident means 9 is recessed with being aligned with the light incident end face 11 of the optical waveguide layer 3 facing the recess 10. 10 is arranged.

本発明の光導波モジュール2において、凹部10は光入射手段9の形状、大きさ等によって任意に設定することができるが、特に、凹部10が光導波層3から更に第1の半導体層5まで達していることが好ましい。これにより、凹部10を一層精度良く形成することができ、またアライメントの精度をより向上することができる。   In the optical waveguide module 2 of the present invention, the concave portion 10 can be arbitrarily set depending on the shape, size, etc. of the light incident means 9. In particular, the concave portion 10 extends from the optical waveguide layer 3 to the first semiconductor layer 5. Preferably reached. Thereby, the recessed part 10 can be formed more accurately and the precision of alignment can be improved more.

図2は、光入射手段9として用いられる発光素子(例えば、ファブリ・ペロー形レーザーダイオード)の概略断面図である。この発光素子9は、n型クラッド層(n−InP)12と、p型クラッド層(p−InP)13と、これらクラッド層12、13に挟持された活性層(n−InGaAsP)14と、p型クラッド層13上の絶縁膜15と、この絶縁膜15上に配されたp電極16と、n型クラッド層12上に配されたn電極17とからなる。例えば、発光素子9の長さ、幅は100〜300μmとし、高さは50〜100μmとし、n電極17及びn型クラッド層12の厚みは2〜3μmとし、活性層14の厚みは1〜2μmとすることができる。   FIG. 2 is a schematic sectional view of a light emitting element (for example, a Fabry-Perot type laser diode) used as the light incident means 9. The light emitting device 9 includes an n-type cladding layer (n-InP) 12, a p-type cladding layer (p-InP) 13, an active layer (n-InGaAsP) 14 sandwiched between the cladding layers 12 and 13, The insulating film 15 on the p-type cladding layer 13, the p-electrode 16 disposed on the insulating film 15, and the n-electrode 17 disposed on the n-type cladding layer 12. For example, the light emitting element 9 has a length and width of 100 to 300 μm, a height of 50 to 100 μm, a thickness of the n-electrode 17 and the n-type cladding layer 12 of 2 to 3 μm, and a thickness of the active layer 14 of 1 to 2 μm. It can be.

そして、図1に示すように、第2の半導体層7上に配線18を設け、また凹部10内に配線18’を設け、発光素子9の電極16と配線18とをワイヤー22等によって接続すればよい。ここで、発光素子9の電極17と配線18’とは、光導波層3の光入射端面11に位置合わせした状態で発光素子9を凹部10内に配置することによって接続することができる。   As shown in FIG. 1, a wiring 18 is provided on the second semiconductor layer 7 and a wiring 18 ′ is provided in the recess 10 so that the electrode 16 of the light emitting element 9 and the wiring 18 are connected by a wire 22 or the like. That's fine. Here, the electrode 17 and the wiring 18 ′ of the light emitting element 9 can be connected by disposing the light emitting element 9 in the recess 10 in a state of being aligned with the light incident end face 11 of the optical waveguide layer 3.

また、光導波層3の屈折率が、第1の半導体層5及び絶縁層6の屈折率より高いことが望ましく、これにより光導波層3にて効果的な光信号20の導波を行うことができる。   In addition, it is desirable that the refractive index of the optical waveguide layer 3 is higher than the refractive indexes of the first semiconductor layer 5 and the insulating layer 6, so that the optical waveguide layer 3 can effectively guide the optical signal 20. Can do.

具体的には、第1の半導体層5としてのシリコン基体に不純物元素のドープによって光導波層3が形成されていることが好ましい。また、前記不純物元素はシリコンよりも屈折率の高い元素であれば良く、例えばゲルマニウムからなるのが好ましい。   Specifically, the optical waveguide layer 3 is preferably formed on the silicon substrate as the first semiconductor layer 5 by doping with an impurity element. The impurity element may be an element having a refractive index higher than that of silicon, and is preferably made of germanium, for example.

また、シリコン基体5に光導波層3としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層3上に、絶縁層6としての酸化シリコン層(SiO2層)及び第2の半導体層7としてのシリコン層が設けられていることが望ましい。 Further, a germanium-doped silicon layer as the optical waveguide layer 3 is formed on the silicon substrate 5, and a silicon oxide layer (SiO 2 layer) as the insulating layer 6 and the second semiconductor are further formed on the germanium-doped silicon layer 3. It is desirable that a silicon layer as the layer 7 is provided.

そして、第2の半導体層7に集積回路19が形成されていることが好ましい。また、集積回路19が、光導波層3への光入射手段9及び光導波層3からの出射光の受光手段4の駆動回路(バイポーラトランジスタ、MOSトランジスタ等)を有するのが好ましい。   An integrated circuit 19 is preferably formed on the second semiconductor layer 7. The integrated circuit 19 preferably has a drive circuit (bipolar transistor, MOS transistor, etc.) for the light incident means 9 to the optical waveguide layer 3 and the light receiving means 4 for the light emitted from the optical waveguide layer 3.

本発明に基づく光導波モジュール2において、ゲルマニウムドープのシリコン層3は、シリコン基体5や酸化シリコン層6よりも屈折率nが高いため、光信号20の導波路として効果的に機能する。ゲルマニウムドープのシリコン層3を通る波長としては970nm以上の近赤外波長域の光であり、一般に1.3μmや1.5μm近傍の波長のレーザーが光源として使われる。   In the optical waveguide module 2 according to the present invention, the germanium-doped silicon layer 3 has a higher refractive index n than the silicon substrate 5 and the silicon oxide layer 6, and therefore effectively functions as a waveguide for the optical signal 20. The wavelength passing through the germanium-doped silicon layer 3 is light in the near-infrared wavelength region of 970 nm or more, and a laser having a wavelength in the vicinity of 1.3 μm or 1.5 μm is generally used as the light source.

本発明に基づく光情報処理装置1の光伝搬メカニズムは、光入射手段(発光素子)9から出射された光信号20が、光導波層3としてのゲルマニウムドープのシリコン層へ光入射端面11から導入される。光導波層3へ導入された光信号20は、光導波層3を導波し、その光出射端面21から出射され、出射された光信号20は、受光手段(受光素子)4によって受光される。   The optical propagation mechanism of the optical information processing apparatus 1 according to the present invention is such that the optical signal 20 emitted from the light incident means (light emitting element) 9 is introduced from the light incident end face 11 into the germanium-doped silicon layer as the optical waveguide layer 3. Is done. The optical signal 20 introduced into the optical waveguide layer 3 is guided through the optical waveguide layer 3 and emitted from the light emitting end face 21, and the emitted optical signal 20 is received by the light receiving means (light receiving element) 4. .

このように、本発明に基づく光導波モジュール2及び光情報処理装置1はSOI(Silicon On Insulator)構造によるウェーハを用いるので、デジタル回路での高速及び低消費電力動作が可能となり、高周波回路での動作周波数の向上及びノイズの低減を図ることができ、ラッチアップの完全抑制やソフトエラー発生率の低減を実現することができる。   As described above, since the optical waveguide module 2 and the optical information processing apparatus 1 according to the present invention use a wafer having an SOI (Silicon On Insulator) structure, high-speed and low-power consumption operation in a digital circuit is possible, and in a high-frequency circuit. The operating frequency can be improved and noise can be reduced, and latch-up can be completely suppressed and the soft error rate can be reduced.

そして、上述したようなSOI構造によるウェーハを用いたことによる効果と共に、第2の半導体層7から少なくとも光導波層3に達する凹部10が形成され、この凹部10に面した光導波層3の光入射端面11に位置合わせされた状態で光入射手段9が凹部10内に配置されているので、光入射手段9を光導波層3の光入射端面11の近接位置に容易かつ精度良く配置することができる。これにより、従来例のように特にレンズ等の光学部品を設けなくても、効果的に光源9からの光信号20を光導波層3に入射させて光結合効率を飛躍的に改善することができ、生産性に優れている。   In addition to the effect of using the wafer having the SOI structure as described above, a recess 10 reaching at least the optical waveguide layer 3 from the second semiconductor layer 7 is formed, and the light of the optical waveguide layer 3 facing the recess 10 is formed. Since the light incident means 9 is disposed in the concave portion 10 while being aligned with the incident end face 11, the light incident means 9 can be easily and accurately disposed near the light incident end face 11 of the optical waveguide layer 3. Can do. As a result, the optical signal 20 from the light source 9 can be effectively incident on the optical waveguide layer 3 and the optical coupling efficiency can be dramatically improved without providing any optical components such as a lens as in the conventional example. And is highly productive.

また、光入射手段9を光導波層3の光入射端面11の近接位置に配置することができるので、光入射手段9の出力を抑えて低消費電力化が可能となる。   Further, since the light incident means 9 can be disposed in the vicinity of the light incident end face 11 of the optical waveguide layer 3, the output of the light incident means 9 can be suppressed and the power consumption can be reduced.

さらに、レンズ等の光学部品の形成やアライメントにかかるコストを低減させることができるため、低価格なシステムの提供が可能となる。   Furthermore, since the cost for forming and aligning optical components such as lenses can be reduced, a low-cost system can be provided.

以下、図3〜図5を参照して本発明に基づく光導波モジュール2及び光情報処理装置1の製造方法の一例を説明する。   Hereinafter, an example of a method for manufacturing the optical waveguide module 2 and the optical information processing apparatus 1 according to the present invention will be described with reference to FIGS.

まず、図3(a)に示すようなシリコン基体(前記第1の半導体層)5に、図3(b)に示すように、前記不純物元素としての例えばゲルマニウムをドープする。ここで、前記不純物元素をイオン導入によってシリコン基体にドープする。イオン注入の際に、イオン照射エネルギーやイオンドープ量を適宜選択すればよいが、例えば、前記イオン照射エネルギーは10keV〜500keVの範囲で適宜選択すればよく、また前記イオンドープ量は1×1015ions/cm2〜1×1017ions/cm2の範囲で適宜選択すればよい。 First, the silicon substrate (the first semiconductor layer) 5 as shown in FIG. 3A is doped with, for example, germanium as the impurity element as shown in FIG. 3B. Here, the impurity element is doped into the silicon substrate by ion introduction. In ion implantation, the ion irradiation energy and the ion doping amount may be appropriately selected. For example, the ion irradiation energy may be appropriately selected in the range of 10 keV to 500 keV, and the ion doping amount is 1 × 10 15. ions / cm 2 ~1 × 10 17 may be appropriately selected in the range of ions / cm 2.

一方、図3(c)に示すように、酸化シリコン層(SiO2)(前記絶縁層)6付きの第2のシリコン基体7’を作製する。 On the other hand, as shown in FIG. 3C, a second silicon substrate 7 ′ with a silicon oxide layer (SiO 2 ) (the insulating layer) 6 is produced.

そして、図3(d)に示すように、図3(b)に示すようなゲルマニウムドープのシリコン基体3に、図3(c)に示すような酸化シリコン層6付きの第2のシリコン基体7’を酸化シリコン層6の側で接合する。次いで、図4(e)に示すように、第2のシリコン基体7’を所定の厚みに研磨加工して前記第2の半導体層としてのシリコン層7を形成し、これを光導波装置8とする。   As shown in FIG. 3 (d), a germanium-doped silicon substrate 3 as shown in FIG. 3 (b) is added to a second silicon substrate 7 with a silicon oxide layer 6 as shown in FIG. 3 (c). 'Is bonded on the silicon oxide layer 6 side. Next, as shown in FIG. 4E, the second silicon substrate 7 ′ is polished to a predetermined thickness to form the silicon layer 7 as the second semiconductor layer. To do.

次に、図4(f)に示すように、イオンミリングや物理的加工によって凹部10を形成する。このとき、凹部10の形状、大きさ等は後の工程で配置する発光素子9の形状、大きさ等に合わせて任意に設定することができ、例えば、光導波層3から更に第1の半導体層5まで達していることが好ましい。   Next, as shown in FIG. 4F, the recess 10 is formed by ion milling or physical processing. At this time, the shape, size, etc. of the recess 10 can be arbitrarily set in accordance with the shape, size, etc. of the light-emitting element 9 to be arranged in a later step. For example, the first semiconductor further from the optical waveguide layer 3 It is preferable that layer 5 is reached.

次に、図4(g)に示すように、第2の半導体層7上及び凹部10内に、発光素子9へ電流を通電するための配線18、18’をメッキ等の手法により形成する。そして、図5(h)に示すように、図2に示すような発光素子9を、光を発光する活性層14と光導波層3の光入射端面11とを凹部10内にアライメントし、配置する。   Next, as shown in FIG. 4G, wirings 18 and 18 ′ for supplying current to the light emitting element 9 are formed on the second semiconductor layer 7 and in the recess 10 by a technique such as plating. Then, as shown in FIG. 5H, the light emitting element 9 as shown in FIG. 2 is arranged by aligning the active layer 14 that emits light and the light incident end face 11 of the optical waveguide layer 3 in the recess 10. To do.

次に、図5(i)に示すように、発光素子9のp電極(図示省略)と配線18とをワイヤー22等を用いて接続する。なお、発光素子9のn電極(図示省略)と配線18’とは、発光素子9を凹部10内に配置することによって接続される。以上のようにして、本発明に基づく光導波モジュール2を容易に作製することができる。   Next, as shown in FIG. 5I, the p-electrode (not shown) of the light-emitting element 9 and the wiring 18 are connected using a wire 22 or the like. The n electrode (not shown) of the light emitting element 9 and the wiring 18 ′ are connected by disposing the light emitting element 9 in the recess 10. As described above, the optical waveguide module 2 according to the present invention can be easily manufactured.

そして、図5(j)に示すように、受光手段4を光導波層3の光出射端面21に位置合わせして配置し、また前記第2の半導体層としてのシリコン層7に集積回路19、特に発光素子9及び受光手段4の駆動回路を組み込む。   Then, as shown in FIG. 5 (j), the light receiving means 4 is arranged in alignment with the light emitting end face 21 of the optical waveguide layer 3, and the integrated circuit 19 is formed on the silicon layer 7 as the second semiconductor layer. In particular, drive circuits for the light emitting element 9 and the light receiving means 4 are incorporated.

以上のようにして、本発明に基づく光導波モジュール2及び光情報処理装置1を容易に作製することができる。   As described above, the optical waveguide module 2 and the optical information processing apparatus 1 according to the present invention can be easily manufactured.

第2の実施の形態
図2に示すような、一般的な単面発光型の半導体レーザーダイオード9は高さが80μm程度であるが、活性層14の位置は片面側に偏っており、n電極17の面から5〜10μmの位置にあることが多い。従って、第1の実施の形態のようにn電極17を凹部10の底面、即ち配線18’と接合する場合、発光素子9の表面高さが、第2の半導体層7の表面高さより数十μm突出することになる。
Second Embodiment As shown in FIG. 2, a general single-surface-emitting semiconductor laser diode 9 has a height of about 80 μm, but the active layer 14 is biased to one side, and an n-electrode It is often at a position of 5 to 10 μm from the 17th surface. Therefore, when the n-electrode 17 is joined to the bottom surface of the recess 10, that is, the wiring 18 ′ as in the first embodiment, the surface height of the light emitting element 9 is several tens of times higher than the surface height of the second semiconductor layer 7. It will protrude by μm.

そこで、本実施の形態では、図6(a)に示すように、凹部10の深さを、発光素子9と第2の半導体層7とが同等の表面高さとなるように形成し、図2に示すような発光素子9を上記の第1の実施の形態とは上下反転させて凹部10内に配置する。   Therefore, in the present embodiment, as shown in FIG. 6A, the depth of the recess 10 is formed so that the light emitting element 9 and the second semiconductor layer 7 have the same surface height. A light emitting element 9 as shown in FIG. 5 is vertically inverted from the first embodiment and arranged in the recess 10.

これにより、発光素子9と第2の半導体層7とが同等の表面高さとなるので、例えば図6(b)に示すように、発光素子9を含む第2の半導体層7上に更に第2の絶縁層23を設け、この第2の絶縁層23上に更に他の集積回路19’を配してSiPを構成しても、第2の絶縁層23をより薄膜化することが可能となり、本発明に基づく光導波モジュール2及び光情報処理装置1の一層の小型化が可能となる。   Thereby, since the light emitting element 9 and the second semiconductor layer 7 have the same surface height, for example, as shown in FIG. 6B, the second semiconductor layer 7 including the light emitting element 9 is further provided with the second surface height. Even if another insulating circuit 23 is provided on the second insulating layer 23 and another integrated circuit 19 ′ is arranged on the second insulating layer 23 to form SiP, the second insulating layer 23 can be made thinner. The optical waveguide module 2 and the optical information processing apparatus 1 according to the present invention can be further miniaturized.

第3の実施の形態
前記光入射手段としての前記発光素子は、図7(a)に示すように、電極16、17が第2の半導体層7の表面側の面にのみ形成されていてもよく、また、両電極16、17面の高さが段差によって互いに異なるように形成されていることが好ましい。この場合、発光素子9の電極16、17が第2の半導体層7の表面側の面にのみ形成されているので、図7(b)に示すように、配線18、18’は第2の半導体層7上のみに設ければよく、配線18、18’の形成プロセスをより簡素化することができる。
Third Embodiment As shown in FIG. 7A, the light emitting element as the light incident means has electrodes 16 and 17 formed only on the surface side of the second semiconductor layer 7. In addition, it is preferable that the heights of the surfaces of both electrodes 16 and 17 are different from each other depending on the level difference. In this case, since the electrodes 16 and 17 of the light emitting element 9 are formed only on the surface of the second semiconductor layer 7, the wirings 18 and 18 ′ are connected to the second semiconductor layer 7 as shown in FIG. It suffices to provide only on the semiconductor layer 7, and the formation process of the wirings 18 and 18 'can be further simplified.

以上、本発明を実施の形態について説明したが、上述の例は、本発明の技術的思想に基づく種々に変形が可能である。   As mentioned above, although embodiment of this invention was described, the above-mentioned example can be variously modified based on the technical idea of this invention.

例えば、ゲルマニウムドープのシリコン層を前記光導波層とする例を述べてきたが、ゲルマニウムドープのシリコン層以外にも酸化シリコン(SiO2)などを前記光導波層として使用することも可能である。例えば、酸化シリコンは透過率が非常に優れており、850nmといった通信用のレーザーの中でも比較的安価に製造されている近赤外レーザー光を低損失で透過させることができる。そこで、酸化シリコンからなる前記光導波層を更に低屈折率の材料からなる層で挟んだ構造とすることにより、上述したゲルマニウムドープのシリコン層と同様にして、酸化シリコンを前記光導波層として効果的に機能させることが可能である。 For example, although an example in which a germanium-doped silicon layer is used as the optical waveguide layer has been described, silicon oxide (SiO 2 ) or the like can be used as the optical waveguide layer in addition to the germanium-doped silicon layer. For example, silicon oxide has a very high transmittance, and can transmit near-infrared laser light manufactured at a relatively low cost among communication lasers of 850 nm with low loss. Therefore, by using a structure in which the optical waveguide layer made of silicon oxide is further sandwiched between layers made of a material having a low refractive index, silicon oxide is effective as the optical waveguide layer in the same manner as the germanium-doped silicon layer described above. Can be functional.

また、図5(j)に示すように、本発明に基づく光導波モジュール2を作製した後、第2の半導体層7に集積回路19を組み込んだ例を説明したが、図4(e)に示した光導波装置8の作製後、第2の半導体層7に集積回路19を組み込んでもよい。   Further, as shown in FIG. 5 (j), an example in which the integrated circuit 19 is incorporated in the second semiconductor layer 7 after the optical waveguide module 2 according to the present invention is manufactured has been described. After manufacturing the optical waveguide device 8 shown, the integrated circuit 19 may be incorporated in the second semiconductor layer 7.

さらに、前記受光手段の配置位置は特に限定されず、上述したように、前記光導波層の前記光出射端面の中心線上に位置合わせして受光素子や光ファイバー等の前記受光手段を配置してもよく、或いは、図8に示すような従来例のように、前記光導波層の前記光出射端面をミラー面に形成し、前記光導波層の光出射端面の中心線の直上に前記受光手段を配置してもよい。この場合、前記光導波層を導波した光信号は、前記光導波層のミラー面の前記光出射端面にて垂直方向に偏光され、貫通孔を通過して、前記光導波層の前記光出射端面の中心線の直上に配置された前記受光手段に受光される。   Furthermore, the arrangement position of the light receiving means is not particularly limited, and as described above, the light receiving means such as a light receiving element or an optical fiber may be arranged in alignment with the center line of the light emitting end face of the optical waveguide layer. Alternatively, or as in the conventional example shown in FIG. 8, the light emitting end face of the optical waveguide layer is formed on a mirror surface, and the light receiving means is disposed immediately above the center line of the light emitting end face of the optical waveguide layer. You may arrange. In this case, the optical signal guided through the optical waveguide layer is polarized in the vertical direction at the light output end face of the mirror surface of the optical waveguide layer, passes through a through-hole, and the light output from the optical waveguide layer. The light is received by the light receiving means arranged immediately above the center line of the end face.

第1の実施の形態による、本発明に基づく光導波モジュール及び光情報処理装置の概略断面図である。It is a schematic sectional drawing of the optical waveguide module and optical information processing apparatus based on this invention by 1st Embodiment. 同、本発明に基づく光導波モジュールに用いられる前記光入射手段としての発光素子の一例の概略断面図である。FIG. 2 is a schematic cross-sectional view of an example of a light emitting element as the light incident means used in the optical waveguide module according to the present invention. 同、本発明に基づく光導波モジュール及び光情報処理装置の製造方法の一例を工程順に示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a method for manufacturing an optical waveguide module and an optical information processing device according to the present invention in the order of steps. 同、本発明に基づく光導波モジュール及び光情報処理装置の製造方法の一例を工程順に示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a method for manufacturing an optical waveguide module and an optical information processing device according to the present invention in the order of steps. 同、本発明に基づく光導波モジュール及び光情報処理装置の製造方法の一例を工程順に示す概略断面図である。FIG. 3 is a schematic cross-sectional view showing an example of a method for manufacturing an optical waveguide module and an optical information processing device according to the present invention in the order of steps. 第2の実施の形態による、本発明に基づく光導波モジュール及び光情報処理装置の概略断面図である。It is a schematic sectional drawing of the optical waveguide module and optical information processing apparatus based on this invention by 2nd Embodiment. 第3の実施の形態による、本発明に基づく光導波モジュール及び光情報処理装置、及び前記光入射手段としての発光素子の他の例を示す概略断面図である。It is a schematic sectional drawing which shows the optical waveguide module and optical information processing apparatus based on this invention, and the other example of the light emitting element as said light incident means by 3rd Embodiment. 従来例による、SOI構造のウェーハを用いた光配線構造の概略断面図である。It is a schematic sectional drawing of the optical wiring structure using the wafer of SOI structure by a prior art example.

符号の説明Explanation of symbols

1…光情報処理装置、2…光導波モジュール、3…光導波層、4…受光手段、
5…第1の半導体層、6…絶縁層、7…第2の半導体層、7’…第2のシリコン基体、
8…光導波装置、9…光入射手段、10…凹部、11…光入射端面、
12…n型クラッド層、13…p型クラッド層、14…活性層、15…絶縁膜、
16…p電極、17…n電極、18、18’…配線、19、19’…集積回路、
20…光信号、21…光出射端面、22…ワイヤー、23…第2の絶縁層
DESCRIPTION OF SYMBOLS 1 ... Optical information processing apparatus, 2 ... Optical waveguide module, 3 ... Optical waveguide layer, 4 ... Light receiving means,
5 ... 1st semiconductor layer, 6 ... Insulating layer, 7 ... 2nd semiconductor layer, 7 '... 2nd silicon base | substrate,
8 ... Optical waveguide device, 9 ... Light incident means, 10 ... Recess, 11 ... Light incident end face,
12 ... n-type cladding layer, 13 ... p-type cladding layer, 14 ... active layer, 15 ... insulating film,
16 ... p electrode, 17 ... n electrode, 18, 18 '... wiring, 19, 19' ... integrated circuit,
20 ... optical signal, 21 ... light emitting end face, 22 ... wire, 23 ... second insulating layer

Claims (15)

第1の半導体層、絶縁層及び第2の半導体層とがこの順に積層され、前記第1の半導体層に光導波層が形成されている光導波装置と、この光導波装置の前記光導波層に光を入射させる光入射手段とを有する光導波モジュールにおいて、
前記第2の半導体層から少なくとも前記光導波層に達する凹部が形成され、この凹部 に面した前記光導波層の光入射端面に位置合わせされた状態で前記光入射手段が前記凹 部内に配置されている
ことを特徴とする、光導波モジュール。
An optical waveguide device in which a first semiconductor layer, an insulating layer, and a second semiconductor layer are stacked in this order, and an optical waveguide layer is formed on the first semiconductor layer, and the optical waveguide layer of the optical waveguide device In an optical waveguide module having light incident means for making light incident on
A concave portion reaching at least the optical waveguide layer from the second semiconductor layer is formed, and the light incident means is disposed in the concave portion in a state aligned with the light incident end face of the optical waveguide layer facing the concave portion. An optical waveguide module characterized by comprising:
前記凹部が前記光導波層から更に前記第1の半導体層まで達している、請求項1に記載した光導波モジュール。   The optical waveguide module according to claim 1, wherein the concave portion further extends from the optical waveguide layer to the first semiconductor layer. 前記凹部の深さが、前記光入射手段と前記第2の半導体層とが同等の表面高さとなるように形成されている、請求項1に記載した光導波モジュール。   2. The optical waveguide module according to claim 1, wherein the depth of the recess is formed such that the light incident means and the second semiconductor layer have an equivalent surface height. 3. 前記第2の半導体層上に配線が設けられており、前記光入射手段の電極と前記配線とが接続されている、請求項1に記載した光導波モジュール。   The optical waveguide module according to claim 1, wherein a wiring is provided on the second semiconductor layer, and an electrode of the light incident means and the wiring are connected. 前記光入射手段の電極が前記第2の半導体層の表面側の面にのみ形成されている、請求項4に記載した光導波モジュール。   The optical waveguide module according to claim 4, wherein the electrode of the light incident means is formed only on the surface of the second semiconductor layer on the surface side. 前記光入射手段の両電極面の高さが段差によって互いに異なるように形成されている、請求項5に記載した光導波モジュール。   The optical waveguide module according to claim 5, wherein heights of both electrode surfaces of the light incident means are different from each other by a step. 前記第2の半導体層に集積回路が形成されている、請求項1に記載した光導波モジュール。   The optical waveguide module according to claim 1, wherein an integrated circuit is formed in the second semiconductor layer. 前記集積回路が、少なくとも前記光入射手段の駆動回路を有する、請求項7に記載した光導波モジュール。   The optical waveguide module according to claim 7, wherein the integrated circuit includes at least a drive circuit for the light incident means. 前記光入射手段も含めて前記第2の半導体層上に更に第2の絶縁層が設けられている、請求項7に記載した光導波モジュール。   The optical waveguide module according to claim 7, wherein a second insulating layer is further provided on the second semiconductor layer including the light incident means. 前記光導波層の屈折率が、前記第1の半導体層及び前記絶縁層の屈折率より高い、請求項1に記載した光導波モジュール。   The optical waveguide module according to claim 1, wherein a refractive index of the optical waveguide layer is higher than a refractive index of the first semiconductor layer and the insulating layer. 前記第1の半導体層としてのシリコン基体に不純物元素のドープによって前記光導波層が形成されている、請求項10に記載した光導波モジュール。   The optical waveguide module according to claim 10, wherein the optical waveguide layer is formed by doping an impurity element on a silicon substrate as the first semiconductor layer. 前記不純物元素がゲルマニウムからなる、請求項11に記載した光導波モジュール。   The optical waveguide module according to claim 11, wherein the impurity element is made of germanium. 前記シリコン基体に前記光導波層としてのゲルマニウムドープのシリコン層が形成され、更にこのゲルマニウムドープのシリコン層上に、前記絶縁層としての酸化シリコン層及び前記第2の半導体層としてのシリコン層が設けられている、請求項11に記載した光導波モジュール。   A germanium-doped silicon layer as the optical waveguide layer is formed on the silicon substrate, and a silicon oxide layer as the insulating layer and a silicon layer as the second semiconductor layer are provided on the germanium-doped silicon layer. The optical waveguide module according to claim 11. 請求項1〜請求項13のいずれか1項に記載した光導波モジュールと、前記光導波層からの出射光を受光する受光手段とを有する、光情報処理装置。   An optical information processing apparatus comprising: the optical waveguide module according to any one of claims 1 to 13; and a light receiving unit configured to receive light emitted from the optical waveguide layer. 前記受光手段が前記光導波層の光出射端面に位置合わせして配置されている、請求項14に記載した光情報処理装置。   The optical information processing apparatus according to claim 14, wherein the light receiving unit is disposed in alignment with a light emitting end face of the optical waveguide layer.
JP2004236535A 2004-08-16 2004-08-16 Optical waveguide module and optical information processing apparatus Expired - Fee Related JP4292476B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004236535A JP4292476B2 (en) 2004-08-16 2004-08-16 Optical waveguide module and optical information processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004236535A JP4292476B2 (en) 2004-08-16 2004-08-16 Optical waveguide module and optical information processing apparatus

Publications (2)

Publication Number Publication Date
JP2006053472A JP2006053472A (en) 2006-02-23
JP4292476B2 true JP4292476B2 (en) 2009-07-08

Family

ID=36030972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004236535A Expired - Fee Related JP4292476B2 (en) 2004-08-16 2004-08-16 Optical waveguide module and optical information processing apparatus

Country Status (1)

Country Link
JP (1) JP4292476B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105066B4 (en) 2015-03-19 2019-09-05 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and bicmos

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007114384A1 (en) * 2006-04-03 2007-10-11 The University Of Tokyo Signal transmitter
JP4656156B2 (en) * 2008-01-22 2011-03-23 ソニー株式会社 Optical communication device
US11181688B2 (en) 2009-10-13 2021-11-23 Skorpios Technologies, Inc. Integration of an unprocessed, direct-bandgap chip into a silicon photonic device
US9496431B2 (en) * 2013-10-09 2016-11-15 Skorpios Technologies, Inc. Coplanar integration of a direct-bandgap chip into a silicon photonic device
TWM453101U (en) * 2012-05-24 2013-05-11 Gem Weltronics Twn Corp Integrated high efficiency lighting device with multi-layered structure
KR102091474B1 (en) * 2013-02-27 2020-03-23 한국전자통신연구원 High-speed optical receiver module and manufacturing method thereof
JP6459722B2 (en) * 2015-03-31 2019-01-30 住友大阪セメント株式会社 Electric circuit board
CN109950295B (en) 2019-04-10 2021-03-23 合肥鑫晟光电科技有限公司 OLED display substrate, OLED display device and brightness compensation method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105066B4 (en) 2015-03-19 2019-09-05 International Business Machines Corporation Monolithic integrated photonics with lateral bipolar and bicmos

Also Published As

Publication number Publication date
JP2006053472A (en) 2006-02-23

Similar Documents

Publication Publication Date Title
US6841842B2 (en) Method and apparatus for electrical-optical packaging with capacitive DC shunts
US20060177173A1 (en) Vertical stacking of multiple integrated circuits including SOI-based optical components
EP2696229A2 (en) Method and system for hybrid integration of optical communication systems
US10818650B2 (en) Semiconductor module and method of manufacturing the same, and method of communication using the same
US20190196099A1 (en) Semiconductor device
JPH0567770A (en) Photoelectronic integrated circuit device
JP4292476B2 (en) Optical waveguide module and optical information processing apparatus
JP2006258835A (en) Optical waveguide module, photoelectric converter and optical waveguide member
CN113272700A (en) Connector plug and active optical cable assembly using same
JP4351965B2 (en) Photoelectric conversion header and optical wiring system
CN111048533A (en) Integrated circuit device including an optoelectronic element
US20240036246A1 (en) Multi-layer planar waveguide interconnects
JP2001044582A (en) Photoelectric mixed wiring board, drive method therefor and electronic circuit device using the same
JP4412105B2 (en) Optical waveguide device
US20060024067A1 (en) Optical I/O chip for use with distinct electronic chip
JP2006041004A (en) Device and element array for photoelectric conversion
KR20080084447A (en) Opto-electric-bus module and manufacturing method of the same
JP2006171157A (en) Optical waveguide device, optical waveguide module, and optoelectric composite device
JP2013012548A (en) Optical module and photo-electric hybrid board
US11300740B1 (en) Optical module package
JP4543956B2 (en) Semiconductor device and electronic apparatus using the same
JP2006053471A (en) Optical waveguide device, fabrication method thereof and optical information processing apparatus
JP2006053473A (en) Optical waveguide module and mounting structure thereof
CN110031931B (en) Semiconductor device with a plurality of transistors
CN115917765A (en) CMOS compatible short wavelength photodetector

Legal Events

Date Code Title Description
RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20070125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090312

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees