JP4291198B2 - Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component - Google Patents

Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component Download PDF

Info

Publication number
JP4291198B2
JP4291198B2 JP2004112664A JP2004112664A JP4291198B2 JP 4291198 B2 JP4291198 B2 JP 4291198B2 JP 2004112664 A JP2004112664 A JP 2004112664A JP 2004112664 A JP2004112664 A JP 2004112664A JP 4291198 B2 JP4291198 B2 JP 4291198B2
Authority
JP
Japan
Prior art keywords
electronic component
ceramic
ceramic green
external terminal
multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004112664A
Other languages
Japanese (ja)
Other versions
JP2005302796A (en
Inventor
政幸 吉田
俊二 青木
純一 須藤
源一 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004112664A priority Critical patent/JP4291198B2/en
Publication of JP2005302796A publication Critical patent/JP2005302796A/en
Application granted granted Critical
Publication of JP4291198B2 publication Critical patent/JP4291198B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、外部電極内蔵層の形成および剥離防止法、ならびにそれを使用する積層型電子部品、多層基板、モジュール等に関する。   The present invention relates to a method for forming an external electrode built-in layer and preventing peeling, and a multilayer electronic component, a multilayer substrate, a module, and the like using the method.

一般に、チップ型電子部品を製造するにあたり、個々の部品にされたチップ型電子部品の端部に、1個毎又は複数個毎に電極材料を塗布し、乾燥した後、焼き付けを実施して外部電極を作製する。   In general, when manufacturing a chip-type electronic component, an electrode material is applied to each end of the chip-type electronic component that is made into individual components, or after being dried, dried, and then baked. An electrode is produced.

この外部電極の作製時に、外部電極材料の塗布前のセラミックチップの角部がエッジ状態となっていると、その部分だけ塗布の厚さが薄くなり、また外部電極材料とセラミックチップとの密着性が落ち、角部の外部電極が欠落或いは剥離し易いという問題がある(図1参照)。   If the corners of the ceramic chip before application of the external electrode material are in an edged state during the production of the external electrode, the thickness of the application will be reduced only at that part, and the adhesion between the external electrode material and the ceramic chip will be reduced. And the external electrodes at the corners are easily missing or peeled off (see FIG. 1).

この問題の解決法として、セラミックチップの状態でバレル研磨等を行なうことにより、セラミックチップの角部に丸み(R)をつける方法が一般的に行なわれている。丸みをつけると外部電極材料の塗布の厚さが極端に薄くなりにくく、また外部電極材料とセラミックチップとの接触面積が増加するため密着性も向上するという利点がある(図2参照)。   As a solution to this problem, a method of rounding (R) the corners of the ceramic chip by performing barrel polishing or the like in the state of the ceramic chip is generally performed. When rounded, there is an advantage that the thickness of the application of the external electrode material is not extremely reduced, and the contact area between the external electrode material and the ceramic chip is increased, so that the adhesion is improved (see FIG. 2).

しかし、そのようなチップの角部に丸みをつけても、近年の電子部品の小型化に伴い、セラミックチップと外部電極材料の接触面積は必然的に少なくなり、外部電極全体が欠落或いは剥離し易いという問題が生じている(図3参照)。   However, even if the corners of such a chip are rounded, the contact area between the ceramic chip and the external electrode material inevitably decreases with the recent miniaturization of electronic components, and the entire external electrode is missing or peeled off. There is a problem that it is easy (see FIG. 3).

この外部電極の剥離の要因としては、外的応力によるもの以外に、ハンダ付や部品の発熱などによる熱応力によるものがあり、電子部品においてはその剥離を防止する対策が求められている。   As a cause of the peeling of the external electrode, there is a factor caused by thermal stress caused by soldering or heat generation of parts in addition to those caused by external stress, and measures for preventing the peeling of electronic parts are required.

そのような電子部品の外部電極の剥離を防止する方法に関して、下記のような先行技術が存在する。
外部電極の内部に導電性シリコンの凹凸を設け、導電性シリコンの弾性により外部電極内に内部剥離を起こさせ、ストレスを吸収するという方法(特許文献1)。内部電極が露出した溝内に充填する絶縁材の剥離に伴い、絶縁材に隣接した外部電極の剥離を誘発するのを防ぐために溝内壁(電子部品本体側)にセラミック粒子による凹凸を設け、絶縁材との接合性を強化する方法(特許文献2)。電子部品の電極と基板のランドの接着(導電性接着剤使用)強度を上げるために電極の接着面に凹凸を形成する方法(特許文献3)。
特開平8−203770 特開2001−244513 特開2002−57187
The following prior art exists regarding the method of preventing peeling of the external electrode of such an electronic component.
A method of providing unevenness of conductive silicon inside the external electrode, causing internal peeling inside the external electrode by the elasticity of conductive silicon, and absorbing stress (Patent Document 1). In order to prevent the external electrode adjacent to the insulating material from being exfoliated with the peeling of the insulating material filled in the groove where the internal electrode is exposed, the inner wall of the groove (on the electronic component main body side) is provided with irregularities made of ceramic particles for insulation. A method for enhancing the bondability with a material (Patent Document 2). A method of forming concavities and convexities on the bonding surface of an electrode in order to increase the bonding strength (using a conductive adhesive) between an electrode of an electronic component and a land of a substrate (Patent Document 3)
JP-A-8-203770 JP2001-244513 JP 2002-57187 A

特許文献1は、外部電極に加わる外力を吸収し、かつ外部電極層の断裂を防止し得る信頼性の高いセラミック電子部品を得る方法に関し、外部電極では、導電ペーストの焼付層からなる第1の電極層の表面上に導電性樹脂からなる第2の電極層が形成されている。第2の電極層は、第1の電極層の表面上に分散して形成されている。Niメッキ層からなる第3の電極層は第1の電極層と直接接合する領域を有する。第3の電極層の表面上にはSnメッキ層からなる第4の電極層が形成されている。第2の電極層は、シリコン系導電性樹脂などを塗布し、硬化処理して形成された導電性樹脂層から構成されている。導電性樹脂層は、他の電極層に比べて低強度であり、かつ弾性度が大きい。従って、外部から加えられるストレスを緩和する作用を奏する。この文献は、外部端子電極の第2層をシリコン系導電樹脂を分散させて形成し、導電性樹脂層と他の電極層との界面での剥離を生じさせることにより、外部からのストレス(機械的応力や熱応力)の緩和を図っている。当該第2層は分散形成であるため、凹凸が形成されている。   Patent Document 1 relates to a method for obtaining a highly reliable ceramic electronic component capable of absorbing external force applied to an external electrode and preventing tearing of the external electrode layer. The external electrode includes a first layer formed of a baking layer of a conductive paste. A second electrode layer made of a conductive resin is formed on the surface of the electrode layer. The second electrode layer is formed dispersed on the surface of the first electrode layer. The third electrode layer made of the Ni plating layer has a region that is directly bonded to the first electrode layer. A fourth electrode layer made of an Sn plating layer is formed on the surface of the third electrode layer. The second electrode layer is composed of a conductive resin layer formed by applying a silicon-based conductive resin or the like and curing it. The conductive resin layer has lower strength and higher elasticity than the other electrode layers. Therefore, the effect | action which relieves the stress applied from the outside is show | played. In this document, the second layer of the external terminal electrode is formed by dispersing a silicon-based conductive resin, and peeling is caused at the interface between the conductive resin layer and the other electrode layer. (Relative stress and thermal stress). Since the second layer is formed by dispersion, irregularities are formed.

特許文献2は、素子本体の異なる側面にそれぞれ設けられ、第1内部電極同士をそれぞれ電気的に接続する第1外部電極、および第2内部電極同士をそれぞれ電気的に接続する第2外部電極を具備し、第1外部電極が形成される素子本体の側面に、第2内部電極の端部が露出する凹溝を形成するとともに、第2外部電極が形成される素子本体の側面に、第1内部電極の端部が露出する凹溝を形成し、凹溝に絶縁体を充填してなり、凹溝の内面に、磁器を構成するセラミック粒子が突出して凹凸が形成されている。この文献は、高温下において高電界、高圧力を印加して長期間連続駆動させた場合、圧電磁器間に形成された凹溝内の絶縁体が劣化し、凹溝と絶縁体との間に隙間が発生し、外部電極がアクチュエータ本体の側面から剥離し易いという問題に対して、凹溝の内面に、前記磁器を構成するセラミック粒子を突出させ凹凸を形成することによって、凹溝と絶縁体の間の隙間の発生を防ぐという発明である。   Patent Document 2 includes a first external electrode that is provided on each of different side surfaces of the element body and electrically connects the first internal electrodes, and a second external electrode that electrically connects the second internal electrodes. A concave groove exposing the end of the second internal electrode is formed on the side surface of the element body where the first external electrode is formed, and the first side electrode is formed on the side surface of the element body where the second external electrode is formed. A concave groove in which the end of the internal electrode is exposed is formed, and the concave groove is filled with an insulator, and ceramic particles constituting the porcelain protrude from the inner surface of the concave groove to form irregularities. In this document, when a high electric field and high pressure are applied at a high temperature and driven continuously for a long time, the insulator in the groove formed between the piezoelectric ceramics deteriorates, and the gap between the groove and the insulator In order to solve the problem that a gap is generated and the external electrode is easily peeled off from the side surface of the actuator body, by forming the irregularities by projecting the ceramic particles constituting the porcelain on the inner surface of the groove, the groove and the insulator It is invention which prevents generation | occurrence | production of the clearance gap between.

特許文献3は、電子部品の電極と、基板のランドとを熱硬化性の導電性接着剤で接合する電子部品実装構造において、電極のランド側の表面には凹凸が形成されてなることを特徴とする発明に関する。この文献は、導電性接着剤の加熱による硬化から、常温に戻すまでの温度変化に伴う接合部への熱ストレスに耐えるように、導電性接着剤とバンプとの固着力を強化し、接着部が剥離しないチップ実装構造及びチップ実装方法であり、基板のランドとを熱硬化性の導電性接着剤で接合する電子部品実装構造において、前記電極のランド側の表面には凹凸が形成されてなることを特徴とするものである。   Patent Document 3 is characterized in that in an electronic component mounting structure in which an electrode of an electronic component and a land of a substrate are joined with a thermosetting conductive adhesive, irregularities are formed on the surface on the land side of the electrode. It relates to the invention. This document reinforces the adhesive force between the conductive adhesive and the bump so that it can withstand thermal stress to the joint due to the temperature change from heating to curing to normal temperature. Is a chip mounting structure and a chip mounting method that do not peel off, and in an electronic component mounting structure in which a land of a substrate is bonded with a thermosetting conductive adhesive, irregularities are formed on the land side surface of the electrode. It is characterized by this.

本発明は、セラミックグリーンシートを積層させる構造に着目し、製品の外部端子電極となる部分とセラミック部分との境界面を、積層するシートの寸法乃至はパターンを各層で変化させて、凹凸状態にして外部電極の剥離や欠落を防止することを目的とする。   The present invention pays attention to the structure in which ceramic green sheets are laminated, and changes the size or pattern of the laminated sheets in each layer at the boundary surface between the part that becomes the external terminal electrode of the product and the ceramic part to make it uneven. The purpose of this is to prevent the external electrodes from peeling off or missing.

セラミックグリーンシートを積層して成るセラミック電子部品において、一般的な外部端子電極の形成方法は、積層されたセラミックグリーンシートを所定の寸法に切断し、バレル研磨などにより内部電極の引き出しを露出させた切断面に導電性ペーストを塗布する方法である。   In a ceramic electronic component formed by laminating ceramic green sheets, a general method for forming external terminal electrodes is to cut the laminated ceramic green sheets to a predetermined size and expose the internal electrode drawer by barrel polishing or the like. In this method, a conductive paste is applied to the cut surface.

本発明は、セラミックグリーンシートに外部端子電極をパターンニングして、積層と共に外部端子電極を形成する方法を採用し、前記切断面に相当する面に凹凸をつけるという着想に基づき、その凹凸をセラミックグリーンシートの寸法を僅かにずらすことによって形成することを特徴とし、この手法により外部電極の剥離や欠落を防止するものである。この方法は、積層後に機械加工で切断し、その後に外部電極を作製するという前記した先行技術の一般的な外部端子電極の形成方法とはその技術的思想において全く相違する発明である。   The present invention employs a method of patterning external terminal electrodes on a ceramic green sheet and forming the external terminal electrodes together with lamination, and based on the idea of forming irregularities on the surface corresponding to the cut surface, the irregularities are made ceramic. It is characterized in that the green sheet is formed by slightly shifting the dimensions, and this method prevents the peeling or missing of the external electrode. This method is an invention that is completely different from the above-described conventional method for forming an external terminal electrode in which the external electrode is formed by cutting after machining and then forming the external electrode.

従って、本発明の一実施態様は、セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
当該セラミックグリーンシートに外部端子電極をパターンニングして、電子部品のセラミック領域と外部端子電極領域との境界に凹凸を設けるように外部端子電極を形成するように積層する工程を含むことを特徴とする積層型電子部品の製造方法である。本発明のもう一つの実施態様は、上記に記載の積層型電子部品の製造方法であって、前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界位置をわずかにずらした状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする方法である。
Therefore, one embodiment of the present invention is a method for manufacturing a multilayer electronic component composed of a laminate of ceramic green sheets,
Including patterning external terminal electrodes on the ceramic green sheet and laminating so as to form external terminal electrodes so as to provide unevenness at the boundary between the ceramic region and the external terminal electrode region of the electronic component, A method for manufacturing a multilayer electronic component. Another embodiment of the present invention is the above-described method for manufacturing a multilayer electronic component, wherein the unevenness slightly shifts a boundary position between the ceramic region and the external terminal electrode region of the electronic component. The external terminal electrode is formed by laminating patterned ceramic green sheets.

本発明の別の実施態様は、上記に記載の積層型電子部品の製造方法であって、前記凹凸が、電子部品のセラミック領域と外部端子電極領域との境界を、その断面方向に傾斜させた状態で、外部端子電極がパターニングされたセラミックグリーンシートを積層することにより形成されることを特徴とする方法である。   Another embodiment of the present invention is the above-described method for manufacturing a multilayer electronic component, wherein the unevenness causes the boundary between the ceramic region and the external terminal electrode region of the electronic component to be inclined in the cross-sectional direction. In this state, the external terminal electrode is formed by laminating patterned ceramic green sheets.

本発明のさらにもう一つの実施態様は、上記に記載の積層型電子部品の製造方法であって、セラミックグリーンシートに包含される外部端子電極のパターンニングが、当該複数種のセラミックグリーンシートを積層することにより外部端子電極と切り代部等の不要領域の境界を略球状の丸み形状とすることを特徴とする方法である。   Yet another embodiment of the present invention is a method for manufacturing a multilayer electronic component as described above, wherein the patterning of external terminal electrodes included in the ceramic green sheet is performed by laminating the plurality of types of ceramic green sheets. By doing so, the boundary between the external terminal electrode and the unnecessary region such as the cutting margin is formed into a substantially spherical round shape.

本発明のさらにもう一つの別の実施態様は、上記に記載の積層型電子部品の製造方法によって形成される積層型セラミック電子部品である。   Yet another embodiment of the present invention is a multilayer ceramic electronic component formed by the method for manufacturing a multilayer electronic component described above.

なお、本明細書で使用する「セラミック領域」とは、積層型電子部品の絶縁部に相当するセラミックグリーンシート積層体における絶縁体領域を意味し、また「不要領域」とは、セラミックグリーンシート積層体における切り代領域或いは消失領域を意味する。   As used herein, “ceramic region” means an insulator region in a ceramic green sheet laminate corresponding to an insulating part of a multilayer electronic component, and “unnecessary region” means a ceramic green sheet laminate. It means the cutting allowance area or disappearance area in the body.

本発明の積層型電子部品の製造方法は、積層型セラミック電子部品の積層構造を利用して電子部品のセラミック領域と外部端子電極領域との境界面に凹凸を形成する点、或いは積層型セラミック電子部品の小型化に対しても対応可能な応用形成方法を持つ点において、小型、かつ低コストで信頼性の高い積層型セラミック電子部品を得ることができ、さらに外部端子電極の剥離、欠落等を有効に防ぐことが出来る。   The method for manufacturing a multilayer electronic component according to the present invention is characterized in that the multilayer structure of the multilayer ceramic electronic component is used to form irregularities on the boundary surface between the ceramic region of the electronic component and the external terminal electrode region, or the multilayer ceramic electronic In terms of having an application forming method that can cope with the miniaturization of parts, it is possible to obtain a small, low-cost and highly reliable multilayer ceramic electronic component, and further, peeling, missing, etc. of external terminal electrodes It can be effectively prevented.

以下、本発明を図面を参照して、詳細に説明する。   Hereinafter, the present invention will be described in detail with reference to the drawings.

図4aは、セラミックグリーンシートに外部端子電極をパターンニングして、積層と共に外部端子電極を形成する方法において、セラミック(絶縁体)部分4と外部電極部分(導電体)5のパターン境界を僅かにずらした複数種のパターンを持つセラミックグリーンシート7を積層することにより、積層型セラミック電子部品を形成する場合に、その断面におけるセラミック部分と外部電極部分の境界が凹凸形状となることを示している。セラミックグリーンシートの形成と積層工程において、セラミック部分と外部電極部分との境界を凹凸形状とするパターンニングを採用することで、セラミック部分と外部電極部分との境界面の表面積が増大し、その結果密着性が顕著に向上し、種々の応力による外部電極の剥離が極めて起こりにくいという高い信頼性をもつ積層型セラミック電子部品を製造できる。   FIG. 4A shows a method of patterning external terminal electrodes on a ceramic green sheet to form external terminal electrodes together with lamination, and slightly pattern boundaries between ceramic (insulator) portions 4 and external electrode portions (conductors) 5. It is shown that when a multilayer ceramic electronic component is formed by laminating ceramic green sheets 7 having a plurality of different patterns, the boundary between the ceramic portion and the external electrode portion in the cross-section is uneven. . In the formation and lamination process of ceramic green sheets, the surface area of the boundary surface between the ceramic part and the external electrode part is increased by adopting patterning that makes the boundary between the ceramic part and the external electrode part uneven. It is possible to manufacture a multilayer ceramic electronic component having high reliability that the adhesion is remarkably improved and the external electrode is hardly peeled off due to various stresses.

実施例1の方法によれば、セラミックグリーンシートのパターン数が内部電極のパターンと外部電極のパターンの組み合せとなり、そのパターンニングが非常に多くなることが懸念される。そこでその対処方法として、セラミック部分と外部電極部分のパターン境界は同じとして実施例1と同様の効果を得る方法を本実施例で示す。   According to the method of Example 1, there is a concern that the number of patterns of the ceramic green sheet is a combination of the pattern of the internal electrode and the pattern of the external electrode, and the patterning becomes very large. Therefore, as a coping method, the present embodiment shows a method for obtaining the same effect as in the first embodiment, assuming that the pattern boundary between the ceramic portion and the external electrode portion is the same.

本実施例では、外部電極領域5を包含するセラミックグリーンシート7において、外部電極領域5とセラミック(絶縁体)領域4との境界に、断面方向から見てテーパをつける。テーパをつける方法の一例として、フォトリソによる溝パターンの形成条件によって、テーパあるいは逆テーパをつけることが可能である。   In this embodiment, in the ceramic green sheet 7 including the external electrode region 5, the boundary between the external electrode region 5 and the ceramic (insulator) region 4 is tapered as viewed from the cross-sectional direction. As an example of the method of tapering, it is possible to taper or reverse taper depending on the groove pattern formation conditions by photolithography.

図4bは片テーパの例であり、その形成方法の例を図5の(a)、(b)に示す。   FIG. 4b shows an example of a single taper, and an example of the forming method is shown in FIGS. 5 (a) and 5 (b).

図5の(a)は基材上にネガ型感光性絶縁体材料8を塗布し、フォトマスク10を用いて上面露光して、現像処理により貫通溝パターンを作製し、ポジ型感光性絶縁体材料(切り代)9を充填し、マスク露光、現像してテーパをつける。これに導電体材料(外部電極)11を充填してセラミックグリーンシートを作製する。   In FIG. 5A, a negative photosensitive insulator material 8 is coated on a substrate, exposed on the top surface using a photomask 10, and a through groove pattern is produced by a development process. The material (cutting allowance) 9 is filled, and mask exposure and development are performed to taper. This is filled with a conductor material (external electrode) 11 to produce a ceramic green sheet.

図5の(b)は基材上にポジ型感光性絶縁体材料(切り代)9を塗布して、同様な処理により外部電極を内蔵するセラミックグリーンシートを作製したものである。   FIG. 5B shows a ceramic green sheet in which a positive photosensitive insulator material (cutting allowance) 9 is applied on a base material and a built-in external electrode is produced by the same process.

これらのセラミックグリーンシート7を積層、プレスして積層体を形成した後、切断或いは消失処理により切り代部を消失させて、焼成して、個々の積層型電子部品を得ることができる。   After laminating and pressing these ceramic green sheets 7 to form a laminated body, the cutting margin is eliminated by cutting or disappearing treatment, and firing is performed to obtain individual multilayer electronic components.

図4cに示す構造における略球状の丸み付け加工層について、バレル研磨工程を省略してかつ滑らかな略球状の丸み形状にするために、以下の工程によって、外部電極領域5と切り代領域6との境界面に角度を設けても良い。   For the substantially spherical rounded layer in the structure shown in FIG. 4c, in order to omit the barrel polishing step and to obtain a smooth substantially spherical round shape, the external electrode region 5 and the cutting margin region 6 are formed by the following steps. An angle may be provided on the boundary surface.

図6の工程では、露光・現像時の条件により、材料の境界にテーパをつけ、そのテーパが連続するように複数のセラミックグリーンシートを積層することにより、より滑らかな略球状の丸み形状を得ることができ、さらに反対側のテーパが絶縁体層に食い込む形となり、より高い密着強度が得られる。   In the process of FIG. 6, a smoother substantially spherical round shape is obtained by tapering the boundary of the material according to the conditions at the time of exposure and development and laminating a plurality of ceramic green sheets so that the taper is continuous. Furthermore, the taper on the opposite side bites into the insulator layer, and higher adhesion strength is obtained.

図6の(a)に示すように、基材上にネガ型感光性絶縁体材料12を塗布し、フォトマスク10を用いて上面露光して、現像処理により貫通溝パターンを作製し、ポジ型感光性絶縁体材料(切り代)13を充填し、マスク露光、現像してテーパをつける。これに導電体材料(外部電極)14を充填してセラミックグリーンシートを作製する。   As shown in FIG. 6 (a), a negative photosensitive insulator material 12 is applied on a substrate, exposed on the top surface using a photomask 10, and a through groove pattern is produced by a development process. A photosensitive insulating material (cutting allowance) 13 is filled, masked and developed to taper. This is filled with a conductor material (external electrode) 14 to produce a ceramic green sheet.

図6の(b)に示すように、基材上にポジ型感光性絶縁体材料(切り代)13を塗布し、フォトマスクを使用して上面露光して、現像処理により貫通溝パターンを作製し、これに導電体材料(外部電極)14を充填し、得られたシートをフォトマスクを使用して露光、現像してセラミックスラリー12を充填する。ここで、導電体材料を充填したシートは、スラリー充填性に応じて反転させているが、目的とする角度によっては反転は不要であり、或いは最初から逆テーパをつけても良い。   As shown in FIG. 6 (b), a positive photosensitive insulator material (cutting allowance) 13 is applied on a base material, the top surface is exposed using a photomask, and a through groove pattern is produced by development processing. Then, a conductive material (external electrode) 14 is filled therein, and the obtained sheet is exposed and developed using a photomask to fill the ceramic slurry 12. Here, the sheet filled with the conductor material is inverted depending on the slurry filling property, but depending on the target angle, the inversion is not necessary, or a reverse taper may be provided from the beginning.

図6の(c)は、基材上にポジ型感光性絶縁体材料13を塗布し、図6の(a)と同様にして、テーパをつけたものである。この図6の(c)においては、二度目のフォトマスクによる露光前に、後の電極ペーストの充填性に応じて反転させているが、目的とする角度によっては反転は不要であり、或いは最初から逆テーパをつけても良い。   FIG. 6C shows a case where a positive photosensitive insulator material 13 is applied on a substrate and is tapered in the same manner as in FIG. 6A. In FIG. 6C, before the second exposure with the photomask, the inversion is performed according to the filling property of the subsequent electrode paste. However, the inversion is unnecessary depending on the target angle, or the first A reverse taper may be applied.

これらの各セラミックグリーンシート7を積層型電子部品の角部が略球状の丸み形状となるようにパターンニングして積層し、プレスして積層体を形成した後、切断或いは消失処理により切り代部を消失させて、焼成して、個々の積層型電子部品を得ることができる。   Each of these ceramic green sheets 7 is patterned and laminated so that the corners of the multilayer electronic component have a substantially spherical round shape, and after pressing to form a laminate, a cutting margin is formed by cutting or disappearing treatment. Can be eliminated and fired to obtain individual multilayer electronic components.

なお、露光・現像において、そのパターン境界にテーパをつけることは公知である。例えば、ネガ型感光性の材料に対しては、露光量が多目でかつ弱い現像(例えばスプレー現象におけるスプレー圧が低い、またはスプレー時間が短い場合、或いはその両方)である場合には、テーパをつけることが出来る。一方、露光量が通常でかつ強い現像(スプレー圧が高い、またはスプレー時間が長い場合、或いはその両方)である場合には、逆テーパをつけることが出来る。上記の組み合わせを駆使することにより略球状の丸み形状を形成するために所望の角度を得ることが出来るが、勿論材料、厚さにも依存するので、目的とする略球状の丸みに対して最適範囲が決定される。   It is well known that the pattern boundary is tapered in exposure / development. For example, for negative photosensitive materials, the taper is used when the exposure amount is large and the development is weak (for example, when the spray pressure in the spray phenomenon is low and / or when the spray time is short). Can be attached. On the other hand, when the exposure amount is normal and the development is strong (when the spray pressure is high and / or the spray time is long, or both), a reverse taper can be provided. By making full use of the above combination, a desired angle can be obtained to form a substantially spherical round shape, but of course it depends on the material and thickness, so it is optimal for the desired substantially spherical round shape. A range is determined.

さらに、図5および図6において使用するフォトマスクも、目的とするセラミックグリーンシートのパターン形状に応じて、種々のパターンのフォトマスクが任意に選択される。   Further, as the photomasks used in FIGS. 5 and 6, various patterns of photomasks are arbitrarily selected according to the target ceramic green sheet pattern shape.

また、切り代の材料は任意に選択できるが、水洗、熱、フォトリソなどの所定の処理により消失する材料であれば、切断工程をなくすことができる点において好ましい。   The material for the cutting allowance can be selected arbitrarily, but any material that disappears by a predetermined treatment such as washing with water, heat, photolithography, etc. is preferable in that the cutting step can be eliminated.

本発明の積層型電子部品の製造方法は、チップ型セラミック電子部品の積層構造を利用して境界面に凹凸などを形成させ、チップ型セラミック電子部品の小型化に対しても対応可能な応用形成方法を持つことから、積層型電子部品、多層基板、モジュール等に好適に使用できる。   The manufacturing method of the multilayer electronic component according to the present invention uses the multilayer structure of the chip-type ceramic electronic component to form irregularities on the boundary surface, and can be applied to reduce the size of the chip-type ceramic electronic component. Since it has a method, it can be suitably used for multilayer electronic components, multilayer substrates, modules and the like.

電子部品の角部がエッジである場合の外部電極の欠損/剥離状態の一例を示す。An example of the defect / peeling state of the external electrode when the corner of the electronic component is an edge is shown. 電子部品の角部を丸めた場合の外部電極の付着状態を示す。The adhesion state of the external electrode when the corner of the electronic component is rounded is shown. 電子部品の小型化による外部電極の剥離状態の一例を示す。An example of the peeling state of the external electrode by miniaturization of an electronic component is shown. 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。An example of the contact | adherence state of the external electrode and ceramic part of the laminated body of the ceramic green sheet of this invention is shown. 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。An example of the contact | adherence state of the external electrode and ceramic part of the laminated body of the ceramic green sheet of this invention is shown. 本発明のセラミックグリーンシートの積層体の外部電極とセラミック部分との密着状態の一例を示す。An example of the contact | adherence state of the external electrode and ceramic part of the laminated body of the ceramic green sheet of this invention is shown. セラミックグリーンシート積層体を構成する層の形成方法を示す。The formation method of the layer which comprises a ceramic green sheet laminated body is shown. セラミックグリーンシート積層体を構成する層の別の形成方法を示す。Another method for forming the layers constituting the ceramic green sheet laminate will be described.

符号の説明Explanation of symbols

1: 外部電極
2: 内部電極
3: 絶縁体
4: 絶縁体
5: 導電体(外部電極)
6: 切り代部
7: セラミックグリーンシート
8、12: ネガ型感光性絶縁体
9、13: ポジ型感光性絶縁体(切り代)
10: フォトマスク
11、14: 導電体(外部電極)
1: External electrode 2: Internal electrode 3: Insulator 4: Insulator 5: Conductor (external electrode)
6: Cutting margin 7: Ceramic green sheet 8, 12: Negative photosensitive insulator 9, 13: Positive photosensitive insulator (cutting margin)
10: Photomask 11, 14: Conductor (external electrode)

Claims (5)

セラミックグリーンシートの積層体から構成される積層型電子部品の製造方法であって、
当該セラミックグリーンシートに外部端子電極と不要領域をパターンニングして、電子部品のセラミック領域と外部端子電極領域との境界を、その断面方向に傾斜させた状態をフォトリソによって形成し、
前記外部端子電極がパターンニングされたセラミックグリーンシートを積層、プレスする工程を含むことを特徴とする、積層型電子部品の製造方法。
A method for producing a multilayer electronic component comprising a laminate of ceramic green sheets,
The ceramic green sheet external terminal electrodes and the unnecessary area is patterned in the boundary of the electronic component of the ceramic region and the external terminal electrode regions, formed by photolithography a state of being inclined to the cross-sectional direction,
A method of manufacturing a multilayer electronic component, comprising: laminating and pressing ceramic green sheets on which the external terminal electrodes are patterned.
セラミックグリーンシートに包含される外部端子電極のパターンニングが、複数種の前記セラミックグリーンシートを積層することにより、
前記外部端子電極領域と前記不要領域との境界を略球状の丸み形状とし、
前記外部端子電極領域と前記セラミック領域との断面方向の境界を凹凸状態とすることを特徴とする、請求項1に記載の積層型電子部品の製造方法。
The patterning of the external terminal electrode included in the ceramic green sheet is obtained by laminating a plurality of types of the ceramic green sheets.
The boundary between the external terminal electrode region and the unnecessary area are substantially spherical rounded shape,
2. The method for manufacturing a multilayer electronic component according to claim 1, wherein a boundary in a cross-sectional direction between the external terminal electrode region and the ceramic region is in an uneven state .
少なくとも絶縁体、内部電極用導電体、外部電極用導電体、および消失材料が、積層した後に積層型電子部品の角部となる部分が略球状の丸み形状となるようにパターンニングされ、At least the insulator, the conductor for internal electrodes, the conductor for external electrodes, and the disappearing material are patterned so that the portions that become the corners of the multilayer electronic component after being laminated have a substantially spherical round shape,
さらに前記積層型電子部品のセラミック領域と外部端子電極領域との境界に凹凸を、その断面方向に傾斜させてパターンニングされ、Furthermore, unevenness is formed at the boundary between the ceramic region of the multilayer electronic component and the external terminal electrode region, and is patterned by inclining in the cross-sectional direction,
前記略球状の丸み部分の外側であって、前記略球状の丸み部分に連続して、前記セラミックグリーンシートの積層体を積層型電子部品を構成する領域各々の周囲に、前記電子部品を構成する材料とは異なる材料からなる消失層を前記セラミックグリーンシートを貫通した状態に形成する工程;The electronic component is formed around each of the regions constituting the multilayer electronic component, the laminated body of the ceramic green sheets being outside the substantially spherical round portion and continuously with the substantially spherical round portion. Forming a vanishing layer made of a material different from the material so as to penetrate the ceramic green sheet;
前記セラミックグリーンシートの複数枚を積層して、セラミックグリーンシートの積層体の厚み方向に貫通して前記消失材料がパターンニングされるように積層する工程;およびLaminating a plurality of ceramic green sheets and laminating so that the disappearing material is patterned through the thickness direction of the ceramic green sheet laminate; and
該前記セラミックグリーンシートの積層体を特定な処理によって消失材料からなる領域を消失させると同時に外力を与えることなく個々の積層型電子部品に分離する工程からなる積層型電子部品の製造方法。A method for producing a laminated electronic component comprising a step of erasing a region made of a disappearing material by a specific treatment and simultaneously separating the ceramic green sheet laminate into individual laminated electronic components without applying an external force.
請求項1乃至に記載の積層型電子部品の製造方法によって形成される、積層型セラミック電子部品。 To claims 1 to 3 is formed by the manufacturing method of the multilayer electronic component according multilayer ceramic electronic component. セラミックグリーンシートの積層体から構成される積層型セラミック電子部品であって、A multilayer ceramic electronic component composed of a laminate of ceramic green sheets,
セラミック領域と外部端子電極領域の積層断面方向の境界に、積層されたセラミックグリーンシート各々の厚さと同じ寸法の凹凸が複数形成されていることを特徴とする積層型セラミック電子部品。  A multilayer ceramic electronic component, wherein a plurality of irregularities having the same dimensions as the thickness of each of the laminated ceramic green sheets are formed at a boundary of the ceramic region and the external terminal electrode region in the laminated cross-sectional direction.
JP2004112664A 2004-04-07 2004-04-07 Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component Expired - Fee Related JP4291198B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004112664A JP4291198B2 (en) 2004-04-07 2004-04-07 Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004112664A JP4291198B2 (en) 2004-04-07 2004-04-07 Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component

Publications (2)

Publication Number Publication Date
JP2005302796A JP2005302796A (en) 2005-10-27
JP4291198B2 true JP4291198B2 (en) 2009-07-08

Family

ID=35333970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004112664A Expired - Fee Related JP4291198B2 (en) 2004-04-07 2004-04-07 Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component

Country Status (1)

Country Link
JP (1) JP4291198B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101361146B (en) 2006-01-16 2011-09-07 株式会社村田制作所 Method for manufacturing inductor
JP6508156B2 (en) * 2016-09-26 2019-05-08 株式会社村田製作所 Method of manufacturing laminated electronic component
JP6914066B2 (en) * 2017-03-21 2021-08-04 株式会社村田製作所 Laminated electronic components
JP7347037B2 (en) * 2019-09-06 2023-09-20 Tdk株式会社 Manufacturing method of electronic components

Also Published As

Publication number Publication date
JP2005302796A (en) 2005-10-27

Similar Documents

Publication Publication Date Title
TWI412047B (en) Ceramic electronic component
JP6405327B2 (en) Multilayer ceramic capacitor
JP2005197530A (en) Laminated ceramic electronic part
TW201933394A (en) Multilayer ceramic capacitor
US7932600B2 (en) Electrical connecting structure and bonding structure
JP2007311505A (en) Multilayer module with case
JP2007067239A (en) Chip-type capacitor
JP4291198B2 (en) Method for forming external electrode built-in layer and preventing peeling, and method for manufacturing multilayer electronic component
JP2007258410A (en) Wiring board connecting structure and its manufacturing method
JP2007073883A (en) Chip capacitor
JP2006287063A (en) Electronic part
JP2004104091A (en) Laminated ceramic electronic component and its manufacturing method
JP4291187B2 (en) Method for forming external electrode built-in layer and method for manufacturing multilayer electronic component using the same
JP2005217126A (en) Manufacturing method for capacitor
JP2019024062A (en) Wiring board
JP2003282305A (en) Chip resistor and its manufacturing method
JP2011040612A (en) Electronic component, and method of manufacturing the same
JP2005032931A (en) Substrate, manufacturing method thereof, and electronic circuit device
WO2018150781A1 (en) Thin film device and method for manufacturing thin film device
JP2003347738A (en) Multilayer wiring board and method for its manufacture
JP2006041319A (en) Surface-mounted multiple capacitor and mounting structure thereof
JP2013165149A (en) Multilayer ceramic substrate and manufacturing method of the same
JP2004111769A (en) Electronic component mounting board
JP4797362B2 (en) Multilayer electronic components
JP4457739B2 (en) Electronic component and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090318

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090402

R150 Certificate of patent or registration of utility model

Ref document number: 4291198

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees