JP4283215B2 - マルチキャリア信号のピーク対平均電力比を低減するための方法および装置 - Google Patents

Description

本発明は、概ね、無線通信の分野、とくに、マルチキャリア通信に関する。

送信機と受信機との間の通信チャネルは、何本かの搬送波のバンドルによって伝送される。搬送波は、伝送前に合成され、増幅される。伝送信号の増幅に使用される電力増幅器は、制限された線形動作範囲をもつ。一般に、電力増幅器がその線形動作範囲内で動作すると、増幅器において生成される望ましくない相互変調積が低減する。電力増幅器をその線形動作範囲内に維持するために、入力信号のピーク対平均比（peak to average ratio, PAR）は低レベルに維持される。１つ以上の方法および装置は、米国特許第6,044,103号および第6,310,869号、並びに米国公開番号第2001/0038065号に開示されており、ここでは、この全てを参考文献として取り上げている。マルチキャリア伝送の場合、各個々の搬送波信号および合成信号を実質的に処理しなければ、合成信号のＰＡＲを制御できない。したがって、マルチキャリア伝送システムにおいて、合成信号のＰＡＲを低減するための方法および装置が必要とされている。

マルチキャリア合成信号のピーク対平均電力比を低減するための方法および装置を開示する。制御システムは、マルチキャリア信号内の搬送波数を判断し、搬送波数を拡散するのに使用される拡散系列のチップ時間を判断し、判断された搬送波数と判断されたチップ時間とに基づいて、搬送波数の各々の遅延時間を判断する。遅延ブロックは、搬送波数を、判断された遅延時間分、遅延する。合成器は、遅延搬送波を合成し、低減されたピーク対平均電力比のマルチキャリア信号を生成する。送信機は、低減されたピーク対平均電力比のマルチキャリア信号を送信する。送信機は、送信前に、低減されたピーク対平均電力比のマルチキャリア信号を増幅するための増幅器を含む。

本発明の特徴、性質、および長所は、別途記載される詳細な記述から、図面と共に参照するとき、同じ参照符号により全体的に対応して同定され、より明らかになるであろう。

本発明の種々の実施形態は、符号分割多元接続（code division multiple access, CDMA）技術にしたがって動作する無線通信システムに取入れられる。ＣＤＭＡ技術は、米国電気通信工業会（Telecommunication Industry Association, TIA）および他の標準機構によって発行される種々の標準規格に開示され、記載されている。このような標準規格は、TIA/EIA-95標準規格、TIA/EIA-IS-2000標準規格、IMT-2000標準規格、UMTS、およびWCDMA標準規格を含み、この全ては参考文献として取り上げる。データ通信システムも、“TIA/EIA/IS-856 cdma2000 High Rate Packet Data Air Interface Specification”（ここでは、参考文献として取り上げている）に詳細に記載されている。標準規格のコピーは、ワールドワイドウエブのアドレス（http://www.3gpp2.org）にアクセスすることによって、またはＴＩＡ（Standards and Technology Department, 2500 Wilson Boulevard, Arlington, VA 22201, United States of America）に連絡することによって得られる。標準規格は、一般に、ＵＭＴＳ標準規格（ここでは参考文献として取り上げられる）として識別され、3GPP Support Office（650 Route des Lucioles-Sophia Antipolis, Volbonne-France）に連絡することによって得られる。

概ね記載したように、本発明の種々の態様は、低減されたピーク対平均電力比（ＰＡＲ）のマルチキャリア信号を生成することができる。本発明の少なくとも１つの態様にしたがうと、遅延要素を使用して、マルチキャリア信号の各搬送波を遅延量分、遅延した後で、信号を合成する。生成された信号は、低減されたＰＡＲをもつ。電力増幅器は、線形動作領域内にとどまる一方で、生成された信号を増幅する。

ここに記載されている１つ以上の例示的な実施形態は、ディジタル無線通信システムに関連して示されている。本発明の種々の実施形態は、この関連において使用するのが効果的であるが、異なる環境または構成に取入れてもよい。さらに加えて、本発明の種々の実施形態は、周波数分割多元接続（frequency division multiple access, FDMA）技術にしたがって動作する通信システムを含む。ＦＤＭＡシステムでは、異なる周波数のいくつかの搬送波を合成して、マルチキャリア信号を形成する。マルチキャリア信号は、通信に使用される。一般に、ここに記載されている種々のシステムは、ソフトウエア制御プロセッサ、集積回路、またはディスクリートな論理を使用して形成される。本出願全体で参照されるデータ、命令、コマンド、情報、信号、シンボル、およびチップは、電圧、電流、電磁波、磁界または粒子、光の界または粒子、あるいはその組み合わせによって適切に表わされる。さらに加えて、各ブロック図に示されているブロックは、ハードウエアまたは方法のステップを表わす。

図１は、通信システム100の全体的なブロック図を示し、通信システム100は、符号分割多元接続（code division multiple access, CDMA）通信システムの標準規格にしたがって動作できる一方で、本発明の種々の実施形態を取入れることができる。通信システム100は、音声、データ、またはこの両者の通信に対応する。一般に、通信システム100は、基地局（base station, BS）101を含み、基地局101は、移動局102ないし104(mobile station, MS)のような多数の移動局間、並びに移動局102ないし104と、公衆交換電話およびデータネットワーク105との間に通信リンクを与える。本発明の主な技術的範囲および種々の特長から逸脱しないならば、図１の移動局は、データアクセス端末（access terminal, AT）と呼ばれ、基地局は、アクセスネットワーク（access network, AN）と呼ばれる。基地局101は、基地局制御装置およびベーストランシーバシステムのような多数の構成要素を含む。このような構成要素は、簡潔化のために示されていない。基地局101は、他の基地局、例えば、基地局160と通信する。移動交換局（mobile switching center, MSC）199は、通信システム100の種々の動作態様を、ネットワーク105、基地局101、および160間の迂回中継197に関係して制御する。

基地局101は、受信可能領域内の各移動局と、基地局101から伝送された順方向リンク信号によって通信する。移動局102ないし104に宛てられた順方向リンク信号を加算して、順方向リンク信号106を形成する。順方向リンク信号106は、マルチキャリア順方向リンク信号である。順方向リンク信号106を受信した移動局102ないし104の各々は、順方向リンク信号106を復号し、そのユーザに宛てられた情報を抽出する。基地局160も、受信可能領域内の移動局と基地局160から伝送された順方向リンク信号によって通信する。移動局102ないし104は、対応する逆方向リンク117によって、基地局101および160と通信する。各逆方向リンク117は、逆方向リンク信号によって維持される。逆方向リンク信号は、例えば、各移動局102ないし104に宛てられた逆方向リンク信号107ないし109である。逆方向リンク信号107ないし109は、１つの基地局に宛てられているが、他の基地局で受信されることもある。

基地局101および160は、共通の移動局と同時に通信してもよい。例えば、移動局102は、基地局101および160に近い距離にあり、両基地局101および160との通信を維持することができる。順方向リンク161上では、基地局101は順方向リンク信号106によって、基地局160は順方向リンク信号161によって伝送する。逆方向リンク117上では、移動局102は逆方向リンク信号107によって伝送し、逆方向リンク信号107は、両基地局101および160によって受信される。移動局102へデータパケットを伝送するために、基地局101および160の一方を選択して、データパケットを移動局102へ伝送する。逆方向リンク上では、両基地局101および160は、移動局102からのトラヒックデータ伝送を復号することを試みる。

通信システム100は、また、種々のチャネルを適切に復号するためのパイロットチャネルの使用を採用する。パイロットチャネルは、一連の所定のデータを含む。受信機は、パイロットチャネルを受信し、伝搬チャネルの種々の特徴を判断する。特徴の１つは、パイロットチャネルの搬送波対干渉比（Ec/Io）である。パイロットチャネルは、他の受信信号を復号するのに使用される。順方向および逆方向リンクは、パイロットチャネルをもつ。順方向リンク上で、基地局は、受信可能領域内の全移動局へパイロットチャネルを伝送する。逆方向リンク上で、各移動局は、逆方向リンクチャネルとパイロットチャネルとを合成する。

図２は、受信したＣＤＭＡ信号を処理して、復調するのに使用される受信機200のブロック図を示している。受信機200は、逆方向および順方向リンク信号上の情報を復号するのに使用される。受信（Rx）サンプルは、ＲＡＭ204内に記憶される。受信サンプルは、無線周波数／中間周波数（radio frequency/intermediate frequency, RF/IF）システム290およびアンテナシステム292によって生成される。ＲＦ／ＩＦシステム290およびアンテナシステム292は、マルチキャリア信号を受信し、受信信号のＲＦ／ＩＦ処理をするための1つ以上の構成要素を含む。例えば、ＲＦ／ＩＦシステム290は、ＲＦ／ＩＦシステム290Aおよび290Bを含み、各々は、受信機チェーンであると考えられる。３つ以上の受信機チェーンも使用してよい。アンテナシステム292の各要素は、マルチキャリア信号を受信し、受信マルチキャリア信号を、ＲＦ／ＩＦシステム290内の受信機チェーンへ送る。各受信機チェーンを個々の搬送波周波数へ同調させ、受信したマルチキャリア信号内の搬送波の１つ以上を処理する。ＲＦ／ＩＦシステム290は、従来のＲＦ／ＩＦ受信機であってもよい。ＲＦ／ＩＦシステム290は、“ゼロ”中間周波数（zero intermediate frequency, ZIF）受信機であってもよい。受信ＲＦ信号はフィルターにかけられ、ダウンコンバートされ、ディジタル形式にされ、ベースバンド周波数においてＲＸサンプルを形成する。サンプルは、マルチプレクサ（multiplexer, mux）202へ供給される。マルチプレクサ202の出力は、サーチャ装置206およびフィンガー素子208に供給される。サーチャ装置206は、制御システム210に接続される。フィンガー素子208は、合成器212に接続され、合成器212は復号器214に接続される。制御システム210は、ソフトウエアによって制御されるマイクロプロセッサであるか、あるいは同一集積回路または異なる集積回路上に配置される。復号器214の復号機能は、ターボ復号器または他の適切な復号アルゴリズムにしたがう。

動作中に、受信サンプルは、マルチプレクサ202に供給される。マルチプレクサ202は、サンプルをサーチャ装置206およびフィンガー素子208に供給する。制御システム210は、サーチャ装置206からのサーチ結果に基づいて、フィンガー素子208が受信信号を異なる時間ずれで復調して、逆拡散するように構成する。チャネルの逆拡散は、受信サンプルをＰＮ系列の複素共役で乗算し、１つのタイミング仮説においてウオルシュ関数を割り当てて、生成されたサンプルを、多くの場合に集積およびダンプアキュムレータ回路（図示されていない）を用いて、ディジタルでフィルターにかけることによって行われる。このような技術は、この分野において一般に知られている。サーチャ206は、パイロットチャネルを復号して、チャネル状態（例えば、Ec/Io）を判断する。伝送源のパイロットチャネルのEc/Ioが閾値よりも高いときは、制御システム210は、同じ源からの他の受信チャネルを処理するために、フィンガー要素208を割り当てることを決める。移動局では、適切なパイロットチャネルのEc/Ioをもつ基地局の種々のリストが維持される。リストは、アクティブな基地局リスト、候補の基地局リスト、近傍の基地局リスト、および残りの基地局リストを含む。基地局のリストは、受信したEc/Ioレベルにしたがって編成される。アクティブリスト中の基地局が受信したEc/Ioは、最強である。受信機200は、移動局からの受信逆方向リンク信号を処理するための基地局101および160の受信機部分と、受信順方向リンク信号を処理するための移動局の受信機部分とにおいて使用される。

図３は、信号399を生成するための伝送チャネル処理ブロック300を示し、これは、２本以上のチャネルの組み合わせを含んでもよい。信号399は、順方向リンクまたは逆方向リンク上のマルチキャリア伝送における搬送波の１つに使用される。伝送チャネルデータは、変調するために変調器301へ入力される。変調は、ＱＡＭ、ＰＳＫ、またはＢＰＳＫのような、一般に知られている変調技術にしたがう。データは、変調器301においてデータレートで符号化される。データレートは、データレートおよび電力レベルセレクタ303によって選択してもよい。データレート選択は、受信先から受信したフィードバック情報に基づいてもよい。受信先は、移動局であっても、または基地局であってもよい。フィードバック情報は、最大許容データレートを含む。最大許容データレートは、種々の一般に知られているアルゴリズムにしたがって判断してもよい。最大許容データレートは、他の考えられる要素の中でも、とりわけ、チャネル状態に基づくことが非常に多い。それに応じて、データレートおよび電力レベルセレクタ303は、変調器301におけるデータレートを選択する。変調器301の出力は、信号拡散処理を経て、ブロック302において増幅され、伝送される。データレートおよび電力レベルセレクタ303は、フィードバック情報にしたがって、伝送信号の増幅レベルに対する電力レベルも選択する。受信先では、選択されたデータレートおよび電力レベルの組合せで、伝送データを適切に復号することができる。伝送電力レベルは、所定の範囲内に制限される。また、パイロット信号は、ブロック307において生成される。パイロット信号は、ブロック307において適切なレベルに増幅される。パイロット信号の電力レベルは、受信先におけるチャネル状態にしたがう。パイロット信号は、合成器308においてチャネル信号と合成される。生成された合成信号399は、マルチキャリア信号によって伝送するために使用される。

図４は、シングルキャリアおよびマルチキャリア信号の周波数スペクトラムを示し、本発明の種々の態様を理解するのに有益である。信号399が搬送波周波数“ｆｃ”においてアップコンバートされると、搬送波スペクトラムは曲線461のように現れる。信号のバンド幅は、例えば、１．２５メガヘルツに相当する。３本の搬送波の信号を使用するとき、信号399のような３つの信号の各々は、異なる周波数へアップコンバートされ、マルチキャリア信号を形成する。マルチキャリア信号の１つの周波数は“ｆｃ”であり、別の周波数は、“ｆｃ−ｆｏ”であり、また別の周波数は“ｆｃ＋ｆｏ”である。それにしたがって、曲線460、461、および462は、マルチキャリアスペクトラムを示す。マルチキャリア信号内の各搬送波のバンド幅は、同じであっても、異なっていてもよい。

図５は、本発明の種々の態様にしたがうマルチキャリア送信機システム500のブロック図を示している。マルチキャリア送信機システム500として、３本の搬送波を含むマルチキャリアシステムが示されている。使用される搬送波の数は、より少なくても、より多くてもよい。ブロック300A、300B、および300Cは、図３に示されているブロック300の種々の動作態様にしたがって動作し、信号399A、399B、および399Cを生成する。信号399Aないし399Cは変調され、各搬送波信号のチャネルデータを搬送する。各信号は、パルス形成フィルターを通る。例えば、各被変調信号399A、399B、および399Cは、それぞれのフィルター501A、501B、および501Cを通る。結果の信号は、合成器502において合成される。被変調信号をフィルターに通すか、またはアップコンバートしてから合成し、合成信号503が生成されるが、合成信号503をアップコンバータ513において搬送波周波数“ｆｃ”におけるアップコンバージョン処理に１回通してもよい。結果の信号504は、曲線460、461、および462によって表わされる周波数スペクトラムをもつ。対応する周波数スペクトラムをもつ信号504を生成するために、フィルター501A、501B、および501Cの出力における信号の１つは、アップコンバートすることなく、直接に通ってもよい。他の２つの信号は、ブロック511Bおよび511Cの周波数アップコンバージョンを通る。本発明の種々の態様にしたがうと、３つの信号の中の２つを、合成器502において合成する前に、遅延させる。遅延量は、マルチキャリア信号504の搬送波数に基づいて選択される。例えば、マルチキャリア信号504内に３本の搬送波があるときは、遅延ブロック512Bにおける遅延量は、システムにおいて使用されるチップ時間の３分の１によって表わされる時間量にほぼ等しく設定される。チップ時間は、ブロック300A、300B、および300Cの拡散処理において使用されるＰＮ系列周波数の逆数に等しい。例えば、１．２２８８メガチップ秒のＰＮ系列を使用する。したがって、遅延ブロック512Cにおける遅延量は、システムにおいて使用されるチップ時間の３分の２によって表わされる時間量にほぼ等しく設定される。したがって、合成器502における信号は、互いに遅延されている。本発明の種々の態様にしたがうと、結果のマルチキャリア信号504は、低減されたＰＡＲをもつ。したがって、増幅器520は、線形動作範囲内で動作するように維持される。当業者には、表わされる信号が、同相および直角位相の信号によって表わされる複素形であってもよいことが分かるであろう。

マルチキャリア信号が２本の搬送波を含む場合は、信号の遅延は、１チップ時間の２分の１に等しく設定される。したがって、一般的に、遅延量は“１チップ時間／Ｎ”に等しい（なお、Ｎは、マルチキャリア信号内の搬送波数に等しい）。このような一般化は、低減されたＰＡＲにおいてマルチキャリア信号を生成するように働く。しかしながら、フィルター501A、501B、および501Cが、対称のパルス波形をもたないときは、遅延量は、１チップ時間またはシンボル時間内において、時間上等間隔でなくてもよい。１チップ時間またはシンボル時間上の遅延時間間隔は、フィルターのパルス波形の非対称性にしたがって歪められる。アンテナ521は、増幅信号を宛先に伝送するのに使用される。信号は、通信システム100内の多数の移動局へ伝送される順方向リンク信号である。

基地局における動作のために図６に示されているトランシーバシステム400において、送信機システム500は受信機200と合体されてもよい。プロセッサ401は、受信機200および送信機500に接続され、受信データおよび送信データを処理する。受信機200および送信機500が別々に示されていても、受信機200および送信機500の種々の態様は共通である。１つの態様において、受信機200および送信機500は、ＲＦ／ＩＦの受信および送信のために、共通の局部発振器および共通のアンテナシステムを共用する。

送信側では、送信データ処理ブロック403は、種々の伝送チャネル上で伝送するためのデータを準備する。送信機500は、入力405上で伝送データを受信し、アンテナシステムからデータを送信する。受信側では、受信データを復号した後で、復号されたデータをプロセッサ400の入力404において受信する。受信データは、プロセッサ401内の受信データ処理ブロック402において処理される。プロセッサ401の種々の動作を、１つまたは多数の処理装置において統合してもよい。トランシーバ400は、別の装置に接続されてもよい。トランシーバ400は、装置の一体構成部分であってもよい。装置は、コンピュータであっても、またはコンピュータと同様に動作するものであってもよい。装置は、インターネットのようなデータネットワークに接続されていてもよい。基地局にトランシーバ400を組込む場合に、基地局は、いくつかの接続によって、インターネットのようなネットワークに接続される。本発明の種々の態様にしたがって、プロセッサ401は、マルチキャリア信号504内の搬送波数に基づいて、遅延ブロック512Bおよび512Cの遅延量を制御する。

図７を参照すると、遅延ブロック512Bおよび512Cの遅延時間を判断するためのフローチャート700を示した。ステップ701では、プロセッサ401は、マルチキャリア信号504内の搬送波数を判断する。ステップ702において、プロセッサ401は、ブロック300において使用されるＰＮ系列のチップ時間を判断する。ステップ703において、プロセッサ401は、所定のチップ時間およびマルチキャリア信号504内の搬送波数に基づいて、マルチキャリア信号内の各搬送波の遅延時間を判断する。搬送波の１つは、全く遅延されない。例えば、３本の搬送波を含むマルチキャリア信号において、他の搬送波の遅延は、１チップ時間の１／３および２／３である。送信機システム500は、ディジタル送信機システムであってもよい。遅延ブロック512Bおよび512Cにおいて、遅延時間を判断し、かつ搬送波信号を遅延させるために、信号のディジタルサンプルに、デシメーションまたは補間処理を行って、遅延処理に適したサンプル数にする必要がある。遅延処理は、信号サンプル数に基づく。例えば、１チップ当り２サンプルのサンプリング周波数で、信号を生成するとき、サンプルは、３の因数で補間され、２の因数でデシメートされ、１チップ当り３サンプルの信号を生成する。この場合に、搬送波の一方は、１サンプル分遅延され、他方は、２サンプル分遅延され、遅延信号が生成される。したがって、遅延信号は、それぞれ１／３チップ時間および２／３チップ時間遅延されている。

ＦＤＭＡ技術を使用するシステムにおいて、各信号の遅延は、マルチキャリア信号内の搬送波数およびデータシンボル継続期間に基づく。例えば、マルチキャリア信号内に３本の搬送波がある場合に、遅延は、１シンボル時間の１／３および２／３に設定される。

当業者には、ここに開示されている実施形態に関係して記載された種々の例示的な論理ブロック、モジュール、回路、およびアルゴリズムのステップが、電子ハードウエア、コンピュータソフトウエア、またはこの両者の組合せとして実行されることも分かるであろう。ハードウエアとソフトウエアとのこの互換性を明らかに示すために、種々の例示的な構成要素、ブロック、モジュール、回路、およびステップを、上述で全体的に機能に関して概ね記載した。このような機能が、ハードウエアとして実行されるか、またはソフトウエアとして実行されるかは、全体的なシステムに課された個々の応用および設計上の制約に依存する。熟練した技能をもつ者は、各個々の応用ごとに種々のやり方で上述の機能を実行するが、このような実行の決定は、本発明の技術的範囲から逸脱すると解釈すべきではない。

ここに開示されている実施形態に関係して記載された種々の例示的な論理ブロック、モジュール、および回路は、汎用プロセッサ、ディジタル信号プロセッサ（digital signal processor, DSP）、特定用途向け集積回路（application specific integrated circuit, ASIC）、フィールドプログラマブルゲートアレイ（field programmable gate array, FPGA）または他のプログラマブル論理装置、ディスクリートなゲートまたはトランジスタ論理、ディスクリートなハードウエア構成要素、あるいはここに記載されている機能を実行するように設計された組合せで構成または実行される。汎用プロセッサは、マイクロプロセッサであってもよいが、その代わりに、プロセッサは、従来のプロセッサ、制御装置、マイクロ制御装置、または状態機械であってもよい。プロセッサは、計算機の組合せ、例えば、１つのＤＳＰと１つのマイクロプロセッサとの組合せ、複数のマイクロプロセッサ、１つ以上のマイクロプロセッサと１つのＤＳＰのコアとの組み合わせ、または他のこのような構成としても実行される。

ここに開示されている実施形態に関係して記載された方法またはアルゴリズムのステップは、ハードウエアにおいて、プロセッサによって実行されるソフトウエアモジュールにおいて、または２つの組み合わせにおいて直接に具体化される。ソフトウエアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭメモリ、レジスタ、ハードディスク、取り外し可能ディスク、ＣＤ−ＲＯＭ、またはこの技術において知られている記憶媒体の他の形態の中にあってもよい。例示的な記憶媒体は、プロセッサに接続され、プロセッサは、記憶媒体から情報を読み出し、かつ記憶媒体へ情報を書き込んでもよい。その代りに、記憶媒体は、プロセッサと一体構成であってもよい。プロセッサおよび記憶媒体は、ＡＳＩＣの中にあってもよい。ＡＳＩＣは、ユーザ端末の中にあってもよい。その代りに、プロセッサおよび記憶媒体は、ディスクリートな構成要素として、ユーザ端末の中にあってもよい。

開示された実施形態についてのこれまでの記述は、当業者が本発明を作成または使用できるようにするために与えられている。当業者には、これらの実施形態に対する種々の変更は容易に明らかであり、ここに定められている一般的な原理は、本発明の意図および技術的範囲から逸脱しないならば、他の実施形態に適用してもよい。したがって、本発明は、ここに示された実施形態に制限されることを意図されず、ここに開示されている原理および新規な特徴に一致する最も幅広い範囲にしたがうことを意図されている。

本発明の種々の実施形態にしたがって動作することができる通信システムを示す図。 受信データを受信および復号するための通信システムの受信機を示す図。 データを送信するための通信システムの送信機を示す図。 シングルキャリア信号およびマルチキャリア信号の例示的な周波数スペクトラムを示す図。 本発明の種々の態様にしたがう送信機システムを示す図。 本発明の種々の実施形態にしたがって動作することができるトランシーバシステムを示す図。 本発明の種々の態様にしたがう、マルチキャリア信号内の各搬送波の遅延時間を判断するための種々のステップを示すフローチャート。

符号の説明

100・・・通信システム、106,161・・・順方向リンク、107,109・・・逆方向リンク、197・・・迂回中継、200・・・受信機、300・・・伝送チャネル処理ブロック、308,502・・・合成器、399,503,504・・・信号、400・・・トランシーバシステム、401・・・プロセッサ、404,405・・・入力、460,461,462・・・曲線、511,513・・・アップコンバータ、700・・・フローチャート。

Claims (20)

1. 低減されたピーク対平均電力比のマルチキャリア信号を生成するための装置であって、
   前記マルチキャリア信号内の搬送波数Ｎを判断し、Ｎは１よりも大きく、前記搬送波数の搬送波を拡散するのに使用される拡散系列のチップ時間を判断し、前記判断された搬送波数と、前記判断されたチップ時間とに基づいて、Ｎ−１本の搬送波に対する１以上の遅延時間を判断するための制御システムと、なお、１遅延時間はＮで割ったチップ時間にほぼ等しく、前記チップ時間は拡散系列周波数の逆数にほぼ等しく、
   Ｎ−１本の搬送波の各々をある周波数にアップコンバートするための少なくとも１つの第１のアップコンバータと、なお、Ｎ−１本の搬送波の各々は異なる周波数にアップコンバートされ、
   Ｎ−１本の搬送波を、前記判断された１以上の遅延時間分、遅延させるための手段と、
   Ｎ−１本の遅延搬送波を１本の遅延させられていない搬送波と合成して、低減されたピーク対平均電力比のマルチキャリア信号を生成するための合成器と、
   合成された搬送波を１つの搬送波周波数にアップコンバートする第２のアップコンバートとを含む装置。
2. 前記低減されたピーク対平均電力比のマルチキャリア信号を送信するための送信機をさらに含む請求項１記載の装置。
3. 前記送信機が、送信前に、前記低減されたピーク対平均電力比のマルチキャリア信号を増幅するための電力増幅器を含む請求項２記載の装置。
4. 低減されたピーク対平均電力比のマルチキャリア信号を生成するための方法であって、
   前記マルチキャリア信号内の搬送波数Ｎを判断することと、Ｎは１よりも大きく、前記搬送波数の搬送波を拡散するのに使用される拡散系列のチップ時間を判断することと、前記チップ時間と前記判断された搬送波数とに基づいて、Ｎ−１本の搬送波数に対する１以上の遅延時間を判断することと、なお、１遅延時間はＮで割ったチップ時間にほぼ等しく、前記チップ時間は拡散系列周波数の逆数にほぼ等しく、
   少なくとも１つの第１のアップコンバータがＮ−１本の搬送波の各々をある周波数にアップコンバートすることと、なお、Ｎ−１本の搬送波の各々は異なる周波数にアップコンバートされ、
   Ｎ−１本の搬送波を、前記判断された１以上の遅延時間分、遅延させることと、
   Ｎ−１本の遅延搬送波を１本の遅延させられていない搬送波と合成して、低減されたピーク対平均電力比のマルチキャリア信号を生成することと、
   第２のアップコンバータが合成された搬送波を１つの搬送波周波数にアップコンバートすることとを含む方法。
5. 前記低減されたピーク対平均電力比のマルチキャリア信号を送信することをさらに含む請求項４記載の方法。
6. 前記送信が、前記送信前に、前記低減されたピーク対平均電力比のマルチキャリア信号を増幅することを含む請求項５記載の方法。
7. 低減されたピーク対平均電力比のマルチキャリア信号を生成するための装置であって、
   前記マルチキャリア信号上で伝送するためのデータを変調し、それによって対応する複数のＮ本の被変調搬送波信号を生成するための複数の変調器と、
   Ｎ−１本の被変調搬送波信号をある周波数にアップコンバートするための少なくとも１つの第１のアップコンバータと、なお、Ｎ−１本の被変調搬送波信号の各々は異なる周波数にアップコンバートされ、
   １以上の判断された遅延時間分、Ｎ−１本の被変調搬送波信号を遅延させるための手段と、なお、前記遅延時間は、前記複数の被変調搬送波信号内のＮ本の搬送波と、前記複数の被変調搬送波信号を拡散するのに使用される拡散系列のチップ時間とに基づき、１遅延時間はＮで割ったチップ時間にほぼ等しく、チップ時間は拡散系列周波数の逆数にほぼ等しく、
   Ｎ−１本の遅延された複数の被変調搬送波信号を１本の遅延させられていない被変調搬送波信号と合成して、低減されたピーク対平均電力比のマルチキャリア信号を生成するための合成器と、
   合成された被変調搬送波信号を１つの搬送波周波数にアップコンバートするための第２のアップコンバータとを含む装置。
8. 前記低減されたピーク対平均電力比のマルチキャリア信号を送信するための送信機をさらに含む請求項７記載の装置。
9. 前記送信機が、送信前に、前記低減されたピーク対平均電力比のマルチキャリア信号を増幅するための電力増幅器を含む請求項８記載の装置。
10. 低減されたピーク対平均電力比のマルチキャリア信号を生成するための方法であって、
    前記マルチキャリア信号上で伝送するためのデータを変調して、それによって対応する複数のＮ本の被変調搬送波信号を生成することと、
    少なくとも１つの第１のアップコンバータを使用して、Ｎ−１本の被変調搬送波信号の各々をある周波数にアップコンバートすることと、なお、Ｎ−１本の被変調搬送波信号の各々は異なる周波数にアップコンバートされ、
    Ｎ−１本の被変調搬送波信号を、１以上の判断された遅延時間分、遅延させることと、なお、前記遅延時間は、前記複数の被変調搬送波信号内のＮ本の搬送波と、前記複数の被変調搬送波信号を拡散するのに使用される拡散系列のチップ時間とに基づき、１遅延時間はＮで割ったチップ時間にほぼ等しく、チップ時間は拡散系列周波数の逆数にほぼ等しい、
    Ｎ−１本の遅延された複数の被変調搬送波信号を１本の遅延させられていない被変調搬送波信号と合成して、低減されたピーク対平均電力比のマルチキャリア信号を生成することと、
    第２のアップコンバータを使用して、合成された被変調搬送波信号を１つの搬送波周波数にアップコンバートすることとを含む方法。
11. 前記低減されたピーク対平均電力比のマルチキャリア信号を送信することをさらに含む請求項１０記載の方法。
12. 前記送信が、前記送信前に、前記低減されたピーク対平均電力比のマルチキャリア信号を増幅することを含む請求項１１記載の方法。
13. マルチキャリア信号を生成するための装置であって、
    チップ時間を有する拡散系列を使用して、複数のＮ本の搬送波の各々を拡散するように構成された複数の送信チャネル処理ブロックと、なお、Ｎは１よりも大きく、
    Ｎ−１本の搬送波をある周波数にアップコンバートするように構成された少なくとも１つの第１のアップコンバータと、なお、Ｎ−１本の搬送波の各々は異なる周波数にアップコンバートされ、
    チップ時間に基づく遅延時間分複数の搬送波内の１本の搬送波を遅延させるように構成された少なくとも１つの遅延ブロックと、なお、遅延時間はＮで割ったチップ時間にほぼ等しく、チップ時間は拡散系列周波数の逆数にほぼ等しく、
    マルチキャリア信号を生成するために、複数の搬送波を合成するように構成された合成器と、
    合成された複数の搬送波を１つの搬送波周波数にアップコンバートするように構成された第２のアップコンバータとを含む装置。
14. 少なくとも１つの遅延ブロックは、
    複数の遅延ブロックを備え、各遅延ブロックが、マルチキャリア信号が低減されたピーク対平均電力比を有するように、複数の遅延搬送波を生成するために、チップ時間と合計搬送波数とに基づく固有の遅延時間分複数の搬送波の１本を遅延させるように構成されている請求項１３記載の装置。
15. 固有の遅延時間が、合計搬送波数に対するチップ時間の比の倍数である請求項１４記載の装置。
16. 固有の遅延時間を判断するように構成された制御システムをさらに含む請求項１５記載の装置。
17. マルチキャリア信号のピーク対平均電力比を低減するための方法であって、
    チップ時間を有する拡散系列を使用して、複数のＮ本の搬送波の各々を拡散することと、なお、Ｎは１よりも大きく、
    少なくとも１つの第１のアップコンバータを使用して、Ｎ−１本の搬送波をある周波数にアップコンバートすることと、なお、Ｎ−１本の搬送波の各々は異なる周波数にアップコンバートされ、
    チップ時間に基づく遅延時間分複数の搬送波の少なくも１本の搬送波を遅延させることと、なお、遅延時間はＮで割ったチップ時間にほぼ等しく、チップ時間は拡散系列周波数の逆数にほぼ等しく、
    マルチキャリア信号を生成するために、複数の搬送波を合成することと、
    第２のアップコンバータを使用して、合成された複数の搬送波を１つの搬送波周波数にアップコンバートすることとを含む方法。
18. 遅延させることは、
    マルチキャリア信号が低減されたピーク対平均電力比を有するように、複数の遅延搬送波を生成するために、チップ時間と合計搬送波数とに基づく固有の遅延時間分複数の搬送波の各々を遅延させることを含む請求項１７記載の方法。
19. 固有の遅延時間は、合計搬送波数に対するチップ時間の比の倍数である請求項１８記載の方法。
20. 固有の遅延時間を判断することをさらに含む請求項１９記載の方法。

Images