JP4283189B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4283189B2 JP4283189B2 JP2004254136A JP2004254136A JP4283189B2 JP 4283189 B2 JP4283189 B2 JP 4283189B2 JP 2004254136 A JP2004254136 A JP 2004254136A JP 2004254136 A JP2004254136 A JP 2004254136A JP 4283189 B2 JP4283189 B2 JP 4283189B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- semiconductor device
- silicide
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、MOSトランジスタに於けるゲート電極、ソース電極、ドレイン電極などの各電極にCoシリサイドを用いた半導体装置を製造するのに好適な方法に関する。 The present invention relates to a method suitable for manufacturing a semiconductor device using Co silicide for each electrode such as a gate electrode, a source electrode, and a drain electrode in a MOS transistor.
一般に、MOSトランジスタなどを含むSi半導体装置に於いて、ゲート電極、ソース電極、ドレイン電極などの材料として高融点金属であるCoとSiとの化合物であるCoシリサイドが広く利用されつつある。 In general, in a Si semiconductor device including a MOS transistor or the like, Co silicide which is a compound of Co and Si which is a refractory metal is widely used as a material for a gate electrode, a source electrode and a drain electrode.
従来、Coシリサイドからなる電極を形成するには、ゲート領域、ソース領域、ドレイン領域のSi表面にCo膜を堆積させるか、或いは、Co及びSiを同時に堆積させてから、熱処理を行ってCoシリサイドを形成している(例えば、特許文献1を参照)。 Conventionally, to form an electrode made of Co silicide, a Co film is deposited on the Si surface of the gate region, the source region, and the drain region, or Co and Si are deposited at the same time, and then heat treatment is performed to perform Co silicide. (For example, refer to Patent Document 1).
また、その際、Co堆積後、TiNなどからなるキャップ層で覆い、酸化され易いCo表面を保護し、電気抵抗の上昇を防止することも行われている(例えば、特許文献2を参照)。この場合、キャップ層はCoシリサイドが生成された後は除去され、その後、ハードマスク及び表面保護用としてSiO2 膜やSi3 N4 膜を堆積させる方法が主流をなしている。 At that time, after depositing Co, it is also covered with a cap layer made of TiN or the like to protect the Co surface that is easily oxidized and prevent an increase in electric resistance (see, for example, Patent Document 2). In this case, the cap layer is removed after the Co silicide is generated, and then a method of depositing a SiO 2 film or a Si 3 N 4 film as a hard mask and a surface protection is mainly used.
図9乃至図11は従来のプロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図である。
図9参照
(1)
Si基板1にSiO2 からなるゲート絶縁膜2を形成し、次いで、ゲート絶縁膜2上 に多結晶Siからなるゲート電極3を形成し、次いで、ゲート電極3の側面及びSi基 板1の一部に薄いSiO2 からなる絶縁膜4を形成し、次いで、SiO2 からなるサイ ドウォール5を形成し、次いで、ソース領域6及びドレイン領域7を形成し、次いで、 全面にCo膜8を堆積し、次いで、Co膜8上にTiNからなるキャップ層9を形成す る。
9 to 11 are cutaway side views showing a main part of a semiconductor device at process points for explaining a conventional process.
See Fig. 9 (1)
A
図10参照
(2)
熱処理を行ってCo膜8と多結晶Siからなるゲート電極3及びSi基板1と反応さ せてCoシリサイド膜10を生成させた後、キャップ層9及び未反応のCo膜8を除去 する。
See Fig. 10 (2)
A heat treatment is performed to react the
図11参照
(3)
全面にSiO2 或いはSi3 N4 からなる保護膜12を形成する。
See Fig. 11 (3)
A
ところで、近年、製品製造時間の短縮化が要求されていることから、プロセスの簡素化が希求され、例えば前記Coシリサイド膜10を形成する場合に於いても、Co膜8の表面の酸化を抑止する為のキャップ層9を簡易に形成できるようにしたり、また、サイドウォール5上に堆積された未反応のCo膜8が残渣として残らないように確実に、しかも、簡単に除去できるようにすることが必要とされている。
By the way, in recent years, there has been a demand for shortening of the product manufacturing time, so that simplification of the process is desired. For example, even when the
従来のプロセスでは、前記キャップ層9及び未反応のCo膜8は、溶液中に浸漬することで同時に除去するようにしているが、その手段を採った場合、未反応のCo膜8やキャップ層9を完全に除去しきれずに残渣となることが多く、そして、そのような残渣はリーク電流を発生する原因になる。
In the conventional process, the
また、前記溶液を用いた場合、溶液の洗浄が必要になるが、微細パターンをもつ半導体装置では乾燥を充分に行うことができず、残存した水分に依って酸化や気相中の汚染物質との反応が促進されることが問題になっていて、これは今後のパターン微細化の進展に依って更に顕在化すると予想される。従って、半導体装置の製造プロセスで、微細パターンが表面に存在する段階での溶液に依る洗浄は回避しなければならない。 In addition, when the above solution is used, it is necessary to clean the solution. However, the semiconductor device having a fine pattern cannot be sufficiently dried, and depending on the remaining moisture, oxidation and contamination in the gas phase may occur. It is expected that this reaction will become more apparent with the progress of pattern miniaturization in the future. Therefore, in the semiconductor device manufacturing process, cleaning with a solution at a stage where a fine pattern exists on the surface must be avoided.
一般に、Coは酸化され易く、それが半導体装置の抵抗を上昇させて特性の劣化に結び付く為、Coシリサイド膜10を形成する過程では、Co膜8上にキャップ層9を形成することで、熱処理する場合の表面保護を行うことが不可欠であり、工程数は必然的に増加してしまう。
In general, Co is easily oxidized, which increases the resistance of the semiconductor device and leads to deterioration of characteristics. Therefore, in the process of forming the
加えて、Co膜8の堆積からキャップ層9の堆積までのプロセスは真空中で行うか、或いは、各処理間に表面洗浄工程を介挿しなければならず、このように、Coシリサイド膜10の形成には、多くの規制が存在し、プロセスの簡易化に逆行する複雑な工程が必要とされ、更に、ゲート、ソース、ドレインに対する配線に関しては、層間絶縁膜に開口するコンタクトホール及びそれを埋める導電プラグの形成が微細化に伴うアスペクト比の増大に起因して困難になりつつあり、半導体装置の導電不良の一因になっているので、アスペクト比を増大させることなく微細化を達成することも必要とされている。
本発明では、Coシリサイド電極をもつ半導体装置の製造プロセスを簡素化し、Coシリサイド膜及びキャップ層の厚さを制御可能とすることでコンタクトホールに於けるアスペクト比の減少を実現し、Coシリサイド膜を形成する際の未反応Coからなる残渣の発生を皆無にすると共にCo酸化物を容易に除去して清浄を維持できるようにする。 In the present invention, the manufacturing process of a semiconductor device having a Co silicide electrode is simplified, and the thickness of the Co silicide film and the cap layer can be controlled to reduce the aspect ratio in the contact hole. The generation of the residue of unreacted Co during the formation of N is eliminated, and the Co oxide is easily removed so that the cleanliness can be maintained.
本発明に依る半導体装置の製造方法に於いて、Coシリサイド膜からなる電極を形成する原理は、不必要なCo膜やCo酸化膜をカルボキシル基と反応させてカルボン酸塩を生成させ、そのカルボン酸塩は熱処理或いはエネルギービーム照射などで容易に揮発可能であることに基づいている。 In the method of manufacturing a semiconductor device according to the present invention, the principle of forming an electrode composed of a Co silicide film is that an unnecessary Co film or Co oxide film is reacted with a carboxyl group to generate a carboxylate, The acid salt is based on the fact that it can be easily volatilized by heat treatment or energy beam irradiation.
図1は本発明の原理を説明する為の説明図である。
段階(1)
Si基板21上にはCoSi膜22、Co膜23、酸化Co膜24が形成されている。尚、酸化Co膜24は、Co膜23が酸化され易い為、自然発生的に生成されたものである。
段階(2)
酸化Co及びCoをカルボン酸塩にする為のカルボキシル基をもつガス状物資として酢酸(CH3 CHOOH)を用い、その酢酸蒸気に酸化Co膜24を曝露して酢酸を吸着させることに依ってCoのカルボン酸塩を生成させる。
段階(3)
加熱処理或いはエネルギービームの照射を行って、Coカルボン酸塩を揮発させる。
段階(4)
Coとカルボキシル基とが反応し易いのに対し、Siはカルボキシル基との反応性が低い為、表面に残存して安定なSiO2 からなるキャップ層25を生成する。
FIG. 1 is an explanatory diagram for explaining the principle of the present invention.
Stage (1)
A CoSi
Stage (2)
By using acetic acid (CH 3 CHOOH) as a gaseous material having a carboxyl group for converting Co oxide and Co into a carboxylate, the
Stage (3)
Heat treatment or energy beam irradiation is performed to volatilize the Co carboxylate.
Stage (4)
Co and carboxyl groups are easily reacted, whereas Si has low reactivity with carboxyl groups, so that it remains on the surface and forms a
上記工程で、Si基板1をカルボキシル基をもつガス状物質に曝露する前、或いは、曝露中に酸素を供給しながら加熱することに依って表面にCo及びSiの酸化物を形成した場合、Co酸化物はカルボキシル基をもつガス状物質に依って揮発され、且つ、除去されるのであるが、SiO2 は残存することになる。
In the above process, when the
この現象を利用すれば、CoSi膜22の厚さ及び保護膜であるSiO2 からなるキャップ層25の厚さをかなりの任意性をもって制御することが可能である。
By utilizing this phenomenon, it is possible to control the thickness of the CoSi
また、Co膜23はカルボキシル基をもつガス状物質に曝露することで、揮発性のカルボン酸塩になって容易に除去することができる為、例えば、ゲートに於けるサイドウォール上に被着したCoの除去も容易になる。
Further, since the
更に、Co膜23と同様に酸化Co膜24もカルボキシル基を用いることで除去することができるから、完成されたCoSi膜22の表面が酸化された状態にある場合でも、その酸化膜を簡単に除去可能であることから、CoSi膜22の表面は任意の段階で容易に清浄な状態にすることができる。
Further, since the
前記したところから、本発明に依る半導体装置の製造方法に於いては、Si上にCo及びSiを同時に蒸着するか或いはCoを堆積した後に加熱してCoシリサイドを形成する工程と、次いで、カルボキシル基をもつガス状物質に曝露しながら、或いは、曝露した後に加熱し、表面に在るCo及びSiのうち、Coはカルボン酸塩として揮発させると共にSiは酸化してSiO2 からなる保護膜とする工程とが含まれてなることを基本としている。 From where it said, is in the manufacturing method of a semiconductor device according to the present invention, the steps of forming a Co silicide by heating after depositing or Co depositing Co and Si simultaneously on Si, then, carboxyl A protective film made of SiO 2 is heated while being exposed to a gaseous substance having a group or after being exposed, and Co is volatilized as a carboxylate and Co is oxidized as a carboxylate and Si is oxidized. it you are basically the composed contains the steps of.
前記手段を採ることに依り、Co膜をシリサイド化する際、表面に自然発生的に生成されるSiO2 膜がキャップ層即ち保護層として働き、Coシリサイド膜の酸化を防止することができる。 By adopting the above means, when the Co film is silicided, the SiO 2 film naturally generated on the surface serves as a cap layer, that is, a protective layer, and can prevent the Co silicide film from being oxidized.
また、表面に生成されたSiO2 からなるキャップ層は、続く工程に於けるハードマスク膜として利用することができ、従来の技術に於けるようにキャップ層を別設することは不要である。 Further, the cap layer made of SiO 2 formed on the surface can be used as a hard mask film in the subsequent process, and it is not necessary to separately provide a cap layer as in the prior art.
更に、Coシリサイド膜の厚さ、及び、SiO2 からなるキャップ層の厚さを制御することができるから、ゲートの高さを低く調整することで層間絶縁膜を薄くすることが可能であり、従って、コンタクトホールを大きくすることなくアスペクト比を減少させることができるので、エッチングに於けるプロセスマージンを確保することが容易である。 Furthermore, since the thickness of the Co silicide film and the thickness of the cap layer made of SiO 2 can be controlled, it is possible to make the interlayer insulating film thin by adjusting the gate height to be low, Accordingly, since the aspect ratio can be reduced without increasing the contact hole, it is easy to secure a process margin in etching.
更にまた、サイドウォール上に堆積されたCo膜、或いは、Co酸化膜をカルボキシル基をもつガス状物質に曝露して容易に除去することができ、従って、残渣が少なく、そして、表面が清浄なCoシリサイド膜を容易に形成することができ、Coシリサイド膜の形成時に半導体装置を大気など酸素を含む環境に露出したり、次なる工程への移送に対してさほどの注意は不要になり、プロセスや環境の管理が容易になる。 Furthermore, the Co film or Co oxide film deposited on the sidewall can be easily removed by exposure to a gaseous substance having a carboxyl group, so that the residue is small and the surface is clean. The Co silicide film can be easily formed, and when the Co silicide film is formed, the semiconductor device is exposed to an oxygen-containing environment such as the atmosphere, and there is no need to pay much attention to the transfer to the next process. And environment management becomes easier.
図2乃至図4は本発明に依るCoシリサイド電極の形成プロセスを説明する為の工程要所に於ける半導体装置を表す要部切断側面図であり、図9乃至図11に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 2 to 4 are side sectional views showing the principal part of the semiconductor device in the main points of the process for explaining the process of forming the Co silicide electrode according to the present invention. The symbols used in FIGS. And the same symbol represent the same part or have the same meaning.
図2参照
(1)
Si基板1にSiO2 からなるゲート絶縁膜2を形成し、次いで、ゲート絶縁膜2上 に多結晶Siからなるゲート電極3を形成し、次いで、ゲート電極3の側面及びSi基 板1の一部に薄いSiO2 からなる絶縁膜4を形成し、次いで、SiO2 からなるサイ ドウォール5を形成し、次いで、ソース領域6及びドレイン領域7を形成し、次いで、 全面にCo膜8を堆積する。ここで留意すべきは、Co膜8の酸化を防止する為のキャ ップ層9(図9参照)を形成する必要がないことである。
See Fig. 2 (1)
A
図3参照
(2)
熱処理を行ってCo膜8と多結晶Siからなるゲート電極3及びSi基板1と反応さ せてCoシリサイド膜10を生成させ、且つ、カルボキシル基をもつガス状物質への曝 露を行う。
See Fig. 3 (2)
Heat treatment is performed to cause the
この工程に於いて、未反応のCo膜8は除去され、同時に、Coシリサイド膜10上 にはSiO2 からなる保護膜11が成膜される。尚、この保護膜11は必要に応じ、次 なる工程に於けるハードマスクとして用いることができる。
In this step, the
図4参照
(3)
全面にSiO2 或いはSi3 N4 からなる保護膜12を形成する。
See Fig. 4 (3)
A
図5は本発明に依るCoシリサイドを形成する装置を表す要部説明図であり、図に於いて、31は本体、32はウェーハ載置台、33はカルボキシル基をもつガス状物質として採用した酢酸蒸気の送気管、34は酸素送気管、35は排気管、36は酢酸容器、37はヒーター、38は酢酸溶液、39はウェーハをそれぞれ示し、そして、ウェーハ39及び本体31内の雰囲気は加熱できるようになっている。
FIG. 5 is an explanatory view of a main part showing an apparatus for forming Co silicide according to the present invention, in which 31 is a main body, 32 is a wafer mounting table, and 33 is acetic acid employed as a gaseous substance having a carboxyl group. A vapor supply pipe, 34 is an oxygen supply pipe, 35 is an exhaust pipe, 36 is an acetic acid container, 37 is a heater, 38 is an acetic acid solution, 39 is a wafer, and the atmosphere in the
図示装置に於いて、本体31内は排気管35を介して真空排気される。送気管33からはカルボキシル基をもつガス状物質として酢酸蒸気を送入し、ウェーハ39の表面に供給する。酢酸は酢酸容器36内の酢酸溶液38をヒーター37で加熱することで蒸気化している。Coのカルボン酸塩を揮発させる為にはウェーハ39を約250℃に加熱する。必要に応じてウェーハ39の表面を酸化させるには、ウェーハ39を加熱しながら酸素送気管34から酸素を供給する。その後、ウェーハ39を酢酸蒸気に曝露して表面処理を行うことができ、Coシリサイド膜及びSiO2 からなる保護膜の膜厚を制御することができる。
In the illustrated apparatus, the inside of the
図6は本発明に依るCoシリサイドを形成する装置の他の例を表す要部説明図であり、図5に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIG. 6 is a main part explanatory view showing another example of an apparatus for forming Co silicide according to the present invention. The same symbols as those used in FIG. 5 represent the same parts or have the same meanings. To do.
図4に見られる装置が図3に見られる装置と相違するところは、ウェーハ39を加熱する熱源が相違するのみであって、他の構成は全く同じである。熱源としては、ヒーターを用いることなく、エネルギービーム、例えばイオンビームを用いている。イオンビームのの場合、照射エネルギーを100eV以上にすることでカルボン酸塩を揮発させることができる。
The apparatus shown in FIG. 4 differs from the apparatus shown in FIG. 3 only in the heat source for heating the
図7は本発明の効果を説明する為に行った実験の結果を示す線図であり、X線光電子分光法(XPS:X−ray photoelectron spectroscopy)に依る分析実験を行って、Co/Si界面近傍に存在する元素を調べた結果である。 FIG. 7 is a diagram showing the results of an experiment conducted to explain the effect of the present invention. An analysis experiment based on X-ray photoelectron spectroscopy (XPS) was conducted to obtain a Co / Si interface. It is the result of investigating elements present in the vicinity.
ここで用いた試料は、処理前に於いて、スパッタリング法を適用し、Si基板上に厚さ20nmのCo膜を成膜したものであり、処理前、及び、340℃に加熱しつつ酢酸蒸気に曝露した後に於ける表面状態を比較した。 The sample used here is a sample obtained by applying a sputtering method to a Co film having a thickness of 20 nm on a Si substrate before processing, and acetic acid vapor while heating to 340 ° C. before processing. The surface condition after exposure to was compared.
本実験に於ける検出深さは4nm〜5nm、試料を酢酸蒸気に曝露した時間は2時間、分析作業では試料を大気搬送して行ったので、その間に大気から試料表面に吸着されたO及びCも含んでいる。この測定で検出された主要な元素はCo、O、C、下地であるSiであった。 In this experiment, the detection depth was 4 nm to 5 nm, the time when the sample was exposed to acetic acid vapor was 2 hours, and the analysis was carried out by transporting the sample to the atmosphere. C is also included. The main elements detected by this measurement were Co, O, C, and Si as the base.
未処理の試料についてのデータから、初期状態でCo表面に自然酸化膜が形成されていることが看取される。電子状態Si2sのスペクトルにCo/Si界面に存在すると考えられるSiOx のピークが僅かに認められることから、スパッタリング法を適用してSi基板上にCo膜を成膜した状態でCo膜とSi基板との界面でシリサイド化反応が起こって、XPSでの検出深さまでSiが侵出した考えられる。電子状態Co2pのスペクトルからCoの自然酸化膜と共にCo単体のピークも認められ、自然酸化膜の厚さは5nm以下と認識される。 From the data on the untreated sample, it can be seen that a natural oxide film is formed on the Co surface in the initial state. In the spectrum of the electronic state Si2s, a slight peak of SiO x that is considered to exist at the Co / Si interface is recognized. It is considered that a silicidation reaction occurred at the interface with Si and Si was leached to the detection depth by XPS. From the spectrum of the electronic state Co2p, a peak of Co alone is recognized together with the Co natural oxide film, and the thickness of the natural oxide film is recognized to be 5 nm or less.
試料を340℃に加熱しつつ酢酸蒸気に曝露した後の表面について、Co2pのスペクトルから、Co−O又はCo−OHのピークが検出限界以下となってCo単体に依るピークのみになっていることから、表面に存在していたCoの自然酸化膜は消失したことが判る。また、O1s及びSi2sのスペクトルにはSiO2 を示すピークが顕著に大きくなったことから、2〜3nm程度のSiO2 膜が表面近傍に生成されたものと認識される。 For the surface after the sample is heated to 340 ° C. and exposed to acetic acid vapor, from the Co2p spectrum, the peak of Co—O or Co—OH is below the detection limit, and only the peak due to Co alone is present. From this, it can be seen that the Co natural oxide film existing on the surface disappeared. In addition, since the peak indicating SiO 2 is remarkably increased in the spectra of O1s and Si2s, it is recognized that a SiO 2 film of about 2 to 3 nm is formed in the vicinity of the surface.
図8は図7として示したXPSスペクトルから求めた表面付近の元素比を表す説明図である。ウェーハを340℃で酢酸蒸気に曝露した後はCoが殆ど消失し、SiO2 が支配的となっていることが看取できよう。また、C汚染の低減にも有効であることが示されていて、前記したように試料を大気搬送していることを考慮すると、酢酸に含まれるCの残存も殆どないと見て良い。 FIG. 8 is an explanatory diagram showing the element ratio in the vicinity of the surface obtained from the XPS spectrum shown in FIG. It can be seen that after the wafer is exposed to acetic acid vapor at 340 ° C., Co is almost lost and SiO 2 is dominant. Further, it has been shown to be effective in reducing C contamination, and considering that the sample is transported to the atmosphere as described above, it can be seen that there is almost no residual C contained in acetic acid.
前記実験結果から、表面にCo酸化膜が存在するCo/Siに対し、酢酸蒸気に曝露して加熱することで、Co酸化物は消滅し、最表面にはSiO2 膜が成膜されることが確認された。 From the above experimental results, Co / Si having a Co oxide film on the surface is exposed to acetic acid vapor and heated, whereby the Co oxide disappears and a SiO 2 film is formed on the outermost surface. Was confirmed.
1 Si基板
2 ゲート絶縁膜
3 ゲート電極
4 絶縁膜
5 サイドウォール
6 ソース領域
7 ドレイン領域
8 Co膜
9 キャップ層
21 Si基板
22 CoSi膜
23 Co膜
24 酸化Co膜
25 SiO2 からなるキャップ層
DESCRIPTION OF
Claims (5)
次いで、カルボキシル基をもつガス状物質に曝露しながら、或いは、曝露した後に加熱し、表面に在るCo及びSiのうち、Coはカルボン酸塩として揮発させると共にSiは酸化してSiO2 からなる保護膜とする工程と
が含まれてなることを特徴とする半導体装置の製造方法。 Forming a Co silicide by heating after depositing or Co depositing Co and Si simultaneously on Si,
Subsequently, heating is performed while being exposed to a gaseous substance having a carboxyl group or after being exposed, and Co is volatilized as a carboxylate and Co is oxidized as SiO 2 by being oxidized as SiO 2. A method for manufacturing a semiconductor device, comprising: a step of forming a protective film.
を特徴とする請求項1記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the heating is irradiation with an energy beam.
を特徴とする請求項1記載の半導体装置の製造方法。 During or before exposure to a gaseous substance having a carboxyl group, heating is performed while introducing oxygen to form a Co oxide film and a SiO 2 film on the surface, and the Co oxide film is volatilized as a carboxylate and SiO 2. 2. The method of manufacturing a semiconductor device according to claim 1, wherein the protective film made of is left and the film thickness of the Co silicide and the protective film made of SiO2 are controlled.
を特徴とする請求項1記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein when the MOS transistor is formed, the Co deposited on the side wall of the gate is exposed to a gaseous substance having a carboxyl group to be oxidized and removed. .
を特徴とする請求項1記載の半導体装置の製造方法。 When Co oxide is generated on the surface of Co silicide in advance, it is exposed to a gaseous substance having a carboxyl group and heated to remove the oxidized Co and generate a protective film made of SiO 2 to keep the surface clean. The method of manufacturing a semiconductor device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254136A JP4283189B2 (en) | 2004-09-01 | 2004-09-01 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004254136A JP4283189B2 (en) | 2004-09-01 | 2004-09-01 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006073714A JP2006073714A (en) | 2006-03-16 |
JP4283189B2 true JP4283189B2 (en) | 2009-06-24 |
Family
ID=36154022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004254136A Expired - Fee Related JP4283189B2 (en) | 2004-09-01 | 2004-09-01 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4283189B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5145743B2 (en) * | 2007-03-27 | 2013-02-20 | 富士通セミコンダクター株式会社 | Manufacturing method of semiconductor device |
JP5006134B2 (en) * | 2007-08-09 | 2012-08-22 | 東京エレクトロン株式会社 | Dry cleaning method |
-
2004
- 2004-09-01 JP JP2004254136A patent/JP4283189B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006073714A (en) | 2006-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI414041B (en) | Semiconductor device manufacturing method | |
US6830998B1 (en) | Gate dielectric quality for replacement metal gate transistors | |
US6960515B2 (en) | Method of forming a metal gate | |
KR100377672B1 (en) | Semiconductor device and its manufacturing method | |
TW200402777A (en) | Method and apparatus for making cobalt silicide | |
JP2007299899A (en) | Semiconductor device and its manufacturing method | |
JP2004128501A (en) | Improvement of adhesion between nickel-silicide and silicon nitride by protecting surface | |
JP4283189B2 (en) | Manufacturing method of semiconductor device | |
JP2006128547A (en) | Semiconductor and manufacturing method thereof | |
JP2000150653A (en) | Manufacture of semiconductor device | |
US6124218A (en) | Method for cleaning wafer surface and a method for forming thin oxide layers | |
US6486555B2 (en) | Semiconductor device having a contact structure using aluminum | |
KR100496716B1 (en) | Semiconductor device and its manufacturing method | |
JP4662943B2 (en) | How to prevent an increase in contact hole width during contact formation | |
JP2002368086A (en) | Method of forming wiring of semiconductor element | |
TW200901322A (en) | Manufacturing method of semiconductor device, and recording medium | |
US6734098B2 (en) | Method for fabricating cobalt salicide contact | |
JP2004119754A (en) | Wire, manufacturing method of wire, semiconductor device, and manufacturing method thereof | |
KR100564415B1 (en) | Contact hole formation method of semiconductor device | |
JP3439580B2 (en) | Method and apparatus for forming silicon oxide film | |
JP4095760B2 (en) | Manufacturing method of semiconductor device | |
US20100248474A1 (en) | Method of forming coating-type film | |
KR100373161B1 (en) | Method of manufacturing a capacitor in a semiconductor device | |
JP3456392B2 (en) | Method for manufacturing semiconductor device | |
JP2016537817A (en) | Protection method for protecting a silicide layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090318 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |