JP4095760B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP4095760B2 JP4095760B2 JP2000210198A JP2000210198A JP4095760B2 JP 4095760 B2 JP4095760 B2 JP 4095760B2 JP 2000210198 A JP2000210198 A JP 2000210198A JP 2000210198 A JP2000210198 A JP 2000210198A JP 4095760 B2 JP4095760 B2 JP 4095760B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gas
- manufacturing
- semiconductor substrate
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、MOSトランジスタ等の半導体装置の製造方法に関し、特にシリサイド(サリサイド)技術を用いる半導体装置に適用して好適である。
【0002】
【従来の技術】
近年、半導体素子の高集積化が進み、それに伴い電極・配線等の更なる微細化が要求されている。電極・配線等を微細化すると抵抗値の増加を招くため、これに対する対策として、シリコンとタングステン(W)やチタン(Ti)等の高融点金属との化合物であるシリサイドを電極・配線材料として用いる技術が提案されている。
【0003】
更に、MOSトランジスタにおいて、多結晶シリコンのゲート電極とソース/ドレインの表面に選択的、自己整合的にシリサイド化を行なう固相反応シリサイド、いわゆるサリサイド技術がある。これにより、ゲート電極の配線抵抗とソース/ドレインの寄生抵抗を同時に減少させ、配線遅延及びコンダクタンス劣化の少ないVLSI用トランジスタが実現する。
【0004】
【発明が解決しようとする課題】
シリサイド技術、特にMOSトランジスタのサリサイド技術を用いる場合、これに先立ってパターニングのためのレジストマスクを形成したり、イオン注入による不純物の導入を行なうが、これらの工程を行なう前に大気・レジスト等による有機汚染の防止又はイオン注入によるダメージの防止を目的として、対象となるシリコン層やシリコン基板の表面に薄い熱酸化膜を形成する。
【0005】
この熱酸化膜は、シリサイド(サリサイド)工程の直前に希フッ酸液を用いたウェットエッチング等により除去されるが、この際に熱酸化膜自身にも有機汚染やイオン注入による変質(SiO2→SiOX(X<2))が生じ、十分に除去されないことがある。また、当該熱酸化膜を形成しても、有機汚染の防止又はイオン注入によるダメージの防止を十分に達成できず、熱酸化膜を付き抜けて有機汚染やダメージがシリコン表面に波及することも多い。
【0006】
このように、有機汚染やダメージを取り除いてシリコン表面を清浄化する目的で熱酸化膜を形成するも、十分な清浄化を図ることは困難である。シリコン表面が汚染された状態では十全なシリサイド化が阻害されてしまい、ひいてはMOSトランジスタの信頼性の著しい低下を招くという問題がある。
【0007】
そこで本発明は、前記課題に鑑みてなされたものであって、レジスト・大気汚染に代表される有機汚染やイオン注入によるダメージによる半導体層(シリコン層)の汚染を除去し、十分な表面清浄化を実現し、当該シリコン層表面を確実にシリサイド(サリサイド)化することを可能とする半導体装置の製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
本発明者は、鋭意検討の結果、以下に示す発明の諸態様に想到した。
【0009】
本発明の半導体装置の製造方法は、半導体素子、例えばMOSトランジスタを形成するに際して、半導体層、例えばシリコン層の表面を高融点金属を用いてシリサイド化する場合の前工程を主要構成とするものである。この前工程では、酸素ガスのラジカル及びエッチングガスのラジカルを前記シリコン層の表面に作用させ、酸化処理及びエッチング処理を施す。
【0010】
本発明において、半導体層(シリコン層)の表面は、一方で酸化処理により当該表面に存する有機汚染やダメージを含む酸化層が形成され、或いは形成されつつ、他方でエッチング処理により当該酸化層が除去される。これにより、半導体層表面の有機汚染やダメージが当該酸化層と共に除去され、表面が清浄化されることになる。
【0011】
この場合、具体的には、プラズマを用いて酸素ガス及びエッチングガスをラジカル化する。
【0012】
前記工程の具体的処理としては、前記酸化処理を行なった後に、前記酸化処理及び前記エッチング処理を同時に行うことが好適である。
【0013】
この場合、先ず前者の酸化処理により、半導体層(シリコン層)の有機汚染やイオン注入等によるダメージを緩和するために形成された酸化膜の膜質改善(SiOX(X<2)→SiO2)がなされるとともに、酸化膜中の有機物の分解及び昇華が促進される。続く酸化処理及びエッチング処理により、上述したように、一方で酸化処理により当該表面に存する有機汚染やダメージを含む酸化層が形成され、或いは形成されつつ、他方でエッチング処理により当該酸化層が除去され、半導体層表面が清浄化される。
【0014】
【発明の実施の形態】
以下、本発明を適用した好適な実施形態について図面を参照しながら詳細に説明する。ここでは、半導体装置として、いわゆるサリサイド構造のMOSトランジスタを例示し、その構成について製造方法と共に開示する。
図1は、本実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図であり、図2及び図3は本実施形態の主要工程を示す模式図である。
【0015】
先ず、図1(a)に示すように、例えばp型のシリコン半導体基板1に素子形成領域を画定する。ここでは、いわゆるLOCOS法により素子分離領域に厚いフィールド酸化膜2を形成し、素子分離を行なう。
【0016】
続いて、画定された素子形成領域に熱酸化を施し、半導体基板1の表面に膜厚10nm程度の薄いゲート絶縁膜3を形成する。
【0017】
続いて、例えばCVD法により、全面に多結晶シリコン膜(不図示)を膜厚180nm程度に堆積した後、この多結晶シリコン膜上にフォトレジスト(不図示)を塗布し、フォトリソグラフィーにより電極形状に加工する。そして、フォトレジストをマスクとして多結晶シリコン膜及びゲート絶縁膜3を異方性エッチングしてパターニングし、多結晶シリコン膜からなるゲート電極4を形成する。
【0018】
続いて、フォトレジストを灰化処理等により除去した後、例えばCVD法により、フォトレジスト11を覆うように全面にシリコン酸化膜を堆積し、ゲート電極4をマスクとして全面を異方性エッチング(エッチバック)することにより、ゲート電極4の側面のみにシリコン酸化膜を残してサイドウォール5を形成する。
【0019】
次に、図1(b)に示すように、後のイオン注入工程における半導体基板1の表面及びゲート電極4の表面のダメージ保護を目的として、素子形成領域においてゲート電極4の側方で露出する半導体基板1の表面及びゲート電極4の表面を熱酸化してそれぞれ膜厚5nm程度の薄い保護酸化膜6を形成する。
【0020】
続いて、ゲート電極4及びサイドウォール5をマスクとして、保護酸化膜6を介した半導体基板1の表層にn型不純物、ここではリン(P)を加速エネルギー600keV、ドーズ量3×1015/cm2の条件でイオン注入し、アニール処理を行なうことにより、ゲート電極4及びサイドウォール5の両側における半導体基板1の表層にソース/ドレイン7を形成する。
【0021】
ここで、図2(a)に示すように、保護酸化膜6を形成しても、イオン注入による半導体基板1の表面及びゲート電極4の表面におけるダメージ21やこれらの大気等に起因する有機汚染22が存在している。そこで本実施形態では、サリサイド化を行なう前工程として、酸素(O2)ガス及びC2F6ガスを反応ガスとするプラズマ処理を行なう。
【0022】
具体的には、先ずO2ガスを反応ガスとした60秒間程度の酸化処理により、プラズマによりO2ガスをラジカル化し、半導体基板1上及びゲート電極4上の保護酸化膜6に対して作用させる。
【0023】
このとき、図2(b)に示すように、酸素ラジカルにより保護酸化膜6の膜質改善(イオン注入等によりSiOX(X<2)に変質した状態から正常なSiO2への改質)がなされるとともに、保護酸化膜6中の有機物の分解及び昇華が促進される。
【0024】
続いて、O2ガスにエッチングガスとして用いられるC2F6ガスを加えてゆき、O2ガスとC2F6ガスの混合ガスを反応ガスとして、プラズマによりO2ガスをラジカル化し、半導体基板1の表面及びゲート電極4の表面と、これら表面上の保護酸化膜6に対して作用させる。
【0025】
このとき、図2(c)に示すように、C2F6のフッ素ラジカルにより保護酸化膜6がエッチング除去される。これに引き続き、図3(a)に示すように、酸素ラジカルにより当該各表面が再び酸化され、酸化膜24(少量の有機汚染とダメージ層を含む)が形成される。これにより、保護酸化膜6が除去された後の当該各表面に存するダメージ層の酸化及び有機物の分解及び昇華が促進される。更に、図3(b)に示すように、上記の過程で当該各表面に形成された酸化膜24がフッ素ラジカルによりエッチング除去される。
【0026】
即ちこの一連の工程(図2(c),図3(a),(b))は、反応ガスを上記の混合ガスとしてプラズマ励起することにより、酸化処理による有機汚染及びダメージを包含する酸化膜の形成と、エッチング処理による当該酸化膜の除去とをほぼ同時に進行させ、この工程がプラズマ励起の稼動時間等の諸条件に応じて数回繰り返されて、有機汚染及びダメージが可及的に除去される。本例では、酸化及びエッチングの同時処理により、酸化膜が6nm程度、シリコン層が5nm程度エッチングされる。
【0027】
そして、半導体基板1をチャンバー外に搬出する際に、図3(c)に示すように、露出した半導体基板1の表面及びゲート電極4の表面に若干の自然酸化や有機汚染23が発生するため、このとき形成された自然酸化膜25を希フッ酸溶液を用いたウェットエッチングによりこれを除去する。
【0028】
以上の工程により、半導体基板1の表面及びゲート電極4の表面がシリサイド(サリサイド)化に十分な程度に清浄化されることになる。
【0029】
ところで、上記のプラズマ励起を行なう際には、ラジカル種による作用対象であるシリコン層の表面を保護する観点から、当該表面に直接プラズマが接触することは出来るだけ避けた方が好ましい。そのため例えば、プラズマを当該表面から十分離間した場所で発生させ、その発生個所と当該表面とを開口された金属膜で隔て、プラズマにより生成されたラジカル種を前記開口から当該表面に作用させるようにすることが好適である。なおこのとき、ラジカル種に十分な運動エネルギー等を付与することが困難な場合もあるが、例えば反応ガスに数%程度の水蒸気を混合することにより、反応に十分なエネルギーを得ることができる。
【0030】
続いて、図1(c)に示すように、全面に高融点金属、例えばCo,Ti,W等(ここではCo)を膜厚10nm程度にスパッタ形成し、半導体基板1とCo間及びゲート電極4とCo間でSi−Co間で固相反応させてシリサイド層13を形成し、サリサイド構造とする。その後、未反応部分のCoを除去する。
【0031】
そして、図1(d)に示すように、全面を覆う層間絶縁膜14の形成、ゲート電極4、ソース/ドレイン7の表面の一部を露出させるコンタクト孔15の形成、コンタクト孔15を埋め込みゲート電極4、ソース/ドレイン7と導通するAl等からなる配線16の形成等を経て、サリサイド構造のMOSトランジスタを完成させる。
【0032】
以上説明したように、本実施形態のMOSトランジスタの製造方法によれば、レジスト・大気汚染に代表される有機汚染やイオン注入によるダメージによる半導体層(シリコン層)の汚染を除去し、十分な表面清浄化を実現し、当該シリコン層表面を確実にシリサイド(サリサイド)化することが可能となる。
【0033】
本実施形態の上述の効果を確かめるため、本実施形態によるシリサイド化の前工程を行なう場合と、これを行なわずに保護酸化膜の形成・除去のみを行なった比較例とを試料として、ゲート電極をパターニングした際に用いたレジストマスクをそのままイオン注入用のマスクとして流用し、不純物のイオン注入を行なった後にゲート電極の表面をシリサイド化した。その結果、図4のSEM写真に示すように、図4(a)に示す比較例ではレジストマスクの被覆部位(図中(A)で示す。)で特に黒点が確認される。この黒点は、有機汚染・ダメージ等の除去が不十分であることを示しており、従ってこの比較例ではシリサイド化の未反応部分が多いことがわかる。これに対して、図4(b)に示す本実施形態では、黒点が確認されず、十分なシリサイド化が実現したことがわかる。
【0034】
以上の実施形態の説明では、酸素ガスのラジカル及びエッチングガスのラジカルを用いて行う例としたが、ラジカルに代えて、酸素ガスプラズマから発生するイオン活性種を利用することでも構わない。イオン活性種の場合には、ラジカルを利用する場合に比べて、高温等をかけない状態でも容易に深く酸化処理が行えることになって、好都合である。
【0035】
なお、本実施形態では、MOSトランジスタのサリサイド技術について例示したが、本発明はこれに限定されず、例えばコンタクト孔・ビア孔の形成により露出したシリコン層表面等を清浄化する際にも適用可能である。
【0036】
以下、本発明の諸態様を付記としてまとめて記載する。
【0037】
(付記1) 半導体素子を形成するに際して、シリコン層の表面に高融点金属を用いたシリサイド化を行なう半導体装置の製造方法であって、
シリサイド化を行なう前工程として、酸素ガスのラジカル及びエッチングガスのラジカルを前記シリコン層の表面に作用させ、酸化処理及びエッチング処理を施すことを特徴とする半導体装置の製造方法。
【0038】
(付記2) 前記工程を、プラズマにより酸素ガス及びエッチングガスをラジカル化して行なうことを特徴とする付記1に記載の半導体装置の製造方法。
【0039】
(付記3) 前記半導体素子はMOSトランジスタであり、前記工程をサリサイド化の前工程として行なうことを特徴とする付記1に記載の半導体装置の製造方法。
【0040】
(付記4) 前記酸化処理及び前記エッチング処理を同時に行うことを特徴とする付記1に記載の半導体装置の製造方法。
【0041】
(付記5) 前記酸化処理を行なった後に、前記酸化処理及び前記エッチング処理を同時に行うことを特徴とする付記1に記載の半導体装置の製造方法。
【0042】
(付記6) 半導体素子を形成するに際して、半導体層の表面に酸素ガスのラジカル及びエッチングガスのラジカルを前記シリコン層の表面に作用させ、酸化処理及びエッチング処理を施すことを特徴とする半導体装置の製造方法。
【0043】
(付記7) 前記酸化処理及び前記エッチング処理は、プラズマにより酸素ガス及びエッチングガスをラジカル化して行なうことを特徴とする付記6に記載の半導体装置の製造方法。
【0044】
(付記8) 前記酸化処理及び前記エッチング処理を、前記半導体層のシリサイド化の前工程として行なうことを特徴とする付記6に記載の半導体装置の製造方法。
【0045】
(付記9) 前記酸化処理及び前記エッチング処理を同時に行うことを特徴とする付記6に記載の半導体装置の製造方法。
【0046】
(付記10) 前記酸化処理を行なった後に、前記酸化処理及び前記エッチング処理を同時に行うことを特徴とする付記6に記載の半導体装置の製造方法。
【0047】
(付記11) 半導体素子を形成するに際して、シリコン層の表面に高融点金属を用いたシリサイド化を行なう半導体装置の製造方法であって、
前記シリサイド化を行なう前に、
熱処理により、前記シリコン層の表面に薄い酸化膜を形成する工程と、
前記酸化膜を介して前記シリコン層に所定の処理を施した後に、酸素ガスのラジカルを生成して前記酸化膜に作用させる工程と、
酸素ガスのラジカル及びエッチングガスのラジカルを前記シリコン層の表面に作用させ、酸化処理及びエッチング処理を同時に施す工程とを有することを特徴とする半導体装置の製造方法。
【0048】
(付記12) プラズマにより、酸素ガス及びエッチングガスのラジカル化を行なうことを特徴とする付記11に記載の半導体装置の製造方法。
【0049】
(付記13) 前記半導体素子はMOSトランジスタであり、前記各工程をサリサイド化の前工程として行なうことを特徴とする付記11に記載の半導体装置の製造方法。
【0050】
【発明の効果】
本発明によれば、レジスト・大気汚染に代表される有機汚染やイオン注入によるダメージによる半導体層(シリコン層)の汚染を除去し、十分な表面清浄化を実現し、当該シリコン層表面を確実にシリサイド(サリサイド)化することが可能となる。
【図面の簡単な説明】
【図1】本実施形態のMOSトランジスタの製造方法を工程順に示す概略断面図である。
【図2】本実施形態の主要工程におけるシリコン層表面の様子を示す模式図である。
【図3】図2に引き続き、本実施形態の主要工程におけるシリコン層表面の様子を示す模式図である。
【図4】SEM(走査型電子顕微鏡)により、本実施形態によるシリコン層表面(及び比較例によるシリコン層表面)の様子を示す顕微鏡写真である。
【符号の説明】
1 半導体基板
2 フィールド酸化膜
3 ゲート絶縁膜
4 ゲート電極
5 サイドウォール
6 保護酸化膜
7 ソース/ドレイン
11 フォトレジスト
12 自然酸化・有機汚染
13 シリサイド層
14 層間絶縁膜
15 コンタクト孔
16 配線
21 ダメージ
22 有機汚染
23 若干の自然酸化・有機汚染
24 酸化膜
25 自然酸化膜[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device such as a MOS transistor, and is particularly suitable for application to a semiconductor device using silicide (salicide) technology.
[0002]
[Prior art]
In recent years, with the progress of higher integration of semiconductor elements, further miniaturization of electrodes, wirings, and the like is required. Since miniaturization of electrodes and wiring leads to an increase in resistance, as a countermeasure against this, silicide, which is a compound of silicon and a refractory metal such as tungsten (W) or titanium (Ti), is used as an electrode or wiring material. Technology has been proposed.
[0003]
Further, in the MOS transistor, there is a so-called salicide technique, which is a solid-phase reaction silicide in which silicidation is selectively and self-aligned on the gate electrode and source / drain surfaces of polycrystalline silicon. Thereby, the wiring resistance of the gate electrode and the parasitic resistance of the source / drain are simultaneously reduced, thereby realizing a VLSI transistor with less wiring delay and conductance deterioration.
[0004]
[Problems to be solved by the invention]
When using silicide technology, especially salicide technology for MOS transistors, a resist mask for patterning is formed prior to this, or impurities are introduced by ion implantation. In order to prevent organic contamination or damage due to ion implantation, a thin thermal oxide film is formed on the surface of the target silicon layer or silicon substrate.
[0005]
This thermal oxide film is removed by wet etching or the like using a dilute hydrofluoric acid solution immediately before the silicide (salicide) process. At this time, the thermal oxide film itself is also altered by organic contamination or ion implantation (SiO 2 → SiO x (X <2)) is generated and may not be sufficiently removed. Even if the thermal oxide film is formed, it is not possible to sufficiently achieve prevention of organic contamination or damage due to ion implantation, and organic contamination and damage often penetrate the silicon surface through the thermal oxide film. .
[0006]
Thus, although a thermal oxide film is formed for the purpose of removing the organic contamination and damage to clean the silicon surface, it is difficult to achieve sufficient cleaning. When the silicon surface is contaminated, the silicidation is hindered, resulting in a problem that the reliability of the MOS transistor is significantly lowered.
[0007]
Therefore, the present invention has been made in view of the above problems, and removes contamination of a semiconductor layer (silicon layer) due to organic contamination typified by resist / air pollution or damage caused by ion implantation, and sufficient surface cleaning. It is an object of the present invention to provide a method for manufacturing a semiconductor device that can realize silicide (salicide) on the surface of the silicon layer.
[0008]
[Means for Solving the Problems]
As a result of intensive studies, the present inventor has conceived the following aspects of the invention.
[0009]
The method for manufacturing a semiconductor device according to the present invention mainly includes a pre-process for siliciding the surface of a semiconductor layer, for example, a silicon layer, using a refractory metal when forming a semiconductor element, for example, a MOS transistor. is there. In this pre-process, an oxygen gas radical and an etching gas radical are allowed to act on the surface of the silicon layer to perform oxidation treatment and etching treatment.
[0010]
In the present invention, on the surface of the semiconductor layer (silicon layer), an oxide layer containing organic contamination and damage existing on the surface is formed by oxidation treatment, or on the other hand, the oxide layer is removed by etching treatment on the other side. Is done. Thereby, organic contamination and damage on the surface of the semiconductor layer are removed together with the oxide layer, and the surface is cleaned.
[0011]
In this case, specifically, the oxygen gas and the etching gas are radicalized using plasma.
[0012]
As a specific process of the step, it is preferable to perform the oxidation process and the etching process simultaneously after the oxidation process.
[0013]
In this case, first, the former oxidation treatment improves the quality of the oxide film formed in order to mitigate damage caused by organic contamination or ion implantation of the semiconductor layer (silicon layer) (SiO x (X <2) → SiO 2 ). In addition, decomposition and sublimation of organic substances in the oxide film are promoted. By the subsequent oxidation treatment and etching treatment, as described above, an oxidation layer containing organic contamination and damage existing on the surface is formed on the one hand or formed, while the oxidation layer is removed by the etching treatment on the other hand. The surface of the semiconductor layer is cleaned.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments to which the present invention is applied will be described in detail with reference to the drawings. Here, as a semiconductor device, a so-called salicide structure MOS transistor is illustrated, and its configuration is disclosed together with a manufacturing method.
FIG. 1 is a schematic cross-sectional view showing the manufacturing method of the MOS transistor of this embodiment in the order of steps, and FIGS. 2 and 3 are schematic views showing the main steps of this embodiment.
[0015]
First, as shown in FIG. 1A, for example, an element formation region is defined in a p-type
[0016]
Subsequently, thermal oxidation is performed on the defined element formation region to form a thin gate insulating film 3 having a thickness of about 10 nm on the surface of the
[0017]
Subsequently, after depositing a polycrystalline silicon film (not shown) with a film thickness of about 180 nm on the entire surface by, eg, CVD, a photoresist (not shown) is applied on the polycrystalline silicon film, and the electrode shape is formed by photolithography. To process. Then, using the photoresist as a mask, the polycrystalline silicon film and the gate insulating film 3 are anisotropically etched and patterned to form a
[0018]
Subsequently, after removing the photoresist by ashing or the like, a silicon oxide film is deposited on the entire surface so as to cover the photoresist 11 by, eg, CVD, and the entire surface is anisotropically etched (etched using the
[0019]
Next, as shown in FIG. 1B, for the purpose of protecting the damage of the surface of the
[0020]
Subsequently, using the
[0021]
Here, as shown in FIG. 2A, even if the
[0022]
Specifically, first, O 2 gas is radicalized by plasma by oxidation treatment using O 2 gas as a reaction gas for about 60 seconds, and acts on the
[0023]
At this time, as shown in FIG. 2B, the quality of the
[0024]
Subsequently, Yuki added C 2 F 6 gas used as an etching gas to O 2 gas, as a reaction gas a mixed gas of O 2 gas and C 2 F 6 gas, O 2 gas into radicals by a plasma, the
[0025]
At this time, as shown in FIG. 2C, the
[0026]
That is, this series of steps (FIGS. 2 (c), 3 (a) and 3 (b)) is an oxide film containing organic contamination and damage due to oxidation treatment by plasma excitation using the reaction gas as the above mixed gas. And the removal of the oxide film by etching process are performed almost simultaneously, and this process is repeated several times according to various conditions such as plasma excitation operating time to remove organic contamination and damage as much as possible. Is done. In this example, the oxide film is etched by about 6 nm and the silicon layer is etched by about 5 nm by simultaneous processing of oxidation and etching.
[0027]
When the
[0028]
Through the above steps, the surface of the
[0029]
By the way, when performing the above-described plasma excitation, it is preferable to avoid direct contact of the plasma with the surface as much as possible from the viewpoint of protecting the surface of the silicon layer that is the target of action by radical species. Therefore, for example, plasma is generated at a location sufficiently separated from the surface, the generation location and the surface are separated by an opened metal film, and radical species generated by the plasma act on the surface from the opening. It is preferable to do. At this time, although it may be difficult to impart sufficient kinetic energy or the like to the radical species, sufficient energy for the reaction can be obtained, for example, by mixing about several percent of water vapor with the reaction gas.
[0030]
Subsequently, as shown in FIG. 1C, a refractory metal, for example, Co, Ti, W or the like (Co in this case) is sputtered to a thickness of about 10 nm on the entire surface, and between the
[0031]
Then, as shown in FIG. 1D, the formation of the
[0032]
As described above, according to the MOS transistor manufacturing method of this embodiment, the contamination of the semiconductor layer (silicon layer) due to organic contamination typified by resist / air pollution and damage due to ion implantation is removed, and a sufficient surface is obtained. It is possible to realize cleaning and to reliably silicide (salicide) the surface of the silicon layer.
[0033]
In order to confirm the above-described effect of the present embodiment, the gate electrode is obtained using as a sample the case where the pre-silicidation process according to the present embodiment is performed and the comparative example in which only the protective oxide film is formed and removed without performing this step. The resist mask used when patterning was used as an ion implantation mask as it was, and after ion implantation of impurities, the surface of the gate electrode was silicided. As a result, as shown in the SEM photograph of FIG. 4, in the comparative example shown in FIG. 4A, black spots are particularly confirmed at the resist mask coating portion (indicated by (A) in the figure). This black dot indicates that the removal of organic contamination, damage, etc. is insufficient, and thus it can be seen that there are many unreacted portions of silicidation in this comparative example. On the other hand, in the present embodiment shown in FIG. 4B, no black point is confirmed, and it can be seen that sufficient silicidation is realized.
[0034]
In the above description of the embodiment, an example is given in which oxygen gas radicals and etching gas radicals are used, but ion active species generated from oxygen gas plasma may be used instead of radicals. In the case of ionic active species, it is advantageous in that the oxidation treatment can be easily and deeply performed even in a state where high temperature or the like is not applied as compared with the case of using radicals.
[0035]
In this embodiment, the salicide technology of the MOS transistor has been exemplified. However, the present invention is not limited to this, and can be applied to, for example, cleaning the surface of a silicon layer exposed by forming a contact hole / via hole. It is.
[0036]
Hereinafter, various aspects of the present invention will be collectively described as supplementary notes.
[0037]
(Supplementary Note 1) A method of manufacturing a semiconductor device in which when forming a semiconductor element, silicidation using a refractory metal is performed on the surface of a silicon layer,
A method for manufacturing a semiconductor device, characterized in that as a pre-process for silicidation, oxygen gas radicals and etching gas radicals are allowed to act on the surface of the silicon layer to perform oxidation treatment and etching treatment.
[0038]
(Supplementary note 2) The method of manufacturing a semiconductor device according to
[0039]
(Additional remark 3) The said semiconductor element is a MOS transistor, The said process is performed as a pre-process of salicidation, The manufacturing method of the semiconductor device of
[0040]
(Additional remark 4) The said oxidation process and the said etching process are performed simultaneously, The manufacturing method of the semiconductor device of
[0041]
(Supplementary note 5) The method for manufacturing a semiconductor device according to
[0042]
(Additional remark 6) When forming a semiconductor element, the radical of oxygen gas and the radical of etching gas are made to act on the surface of the silicon layer on the surface of the semiconductor layer, and an oxidation treatment and an etching treatment are performed. Production method.
[0043]
(Supplementary note 7) The method for manufacturing a semiconductor device according to
[0044]
(Additional remark 8) The said oxidation process and the said etching process are performed as a pre-process of silicidation of the said semiconductor layer, The manufacturing method of the semiconductor device of
[0045]
(Additional remark 9) The said oxidation process and the said etching process are performed simultaneously, The manufacturing method of the semiconductor device of
[0046]
(Supplementary note 10) The method for manufacturing a semiconductor device according to
[0047]
(Supplementary Note 11) A method of manufacturing a semiconductor device in which when forming a semiconductor element, silicidation using a refractory metal is performed on the surface of a silicon layer,
Before performing the silicidation,
Forming a thin oxide film on the surface of the silicon layer by heat treatment;
A step of applying a predetermined treatment to the silicon layer through the oxide film, and generating oxygen gas radicals to act on the oxide film;
A method of manufacturing a semiconductor device, comprising: a step of causing radicals of oxygen gas and radicals of etching gas to act on the surface of the silicon layer and simultaneously performing oxidation treatment and etching treatment.
[0048]
(Additional remark 12) The manufacturing method of the semiconductor device of Additional remark 11 characterized by performing radicalization of oxygen gas and etching gas with plasma.
[0049]
(Additional remark 13) The said semiconductor element is a MOS transistor, The said each process is performed as a pre-process of salicidation, The manufacturing method of the semiconductor device of Additional remark 11 characterized by the above-mentioned.
[0050]
【The invention's effect】
According to the present invention, organic contamination typified by resist / air pollution and contamination of the semiconductor layer (silicon layer) due to damage caused by ion implantation are removed, and sufficient surface cleaning is realized to ensure the surface of the silicon layer. It becomes possible to turn into silicide (salicide).
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a method of manufacturing a MOS transistor according to an embodiment in the order of steps.
FIG. 2 is a schematic view showing a state of a silicon layer surface in the main process of the embodiment.
FIG. 3 is a schematic diagram showing the state of the surface of the silicon layer in the main process of this embodiment, following FIG. 2;
FIG. 4 is a photomicrograph showing the state of the silicon layer surface according to the present embodiment (and the silicon layer surface according to the comparative example) by SEM (scanning electron microscope).
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記ゲート電極の側壁にシリコン酸化膜を含むサイドウォールを形成する工程と、
次いで、前記半導体基板の表面に酸化膜を形成する工程と、
前記酸化膜を介して前記半導体基板にイオン注入する工程と、
前記酸化膜に対して酸素プラズマ処理する工程と、
前記酸化膜を、酸素ガス及びC2 F 6ガスの混合ガスを用いたプラズマ処理により除去する工程と、
次いで、前記半導体基板の全面に金属膜を形成する工程と、
前記半導体基板を加熱処理することにより、前記金属膜と前記シリコンとを反応させる工程と
を含むことを特徴とする半導体装置の製造方法。Forming a gate electrode on a semiconductor substrate containing silicon;
Forming a sidewall including a silicon oxide film on the sidewall of the gate electrode;
Next, forming an oxide film on the surface of the semiconductor substrate;
Ion implantation into the semiconductor substrate through the oxide film;
A step of performing oxygen plasma treatment on the oxide film;
Removing the oxide film by plasma treatment using a mixed gas of oxygen gas and C 2 F 6 gas;
Next, forming a metal film on the entire surface of the semiconductor substrate;
And a step of reacting the metal film with the silicon by subjecting the semiconductor substrate to a heat treatment.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210198A JP4095760B2 (en) | 2000-07-11 | 2000-07-11 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000210198A JP4095760B2 (en) | 2000-07-11 | 2000-07-11 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002025941A JP2002025941A (en) | 2002-01-25 |
JP4095760B2 true JP4095760B2 (en) | 2008-06-04 |
Family
ID=18706491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000210198A Expired - Fee Related JP4095760B2 (en) | 2000-07-11 | 2000-07-11 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4095760B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7022575B2 (en) | 2003-10-29 | 2006-04-04 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
KR100650835B1 (en) * | 2004-10-29 | 2006-11-27 | 에스티마이크로일렉트로닉스 엔.브이. | Method of forming field oxide layer in semiconductor device |
JP5119604B2 (en) * | 2006-03-16 | 2013-01-16 | ソニー株式会社 | Manufacturing method of semiconductor device |
CN117613003B (en) * | 2024-01-23 | 2024-04-16 | 合肥晶合集成电路股份有限公司 | Method for manufacturing semiconductor device and semiconductor device |
-
2000
- 2000-07-11 JP JP2000210198A patent/JP4095760B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002025941A (en) | 2002-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5948702A (en) | Selective removal of TixNy | |
US6468915B1 (en) | Method of silicon oxynitride ARC removal after gate etching | |
US6103610A (en) | Integrated circuit structure with dual thickness cobalt silicide layers and method for its manufacture | |
JP2006216854A (en) | Manufacturing method for semiconductor device | |
US7371646B2 (en) | Manufacture of insulated gate type field effect transistor | |
JP3544535B2 (en) | Semiconductor device and manufacturing method thereof | |
US6225202B1 (en) | Selective etching of unreacted nickel after salicidation | |
JP2004128314A (en) | Method for manufacturing semiconductor device | |
JP4095760B2 (en) | Manufacturing method of semiconductor device | |
JPH0722338A (en) | Semiconductor device and manufacture thereof | |
US6211054B1 (en) | Method of forming a conductive line and method of forming a local interconnect | |
US5998286A (en) | Method to grow self-aligned silicon on a poly-gate, source and drain region | |
KR100628225B1 (en) | method for manufacturing of semiconductor device | |
US20070131984A1 (en) | Semiconductor device and method for fabricating the same | |
JP2972687B2 (en) | Method for manufacturing semiconductor device | |
JP2833530B2 (en) | Method for manufacturing semiconductor device | |
JPH0982812A (en) | Manufacture of semiconductor device | |
JP3919435B2 (en) | Manufacturing method of semiconductor device | |
JP2006203109A (en) | Semiconductor device and its manufacturing method | |
JP2821613B2 (en) | Method for manufacturing semiconductor device | |
JP2003229567A (en) | Gate electrode and manufacturing method therefor | |
JP2004119754A (en) | Wire, manufacturing method of wire, semiconductor device, and manufacturing method thereof | |
KR100462667B1 (en) | Semiconductor device and method of manufacturing the same | |
JP3435943B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3805751B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071116 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080310 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |