JP4281569B2 - Method for manufacturing epitaxial wafer for semiconductor light emitting device - Google Patents

Method for manufacturing epitaxial wafer for semiconductor light emitting device Download PDF

Info

Publication number
JP4281569B2
JP4281569B2 JP2004039196A JP2004039196A JP4281569B2 JP 4281569 B2 JP4281569 B2 JP 4281569B2 JP 2004039196 A JP2004039196 A JP 2004039196A JP 2004039196 A JP2004039196 A JP 2004039196A JP 4281569 B2 JP4281569 B2 JP 4281569B2
Authority
JP
Japan
Prior art keywords
epitaxial wafer
semiconductor light
manufacturing
light emitting
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004039196A
Other languages
Japanese (ja)
Other versions
JP2005235802A (en
Inventor
優洋 新井
泰一郎 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP2004039196A priority Critical patent/JP4281569B2/en
Publication of JP2005235802A publication Critical patent/JP2005235802A/en
Application granted granted Critical
Publication of JP4281569B2 publication Critical patent/JP4281569B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体発光素子用エピタキシャルウェハの製造方法に関わり、特に、電流ブロック層を備えた電流狭窄型の発光ダイオード(LED)を、高い製造歩留りで製造することのできる半導体発光素子用エピタキシャルウェハの製造方法に関する。   The present invention relates to a method for manufacturing an epitaxial wafer for a semiconductor light emitting device, and more particularly, an epitaxial wafer for a semiconductor light emitting device capable of manufacturing a current confinement type light emitting diode (LED) having a current blocking layer with a high manufacturing yield. It relates to the manufacturing method.

AlGaInP系半導体は、窒化物半導体を除くIII−V族化合物半導体の中で最大のバンドギャップを有する直接遷移型半導体であり、560nm〜660nmの発光帯域において非常に高い輝度が得られることから、現在でも盛んに研究・開発が行われている。しかし最近の動向として、AlGaInP系発光ダイオードは低価格化競争の最中にあり、各社メーカー共に発光ダイオードの製造コストの低減、スループットの向上に努めている。   AlGaInP-based semiconductors are direct transition semiconductors having the largest band gap among III-V group compound semiconductors excluding nitride semiconductors, and are extremely bright in the emission band of 560 nm to 660 nm. However, research and development are actively conducted. However, as a recent trend, AlGaInP-based light emitting diodes are in the midst of price reduction competition, and manufacturers of each company are striving to reduce the manufacturing cost of light emitting diodes and improve the throughput.

ここで、AlGaInP系発光ダイオードの製造における製造コストは、主に電流拡散層の形成コストが占めている。この要因として、一つには高輝度を得るためには電流拡散層の膜厚を厚くする必要があることが挙げられる。この問題の解決には、電流拡散層としての材料にできるだけ抵抗率の低い材料を用いるのが有効とされ、電流拡散層としての材料には、主にGaP、AlGaAsがある。しかし、これらの抵抗率の低い材料を用いても、やはり電流分散効果を良くして、発光ダイオードの高輝度化、低動作電圧化を図るためには、この電流拡散層の膜厚を大体8μm以上とする必要があった。すると、電流拡散層の成長に掛かる原料費用が多くなり、更には、成長に掛かる時間がスループットを悪化させ、総合的にAlGaInP系発光ダイオードの製造コストを高くしていた。   Here, the manufacturing cost of manufacturing the AlGaInP-based light emitting diode is mainly the cost of forming the current diffusion layer. One factor for this is that it is necessary to increase the thickness of the current diffusion layer in order to obtain high luminance. In order to solve this problem, it is effective to use a material having a resistivity as low as possible as the material for the current diffusion layer. The materials for the current diffusion layer mainly include GaP and AlGaAs. However, even if these low-resistivity materials are used, in order to improve the current dispersion effect and increase the luminance and the operating voltage of the light emitting diode, the thickness of the current diffusion layer is about 8 μm. It was necessary to do it above. Then, the raw material cost required for the growth of the current spreading layer is increased, and further, the time required for the growth deteriorates the throughput, and the manufacturing cost of the AlGaInP light emitting diode is increased overall.

この解決手段としては、半導体からなる電流拡散層の代わりに、キャリア濃度が非常に高く、薄い膜厚で十分な電流分散効果を得ることができる方法として、金属酸化物の透明導電膜であるITO膜からなる電流拡散層を用いる方法が開発されている。   As a solution to this problem, ITO, which is a metal oxide transparent conductive film, can be used as a method for obtaining a sufficient current dispersion effect with a very low carrier thickness instead of a semiconductor current diffusion layer. A method using a current diffusion layer made of a film has been developed.

また、LEDとして充分な特性を達成させるための方法として、半導体最上層、つまり、ITO膜からなる電流拡散層とクラッド層との間の半導体層としてp型GaAsコンタクト層を用いることにより、ITO膜からなる電流拡散層との接触抵抗を低下させる技術が開発されている。このような技術により、LED特性を悪くすることなく、上記金属酸化物の透明導電膜をLEDに用いることができるようになった。このため金属酸化物からなる電流拡散層の膜厚が薄くできるため、低コスト化に大きく寄与した。   As a method for achieving sufficient characteristics as an LED, an ITO film can be obtained by using a p-type GaAs contact layer as a semiconductor top layer, that is, a semiconductor layer between a current diffusion layer made of an ITO film and a cladding layer. A technique for reducing the contact resistance with a current diffusion layer made of is developed. With such a technique, the transparent conductive film of the metal oxide can be used for an LED without deteriorating the LED characteristics. For this reason, since the film thickness of the current diffusion layer made of metal oxide can be reduced, it greatly contributed to cost reduction.

更にまた、高輝度を得る別の方策として、電流ブロック層を備えた電流狭窄型の発光ダイオードが提案されている(例えば、特許文献1参照)。更に、例えば特開2001−85742号公報(特許文献2参照)に示された発光ダイオードでは、電流ブロック層として上部クラッド層と反対の導電型を有するAlInPからなる電流ブロック層が備えられている。
特開2002−64219号公報 特開2001−85742号公報
Furthermore, as another measure for obtaining high brightness, a current confining type light emitting diode having a current blocking layer has been proposed (see, for example, Patent Document 1). Further, for example, in a light emitting diode disclosed in Japanese Patent Application Laid-Open No. 2001-85742 (see Patent Document 2), a current blocking layer made of AlInP having a conductivity type opposite to that of the upper cladding layer is provided as a current blocking layer.
JP 2002-64219 A JP 2001-85742 A

上述したように、AlGaInP系発光ダイオードの製造における製造コストは、主に電流拡散層の形成コストが占めている。この原因は、発光ダイオードの発光部への電流注入を出来るだけ均一に行う為に電流拡散層を厚く成長する必要があったからである。また、厚く成長するためには当然の如く成長時間が長くかかり、スループット悪化の原因にもなった為、結果的に発光ダイオードの製造コストの大部分を占めていた。そこで、ITO膜を電流拡散層に用した発光ダイオードが提案されている。   As described above, the manufacturing cost for manufacturing the AlGaInP-based light emitting diode is mainly the cost for forming the current diffusion layer. This is because the current diffusion layer has to be grown thick in order to perform current injection into the light emitting portion of the light emitting diode as uniformly as possible. In addition, since it takes a long time to grow thickly, which causes a deterioration in throughput, it occupies most of the manufacturing cost of the light-emitting diode as a result. Therefore, a light emitting diode using an ITO film as a current diffusion layer has been proposed.

しかしながら、一般にITO膜からなる電流拡散層を設けた場合、従来の発光ダイオードと比較して、電流拡散層の膜厚が減少することにより、発光波長に対して透明な層の表面積が少なくなる。つまり発光面積が減少することになり、結果的に従来の発光ダイオードよりも若干、輝度が低くなってしまうという問題があった。   However, in general, when a current diffusion layer made of an ITO film is provided, the surface area of the transparent layer with respect to the emission wavelength is reduced by reducing the thickness of the current diffusion layer as compared with a conventional light emitting diode. That is, the light emitting area is reduced, and as a result, there is a problem that the luminance is slightly lower than that of the conventional light emitting diode.

この問題の解決には、ITO膜を電流拡散層に用いた発光ダイオードにおいて、更なる輝度向上を目的とし、電流ブロック層を備えた発光ダイオードとすることが有効である。しかし、電流ブロック層を備えることは通常のITO膜を電流拡散層に用いた発光ダイオードよりも当然、製造コストが増加する。   In order to solve this problem, in a light emitting diode using an ITO film as a current diffusion layer, it is effective to make the light emitting diode provided with a current blocking layer for the purpose of further improving the luminance. However, the provision of a current blocking layer naturally increases the manufacturing cost as compared with a light emitting diode using a normal ITO film as a current diffusion layer.

そこで、本発明者等は、まだ公知ではないが、出来るだけ電流ブロック層の形成にかかるコストを低減するため、フォトレジスト膜を電流ブロック層に用いたITO膜付電流狭窄型発光ダイオードを、先願として提案している。フォトレジスト膜は周知の如く絶縁体であることから、電流ブロック層に応用することが可能である。   Therefore, the present inventors have not yet publicly known, but in order to reduce the cost for forming the current blocking layer as much as possible, the current confinement type light-emitting diode with an ITO film using a photoresist film as the current blocking layer is first described. Proposed as a wish. Since the photoresist film is an insulator as is well known, it can be applied to a current blocking layer.

特許文献2の発光ダイオードでも、電流ブロック層に上部クラッド層と反対の導電型を有するAlInPからなる電流ブロック層を備えており、高輝度化に有効であるが、この場合は電流ブロック層を形成する為にフォトレジストによるパターンニングに加えエッチング工程を行う必要性がある。従って、前記のフォトレジストを電流ブロック層に用いた電流狭窄型発光ダイオードよりも至極当然、製造コストが高くなる。   The light emitting diode of Patent Document 2 also includes a current block layer made of AlInP having a conductivity type opposite to that of the upper clad layer in the current block layer, which is effective for increasing the brightness. In this case, the current block layer is formed. Therefore, it is necessary to perform an etching process in addition to patterning with a photoresist. Accordingly, the manufacturing cost is naturally higher than that of the current confinement type light emitting diode using the photoresist as the current blocking layer.

しかし、上記したフォトレジストを電流ブロック層に用いた発光ダイオードにおいても、製造歩留りを悪化させるという問題があった。それは、発光ダイオード用エピタキシャルウェハのチップ化工程、つまりダイシング工程の時と、発光ダイオードチップへのワイヤーボンディング工程時に、ITO膜の剥離現象が起きてしまうことである。このITO膜の剥離現象によって発光ダイオードの製造歩留りが極端に悪化し、結果的にITO膜付電流狭窄型発光ダイオードの製造コストを低減することが困難であった。   However, even in the light emitting diode using the above-described photoresist for the current blocking layer, there is a problem that the manufacturing yield is deteriorated. That is, an ITO film peeling phenomenon occurs during a chip forming process of the epitaxial wafer for light emitting diodes, that is, a dicing process and a wire bonding process to the light emitting diode chip. The production yield of the light emitting diode is extremely deteriorated due to the peeling phenomenon of the ITO film, and as a result, it is difficult to reduce the production cost of the current confined light emitting diode with the ITO film.

従って本発明の目的は、上記問題点を解決し、ITO膜を電流拡散層に用い、且つフォトレジストからなる電流ブロック層を備えた電流狭窄型発光ダイオードの製造方法に関し、上記ITO膜の剥離現象をなくして、製造歩留りの非常に高い、高輝度、且つ安価な半導体発光素子用エピタキシャルウェハの製造方法を提供することにある。   Accordingly, an object of the present invention relates to a method of manufacturing a current confinement type light emitting diode which solves the above problems, uses an ITO film as a current diffusion layer, and has a current blocking layer made of a photoresist, and relates to the peeling phenomenon of the ITO film It is an object of the present invention to provide an epitaxial wafer manufacturing method for a semiconductor light emitting device that has a very high manufacturing yield, high brightness, and low cost.

上記目的を達成するため、本発明は、次のように構成したものである。   In order to achieve the above object, the present invention is configured as follows.

請求項1の発明に係る半導体発光素子用エピタキシャルウェハの製造方法は、基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、導電型決定不純物を含有したオーミックコンタクト層と、フォトレジスト膜からなる電流ブロック層と、ITO膜からなる透明導電膜を順次形成する半導体発光素子用エピタキシャルウェハの製造方法において、前記透明導電膜を形成する前に、前記電流ブロック層を熱処理して膨らみを抑えることを特徴とする。ここで導電型決定不純物を含有したオーミックコンタクト層とは、1×1019/cm3以上の、例えば導電型決定不純物として亜鉛(Zn)を含有したオーミックコンタクト層を意味する。 The method for manufacturing an epitaxial wafer for a semiconductor light-emitting device according to the invention of claim 1 includes a light-emitting portion having at least an active layer sandwiched between an n-type cladding layer and a p-type cladding layer on a substrate, and a conductivity determining impurity. In the method for manufacturing an epitaxial wafer for a semiconductor light emitting device, in which an ohmic contact layer, a current blocking layer made of a photoresist film, and a transparent conductive film made of an ITO film are sequentially formed, the current block is formed before forming the transparent conductive film. The layer is heat-treated to suppress swelling. Here, the ohmic contact layer containing the conductivity determining impurity means an ohmic contact layer containing 1 × 10 19 / cm 3 or more, for example, zinc (Zn) as the conductivity determining impurity.

請求項2の発明は、請求項1に記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記電流ブロック層がポジ型のフォトレジスト膜であることを特徴とする。   According to a second aspect of the present invention, in the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to the first aspect, the current blocking layer is a positive photoresist film.

請求項3の発明に係る半導体発光素子用エピタキシャルウェハの製造方法は、基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、該発光部の上に1×1019/cm3以上の導電形決定不純物を含有したオーミックコンタクト層を順次成長する工程と、前記オーミックコンタクト層の上に電流阻止効果を有するフォトレジスト膜を形成する工程と、前記フォトレジスト膜を所望の形状にパターンニングして電流ブロック層を形成する工程と、前記電流ブロック層の上にITO膜からなる透明導電膜を形成する工程と、前記透明導電膜の上に表面電極を形成する工程と、前記電極を所望の温度で熱処理して合金化させるアロイ工程とを含む半導体発光素子用エピタキシャルウェハの製造方法において、前記透明導電膜を形成する前に、該半導体発光素子用エピタキシャルウェハを所望の温度及び雰囲気中において熱処理してフォトレジスト膜の膨らみを抑える熱処理工程を含むことを特徴とする。 According to a third aspect of the present invention, there is provided a method for producing an epitaxial wafer for a semiconductor light emitting device, comprising: a light emitting portion having at least an active layer sandwiched between an n-type cladding layer and a p-type cladding layer; A step of sequentially growing an ohmic contact layer containing a conductivity determining impurity of × 10 19 / cm 3 or more, a step of forming a photoresist film having a current blocking effect on the ohmic contact layer, and the photoresist film Forming a current blocking layer by patterning the substrate into a desired shape, forming a transparent conductive film made of an ITO film on the current blocking layer, and forming a surface electrode on the transparent conductive film In the method of manufacturing an epitaxial wafer for a semiconductor light emitting device, comprising: an alloying step of heat-treating the electrode at a desired temperature to form an alloy. Before forming the film, the epitaxial wafer for semiconductor light emitting device is heat-treated in a desired temperature and atmosphere to include a heat treatment step for suppressing swelling of the photoresist film.

請求項4の発明は、請求項3に記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記熱処理工程の温度(熱処理温度)を、前記アロイ工程の温度(アロイ温度)と同等か、若しくはそれ以上の温度とすることを特徴とする。   According to a fourth aspect of the present invention, in the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to the third aspect, the temperature of the heat treatment step (heat treatment temperature) is equal to or equal to the temperature of the alloy step (alloy temperature). It is characterized by the above temperature.

請求項5の発明は、請求項3又は4に記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記熱処理工程の雰囲気(熱処理雰囲気)が、酸素濃度が1%未満である不活性ガスであるか、若しくは真空であることを特徴とする。   According to a fifth aspect of the present invention, in the method for producing an epitaxial wafer for a semiconductor light emitting device according to the third or fourth aspect, the atmosphere of the heat treatment step (heat treatment atmosphere) is an inert gas having an oxygen concentration of less than 1%. Or a vacuum.

請求項6の発明は、請求項3乃至5のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記電流ブロック層がポジ型のフォトレジスト膜であることを特徴とする。   According to a sixth aspect of the present invention, in the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to any one of the third to fifth aspects, the current blocking layer is a positive photoresist film.

請求項7の発明は、請求項3乃至6のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記電流ブロック層の中央部分に当たる位置が、前記表面電極の中央部分に当たる位置の直下に来るように形成されていることを特徴とする。   The invention according to claim 7 is the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to any one of claims 3 to 6, wherein a position corresponding to a central portion of the current blocking layer is directly below a position corresponding to a central portion of the surface electrode. It is formed to come to.

請求項8の発明は、請求項3乃至7のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記電流ブロック層の表面側の面積が前記表面電極の表面側の面積と同等またはそれ以上の面積であることを特徴とする。   The invention of claim 8 is the method for producing an epitaxial wafer for a semiconductor light emitting device according to any one of claims 3 to 7, wherein an area on the surface side of the current blocking layer is equal to an area on the surface side of the surface electrode or The area is larger than that.

請求項9の発明は、請求項1乃至8のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記基板がガリウム砒素(GaAs)、ゲルマニウム(Ge)、シリコン(Si)、又はシリコン(Si)よりも熱伝導率が大きい金属のうちのいずれかからなり、前記発光部がGaInP、AlInP、AlGaInPのうちのいずれかからなり、前記オーミックコンタクト層がAlGa1−XAs(0≦X≦0.3)であり、前記オーミックコンタクト層の膜厚が1nm以上50nm以下であることを特徴とする。 The invention of claim 9 is the method for producing an epitaxial wafer for a semiconductor light emitting device according to any one of claims 1 to 8, wherein the substrate is gallium arsenide (GaAs), germanium (Ge), silicon (Si), or silicon. (Si) is made of any one of metals having higher thermal conductivity, the light emitting portion is made of any of GaInP, AlInP, and AlGaInP, and the ohmic contact layer is made of Al X Ga 1-X As (0 ≦ X ≦ 0.3), and the film thickness of the ohmic contact layer is 1 nm or more and 50 nm or less.

請求項10の発明は、請求項1乃至9のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記透明導電膜の膜厚が200nm以上500nm以下であることを特徴とする。   According to a tenth aspect of the present invention, in the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to any one of the first to ninth aspects, the film thickness of the transparent conductive film is 200 nm or more and 500 nm or less.

請求項11の発明は、請求項3乃至10のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、前記アロイ工程の温度が300℃以上500℃以下であることを特徴とする。   The invention of claim 11 is the method for producing an epitaxial wafer for a semiconductor light emitting device according to any one of claims 3 to 10, wherein the temperature of the alloy process is 300 ° C. or more and 500 ° C. or less.

<発明の要点>
本発明者は、鋭意研究努力した結果、ITO膜の剥離現象の主たる原因が、電流ブロック層であるフォトレジスト膜から有機ガスが発生することによってITO膜と電流ブロック層との界面での膨らみが発生していることを見出した。更に、ITO膜の形成前の段階において電流ブロック層を最適な条件で熱処理することによって、この膨らみを抑制し得ることも見い出した。本発明は、これらの発明者の知見に基づいてなされたものであり、発光ダイオードの製造歩留りを向上させる有効な製造方法である。
<Key points of the invention>
As a result of diligent research efforts, the present inventor has swelled at the interface between the ITO film and the current blocking layer due to the generation of organic gas from the photoresist film that is the current blocking layer. Found out that it has occurred. Furthermore, it has also been found that this swelling can be suppressed by heat-treating the current blocking layer under optimum conditions before the ITO film is formed. The present invention has been made based on the knowledge of these inventors, and is an effective manufacturing method for improving the manufacturing yield of light-emitting diodes.

本発明の半導体発光素子用エピタキシャルウェハは、電流拡散層として透明導電膜であるITO膜を用い、更に発光部とこのITO膜との間に電流ブロック層を備えた構造において、電流ブロック層をフォトレジスト膜によって形成しているので、生産性に優れ、且つ低い製造コストで製造することのできる高輝度発光ダイオードを得ることができる。これは、従来の電流ブロック層の形成方法が、主にMOVPE法によって形成される半導体層であり、更にこの電流ブロック層の上に形成する電流拡散層が再びMOVPE法による半導体層によって形成されていたことに依存する。つまり、本明細書中に示した従来の方法によると、1回目のエピタキシャル成長後、エピタキシャルウェハの上にフォトレジスト膜を用いてパターンニング、更に電流ブロック層の形状にする為のエッチング工程が必要であるが、本発明においては、単純にフォトレジストによるパターンニングのみで終了する。   The epitaxial wafer for a semiconductor light emitting device of the present invention uses an ITO film, which is a transparent conductive film, as a current diffusion layer, and further includes a current blocking layer between the light emitting portion and the ITO film. Since the resist film is used, a high-luminance light-emitting diode that is excellent in productivity and can be manufactured at a low manufacturing cost can be obtained. This is because a conventional method of forming a current blocking layer is a semiconductor layer mainly formed by the MOVPE method, and a current diffusion layer formed on the current blocking layer is again formed by a semiconductor layer by the MOVPE method. Depends on that. In other words, according to the conventional method shown in this specification, after the first epitaxial growth, patterning using a photoresist film on the epitaxial wafer and further an etching process for forming a current blocking layer are required. However, in the present invention, the process is simply completed by patterning with a photoresist.

電流ブロック層に用いるフォトレジスト膜は、その特性上、エピタキシャル層の表面に空間を作らず、且つ断線することを未然に防止する為、ポジ型フォトレジスト膜を用いるのが好ましい。   Due to the characteristics of the photoresist film used for the current blocking layer, it is preferable to use a positive photoresist film in order not to make a space on the surface of the epitaxial layer and to prevent disconnection.

本発明の半導体発光素子用エピタキシャルウェハの製造方法は、基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、高濃度に導電型決定不純物を含有したオーミックコンタクト層と、フォトレジスト膜からなる電流ブロック層と、ITO膜からなる透明導電膜を順次形成するに際し、前記透明導電膜を形成する前に、前記電流ブロック層を熱処理して膨らみを抑えるものである。本発明により、レジスト膜の膨らみを予め熱処理により抑えておくことにより、その後に形成されるITO膜からなる透明導電膜について、ITO膜と電流ブロック層との界面での膨らみの発生が抑制され、ダイシング工程やワイヤーボンディング工程時におけるITO膜からなる透明導電膜の剥離現象を防止することができる。   The method for producing an epitaxial wafer for a semiconductor light emitting device according to the present invention comprises a light emitting part having at least an active layer sandwiched between an n-type cladding layer and a p-type cladding layer on a substrate, and an ohmic containing a conductivity-determining impurity at a high concentration. When sequentially forming a contact layer, a current blocking layer made of a photoresist film, and a transparent conductive film made of an ITO film, the current blocking layer is heat treated to suppress swelling before forming the transparent conductive film. is there. According to the present invention, by suppressing the swelling of the resist film by heat treatment in advance, the occurrence of swelling at the interface between the ITO film and the current blocking layer is suppressed for the transparent conductive film made of the ITO film formed thereafter, The peeling phenomenon of the transparent conductive film made of the ITO film during the dicing process or the wire bonding process can be prevented.

すなわち、本発明に示した半導体発光素子用エピタキシャルウェハの製造方法を採ることにより、フォトレジスト膜を電流ブロック層に用いる高輝度発光ダイオードを製造する際のワイヤボンディング工程における製造歩留りを画期的に向上させることが可能となった。これは、ITO膜の剥離現象の主たる原因が、電流ブロック層であるフォトレジストからの有機ガス発生によってITO膜と電流ブロック層との界面での膨らみを発生させていることを見出し、これを改善すべく、ITO膜の形成前の段階において電流ブロック層を最適な条件で熱処理するという方法を見出したことに拠るものである。   That is, by using the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to the present invention, the manufacturing yield in the wire bonding process when manufacturing a high-intensity light emitting diode using a photoresist film as a current blocking layer is epoch-making. It became possible to improve. It was found that the main cause of the ITO film peeling phenomenon was the occurrence of swelling at the interface between the ITO film and the current blocking layer due to the generation of organic gas from the photoresist that is the current blocking layer. Therefore, this is based on the finding of a method of heat-treating the current blocking layer under the optimum conditions before the ITO film is formed.

以下、本発明の実施形態を実施例を中心に説明する。   Hereinafter, embodiments of the present invention will be described mainly with reference to examples.

本発明の半導体発光素子用エピタキシャルウェハの製造方法では、基板1の上に、少なくとも活性層5をn型クラッド層4、p型クラッド層6で挟んだ発光部と、高濃度に導電型決定不純物を含有したオーミックコンタクト層7と、レジスト膜からなる電流ブロック層11と、ITO膜からなる透明導電膜8を順次形成する。この透明導電膜8たるITO膜を形成する前に、電流ブロック層11のレジスト膜を所望の温度及び雰囲気中において熱処理して、レジスト膜からの有機ガスに起因するレジスト膜の膨らみを抑制する。なお、透明導電膜8たるITO膜の形成方法は真空蒸着であり、製造コストを下げることができる。   In the method for manufacturing an epitaxial wafer for a semiconductor light emitting device according to the present invention, a light emitting portion having at least an active layer 5 sandwiched between an n-type cladding layer 4 and a p-type cladding layer 6 on a substrate 1 and a highly conductive type determining impurity. An ohmic contact layer 7 containing, a current blocking layer 11 made of a resist film, and a transparent conductive film 8 made of an ITO film are sequentially formed. Before the ITO film as the transparent conductive film 8 is formed, the resist film of the current blocking layer 11 is heat-treated in a desired temperature and atmosphere to suppress the swelling of the resist film due to the organic gas from the resist film. In addition, the formation method of the ITO film | membrane which is the transparent conductive film 8 is vacuum evaporation, and can reduce manufacturing cost.

<比較例:大気中で350℃熱処理>
比較例として、図1に示した構造の発光波長630nm付近の赤色発光ダイオードを製作した。製作の過程は次の通りである。
<Comparative example: 350 ° C. heat treatment in air>
As a comparative example, a red light emitting diode having an emission wavelength near 630 nm and having the structure shown in FIG. 1 was manufactured. The production process is as follows.

n型GaAs基板1上に、MOVPE法でn型GaAsバッファ層2、n型ブラッグ反射層3、n型(Al0.7Ga0.30.5In0.5Pクラッド層4、アンドープ(Al0.15Ga0.850.5In0.5P活性層5、p型(Al0.7Ga0.30.5In0.5Pクラッド層6、p型GaAsコンタクト層7を順次成長させ、発光ダイオード用エピタキシャルウェハを作製した。因みに上記n型ブラッグ反射層は、n型AlInP層(約50nm)とn型GaAs層(約40nm)からなる積層構造とし、そのペア数は10ペアとした。 On the n-type GaAs substrate 1, an n-type GaAs buffer layer 2, an n-type Bragg reflection layer 3, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4, an undoped (Al 0.15 Ga 0.85 ) 0.5 In A 0.5 P active layer 5, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 6 and a p-type GaAs contact layer 7 were sequentially grown to produce an epitaxial wafer for a light emitting diode. Incidentally, the n-type Bragg reflective layer has a laminated structure composed of an n-type AlInP layer (about 50 nm) and an n-type GaAs layer (about 40 nm), and the number of pairs is 10 pairs.

次に電流ブロック層11の形成方法を記述する。上記発光ダイオード用エピタキシャルウェハをMOVPE装置から搬出した後、上記発光ダイオード用エピタキシャルウェハの表面にスピンコーターを用いて、ポジ型フォトレジストを一面に塗布した。この時、塗布したポジ型フォトレジストはZWD−6200であり、スピンコーターによる塗布条件は、回転数7000rpm、回転時間60secとした。   Next, a method for forming the current blocking layer 11 will be described. After the light emitting diode epitaxial wafer was unloaded from the MOVPE apparatus, a positive photoresist was applied to the entire surface of the light emitting diode epitaxial wafer using a spin coater. At this time, the applied positive photoresist was ZWD-6200, and the coating conditions by the spin coater were set at a rotation speed of 7000 rpm and a rotation time of 60 sec.

ポジ型フォトレジストの塗布後、マスクアライナーを用いて直径125μmの円形ドットが形成されるように露光し、更にその後現像することで、上記の形状(直径125μmの円形ドット)にパターンニングした。   After applying the positive photoresist, exposure was performed using a mask aligner so as to form a circular dot with a diameter of 125 μm, and then development was performed, thereby patterning the above shape (circular dot with a diameter of 125 μm).

パターンニング後、水洗、乾燥工程を経て、大気中で350℃、5分間の熱処理を行った。また、このときに作製したポジ型フォトレジスト膜の膜厚を段差計にて測定した所、約0.18μmであった。このようにして、ポジ型フォトレジスト膜による電流ブロック層11を形成した。   After patterning, it was washed with water and dried, and then heat-treated at 350 ° C. for 5 minutes in the air. Further, when the film thickness of the positive photoresist film produced at this time was measured with a step gauge, it was about 0.18 μm. In this way, a current blocking layer 11 made of a positive photoresist film was formed.

熱処理後、パターンニングされたポジ型フォトレジスト膜側へ、真空蒸着法によって膜厚300nmのITO膜からなる透明導電膜(電流拡散層)8を形成した。この時、同一バッチ内にセットしたガラス基板を取り出し、ホール(Hall)測定が可能なサイズに切断し、ITO膜の電気特性を評価した所、キャリア濃度1.21×1021/cm3、移動度21.2cm2/Vs、抵抗率2.29×10-4・Ωcmであった。 After the heat treatment, a transparent conductive film (current diffusion layer) 8 made of an ITO film having a thickness of 300 nm was formed on the patterned positive photoresist film side by a vacuum deposition method. At this time, the glass substrate set in the same batch was taken out, cut into a size capable of Hall measurement, and the electrical properties of the ITO film were evaluated. The carrier concentration was 1.21 × 10 21 / cm 3 , movement The temperature was 21.2 cm 2 / Vs, and the resistivity was 2.29 × 10 −4 · Ωcm.

そして、この発光ダイオード用エピタキシャルウェハの上面には直径125μmの円形のp側電極(表面電極)9をマトリクス状に、前工程で形成したポジ型フォトレジスト膜のほぼ直上に位置するように蒸着法で形成した。p側電極9は、ニッケル、金を、それぞれ20nm、500nmの順に蒸着した。更にエピタキシャルウェハの底面には、全面にn側電極(裏面電極)10を形成した。n側電極10は、金・ゲルマニウム合金、ニッケル、金を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイ工程を、窒素ガス雰囲気中430℃で5分行った。   Then, on the upper surface of the epitaxial wafer for light emitting diodes, a circular p-side electrode (surface electrode) 9 having a diameter of 125 μm is deposited in a matrix so as to be positioned almost immediately above the positive photoresist film formed in the previous step. Formed with. For the p-side electrode 9, nickel and gold were deposited in the order of 20 nm and 500 nm, respectively. Further, an n-side electrode (back surface electrode) 10 was formed on the entire bottom surface of the epitaxial wafer. For the n-side electrode 10, gold / germanium alloy, nickel, and gold were vapor-deposited in the order of 60 nm, 10 nm, and 500 nm, respectively, and then an alloying process that was alloying the electrodes was performed at 430 ° C. for 5 minutes in a nitrogen gas atmosphere. .

その後、この発光ダイオード用エピタキシャルウェハをダイシング等でチップサイズ300μm角のチップ形状に加工し、更にこのチップ形状に加工された物の内、20個だけダイボンディング、ワイヤボンディングを行って発光ダイオードチップを製作した。しかし、このワイヤボンディング工程の際、20個の発光ダイオードチップの内の10個がITO膜の剥離現象によって、特性評価出来ない状況になってしまった。つまり、製造歩留りは50%ということになる。そして、10個だけ作製されたこの発光ダイオードチップのLED特性を評価した結果、平均発光出力2.62mW、動作電圧2.11Vであった。   Thereafter, the epitaxial wafer for the light emitting diode is processed into a chip shape having a chip size of 300 μm square by dicing or the like, and only 20 of the chips processed into the chip shape are die bonded and wire bonded to form a light emitting diode chip. Produced. However, during this wire bonding process, 10 of the 20 light-emitting diode chips cannot be characterized due to the ITO film peeling phenomenon. In other words, the manufacturing yield is 50%. As a result of evaluating the LED characteristics of only 10 light emitting diode chips produced, the average light emission output was 2.62 mW and the operating voltage was 2.11 V.

<実施例1:窒素ガス中で430℃熱処理>
実施例1として、図1に示した構造の発光波長630nm付近の赤色帯発光ダイオードを製作した。製作の過程は次の通りである。
<Example 1: Heat treatment at 430 ° C. in nitrogen gas>
As Example 1, a red band light-emitting diode having a structure shown in FIG. The production process is as follows.

n型GaAs基板1上に、MOVPE法でn型GaAsバッファ層2、n型ブラッグ反射層3、n型(Al0.7Ga0.30.5In0.5Pクラッド層4、アンドープ(Al0.15Ga0.850.5In0.5P活性層5、p型(Al0.7Ga0.30.5In0.5Pクラッド層6、p型GaAsコンタクト層7を順次成長させ、発光ダイオード用エピタキシャルウェハを作製した。因みに上記n型ブラッグ反射層は、n型AlInP層(約50nm)とn型GaAs層(約40nm)からなる積層構造とし、そのペア数は10ペアとした。 On the n-type GaAs substrate 1, an n-type GaAs buffer layer 2, an n-type Bragg reflection layer 3, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4, an undoped (Al 0.15 Ga 0.85 ) 0.5 In A 0.5 P active layer 5, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 6 and a p-type GaAs contact layer 7 were sequentially grown to produce an epitaxial wafer for a light emitting diode. Incidentally, the n-type Bragg reflective layer has a laminated structure composed of an n-type AlInP layer (about 50 nm) and an n-type GaAs layer (about 40 nm), and the number of pairs is 10 pairs.

次に、電流ブロック層11の形成方法を記述する。前記発光ダイオード用エピタキシャルウェハをMOVPE装置から搬出した後、上記発光ダイオード用エピタキシャルウェハの表面にスピンコーターを用いて、ポジ型フォトレジストを一面に塗布した。この時、塗布したポジ型フォトレジストはZWD−6200であり、スピンコーターによる塗布条件は、回転数7000rpm、回転時間60secとした。   Next, a method for forming the current blocking layer 11 will be described. After the light emitting diode epitaxial wafer was unloaded from the MOVPE apparatus, a positive photoresist was applied to the entire surface of the light emitting diode epitaxial wafer using a spin coater. At this time, the applied positive photoresist was ZWD-6200, and the coating conditions by the spin coater were set at a rotation speed of 7000 rpm and a rotation time of 60 sec.

ポジ型フォトレジストの塗布後、マスクアライナーを用いて直径125μmの円形ドットが形成される様に露光し、更にその後現像することで、前記の形状にパターンニングした。   After applying the positive photoresist, exposure was performed using a mask aligner so that circular dots with a diameter of 125 μm were formed, and then development was performed to pattern the shape.

パターンニング後、水洗、乾燥工程を経て、窒素ガス雰囲気中で430℃、5分間のベーキングを行った。また、このときに作製したポジ型フォトレジスト膜の膜厚を段差計にて測定したところ、約0.18μmであった。このようにして、ポジ型フォトレジスト膜による電流ブロック層11を形成した。   After patterning, the substrate was washed with water and dried, and then baked at 430 ° C. for 5 minutes in a nitrogen gas atmosphere. Further, when the film thickness of the positive photoresist film produced at this time was measured with a step gauge, it was about 0.18 μm. In this way, a current blocking layer 11 made of a positive photoresist film was formed.

ベーキング後、パターンニングされたポジ型フォトレジスト膜側へ、真空蒸着法によって膜厚300nmのITO膜からなる透明導電膜8を形成した。この時、同一バッチ内にセットしたガラス基板を取り出し、Hall測定が可能なサイズに切断し、ITO膜の電気特性を評価した所、キャリア濃度1.21×1021/cm3、移動度21.0cm2/Vs、抵抗率2.30×10-4Ω・cmであった。 After the baking, a transparent conductive film 8 made of an ITO film having a thickness of 300 nm was formed on the patterned positive photoresist film side by a vacuum deposition method. At this time, the glass substrate set in the same batch was taken out, cut into a size capable of Hall measurement, and the electrical characteristics of the ITO film were evaluated. The carrier concentration was 1.21 × 10 21 / cm 3 , the mobility was 21. The resistivity was 0 cm 2 / Vs, and the resistivity was 2.30 × 10 −4 Ω · cm.

そして、この発光ダイオード用エピタキシャルウェハの上面には直径125μmの円形のp側電極(表面電極)9をマトリクス状に、前工程で形成したポジ型フォトレジスト膜のほぼ直上に位置するように蒸着法で形成した。p側電極9は、ニッケル、金を、それぞれ20nm、500nmの順に蒸着した。更に、エピタキシャルウェハの底面には、全面にn側電極(裏面電極)10を形成した。n側電極10は、金・ゲルマニウム合金、ニッケル、金を、それぞれ60nm、10nm、500nmの順に蒸着し、その後、電極の合金化であるアロイを、窒素ガス雰囲気中430℃で5分行った。   Then, on the upper surface of the epitaxial wafer for light emitting diodes, a circular p-side electrode (surface electrode) 9 having a diameter of 125 μm is deposited in a matrix so as to be positioned almost immediately above the positive photoresist film formed in the previous step. Formed with. For the p-side electrode 9, nickel and gold were deposited in the order of 20 nm and 500 nm, respectively. Further, an n-side electrode (back electrode) 10 was formed on the entire bottom surface of the epitaxial wafer. For the n-side electrode 10, gold / germanium alloy, nickel, and gold were deposited in the order of 60 nm, 10 nm, and 500 nm, respectively, and then alloying of the electrode was performed at 430 ° C. for 5 minutes in a nitrogen gas atmosphere.

その後、このエピタキシャルウェハをダイシング等でチップサイズ300μm角のチップ形状に加工し、更にこのチップ形状に加工された物のうち、20個だけダイボンディング、ワイヤボンディングを行って発光ダイオードチップを製作した。   Thereafter, the epitaxial wafer was processed into a chip shape having a chip size of 300 μm square by dicing or the like, and only 20 of the chips processed into the chip shape were subjected to die bonding and wire bonding to manufacture a light emitting diode chip.

すると、このワイヤボンディング工程の際、20個の発光ダイオードチップの内、1個だけにITO膜の剥離現象が発生し、特性評価できない状況になってしまった。つまり、製造歩留りは95%と言うことになる。そして、この19個作製された発光ダイオードチップのLED特性を評価した結果、平均発光出力2.63mW、動作電圧2.10Vであった。   Then, during the wire bonding process, only one of the 20 light-emitting diode chips had an ITO film peeling phenomenon, and the characteristics could not be evaluated. In other words, the manufacturing yield is 95%. As a result of evaluating the LED characteristics of the 19 light-emitting diode chips, the average light-emitting output was 2.63 mW and the operating voltage was 2.10 V.

以上のように、発光ダイオード用エピタキシャルウェハの上に電流ブロック層を形成した後の熱処理工程において、その熱処理温度をアロイ温度と同等の温度にすることで、発光ダイオードチップのワイヤボンディング工程の際に発生するITO膜の剥離現象を画期的に抑制することが出来るようになった。つまり、フォトレジスト膜を電流ブロック層に用いる発光ダイオードにおける製造歩留りが向上したことで、その製造コストを大幅に低減することが可能となった。   As described above, in the heat treatment step after forming the current blocking layer on the light emitting diode epitaxial wafer, the heat treatment temperature is set equal to the alloy temperature, so that the wire bonding step of the light emitting diode chip can be performed. The peeling phenomenon of the generated ITO film can be remarkably suppressed. In other words, the manufacturing yield of a light emitting diode using a photoresist film as a current blocking layer has been improved, and the manufacturing cost can be greatly reduced.

<実施例2:真空中で430℃熱処理>
実施例2として、図1に示した構造の発光波長630nm付近の赤色帯発光ダイオードを製作した。製作の過程は次の通りである。
<Example 2: Heat treatment at 430 ° C. in vacuum>
As Example 2, a red band light emitting diode having a structure shown in FIG. The production process is as follows.

n型GaAs基板1上に、MOVPE法でn型GaAsバッファ層2、n型ブラッグ反射層3、n型(Al0.7Ga0.30.5In0.5Pクラッド層4、アンドープ(Al0.15Ga0.850.5In0.5P活性層5、p型(Al0.7Ga0.30.5In0.5Pクラッド層6、p型GaAsコンタクト層7を順次成長させ、発光ダイオード用エピタキシャルウェハを作製した。因みに上記n型ブラッグ反射層は、n型AlInP層(約50nm)とn型GaAs層(約40nm)からなる積層構造とし、そのペア数は10ペアとした。 On the n-type GaAs substrate 1, an n-type GaAs buffer layer 2, an n-type Bragg reflection layer 3, an n-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 4, an undoped (Al 0.15 Ga 0.85 ) 0.5 In A 0.5 P active layer 5, a p-type (Al 0.7 Ga 0.3 ) 0.5 In 0.5 P clad layer 6 and a p-type GaAs contact layer 7 were sequentially grown to produce an epitaxial wafer for a light emitting diode. Incidentally, the n-type Bragg reflection layer has a laminated structure composed of an n-type AlInP layer (about 50 nm) and an n-type GaAs layer (about 40 nm), and the number of pairs is 10 pairs.

次に電流ブロック層11の形成方法を記述する。前記発光ダイオード用エピタキシャルウェハをMOVPE装置から搬出した後、前記発光ダイオード用エピタキシャルウェハの表面にスピンコーターを用いて、ポジ型フォトレジスト膜を一面に塗布した。この時、塗布したポジ型フォトレジストはZWD−6200であり、スピンコーターによる塗布条件は、回転数7000rpm、回転時間60secとした。   Next, a method for forming the current blocking layer 11 will be described. After the light emitting diode epitaxial wafer was unloaded from the MOVPE apparatus, a positive type photoresist film was applied to the entire surface of the light emitting diode epitaxial wafer using a spin coater. At this time, the applied positive photoresist was ZWD-6200, and the coating conditions by the spin coater were set at a rotation speed of 7000 rpm and a rotation time of 60 sec.

ポジ型フォトレジストの塗布後、マスクアライナーを用いて直径125μmの円形ドットが形成される様に露光し、更にその後現像することで、前記の形状にパターンニングした。   After applying the positive photoresist, exposure was performed using a mask aligner so that circular dots with a diameter of 125 μm were formed, and then development was performed to pattern the shape.

パターンニング後、水洗、乾燥工程を経て、真空中で430℃、5分間のベーキングを行った。また、このときに作製したポジ型フォトレジスト膜の膜厚を段差計にて測定した所、約0.18μmであった。この様にして、ポジ型フォトレジスト膜による電流ブロック層11を形成した。   After patterning, the substrate was washed with water and dried, and baked at 430 ° C. for 5 minutes in a vacuum. Further, when the film thickness of the positive photoresist film produced at this time was measured with a step gauge, it was about 0.18 μm. In this way, a current blocking layer 11 made of a positive photoresist film was formed.

ベーキング後、パターンニングされたポジ型フォトレジスト膜側へ、真空蒸着法によって膜厚300nmのITO膜からなる透明導電膜8を形成した。このとき、同一バッチ内にセットしたガラス基板を取り出し、Hall測定が可能なサイズに切断し、ITO膜の電気特性を評価した所、キャリア濃度1.21×1021/cm3、移動度21.1cm2/Vs、抵抗率2.30×10-4Ω・cmであった。 After the baking, a transparent conductive film 8 made of an ITO film having a thickness of 300 nm was formed on the patterned positive photoresist film side by a vacuum deposition method. At this time, the glass substrate set in the same batch was taken out, cut into a size capable of Hall measurement, and the electrical characteristics of the ITO film were evaluated. The carrier concentration was 1.21 × 10 21 / cm 3 , the mobility was 21. The resistivity was 1 cm 2 / Vs, and the resistivity was 2.30 × 10 −4 Ω · cm.

そして、この発光ダイオード用エピタキシャルウェハの上面には直径125μmの円形のp側電極9をマトリクス状に、前工程で形成したポジ型フォトレジスト膜のほぼ直上に位置する様に蒸着法で形成した。p側電極9は、ニッケル、金を、それぞれ20nm、500nmの順に蒸着した。更にエピタキシャルウェハ底面には、全面にn側電極10を形成した。n側電極10は、金・ゲルマニウム合金、ニッケル、金を、それぞれ60m、10m、500mの順に蒸着し、その後、電極の合金化であるアロイを、窒素ガス雰囲気中430℃で5分行った。   A circular p-side electrode 9 having a diameter of 125 μm was formed in a matrix on the upper surface of the light emitting diode epitaxial wafer by vapor deposition so as to be positioned almost immediately above the positive photoresist film formed in the previous step. For the p-side electrode 9, nickel and gold were deposited in the order of 20 nm and 500 nm, respectively. Further, an n-side electrode 10 was formed on the entire bottom surface of the epitaxial wafer. For the n-side electrode 10, gold / germanium alloy, nickel, and gold were deposited in the order of 60 m, 10 m, and 500 m, respectively, and then alloying of the electrode was performed at 430 ° C. for 5 minutes in a nitrogen gas atmosphere.

その後、このエピタキシャルウェハをダイシング等でチップサイズ300μm角のチップ形状に加工し、更にこのチップ形状に加工された物のうち、20個だけダイボンディング、ワイヤボンディングを行って発光ダイオードチップを製作した。   Thereafter, the epitaxial wafer was processed into a chip shape having a chip size of 300 μm square by dicing or the like, and only 20 of the chips processed into the chip shape were subjected to die bonding and wire bonding to manufacture a light emitting diode chip.

すると、このワイヤボンディング工程の際、20個の発光ダイオードチップのうち、ITO膜の剥離現象は発生しなかった。つまり、製造歩留りは100%ということになる。そして、この20個作製された発光ダイオードチップのLED特性を評価した結果、平均発光出力2.61mW、動作電圧2.11Vであった。   Then, during the wire bonding process, the ITO film peeling phenomenon did not occur among the 20 light-emitting diode chips. That is, the manufacturing yield is 100%. As a result of evaluating the LED characteristics of the 20 light-emitting diode chips, the average light-emitting output was 2.61 mW and the operating voltage was 2.11 V.

以上のように、発光ダイオード用エピタキシャルウェハの上に電流ブロック層を形成した後の熱処理工程において、その熱処理温度をアロイ温度と同等の温度にすることで、発光ダイオードチップのワイヤボンディング工程の際に発生するITO膜の剥離現象を画期的に抑制することが出来るようになった。つまり、フォトレジスト膜を電流ブロック層に用いる発光ダイオードにおける製造歩留りが向上したことで、その製造コストを大幅に低減することが可能となった。   As described above, in the heat treatment step after forming the current blocking layer on the light emitting diode epitaxial wafer, the heat treatment temperature is set equal to the alloy temperature, so that the wire bonding step of the light emitting diode chip can be performed. The peeling phenomenon of the generated ITO film can be remarkably suppressed. In other words, the manufacturing yield of a light emitting diode using a photoresist film as a current blocking layer has been improved, and the manufacturing cost can be greatly reduced.

<最適条件に付いての根拠>
第1に、電流ブロック層に用いるフォトレジスト膜はポジ型のフォトレジスト膜であることが好ましい。
<Reason for optimal conditions>
First, the photoresist film used for the current blocking layer is preferably a positive photoresist film.

何故ならば、通常、ポジ型フォトレジストは露光された部分のみが現像液に溶解し、逆に露光されない部分のみがエピタキシャルウェハの上に残存することになる。そしてそのとき、エピタキシャルウェハの上に残存したポジ型フォトレジストは、上辺が短く下辺が長いテーパー状になる特性を有している。これに対し、ネガ型フォトレジストは、露光された箇所が残存し、露光されない箇所が現像液に溶解する。そして、残存したネガレジストの形状は上辺が長く下辺の短い逆テーパー状になる。   This is because, in general, only the exposed portion of the positive photoresist is dissolved in the developer, and conversely, only the unexposed portion remains on the epitaxial wafer. At that time, the positive photoresist remaining on the epitaxial wafer has a characteristic that the upper side is short and the lower side is tapered. On the other hand, in the negative photoresist, exposed portions remain and unexposed portions dissolve in the developer. The shape of the remaining negative resist is an inversely tapered shape having a long upper side and a short lower side.

このネガ型フォトレジストによって電流ブロック層を形成した場合、その上に被覆するように形成するITO膜とネガ型フォトレジストによる電流ブロック層との間に空隙箇所が形成されてしまい、数々の不具合をもたらす要因となってしまうからである。例えばそれは、膜の断線であったりする。またその他には、空隙を作ることによって、半導体中から上方に発した光が空隙部分で下方に反射する成分が高くなり結果的に発光ダイオードの輝度を低下させてしまうことが挙げられる。   When a current blocking layer is formed with this negative photoresist, gaps are formed between the ITO film formed so as to cover the current blocking layer and the current blocking layer with the negative photoresist. It will be a factor to bring. For example, it may be a film break. In addition, by forming a gap, the component that light emitted upward from the semiconductor is reflected downward in the gap portion is increased, resulting in a decrease in luminance of the light emitting diode.

以上の理由により、電流ブロック層にはポジ型フォトレジストを用いることが望ましいのである。   For the above reasons, it is desirable to use a positive photoresist for the current blocking layer.

第2に、電流ブロック層のサイズ、つまり直径は、表面電極つまりITO膜の上に形成される電極の直径とほぼ同等であるか、若しくはそれよりも大きめに作製することが好ましい。   Second, it is preferable that the size, that is, the diameter of the current blocking layer is substantially equal to or larger than the diameter of the surface electrode, that is, the electrode formed on the ITO film.

何故ならば、電流ブロック層の直径が表面電極の直径よりも小さいと、電極直下に流入した電流を遮蔽出来ない箇所が存在し、電流狭窄効果による発光出力の増大を縮小してしまうことになるからである。   This is because if the diameter of the current blocking layer is smaller than the diameter of the surface electrode, there is a portion where the current flowing directly under the electrode cannot be shielded, and the increase in the light emission output due to the current confinement effect is reduced. Because.

また、電流ブロック層から、活性層までの間の半導体層の距離によっても電流ブロック層の直径を最適化する必要がある。例えば、本発明における実施例では、活性層から電流ブロック層までの距離はおよそ1μm程度であり、この程度であれば、電流ブロック層を迂回して流入する電流が電流ブロック層よりも下の半導体層で廻り込むことも殆どなく、極めて効率の高い電流狭窄効果による高輝度化が達成できる。逆に、電流ブロック層から活性層までの半導体層の距離が10μm程度と長い場合、電流ブロック層を迂回して流入した電流が活性層までの半導体層によって、再び電極直下の位置に廻り込んでしまい、結果的に電極直下での発光が増加し、大幅な輝度向上が望めなくなってしまう。このような場合の対処としては、電極の直径よりも電流ブロック層の直径を大きくすることによって解決される。   Further, it is necessary to optimize the diameter of the current blocking layer according to the distance of the semiconductor layer from the current blocking layer to the active layer. For example, in the embodiment of the present invention, the distance from the active layer to the current block layer is about 1 μm, and if this is the case, the current flowing around the current block layer bypasses the semiconductor below the current block layer. There is almost no wrap around between layers, and high brightness can be achieved by the current confinement effect with extremely high efficiency. On the contrary, when the distance of the semiconductor layer from the current block layer to the active layer is as long as about 10 μm, the current flowing around the current block layer flows again to the position immediately below the electrode by the semiconductor layer to the active layer. As a result, light emission directly under the electrode increases, and a significant improvement in luminance cannot be expected. As a countermeasure for such a case, the diameter of the current blocking layer is made larger than the diameter of the electrode.

第3に、ITO膜と接するオーミックコンタクト層は、主に高濃度にZnが添加されたAl混晶比0から0.3までのAlGaAs(混晶比0のときはGaAs)であることが望ましい。   Third, it is desirable that the ohmic contact layer in contact with the ITO film is mainly AlGaAs having an Al mixed crystal ratio of 0 to 0.3 to which Zn is added at a high concentration (GaAs when the mixed crystal ratio is 0). .

ITO膜は基本的にn型の半導体材料に属し、また、発光ダイオードは通常、pサイドアップで作製されるのが一般的である。この為、ITO膜を電流拡散層に付帯した発光ダイオードは導電型が基板の側からn/p/n接合となってしまう。この為に発光ダイオードではITO膜とp型半導体層との界面に大きな電位障壁が生じ、通常は非常に動作電圧の高い発光ダイオードとなってしまう。この問題を解消するため、p型半導体層には非常に高いキャリア濃度を有するコンタクト層が必要となる。それには上記に示したZnが添加されたGaAsから低Al混晶比のAlGaAsが適しており、詳しくは、1×1019/cm3以上のキャリア濃度を有していることが好ましい。 The ITO film basically belongs to an n-type semiconductor material, and the light emitting diode is generally manufactured by p-side up. For this reason, the light emitting diode with the ITO film attached to the current diffusion layer has an n / p / n junction from the substrate side. For this reason, in the light emitting diode, a large potential barrier is generated at the interface between the ITO film and the p-type semiconductor layer, and the light emitting diode usually has a very high operating voltage. In order to solve this problem, a contact layer having a very high carrier concentration is required for the p-type semiconductor layer. For this purpose, AlGaAs having a low Al mixed crystal ratio is suitable from the above-described GaAs doped with Zn, and specifically, it preferably has a carrier concentration of 1 × 10 19 / cm 3 or more.

第4に、上記コンタクト層は、GaAsから低Al混晶比のAlGaAsであり、このコンタクト層の膜厚は1nmから50nmの範囲にあることが好ましい。   Fourth, the contact layer is made of GaAs to AlGaAs having a low Al mixed crystal ratio, and the thickness of the contact layer is preferably in the range of 1 nm to 50 nm.

何故ならば、上記コンタクト層は、いずれも活性層で発光した光に対し吸収層となるバンドギャップを有している為、膜厚が厚くなるに連れ、発光出力が低下してしまう。従って、コンタクト層の膜厚の上限をおよそ50nmとする。しかし、より好ましくは30nmまでである。また、コンタクト層の膜厚が1nm未満になってくると、今度はITO膜とコンタクト層との間でのトンネル接合が難しくなってくる為、低動作電圧化、動作電圧の安定化が困難になる。従ってITO膜と接するコンタクト層の膜厚には最適値があり、それは1nmから50nmなのである。   This is because all of the contact layers have a band gap that serves as an absorption layer for the light emitted from the active layer, so that the light emission output decreases as the film thickness increases. Therefore, the upper limit of the thickness of the contact layer is set to about 50 nm. However, it is more preferably up to 30 nm. In addition, when the contact layer thickness is less than 1 nm, tunnel junction between the ITO film and the contact layer becomes difficult, which makes it difficult to reduce the operating voltage and stabilize the operating voltage. Become. Therefore, the thickness of the contact layer in contact with the ITO film has an optimum value, which is 1 nm to 50 nm.

第5に、ITO膜を形成する方法は、真空蒸着法であることが望ましい。理由は、以下製造方法ごとに述べる。   Fifth, the method for forming the ITO film is preferably a vacuum deposition method. The reason will be described below for each manufacturing method.

まずスパッタ法においては、酸素雰囲気でのプラズマが発生するため、アッシングと同様の効果が働き、電流ブロック層が除去されてしまうという問題が発生する。また、スパッタ装置自体の設備額が高額で、更に、1バッチあたりのチャージ枚数が少ないことから、スループットも問題となる。   First, in the sputtering method, since plasma is generated in an oxygen atmosphere, the same effect as ashing works and the current blocking layer is removed. Further, since the equipment cost of the sputtering apparatus itself is high and the number of charged sheets per batch is small, throughput is also a problem.

次に、MOD溶液を用いたスプレー法においては、第一に基板の表面温度を500℃以上に加熱しないとITO膜の抵抗率を下げることができない為、発光ダイオード用エピタキシャルウェハに対する熱の影響が大きく、コンタクト層の表面を酸化してしまい、トンネル接合が達成されなくなってしまうという問題が発生する。また、ITO膜の高温での成膜になるので、ITO膜のキャリア濃度で低下してしまい、トンネル接合しずらい状況を作ってしまうことも問題である。更には、多数枚チャージ、つまりスループットの高い製造設備の作製が難しく、安定した量産を行うには難しい。   Next, in the spray method using a MOD solution, first, the resistivity of the ITO film cannot be lowered unless the surface temperature of the substrate is heated to 500 ° C. or higher. A large problem is that the surface of the contact layer is oxidized, and a tunnel junction cannot be achieved. Further, since the ITO film is formed at a high temperature, the carrier concentration of the ITO film is lowered, and it is difficult to make a tunnel junction. Furthermore, it is difficult to charge a large number of sheets, that is, to manufacture a manufacturing facility with high throughput, and it is difficult to perform stable mass production.

次に、塗布法においてはスプレー法、スパッタ法、真空蒸着法と比較して、抵抗率を下げることが非常に難しいことが挙げられる。このことからコンタクト層とのトンネル接合が非常に難しい。更には、ITO膜を200nmから500nm程度まで形成するのに、塗布、乾燥、焼成といった工程を幾度となく行う必要があることから、スループットが非常に悪い。   Next, in the coating method, it is very difficult to lower the resistivity as compared with the spray method, the sputtering method, and the vacuum deposition method. This makes it very difficult to make a tunnel junction with the contact layer. Furthermore, since it is necessary to repeatedly perform steps such as coating, drying, and baking in order to form the ITO film from about 200 nm to about 500 nm, the throughput is very poor.

次に、塗布法においてはスプレー法、スパッタ法、真空蒸着法と比較して、抵抗率を下げることが非常に難しいことが挙げられる。   Next, in the coating method, it is very difficult to lower the resistivity as compared with the spray method, the sputtering method, and the vacuum deposition method.

このことからコンタクト層とのトンネル接合が非常に難しい。更には、ITO膜を200nmから500nm程度まで形成するのに、塗布、乾燥、焼成といった工程を幾度となく行う必要があることから、スループットが非常に悪い。   This makes it very difficult to make a tunnel junction with the contact layer. Furthermore, since it is necessary to repeatedly perform steps such as coating, drying, and baking in order to form the ITO film from about 200 nm to about 500 nm, the throughput is very poor.

以上の理由から、製造装置の価格が安く、且つ安定性に優れ、スループットの高い方法として真空蒸着法であることが好ましいのである。   For the above reasons, it is preferable to use the vacuum deposition method as a method with a low manufacturing cost, excellent stability, and high throughput.

第6にITO膜の膜厚は200nmから500nmの範囲にあることが好ましい。   Sixth, the thickness of the ITO film is preferably in the range of 200 nm to 500 nm.

下限が200nmである理由は、充分な電流分散効果を得る為にはおよそ200nm程度の膜厚が必要だからである。次に上限が500nmである理由は、真空蒸着法で形成する場合、ITO膜の膜厚が500nm程度になってくると、ITO膜の透明性、つまり透過率が徐々に悪化してしまうという現象がある為である。また、およそ200nmから300nm程度のITO膜によって充分な電流分散効果が得られることから、あまり厚くし過ぎても製造コストを増加させてしまうだけになる。   The reason why the lower limit is 200 nm is that a film thickness of about 200 nm is necessary to obtain a sufficient current dispersion effect. Next, the upper limit is 500 nm. When the film is formed by vacuum deposition, the transparency of the ITO film, that is, the transmittance gradually deteriorates when the film thickness of the ITO film reaches about 500 nm. Because there is. In addition, since a sufficient current dispersion effect can be obtained with an ITO film of about 200 nm to 300 nm, the manufacturing cost is only increased even if it is too thick.

従って、ITO膜の膜厚は200nmから500nmの範囲にあることが好ましく、より好ましくは200nmから400m程度であると言える。   Accordingly, it can be said that the thickness of the ITO film is preferably in the range of 200 nm to 500 nm, more preferably about 200 nm to 400 m.

第7に、電流ブロック層の形成後の熱処理工程は、酸素濃度が1%未満の不活性ガス雰囲気中、若しくは真空中であることが望ましい。   Seventh, the heat treatment step after the formation of the current blocking layer is preferably performed in an inert gas atmosphere having an oxygen concentration of less than 1% or in a vacuum.

詳しい条件については、本発明の実施例1、実施例2に記載したが、理由としては、酸素濃度の低い雰囲気中による熱処理を意図的に選択することで、発光ダイオード用エピタキシャルウェハに備えられたコンタクト層の酸化現象を未然に防止することが出来るからである。該コンタクト層は約1nm〜50nmの範囲にある極薄膜である為、酸素を含む雰囲気中における高温の熱処理を施すと、当該コンタクト層が酸化してしまうことがある。すると、ITO膜とコンタクト層との間にかかるトンネル電圧が上昇してしまい、高動作電圧の発光ダイオードとなってしまうからである。   The detailed conditions are described in Example 1 and Example 2 of the present invention. The reason is that an epitaxial wafer for a light-emitting diode was prepared by intentionally selecting a heat treatment in an atmosphere having a low oxygen concentration. This is because the oxidation phenomenon of the contact layer can be prevented beforehand. Since the contact layer is an extremely thin film in the range of about 1 nm to 50 nm, the contact layer may be oxidized when subjected to high-temperature heat treatment in an atmosphere containing oxygen. Then, the tunnel voltage applied between the ITO film and the contact layer is increased, resulting in a light emitting diode with a high operating voltage.

<変形例1>
本発明における実施例では、AlGaInP系発光ダイオードを挙げて詳しく説明したが、本発明の意図するフォトレジストを用いた電流ブロック層は、他にも例えばAlGaAs系発光ダイオードや、InGaAsP系長波長発光ダイオードにも適用可能である。
<Modification 1>
In the embodiments of the present invention, the AlGaInP-based light emitting diode has been described in detail. However, other current blocking layers using the photoresist intended by the present invention include, for example, AlGaAs-based light-emitting diodes and InGaAsP-based long-wavelength light-emitting diodes. It is also applicable to.

<変形例2>
本発明における実施例では、発光部をn型クラッド層4、活性層5、p型クラッド層6によって構成したが、例えば、導電型決定不純物の拡散を抑止する為の半導体層(拡散抑止層)を活性層の上下、若しくは上側か下側の一方に設けたとしても、該拡散抑止層はアンドープであるか、若しくは低濃度の半導体層であり、いずれにしろ電流ブロック層によって狭窄された電流が廻り込み、電流狭窄効果がもたらす発光輝度の向上を阻害するようなことは殆どあり得ない。
<Modification 2>
In the embodiment of the present invention, the light emitting part is constituted by the n-type cladding layer 4, the active layer 5, and the p-type cladding layer 6. For example, a semiconductor layer (diffusion suppression layer) for suppressing diffusion of conductivity type determining impurities. Is provided on the upper and lower sides of the active layer, or on the upper side or the lower side, the diffusion suppression layer is undoped or a low-concentration semiconductor layer, and in any case the current confined by the current blocking layer is It is almost impossible to hinder the improvement in light emission luminance caused by the wraparound and current confinement effect.

また、本発明の意図する所は、半導体層の表面にフォトレジスト膜からなる電流ブロック層を設け、更に電流の広がりをITO膜によって行うことから、上記の拡散抑止層の有無に関わりなく本発明が適用可能である。   In addition, the present invention intends to provide a current blocking layer made of a photoresist film on the surface of the semiconductor layer and further spread the current with an ITO film. Is applicable.

<変形例3>
本発明における実施例では、GaAs基板1上に発光ダイオード構造を形成し、それに電流ブロック層11、ITO膜からなる透明導電膜8を順次形成することで発光ダイオードを得たが、その他にも例えば、基板がGeである場合や、または実施例のように一度GaAs基板の上に発光ダイオード構造を形成し、その後、種々のウェハ融着技術を用いて、当初形成した発光ダイオード構造を生かし、異種基板に貼り付けられた状態での発光ダイオードにおいても、本発明に示したフォトレジスト膜による電流ブロック層とITO膜からなる電流狭窄型の発光ダイオードは、基板の材料に関わらず適用可能であり、本発明の意図する効果を得ることができる。
<Modification 3>
In the embodiment of the present invention, a light emitting diode was obtained by forming a light emitting diode structure on a GaAs substrate 1 and sequentially forming a current blocking layer 11 and a transparent conductive film 8 made of an ITO film. When the substrate is Ge, or as in the embodiment, a light emitting diode structure is once formed on a GaAs substrate, and then, using various wafer fusion techniques, the originally formed light emitting diode structure is utilized, Even in a light emitting diode attached to a substrate, the current confinement type light emitting diode composed of a current blocking layer and an ITO film by a photoresist film shown in the present invention can be applied regardless of the material of the substrate. The intended effect of the present invention can be obtained.

<変形例4>
本発明における実施例では、活性層をクラッド層で挟み込んだ単純なダブルヘテロ構造としたが、他にも例えば活性層が量子井戸構造であっても、本発明の意図する効果を得ることができる。
<Modification 4>
In the embodiment of the present invention, a simple double hetero structure in which the active layer is sandwiched between the clad layers is used. However, even if the active layer has a quantum well structure, for example, the intended effect of the present invention can be obtained. .

本発明の実施例1、実施例2及び比較例にかかるAlGaInP系赤色発光ダイオードの断面図である。It is sectional drawing of the AlGaInP type red light emitting diode concerning Example 1, Example 2, and a comparative example of this invention.

符号の説明Explanation of symbols

1 基板
2 バッファ層
3 ブラッグ反射層
4 n型クラッド層
5 活性層
6 p型クラッド層
7 コンタクト層
8 透明導電膜
9 表面電極
10 裏面電極
11 電流ブロック層
DESCRIPTION OF SYMBOLS 1 Substrate 2 Buffer layer 3 Bragg reflection layer 4 N-type clad layer 5 Active layer 6 P-type clad layer 7 Contact layer 8 Transparent conductive film 9 Front electrode 10 Back electrode 11 Current blocking layer

Claims (11)

基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、導電型決定不純物を含有したオーミックコンタクト層と、フォトレジスト膜からなる電流ブロック層と、ITO膜からなる透明導電膜を順次形成する半導体発光素子用エピタキシャルウェハの製造方法において、
前記透明導電膜を形成する前に、前記電流ブロック層を熱処理して膨らみを抑えることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
On a substrate, at least an active layer sandwiched between an n-type cladding layer and a p-type cladding layer, an ohmic contact layer containing a conductivity determining impurity, a current blocking layer made of a photoresist film, and an ITO film In the method for manufacturing an epitaxial wafer for a semiconductor light emitting device, in which the transparent conductive film is sequentially formed,
A method of manufacturing an epitaxial wafer for a semiconductor light-emitting element, wherein the current blocking layer is heat-treated to suppress swelling before forming the transparent conductive film.
請求項1に記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記電流ブロック層がポジ型フォトレジスト膜であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices of Claim 1,
The method of manufacturing an epitaxial wafer for a semiconductor light emitting device, wherein the current blocking layer is a positive photoresist film.
基板の上に、少なくとも活性層をn型クラッド層とp型クラッド層で挟んだ発光部と、該発光部の上に1×1019/cm3以上の導電型決定不純物を含有したオーミックコンタクト層を順次成長する工程と、
前記オーミックコンタクト層の上に電流阻止効果を有するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜を所望の形状にパターンニングして電流ブロック層を形成する工程と、
前記電流ブロック層の上にITO膜からなる透明導電膜を形成する工程と、
前記透明導電膜の上に表面電極を形成する工程と、
前記電極を所望の温度で熱処理して合金化させるアロイ工程とを含む半導体発光素子用エピタキシャルウェハの製造方法において、
前記透明導電膜を形成する前に、該半導体発光素子用エピタキシャルウェハを所望の温度及び雰囲気中において熱処理してフォトレジスト膜の膨らみを抑える熱処理工程を含むことを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
A light emitting part having at least an active layer sandwiched between an n-type cladding layer and a p-type cladding layer on a substrate, and an ohmic contact layer containing a conductivity determining impurity of 1 × 10 19 / cm 3 or more on the light emitting part Step by step,
Forming a photoresist film having a current blocking effect on the ohmic contact layer;
Patterning the photoresist film into a desired shape to form a current blocking layer;
Forming a transparent conductive film made of an ITO film on the current blocking layer;
Forming a surface electrode on the transparent conductive film;
In the method of manufacturing an epitaxial wafer for a semiconductor light emitting device, including an alloy process in which the electrode is heat-treated at a desired temperature and alloyed,
An epitaxial wafer for a semiconductor light emitting device comprising a heat treatment step for suppressing the swelling of the photoresist film by heat treating the epitaxial wafer for a semiconductor light emitting device in a desired temperature and atmosphere before forming the transparent conductive film. Manufacturing method.
請求項3に記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記熱処理工程の温度を、前記アロイ工程の温度と同等か、若しくはそれ以上の温度とすることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices of Claim 3,
A method of manufacturing an epitaxial wafer for a semiconductor light emitting device, characterized in that a temperature of the heat treatment step is equal to or higher than a temperature of the alloy step.
請求項3又は4に記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記熱処理工程の雰囲気が、酸素濃度が1%未満である不活性ガスであるか、若しくは真空であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices of Claim 3 or 4,
The method for producing an epitaxial wafer for a semiconductor light-emitting element, wherein an atmosphere of the heat treatment step is an inert gas having an oxygen concentration of less than 1% or a vacuum.
請求項3乃至5のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記電流ブロック層がポジ型フォトレジスト膜であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 3 thru | or 5,
The method of manufacturing an epitaxial wafer for a semiconductor light emitting device, wherein the current blocking layer is a positive photoresist film.
請求項3乃至6のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記電流ブロック層の中央部分に当たる位置が、前記表面電極の中央部分に当たる位置の直下に来るように形成されていることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 3 thru | or 6,
A method of manufacturing an epitaxial wafer for a semiconductor light emitting device, wherein a position corresponding to a central portion of the current blocking layer is formed to be immediately below a position corresponding to a central portion of the surface electrode.
請求項3乃至7のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記電流ブロック層の表面側の面積が、前記表面電極の表面側の面積と同等またはそれ以上の面積であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 3 thru | or 7,
The method of manufacturing an epitaxial wafer for a semiconductor light emitting element, wherein an area on the surface side of the current blocking layer is equal to or larger than an area on the surface side of the surface electrode.
請求項1乃至8のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記基板がガリウム砒素、ゲルマニウム、シリコン、シリコンよりも熱伝導率が大きい金属のうちのいずれかからなり、
前記発光部がGaInP、AlInP、AlGaInPのうちのいずれかからなり、
前記オーミックコンタクト層がAlGa1−XAs(0≦X≦0.3)であり、前記オーミックコンタクト層の膜厚が1nm以上50nm以下であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 1 thru | or 8,
The substrate is made of gallium arsenide, germanium, silicon, or any metal having a higher thermal conductivity than silicon,
The light emitting portion is made of any one of GaInP, AlInP, and AlGaInP,
An epitaxial wafer for a semiconductor light-emitting element, wherein the ohmic contact layer is Al X Ga 1-X As (0 ≦ X ≦ 0.3), and the thickness of the ohmic contact layer is 1 nm or more and 50 nm or less Production method.
請求項1乃至9のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記透明導電膜の膜厚が200nm以上500nm以下であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 1 thru | or 9,
A method for producing an epitaxial wafer for a semiconductor light emitting device, wherein the transparent conductive film has a thickness of 200 nm to 500 nm.
請求項3乃至10のいずれかに記載の半導体発光素子用エピタキシャルウェハの製造方法において、
前記アロイ工程の温度が300℃以上500℃以下であることを特徴とする半導体発光素子用エピタキシャルウェハの製造方法。
In the manufacturing method of the epitaxial wafer for semiconductor light-emitting devices in any one of Claims 3 thru | or 10,
The temperature of the said alloy process is 300 degreeC or more and 500 degrees C or less, The manufacturing method of the epitaxial wafer for semiconductor light-emitting devices characterized by the above-mentioned.
JP2004039196A 2004-02-17 2004-02-17 Method for manufacturing epitaxial wafer for semiconductor light emitting device Expired - Fee Related JP4281569B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004039196A JP4281569B2 (en) 2004-02-17 2004-02-17 Method for manufacturing epitaxial wafer for semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004039196A JP4281569B2 (en) 2004-02-17 2004-02-17 Method for manufacturing epitaxial wafer for semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2005235802A JP2005235802A (en) 2005-09-02
JP4281569B2 true JP4281569B2 (en) 2009-06-17

Family

ID=35018477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004039196A Expired - Fee Related JP4281569B2 (en) 2004-02-17 2004-02-17 Method for manufacturing epitaxial wafer for semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4281569B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310708B2 (en) 2005-09-30 2009-08-12 日立電線株式会社 Semiconductor light emitting device
JP4367393B2 (en) 2005-09-30 2009-11-18 日立電線株式会社 Semiconductor light emitting device having a transparent conductive film
US7569866B2 (en) 2005-09-30 2009-08-04 Hitachi Cable, Ltd. Semiconductor light-emitting device
TWI540753B (en) 2013-07-30 2016-07-01 隆達電子股份有限公司 Light emitting diode structure
KR102200023B1 (en) * 2014-06-20 2021-01-11 엘지이노텍 주식회사 Light emitting device
CN105374914B (en) * 2015-11-09 2018-01-30 厦门乾照光电股份有限公司 A kind of preparation method of LED chip and LED chip
JP7171172B2 (en) * 2016-08-29 2022-11-15 キヤノン株式会社 Light emitting element, light emitting element array, exposure head, and image forming apparatus
CN107887486B (en) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 Photoelectric transistor and method for manufacturing the same
US10874876B2 (en) 2018-01-26 2020-12-29 International Business Machines Corporation Multiple light sources integrated in a neural probe for multi-wavelength activation

Also Published As

Publication number Publication date
JP2005235802A (en) 2005-09-02

Similar Documents

Publication Publication Date Title
JP2666237B2 (en) Group III nitride semiconductor light emitting device
JP2000164928A (en) Semiconductor light emitting device and its manufacture
JP3207773B2 (en) Compound semiconductor light emitting device and method of manufacturing the same
JP2004153241A (en) Semiconductor light emitting device and method of manufacturing same
JP2008130877A (en) Method for fabricating nitride semiconductor light emitting element
JP4281569B2 (en) Method for manufacturing epitaxial wafer for semiconductor light emitting device
JP4121551B2 (en) Light emitting device manufacturing method and light emitting device
JP2008130878A (en) Nitride semiconductor light emitting element
JP3216700B2 (en) Semiconductor light emitting device
US6555457B1 (en) Method of forming a laser circuit having low penetration ohmic contact providing impurity gettering and the resultant laser circuit
JP3665243B2 (en) Nitride semiconductor device and manufacturing method thereof
JP3767863B2 (en) Semiconductor light emitting device and manufacturing method thereof
US20190044306A1 (en) Vertical cavity surface emitting laser, method for fabricating vertical cavity surface emitting laser
JP2005235798A (en) Light-emitting diode, and epitaxial wafer for the same
TWI721841B (en) Infrared LED components
JP2005005557A (en) Manufacturing method of semiconductor light emitting device
KR100519753B1 (en) Method for manufacturing light emitting device comprising compound semiconductor of GaN group
JPH07176826A (en) Gallium nitride compound semiconductor laser element
JP4139321B2 (en) Manufacturing method of light emitting diode
JPH11298040A (en) Semiconductor light-emitting element and manufacture thereof
JP2002324913A (en) Iii nitride semiconductor and method of manufacturing the same, and semiconductor device and method of manufacturing the same
JP2006032665A (en) Light emitting diode
KR100751632B1 (en) Light emitting device
JP2006332623A (en) Semiconductor laser apparatus
KR20110043823A (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060414

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060414

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees