JP4121551B2 - Light emitting device manufacturing method and light emitting device - Google Patents

Light emitting device manufacturing method and light emitting device Download PDF

Info

Publication number
JP4121551B2
JP4121551B2 JP2002308970A JP2002308970A JP4121551B2 JP 4121551 B2 JP4121551 B2 JP 4121551B2 JP 2002308970 A JP2002308970 A JP 2002308970A JP 2002308970 A JP2002308970 A JP 2002308970A JP 4121551 B2 JP4121551 B2 JP 4121551B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
bonding
transparent conductive
conductive oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002308970A
Other languages
Japanese (ja)
Other versions
JP2004146539A (en
Inventor
宣彦 能登
雅人 山田
眞次 野崎
和男 内田
弘 森崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2002308970A priority Critical patent/JP4121551B2/en
Priority to US10/690,453 priority patent/US7041529B2/en
Publication of JP2004146539A publication Critical patent/JP2004146539A/en
Application granted granted Critical
Publication of JP4121551B2 publication Critical patent/JP4121551B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【０００１】
【発明の属する技術分野】
この発明は発光素子の製造方法及び発光素子に関する。
【０００２】
【従来の技術】
【特許文献１】
特開平７−６６４５５号公報
【特許文献２】
特開２００１−３３９１００号公報
【０００３】
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。例えば、ＡｌＧａＩｎＰ混晶により発光層部が形成された発光素子は、薄いＡｌＧａＩｎＰ（あるいはＧａＩｎＰ）活性層を、それよりもバンドギャップの大きいｎ型ＡｌＧａＩｎＰクラッド層とｐ型ＡｌＧａＩｎＰクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなＡｌＧａＩｎＰダブルへテロ構造は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ単結晶基板上にＡｌＧａＩｎＰ混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、ＧａＡｓ単結晶基板をそのまま素子基板として利用することも多い。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、半導体多層膜からなる反射層を基板と発光素子との間に挿入する方法（例えば特許文献１）も提案されているが、積層された半導体層の屈折率の違いを利用するため、限られた角度で入射した光しか反射されず、光取出し効率の大幅な向上は原理的に期待できない。
【０００４】
そこで、特許文献２をはじめとする種々の公報には、成長用のＧａＡｓ基板を剥離して、補強用の導電性基板を、反射層を兼ねたＡｕ層等の金属層を介して剥離面に貼り合わせる技術が開示されている。金属層は反射率が高く、また、反射率の入射角依存性あるいは波長依存性が小さい利点がある。
【０００５】
【発明が解決しようとする課題】
金属層を発光層部に接合する場合に、接触抵抗低減のための合金化層を介在させる必要がある。この合金化層は、発光層部との合金化により接触抵抗低減効果を顕著に発揮する組成を有した金属層（以下、コンタクト金属層という）を発光層部上に形成した後、合金化熱処理を行うことにより形成される。例えば、ＡｌＧａＩｎＰ発光層部のｎ型クラッド層側に金属層を形成する場合、コンタクト金属層はＡｕＧｅ合金等で構成できる。しかしながら、合金化の進んだ領域は反射率が著しく損なわれるので、金属層反射により光取出効率を高める効果が必ずしも十分に得られない問題がある。
【０００６】
本発明の課題は、金属層を反射層として利用することにより、素子からの光取出し効率が良好であり、金属層と発光層部との合金化による反射率低下の心配がない発光素子の製造方法と、それにより得られる発光素子とを提供することにある。
【０００７】
【課題を解決するための手段及び作用・効果】
上記の課題を解決するために、本発明の発光素子の製造方法の第一は、
発光層成長用基板上に化合物半導体よりなる発光層部をエピタキシャル成長させる発光層部成長工程と、
導電性基板の第一主表面側に金属層を形成する金属層形成工程と、
前記発光層部の第一主表面側に接合用透明導電性酸化物層を形成する接合用透明導電性酸化物層形成工程と、
前記導電性基板と前記発光層部とを、前記金属層と前記接合用透明導電性酸化物層とが接するように貼り合わせる貼り合わせ工程と、をこの順に行なうとともに、
前記接合用透明導電性酸化物層をＩＴＯ層とし、前記金属層の、前記接合用透明導電性酸化物層と接する部分を、Ｓｎを含有したＡｕ系金属層とすることを特徴とする。
また、本発明の発光素子の製造方法の第二は、
発光層成長用基板上に化合物半導体よりなる発光層部をエピタキシャル成長させる発光層部成長工程と、
導電性基板の第一主表面側に金属層を形成する金属層形成工程と、
前記発光層部の第一主表面側に接合用透明導電性酸化物層を形成する接合用透明導電性酸化物層形成工程と、
前記導電性基板と前記発光層部とを、前記金属層と前記接合用透明導電性酸化物層とが接するように貼り合わせる貼り合わせ工程と、
をこの順に行なうとともに、
前記接合用透明導電性酸化物層を形成するのに先立って、前記発光層部の前記第一主表面側にＧａＡｓ層を形成し、その後、前記接合用透明導電性酸化物層としてのＩＴＯ層を当該ＧａＡｓ層と接するように形成した後、熱処理することにより、前記ＩＴＯ層から前記ＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなるコンタクト層とし、
前記導電性基板をＳｉ基板とし、８０℃以上３６０℃以下の貼り合わせ熱処理により、前記Ｓｉ基板と接するＡｕ系金属層を介して該Ｓｉ基板を前記発光層部に貼り合わせ、その後、前記ＧａＡｓ層にＩｎを拡散させる前記熱処理を行なうことを特徴とする。
【０００８】
また、本発明の発光素子は、導電性基板の一方の主表面上に、金属層と、該金属層と接する接合用透明導電性酸化物層と、化合物半導体よりなる発光層部と、該発光層部に電圧を印加するための電極とがこの順序にて形成されてなり、
前記金属層の、前記接合用透明導電性酸化物層と接する部分をＡｕ系金属層とし、さらに、
前記接合用透明導電性酸化物層をＩＴＯ層とし、前記金属層の、前記接合用透明導電性酸化物層と接する部分を、Ｓｎを含有したＡｕ系金属層とすることを特徴とする。
【０００９】
上記本発明によると、導電性基板を、金属層を介して貼り合わせる発光層部の第一主表面側に接合用透明導電性酸化物層を形成し、この接合用透明導電性酸化物層に金属層を接合するようにした。これにより、金属層と発光層部をなす化合物半導体との合金化が抑制され、金属層の反射率を高めることができる。
【００１０】
貼り合わせ工程においては、接合用透明導電性酸化物層と金属層との間で貼り合わせを行なうことができる。この工程は、接合用透明導電性酸化物層を、導電性基板側の金属層に直接張り合わせるので工程が簡略化される利点がある。
【００１１】
金属層は、（貼り合わせ後の）金属層の、接合用透明導電性酸化物層と接する部分をＡｕ系金属層（Ａｕを主成分（５０質量％以上）とするもの）とすることができる。Ａｕ系金属層は接合用透明導電性酸化物層との反応を起こしにくく、貼り合わせ後も高反射率を維持しやすい利点がある。なお、接合用透明導電性酸化物層を後述のＩＴＯ（Indium Tin Oxide）層とする場合、金属層の、接合用透明導電性酸化物層と接する部分を、Ｓｎを含有したＡｕ系金属層（例えばＡｕ−Ｓｎ合金）とすれば、ＩＴＯ層との接合強度を高めることができ、また、接触抵抗もより低減することができる。
【００１２】
この場合、導電性基板としてはＡｌやＣｕ等の金属基板を使用することもできるが、安価なＳｉ（シリコン）基板（多結晶基板又は単結晶基板：前者は特に安価である）を用いると、コスト削減上の効果が大きく、より有利である。貼り合わせ面に介在させる金属層としては、Ａｕ系金属層（Ａｕを主成分（５０質量％以上）とするもの：例えばＡｕ層）が、高反射率を実現できるので好適である。この場合、Ａｕ系金属層を介したＳｉ基板と発光層部との貼り合せは、８０℃以上３６０℃以下の貼り合わせ熱処理により行なうことが望ましい。熱処理温度が８０℃未満では貼り合わせ強度が不十分となる。また、３６０℃（Ａｕ−Ｓｉ二元系共晶温度は約３６３℃）を超えると金属層側のＡｕと基板側のＳｉとの共晶反応が著しくなり、金属層の反射率が大幅に低下してしまう不具合につながる。
【００１３】
次に、発光層成長用基板は、例えば導電性基板の貼り合わせ後に、発光層部から剥離することができる。そして、発光層成長用基板の剥離により露出した発光層部側の主表面を第二主表面として、当該第二主表面を、光取出面側電極を兼ねた電極用透明導電性酸化物層により被覆する電極用透明導電性酸化物層工程を実施することができる。これにより、発光層部の、導電性基板に面しているのと反対側の主表面が、光取出面側電極を兼ねた電極用透明導電性酸化物層により覆われた発光素子が得られる。このように発光素子を構成すると、電極用透明導電性酸化物層が形成された光取出面側に、裏面側に向かう発光を反射により重畳させることができ、光取出し効率を向上させることができる。しかも、光取出面側には、通常の電流拡散層よりも光透過率と導電性が高く、かつ厚さの小さい電極用透明導電性酸化物層が形成されることで、その優れた電流拡散効果とも相俟って、素子の光取出し効率がさらに向上する。
【００１４】
透明導電性酸化物層は、例えばＩＴＯにて構成できる。ＩＴＯは、酸化スズをドープした酸化インジウム膜であり、酸化スズの含有量を１〜９質量％とすることで、電極層の抵抗率を５×１０−４Ω・ｃｍ以下の十分低い値とすることができる。なお、ＩＴＯ電極層以外では、ＺｎＯ電極層が高導電率であり、本発明に採用可能である。また、酸化アンチモンをドープした酸化スズ（いわゆるネサ）、Ｃｄ２ＳｎＯ４、Ｚｎ２ＳｎＯ４、ＺｎＳｎＯ３、ＭｇＩｎ２Ｏ４、酸化イットリウム（Ｙ）をドープしたＣｄＳｂ２Ｏ６、酸化スズをドープしたＧａＩｎＯ３なども透明導電性酸化物層の材質として使用することができる。これらの導電性酸化物は可視光に対して良好な透過性を有し（つまり、透明であり）、発光層部への電圧印加用電極として用いる場合、光の取出しを妨げない利点がある。また、電極用透明導電性酸化物層に関しては、その上に形成されるボンディングパッドなどの金属電極を介して素子駆動用の電圧を印加したとき、電流を面内に広げて発光を均一化し高効率化する役割も担う。これらの透明酸化物電極は、公知の気相成膜法、例えば化学蒸着法（chemical vapor deposition：ＣＶＤ）あるいはスパッタリングや真空蒸着などの物理蒸着法（physical vapor deposition：ＰＶＤ）、あるいは分子線エピタキシャル成長法（molecular beam epitaxy：ＭＢＥ）にて形成することができる。例えば、ＩＴＯ層やＺｎＯ電極層は高周波スパッタリング又は真空蒸着により製造でき、また、ネサ膜はＣＶＤ法により製造できる。また、これら気相成長法に代えて、ゾル−ゲル法など他の方法を用いて形成してもよい。
【００１５】
ただし、貼り合わせ熱処理の後、電極用透明導電性酸化物層を第二主表面（発光層部成長用基板の剥離された主表面）に形成する場合は、成長温度の比較的低いスパッタリングにて形成することが、金属層側のＡｕと基板側のＳｉとの共晶反応を抑制する観点において望ましい。従って、透明導電性酸化物の材質は、スパッタリングにより均質で高導電性のものを特に得やすいＩＴＯを採用することが望ましい。換言すれば、Ａｕ系金属層を介してＳｉ基板と発光層部とが貼り合わされ、かつ、電極用透明導電性酸化物層としてスパッタリングによりＩＴＯ層を形成することで、Ａｕ系金属層への共晶形成が抑制され、その反射率を大幅に高めることが可能となるのである。
【００１６】
次に、ＩＴＯ層等の透明導電性酸化物層は、発光層部側の化合物半導体層と直接接合しようとしたとき、良好なオーミック接合が必ずしも形成されず、接触抵抗に基づく直列抵抗増大により発光効率が低下することがある。しかしながら、本発明の発光素子は、透明導電性酸化物層の接触抵抗を減ずるためのコンタクト層を、透明導電性酸化物層に接するように配置することにより、透明導電性酸化物層の接触抵抗を下げることができる。具体的には、本発明の発光素子は、接合用透明導電性酸化物層と発光層部との間に、接合用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層が、接合用透明導電性酸化物層と接するように形成された構造とすることができる。この場合、接合用透明導電性酸化物層形成工程に先立って、該接合用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層を、発光層部の第一主表面側に形成するコンタクト層形成工程を実施する。
【００１７】
また、発光層部の導電性基板に面しているのと反対側の主表面が、光取出面側電極を兼ねた電極用透明導電性酸化物層により覆われてなり、発光層部と電極用透明導電性酸化物層との間に、該電極用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層が、該電極用透明導電性酸化物層に接するように配置された構造とすることもできる。この場合、電極用透明導電性酸化物層形成工程に先立って、該接合用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層を、発光層部の第二主表面側に形成するコンタクト層形成工程を実施する。
【００１８】
次に、電極用透明導電性酸化物層側のコンタクト層は、電極用透明導電性酸化物層との接合界面において、コンタクト層の形成領域と非形成領域とが混在してなることが望ましい。コンタクト層を電極用透明導電性酸化物層の発光層部側への接合面全面を被覆するように形成すると、次のような問題が生ずる場合がある。
▲１▼電極用透明導電性酸化物層上には、ワイヤボンディング用の金属電極を形成する必要がある。電極用透明導電性酸化物層と発光層部との接触抵抗が、その金属電極の直下領域でも大幅に低くなると、駆動電流ひいては発光が該領域に集中しやすくなり、発生した光の多くが金属電極により遮蔽されて光取出効率の低下を招く。
▲２▼コンタクト層として採用する化合物半導体の材質によっては、コンタクト層が光吸収体として作用し、同様に光取出効率の低下につながる。
【００１９】
そこで、本発明の発光素子は、電極用透明導電性酸化物層の主表面に、発光層部に対して電圧を印加するための金属電極が、該主表面の一部領域を覆う形で形成され、電極用透明導電性酸化物層が、金属電極の直下領域からなる第一領域と残余の第二領域とを有し、第二領域は第一領域より光取り出し量が多く、コンタクト層は、第二領域において第一領域よりも形成面積率が大きいものとして構成できる。なお、本明細書において各領域のコンタクト層の形成面積率とは、領域中のコンタクト層の合計面積を、領域の全面積により割った比率をいう。該構成によると、光取り出し量が少ないボンディングパッドの直下領域（第一領域）において、光取り出し量が多い残余の領域（第二領域）よりも電極用透明導電性酸化物層の接合界面に形成されるコンタクト層の形成面積率を小さくしたから、第一領域における電極用透明導電性酸化物層の接触抵抗が増大する。その結果、発光素子の駆動電流は、第一領域を迂回して第二領域に流れる成分が大きくなり、光取出効率を大幅に高めることができる。なお、光取り出し量が少ない第一領域には、なるべく発光駆動電流が流れないことが光取出効率向上の観点においては望ましい。従って、第一領域にはコンタクト層が可及的に形成されていないことが望ましい。
【００２０】
また、本発明の発光素子は、電極用透明導電性酸化物層の接合界面のうち、発光層部からの光を外部へ取り出す量が多い第二領域において少なくとも、コンタクト層の形成領域と非形成領域とが混在してなるものとして構成できる。コンタクト層の形成領域は、分散形成されてなることが好ましい。なお、この第二領域を前記した金属電極の直下領域（第一領域）を除く残余の領域とみなすことで、該第二の構成は前記第一の構成と組み合わせることができる。該構造によると、電極用透明導電性酸化物層の接触抵抗低減のために形成するコンタクト層が、発光層部からの光を吸収しやすい性質を有している場合においても、コンタクト層の形成領域直下にて発生した光は、これと隣接する非形成領域から漏出することにより、コンタクト層による吸収を抑制することができる。その結果、素子全体としての光取出効率を高めることができる。
【００２１】
接合用透明導電性酸化物層あるいは電極用透明導電性酸化物層の、いずれの透明導電性酸化物層との接合界面においても、コンタクト層は、具体的には、Ａｌを含有せず、かつバンドギャップエネルギーが１．４２ｅＶより小さい化合物半導体からなるものを好適に採用することができる。このようなコンタクト層を用いることにより、良好なオーミックコンタクトが得られ、また、Ａｌ成分酸化による抵抗増加も生じにくい。
【００２２】
コンタクト層は、具体的にはＩｎを含有したＧａＡｓを好適に用いることができる。この場合、良好なオーミックコンタクトを得るには、コンタクト層を構成する化合物半導体は、（少なくとも）透明導電性酸化物層との接合界面において、ＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）であればよい。
【００２３】
さらに、接合用透明導電性酸化物層をＩＴＯ層とする場合、接合用透明導電性酸化物層を形成するのに先立って、発光層部の第一主表面側にＧａＡｓ層を形成し、その後、接合用透明導電性酸化物層としてのＩＴＯ層を当該ＧａＡｓ層と接するように形成した後、熱処理することにより、ＩＴＯ層からＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなるコンタクト層となすことができる。また、電極用透明導電性酸化物層をＩＴＯ層とする場合、電極用透明導電性酸化物層を形成するのに先立って、発光層部の第二主表面にＧａＡｓ層を形成し、その後、電極用透明導電性酸化物層としてのＩＴＯ層を当該ＧａＡｓ層と接するように形成した後、熱処理することにより、ＩＴＯ層からＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなるコンタクト層となすことができる。
【００２４】
コンタクト層はＩｎＧａＡｓを直接エピタキシャル成長する方法を採用してもよいのであるが、上記の方法を採用すると、次のような利点がある。すなわち、ＧａＡｓ層は、例えばＡｌＧａＩｎＰよりなる発光層部と格子整合が極めて容易であり、ＩｎＧａＡｓを直接エピタキシャル成長する場合と比較して、均質で連続性のよい膜を形成できる。
【００２５】
そして、そのＧａＡｓ層上にＩＴＯ層を形成した後、熱処理することにより、ＩＴＯ層からＧａＡｓ層にＩｎを拡散させてコンタクト層とする。このように熱処理して得られるＩｎを含有したＧａＡｓよりなるコンタクト層は、Ｉｎ含有量が過剰とならず、発光層部との格子不整合による、発光強度低下などの品質劣化を効果的に防止することができる。ＧａＡｓ層と発光層部との格子整合は、発光層部が（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０．４５≦ｙ≦０．５５）にて構成される場合に特に良好となるので、混晶比ｙを上記の範囲に設定して、発光層部（クラッド層あるいは活性層）を形成することが望ましいといえる。
【００２６】
透明導電性酸化物層がＩＴＯ層の場合、上記の熱処理は、コンタクト層の厚さ方向におけるＩｎ濃度分布が、図４の▲１▼に示すように、ＩＴＯ層から厚さ方向に遠ざかるにつれ連続的に減少するものとなるようにする（つまり、Ｉｎ濃度分布に傾斜をつける）ことが望ましい。こうした構造は、熱処理により、ＩＴＯ側からコンタクト層側へＩｎを拡散させることにより形成される。
【００２７】
このようにして得られる発光素子は、（電極用ないし接合用の）透明導電性酸化物層がＩＴＯ層として形成され、発光層部とＩＴＯ層との間に、コンタクト層が該ＩＴＯ層と接するように形成され、コンタクト層が、透明導電性酸化物層との接合界面においてＩｎｘＧａ１−ｘＡｓ（０＜ｘ≦１）であり、かつ厚さ方向におけるＩｎ濃度分布が、ＩＴＯ層から厚さ方向に遠ざかるにつれ連続的に減少するものとなる。
【００２８】
このようなＩｎ濃度分布のコンタクト層を形成することにより、発光層部との格子整合性をより高めることができる。特に、前記発光層部が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１）により、第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序にて積層されたダブルへテロ構造を有するものとして構成されている場合、発光層部側にてコンタクト層のＩｎ濃度分布が小さくなれば、発光層部との格子定数差が顕著の縮小し、格子整合性向上効果が大きい。なお、熱処理温度が過度に高くなったり、あるいは熱処理時間が長大化すると、ＩＴＯ層からのＩｎ拡散が過度に進行して、図４の▲３▼に示すように、コンタクト層内のＩｎ濃度分布が厚さ方向にほぼ一定の高い値を示すようになり、上記の効果は得られなくなる（一方、熱処理温度が過度に低くなったり、あるいは熱処理時間が過度に短時間化すると、図４の▲２▼に示すように、コンタクト層内のＩｎ濃度が不足することにつながる）。
【００２９】
この場合、図４において、コンタクト層の、ＩＴＯ層との境界位置におけるＩｎ濃度をＣＡとし、これと反対側の境界近傍におけるＩｎ濃度をＣＢとしたとき、ＣＢ／ＣＡが０．８以下となるように調整することが望ましく、該形態のＩｎ濃度分布が得られるように、前述の熱処理を行なうことが望ましい。ＣＢ／ＣＡが０．８を超えると、Ｉｎ濃度分布傾斜による発光層部との格子整合性改善効果が十分に得られなくなる。なお、コンタクト層の厚さ方向の組成分布（ＩｎあるいはＧａ濃度分布）は、層を厚さ方向に徐々にエッチングしながら、二次イオン質量分析（Secondary Ion Mass Spectroscopy：ＳＩＭＳ）、オージェ電子分光分析（Auger Electron Spectroscopy）、Ｘ線光電子分光（X-ray Photoelectron Spectroscopy：ＸＰＳ）などの周知の表面分析方法により測定することができる。
【００３０】
コンタクト層のＩＴＯ透明電極層との境界近傍におけるＩｎ濃度は、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、０．１以上０．６以下とされることが望ましく、上記の熱処理もこのようなＩｎ濃度が得られるように行なうことが望ましい。上記定義によるＩｎ濃度が０．１未満になると、コンタクト層の接触抵抗低減効果が不十分となり、０．６を超えるとコンタクト層と発光層部との格子不整合による、発光強度低下などの品質劣化が甚だしくなる。なお、コンタクト層のＩＴＯ透明電極層との境界近傍におけるＩｎ濃度が、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、例えば前述の望ましい値（０．１以上０．６以下）を確保できるのであれば、コンタクト層の、ＩＴＯ透明電極層に面しているのと反対側の境界近傍でのＩｎ濃度ＣＢがゼロとなっていること、つまり、図５に示すように、コンタクト層のＩＴＯ透明電極層側にＩｎＧａＡｓ層が形成され、反対側の部分がＧａＡｓ層となる構造となっていても差し支えない。
【００３１】
ＩＴＯは、前述の通り酸化スズをドープした酸化インジウム膜であり、ＩＴＯ層をＧａＡｓ層上に形成し、さらにこれを適正な温度範囲にて熱処理することにより、上記望ましいＩｎ濃度を有したコンタクト層を容易に形成できる。また、この熱処理により、ＩＴＯ層の電気抵抗率をさらに低減できる。
【００３２】
この熱処理は、コンタクト層内のＩｎ濃度が過剰とならないよう、なるべく低温で短時間にて行なうことが望ましい。例えば、前述のように、導電性基板をＳｉ基板とし、８０℃以上３６０℃以下の貼り合わせ熱処理により、Ｓｉ基板と接するＡｕ系金属層を介して該Ｓｉ基板を発光層部に貼り合わせる場合は、その貼り合わせ熱処理の後で、ＧａＡｓ層にＩｎを拡散させる上記の熱処理を行なうことが望ましい。そして、該Ｉｎ拡散の熱処理が低温で短時間のものに留まる限り、金属層側のＡｕと基板側のＳｉとの共晶反応を十分抑制できる利点が新たに生ずるのである。
【００３３】
上記Ｉｎ拡散の熱処理は、６００℃以上７５０℃以下にて行なうことが望ましい。熱処理温度が７５０℃を超えるとＧａＡｓ層へのＩｎの拡散速度が大きくなりすぎ、コンタクト層中のＩｎ濃度が過剰となりやすくなる。また、Ｉｎ濃度が飽和して、コンタクト層の厚さ方向に傾斜したＩｎ濃度分布も得にくくなる。いずれも、コンタクト層と発光層部との格子整合が悪化することにつながる。また、ＧａＡｓ層へのＩｎの拡散が過度に進みすぎると、コンタクト層との接触部付近にてＩＴＯ層のＩｎが枯渇し、電極の電気抵抗値の上昇が避けがたくなる。さらに、熱処理温度が上記のように高温になりすぎると、ＩＴＯの酸素がＧａＡｓ層へ拡散して酸化が促進され、素子の直列抵抗が上昇しやすくなる。いずれも適正な電圧で発光素子を駆動できなくなる不具合につながる。また、熱処理温度が極端に高くなると、ＩＴＯ層の導電率がかえって損なわれる場合がある。他方、熱処理温度が６００℃未満になると、ＧａＡｓ層へのＩｎの拡散速度が小さくなりすぎ、接触抵抗を十分に低下させたコンタクト層を得るのに非常な長時間を要するようになるので、製造能率の低下が甚だしくなる。
【００３４】
また、熱処理時間は、５秒以上１２０秒以下の短時間に設定することが望ましい。熱処理時間が１２０秒以上になると、特に、熱処理温度が上限値に近い場合、ＧａＡｓ層へのＩｎの拡散量が過剰となりやすくなる（ただし、熱処理温度を低めに留める場合は、これよりも長い熱処理時間（例えば３００秒程度まで）を採用することも可能である）。他方、熱処理時間が５秒未満になると、ＧａＡｓ層へのＩｎの拡散量が不足し、接触抵抗を十分に低下させたコンタクト層が得にくくなる。そして、ＧａＡｓ層にＩｎを拡散させる熱処理を、６００℃以上７５０℃以下の温度で５秒以上１２０秒以下実施することで、例えば金属層側のＡｕと基板側のＳｉとの共晶反応も十分抑制でき、ひいては該熱処理後の金属層の反射率を高く維持することができる。
【００３５】
また、コンタクト層の、透明導電性酸化物層に接しているのと反対側の主表面には、中間層を介して発光層部を結合することができる。該中間層は、発光層部とコンタクト層との中間のバンドギャップエネルギーを有する化合物半導体により構成される。ダブルへテロ構造の発光層部は、活性層へのキャリア閉じ込め効果を高めて内部量子効率を向上させるために、クラッド層と活性層との間の障壁高さを一定以上に高める必要がある。図１０の模式バンド図（Ｅｃは伝導帯底、Ｅｖは価電子帯頂の核エネルギーレベルを示す）に示すように、このようなクラッド層（例えばＡｌＧａＩｎＰ）にコンタクト層（例えばＩｎＧａＡｓ）を直接接合すると、クラッド層とコンタクト層との間に、接合によるバンドの曲がりにより、比較的高いヘテロ障壁が形成される場合がある。この障壁高さΔＥは、クラッド層とコンタクト層との間のバンド端不連続値が大きくなるほど高くなり、キャリアの移動、特に有効質量のより大きいホールの移動を妨げやすくなる。例えば金属電極を使用する場合は、クラッド層の全面を金属電極で覆うと光取出しができなくなるので、部分的な被覆となるように電極形成せざるを得ない。この場合、光取出し効率向上のため、電極の面内方向外側への電流拡散を何らかの形で促進しなければならない。例えば、金属電極の場合も、発光層部との間にＧａＡｓ等のコンタクト層が形成されることが多いが、金属電極の場合は、コンタクト層と発光層部との間に、ある程度高い障壁が形成された方が、障壁によるキャリアのせき止め効果により面内方向の電流拡散を促進できる利点がある。しかし、高い障壁形成のため、直列抵抗の増加は避け難い。
【００３６】
これに対し、ＩＴＯ透明電極層を用いる場合は、ＩＴＯ透明電極層自体が非常に高い電流拡散能を有しているため、障壁によるキャリアのせき止め効果はほとんど考慮する必要がない。しかも、ＩＴＯ透明電極層の採用により、光取出領域の面積は金属電極使用時と比較して大幅に増加している。そこで、図１１に示すように、コンタクト層とクラッド層との間に、それらコンタクト層とクラッド層との中間のバンドギャップエネルギーを有する中間層を挿入すると、コンタクト層と中間層、及び中間層とクラッド層とのそれぞれはバンド端不連続値が小さくなるので、各々形成される障壁高さΔＥも小さくなる。その結果、直列抵抗が軽減されて、低い駆動電圧にて十分に高い発光強度を達成することが可能となる。
【００３７】
上記中間層を採用することによる効果は、ダブルへテロ構造の発光層部の中でも、特にコンタクト層をなすＩｎを含有したＧａＡｓとの格子整合性が比較的良好なＡｌＧａＩｎＰにて発光層部を形成する場合に顕著である。発光層部が、（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦１，０≦ｙ≦１）よりなる場合、中間層を、ＡｌＧａＡｓ層、ＧａＩｎＰ層及びＡｌＧａＩｎＰ層のうち少なくとも一つを含むものとして形成することができ、例えばＡｌＧａＡｓ層を含むものとして形成することができる。また、中間層は、ＡｌＧａＩｎＰ以外の発光層部、例えば、ＩｎｘＧａｙＡｌ１−ｘ−ｙＮからなるダブルへテロ構造の発光層部にも適用可能である。この場合、中間層は、例えばＩｎＧａＡｌＮ層（バンドギャップエネルギーがクラッド層より小さくなるように組成調整されたもの）を含むものが採用可能である。
【００３８】
【発明の実施の形態】
以下、本発明の実施の形態を添付の図面を参照して説明する。
図１は、本発明の一実施形態である発光素子１００を示す概念図である。発光素子１００は、導電性基板であるｎ型Ｓｉ（シリコン）単結晶基板７の主表面ＭＰ２上に、該ｎ型Ｓｉ単結晶基板７側のＡｕ層（金属層：Ａｕ系金属層）４０と、これと接する発光層部２４側のＩＴＯ層（接合用透明導電性酸化物層）１０とを介して、発光層部２４が貼り合わされた構造を有してなる。また、発光層部２４の主表面ＭＰ４の全面が、光取出面側の電極をなすＩＴＯ層（電極用透明導電性酸化物層）２０により覆われている。ＩＴＯ層２０は、電流拡散層及び光取出層の機能も有し、その主表面ＭＰ１の略中央に、発光層部２４に発光駆動電圧を印加するための金属電極（例えばＡｕ電極）９が、前記主表面ＭＰ１の一部を覆うように形成されている。ＩＴＯ層２０の主表面ＭＰ１における、金属電極９の周囲の領域は、発光層部２４からの光取出領域をなす。
【００３９】
発光層部２４は、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５，０．４５≦ｙ≦０．５５）混晶からなる活性層５を、ｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層６（第一導電型クラッド層）とｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層４（第一導電型クラッド層）とにより挟んだ構造を有し、活性層５の組成に応じて、発光波長を、緑色から赤色領域（発光波長（中心波長が５５０ｎｍ以上６５０ｎｍ以下）にて調整できる。図１の発光素子１００では、金属電極９側にｐ型ＡｌＧａＩｎＰクラッド層６が配置されており、ＩＴＯ層１０側にｎ型ＡｌＧａＩｎＰクラッド層４が配置されている。従って、通電極性は金属電極９側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。
【００４０】
Ｓｉ単結晶基板７は、Ｓｉ単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。そして、発光層部２４に対し、金属層４０を介して貼り合わされている。金属層４０の厚さは例えば１００ｎｍ以上１０００ｎｍ以下が望ましい。
【００４１】
ＩＴＯ層２０と発光層部２４との間及びＩＴＯ層１０と発光層部２４との間には、それぞれ、Ｉｎを含有したＧａＡｓよりなるコンタクト層３０が形成されている。コンタクト層３０は、光吸収の影響を小さくするため、その厚さを１ｎｍ以上２０ｎｍ以下（望ましくは５ｎｍ以上１０ｎｍ以下）とする。
【００４２】
以下、図１の発光素子１００の製造方法について説明する。
まず、図２の工程１に示すように、発光層成長用基板をなす半導体単結晶基板であるＧａＡｓ単結晶基板１の主表面ＭＰ５に、ｐ型ＧａＡｓバッファ層２を例えば０．５μｍ、さらにＡｌＡｓからなる剥離層（図示せず）を例えば０．５μｍエピタキシャル成長させる。次いでＧａＡｓ層３０’（後に、ＩＴＯ層２０とのコンタクト層３０となる）を形成し、さらに発光層部２４として、１μｍのｐ型ＡｌＧａＩｎＰクラッド層６、０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）５、及び１μｍのｎ型ＡｌＧａＩｎＰクラッド層４を、この順序にエピタキシャル成長させる。そして、最後にＧａＡｓ層３０’（後にＩＴＯ層１０とのコンタクト層３０となる）を形成する。
【００４３】
次に、工程２に示すように、ＧａＡｓ層３０’を形成した発光層部２４の主表面ＭＰ４に、スパッタリングによりＩＴＯ層１０を形成する。他方、工程３に示すように、別途用意したＳｉ単結晶基板７の主裏面ＭＰ２にはＡｕ層４０を形成する。そして、Ｓｉ単結晶基板７のＡｕ層４０を、発光層部２４側のＩＴＯ層１０に重ね合わせて圧迫し、工程４に示すように、所定の条件にて熱処理することにより、基板貼り合わせ体５０を作る。
【００４４】
Ａｕ層４０はＩＴＯ層１０の介在により発光層部２４と直接接しないので、発光層部２４との合金化は生じない。また、上記貼り合わせ熱処理や後述のＧａＡｓ層３０’へのＩｎ拡散処理時にも、ＩＴＯ層１０との過度な化学反応を生じにくく、貼り合わせ後も良好な金属光沢を維持し、高反射率を実現できる。当然、従来のように、Ａｕ層４０と発光層部２４との接触抵抗低減のための合金加熱処理も全く不要である。
【００４５】
なお、上記の貼り合わせ熱処理により、Ａｕ層４０とＩＴＯ層１０との貼り合わせ結合力はおおむね十分なものが得られ、両者の接触抵抗も、実用上支障ない程度に十分低下できる。しかし、図１に示すように、Ａｕ層４０のＩＴＯ層１０と接触する最表層部を少なくとも、Ｓｎを含有したＡｕ−Ｓｎ合金層４０ａにて構成しておけば、貼り合わせ結合力をさらに高めることができ、また、良好なオーミックコンタクトをより得やすくなる。
【００４６】
図２に戻り、次に、工程５に進み、上記基板貼り合わせ体５０を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層２と発光層２４との間に形成した前記ＡｌＡｓ剥離層を選択エッチングすることにより、ＧａＡｓ単結晶基板１（発光層２４からの光に対して不透明である）を、発光層部２４とこれに接合されたＳｉ単結晶基板７との積層体５０ａから剥離して除去する。なお、ＡｌＡｓ剥離層に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１をＧａＡｓバッファ層２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。このように、発光層成長用基板を全てエッチングにより除去することも、「剥離」の概念に属するものとする。
【００４７】
そして、工程６に示すように、ＧａＡｓ単結晶基板１の剥離により露出したＧａＡｓ層３０’の主裏面ＭＰ３（ｐ型クラッド層６側）の全面を覆うようにＩＴＯ層２０を形成する。ＧａＡｓ層３０’（後のコンタクト層３０）は、光吸収の影響を小さくするため、その厚さを１ｎｍ以上２０ｎｍ以下（望ましくは５ｎｍ以上１０ｎｍ以下）とする。なお、コンタクト層３０は、最終的にはＩｎを含有したＧａＡｓ層、具体的にはＩＴＯ層１０，２０との界面側が（少なくとも）、ＩｎＧａＡｓとなるものであり、例えばＭＯＶＰＥ法等により直接エピタキシャル成長して形成することも可能であるが、Ｉｎを含有したＩＴＯ層１０あるいは２０と接して形成することを考慮すれば、以下のようなより簡便な製造方法を採用することが可能である。すなわち、上記のようにＧａＡｓ層３０’を形成した後、これを覆うＩＴＯ層１０，２０を形成する。
【００４８】
そして、図３に示すように、ＩＴＯ層１０，２０を形成した積層体ウェーハ１３を炉Ｆの中に配置し、例えば窒素雰囲気中あるいはＡｒ等の不活性ガス雰囲気中にて、６００℃以上７５０℃以下（例えば７００℃）の低温で、５秒以上１２０秒以下（例えば３０秒）の短時間の熱処理を施す。これにより、ＩＴＯ層１０，２０から各ＧａＡｓ層３０’にＩｎが拡散し、Ｉｎを含有したＧａＡｓよりなるコンタクト層３０（図１）が得られる。
【００４９】
該熱処理により得られるコンタクト層３０は、図４▲１▼において、ＩＴＯ層１０，２０との界面近傍におけるＩｎ濃度が、ＩｎとＧａとの合計濃度に対するＩｎの原子比にて、０．１以上０．６以下とされる。また、Ｉｎ濃度は、ＩＴＯ層から厚さ方向に遠ざかるにつれ連続的に減少するものとなっており、ＩＴＯ層との各境界位置におけるＩｎ濃度をＣＡとし、これと反対側の境界位置におけるＩｎ濃度をＣＢとしたとき、ＣＢ／ＣＡが０．８以下となるように調整されている。
【００５０】
コンタクト層３０は、ＡｌＧａＩｎＰよりなる発光層部２４に対し、格子整合性の良好なＧａＡｓ層３０’をまず形成し、その後、比較的低温で短時間の熱処理を施すことにより、Ｉｎ含有量が過剰でなく、しかも均質で連続性の良好なものとなる。その結果、発光層部２４との格子不整合による、発光強度低下などの品質劣化を効果的に防止することができる。
【００５１】
コンタクト層３０は、適当なドーパントの添加（ＧａＡｓ層３０’の段階でドーピングしておく）により、これと接するクラッド層４，６とそれぞれ同じ導電型を有するものとして形成してもよいが、コンタクト層３０を上記のような薄層として形成する場合は、これらをドーパント濃度の低い低ドープ層（例えば１０１７個／ｃｍ３以下；あるいはノンドープ層（１０１３個／ｃｍ３〜１０１６個／ｃｍ３））として形成しても直列抵抗の過度の増加を招かないので、問題なく採用可能である。他方、低ドープ層とした場合、発光素子の駆動電圧によっては、以下のような効果が達成できる。すなわち、コンタクト層３０を低ドープ層とすることで、層の電気抵抗率自体は高くなるので、これを挟む電気抵抗率の小さいクラッド層あるいはＩＴＯ層１０，２０に対して、コンタクト層３０の層厚方向に印加される電界（すなわち、単位距離当たりの電圧）が相対的に高くなる。このとき、コンタクト層３０を、バンドギャップの比較的小さいＩｎを含有したＧａＡｓにより形成しておくと、上記電界の印加によりコンタクト層のバンド構造に適度な曲がりが生じ、より良好なオーミック状接合を形成することができる。そして、図５に示すように、コンタクト層３０のＩｎ濃度が、ＩＴＯ層１０，２０との接触側にて高められていることで、該効果が一層顕著なものとなる。
【００５２】
こうしてコンタクト層３０及びＩＴＯ層２０の形成が終了すれば、Ａｕ等よりなるワイヤボンディング用の金属電極９（ボンディングパッド：図１）をＩＴＯ層２０上に形成する。以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行なった後、樹脂封止をすることにより最終的な発光素子が得られる。
【００５３】
なお、コンタクト層３０は、図６の発光素子２００のように、金属電極９（ボンディングパッド：図１）の直下領域をなす光取り出し量が少ない第一領域には形成されず、その周囲の光取り出し量が多い第二領域にのみ選択的に形成することもできる。図６では、該第二領域においてコンタクト層３０を、その形成領域と非形成領域とが混在した形としてある。従って、コンタクト層３０の非形成領域においてはＩＴＯ層２０が発光層部２４と直接接触する形となっている。
【００５４】
図７（ａ）〜（ｃ）に示すように、コンタクト層３０の形成領域は、ＩＴＯ層２０の接合界面において分散形成することにより、発光層部２４における発光を均一化し、かつコンタクト層３０の非形成領域から均一に光を取り出すことができる。図７（ａ）はコンタクト層３０の形成領域を散点状とした例であり、（ｂ）は細長い帯状のコンタクト層３０の形成領域と、同形態の非形成領域とを交互に形成した例である。さらに、（ｃ）は、（ａ）とは逆に、コンタクト層３０の形成領域を背景として、散点状の非形成領域をこれに分散形成した例である。ここではコンタクト層３０の形成領域を格子状に形成している。いずれも、周知のフォトリソグラフィー工程により、コンタクト層３０のパターニングが可能である。
【００５５】
なお、コンタクト層とＡｌＧａＩｎＰ層とを直接接合した場合、接合界面にやや高いヘテロ障壁が形成され、これに起因して直列抵抗成分が増大する場合がありうる。そこで、これを低減する目的で、図８及び図９の発光素子３００，４００に示すようにＩＴＯ層１０，２０と接するコンタクト層３０と、発光層部２４（クラッド層４，６）との間に、両者の中間のバンドギャップエネルギーを有する中間層３１を挿入することができる。中間層３１は、例えばＡｌＧａＡｓ、ＧａＩｎＰ及びＡｌＧａＩｎＰの少なくとも１つを含むものとして構成でき、例えば中間層の全体を単一のＡｌＧａＡｓ層として構成できる。この構造を採用する場合でも、それら中間層の厚さはそれぞれ０．１μｍ程度以下（０．０１μｍ以上：これ以上薄くなると、バルクのバンド構造が失われ、所期の接合構造が得られなくなる）とすることが可能なため、薄層化によるエピタキシャル成長時間の短縮、ひいては生産性の向上を図ることができ、中間層形成による直列抵抗の増分も少なくできるため、発光効率も損なわれにくい。特に、電極用透明導電性酸化物層をなすＩＴＯ層２０（本実施形態では、発光再結合確率の高いｐ型クラッド層６側である）の一部領域のみにコンタクト層３０を形成する場合は、発光通電の際の電流密度はこれらコンタクト層３０の形成領域において選択的に高くなる傾向にある。もし、コンタクト層３０とＡｌＧａＩｎＰクラッド層６との間に形成されるヘテロ障壁が高いと、電流集中の影響により、該コンタクト層３０とクラッド層６との接合界面を通過する際の電圧降下が一層甚だしくなり、見かけの直列抵抗がより大きくなりやすい問題がある。従って、コンタクト層３０をＩＴＯ層２０の全面に形成する場合よりも、中間層３１の形成によりヘテロ障壁高さを減ずることの効果が一層顕著であるといえる。
【００５６】
なお、中間層３１は、厚さがごく小さい場合など、光吸収にそれほど悪影響を及ぼす心配が無い場合は、図８の発光素子３００のように、発光層部２４の全面を覆うように形成することができる。このようにすると、コンタクト層３０のみをパターニングすればよいので、例えば化学エッチングの場合、コンタクト層３０に対するエッチャントにて中間層３１を十分にエッチングできない場合でも、製造が容易である。他方、図９の発光素子４００のように、中間層３１をコンタクト層３０の形成領域にのみ形成することもでき、中間層３１による光吸収の影響をより小さくすることができる。この場合、コンタクト層３０と中間層３１とを発光層部２４の全面を覆うように形成しておき、前述のフォトリソグラフィーにより、両者を各々パターニングすればよい。この場合は、気相エッチングによりコンタクト層３０と中間層３１とを同時にエッチングしてもよいし、化学エッチングの場合は、コンタクト層３０と中間層３１とでエッチャントを交換して順次エッチングを行なうことも可能である。
【００５７】
なお、ＩＴＯ層２０は、透明導電性酸化物であるＩＴＯにて構成され、光取出機能と電流拡散機能とを両立した透明電極として機能する。電流拡散機能を高めるには、ＩＴＯ層２０のシート抵抗（あるいは電気比抵抗）を低減することが重要であり、また、光取出機能を高めるには、必要に応じてＩＴＯ層２０を厚く形成した場合でも、十分な光透過性が確保できるようにすることが重要である。例えばＩＴＯ層２０をスパッタリングにより形成する場合、シート抵抗を低減するには、スパッタリング電圧をなるべく低く設定することが望ましい。これは、スパッタリングのプラズマ中に含まれる負イオン（主に酸素イオンである）が堆積中のＩＴＯ層に高速で入射すると、絶縁性のＩｎＯが形成されやすくなるが、加速電圧が低くなると該ＩｎＯの形成が抑制されるためである。このようなスパッタリングの低電圧化を図るためには、スパッタリング時の磁界強度を一定以上に高めること（例えば、０．８ｋＧ以上：電圧低減効果が飽和するので２０００Ｇ以下で設定することが望ましい）が有効である。シート抵抗の低減は、例えばカソード電圧の絶対値にて３５０Ｖ以下、望ましくは２５０Ｖ以下に設定することで顕著となる。磁界強度を例えば１０００Ｇ以上に設定すれば、スパッタリング電圧をカソード電圧の絶対値にて２５０Ｖ以下に容易に調整することができる。
【００５８】
均質で光透過率の高いＩＴＯ層を得るには、また、発光層部と透明導電性半導体基板とを容易かつ強固に貼り合わせるためには、ＩＴＯ層を、明確な結晶粒界が形成されない非晶質層とすることが有利である。非晶質のＩＴＯ層を得るには、ＩＴＯの結晶化を防止するため２００℃以下の低温で成膜を行なう必要がある。この場合、低抵抗のＩＴＯ層を得るために、上記のスパッタリング条件と組み合わせることが有効であり、特に、低温でも均質で低抵抗率のＩＴＯ層を得るには、スパッタリング雰囲気中に水蒸気を導入することが有効である（例えば３×１０−３Ｐａ以上１５×１０−３Ｐａ以下）。スパッタリング雰囲気の水蒸気分圧が過度に低くなると、得られるＩＴＯ層の微結晶化が進みやすくなり、光透過率の低下及びシート抵抗の上昇が著しくなるが、一定以上の水蒸気分圧を確保することで、この微結晶化を効果的に抑制することができる。これにより、光透過率が９０％以上（望ましくは９５％以上）、比抵抗が１０００μΩ・ｃｍ以下（望ましくは８００μΩ・ｃｍ以下）のＩＴＯ層を実現できるようになる。
【００５９】
また、ＩＴＯ層２０は、均一で大きな電流拡散効果を有していることが、均一で高い発光効率を実現する上で重要である。そのためには、ＩＴＯ層を均質で低抵抗率のものとして構成する以外に、その表面の平滑性を高めることが必要となる。表面の平滑性が低下すると、電界集中しやすい突起部が多数形成されやすくなり、発光層部２４への印加電圧の不均一化により局所的な暗所を生じやすくなったり、あるいはリーク電流の発生により発光効率そのものが低下することにつながる。これらの不具合防止のため、ＩＴＯ層の表面粗さは、具体的には、原子間力顕微鏡（ＡＦＭ）による３次元表面トポグラフィーにて、評価面積を０．２μｍ四方としたときのＲmaxの値にて１０ｎｍ以下とすること（例えば４ｎｍ以上７ｎｍ以下）に設定することが望ましい。
【００６０】
上記のようなＩＴＯ層の表面平滑化のためには、ＩＴＯ層を形成したあと、その表面を研磨することが有効であるが、機械的な研磨は高コストなので化学研磨の採用が望ましい。ＩＴＯの化学研磨液としては、例えば塩酸と硝酸の混合液や、蓚酸水溶液をを採用できる。この場合、前述のようなＩＴＯ層の微結晶化が進むと、結晶粒界でエッチングが進行しやすいことから、粒界侵食や脱粒による表面粗化を生じやすくなる。従って、均質な非晶質層を得るために、スパッタリング雰囲気中への水蒸気を導入することは、化学研磨後のＩＴＯ層の表面粗さを上記のように低減する上でも有力な手法となりうる。
【００６１】
例えば、大面積の面発光型素子の発光強度を最大限に高めるためには、大面積のＩＴＯ層にできるだけ大きな電流を均一に流すことが重要である。従って、大面積の面発光型素子に本発明を適用する場合には、上記のように平滑かつ低抵抗率であり、かつ、光透過率の高いＩＴＯ層を採用することが特に有利であるといえる。
【００６２】
なお、電極用透明導電性酸化物層をなすＩＴＯ層２０に代え、図１２の発光素子５００のように、ＧａＰ等の化合物半導体よりなる電流拡散層４５を設けてもよい。
【００６３】
以上説明した実施形態では、発光層部２４の各層をＡｌＧａＩｎＰ混晶にて形成していたが、該各層（ｐ型クラッド層、活性層及びｎ型クラッド層）をＡｌＧａＩｎＮ混晶により形成することにより、青色あるいは紫外発光用のワイドギャップ型発光素子を構成することもできる。発光層部は、図１の発光素子１００と同様にＭＯＶＰＥ法により形成される。この場合、発光層部を成長させるための発光層成長用基板をなす半導体単結晶基板は、ＧａＡｓ単結晶基板に代えて、例えばサファイア基板（絶縁体）が使用される。
【００６４】
さらに、活性層５は上記実施形態では単一層として形成していたが、これを、バンドギャップエネルギーの異なる複数の化合物半導体層が積層されたもの、具体的には、量子井戸構造を有するものとして構成することもできる。量子井戸構造を有する活性層は、混晶比の調整によりバンドギャップが互いに相違する２層、すなわちバンドギャップエネルギーの小さい井戸層と大きい障壁層とを、各々電子の平均自由工程もしくはそれ以下の厚さ（一般に、１原子層〜数ｎｍ）となるように格子整合させる形で積層したものである。上記構造では、井戸層の電子（あるいはホール）のエネルギーが量子化されるため、例えば半導体レーザー等に適用した場合に、発振波長をエネルギー井戸層の幅や深さにより自由に調整でき、また、発振波長の安定化、発光効率の向上、さらには発振しきい電流密度の低減などに効果がある。さらに、井戸層と障壁層とは厚さが非常に小さいため、２〜３％程度までであれば格子定数のずれが許容され、発振波長領域の拡大も容易である。なお、量子井戸構造は、井戸層を複数有する多重量子井戸構造としてもよいし、井戸層を１層のみ有する単一量子井戸構造としてもいずれでもよい。なお、障壁層の厚さは、例えばクラッド層と接するもののみ５０ｎｍ程度とし、他は６ｎｍ程度とすることができる。また、井戸層は５ｎｍ程度とすることができる。
【図面の簡単な説明】
【図１】本発明の発光素子の第一実施形態を積層構造にて示す模式図。
【図２】図１の発光素子の製造工程を示す説明図。
【図３】図２に続く工程説明図。
【図４】コンタクト層の一例を示す概念図。
【図５】コンタクト層の変形例を示す概念図。
【図６】本発明の発光素子の第二実施形態を積層構造にて示す模式図。
【図７】図６の発光素子の、コンタクト層の種々のパターニング形態を示す模式図。
【図８】本発明の発光素子の第三実施形態を積層構造にて示す模式図。
【図９】本発明の発光素子の第四実施形態を積層構造にて示す模式図。
【図１０】コンタクト層のバンド構造の第一例を示す模式図。
【図１１】コンタクト層のバンド構造の第二例を示す模式図。
【図１２】本発明の発光素子の第五実施形態を積層構造にて示す模式図。
【符号の説明】
１ ＧａＡｓ単結晶基板（発光層成長用基板）
４ ｎ型クラッド層（第二導電型クラッド層）
５ 活性層
６ ｐ型クラッド層（第一導電型クラッド層）
７ Ｓｉ単結晶基板（導電性基板）
９ 金属電極
１０ ＩＴＯ層（接合用透明導電性酸化物層）
２０ ＩＴＯ層（電極用透明導電性酸化物層）
２４ 発光層部
３０ コンタクト層
３０’ ＧａＡｓ層
４０ Ａｕ層（金属層）
４０ａ Ａｕ−Ｓｎ合金層（金属層）
１００，２００，３００，４００，５００ 発光素子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a light emitting element and a light emitting element.
[0002]
[Prior art]
[Patent Document 1]
JP-A-7-66455
[Patent Document 2]
JP 2001-339100 A
[0003]
As a result of many years of progress in materials and element structures used in light-emitting elements such as light-emitting diodes and semiconductor lasers, the photoelectric conversion efficiency inside the elements is gradually approaching the theoretical limit. Therefore, when an element with higher luminance is to be obtained, the light extraction efficiency from the element is extremely important. For example, in a light emitting device having a light emitting layer portion formed of AlGaInP mixed crystal, a thin AlGaInP (or GaInP) active layer is sandwiched between an n-type AlGaInP cladding layer and a p-type AlGaInP cladding layer having a larger band gap. By adopting a sandwiched double hetero structure, a high-luminance element can be realized. Such an AlGaInP double heterostructure can be formed by epitaxially growing each layer of an AlGaInP mixed crystal on a GaAs single crystal substrate by utilizing the lattice matching of the AlGaInP mixed crystal with GaAs. When this is used as a light emitting element, a GaAs single crystal substrate is usually used as an element substrate as it is. However, since the AlGaInP mixed crystal constituting the light emitting layer has a larger band gap than GaAs, the emitted light is absorbed by the GaAs substrate and it is difficult to obtain sufficient light extraction efficiency. In order to solve this problem, a method (for example, Patent Document 1) in which a reflective layer made of a semiconductor multilayer film is inserted between a substrate and a light emitting element has also been proposed. Therefore, only light incident at a limited angle is reflected, and a significant improvement in light extraction efficiency cannot be expected in principle.
[0004]
Therefore, in various publications including Patent Document 2, a growth GaAs substrate is peeled off, and a reinforcing conductive substrate is placed on a peeling surface via a metal layer such as an Au layer that also serves as a reflective layer. A technique for pasting is disclosed. The metal layer has an advantage that the reflectance is high, and the reflectance depends on the incident angle or wavelength.
[0005]
[Problems to be solved by the invention]
When joining a metal layer to a light emitting layer part, it is necessary to interpose an alloying layer for reducing contact resistance. This alloying layer is formed by forming a metal layer (hereinafter referred to as a contact metal layer) having a composition that remarkably exerts a contact resistance reducing effect by alloying with the light emitting layer portion on the light emitting layer portion, and then alloying heat treatment. It is formed by performing. For example, when a metal layer is formed on the n-type cladding layer side of the AlGaInP light emitting layer portion, the contact metal layer can be composed of an AuGe alloy or the like. However, since the reflectivity is significantly impaired in the alloyed region, there is a problem that the effect of increasing the light extraction efficiency due to the reflection of the metal layer is not necessarily obtained sufficiently.
[0006]
The object of the present invention is to produce a light emitting device that uses a metal layer as a reflective layer, has good light extraction efficiency from the device, and does not have to worry about a decrease in reflectivity due to alloying of the metal layer and the light emitting layer. It is in providing a method and the light emitting element obtained by it.
[0007]
[Means for solving the problems and actions / effects]
  In order to solve the above problems, a method for manufacturing a light-emitting element of the present inventionFirst ofIs
  A light-emitting layer portion growth step of epitaxially growing a light-emitting layer portion made of a compound semiconductor on a light-emitting layer growth substrate;
  A metal layer forming step of forming a metal layer on the first main surface side of the conductive substrate;
  A bonding transparent conductive oxide layer forming step of forming a bonding transparent conductive oxide layer on the first main surface side of the light emitting layer portion; and
  A bonding step of bonding the conductive substrate and the light emitting layer portion so that the metal layer and the bonding transparent conductive oxide layer are in contact with each other is performed in this order.With
The transparent conductive oxide layer for bonding is an ITO layer, and a portion of the metal layer that is in contact with the transparent conductive oxide layer for bonding is an Au-based metal layer containing Sn..
The second method for producing a light emitting device of the present invention is as follows.
A light-emitting layer portion growth step of epitaxially growing a light-emitting layer portion made of a compound semiconductor on a light-emitting layer growth substrate;
A metal layer forming step of forming a metal layer on the first main surface side of the conductive substrate;
A bonding transparent conductive oxide layer forming step of forming a bonding transparent conductive oxide layer on the first main surface side of the light emitting layer portion; and
A bonding step of bonding the conductive substrate and the light emitting layer portion so that the metal layer and the transparent conductive oxide layer for bonding are in contact with each other;
In this order,
Prior to forming the transparent conductive oxide layer for bonding, a GaAs layer is formed on the first main surface side of the light emitting layer portion, and then an ITO layer as the transparent conductive oxide layer for bonding After being formed in contact with the GaAs layer, heat treatment is performed to diffuse In from the ITO layer to the GaAs layer, thereby forming a contact layer made of GaAs containing In,
The conductive substrate is an Si substrate, and the Si substrate is bonded to the light emitting layer portion through an Au-based metal layer in contact with the Si substrate by bonding heat treatment at 80 ° C. or higher and 360 ° C. or lower, and then the GaAs layer And performing the heat treatment for diffusing In.
[0008]
  The light-emitting element of the present invention includes a metal layer, a transparent conductive oxide layer for bonding in contact with the metal layer, a light-emitting layer portion made of a compound semiconductor, and the light emission on one main surface of the conductive substrate. An electrode for applying a voltage to the layer portion is formed in this order,
A portion of the metal layer that is in contact with the transparent conductive oxide layer for bonding is an Au-based metal layer,
The transparent conductive oxide layer for bonding is an ITO layer, and a portion of the metal layer that is in contact with the transparent conductive oxide layer for bonding is an Au-based metal layer containing Sn..
[0009]
According to the present invention, the transparent conductive oxide layer for bonding is formed on the first main surface side of the light emitting layer portion to which the conductive substrate is bonded through the metal layer, and the transparent conductive oxide layer for bonding is formed on the transparent conductive oxide layer for bonding. The metal layers were joined. Thereby, alloying with the compound semiconductor which makes a metal layer and a light emitting layer part is suppressed, and the reflectance of a metal layer can be raised.
[0010]
In the bonding step, bonding can be performed between the transparent conductive oxide layer for bonding and the metal layer. This process has an advantage that the process is simplified because the transparent conductive oxide layer for bonding is directly bonded to the metal layer on the conductive substrate side.
[0011]
In the metal layer, the portion of the metal layer (after bonding) that is in contact with the transparent conductive oxide layer for bonding can be an Au-based metal layer (having Au as a main component (50% by mass or more)). . The Au-based metal layer is less likely to react with the transparent conductive oxide layer for bonding, and has an advantage that it can easily maintain a high reflectance even after being bonded. When the transparent conductive oxide layer for bonding is an ITO (Indium Tin Oxide) layer to be described later, a portion of the metal layer that is in contact with the transparent conductive oxide layer for bonding is an Au-based metal layer containing Sn ( For example, an Au—Sn alloy) can increase the bonding strength with the ITO layer, and can further reduce the contact resistance.
[0012]
In this case, although a metal substrate such as Al or Cu can be used as the conductive substrate, an inexpensive Si (silicon) substrate (polycrystalline substrate or single crystal substrate: the former is particularly inexpensive) The effect on cost reduction is great and more advantageous. As the metal layer interposed on the bonding surface, an Au-based metal layer (a material containing Au as a main component (50% by mass or more): for example, an Au layer) is preferable because a high reflectance can be realized. In this case, it is preferable that the Si substrate and the light emitting layer portion are bonded via the Au-based metal layer by a bonding heat treatment at 80 ° C. or higher and 360 ° C. or lower. When the heat treatment temperature is less than 80 ° C., the bonding strength is insufficient. When the temperature exceeds 360 ° C. (Au—Si binary eutectic temperature is about 363 ° C.), the eutectic reaction between Au on the metal layer side and Si on the substrate side becomes remarkable, and the reflectivity of the metal layer is greatly reduced. It leads to the malfunction which will be done.
[0013]
Next, the light emitting layer growth substrate can be peeled off from the light emitting layer portion, for example, after bonding of the conductive substrates. Then, the main surface on the light emitting layer side exposed by peeling of the substrate for growing the light emitting layer is used as the second main surface, and the second main surface is formed by the transparent conductive oxide layer for electrodes that also serves as the light extraction surface side electrode. The transparent conductive oxide layer process for the electrode to coat | cover can be implemented. As a result, a light emitting device is obtained in which the main surface of the light emitting layer portion opposite to the surface facing the conductive substrate is covered with the transparent conductive oxide layer for electrodes that also serves as the light extraction surface side electrode. . When the light emitting element is configured in this manner, light emitted toward the back surface side can be superimposed by reflection on the light extraction surface side on which the transparent conductive oxide layer for electrodes is formed, and the light extraction efficiency can be improved. . In addition, a transparent conductive oxide layer for an electrode having a light transmittance and conductivity higher than that of a normal current diffusion layer and a small thickness is formed on the light extraction surface side, so that excellent current diffusion is achieved. Combined with the effect, the light extraction efficiency of the device is further improved.
[0014]
The transparent conductive oxide layer can be made of, for example, ITO. ITO is an indium oxide film doped with tin oxide, and the resistivity of the electrode layer is 5 × 10 5 by setting the content of tin oxide to 1 to 9% by mass.-4It can be set to a sufficiently low value of Ω · cm or less. In addition to the ITO electrode layer, the ZnO electrode layer has high conductivity and can be used in the present invention. Further, tin oxide doped with antimony oxide (so-called Nesa), Cd2SnO4, Zn2SnO4ZnSnO3MgIn2O4CdSb doped with yttrium oxide (Y)2O6, Tin oxide doped GaInO3Can also be used as the material of the transparent conductive oxide layer. These conductive oxides have good transparency to visible light (that is, are transparent), and when used as a voltage application electrode to the light emitting layer portion, there is an advantage that light extraction is not hindered. In addition, regarding the transparent conductive oxide layer for electrodes, when a voltage for driving the element is applied through a metal electrode such as a bonding pad formed thereon, the current is spread in a plane to make the light emission uniform and high. It also plays a role in improving efficiency. These transparent oxide electrodes are formed by a known vapor deposition method, for example, chemical vapor deposition (CVD), physical vapor deposition (PVD) such as sputtering or vacuum deposition, or molecular beam epitaxial growth method. (Molecular beam epitaxy: MBE). For example, the ITO layer and the ZnO electrode layer can be manufactured by high frequency sputtering or vacuum deposition, and the nesa film can be manufactured by a CVD method. Further, instead of these vapor phase growth methods, other methods such as a sol-gel method may be used.
[0015]
However, when the transparent conductive oxide layer for electrodes is formed on the second main surface (the main surface from which the substrate for growing the light emitting layer portion is peeled) after the heat treatment for bonding, sputtering with a relatively low growth temperature is used. The formation is desirable from the viewpoint of suppressing a eutectic reaction between Au on the metal layer side and Si on the substrate side. Therefore, it is desirable that the material of the transparent conductive oxide is ITO, which is particularly easy to obtain a homogeneous and highly conductive material by sputtering. In other words, the Si substrate and the light emitting layer are bonded via the Au-based metal layer, and an ITO layer is formed by sputtering as a transparent conductive oxide layer for electrodes, so that the Au-based metal layer can be shared. Crystal formation is suppressed and the reflectance can be greatly increased.
[0016]
Next, a transparent conductive oxide layer such as an ITO layer does not necessarily form a good ohmic junction when attempting to directly join the compound semiconductor layer on the light emitting layer side, and emits light by increasing the series resistance based on contact resistance. Efficiency may be reduced. However, in the light emitting device of the present invention, the contact layer for reducing the contact resistance of the transparent conductive oxide layer is disposed so as to be in contact with the transparent conductive oxide layer. Can be lowered. Specifically, in the light emitting device of the present invention, the contact layer for reducing the bonding resistance of the transparent conductive oxide layer for bonding is between the transparent conductive oxide layer for bonding and the light emitting layer portion. It can be set as the structure formed so that a transparent conductive oxide layer might be contact | connected. In this case, prior to the bonding transparent conductive oxide layer forming step, the contact layer for reducing the bonding resistance of the bonding transparent conductive oxide layer is formed on the first main surface side of the light emitting layer portion. A layer forming step is performed.
[0017]
In addition, the main surface opposite to the light emitting layer portion facing the conductive substrate is covered with a transparent conductive oxide layer for an electrode that also serves as a light extraction surface side electrode. A contact layer for reducing the junction resistance of the transparent conductive oxide layer for electrodes, disposed between the transparent conductive oxide layer for electrodes and the transparent conductive oxide layer for electrodes; You can also In this case, prior to the step of forming the transparent conductive oxide layer for electrodes, a contact layer is formed on the second main surface side of the light emitting layer portion to reduce the junction resistance of the transparent conductive oxide layer for bonding. A layer forming step is performed.
[0018]
Next, it is desirable that the contact layer on the transparent conductive oxide layer side for the electrode is formed by mixing the formation region and the non-formation region of the contact layer at the joint interface with the transparent conductive oxide layer for the electrode. When the contact layer is formed so as to cover the entire bonding surface of the transparent conductive oxide layer for electrodes to the light emitting layer side, the following problems may occur.
(1) It is necessary to form a metal electrode for wire bonding on the transparent conductive oxide layer for electrodes. If the contact resistance between the transparent conductive oxide layer for an electrode and the light emitting layer portion is significantly low even in the region immediately below the metal electrode, the drive current and thus the light emission tends to concentrate on the region, and much of the generated light is made of metal. It is shielded by the electrodes, leading to a decrease in light extraction efficiency.
{Circle around (2)} Depending on the material of the compound semiconductor employed as the contact layer, the contact layer acts as a light absorber, similarly leading to a decrease in light extraction efficiency.
[0019]
Therefore, in the light emitting device of the present invention, a metal electrode for applying a voltage to the light emitting layer portion is formed on the main surface of the transparent conductive oxide layer for electrodes so as to cover a part of the main surface. The transparent conductive oxide layer for an electrode has a first region consisting of a region directly under the metal electrode and a remaining second region, the second region has a larger amount of light extraction than the first region, and the contact layer is The second area can be configured to have a larger formation area ratio than the first area. Note that in this specification, the contact area formation ratio of each region refers to a ratio obtained by dividing the total area of the contact layers in the region by the total area of the region. According to this configuration, in the region immediately below the bonding pad where the light extraction amount is small (first region), it is formed at the bonding interface of the transparent conductive oxide layer for electrodes than in the remaining region where the light extraction amount is large (second region). Since the formation area ratio of the contact layer is reduced, the contact resistance of the transparent conductive oxide layer for electrodes in the first region increases. As a result, the drive current of the light emitting element has a larger component that flows around the first region and flows into the second region, so that the light extraction efficiency can be greatly increased. Note that it is desirable from the viewpoint of improving the light extraction efficiency that the light emission drive current does not flow as much as possible in the first region where the light extraction amount is small. Therefore, it is desirable that the contact layer is not formed as much as possible in the first region.
[0020]
The light emitting device of the present invention has at least a contact layer forming region and a non-forming region in the second region where the amount of light extracted from the light emitting layer portion is large in the bonding interface of the transparent conductive oxide layer for electrodes. It can be configured as a mixture of areas. The contact layer formation region is preferably formed in a dispersed manner. The second configuration can be combined with the first configuration by regarding the second region as a remaining region excluding the region (first region) directly below the metal electrode. According to this structure, even when the contact layer formed for reducing the contact resistance of the transparent conductive oxide layer for electrodes has the property of easily absorbing light from the light emitting layer portion, the contact layer is formed. The light generated immediately below the region leaks from the non-forming region adjacent to the region, whereby absorption by the contact layer can be suppressed. As a result, the light extraction efficiency of the entire element can be increased.
[0021]
In the bonding interface with any transparent conductive oxide layer of the transparent conductive oxide layer for bonding or the transparent conductive oxide layer for electrodes, the contact layer specifically does not contain Al, and What consists of a compound semiconductor whose band gap energy is smaller than 1.42 eV can be used suitably. By using such a contact layer, a good ohmic contact can be obtained, and resistance increase due to Al component oxidation hardly occurs.
[0022]
Specifically, GaAs containing In can be suitably used for the contact layer. In this case, in order to obtain a good ohmic contact, the compound semiconductor constituting the contact layer is made of In (at least) at the bonding interface with the transparent conductive oxide layer.xGa1-xIt may be As (0 <x ≦ 1).
[0023]
Further, when the transparent conductive oxide layer for bonding is an ITO layer, a GaAs layer is formed on the first main surface side of the light emitting layer portion prior to forming the transparent conductive oxide layer for bonding, and then Then, after forming an ITO layer as a transparent conductive oxide layer for bonding so as to be in contact with the GaAs layer, heat treatment is performed to diffuse In from the ITO layer to the GaAs layer, thereby forming a contact made of GaAs containing In. Can be layered. Further, when the transparent conductive oxide layer for electrodes is an ITO layer, prior to forming the transparent conductive oxide layer for electrodes, a GaAs layer is formed on the second main surface of the light emitting layer portion, and then An ITO layer as a transparent conductive oxide layer for electrodes is formed so as to be in contact with the GaAs layer, and then heat-treated to diffuse In from the ITO layer to the GaAs layer, thereby forming a contact layer made of GaAs containing In. Can be
[0024]
For the contact layer, a method of directly epitaxially growing InGaAs may be adopted. However, the use of the above method has the following advantages. That is, the GaAs layer is very easy to lattice match with the light emitting layer portion made of, for example, AlGaInP, and can form a uniform and continuous film as compared with the case where InGaAs is directly epitaxially grown.
[0025]
Then, after forming an ITO layer on the GaAs layer, heat treatment is performed to diffuse In from the ITO layer to the GaAs layer to form a contact layer. The contact layer made of GaAs containing In obtained by heat treatment in this way does not have an excessive In content, and effectively prevents quality deterioration such as emission intensity reduction due to lattice mismatch with the light emitting layer. can do. The lattice matching between the GaAs layer and the light emitting layer portion is such that the light emitting layer portion is (AlxGa1-x)yIn1-ySince it is particularly good when it is constituted by P (where 0 ≦ x ≦ 1, 0.45 ≦ y ≦ 0.55), the mixed crystal ratio y is set in the above range, and the light emitting layer portion ( It may be desirable to form a cladding layer or an active layer.
[0026]
When the transparent conductive oxide layer is an ITO layer, the above heat treatment is continued as the In concentration distribution in the thickness direction of the contact layer moves away from the ITO layer in the thickness direction as shown by (1) in FIG. Therefore, it is desirable to reduce the concentration of the In concentration distribution (that is, to tilt the In concentration distribution). Such a structure is formed by diffusing In from the ITO side to the contact layer side by heat treatment.
[0027]
In the light emitting device thus obtained, a transparent conductive oxide layer (for electrodes or bonding) is formed as an ITO layer, and the contact layer is in contact with the ITO layer between the light emitting layer portion and the ITO layer. The contact layer is formed at the bonding interface with the transparent conductive oxide layer.xGa1-xAs (0 <x ≦ 1), and the In concentration distribution in the thickness direction continuously decreases as the distance from the ITO layer increases in the thickness direction.
[0028]
By forming the contact layer having such an In concentration distribution, the lattice matching with the light emitting layer portion can be further improved. In particular, the light emitting layer portion is (AlxGa1-x)yIn1-yAccording to P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1), the first conductivity type cladding layer, the active layer, and the second conductivity type cladding layer have a double heterostructure laminated in this order. When configured, if the In concentration distribution of the contact layer becomes smaller on the light emitting layer side, the lattice constant difference from the light emitting layer portion is remarkably reduced, and the effect of improving the lattice matching is great. If the heat treatment temperature becomes excessively high or the heat treatment time is prolonged, the In diffusion from the ITO layer proceeds excessively, and the In concentration distribution in the contact layer as shown in (3) in FIG. 4 shows a substantially constant high value in the thickness direction, and the above effect cannot be obtained (On the other hand, if the heat treatment temperature is excessively lowered or the heat treatment time is excessively shortened, ▲ in FIG. 2), the In concentration in the contact layer is insufficient.
[0029]
In this case, in FIG. 4, the In concentration at the boundary position between the contact layer and the ITO layer is expressed as CAAnd the In concentration near the boundary on the opposite side is CBWhen CB/ CAIs preferably adjusted to 0.8 or less, and the above-described heat treatment is preferably performed so that the In concentration distribution of the form can be obtained. CB/ CAWhen the value exceeds 0.8, the effect of improving the lattice matching with the light emitting layer part due to the gradient of In concentration distribution cannot be obtained sufficiently. Note that the composition distribution (In or Ga concentration distribution) in the thickness direction of the contact layer is determined by secondary ion mass spectrometry (SIMS), Auger electron spectroscopy analysis while gradually etching the layer in the thickness direction. It can be measured by a known surface analysis method such as (Auger Electron Spectroscopy) or X-ray photoelectron spectroscopy (XPS).
[0030]
The In concentration in the vicinity of the boundary between the contact layer and the ITO transparent electrode layer is preferably 0.1 or more and 0.6 or less in terms of the atomic ratio of In to the total concentration of In and Ga. It is desirable to carry out such an In concentration. If the In concentration by the above definition is less than 0.1, the effect of reducing the contact resistance of the contact layer becomes insufficient, and if it exceeds 0.6, the quality of the emission intensity decreases due to lattice mismatch between the contact layer and the light emitting layer. Deterioration becomes severe. Note that the In concentration in the vicinity of the boundary between the contact layer and the ITO transparent electrode layer is, for example, the above-described desirable value (0.1 to 0.6) in the atomic ratio of In to the total concentration of In and Ga. If possible, the In concentration C in the vicinity of the boundary of the contact layer opposite to the side facing the ITO transparent electrode layerB5, that is, as shown in FIG. 5, there may be a structure in which an InGaAs layer is formed on the ITO transparent electrode layer side of the contact layer and the opposite side portion is a GaAs layer.
[0031]
ITO is an indium oxide film doped with tin oxide as described above, and an ITO layer is formed on the GaAs layer, and further heat-treated in an appropriate temperature range, whereby the contact layer having the above desired In concentration. Can be easily formed. In addition, this heat treatment can further reduce the electrical resistivity of the ITO layer.
[0032]
This heat treatment is desirably performed in a short time at a temperature as low as possible so that the In concentration in the contact layer does not become excessive. For example, as described above, when the conductive substrate is an Si substrate and the Si substrate is bonded to the light emitting layer portion via an Au-based metal layer in contact with the Si substrate by a bonding heat treatment of 80 ° C. or higher and 360 ° C. or lower. After the bonding heat treatment, it is desirable to perform the above heat treatment for diffusing In in the GaAs layer. As long as the heat treatment for the In diffusion is kept at a low temperature for a short time, there is a new advantage that the eutectic reaction between Au on the metal layer side and Si on the substrate side can be sufficiently suppressed.
[0033]
The In diffusion heat treatment is desirably performed at 600 ° C. or higher and 750 ° C. or lower. When the heat treatment temperature exceeds 750 ° C., the In diffusion rate into the GaAs layer becomes too high, and the In concentration in the contact layer tends to become excessive. In addition, the In concentration is saturated, and it is difficult to obtain an In concentration distribution inclined in the thickness direction of the contact layer. In either case, the lattice matching between the contact layer and the light emitting layer is deteriorated. In addition, if the diffusion of In to the GaAs layer excessively proceeds, In in the ITO layer is depleted near the contact portion with the contact layer, and it is difficult to avoid an increase in the electrical resistance value of the electrode. Furthermore, if the heat treatment temperature becomes too high as described above, the oxygen of ITO diffuses into the GaAs layer and the oxidation is promoted, and the series resistance of the device tends to increase. In either case, the light emitting element cannot be driven with an appropriate voltage. Moreover, when the heat treatment temperature becomes extremely high, the conductivity of the ITO layer may be impaired. On the other hand, if the heat treatment temperature is less than 600 ° C., the diffusion rate of In to the GaAs layer becomes too small, and it takes a very long time to obtain a contact layer with sufficiently reduced contact resistance. The decline in efficiency becomes significant.
[0034]
The heat treatment time is desirably set to a short time of 5 seconds to 120 seconds. When the heat treatment time is 120 seconds or more, especially when the heat treatment temperature is close to the upper limit value, the amount of In diffused into the GaAs layer tends to be excessive (however, if the heat treatment temperature is kept low, a heat treatment longer than this will be performed). It is also possible to employ time (for example, up to about 300 seconds). On the other hand, if the heat treatment time is less than 5 seconds, the amount of In diffused into the GaAs layer is insufficient, and it becomes difficult to obtain a contact layer with sufficiently reduced contact resistance. Then, the heat treatment for diffusing In in the GaAs layer is performed at a temperature of 600 ° C. or more and 750 ° C. or less for 5 seconds or more and 120 seconds or less, so that eutectic reaction between Au on the metal layer side and Si on the substrate side is sufficient As a result, the reflectance of the metal layer after the heat treatment can be kept high.
[0035]
Further, the light emitting layer portion can be bonded to the main surface of the contact layer on the opposite side of the contact layer in contact with the transparent conductive oxide layer through an intermediate layer. The intermediate layer is composed of a compound semiconductor having an intermediate band gap energy between the light emitting layer portion and the contact layer. In the light emitting layer portion having a double hetero structure, it is necessary to increase the barrier height between the cladding layer and the active layer to a certain level or more in order to enhance the carrier confinement effect in the active layer and improve the internal quantum efficiency. As shown in the schematic band diagram of FIG. 10 (Ec is the conduction band bottom and Ev is the nuclear energy level at the valence band top), a contact layer (for example, InGaAs) is directly bonded to such a cladding layer (for example, AlGaInP). Then, a relatively high hetero barrier may be formed between the clad layer and the contact layer due to the bending of the band due to the junction. This barrier height ΔE increases as the band edge discontinuity between the cladding layer and the contact layer increases, and tends to hinder the movement of carriers, particularly the movement of holes having a larger effective mass. For example, in the case of using a metal electrode, light cannot be extracted when the entire surface of the cladding layer is covered with the metal electrode, so that the electrode must be formed so as to be partially covered. In this case, in order to improve the light extraction efficiency, current diffusion to the outside in the in-plane direction of the electrode must be promoted in some form. For example, in the case of a metal electrode, a contact layer such as GaAs is often formed between the light emitting layer portion, but in the case of a metal electrode, a somewhat high barrier is provided between the contact layer and the light emitting layer portion. The formation is advantageous in that the current diffusion in the in-plane direction can be promoted by the effect of blocking the carriers by the barrier. However, an increase in series resistance is unavoidable due to the formation of a high barrier.
[0036]
On the other hand, when the ITO transparent electrode layer is used, since the ITO transparent electrode layer itself has a very high current diffusion capability, it is hardly necessary to consider the effect of blocking the carriers by the barrier. In addition, the adoption of the ITO transparent electrode layer greatly increases the area of the light extraction region as compared to when the metal electrode is used. Therefore, as shown in FIG. 11, when an intermediate layer having an intermediate band gap energy between the contact layer and the cladding layer is inserted between the contact layer and the cladding layer, the contact layer, the intermediate layer, and the intermediate layer Since each of the cladding layers has a small band edge discontinuity value, the formed barrier height ΔE is also small. As a result, the series resistance is reduced, and a sufficiently high light emission intensity can be achieved with a low driving voltage.
[0037]
The effect of adopting the above-mentioned intermediate layer is that the light emitting layer portion is formed of AlGaInP having a relatively good lattice matching with GaAs containing In, which forms the contact layer, in the light emitting layer portion of the double hetero structure. It is remarkable when you do. The light emitting layer is (AlxGa1-x)yIn1-yIn the case of P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1), the intermediate layer can be formed to include at least one of an AlGaAs layer, a GaInP layer, and an AlGaInP layer, for example, an AlGaAs layer Can be formed. The intermediate layer is a light emitting layer other than AlGaInP, for example, InxGayAl1-xyThe present invention can also be applied to a light emitting layer portion having a double hetero structure composed of N. In this case, as the intermediate layer, for example, a layer including an InGaAlN layer (having a composition adjusted so that the band gap energy is smaller than that of the cladding layer) can be employed.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 is a conceptual diagram showing a light emitting device 100 according to an embodiment of the present invention. The light emitting element 100 includes an Au layer (metal layer: Au-based metal layer) 40 on the n-type Si single crystal substrate 7 side on the main surface MP2 of the n-type Si (silicon) single crystal substrate 7 which is a conductive substrate. The light-emitting layer portion 24 is bonded to the light-emitting layer portion 24 side ITO layer (bonding transparent conductive oxide layer) 10 in contact therewith. Further, the entire surface of the main surface MP4 of the light emitting layer portion 24 is covered with an ITO layer (transparent conductive oxide layer for electrodes) 20 forming an electrode on the light extraction surface side. The ITO layer 20 also has a function of a current diffusion layer and a light extraction layer, and a metal electrode (for example, an Au electrode) 9 for applying a light emission driving voltage to the light emitting layer portion 24 is provided at the approximate center of the main surface MP1. It is formed so as to cover a part of main surface MP1. A region around the metal electrode 9 on the main surface MP <b> 1 of the ITO layer 20 forms a light extraction region from the light emitting layer portion 24.
[0039]
The light emitting layer portion 24 is non-doped (AlxGa1-x)yIn1-yThe active layer 5 made of a mixed crystal of P (where 0 ≦ x ≦ 0.55, 0.45 ≦ y ≦ 0.55) is formed as p-type (AlzGa1-z)yIn1-yP-type cladding layer 6 (first conductivity type cladding layer) made of P (where x <z ≦ 1) and n-type (AlzGa1-z)yIn1-yIt has a structure sandwiched by an n-type cladding layer 4 (first conductivity type cladding layer) made of P (where x <z ≦ 1), and the emission wavelength varies from green to red depending on the composition of the active layer 5 (The light emission wavelength (center wavelength is 550 nm or more and 650 nm or less) can be adjusted. In the light emitting element 100 of FIG. The clad layer 4 is disposed, and therefore, the conduction polarity is positive on the side of the metal electrode 9. Note that “non-dope” here means “no dopant is positively added”. Of dopant components inevitably mixed in the manufacturing process (for example, 1013-1016/ Cm3Is not excluded).
[0040]
The Si single crystal substrate 7 is manufactured by slicing and polishing a Si single crystal ingot, and the thickness thereof is, for example, 100 μm or more and 500 μm or less. Then, it is bonded to the light emitting layer portion 24 via the metal layer 40. The thickness of the metal layer 40 is preferably 100 nm or more and 1000 nm or less, for example.
[0041]
A contact layer 30 made of GaAs containing In is formed between the ITO layer 20 and the light emitting layer portion 24 and between the ITO layer 10 and the light emitting layer portion 24, respectively. The contact layer 30 has a thickness of 1 nm to 20 nm (desirably 5 nm to 10 nm) in order to reduce the influence of light absorption.
[0042]
Hereinafter, a method for manufacturing the light emitting device 100 of FIG. 1 will be described.
First, as shown in step 1 of FIG. 2, a p-type GaAs buffer layer 2 is, for example, 0.5 μm and further AlAs on a main surface MP5 of a GaAs single crystal substrate 1 which is a semiconductor single crystal substrate forming a light emitting layer growth substrate. A release layer (not shown) made of, for example, is epitaxially grown by 0.5 μm. Next, a GaAs layer 30 ′ (which will later become a contact layer 30 with the ITO layer 20) is formed, and a 1 μm p-type AlGaInP cladding layer 6 and a 0.6 μm AlGaInP active layer (non-doped) 5 are formed as the light emitting layer portion 24. , And 1 μm of n-type AlGaInP cladding layer 4 are epitaxially grown in this order. Finally, a GaAs layer 30 '(to be a contact layer 30 with the ITO layer 10 later) is formed.
[0043]
Next, as shown in step 2, the ITO layer 10 is formed by sputtering on the main surface MP4 of the light emitting layer portion 24 on which the GaAs layer 30 'is formed. On the other hand, as shown in Step 3, an Au layer 40 is formed on the main back surface MP2 of the separately prepared Si single crystal substrate 7. Then, the Au layer 40 of the Si single crystal substrate 7 is superposed on the ITO layer 10 on the light emitting layer portion 24 side and pressed, and heat treated under predetermined conditions as shown in Step 4, whereby a substrate bonded body is obtained. Make 50.
[0044]
Since the Au layer 40 is not in direct contact with the light emitting layer portion 24 due to the ITO layer 10, the alloying with the light emitting layer portion 24 does not occur. In addition, excessive chemical reaction with the ITO layer 10 hardly occurs during the bonding heat treatment or the In diffusion treatment to the GaAs layer 30 ′ described later, and a good metallic luster is maintained after the bonding, and a high reflectance is achieved. realizable. Of course, as in the prior art, the alloy heat treatment for reducing the contact resistance between the Au layer 40 and the light emitting layer portion 24 is completely unnecessary.
[0045]
Note that the bonding heat treatment of the Au layer 40 and the ITO layer 10 can provide a sufficient bonding force between the Au layer 40 and the ITO layer 10, and the contact resistance between them can be sufficiently reduced to an extent that there is no practical problem. However, as shown in FIG. 1, if the outermost layer portion of the Au layer 40 that comes into contact with the ITO layer 10 is composed of at least an Au—Sn alloy layer 40a containing Sn, the bonding strength is further increased. In addition, a good ohmic contact can be obtained more easily.
[0046]
Returning to FIG. 2, the process proceeds to step 5, and the AlAs formed between the buffer layer 2 and the light emitting layer 24 by immersing the substrate bonded body 50 in an etching solution made of, for example, a 10% hydrofluoric acid aqueous solution. By selectively etching the peeling layer, the GaAs single crystal substrate 1 (which is opaque to the light from the light emitting layer 24) is laminated with the light emitting layer portion 24 and the Si single crystal substrate 7 bonded thereto. Remove and remove. An GaAs single crystal substrate is formed using a first etchant (for example, an ammonia / hydrogen peroxide mixed solution) having an etching property selective to GaAs by forming an etch stop layer made of AlInP instead of the AlAs release layer. 1 is removed by etching together with the GaAs buffer layer 2, and then an etch stop layer using a second etching solution having selective etching properties with respect to AlInP (for example, hydrochloric acid: hydrofluoric acid may be added to remove the Al oxide layer). It is also possible to employ a step of removing the etching. Thus, removing all of the light emitting layer growth substrate by etching also belongs to the concept of “peeling”.
[0047]
Then, as shown in Step 6, the ITO layer 20 is formed so as to cover the entire surface of the main back surface MP3 (p-type cladding layer 6 side) of the GaAs layer 30 'exposed by peeling off the GaAs single crystal substrate 1. The thickness of the GaAs layer 30 ′ (later contact layer 30) is 1 nm to 20 nm (preferably 5 nm to 10 nm) in order to reduce the influence of light absorption. Note that the contact layer 30 is finally an In-containing GaAs layer, specifically (at least) the interface side with the ITO layers 10 and 20 is InGaAs, and is directly epitaxially grown by, for example, the MOVPE method. However, considering the formation in contact with the ITO layer 10 or 20 containing In, a simpler manufacturing method as described below can be adopted. That is, after forming the GaAs layer 30 'as described above, the ITO layers 10 and 20 covering the GaAs layer 30' are formed.
[0048]
Then, as shown in FIG. 3, the laminated wafer 13 on which the ITO layers 10 and 20 are formed is placed in a furnace F, and is, for example, 600 ° C. or higher and 750 ° C. in a nitrogen atmosphere or an inert gas atmosphere such as Ar. A short-time heat treatment is performed at a low temperature of not higher than ° C. (eg, 700 ° C.) for not less than 5 seconds and not more than 120 seconds (eg, 30 seconds). As a result, In diffuses from the ITO layers 10 and 20 to each GaAs layer 30 ′, and a contact layer 30 (FIG. 1) made of GaAs containing In is obtained.
[0049]
In the contact layer 30 obtained by the heat treatment, the In concentration in the vicinity of the interface with the ITO layers 10 and 20 is 0.1 or more in terms of the atomic ratio of In to the total concentration of In and Ga in FIG. 0.6 or less. Also, the In concentration decreases continuously as it moves away from the ITO layer in the thickness direction, and the In concentration at each boundary position with the ITO layer is expressed as CAAnd the In concentration at the boundary position on the opposite side is CBWhen CB/ CAIs adjusted to 0.8 or less.
[0050]
The contact layer 30 is formed with an excess of In content by first forming a GaAs layer 30 ′ having good lattice matching on the light emitting layer portion 24 made of AlGaInP and then performing a heat treatment at a relatively low temperature for a short time. In addition, it is homogeneous and has good continuity. As a result, it is possible to effectively prevent quality degradation such as reduction in emission intensity due to lattice mismatch with the light emitting layer portion 24.
[0051]
The contact layer 30 may be formed so as to have the same conductivity type as the cladding layers 4 and 6 in contact therewith by adding an appropriate dopant (doping at the stage of the GaAs layer 30 '). When the layer 30 is formed as a thin layer as described above, these are lightly doped layers having a low dopant concentration (for example, 1017Piece / cm3Or less; or a non-doped layer (1013Piece / cm3-1016Piece / cm3)) Does not cause an excessive increase in series resistance, and can be employed without any problem. On the other hand, when the lightly doped layer is used, the following effects can be achieved depending on the driving voltage of the light emitting element. That is, by making the contact layer 30 a lightly doped layer, the electrical resistivity of the layer itself is increased. Therefore, the layer of the contact layer 30 with respect to the cladding layer or the ITO layers 10 and 20 having a low electrical resistivity sandwiching the contact layer 30. The electric field (that is, the voltage per unit distance) applied in the thickness direction becomes relatively high. At this time, if the contact layer 30 is formed of GaAs containing In having a relatively small band gap, an appropriate bending occurs in the band structure of the contact layer by the application of the electric field, and a better ohmic contact can be obtained. Can be formed. Then, as shown in FIG. 5, the In concentration of the contact layer 30 is increased on the contact side with the ITO layers 10 and 20, so that the effect becomes more remarkable.
[0052]
When the formation of the contact layer 30 and the ITO layer 20 is completed in this way, a wire bonding metal electrode 9 (bonding pad: FIG. 1) made of Au or the like is formed on the ITO layer 20. Thereafter, the semiconductor chip is diced by a usual method, and this is fixed to a support and wire bonding of a lead wire is performed, followed by resin sealing to obtain a final light emitting element.
[0053]
  In addition, the contact layer 30 is like the light emitting element 200 of FIG.Metal electrode 9It can be selectively formed only in the second region having a large light extraction amount around the first region, which is not formed in the first region having a small light extraction amount that forms the region immediately below (bonding pad: FIG. 1). In FIG. 6, in the second region, the contact layer 30 has a form in which a formation region and a non-formation region are mixed. Therefore, the ITO layer 20 is in direct contact with the light emitting layer portion 24 in the non-formation region of the contact layer 30.
[0054]
As shown in FIGS. 7A to 7C, the formation region of the contact layer 30 is dispersedly formed at the bonding interface of the ITO layer 20, thereby uniformizing the light emission in the light emitting layer portion 24 and the contact layer 30. Light can be extracted uniformly from the non-formation region. FIG. 7A is an example in which the formation region of the contact layer 30 is formed as a dot, and FIG. 7B is an example in which the formation region of the elongated strip-shaped contact layer 30 and the non-formation region of the same shape are alternately formed. It is. Furthermore, (c) is an example in which, unlike the case of (a), the non-formation area in the form of dots is dispersedly formed with the formation area of the contact layer 30 as the background. Here, the formation region of the contact layer 30 is formed in a lattice shape. In any case, the contact layer 30 can be patterned by a known photolithography process.
[0055]
When the contact layer and the AlGaInP layer are directly bonded, a slightly higher hetero barrier is formed at the bonding interface, which may increase the series resistance component. Therefore, for the purpose of reducing this, as shown in the light emitting elements 300 and 400 of FIGS. 8 and 9, the contact layer 30 in contact with the ITO layers 10 and 20 and the light emitting layer portion 24 (cladding layers 4 and 6) are provided. In addition, an intermediate layer 31 having a band gap energy between the two can be inserted. The intermediate layer 31 can be configured to include at least one of AlGaAs, GaInP, and AlGaInP, for example. For example, the entire intermediate layer can be configured as a single AlGaAs layer. Even when this structure is adopted, the thickness of each of the intermediate layers is about 0.1 μm or less (0.01 μm or more: if the thickness is further reduced, the bulk band structure is lost and the desired bonded structure cannot be obtained). Therefore, it is possible to shorten the epitaxial growth time by thinning and to improve productivity, and to reduce the increase in series resistance due to the formation of the intermediate layer, so that the light emission efficiency is hardly impaired. In particular, when the contact layer 30 is formed only in a partial region of the ITO layer 20 (in this embodiment, on the p-type cladding layer 6 side having a high light emission recombination probability) forming the transparent conductive oxide layer for electrodes. The current density during light-emission energization tends to be selectively increased in the contact layer 30 formation region. If the hetero barrier formed between the contact layer 30 and the AlGaInP cladding layer 6 is high, the voltage drop when passing through the junction interface between the contact layer 30 and the cladding layer 6 is further increased due to the influence of current concentration. There is a problem that the apparent series resistance is likely to be increased due to the increase in the size. Therefore, it can be said that the effect of reducing the height of the hetero barrier by forming the intermediate layer 31 is more remarkable than when the contact layer 30 is formed on the entire surface of the ITO layer 20.
[0056]
Note that the intermediate layer 31 is formed so as to cover the entire surface of the light-emitting layer portion 24 as in the light-emitting element 300 of FIG. 8 when there is no fear of adversely affecting light absorption, such as when the thickness is very small. be able to. In this case, since only the contact layer 30 needs to be patterned, for example, in the case of chemical etching, even if the intermediate layer 31 cannot be etched sufficiently with an etchant for the contact layer 30, the manufacture is easy. On the other hand, the intermediate layer 31 can be formed only in the region where the contact layer 30 is formed as in the light emitting element 400 of FIG. 9, and the influence of light absorption by the intermediate layer 31 can be further reduced. In this case, the contact layer 30 and the intermediate layer 31 may be formed so as to cover the entire surface of the light emitting layer portion 24, and both may be patterned by the above-described photolithography. In this case, the contact layer 30 and the intermediate layer 31 may be etched simultaneously by vapor-phase etching. In the case of chemical etching, the etchant is exchanged between the contact layer 30 and the intermediate layer 31 and etching is performed sequentially. Is also possible.
[0057]
The ITO layer 20 is made of ITO, which is a transparent conductive oxide, and functions as a transparent electrode having both a light extraction function and a current diffusion function. In order to enhance the current spreading function, it is important to reduce the sheet resistance (or electrical specific resistance) of the ITO layer 20, and in order to enhance the light extraction function, the ITO layer 20 is formed as thick as necessary. Even in such a case, it is important to ensure sufficient light transmission. For example, when the ITO layer 20 is formed by sputtering, it is desirable to set the sputtering voltage as low as possible in order to reduce the sheet resistance. This is because when negative ions (mainly oxygen ions) contained in the sputtering plasma are incident on the ITO layer being deposited at a high speed, insulating InO is likely to be formed, but when the acceleration voltage is lowered, the InO This is because the formation of is suppressed. In order to reduce the sputtering voltage, it is necessary to increase the magnetic field strength during sputtering to a certain level (for example, 0.8 kG or more: it is desirable to set it to 2000 G or less because the voltage reduction effect is saturated). It is valid. The reduction in sheet resistance becomes significant by setting the absolute value of the cathode voltage to 350 V or less, preferably 250 V or less, for example. If the magnetic field strength is set to 1000 G or more, for example, the sputtering voltage can be easily adjusted to 250 V or less in terms of the absolute value of the cathode voltage.
[0058]
In order to obtain a uniform ITO layer having a high light transmittance, and to easily and firmly bond the light emitting layer portion and the transparent conductive semiconductor substrate, the ITO layer is not formed with a clear crystal grain boundary. It is advantageous to have a crystalline layer. In order to obtain an amorphous ITO layer, it is necessary to form a film at a low temperature of 200 ° C. or lower in order to prevent crystallization of ITO. In this case, in order to obtain a low resistance ITO layer, it is effective to combine with the above sputtering conditions. In particular, in order to obtain a uniform and low resistivity ITO layer even at a low temperature, water vapor is introduced into the sputtering atmosphere. Is effective (eg 3 × 10-3Pa or more 15 × 10-3Pa or less). If the water vapor partial pressure in the sputtering atmosphere is excessively low, the resulting ITO layer is more likely to be microcrystallized and the light transmittance and sheet resistance are significantly increased. Thus, this microcrystallization can be effectively suppressed. As a result, an ITO layer having a light transmittance of 90% or more (preferably 95% or more) and a specific resistance of 1000 μΩ · cm or less (preferably 800 μΩ · cm or less) can be realized.
[0059]
Further, it is important for the ITO layer 20 to have a uniform and large current spreading effect in order to realize uniform and high luminous efficiency. For this purpose, it is necessary to increase the smoothness of the surface of the ITO layer in addition to the configuration of the ITO layer having a uniform and low resistivity. When the smoothness of the surface is lowered, a large number of protrusions that tend to concentrate an electric field are easily formed, and a local dark place is likely to be generated due to non-uniformity of the voltage applied to the light emitting layer portion 24, or leakage current is generated. This leads to a decrease in luminous efficiency itself. In order to prevent these problems, the surface roughness of the ITO layer is specifically the value of Rmax when the evaluation area is 0.2 μm square by three-dimensional surface topography using an atomic force microscope (AFM). It is desirable to set to 10 nm or less (for example, 4 nm to 7 nm).
[0060]
In order to smooth the surface of the ITO layer as described above, it is effective to polish the surface after forming the ITO layer. However, since mechanical polishing is expensive, it is desirable to employ chemical polishing. As a chemical polishing liquid for ITO, for example, a mixed liquid of hydrochloric acid and nitric acid or an aqueous oxalic acid solution can be employed. In this case, if the ITO layer is finely crystallized as described above, etching is likely to proceed at the grain boundaries, so that surface roughening due to grain boundary erosion or degranulation is likely to occur. Therefore, in order to obtain a homogeneous amorphous layer, introduction of water vapor into the sputtering atmosphere can be an effective method for reducing the surface roughness of the ITO layer after chemical polishing as described above.
[0061]
For example, in order to maximize the light emission intensity of a large-area surface-emitting element, it is important to flow a current as large as possible through the large-area ITO layer. Accordingly, when the present invention is applied to a surface-emitting element having a large area, it is particularly advantageous to employ an ITO layer that is smooth, has a low resistivity, and has a high light transmittance as described above. I can say that.
[0062]
Instead of the ITO layer 20 forming the transparent conductive oxide layer for electrodes, a current diffusion layer 45 made of a compound semiconductor such as GaP may be provided as in the light emitting element 500 of FIG.
[0063]
In the embodiment described above, each layer of the light emitting layer portion 24 is formed of an AlGaInP mixed crystal. However, by forming each layer (p-type cladding layer, active layer and n-type cladding layer) with an AlGaInN mixed crystal. A wide gap type light emitting element for blue or ultraviolet light emission can also be configured. The light emitting layer portion is formed by the MOVPE method in the same manner as the light emitting element 100 of FIG. In this case, for example, a sapphire substrate (insulator) is used instead of the GaAs single crystal substrate as the semiconductor single crystal substrate forming the light emitting layer growth substrate for growing the light emitting layer portion.
[0064]
Furthermore, although the active layer 5 is formed as a single layer in the above embodiment, it is formed by stacking a plurality of compound semiconductor layers having different band gap energies, specifically, having a quantum well structure. It can also be configured. The active layer having a quantum well structure has two layers having different band gaps by adjusting the mixed crystal ratio, that is, a well layer having a small band gap energy and a barrier layer having a large band gap energy. The layers are stacked so as to be lattice-matched so as to be generally (one atomic layer to several nm). In the above structure, since the energy of electrons (or holes) in the well layer is quantized, for example, when applied to a semiconductor laser, the oscillation wavelength can be freely adjusted by the width and depth of the energy well layer, This is effective in stabilizing the oscillation wavelength, improving the light emission efficiency, and further reducing the oscillation threshold current density. Furthermore, since the thickness of the well layer and the barrier layer is very small, the deviation of the lattice constant is allowed up to about 2 to 3%, and the oscillation wavelength region can be easily expanded. The quantum well structure may be a multiple quantum well structure having a plurality of well layers, or a single quantum well structure having only one well layer. The thickness of the barrier layer can be, for example, about 50 nm only for the layer in contact with the cladding layer, and about 6 nm for others. The well layer can be about 5 nm.
[Brief description of the drawings]
FIG. 1 is a schematic view showing a first embodiment of a light emitting device of the present invention in a laminated structure.
2 is an explanatory diagram showing a manufacturing process of the light-emitting element of FIG. 1. FIG.
FIG. 3 is a process explanatory diagram following FIG. 2;
FIG. 4 is a conceptual diagram showing an example of a contact layer.
FIG. 5 is a conceptual diagram showing a modification of the contact layer.
FIG. 6 is a schematic view showing a second embodiment of the light emitting element of the present invention in a laminated structure.
7 is a schematic diagram showing various patterning forms of a contact layer of the light emitting element of FIG. 6. FIG.
FIG. 8 is a schematic view showing a third embodiment of the light emitting element of the present invention in a laminated structure.
FIG. 9 is a schematic view showing a fourth embodiment of a light emitting device of the present invention in a laminated structure.
FIG. 10 is a schematic diagram showing a first example of a band structure of a contact layer.
FIG. 11 is a schematic diagram showing a second example of a band structure of a contact layer.
FIG. 12 is a schematic view showing a fifth embodiment of the light emitting element of the present invention in a laminated structure.
[Explanation of symbols]
1 GaAs single crystal substrate (light emitting layer growth substrate)
4 n-type cladding layer (second conductivity type cladding layer)
5 Active layer
6 p-type cladding layer (first conductivity type cladding layer)
7 Si single crystal substrate (conductive substrate)
9 Metal electrode
10 ITO layer (transparent conductive oxide layer for bonding)
20 ITO layer (transparent conductive oxide layer for electrodes)
24 Light emitting layer
30 Contact layer
30 'GaAs layer
40 Au layer (metal layer)
40a Au-Sn alloy layer (metal layer)
100, 200, 300, 400, 500 Light emitting element

Claims (18)

発光層成長用基板上に化合物半導体よりなる発光層部をエピタキシャル成長させる発光層部成長工程と、
導電性基板の第一主表面側に金属層を形成する金属層形成工程と、
前記発光層部の第一主表面側に接合用透明導電性酸化物層を形成する接合用透明導電性酸化物層形成工程と、
前記導電性基板と前記発光層部とを、前記金属層と前記接合用透明導電性酸化物層とが接するように貼り合わせる貼り合わせ工程と、をこの順に行なうとともに、
前記接合用透明導電性酸化物層をＩＴＯ層とし、貼り合わせ後の前記金属層の、前記接合用透明導電性酸化物層と接する部分を、Ｓｎを含有したＡｕ系金属層とすることを特徴とする発光素子の製造方法。A light emitting layer portion growth step of epitaxially growing a light emitting layer portion made of a compound semiconductor on a light emitting layer growth substrate;
A metal layer forming step of forming a metal layer on the first main surface side of the conductive substrate;
A bonding transparent conductive oxide layer forming step of forming a bonding transparent conductive oxide layer on the first main surface side of the light emitting layer portion; and
A bonding step of bonding the conductive substrate and the light emitting layer portion so that the metal layer and the bonding transparent conductive oxide layer are in contact with each other in this order ,
The bonding transparent conductive oxide layer is an ITO layer, and the portion of the metal layer after bonding that is in contact with the bonding transparent conductive oxide layer is a Sn-containing Au-based metal layer. A method for manufacturing a light emitting device. 前記貼り合わせ工程において、前記接合用透明導電性酸化物層と前記金属層との間で貼り合わせを行なうことを特徴とする請求項１記載の発光素子の製造方法。  2. The method for manufacturing a light-emitting element according to claim 1, wherein in the bonding step, bonding is performed between the bonding transparent conductive oxide layer and the metal layer. 前記導電性基板をＳｉ基板とし、８０℃以上３６０℃以下の貼り合わせ熱処理により、前記Ｓｉ基板と接するＡｕ系金属層を介して該Ｓｉ基板を前記発光層部に貼り合わせることを特徴とする請求項１又は請求項２に記載の発光素子の製造方法。 The conductive substrate is an Si substrate, and the Si substrate is bonded to the light emitting layer portion through an Au-based metal layer in contact with the Si substrate by bonding heat treatment at 80 ° C. or higher and 360 ° C. or lower. The manufacturing method of the light emitting element of Claim 1 or Claim 2 . 前記接合用透明導電性酸化物層形成工程に先立って、該接合用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層を、前記発光層部の前記第一主表面側に形成するコンタクト層形成工程を有することを特徴とする請求項１ないし請求項３のいずれか１項に記載の発光素子の製造方法。 Prior to the step of forming the bonding transparent conductive oxide layer, a contact layer is formed on the first main surface side of the light emitting layer portion to reduce a bonding resistance of the bonding transparent conductive oxide layer. The method for manufacturing a light-emitting element according to claim 1, further comprising a layer forming step . 前記接合用透明導電性酸化物層を形成するのに先立って、前記発光層部の前記第一主表面側にＧａＡｓ層を形成し、その後、前記接合用透明導電性酸化物層としてのＩＴＯ層を当該ＧａＡｓ層と接するように形成した後、熱処理することにより、前記ＩＴＯ層から前記ＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなるコンタクト層となすことを特徴とする請求項１ないし請求項４のいずれか１項に記載の発光素子の製造方法。 Prior to forming the transparent conductive oxide layer for bonding, a GaAs layer is formed on the first main surface side of the light emitting layer portion, and then an ITO layer as the transparent conductive oxide layer for bonding The contact layer made of GaAs containing In is diffused from the ITO layer to the GaAs layer by heat treatment after being formed in contact with the GaAs layer. The manufacturing method of the light emitting element of any one of thru | or 4 thru | or 4 . 前記導電性基板をＳｉ基板とし、８０℃以上３６０℃以下の貼り合わせ熱処理により、前記Ｓｉ基板と接するＡｕ系金属層を介して該Ｓｉ基板を前記発光層部に貼り合わせ、その後、前記ＧａＡｓ層にＩｎを拡散させる前記熱処理を行なうことを特徴とする請求項５記載の発光素子の製造方法。 The conductive substrate is an Si substrate, and the Si substrate is bonded to the light emitting layer portion through an Au-based metal layer in contact with the Si substrate by a bonding heat treatment at 80 ° C. or higher and 360 ° C. or lower, and then the GaAs layer 6. The method for manufacturing a light-emitting element according to claim 5, wherein the heat treatment for diffusing In is performed . 発光層成長用基板上に化合物半導体よりなる発光層部をエピタキシャル成長させる発光層部成長工程と、
導電性基板の第一主表面側に金属層を形成する金属層形成工程と、
前記発光層部の第一主表面側に接合用透明導電性酸化物層を形成する接合用透明導電性酸化物層形成工程と、
前記導電性基板と前記発光層部とを、前記金属層と前記接合用透明導電性酸化物層とが接するように貼り合わせる貼り合わせ工程と、
をこの順に行なうとともに、
前記接合用透明導電性酸化物層を形成するのに先立って、前記発光層部の前記第一主表面側にＧａＡｓ層を形成し、その後、前記接合用透明導電性酸化物層としてのＩＴＯ層を当該ＧａＡｓ層と接するように形成した後、熱処理することにより、前記ＩＴＯ層から前記ＧａＡｓ層にＩｎを拡散させて、Ｉｎを含有したＧａＡｓよりなるコンタクト層とし、
前記導電性基板をＳｉ基板とし、８０℃以上３６０℃以下の貼り合わせ熱処理により、前記Ｓｉ基板と接するＡｕ系金属層を介して該Ｓｉ基板を前記発光層部に貼り合わせ、その後、前記ＧａＡｓ層にＩｎを拡散させる前記熱処理を行なうことを特徴とする発光素子の製造方法。 A light-emitting layer portion growth step of epitaxially growing a light-emitting layer portion made of a compound semiconductor on a light-emitting layer growth substrate;
A metal layer forming step of forming a metal layer on the first main surface side of the conductive substrate;
A bonding transparent conductive oxide layer forming step of forming a bonding transparent conductive oxide layer on the first main surface side of the light emitting layer portion; and
A bonding step of bonding the conductive substrate and the light emitting layer portion so that the metal layer and the transparent conductive oxide layer for bonding are in contact with each other;
In this order,
Prior to forming the transparent conductive oxide layer for bonding, a GaAs layer is formed on the first main surface side of the light emitting layer portion, and then an ITO layer as the transparent conductive oxide layer for bonding After being formed in contact with the GaAs layer, heat treatment is performed to diffuse In from the ITO layer to the GaAs layer, thereby forming a contact layer made of GaAs containing In,
The conductive substrate is an Si substrate, and the Si substrate is bonded to the light emitting layer portion through an Au-based metal layer in contact with the Si substrate by a bonding heat treatment at 80 ° C. or higher and 360 ° C. or lower, and then the GaAs layer A method for manufacturing a light-emitting element, comprising performing the heat treatment for diffusing In . 前記ＧａＡｓ層にＩｎを拡散させる前記熱処理を、６００℃以上７５０℃以下の温度で５秒以上１２０秒以下実施することを特徴とする請求項６又は請求項７に記載の発光素子の製造方法。 8. The method for manufacturing a light-emitting element according to claim 6, wherein the heat treatment for diffusing In in the GaAs layer is performed at a temperature of 600 ° C. to 750 ° C. for 5 seconds to 120 seconds . 導電性基板の一方の主表面上に、金属層と、該金属層と接する接合用透明導電性酸化物層と、化合物半導体よりなる発光層部と、該発光層部に電圧を印加するための電極とがこの順序にて形成されてなり、On one main surface of the conductive substrate, a metal layer, a transparent conductive oxide layer for bonding in contact with the metal layer, a light emitting layer portion made of a compound semiconductor, and a voltage for applying a voltage to the light emitting layer portion Electrodes are formed in this order,
前記金属層の、前記接合用透明導電性酸化物層と接する部分をＡｕ系金属層とし、さらに、  A portion of the metal layer that contacts the transparent conductive oxide layer for bonding is an Au-based metal layer,
前記接合用透明導電性酸化物層をＩＴＯ層とし、前記金属層の、前記接合用透明導電性酸化物層と接する部分を、Ｓｎを含有したＡｕ系金属層とすることを特徴とする発光素子。  A light-emitting element characterized in that the transparent conductive oxide layer for bonding is an ITO layer, and a portion of the metal layer that is in contact with the transparent conductive oxide layer for bonding is an Au-based metal layer containing Sn. . 前記接合用透明導電性酸化物層と前記発光層部との間に、前記接合用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層が、前記接合用透明導電性酸化物層と接するように形成されてなることを特徴とする請求項９記載の発光素子。 A contact layer for reducing the bonding resistance of the bonding transparent conductive oxide layer is in contact with the bonding transparent conductive oxide layer between the bonding transparent conductive oxide layer and the light emitting layer portion. The light emitting device according to claim 9, wherein the light emitting device is formed as described above . 前記発光層部の、前記導電性基板に面しているのと反対側の主表面が、光取出面側電極を兼ねた電極用透明導電性酸化物層により覆われてなり、前記発光層部と前記電極用透明導電性酸化物層との間に、該電極用透明導電性酸化物層の接合抵抗を減ずるためのコンタクト層が、該電極用透明導電性酸化物層に接するように配置されたことを特徴とする請求項９又は請求項１０に記載の発光素子。 The main surface of the light emitting layer portion opposite to the side facing the conductive substrate is covered with a transparent conductive oxide layer for electrodes that also serves as a light extraction surface side electrode, and the light emitting layer portion A contact layer for reducing the junction resistance of the transparent conductive oxide layer for electrodes is disposed between the transparent conductive oxide layer for electrodes and the transparent conductive oxide layer for electrodes. The light-emitting element according to claim 9 or 10, wherein: 前記電極用透明導電性酸化物層の主表面に、前記発光層部に対して電圧を印加するための金属電極が、該主表面の一部領域を覆う形で形成され、
前記電極用透明導電性酸化物層は、金属電極の直下領域からなる第一領域と残余の第二領域とを有し、前記コンタクト層は、前記第二領域において、前記第一領域よりも形成面積率が大きい請求項１１記載の発光素子。 On the main surface of the transparent conductive oxide layer for electrodes, a metal electrode for applying a voltage to the light emitting layer portion is formed so as to cover a partial region of the main surface,
The transparent conductive oxide layer for an electrode has a first region composed of a region immediately below the metal electrode and a remaining second region, and the contact layer is formed in the second region more than the first region. The light-emitting element according to claim 11 having a large area ratio . 前記第一領域に前記コンタクト層が形成されていないことを特徴とする請求項１２記載の発光素子。 The light emitting device according to claim 12, wherein the contact layer is not formed in the first region . 前記第二領域において少なくとも、前記コンタクト層の形成領域と非形成領域とが混在してなることを特徴とする請求項１２又は１３に記載の発光素子。 14. The light emitting device according to claim 12, wherein at least the contact layer forming region and the non-forming region are mixed in the second region . 前記コンタクト層を構成する化合物半導体は、前記透明導電性酸化物層との接合界面においてＩｎ ｘ Ｇａ １−ｘ Ａｓ（０＜ｘ≦１）であることを特徴とする請求項１１ないし請求項１４のいずれか１項に記載の発光素子。 15. The compound semiconductor constituting the contact layer is In x Ga 1-x As (0 <x ≦ 1) at a junction interface with the transparent conductive oxide layer. The light emitting element of any one of these . 前記透明導電性酸化物層がＩＴＯ層であり、
前記コンタクト層は、前記透明導電性酸化物層との接合界面においてＩｎ ｘ Ｇａ １−ｘ Ａｓ（０＜ｘ≦１）であり、かつ厚さ方向におけるＩｎ濃度分布が、前記ＩＴＯ層から厚さ方向に遠ざかるにつれ連続的に減少するものとされたことを特徴とする請求項１５記載の発光素子。 The transparent conductive oxide layer is an ITO layer;
The contact layer is In x Ga 1-x As (0 <x ≦ 1) at the junction interface with the transparent conductive oxide layer, and the In concentration distribution in the thickness direction is greater than the thickness of the ITO layer. The light-emitting element according to claim 15, wherein the light-emitting element decreases continuously as it moves away from the direction . 前記コンタクト層の、前記透明導電性酸化物層に接しているのと反対側の主表面に、中間層を介して前記発光層部が結合されてなり、かつ、該中間層が、前記発光層部と前記コンタクト層との中間のバンドギャップエネルギーを有する化合物半導体よりなることを特徴とする請求項１１ないし１６のいずれか１項に記載の発光素子。 The light emitting layer portion is bonded to the main surface of the contact layer opposite to the transparent conductive oxide layer through an intermediate layer, and the intermediate layer is the light emitting layer. The light emitting device according to any one of claims 11 to 16, wherein the light emitting device is made of a compound semiconductor having a band gap energy intermediate between the contact portion and the contact layer . 前記発光層部が、（Ａｌ ｘ Ｇａ １−ｘ ） ｙ Ｉｎ １−ｙ Ｐ（ただし、０≦ｘ≦１，０≦ｙ≦１）よりなり、前記中間層を、ＡｌＧａＡｓ層、ＧａＩｎＰ層及びＡｌＧａＩｎＰ層のうち少なくとも一つを含むものとして形成することを特徴とする請求項１７記載の発光素子。 The light emitting layer portion is made of (Al x Ga 1-x ) y In 1-y P (where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1), and the intermediate layer is composed of an AlGaAs layer, a GaInP layer, and an AlGaInP The light-emitting element according to claim 17, wherein the light-emitting element includes at least one of the layers .
JP2002308970A 2002-10-23 2002-10-23 Light emitting device manufacturing method and light emitting device Expired - Fee Related JP4121551B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002308970A JP4121551B2 (en) 2002-10-23 2002-10-23 Light emitting device manufacturing method and light emitting device
US10/690,453 US7041529B2 (en) 2002-10-23 2003-10-22 Light-emitting device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002308970A JP4121551B2 (en) 2002-10-23 2002-10-23 Light emitting device manufacturing method and light emitting device

Publications (2)

Publication Number Publication Date
JP2004146539A JP2004146539A (en) 2004-05-20
JP4121551B2 true JP4121551B2 (en) 2008-07-23

Family

ID=32454962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002308970A Expired - Fee Related JP4121551B2 (en) 2002-10-23 2002-10-23 Light emitting device manufacturing method and light emitting device

Country Status (1)

Country Link
JP (1) JP4121551B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI330413B (en) * 2005-01-25 2010-09-11 Epistar Corp A light-emitting device
TWI223460B (en) * 2003-09-23 2004-11-01 United Epitaxy Co Ltd Light emitting diodes in series connection and method of making the same
JP4978877B2 (en) * 2004-06-10 2012-07-18 信越半導体株式会社 Light emitting device manufacturing method and light emitting device
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
DE102004057802B4 (en) * 2004-11-30 2011-03-24 Osram Opto Semiconductors Gmbh Radiation-emitting semiconductor component with intermediate layer
US7341878B2 (en) * 2005-03-14 2008-03-11 Philips Lumileds Lighting Company, Llc Wavelength-converted semiconductor light emitting device
DE102005046190A1 (en) * 2005-09-27 2007-04-05 Osram Opto Semiconductors Gmbh Opto-electronic semi-conductor part has base on which is laid current expansion layer consisting of metal and metal oxide decreasing in concentration as it moves from side facing base to side turned away from it
JP2007103712A (en) * 2005-10-05 2007-04-19 Arima Optoelectronics Corp High brightness garium nitride light emitting diode
CN101485000B (en) 2006-06-23 2012-01-11 Lg电子株式会社 Light emitting diode having vertical topology and method of making the same
JP5306589B2 (en) 2006-11-17 2013-10-02 シャープ株式会社 Semiconductor light emitting device and manufacturing method thereof
DE102008024517A1 (en) * 2007-12-27 2009-07-02 Osram Opto Semiconductors Gmbh Radiation-emitting body and method for producing a radiation-emitting body
KR101007099B1 (en) 2008-04-21 2011-01-10 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
JP2011165800A (en) * 2010-02-08 2011-08-25 Showa Denko Kk Light emitting diode, method of manufacturing the same, and light emitting diode lamp
JPWO2022059562A1 (en) * 2020-09-18 2022-03-24

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225178A (en) * 1988-03-03 1989-09-08 Mitsubishi Electric Corp Light emitting diode
JP4313478B2 (en) * 1999-08-30 2009-08-12 昭和電工株式会社 AlGaInP light emitting diode
TW425726B (en) * 1999-10-08 2001-03-11 Epistar Corp A high-luminance light emitting diode with distributed contact layer
JP2001223384A (en) * 2000-02-08 2001-08-17 Toshiba Corp Semiconductor light-emitting element
TWI292227B (en) * 2000-05-26 2008-01-01 Osram Opto Semiconductors Gmbh Light-emitting-dioed-chip with a light-emitting-epitaxy-layer-series based on gan
JP4050444B2 (en) * 2000-05-30 2008-02-20 信越半導体株式会社 Light emitting device and manufacturing method thereof
JP2003197980A (en) * 2001-12-17 2003-07-11 Shurai Kagi Kofun Yugenkoshi Method of manufacturing semiconductor device equipped with metallic substrate

Also Published As

Publication number Publication date
JP2004146539A (en) 2004-05-20

Similar Documents

Publication Publication Date Title
JP4084620B2 (en) Light emitting device and method for manufacturing light emitting device
US6586773B2 (en) Semiconductor light-emitting device
US7041529B2 (en) Light-emitting device and method of fabricating the same
JP5496104B2 (en) Contact for semiconductor light emitting devices
WO2005050748A1 (en) Semiconductor device and method for manufacturing same
JP2004146593A (en) Semiconductor light emitting device
JP4121551B2 (en) Light emitting device manufacturing method and light emitting device
JP3814151B2 (en) Light emitting element
JP3872398B2 (en) Light emitting device manufacturing method and light emitting device
JP2004207508A (en) Light emitting element and its manufacturing method thereof
JP4174581B2 (en) Method for manufacturing light emitting device
JP4140007B2 (en) Light emitting device and method for manufacturing light emitting device
JP4620340B2 (en) Light emitting device and manufacturing method thereof
JP4062111B2 (en) Method for manufacturing light emitting device
JP4108439B2 (en) Light emitting device manufacturing method and light emitting device
JP3950801B2 (en) Light emitting device and method for manufacturing light emitting device
JP2004221112A (en) Oxide semiconductor light emitting element
JP2001085742A (en) Semiconductor light emitting element and its manufacturing method
JP2004235505A (en) Ohmic electrode structure for light emitting element and semiconductor element
JP2006032665A (en) Light emitting diode
JP2005347714A (en) Light emitting device and its manufacturing method
JP4120796B2 (en) Light emitting device and method for manufacturing light emitting device
JP7128429B2 (en) semiconductor light emitting device
JPH09172198A (en) Light emitting diode and its manufacture
US20040026370A1 (en) Method for producing gas diffusion membranes by means of partial laser evaporation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080429

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4121551

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110509

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120509

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130509

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140509

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees