JP4276450B2 - 半導体装置、温度補償発振装置 - Google Patents
半導体装置、温度補償発振装置 Download PDFInfo
- Publication number
- JP4276450B2 JP4276450B2 JP2003024169A JP2003024169A JP4276450B2 JP 4276450 B2 JP4276450 B2 JP 4276450B2 JP 2003024169 A JP2003024169 A JP 2003024169A JP 2003024169 A JP2003024169 A JP 2003024169A JP 4276450 B2 JP4276450 B2 JP 4276450B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- current
- transistor
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び温度補償発振装置に関し、特に、入力電流又は入力電圧に応じた温度依存する出力電流又は出力電圧を出力する半導体装置に関する。
【０００２】
【従来の技術】
ＣＭＯＳトランジスタにおける電流電圧特性は、温度に応じて異なるために、一般に制御することが困難である。そこで、従来はＣＭＯＳトランジスタに代えて、電流電圧特性の温度特性が容易に制御可能なバイポーラトランジスタを用いることが多かった。
【０００３】
近年、集積回路装置（例えばＬＳＩ回路）は、高集積化の要求が高まるのにともない、ＭＯＳトランジスタを用いて作成され、集積回路装置内部のアナログ回路もＭＯＳトランジスタを用いて作成されることが多くなってきている。さらに、集積回路装置内部のアナログ回路は、温度が変動したとしても出力結果が変動しないことが要求されている。
【０００４】
従来のＣＭＯＳ回路における温度補償方法等については以下のようなものが提案されている。
例えば、特許文献１にはＭＯＳトランジスタを用いた定電圧発生回路が開示されている。特許文献１に開示された定電圧発生回路においては、２つのＮチャネルＭＯＳトランジスタのゲート幅及びゲート長の比を調整して、温度係数を打ち消すことにより温度補償を実現している。
【０００５】
また、例えば特許文献２にはＭＯＳトランジスタを用いたリングオッシレータの制御回路が開示されている。特許文献２に開示されたリングオッシレータの制御回路においては、トランジスタを弱反転領域で動作させるカレントミラー回路を設けることで温度に依存した制御電圧を取り出している。
【０００６】
【特許文献１】
特開２０００−１７２３５３号公報
【特許文献２】
特開平１１−３４６１４３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された定電圧発生回路、及び特許文献２に開示されたリングオッシレータの制御回路は、温度係数を打ち消したり、温度に依存した制御電圧を取り出したりするために、いずれの回路においてもトランジスタを弱反転領域で動作させる必要があった。
このように、トランジスタを弱反転領域にて動作させると、トランジスタを流れる電流が小さいために、ノイズの影響を受け易いという問題があった。
【０００８】
本発明は、このような問題に鑑みて成されたものであり、ＭＯＳトランジスタにおける任意の動作領域にて、温度に依存した出力電流又は出力電圧を得ることができるようにすることを目的とする。また、本発明は、温度特性を有する装置の温度補償を行うことができるようにすることを第２の目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、ドレインが共通接続された第１及び第２のトランジスタと、負の温度係数を有する抵抗とを備える。第２のトランジスタのソースと抵抗の一端とが接続され、第１のトランジスタのソースが第１の電源に接続され、抵抗の他端が第２の電源に接続される。また、抵抗は、第１及び第２のトランジスタの強反転領域及び速度飽和領域の少なくとも一方の領域にて、任意の入力電圧における第１の温度でのドレイン電流を第１の温度より低い第２の温度でのドレイン電流より大きくする抵抗値を有する。このように第２のトランジスタのソースと第２の電源との間に接続される抵抗に負の温度係数を有し、トランジスタの強反転領域及び速度飽和領域の少なくとも一方の領域において、入力電圧における第１の温度でのドレイン電流をそれより低い第２の温度でのドレイン電流より大きくする抵抗値を有する抵抗を用いることで、高温時に電流が流れ易い特性が得られ、弱反転領域以外の領域においても第２のトランジスタのゲートに供給される入力電圧に応じた高温時及び低温時のドレイン電流の大小関係が逆転しないようにすることができ、他の動作領域においても弱反転領域と同様の温度依存を示す電流を得ることができるようになる。
【００１０】
また、弱反転領域と同様の温度依存を示す電流を他の動作領域においても得ることができるようになるので、例えば温度特性を有する回路を温度補償する際、第１及び第２のトランジスタを弱反転領域以外の動作領域で動作させて、回路が有する温度特性を打ち消すような電流又は電圧を生成することができるようになる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体装置１０の原理を示す図である。
半導体装置１０は、ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルＭＯＳトランジスタＴＮ１及び抵抗Ｒ１で構成される。また、半導体装置１０は、電源電圧が第１の電源ノード１１を介して供給されるとともに、外部からの入力電圧Ｖ１が入力ノード１２を介して供給され、第２の電源ノード１３を介して接地（グランド電位（ＧＮＤ））に対して接続される。
【００１３】
トランジスタＴＰ１は、ソースが第１の電源ノード１１に接続され、ゲートとドレインとが接続される。トランジスタＴＮ１は、ドレインがトランジスタＴＰ１のドレインに接続され、ゲートが入力ノード１２に接続される。また、トランジスタＴＮ１のソースは、他端が第２の電源ノード１３に接続された抵抗Ｒ１に接続される。
抵抗Ｒ１は、負の温度係数を有する。例えば、抵抗Ｒ１は負の温度係数を持つノンシリサイドポリ抵抗等により構成される。
【００１４】
図２（Ａ）、（Ｂ）は、図１に示した半導体装置１０における電流電圧特性の温度依存を説明するための図であり、横軸は入力電圧Ｖ１［Ｖ］であり、縦軸はドレイン−ソース間電流（以下、単に「ドレイン電流」とも称す。）Ｉｄｓ［Ａ］である。
【００１５】
図２（Ａ）には、図１に示した半導体装置１０にて負の温度係数を有する抵抗Ｒ１ではなく、正の温度係数を有する抵抗を用いた従来の半導体装置の電流電圧特性を示し、図２（Ｂ）には半導体装置１０の電流電圧特性を示している。また、図２（Ａ）、（Ｂ）において、実線ＴHは、高温（例えば１２５℃）での電流電圧特性を示し、点線ＴLは、低温（例えば−４０℃）での電流電圧特性を示す。
【００１６】
図２（Ａ）に示すように従来の半導体装置においては、入力電圧Ｖ１に応じた高温時及び低温時のドレイン電流Ｉｄｓの大小関係が点Ａにて逆になる。具体的には、入力電圧Ｖ１が高くなるにつれ、高温時と低温時とのドレイン電流Ｉｄｓの差が小さくなり、点Ａにて高温時及び低温時のドレイン電流Ｉｄｓが等しくなる。さらに、入力電圧Ｖ１が高くなると、高温時及び低温時のドレイン電流Ｉｄｓの大小関係が逆になり、高温時と低温時とのドレイン電流Ｉｄｓの差が大きくなっていく。このように従来の半導体装置における電流電圧特性の温度依存は、すべてのトランジスタ動作領域（弱反転領域、強反転領域、及び速度飽和領域）で異なり、正の温度係数を有する抵抗の抵抗値を変化させたとしても点Ａは常に存在する。
【００１７】
一方、第１の実施形態における半導体装置１０においては、図１に示した負の温度係数を有する抵抗Ｒ１の抵抗値を変化させることにより上記図１に示した点Ａ（高温時及び低温時のドレイン電流Ｉｄｓが等しくなる入力電圧Ｖ１）を変化させることができる。具体的には、抵抗Ｒ１の抵抗値を小さくすると、点Ａは入力電圧Ｖ１にて低くなる側（低電位側）に移動していき、抵抗値が０Ωのとき最も低くなる。また、抵抗Ｒ１の抵抗値を大きくすると、点Ａは入力電圧Ｖ１にて高くなる側（高電位側）に移動していき、抵抗値がある値で点Ａは存在しなくなる（抵抗値がある値以上では点Ａは存在しない。）。
【００１８】
つまり、第１の実施形態における半導体装置１０は、抵抗Ｒ１の抵抗値を調整するだけで、図２（Ｂ）に示すような電流電圧特性を容易に得ることができ、弱反転領域とは異なる動作領域でも温度依存した電流が発生可能になる。図２（Ｂ）に示す電流電圧特性は、高温時及び低温時のドレイン電流Ｉｄｓの大小関係が入力電圧Ｖ１にかかわりなく、すべてのトランジスタ動作領域で保たれ、かつ、ある入力電圧Ｖ１の変化に対するドレイン電流Ｉｄｓの変化の割合が温度にかかわらず略等しい、すなわち入力電圧Ｖ１にかかわらず高温時と低温時とのドレイン電流Ｉｄｓの差ΔＩが略一定になる。
【００１９】
なお、第１の実施形態における半導体装置１０は、図２（Ｂ）に示す電流電圧特性に限らず、抵抗Ｒ１の抵抗値を調整することにより、点Ａが存在しても所定の動作領域、例えば弱反転領域及び強反転領域のみで温度依存した電流を発生するようにすることもできる。
以下では、説明の便宜上、第１の実施形態における半導体装置１０は、図２（Ｂ）に示したような電流電圧特性を示すものとして説明する。
【００２０】
図３は、第１の実施形態による半導体装置１０を適用した電圧−電流変換装置の一構成例を示す回路図である。なお、図３において、図１に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。
【００２１】
図３において、ＴＰ２はＰチャネルＭＯＳトランジスタである。トランジスタＴＰ２は、ソースが第１の電源ノード１１に接続され、ドレインが出力ノード１４に接続され、ゲートがトランジスタＴＰ１のゲートに接続される。出力ノード１４は、出力電流Ｉｏｕｔ１を外部に出力するためのものである。
【００２２】
図３に示す電圧−電流変換装置は、入力ノード１２より入力電圧Ｖ１が入力され、当該入力電圧Ｖ１に応じて図２（Ｂ）に示したような電流電圧特性を有する出力電流Ｉｏｕｔ１を出力ノード１４より出力する。例えば、トランジスタＴＰ１、ＴＰ２がゲート幅及びゲート長が等しいそれぞれ１つのトランジスタである場合には、入力電圧Ｖ１が入力されると、半導体装置１０におけるドレイン電流Ｉｄｓに等しい出力電流Ｉｏｕｔ１が出力ノード１４より出力される。
【００２３】
図４は、第１の実施形態における半導体装置１０の具体的な適用例を示す図である。図４に示す装置は、温度補償された汎用装置（例えば、バンドギャップリファレンス回路）から入力される温度依存しない電流に基づいて、温度依存した電流を出力する装置を一例として示している。
【００２４】
なお、この図４において、図１及び図３に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。また、図１及び図３に示した回路構成要素等と同一ではないが対応する機能を有する回路構成要素等には、同じ符号に’を付している。
【００２５】
図４において、４０は電流−電流変換装置、４１は温度補償された第１の汎用装置である。電流−電流変換装置４０は、入力ノード１２’が第１の汎用装置４１の出力ノード４４に接続され、第１の汎用装置４１から出力される温度補償された（温度が変化しても殆ど変化しない）電流Ｉｒｅｆが入力ノード１２’を介して入力される。第１の汎用装置４１は、電源ノード４２を介して電源電圧が供給され、電源ノード４３を介して接地に対して接続される。
【００２６】
電流−電流変換装置４０は、ＮチャネルＭＯＳトランジスタＴＮ２が加わるだけで、図３に示した電圧−電流変換装置と構成は同様である。トランジスタＴＮ２は、入力される電流Ｉｒｅｆを電圧信号に変換するためのものであり、ソースが第２の電源ノード１３に接続され、ゲートがドレイン及びトランジスタＴＮ１のゲートに接続される。また、トランジスタＴＮ２のゲートとドレインとの相互接続点が入力ノード１２’に接続される。
【００２７】
第１の汎用装置４１から出力される温度補償された電流Ｉｒｅｆは、入力ノード１２’を介して電流−電流変換装置４０に入力され、トランジスタＮ２の作用により電圧信号に変換される。電流Ｉｒｅｆを変換して得られた電圧信号は、トランジスタＴＮ１のゲートに入力される。したがって、温度補償された電流Ｉｒｅｆは、電流−電流変換装置４０により図３に示した電圧−電流変換装置と同様にして変換され、温度依存した出力電流Ｉｏｕｔ１として出力ノード１４より出力される。
【００２８】
なお、第１の汎用装置４１から温度補償された電圧が出力される場合には、トランジスタＴＮ２を設けずに、第１の汎用装置４１の出力ノード４４をトランジスタＴＮ１のゲートに接続すれば良い。このようにした場合には、上述した説明と同様にして、温度補償された電圧に基づき、温度依存した出力電流Ｉｏｕｔ１を出力ノード１４より出力することができる。
【００２９】
また、温度補償された電流Ｉｒｅｆに基づいて、温度依存した出力電圧を出力ノード１４より出力するには、図５に示すように出力ノード１４と接地との間に抵抗Ｒｖ１、Ｒｖ２を直列に接続し、温度依存した出力電圧Ｖｏｕｔ１を出力するための出力ノード１５を出力ノード１４と抵抗Ｒｖ１との相互接続点に接続すれば良い。ここで、抵抗Ｒｖ１は負の温度係数を有する抵抗を用い、抵抗Ｒｖ２は正の温度係数を有する抵抗を用いて、抵抗Ｒｖ１と抵抗Ｒｖ２との合成抵抗における温度係数がゼロになるように構成することが望ましい。また、図５では、２つの抵抗Ｒｖ１、Ｒｖ２を一例として示しているがこれに限定されるものではない。
【００３０】
図６は、第１の実施形態における半導体装置１０の他の具体的な適用例を示す図であり、図６においてはＩｏｕｔ５が供給される温度特性を有する汎用回路を温度補償する温度補償装置６０を示している。汎用回路６５は温度補償された汎用装置である。
図６に示す温度補償装置６０は、電圧−電流変換装置６１、電流−電流変換装置６７、乗算回路６３、６６、６８、６９、７１、７２、及び加算回路６４、７０、７３により構成される。電圧−電流変換装置６１は、図３に示した電圧−電流変換装置と同様に構成され、電流−電流変換装置６７は、図４に示した電流−電流変換装置４０と同様に構成される。
【００３１】
乗算回路６３、６６、６８、６９、７１、７２は、０倍、１倍等を含む任意倍の演算処理を行い、例えば図３及び図４に示したトランジスタＴＰ１、ＴＰ２のゲート幅及びゲート長を調整することにより構成することができる。また、トランジスタＴＰ１、ＴＰ２として互いに同じ特性を有し、並列に接続されるトランジスタの数を調整することでも構成することができる。
【００３２】
例えば、トランジスタＴＰ１、ＴＰ２のゲート幅をＷ１、Ｗ２とし、ゲート長をＬ１、Ｌ２とすると、乗数（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）の乗算回路が構成される。また、例えばトランジスタＴＰ１、ＴＰ２として、並列に接続されるトランジスタの数をＭ１、Ｍ２とすると、乗数Ｍ２／Ｍ１の乗算回路が構成される。
加算回路６４、７０、７３は、図７（Ａ）に示すように構成される。なお、加算回路６４、７０、７３に代えて図７（Ｂ）に示すような減算回路を用いても良い。図７（Ａ）、（Ｂ）については後述する。
【００３３】
電圧−電流変換装置６１は、入力ノード６２より入力電圧Ｖｉｎ５が入力され、入力電圧Ｖｉｎ５に応じた出力電流Ｉａを乗算回路６３に出力する。乗算回路６３は、出力電流Ｉａに乗算処理を施した後、演算結果を加算回路６４に出力する。
乗算回路６６、６８は、汎用回路６５の出力電流Ｉｂが入力され、出力電流Ｉｂに乗算処理を施した後、演算結果を加算回路６４、７０にそれぞれ出力する。電流−電流変換装置６７は、出力電流Ｉｂが入力され、電流Ｉｂに応じた出力電流Ｉｃを乗算回路６９に出力する。乗算回路６９は、出力電流Ｉｃに乗算処理を施した後、演算結果を加算回路７０に出力する。
【００３４】
加算回路６４は、乗算回路６３、６６の演算結果を加算処理して乗算回路７１に出力する。同様に、加算回路７０は、乗算回路６８、６９の演算結果を加算処理して乗算回路７２に出力する。乗算回路７１、７２は、加算回路６４、７０の演算結果に乗算処理を施して加算回路７３に出力する。加算回路６４は、乗算回路７１、７２の演算結果を加算処理して得られた結果を出力電流Ｉｏｕｔ５として出力ノード７４より出力する。
【００３５】
したがって、例えば乗算回路６３、６６、６８、６９、７１、７２が、それぞれＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６倍の乗算回路であるとすると、出力電流Ｉｏｕｔ５は、Iout5＝（A1×A5）Ia＋（A2×A5＋A3×A6）Ib＋（A4×A6）Icとなる。なお、図６において、温度補償装置６０は、汎用回路６５の出力電流Ｉｂをも用いて温度補償するように構成したが、電圧−電流変換装置６１と乗算回路６３とで構成し、汎用回路６５の出力電流Ｉｂを用いずに乗算回路６３での演算結果を出力電流Ｉｏｕｔ５として出力ノード７４より出力するようにしても良い。
【００３６】
図７（Ａ）、（Ｂ）は、電流の加算回路及び減算回路の一例をそれぞれ示す回路図である。
図７（Ａ）に示す加算回路は、４つのＰチャネルＭＯＳトランジスタＴＰ３〜ＴＰ６と、２つのＮチャネルＭＯＳトランジスタＴＮ３、ＴＮ４とにより構成される。トランジスタＴＰ３〜ＴＰ６のソースは、電源電圧を供給するための電源ノード６１に接続される。トランジスタＴＰ３、ＴＰ４のゲートは、トランジスタＴＰ３のドレインに接続され、トランジスタＴＰ５、ＴＰ６のゲートは、トランジスタＴＰ５のドレインに接続される。トランジスタＴＰ４、ＴＰ６のドレインは、出力電流Ｉｏｕｔ６１を出力するための出力ノード６５に共通接続される。
【００３７】
トランジスタＴＮ３、ＴＮ４のソースは、接地に対して接続された電源ノード６４に接続され、ゲートは、第１及び第２のバイアス電圧ＶＢ１、ＶＢ２を供給されるための入力ノード６２、６３にそれぞれ接続される。トランジスタＴＮ３、ＴＮ４のドレインは、トランジスタＴＰ３、ＴＰ５のドレインにそれぞれ接続される。
以上のように構成した加算回路は、入力ノード６２、６３を介して入力されるバイアス電圧ＶＢ１、ＶＢ２にそれぞれ応じた電流Ｉ６１、Ｉ６２を加算し、加算結果を出力電流Ｉｏｕｔ６１（＝Ｉ６１＋Ｉ６２）として出力ノード６５より出力する。
【００３８】
図７（Ｂ）に示す減算回路は、５つのＰチャネルＭＯＳトランジスタＴＰ７〜ＴＰ１１と、３つのＮチャネルＭＯＳトランジスタＴＮ５〜ＴＮ７とにより構成される。トランジスタＴＰ７〜ＴＰ１１のソースは、電源電圧を供給するための電源ノード６１’に接続される。トランジスタＴＰ７、ＴＰ８のゲートは、トランジスタＴＰ７のドレインに接続され、トランジスタＴＰ９のゲートは、自らのドレインに接続され、トランジスタＴＰ１０、ＴＰ１１のゲートは、トランジスタＴＰ１０のドレインに接続される。トランジスタＴＰ８のドレインは、トランジスタＴＰ１０のドレインに接続され、トランジスタＴＰ１１のドレインは、出力電流Ｉｏｕｔ６２を出力するための出力ノード６５’に接続される。
【００３９】
トランジスタＴＮ５〜ＴＮ７のソースは、接地に対して接続された電源ノード６４’に接続される。トランジスタＴＮ５のゲートは、第１のバイアス電圧ＶＢ１’を供給されるための入力ノード６２’に接続され、トランジスタＴＮ６、ＴＮ７のゲートは、第２のバイアス電圧ＶＢ２’を供給されるための入力ノード６３’に接続される。トランジスタＴＮ５、ＴＮ６、ＴＮ７のドレインは、トランジスタＴＰ７、ＴＰ９、ＴＰ１０のドレインにそれぞれ接続される。
【００４０】
以上のように構成した減算回路は、入力ノード６２’を介して入力されるバイアス電圧ＶＢ１’に応じた電流Ｉ６１’を、入力ノード６３’を介して入力されるバイアス電圧ＶＢ２’に応じた電流Ｉ６２’から減算し、減算結果を出力電流Ｉｏｕｔ６２として出力ノード６５’より出力する。例えば、トランジスタＴＮ６、ＴＮ７が、同じ特性（ゲート幅及びゲート長が互いに等しい。）を有する１つのトランジスタである場合には、出力電流Ｉｏｕｔ６２＝Ｉ６２’−Ｉ６１’になる。
【００４１】
図８は、図６に示した温度補償装置６０を用いて温度補償される温度特性を有する汎用回路の一例としての電流制御発振回路（ＩＣＯ回路）７５を示す回路図である。ＩＣＯ回路７５は、１つのＰチャネルＭＯＳトランジスタ、５つのＮチャネルＭＯＳトランジスタＴＮ８〜ＴＮ１２、３つの差動回路７６〜７８、及び入力される差動信号を１つの出力信号に変換して出力する差動シングル変換回路７９により構成される。ＩＣＯ回路７５は、電源ノード８０を介して電源電圧が供給され、電源ノード８２を介して接地に対して接続される。
ＩＣＯ回路７５は、入力ノード８１より入力電流Ｉｉｎ７が入力され、入力電流Ｉｉｎ７に応じた発振周波数の出力信号Ｆｏｕｔ７を出力ノード８３より出力する。
【００４２】
図９は、図８に示したＩＣＯ回路７５における入力電流−発振周波数特性の温度依存を示す図であり、横軸は入力電流Ｉｉｎ７［Ａ］であり、縦軸は出力信号Ｆｏｕｔ７の発振周波数［Ｈｚ］である。また、図９において、ＴHは高温での入力電流−発振周波数特性を示し、ＴLは低温での入力電流−発振周波数特性を示す。
【００４３】
図９に示すように、出力信号Ｆｏｕｔ７の発振周波数は、高温時よりも低温時の方が高くなる。この原因としては、図２（Ａ）に示したような電流電圧特性において点Ａよりも入力電圧が高い領域で動作しているトランジスタが存在すること、導体（温度の上昇にともない抵抗値が増加する。）の配線による影響等がある。
【００４４】
そこで、図１０に示すように、ＩＣＯ回路７５の前段に図６に示した温度補償回路６０を接続して、電圧制御発振回路（ＶＣＯ回路）を構成する。そして、温度補償回路６０は、入力ノード６２より入力される入力電圧Ｖｉｎ５に基づいて、温度依存した出力電流Ｉｏｕｔ５を生成し、ＩＣＯ回路７５に出力する。出力電流Ｉｏｕｔ５は、任意の入力電圧Ｖｉｎ５のとき、ＩＣＯ回路７５が温度にかかわらず同じ発振周波数の出力信号Ｆｏｕｔ７を出力する電流値にする。例えば、温度補償回路６０は、低温時よりも高温時の方が入力電圧Ｖｉｎ５における出力電流Ｉｏｕｔ５が大きくなるようにする。
【００４５】
上述のように、温度補償回路６０は、ＩＣＯ回路７５における入力電流−発振周波数特性に対して適切な温度依存を示す出力電流Ｉｏｕｔ５を出力することで、ＩＣＯ回路７５とほぼ逆の温度特性を実現し、ＩＣＯ回路７５における入力電流−発振周波数特性の温度依存をほぼ打ち消すことが可能になる。したがって、ＩＣＯ回路７５の前段に温度補償回路６０を接続することで、出力信号Ｆｏｕｔ７の発振周波数が温度変動に対して変動しがたいＶＣＯ回路を構成することができる。
【００４６】
なお、上述した説明では、図６に示した温度補償装置６０により温度補償される汎用回路（装置）としてＩＣＯ回路７５を一例として示したが、温度補償される汎用回路（装置）はＩＣＯ回路７５に限らず、温度特性を有する回路（装置）であれば良い。温度補償装置６０から出力される温度依存した電流あるいは電圧を、温度補償される汎用回路（装置）のバイアス電流あるいはバイアス電圧とすれば良い。
【００４７】
図１１は、図１０に示したようなＶＣＯ回路におけるゲイン調整に係る回路の一例を示す図である。この図１１において、図１に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。
【００４８】
図１１において、ＴＰ１３〜ＴＰ１７はＰチャネルＭＯＳトランジスタであり、ＴＮ１３、ＴＮ１４はＮチャネルＭＯＳトランジスタである。トランジスタＴＰ１３〜ＴＰ１７のソースは第１の電源ノード１１に接続され、トランジスタＴＰ１３〜ＴＰ１５のドレインは、トランジスタＴＮ１３のドレインに接続される。トランジスタＴＰ１３のゲートはトランジスタＴＰ１のドレインに接続され、トランジスタＴＰ１４、ＴＰ１５のゲートは、直列に接続されたスイッチＳＷ１ａ、ＳＷ１ｂの相互接続点、直列に接続されたスイッチＳＷ２ａ、ＳＷ２ｂの相互接続点にそれぞれ接続される。
【００４９】
トランジスタＴＰ１６、ＴＰ１７のゲートは、トランジスタＴＰ１６のドレインに接続され、トランジスタＴＰ１７のドレインは出力電流ＩｏｕｔＡを出力する出力ノード１１４に接続される。トランジスタＴＮ１３、ＴＮ１４のゲートは、トランジスタＴＮ１３のドレインに接続され、トランジスタＴＮ１４のドレインは、トランジスタＴＰ１６のドレインに接続される。
【００５０】
スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ２ａ、ＳＷ２ｂは、入力ノード１１１より入力される２ビットの制御信号Ｓｉｎにより制御され、供給される制御信号がロウレベルのときに閉じる。制御信号Ｓｉｎの下位１ビット目（ＬＳＢ）Ｓ（１）は、スイッチＳＷ１ａに供給されるとともに、インバータ１１３を介してスイッチＳＷ１ｂに供給される。同様に、制御信号Ｓｉｎの２ビット目Ｓ（２）は、スイッチＳＷ２ａに供給されるとともに、インバータ１１２を介してスイッチＳＷ２ｂに供給される。
【００５１】
したがって、制御信号Ｓｉｎの下位１ビット目Ｓ（１）の値が“０”のときには、トランジスタＴＰ１４がオフ状態になり、値が“１”のときにはトランジスタＴＰ１４が動作状態になる。同様に、制御信号Ｓｉｎの２ビット目Ｓ（２）の値が“０”のときには、トランジスタＴＰ１５がオフ状態になり、値が“１”のときにはトランジスタＴＰ１５が動作状態になる。
【００５２】
ここで、トランジスタＴＰ１、ＴＰ１３〜ＴＰ１５において、トランジスタＴＰ１、ＴＰ１３、ＴＰ１４は１つのトランジスタで構成され、トランジスタＴＰ１５のみが並列に接続された２つのトランジスタで構成されているとする。また、トランジスタＴＰ１、ＴＰ１３〜ＴＰ１５を構成する各トランジスタのゲート幅及びゲート長は等しいものとする。
【００５３】
このとき、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における出力電流ＩｏｕｔＡの電流比（値“０”のときを１とする。）は、１：２：３：４（値“０”から順に示してある。）である。また、値“０”〜“３”のときの出力電流ＩｏｕｔＡは、温度依存した電流Ｉ１１に応じた電流値であるので、制御信号Ｓｉｎにより出力電流ＩｏｕｔＡとして出力される温度依存した電流を調整することができる。ここで、ＶＣＯ回路のゲインは、図１２に示すように入力電圧１Ｖの変化したときの発振周波数の変化量Ｇ１である。したがって、図１１に示すように回路を構成することで、入力電圧Ｖ１の変化量ΔＶ１に対する出力電流ＩｏｕｔＡの変化量ΔＩｏｕｔＡを容易に調整することができる。さらに、出力電流ＩｏｕｔＡをＩＣＯ回路７５における入力電流Ｉｉｎ７にすることにより、図１０に示したＶＣＯ回路のゲインを調整することができる。
【００５４】
上述したＶＣＯ回路のゲイン調整回路での制御信号Ｓｉｎの値（以下、「制御値」と称す。）にて、温度補償の調整方法について説明する。
図１３は、温度補償調整での制御値の調整方法を示すフローチャートである。図１３においては、高温でのウエハー試験（以下、「高温ＰＰ」と称す。）及び常温でのウエハー試験（以下、「常温ＰＰ」と称す。）によりそれぞれ得られた試験結果に基づいて制御値を決定することにより、温度補償を微調整する方法を一例として示している。
【００５５】
まず、高温ＰＰにて、予め例えばＶＣＯ回路への入力電圧Ｖｉｎ５を１Ｖとし、ＶＣＯ回路が出力する出力信号Ｆｏｕｔ７の発振周波数を測定する。高温ＰＰにより得られた測定結果は、当該ＶＣＯ回路を有するチップの位置を示すウエハーでのＸ，Ｙ座標とともに記録媒体等に記録しておく。
【００５６】
次に、当該ＶＣＯ回路に対して常温ＰＰを行う際、まず、ステップＳ１にて、同じチップを用いた高温ＰＰでの測定結果（試験データ）を読み込む。高温ＰＰでの測定結果は、測定結果とともに記録したウエハーでのＸ，Ｙ座標に基づいて記録媒体等から読み出す。この読み込んだ高温ＰＰでの測定結果をＤ１とする。
【００５７】
ステップＳ２にて、入力電圧Ｖｉｎ５を１ＶとしてＶＣＯ回路に印加するとともに、変数Ｘの値を“０”にし、制御値ＳＣ１として変数Ｘを与える。ステップＳ３にて、上記条件でのＶＣＯ回路が出力する出力信号Ｆｏｕｔ７の発振周波数を測定する。ステップＳ３において得られた常温ＰＰでの測定結果をＤ２とする。
【００５８】
ステップＳ４にて、高温ＰＰの測定結果Ｄ１と常温ＰＰでの測定結果Ｄ２との差分を求め、それが要求された性能値Ｔ＿ＳＰＥＣ（例えば、発振周波数の差の許容値）を満足するか否かを判断する。上記判断の結果、測定結果Ｄ１と測定結果Ｄ２との差分が性能値Ｔ＿ＳＰＥＣを満足しない場合には、ステップＳ５にて変数Ｘの値を１増加させる。
【００５９】
続いて、ステップＳ６にて変数Ｘの値が適切であるか否か、つまり制御値ＳＣ１として入力可能な値であるか否かを判断する。上記判断の結果、変数Ｘの値が制御値ＳＣ１として入力可能な値より大きい場合には、ＦＡＩＬ（制御不可）として終了する。ステップＳ６での判断の結果、変数Ｘの値が制御値ＳＣ１として入力可能な値である場合には、制御値ＳＣ１として変数Ｘを再び与え、上述したステップＳ３以降の処理を再び行う。
【００６０】
また、上記ステップＳ４での判断の結果、測定結果Ｄ１と測定結果Ｄ２との差分が性能値Ｔ＿ＳＰＥＣを満足する場合には、ステップＳ７にて、チップに組み込まれている例えばＥＥＰＲＯＭ等の不揮発性メモリに変数Ｘの値（制御値ＳＣ１）を書き込み、処理を正常終了する。なお、不揮発性メモリをチップに組み込まずに、ヒューズ等を設けてレーザー光あるいは過電流により切断し、変数Ｘの値（制御値ＳＣ１）に応じた状態を保持するようにしても良い。
【００６１】
なお、上述した説明では、各トランジスタＴＰ１、ＴＰ１３、ＴＰ１４、ＴＰ１５を構成する並列接続されたトランジスタの数の比を１：１：１：２としたが、トランジスタの数の比を１：１：０．１：０．２とすると、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における出力電流ＩｏｕｔＡの電流比（値“０”のときを１とする。）は、１．０：１．１：１．２：１．３になる。これにより、入力電圧Ｖ１に対する出力電流ＩｏｕｔＡをより細かく微調整することができる。
【００６２】
また、例えば、上述した調整方法を図６に示した温度補償回路６０内の任意の乗算回路６３、６６、６８、６９、７１、７２に適用することで、製造後であっても制御信号Ｓｉｎにより入力電圧に対する出力電流を調整することが可能になる。これにより、例えば温度補償回路６０等においてＭＯＳトランジスタや抵抗の特性にばらつきがあったとしても、これらを補正し入力電圧に応じて適切な出力電流を出力することができる。
【００６３】
また、上述した説明では、トランジスタＴＰ１４、ＴＰ１５の動作状態を制御信号Ｓｉｎに基づいて制御することで、入力電圧Ｖ１に応じた出力電流ＩｏｕｔＡを調整するように構成しているが、これに限定されるものではなく、抵抗Ｒ１の値を制御しても同様に入力電圧Ｖ１に応じた出力電流ＩｏｕｔＡを調整することができる。
【００６４】
例えば、図１４に示すように抵抗Ｒ１を直列に接続された抵抗ＲＣ１、ＲＣ２、ＲＣ３により構成し、制御信号Ｓｉｎに基づいてスイッチＳＷ１、ＳＷ２により抵抗ＲＣ２、ＲＣ３を作用させるか否かを制御する。なお、スイッチＳＷ１、ＳＷ２は、制御信号Ｓｉｎの１ビット目Ｓ（１）、２ビット目Ｓ（２）がロウレベル（“０”）のときに閉じる。また、ノード１４１はトランジスタＴＮ１のドレインに接続され、ノード１４２は第２の電源ノード１３に接続される。
【００６５】
ここで、例えば抵抗値の比がＲＣ１：ＲＣ２：ＲＣ３＝１：０．２：０．１の場合には、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における合成抵抗値の比が１．０：１．１：１．２：１．３になるので、出力電流ＩｏｕｔＡを調整することができる。
【００６６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図１５は、本発明の第２の実施形態による半導体装置１０’を適用した電圧−電流変換装置の一例を示す回路図である。
第２の実施形態における電圧−電流変換装置は、半導体装置１０’及びＮチャネルＭＯＳトランジスタＴＮ２’により構成される。半導体装置１０’は、ＰチャネルＭＯＳトランジスタＴＰ１’、ＮチャネルＭＯＳトランジスタＴＮ１’及び抵抗Ｒ１’を有する。半導体装置１０’は、第１の電源ノード１１’を介して電源電圧が供給されるとともに、入力ノード１２’を介して入力電圧Ｖ１が供給され、第２の電源ノード１３’を介して接地（グランド電位（ＧＮＤ））に対して接続される。
【００６７】
トランジスタＴＰ１’のソースは、他端が第１の電源ノード１１’に接続された抵抗Ｒ１’に接続される。トランジスタＴＰ１’のゲートは入力ノード１２’に接続され、ドレインはトランジスタＴＮ１’のドレインに接続される。トランジスタＴＮ１’のソースは第２の電源ノード１３’に接続され、ゲートはドレインに接続される。また、抵抗Ｒ１’は、第１の実施形態における抵抗Ｒ１に相当するものであり、負の温度係数を有する。
【００６８】
また、トランジスタＴＮ２’のソースは第１の電源ノード１１’に接続され、ドレインが出力ノード１４’に接続され、ゲートがトランジスタＴＮ１’のゲートに接続される。出力ノード１４’は、出力電流Ｉｏｕｔ１を外部に出力するためのものである。
【００６９】
図１５に示すように半導体装置１０’を構成しても、上述した第１の実施形態における半導体装置１０と同様の効果が得られる。また、半導体装置１０’を用いた電圧−電流変換装置も、図３に示した第１の実施形態における電圧−電流変換装置と同様の効果が得られる。
【００７０】
なお、上述した第１及び第２の実施形態では、半導体装置１０、１０’がそれぞれ有する抵抗Ｒ１、Ｒ１’は１つであるが、これに限定されるものではなく、任意の数の抵抗を用いても良い。
例えば、上述した図１４と同様に抵抗Ｒ１を直列接続された負の温度係数を有する抵抗ＲＣ１と、正の温度係数を有する抵抗ＲＣ２、ＲＣ３により構成することで、抵抗Ｒ１に相当する抵抗ＲＣ１、ＲＣ２、ＲＣ３による合成抵抗の負の温度係数を適切に制御することができる。さらに、製造後であっても、上述したゲインの調整方法と同様にして、抵抗ＲＣ１、ＲＣ２、ＲＣ３による合成抵抗の負の温度係数を制御信号Ｓｉｎにより制御することができる。これにより、ＭＯＳトランジスタや抵抗の特性にばらつきを補正して、入力電圧に応じた適切な出力電流を出力することができる。
【００７１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００７２】
（付記１）ゲートとドレインとが接続され、ソースが第１の電源に接続された第１のトランジスタと、
ドレインが上記第１のトランジスタのドレインに接続され、ゲートに入力電圧が供給される第２のトランジスタと、
負の温度係数を有し、一端が上記第２のトランジスタのソースに接続され、他端が上記第１の電源とは異なる第２の電源に接続された抵抗とを備えることを特徴とする半導体装置。
（付記２）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、任意の上記入力電圧における第１の温度でのドレイン電流を上記第１の温度より低い第２の温度でのドレイン電流より大きくする抵抗値を有することを特徴とする付記１に記載の半導体装置。
（付記３）上記抵抗は、弱反転領域、強反転領域、及び速度飽和領域のすべての領域にて、任意の上記入力電圧における第１の温度でのドレイン電流と、上記第１の温度より低い第２の温度でのドレイン電流との大小関係を保持する抵抗値を有することを特徴とする付記１に記載の半導体装置。
（付記４）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、上記第１の温度でのドレイン電流と上記第２の温度でのドレイン電流との差を略一定にする抵抗値を有することを特徴とする付記３に記載の半導体装置。
（付記５）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、上記入力電圧の変化に対する上記第１の温度でのドレイン電流の変化割合と上記第２の温度でのドレイン電流の変化割合とを略等しくする抵抗値を有することを特徴とする付記３に記載の半導体装置。
（付記６）ソースが上記第１の電源に接続され、ゲートが上記第１のトランジスタのドレインに接続され、ドレインが出力ノードに接続された第３のトランジスタをさらに備えることを特徴とする付記１に記載の半導体装置。
（付記７）上記第１のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第１の電源の電位は電源電圧であり、上記第２の電源の電位は接地電位であることを特徴とする付記１に記載の半導体装置。
（付記８）上記第１のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第１の電源の電位は接地電位であり、上記第２の電源の電位は電源電圧であることを特徴とする付記１に記載の半導体装置。
（付記９）上記第１及び第３のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第１の電源の電位は電源電圧であり、上記第２の電源の電位は接地電位であることを特徴とする付記６に記載の半導体装置。
（付記１０）上記第１及び第３のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第１の電源の電位は接地電位であり、上記第２の電源の電位は電源電圧であることを特徴とする付記６に記載の半導体装置。
（付記１１）上記第２のトランジスタのゲートに、温度補償された回路より入力電圧又は入力電流が供給され、上記出力ノードから温度依存した出力電流又は出力電圧を出力することを特徴とする付記６に記載の半導体装置。
（付記１２）上記温度補償された回路より供給される入力電流及び上記温度依存した出力電流に、任意の四則演算処理を施す演算回路をさらに備えることを特徴とする付記１１に記載の半導体装置。
（付記１３）上記演算回路は、複数の乗算回路と複数の加算回路とを備えることを特徴とする付記１２に記載の半導体装置。
（付記１４）上記出力ノードから出力される温度依存した出力電流又は出力電圧に基づいて、温度特性を有する回路を温度補償する電流又は電圧を生成することを特徴とする付記６に記載の半導体装置。
（付記１５）温度補償された回路より供給される入力電流及び上記出力ノードから出力される温度依存した出力電流に、任意の四則演算処理を施す演算回路をさらに備えることを特徴とする付記６に記載の半導体装置。
（付記１６）温度補償された回路より供給される入力電流又は入力電圧、及び上記出力ノードから出力される温度依存した出力電流又は出力電圧に基づいて、温度特性を有する回路を温度補償する電流又は電圧を生成することを特徴とする付記６に記載の半導体装置。
（付記１７）生成した上記温度特性を有する回路を温度補償する電流又は電圧を、上記温度特性を有する回路のバイアス電流又はバイアス電圧として供給することを特徴とする付記１６に記載の半導体装置。
（付記１８）互いに異なる温度にて試験を行って得られた試験結果に基づいて、上記温度特性を有する回路を温度補償する電流又は電圧を調整可能にしたことを特徴とする付記１６に記載の半導体装置。
（付記１９）上記温度特性を有する回路を温度補償する電流又は電圧を調整するための外部から制御可能な調整回路をさらに備えることを特徴とする付記１８に記載の半導体装置。
（付記２０）上記付記１２に記載の半導体装置と、
温度特性を有する発振回路とを備え、
上記半導体装置にて生成された電流又は電圧を上記発振回路に供給し、上記発振回路の出力信号の発振周波数を温度補償することを特徴とする温度補償発振装置。
（付記２１）上記半導体装置にて生成される電流又は電圧を制御信号に基づいて制御し、上記発振回路のゲインを調整可能にしたことを特徴とする付記２０に記載の温度補償発振装置。
（付記２２）上記抵抗は、少なくとも１つの負の温度係数を有する第１の抵抗素子と、少なくとも１つの正の温度係数を有する第２の抵抗素子とからなることを特徴とする付記１に記載の半導体装置。
（付記２３）互いに異なる温度にて試験を行って得られた試験結果に基づいて、上記第１の抵抗素子と上記第２の抵抗素子との比率を制御可能にしたことを特徴とする付記２２に記載の半導体装置。
【００７３】
【発明の効果】
以上、説明したように本発明によれば、高温時に電流が流れ易い特性を得ることができ、第２のトランジスタのゲートに供給される入力電圧に応じた高温時及び低温時のドレイン電流の大小関係が弱反転領域以外の領域においても逆転しないようにすることができる。したがって、ＭＯＳトランジスタの任意の動作領域にて温度に依存した出力電流又は出力電圧を得ることができる。
【００７４】
また、ＭＯＳトランジスタの任意の動作領域にて温度に依存した出力電流又は出力電圧を得ることができるので、第１及び第２のトランジスタを弱反転領域以外の動作領域で動作させ、温度補償する回路が有する温度特性とほぼ逆の温度特性の電流又は電圧を生成することができ、当該回路が有する温度特性を打ち消し温度補償することができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体装置の原理を示す図である。
【図２】第１の実施形態による半導体装置における電流電圧特性の温度依存を説明するための図である。
【図３】第１の実施形態による半導体装置を適用した電圧−電流変換装置の一構成例を示す回路図である。
【図４】第１の実施形態における半導体装置の具体的な適用例を示す図である。
【図５】電圧出力回路の一例を示す図である。
【図６】第１の実施形態における半導体装置の他の具体的な適用例を示す図である。
【図７】電流加算回路及び電流減算回路の一例を示す回路図である。
【図８】電流制御発振回路を示す回路図である。
【図９】図８に示した電流制御発振回路における入力電流−発振周波数特性の温度依存を示す図である。
【図１０】第１の実施形態における半導体装置を適用した温度補償発振回路の構成例を示す図である。
【図１１】図１０に示したような電圧制御発振回路におけるゲイン調整に係る回路の一例を示す図である。
【図１２】電圧制御発振回路におけるゲインを説明するための図である。
【図１３】温度補償調整での制御値の調整方法を示すフローチャートである。
【図１４】温度補償調整に係る回路の他の例を示す図である。
【図１５】第２の実施形態による半導体装置を適用した電圧−電流変換装置の一例を示す回路図である。
【符号の説明】
１０ 半導体装置
１１、１３ 電源ノード
１２ 入力ノード
ＴＰ１ ＰチャネルＭＯＳトランジスタ
ＴＮ１ ＮチャネルＭＯＳトランジスタ
Ｒ１ 抵抗
【発明の属する技術分野】
本発明は、半導体装置及び温度補償発振装置に関し、特に、入力電流又は入力電圧に応じた温度依存する出力電流又は出力電圧を出力する半導体装置に関する。
【０００２】
【従来の技術】
ＣＭＯＳトランジスタにおける電流電圧特性は、温度に応じて異なるために、一般に制御することが困難である。そこで、従来はＣＭＯＳトランジスタに代えて、電流電圧特性の温度特性が容易に制御可能なバイポーラトランジスタを用いることが多かった。
【０００３】
近年、集積回路装置（例えばＬＳＩ回路）は、高集積化の要求が高まるのにともない、ＭＯＳトランジスタを用いて作成され、集積回路装置内部のアナログ回路もＭＯＳトランジスタを用いて作成されることが多くなってきている。さらに、集積回路装置内部のアナログ回路は、温度が変動したとしても出力結果が変動しないことが要求されている。
【０００４】
従来のＣＭＯＳ回路における温度補償方法等については以下のようなものが提案されている。
例えば、特許文献１にはＭＯＳトランジスタを用いた定電圧発生回路が開示されている。特許文献１に開示された定電圧発生回路においては、２つのＮチャネルＭＯＳトランジスタのゲート幅及びゲート長の比を調整して、温度係数を打ち消すことにより温度補償を実現している。
【０００５】
また、例えば特許文献２にはＭＯＳトランジスタを用いたリングオッシレータの制御回路が開示されている。特許文献２に開示されたリングオッシレータの制御回路においては、トランジスタを弱反転領域で動作させるカレントミラー回路を設けることで温度に依存した制御電圧を取り出している。
【０００６】
【特許文献１】
特開２０００−１７２３５３号公報
【特許文献２】
特開平１１−３４６１４３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記特許文献１に開示された定電圧発生回路、及び特許文献２に開示されたリングオッシレータの制御回路は、温度係数を打ち消したり、温度に依存した制御電圧を取り出したりするために、いずれの回路においてもトランジスタを弱反転領域で動作させる必要があった。
このように、トランジスタを弱反転領域にて動作させると、トランジスタを流れる電流が小さいために、ノイズの影響を受け易いという問題があった。
【０００８】
本発明は、このような問題に鑑みて成されたものであり、ＭＯＳトランジスタにおける任意の動作領域にて、温度に依存した出力電流又は出力電圧を得ることができるようにすることを目的とする。また、本発明は、温度特性を有する装置の温度補償を行うことができるようにすることを第２の目的とする。
【０００９】
【課題を解決するための手段】
本発明の半導体装置は、ドレインが共通接続された第１及び第２のトランジスタと、負の温度係数を有する抵抗とを備える。第２のトランジスタのソースと抵抗の一端とが接続され、第１のトランジスタのソースが第１の電源に接続され、抵抗の他端が第２の電源に接続される。また、抵抗は、第１及び第２のトランジスタの強反転領域及び速度飽和領域の少なくとも一方の領域にて、任意の入力電圧における第１の温度でのドレイン電流を第１の温度より低い第２の温度でのドレイン電流より大きくする抵抗値を有する。このように第２のトランジスタのソースと第２の電源との間に接続される抵抗に負の温度係数を有し、トランジスタの強反転領域及び速度飽和領域の少なくとも一方の領域において、入力電圧における第１の温度でのドレイン電流をそれより低い第２の温度でのドレイン電流より大きくする抵抗値を有する抵抗を用いることで、高温時に電流が流れ易い特性が得られ、弱反転領域以外の領域においても第２のトランジスタのゲートに供給される入力電圧に応じた高温時及び低温時のドレイン電流の大小関係が逆転しないようにすることができ、他の動作領域においても弱反転領域と同様の温度依存を示す電流を得ることができるようになる。
【００１０】
また、弱反転領域と同様の温度依存を示す電流を他の動作領域においても得ることができるようになるので、例えば温度特性を有する回路を温度補償する際、第１及び第２のトランジスタを弱反転領域以外の動作領域で動作させて、回路が有する温度特性を打ち消すような電流又は電圧を生成することができるようになる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００１２】
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体装置１０の原理を示す図である。
半導体装置１０は、ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルＭＯＳトランジスタＴＮ１及び抵抗Ｒ１で構成される。また、半導体装置１０は、電源電圧が第１の電源ノード１１を介して供給されるとともに、外部からの入力電圧Ｖ１が入力ノード１２を介して供給され、第２の電源ノード１３を介して接地（グランド電位（ＧＮＤ））に対して接続される。
【００１３】
トランジスタＴＰ１は、ソースが第１の電源ノード１１に接続され、ゲートとドレインとが接続される。トランジスタＴＮ１は、ドレインがトランジスタＴＰ１のドレインに接続され、ゲートが入力ノード１２に接続される。また、トランジスタＴＮ１のソースは、他端が第２の電源ノード１３に接続された抵抗Ｒ１に接続される。
抵抗Ｒ１は、負の温度係数を有する。例えば、抵抗Ｒ１は負の温度係数を持つノンシリサイドポリ抵抗等により構成される。
【００１４】
図２（Ａ）、（Ｂ）は、図１に示した半導体装置１０における電流電圧特性の温度依存を説明するための図であり、横軸は入力電圧Ｖ１［Ｖ］であり、縦軸はドレイン−ソース間電流（以下、単に「ドレイン電流」とも称す。）Ｉｄｓ［Ａ］である。
【００１５】
図２（Ａ）には、図１に示した半導体装置１０にて負の温度係数を有する抵抗Ｒ１ではなく、正の温度係数を有する抵抗を用いた従来の半導体装置の電流電圧特性を示し、図２（Ｂ）には半導体装置１０の電流電圧特性を示している。また、図２（Ａ）、（Ｂ）において、実線ＴHは、高温（例えば１２５℃）での電流電圧特性を示し、点線ＴLは、低温（例えば−４０℃）での電流電圧特性を示す。
【００１６】
図２（Ａ）に示すように従来の半導体装置においては、入力電圧Ｖ１に応じた高温時及び低温時のドレイン電流Ｉｄｓの大小関係が点Ａにて逆になる。具体的には、入力電圧Ｖ１が高くなるにつれ、高温時と低温時とのドレイン電流Ｉｄｓの差が小さくなり、点Ａにて高温時及び低温時のドレイン電流Ｉｄｓが等しくなる。さらに、入力電圧Ｖ１が高くなると、高温時及び低温時のドレイン電流Ｉｄｓの大小関係が逆になり、高温時と低温時とのドレイン電流Ｉｄｓの差が大きくなっていく。このように従来の半導体装置における電流電圧特性の温度依存は、すべてのトランジスタ動作領域（弱反転領域、強反転領域、及び速度飽和領域）で異なり、正の温度係数を有する抵抗の抵抗値を変化させたとしても点Ａは常に存在する。
【００１７】
一方、第１の実施形態における半導体装置１０においては、図１に示した負の温度係数を有する抵抗Ｒ１の抵抗値を変化させることにより上記図１に示した点Ａ（高温時及び低温時のドレイン電流Ｉｄｓが等しくなる入力電圧Ｖ１）を変化させることができる。具体的には、抵抗Ｒ１の抵抗値を小さくすると、点Ａは入力電圧Ｖ１にて低くなる側（低電位側）に移動していき、抵抗値が０Ωのとき最も低くなる。また、抵抗Ｒ１の抵抗値を大きくすると、点Ａは入力電圧Ｖ１にて高くなる側（高電位側）に移動していき、抵抗値がある値で点Ａは存在しなくなる（抵抗値がある値以上では点Ａは存在しない。）。
【００１８】
つまり、第１の実施形態における半導体装置１０は、抵抗Ｒ１の抵抗値を調整するだけで、図２（Ｂ）に示すような電流電圧特性を容易に得ることができ、弱反転領域とは異なる動作領域でも温度依存した電流が発生可能になる。図２（Ｂ）に示す電流電圧特性は、高温時及び低温時のドレイン電流Ｉｄｓの大小関係が入力電圧Ｖ１にかかわりなく、すべてのトランジスタ動作領域で保たれ、かつ、ある入力電圧Ｖ１の変化に対するドレイン電流Ｉｄｓの変化の割合が温度にかかわらず略等しい、すなわち入力電圧Ｖ１にかかわらず高温時と低温時とのドレイン電流Ｉｄｓの差ΔＩが略一定になる。
【００１９】
なお、第１の実施形態における半導体装置１０は、図２（Ｂ）に示す電流電圧特性に限らず、抵抗Ｒ１の抵抗値を調整することにより、点Ａが存在しても所定の動作領域、例えば弱反転領域及び強反転領域のみで温度依存した電流を発生するようにすることもできる。
以下では、説明の便宜上、第１の実施形態における半導体装置１０は、図２（Ｂ）に示したような電流電圧特性を示すものとして説明する。
【００２０】
図３は、第１の実施形態による半導体装置１０を適用した電圧−電流変換装置の一構成例を示す回路図である。なお、図３において、図１に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。
【００２１】
図３において、ＴＰ２はＰチャネルＭＯＳトランジスタである。トランジスタＴＰ２は、ソースが第１の電源ノード１１に接続され、ドレインが出力ノード１４に接続され、ゲートがトランジスタＴＰ１のゲートに接続される。出力ノード１４は、出力電流Ｉｏｕｔ１を外部に出力するためのものである。
【００２２】
図３に示す電圧−電流変換装置は、入力ノード１２より入力電圧Ｖ１が入力され、当該入力電圧Ｖ１に応じて図２（Ｂ）に示したような電流電圧特性を有する出力電流Ｉｏｕｔ１を出力ノード１４より出力する。例えば、トランジスタＴＰ１、ＴＰ２がゲート幅及びゲート長が等しいそれぞれ１つのトランジスタである場合には、入力電圧Ｖ１が入力されると、半導体装置１０におけるドレイン電流Ｉｄｓに等しい出力電流Ｉｏｕｔ１が出力ノード１４より出力される。
【００２３】
図４は、第１の実施形態における半導体装置１０の具体的な適用例を示す図である。図４に示す装置は、温度補償された汎用装置（例えば、バンドギャップリファレンス回路）から入力される温度依存しない電流に基づいて、温度依存した電流を出力する装置を一例として示している。
【００２４】
なお、この図４において、図１及び図３に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。また、図１及び図３に示した回路構成要素等と同一ではないが対応する機能を有する回路構成要素等には、同じ符号に’を付している。
【００２５】
図４において、４０は電流−電流変換装置、４１は温度補償された第１の汎用装置である。電流−電流変換装置４０は、入力ノード１２’が第１の汎用装置４１の出力ノード４４に接続され、第１の汎用装置４１から出力される温度補償された（温度が変化しても殆ど変化しない）電流Ｉｒｅｆが入力ノード１２’を介して入力される。第１の汎用装置４１は、電源ノード４２を介して電源電圧が供給され、電源ノード４３を介して接地に対して接続される。
【００２６】
電流−電流変換装置４０は、ＮチャネルＭＯＳトランジスタＴＮ２が加わるだけで、図３に示した電圧−電流変換装置と構成は同様である。トランジスタＴＮ２は、入力される電流Ｉｒｅｆを電圧信号に変換するためのものであり、ソースが第２の電源ノード１３に接続され、ゲートがドレイン及びトランジスタＴＮ１のゲートに接続される。また、トランジスタＴＮ２のゲートとドレインとの相互接続点が入力ノード１２’に接続される。
【００２７】
第１の汎用装置４１から出力される温度補償された電流Ｉｒｅｆは、入力ノード１２’を介して電流−電流変換装置４０に入力され、トランジスタＮ２の作用により電圧信号に変換される。電流Ｉｒｅｆを変換して得られた電圧信号は、トランジスタＴＮ１のゲートに入力される。したがって、温度補償された電流Ｉｒｅｆは、電流−電流変換装置４０により図３に示した電圧−電流変換装置と同様にして変換され、温度依存した出力電流Ｉｏｕｔ１として出力ノード１４より出力される。
【００２８】
なお、第１の汎用装置４１から温度補償された電圧が出力される場合には、トランジスタＴＮ２を設けずに、第１の汎用装置４１の出力ノード４４をトランジスタＴＮ１のゲートに接続すれば良い。このようにした場合には、上述した説明と同様にして、温度補償された電圧に基づき、温度依存した出力電流Ｉｏｕｔ１を出力ノード１４より出力することができる。
【００２９】
また、温度補償された電流Ｉｒｅｆに基づいて、温度依存した出力電圧を出力ノード１４より出力するには、図５に示すように出力ノード１４と接地との間に抵抗Ｒｖ１、Ｒｖ２を直列に接続し、温度依存した出力電圧Ｖｏｕｔ１を出力するための出力ノード１５を出力ノード１４と抵抗Ｒｖ１との相互接続点に接続すれば良い。ここで、抵抗Ｒｖ１は負の温度係数を有する抵抗を用い、抵抗Ｒｖ２は正の温度係数を有する抵抗を用いて、抵抗Ｒｖ１と抵抗Ｒｖ２との合成抵抗における温度係数がゼロになるように構成することが望ましい。また、図５では、２つの抵抗Ｒｖ１、Ｒｖ２を一例として示しているがこれに限定されるものではない。
【００３０】
図６は、第１の実施形態における半導体装置１０の他の具体的な適用例を示す図であり、図６においてはＩｏｕｔ５が供給される温度特性を有する汎用回路を温度補償する温度補償装置６０を示している。汎用回路６５は温度補償された汎用装置である。
図６に示す温度補償装置６０は、電圧−電流変換装置６１、電流−電流変換装置６７、乗算回路６３、６６、６８、６９、７１、７２、及び加算回路６４、７０、７３により構成される。電圧−電流変換装置６１は、図３に示した電圧−電流変換装置と同様に構成され、電流−電流変換装置６７は、図４に示した電流−電流変換装置４０と同様に構成される。
【００３１】
乗算回路６３、６６、６８、６９、７１、７２は、０倍、１倍等を含む任意倍の演算処理を行い、例えば図３及び図４に示したトランジスタＴＰ１、ＴＰ２のゲート幅及びゲート長を調整することにより構成することができる。また、トランジスタＴＰ１、ＴＰ２として互いに同じ特性を有し、並列に接続されるトランジスタの数を調整することでも構成することができる。
【００３２】
例えば、トランジスタＴＰ１、ＴＰ２のゲート幅をＷ１、Ｗ２とし、ゲート長をＬ１、Ｌ２とすると、乗数（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）の乗算回路が構成される。また、例えばトランジスタＴＰ１、ＴＰ２として、並列に接続されるトランジスタの数をＭ１、Ｍ２とすると、乗数Ｍ２／Ｍ１の乗算回路が構成される。
加算回路６４、７０、７３は、図７（Ａ）に示すように構成される。なお、加算回路６４、７０、７３に代えて図７（Ｂ）に示すような減算回路を用いても良い。図７（Ａ）、（Ｂ）については後述する。
【００３３】
電圧−電流変換装置６１は、入力ノード６２より入力電圧Ｖｉｎ５が入力され、入力電圧Ｖｉｎ５に応じた出力電流Ｉａを乗算回路６３に出力する。乗算回路６３は、出力電流Ｉａに乗算処理を施した後、演算結果を加算回路６４に出力する。
乗算回路６６、６８は、汎用回路６５の出力電流Ｉｂが入力され、出力電流Ｉｂに乗算処理を施した後、演算結果を加算回路６４、７０にそれぞれ出力する。電流−電流変換装置６７は、出力電流Ｉｂが入力され、電流Ｉｂに応じた出力電流Ｉｃを乗算回路６９に出力する。乗算回路６９は、出力電流Ｉｃに乗算処理を施した後、演算結果を加算回路７０に出力する。
【００３４】
加算回路６４は、乗算回路６３、６６の演算結果を加算処理して乗算回路７１に出力する。同様に、加算回路７０は、乗算回路６８、６９の演算結果を加算処理して乗算回路７２に出力する。乗算回路７１、７２は、加算回路６４、７０の演算結果に乗算処理を施して加算回路７３に出力する。加算回路６４は、乗算回路７１、７２の演算結果を加算処理して得られた結果を出力電流Ｉｏｕｔ５として出力ノード７４より出力する。
【００３５】
したがって、例えば乗算回路６３、６６、６８、６９、７１、７２が、それぞれＡ１、Ａ２、Ａ３、Ａ４、Ａ５、Ａ６倍の乗算回路であるとすると、出力電流Ｉｏｕｔ５は、Iout5＝（A1×A5）Ia＋（A2×A5＋A3×A6）Ib＋（A4×A6）Icとなる。なお、図６において、温度補償装置６０は、汎用回路６５の出力電流Ｉｂをも用いて温度補償するように構成したが、電圧−電流変換装置６１と乗算回路６３とで構成し、汎用回路６５の出力電流Ｉｂを用いずに乗算回路６３での演算結果を出力電流Ｉｏｕｔ５として出力ノード７４より出力するようにしても良い。
【００３６】
図７（Ａ）、（Ｂ）は、電流の加算回路及び減算回路の一例をそれぞれ示す回路図である。
図７（Ａ）に示す加算回路は、４つのＰチャネルＭＯＳトランジスタＴＰ３〜ＴＰ６と、２つのＮチャネルＭＯＳトランジスタＴＮ３、ＴＮ４とにより構成される。トランジスタＴＰ３〜ＴＰ６のソースは、電源電圧を供給するための電源ノード６１に接続される。トランジスタＴＰ３、ＴＰ４のゲートは、トランジスタＴＰ３のドレインに接続され、トランジスタＴＰ５、ＴＰ６のゲートは、トランジスタＴＰ５のドレインに接続される。トランジスタＴＰ４、ＴＰ６のドレインは、出力電流Ｉｏｕｔ６１を出力するための出力ノード６５に共通接続される。
【００３７】
トランジスタＴＮ３、ＴＮ４のソースは、接地に対して接続された電源ノード６４に接続され、ゲートは、第１及び第２のバイアス電圧ＶＢ１、ＶＢ２を供給されるための入力ノード６２、６３にそれぞれ接続される。トランジスタＴＮ３、ＴＮ４のドレインは、トランジスタＴＰ３、ＴＰ５のドレインにそれぞれ接続される。
以上のように構成した加算回路は、入力ノード６２、６３を介して入力されるバイアス電圧ＶＢ１、ＶＢ２にそれぞれ応じた電流Ｉ６１、Ｉ６２を加算し、加算結果を出力電流Ｉｏｕｔ６１（＝Ｉ６１＋Ｉ６２）として出力ノード６５より出力する。
【００３８】
図７（Ｂ）に示す減算回路は、５つのＰチャネルＭＯＳトランジスタＴＰ７〜ＴＰ１１と、３つのＮチャネルＭＯＳトランジスタＴＮ５〜ＴＮ７とにより構成される。トランジスタＴＰ７〜ＴＰ１１のソースは、電源電圧を供給するための電源ノード６１’に接続される。トランジスタＴＰ７、ＴＰ８のゲートは、トランジスタＴＰ７のドレインに接続され、トランジスタＴＰ９のゲートは、自らのドレインに接続され、トランジスタＴＰ１０、ＴＰ１１のゲートは、トランジスタＴＰ１０のドレインに接続される。トランジスタＴＰ８のドレインは、トランジスタＴＰ１０のドレインに接続され、トランジスタＴＰ１１のドレインは、出力電流Ｉｏｕｔ６２を出力するための出力ノード６５’に接続される。
【００３９】
トランジスタＴＮ５〜ＴＮ７のソースは、接地に対して接続された電源ノード６４’に接続される。トランジスタＴＮ５のゲートは、第１のバイアス電圧ＶＢ１’を供給されるための入力ノード６２’に接続され、トランジスタＴＮ６、ＴＮ７のゲートは、第２のバイアス電圧ＶＢ２’を供給されるための入力ノード６３’に接続される。トランジスタＴＮ５、ＴＮ６、ＴＮ７のドレインは、トランジスタＴＰ７、ＴＰ９、ＴＰ１０のドレインにそれぞれ接続される。
【００４０】
以上のように構成した減算回路は、入力ノード６２’を介して入力されるバイアス電圧ＶＢ１’に応じた電流Ｉ６１’を、入力ノード６３’を介して入力されるバイアス電圧ＶＢ２’に応じた電流Ｉ６２’から減算し、減算結果を出力電流Ｉｏｕｔ６２として出力ノード６５’より出力する。例えば、トランジスタＴＮ６、ＴＮ７が、同じ特性（ゲート幅及びゲート長が互いに等しい。）を有する１つのトランジスタである場合には、出力電流Ｉｏｕｔ６２＝Ｉ６２’−Ｉ６１’になる。
【００４１】
図８は、図６に示した温度補償装置６０を用いて温度補償される温度特性を有する汎用回路の一例としての電流制御発振回路（ＩＣＯ回路）７５を示す回路図である。ＩＣＯ回路７５は、１つのＰチャネルＭＯＳトランジスタ、５つのＮチャネルＭＯＳトランジスタＴＮ８〜ＴＮ１２、３つの差動回路７６〜７８、及び入力される差動信号を１つの出力信号に変換して出力する差動シングル変換回路７９により構成される。ＩＣＯ回路７５は、電源ノード８０を介して電源電圧が供給され、電源ノード８２を介して接地に対して接続される。
ＩＣＯ回路７５は、入力ノード８１より入力電流Ｉｉｎ７が入力され、入力電流Ｉｉｎ７に応じた発振周波数の出力信号Ｆｏｕｔ７を出力ノード８３より出力する。
【００４２】
図９は、図８に示したＩＣＯ回路７５における入力電流−発振周波数特性の温度依存を示す図であり、横軸は入力電流Ｉｉｎ７［Ａ］であり、縦軸は出力信号Ｆｏｕｔ７の発振周波数［Ｈｚ］である。また、図９において、ＴHは高温での入力電流−発振周波数特性を示し、ＴLは低温での入力電流−発振周波数特性を示す。
【００４３】
図９に示すように、出力信号Ｆｏｕｔ７の発振周波数は、高温時よりも低温時の方が高くなる。この原因としては、図２（Ａ）に示したような電流電圧特性において点Ａよりも入力電圧が高い領域で動作しているトランジスタが存在すること、導体（温度の上昇にともない抵抗値が増加する。）の配線による影響等がある。
【００４４】
そこで、図１０に示すように、ＩＣＯ回路７５の前段に図６に示した温度補償回路６０を接続して、電圧制御発振回路（ＶＣＯ回路）を構成する。そして、温度補償回路６０は、入力ノード６２より入力される入力電圧Ｖｉｎ５に基づいて、温度依存した出力電流Ｉｏｕｔ５を生成し、ＩＣＯ回路７５に出力する。出力電流Ｉｏｕｔ５は、任意の入力電圧Ｖｉｎ５のとき、ＩＣＯ回路７５が温度にかかわらず同じ発振周波数の出力信号Ｆｏｕｔ７を出力する電流値にする。例えば、温度補償回路６０は、低温時よりも高温時の方が入力電圧Ｖｉｎ５における出力電流Ｉｏｕｔ５が大きくなるようにする。
【００４５】
上述のように、温度補償回路６０は、ＩＣＯ回路７５における入力電流−発振周波数特性に対して適切な温度依存を示す出力電流Ｉｏｕｔ５を出力することで、ＩＣＯ回路７５とほぼ逆の温度特性を実現し、ＩＣＯ回路７５における入力電流−発振周波数特性の温度依存をほぼ打ち消すことが可能になる。したがって、ＩＣＯ回路７５の前段に温度補償回路６０を接続することで、出力信号Ｆｏｕｔ７の発振周波数が温度変動に対して変動しがたいＶＣＯ回路を構成することができる。
【００４６】
なお、上述した説明では、図６に示した温度補償装置６０により温度補償される汎用回路（装置）としてＩＣＯ回路７５を一例として示したが、温度補償される汎用回路（装置）はＩＣＯ回路７５に限らず、温度特性を有する回路（装置）であれば良い。温度補償装置６０から出力される温度依存した電流あるいは電圧を、温度補償される汎用回路（装置）のバイアス電流あるいはバイアス電圧とすれば良い。
【００４７】
図１１は、図１０に示したようなＶＣＯ回路におけるゲイン調整に係る回路の一例を示す図である。この図１１において、図１に示した回路構成要素等と同一の機能を有する回路構成要素等には同一の符号を付し、重複する説明は省略する。
【００４８】
図１１において、ＴＰ１３〜ＴＰ１７はＰチャネルＭＯＳトランジスタであり、ＴＮ１３、ＴＮ１４はＮチャネルＭＯＳトランジスタである。トランジスタＴＰ１３〜ＴＰ１７のソースは第１の電源ノード１１に接続され、トランジスタＴＰ１３〜ＴＰ１５のドレインは、トランジスタＴＮ１３のドレインに接続される。トランジスタＴＰ１３のゲートはトランジスタＴＰ１のドレインに接続され、トランジスタＴＰ１４、ＴＰ１５のゲートは、直列に接続されたスイッチＳＷ１ａ、ＳＷ１ｂの相互接続点、直列に接続されたスイッチＳＷ２ａ、ＳＷ２ｂの相互接続点にそれぞれ接続される。
【００４９】
トランジスタＴＰ１６、ＴＰ１７のゲートは、トランジスタＴＰ１６のドレインに接続され、トランジスタＴＰ１７のドレインは出力電流ＩｏｕｔＡを出力する出力ノード１１４に接続される。トランジスタＴＮ１３、ＴＮ１４のゲートは、トランジスタＴＮ１３のドレインに接続され、トランジスタＴＮ１４のドレインは、トランジスタＴＰ１６のドレインに接続される。
【００５０】
スイッチＳＷ１ａ、ＳＷ１ｂ、ＳＷ２ａ、ＳＷ２ｂは、入力ノード１１１より入力される２ビットの制御信号Ｓｉｎにより制御され、供給される制御信号がロウレベルのときに閉じる。制御信号Ｓｉｎの下位１ビット目（ＬＳＢ）Ｓ（１）は、スイッチＳＷ１ａに供給されるとともに、インバータ１１３を介してスイッチＳＷ１ｂに供給される。同様に、制御信号Ｓｉｎの２ビット目Ｓ（２）は、スイッチＳＷ２ａに供給されるとともに、インバータ１１２を介してスイッチＳＷ２ｂに供給される。
【００５１】
したがって、制御信号Ｓｉｎの下位１ビット目Ｓ（１）の値が“０”のときには、トランジスタＴＰ１４がオフ状態になり、値が“１”のときにはトランジスタＴＰ１４が動作状態になる。同様に、制御信号Ｓｉｎの２ビット目Ｓ（２）の値が“０”のときには、トランジスタＴＰ１５がオフ状態になり、値が“１”のときにはトランジスタＴＰ１５が動作状態になる。
【００５２】
ここで、トランジスタＴＰ１、ＴＰ１３〜ＴＰ１５において、トランジスタＴＰ１、ＴＰ１３、ＴＰ１４は１つのトランジスタで構成され、トランジスタＴＰ１５のみが並列に接続された２つのトランジスタで構成されているとする。また、トランジスタＴＰ１、ＴＰ１３〜ＴＰ１５を構成する各トランジスタのゲート幅及びゲート長は等しいものとする。
【００５３】
このとき、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における出力電流ＩｏｕｔＡの電流比（値“０”のときを１とする。）は、１：２：３：４（値“０”から順に示してある。）である。また、値“０”〜“３”のときの出力電流ＩｏｕｔＡは、温度依存した電流Ｉ１１に応じた電流値であるので、制御信号Ｓｉｎにより出力電流ＩｏｕｔＡとして出力される温度依存した電流を調整することができる。ここで、ＶＣＯ回路のゲインは、図１２に示すように入力電圧１Ｖの変化したときの発振周波数の変化量Ｇ１である。したがって、図１１に示すように回路を構成することで、入力電圧Ｖ１の変化量ΔＶ１に対する出力電流ＩｏｕｔＡの変化量ΔＩｏｕｔＡを容易に調整することができる。さらに、出力電流ＩｏｕｔＡをＩＣＯ回路７５における入力電流Ｉｉｎ７にすることにより、図１０に示したＶＣＯ回路のゲインを調整することができる。
【００５４】
上述したＶＣＯ回路のゲイン調整回路での制御信号Ｓｉｎの値（以下、「制御値」と称す。）にて、温度補償の調整方法について説明する。
図１３は、温度補償調整での制御値の調整方法を示すフローチャートである。図１３においては、高温でのウエハー試験（以下、「高温ＰＰ」と称す。）及び常温でのウエハー試験（以下、「常温ＰＰ」と称す。）によりそれぞれ得られた試験結果に基づいて制御値を決定することにより、温度補償を微調整する方法を一例として示している。
【００５５】
まず、高温ＰＰにて、予め例えばＶＣＯ回路への入力電圧Ｖｉｎ５を１Ｖとし、ＶＣＯ回路が出力する出力信号Ｆｏｕｔ７の発振周波数を測定する。高温ＰＰにより得られた測定結果は、当該ＶＣＯ回路を有するチップの位置を示すウエハーでのＸ，Ｙ座標とともに記録媒体等に記録しておく。
【００５６】
次に、当該ＶＣＯ回路に対して常温ＰＰを行う際、まず、ステップＳ１にて、同じチップを用いた高温ＰＰでの測定結果（試験データ）を読み込む。高温ＰＰでの測定結果は、測定結果とともに記録したウエハーでのＸ，Ｙ座標に基づいて記録媒体等から読み出す。この読み込んだ高温ＰＰでの測定結果をＤ１とする。
【００５７】
ステップＳ２にて、入力電圧Ｖｉｎ５を１ＶとしてＶＣＯ回路に印加するとともに、変数Ｘの値を“０”にし、制御値ＳＣ１として変数Ｘを与える。ステップＳ３にて、上記条件でのＶＣＯ回路が出力する出力信号Ｆｏｕｔ７の発振周波数を測定する。ステップＳ３において得られた常温ＰＰでの測定結果をＤ２とする。
【００５８】
ステップＳ４にて、高温ＰＰの測定結果Ｄ１と常温ＰＰでの測定結果Ｄ２との差分を求め、それが要求された性能値Ｔ＿ＳＰＥＣ（例えば、発振周波数の差の許容値）を満足するか否かを判断する。上記判断の結果、測定結果Ｄ１と測定結果Ｄ２との差分が性能値Ｔ＿ＳＰＥＣを満足しない場合には、ステップＳ５にて変数Ｘの値を１増加させる。
【００５９】
続いて、ステップＳ６にて変数Ｘの値が適切であるか否か、つまり制御値ＳＣ１として入力可能な値であるか否かを判断する。上記判断の結果、変数Ｘの値が制御値ＳＣ１として入力可能な値より大きい場合には、ＦＡＩＬ（制御不可）として終了する。ステップＳ６での判断の結果、変数Ｘの値が制御値ＳＣ１として入力可能な値である場合には、制御値ＳＣ１として変数Ｘを再び与え、上述したステップＳ３以降の処理を再び行う。
【００６０】
また、上記ステップＳ４での判断の結果、測定結果Ｄ１と測定結果Ｄ２との差分が性能値Ｔ＿ＳＰＥＣを満足する場合には、ステップＳ７にて、チップに組み込まれている例えばＥＥＰＲＯＭ等の不揮発性メモリに変数Ｘの値（制御値ＳＣ１）を書き込み、処理を正常終了する。なお、不揮発性メモリをチップに組み込まずに、ヒューズ等を設けてレーザー光あるいは過電流により切断し、変数Ｘの値（制御値ＳＣ１）に応じた状態を保持するようにしても良い。
【００６１】
なお、上述した説明では、各トランジスタＴＰ１、ＴＰ１３、ＴＰ１４、ＴＰ１５を構成する並列接続されたトランジスタの数の比を１：１：１：２としたが、トランジスタの数の比を１：１：０．１：０．２とすると、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における出力電流ＩｏｕｔＡの電流比（値“０”のときを１とする。）は、１．０：１．１：１．２：１．３になる。これにより、入力電圧Ｖ１に対する出力電流ＩｏｕｔＡをより細かく微調整することができる。
【００６２】
また、例えば、上述した調整方法を図６に示した温度補償回路６０内の任意の乗算回路６３、６６、６８、６９、７１、７２に適用することで、製造後であっても制御信号Ｓｉｎにより入力電圧に対する出力電流を調整することが可能になる。これにより、例えば温度補償回路６０等においてＭＯＳトランジスタや抵抗の特性にばらつきがあったとしても、これらを補正し入力電圧に応じて適切な出力電流を出力することができる。
【００６３】
また、上述した説明では、トランジスタＴＰ１４、ＴＰ１５の動作状態を制御信号Ｓｉｎに基づいて制御することで、入力電圧Ｖ１に応じた出力電流ＩｏｕｔＡを調整するように構成しているが、これに限定されるものではなく、抵抗Ｒ１の値を制御しても同様に入力電圧Ｖ１に応じた出力電流ＩｏｕｔＡを調整することができる。
【００６４】
例えば、図１４に示すように抵抗Ｒ１を直列に接続された抵抗ＲＣ１、ＲＣ２、ＲＣ３により構成し、制御信号Ｓｉｎに基づいてスイッチＳＷ１、ＳＷ２により抵抗ＲＣ２、ＲＣ３を作用させるか否かを制御する。なお、スイッチＳＷ１、ＳＷ２は、制御信号Ｓｉｎの１ビット目Ｓ（１）、２ビット目Ｓ（２）がロウレベル（“０”）のときに閉じる。また、ノード１４１はトランジスタＴＮ１のドレインに接続され、ノード１４２は第２の電源ノード１３に接続される。
【００６５】
ここで、例えば抵抗値の比がＲＣ１：ＲＣ２：ＲＣ３＝１：０．２：０．１の場合には、制御信号Ｓｉｎの値“０”、“１”、“２”、“３”における合成抵抗値の比が１．０：１．１：１．２：１．３になるので、出力電流ＩｏｕｔＡを調整することができる。
【００６６】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。
図１５は、本発明の第２の実施形態による半導体装置１０’を適用した電圧−電流変換装置の一例を示す回路図である。
第２の実施形態における電圧−電流変換装置は、半導体装置１０’及びＮチャネルＭＯＳトランジスタＴＮ２’により構成される。半導体装置１０’は、ＰチャネルＭＯＳトランジスタＴＰ１’、ＮチャネルＭＯＳトランジスタＴＮ１’及び抵抗Ｒ１’を有する。半導体装置１０’は、第１の電源ノード１１’を介して電源電圧が供給されるとともに、入力ノード１２’を介して入力電圧Ｖ１が供給され、第２の電源ノード１３’を介して接地（グランド電位（ＧＮＤ））に対して接続される。
【００６７】
トランジスタＴＰ１’のソースは、他端が第１の電源ノード１１’に接続された抵抗Ｒ１’に接続される。トランジスタＴＰ１’のゲートは入力ノード１２’に接続され、ドレインはトランジスタＴＮ１’のドレインに接続される。トランジスタＴＮ１’のソースは第２の電源ノード１３’に接続され、ゲートはドレインに接続される。また、抵抗Ｒ１’は、第１の実施形態における抵抗Ｒ１に相当するものであり、負の温度係数を有する。
【００６８】
また、トランジスタＴＮ２’のソースは第１の電源ノード１１’に接続され、ドレインが出力ノード１４’に接続され、ゲートがトランジスタＴＮ１’のゲートに接続される。出力ノード１４’は、出力電流Ｉｏｕｔ１を外部に出力するためのものである。
【００６９】
図１５に示すように半導体装置１０’を構成しても、上述した第１の実施形態における半導体装置１０と同様の効果が得られる。また、半導体装置１０’を用いた電圧−電流変換装置も、図３に示した第１の実施形態における電圧−電流変換装置と同様の効果が得られる。
【００７０】
なお、上述した第１及び第２の実施形態では、半導体装置１０、１０’がそれぞれ有する抵抗Ｒ１、Ｒ１’は１つであるが、これに限定されるものではなく、任意の数の抵抗を用いても良い。
例えば、上述した図１４と同様に抵抗Ｒ１を直列接続された負の温度係数を有する抵抗ＲＣ１と、正の温度係数を有する抵抗ＲＣ２、ＲＣ３により構成することで、抵抗Ｒ１に相当する抵抗ＲＣ１、ＲＣ２、ＲＣ３による合成抵抗の負の温度係数を適切に制御することができる。さらに、製造後であっても、上述したゲインの調整方法と同様にして、抵抗ＲＣ１、ＲＣ２、ＲＣ３による合成抵抗の負の温度係数を制御信号Ｓｉｎにより制御することができる。これにより、ＭＯＳトランジスタや抵抗の特性にばらつきを補正して、入力電圧に応じた適切な出力電流を出力することができる。
【００７１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００７２】
（付記１）ゲートとドレインとが接続され、ソースが第１の電源に接続された第１のトランジスタと、
ドレインが上記第１のトランジスタのドレインに接続され、ゲートに入力電圧が供給される第２のトランジスタと、
負の温度係数を有し、一端が上記第２のトランジスタのソースに接続され、他端が上記第１の電源とは異なる第２の電源に接続された抵抗とを備えることを特徴とする半導体装置。
（付記２）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、任意の上記入力電圧における第１の温度でのドレイン電流を上記第１の温度より低い第２の温度でのドレイン電流より大きくする抵抗値を有することを特徴とする付記１に記載の半導体装置。
（付記３）上記抵抗は、弱反転領域、強反転領域、及び速度飽和領域のすべての領域にて、任意の上記入力電圧における第１の温度でのドレイン電流と、上記第１の温度より低い第２の温度でのドレイン電流との大小関係を保持する抵抗値を有することを特徴とする付記１に記載の半導体装置。
（付記４）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、上記第１の温度でのドレイン電流と上記第２の温度でのドレイン電流との差を略一定にする抵抗値を有することを特徴とする付記３に記載の半導体装置。
（付記５）上記抵抗は、強反転領域及び速度飽和領域の少なくとも一方の領域にて、上記入力電圧の変化に対する上記第１の温度でのドレイン電流の変化割合と上記第２の温度でのドレイン電流の変化割合とを略等しくする抵抗値を有することを特徴とする付記３に記載の半導体装置。
（付記６）ソースが上記第１の電源に接続され、ゲートが上記第１のトランジスタのドレインに接続され、ドレインが出力ノードに接続された第３のトランジスタをさらに備えることを特徴とする付記１に記載の半導体装置。
（付記７）上記第１のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第１の電源の電位は電源電圧であり、上記第２の電源の電位は接地電位であることを特徴とする付記１に記載の半導体装置。
（付記８）上記第１のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第１の電源の電位は接地電位であり、上記第２の電源の電位は電源電圧であることを特徴とする付記１に記載の半導体装置。
（付記９）上記第１及び第３のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第１の電源の電位は電源電圧であり、上記第２の電源の電位は接地電位であることを特徴とする付記６に記載の半導体装置。
（付記１０）上記第１及び第３のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第１の電源の電位は接地電位であり、上記第２の電源の電位は電源電圧であることを特徴とする付記６に記載の半導体装置。
（付記１１）上記第２のトランジスタのゲートに、温度補償された回路より入力電圧又は入力電流が供給され、上記出力ノードから温度依存した出力電流又は出力電圧を出力することを特徴とする付記６に記載の半導体装置。
（付記１２）上記温度補償された回路より供給される入力電流及び上記温度依存した出力電流に、任意の四則演算処理を施す演算回路をさらに備えることを特徴とする付記１１に記載の半導体装置。
（付記１３）上記演算回路は、複数の乗算回路と複数の加算回路とを備えることを特徴とする付記１２に記載の半導体装置。
（付記１４）上記出力ノードから出力される温度依存した出力電流又は出力電圧に基づいて、温度特性を有する回路を温度補償する電流又は電圧を生成することを特徴とする付記６に記載の半導体装置。
（付記１５）温度補償された回路より供給される入力電流及び上記出力ノードから出力される温度依存した出力電流に、任意の四則演算処理を施す演算回路をさらに備えることを特徴とする付記６に記載の半導体装置。
（付記１６）温度補償された回路より供給される入力電流又は入力電圧、及び上記出力ノードから出力される温度依存した出力電流又は出力電圧に基づいて、温度特性を有する回路を温度補償する電流又は電圧を生成することを特徴とする付記６に記載の半導体装置。
（付記１７）生成した上記温度特性を有する回路を温度補償する電流又は電圧を、上記温度特性を有する回路のバイアス電流又はバイアス電圧として供給することを特徴とする付記１６に記載の半導体装置。
（付記１８）互いに異なる温度にて試験を行って得られた試験結果に基づいて、上記温度特性を有する回路を温度補償する電流又は電圧を調整可能にしたことを特徴とする付記１６に記載の半導体装置。
（付記１９）上記温度特性を有する回路を温度補償する電流又は電圧を調整するための外部から制御可能な調整回路をさらに備えることを特徴とする付記１８に記載の半導体装置。
（付記２０）上記付記１２に記載の半導体装置と、
温度特性を有する発振回路とを備え、
上記半導体装置にて生成された電流又は電圧を上記発振回路に供給し、上記発振回路の出力信号の発振周波数を温度補償することを特徴とする温度補償発振装置。
（付記２１）上記半導体装置にて生成される電流又は電圧を制御信号に基づいて制御し、上記発振回路のゲインを調整可能にしたことを特徴とする付記２０に記載の温度補償発振装置。
（付記２２）上記抵抗は、少なくとも１つの負の温度係数を有する第１の抵抗素子と、少なくとも１つの正の温度係数を有する第２の抵抗素子とからなることを特徴とする付記１に記載の半導体装置。
（付記２３）互いに異なる温度にて試験を行って得られた試験結果に基づいて、上記第１の抵抗素子と上記第２の抵抗素子との比率を制御可能にしたことを特徴とする付記２２に記載の半導体装置。
【００７３】
【発明の効果】
以上、説明したように本発明によれば、高温時に電流が流れ易い特性を得ることができ、第２のトランジスタのゲートに供給される入力電圧に応じた高温時及び低温時のドレイン電流の大小関係が弱反転領域以外の領域においても逆転しないようにすることができる。したがって、ＭＯＳトランジスタの任意の動作領域にて温度に依存した出力電流又は出力電圧を得ることができる。
【００７４】
また、ＭＯＳトランジスタの任意の動作領域にて温度に依存した出力電流又は出力電圧を得ることができるので、第１及び第２のトランジスタを弱反転領域以外の動作領域で動作させ、温度補償する回路が有する温度特性とほぼ逆の温度特性の電流又は電圧を生成することができ、当該回路が有する温度特性を打ち消し温度補償することができる。
【図面の簡単な説明】
【図１】第１の実施形態による半導体装置の原理を示す図である。
【図２】第１の実施形態による半導体装置における電流電圧特性の温度依存を説明するための図である。
【図３】第１の実施形態による半導体装置を適用した電圧−電流変換装置の一構成例を示す回路図である。
【図４】第１の実施形態における半導体装置の具体的な適用例を示す図である。
【図５】電圧出力回路の一例を示す図である。
【図６】第１の実施形態における半導体装置の他の具体的な適用例を示す図である。
【図７】電流加算回路及び電流減算回路の一例を示す回路図である。
【図８】電流制御発振回路を示す回路図である。
【図９】図８に示した電流制御発振回路における入力電流−発振周波数特性の温度依存を示す図である。
【図１０】第１の実施形態における半導体装置を適用した温度補償発振回路の構成例を示す図である。
【図１１】図１０に示したような電圧制御発振回路におけるゲイン調整に係る回路の一例を示す図である。
【図１２】電圧制御発振回路におけるゲインを説明するための図である。
【図１３】温度補償調整での制御値の調整方法を示すフローチャートである。
【図１４】温度補償調整に係る回路の他の例を示す図である。
【図１５】第２の実施形態による半導体装置を適用した電圧−電流変換装置の一例を示す回路図である。
【符号の説明】
１０ 半導体装置
１１、１３ 電源ノード
１２ 入力ノード
ＴＰ１ ＰチャネルＭＯＳトランジスタ
ＴＮ１ ＮチャネルＭＯＳトランジスタ
Ｒ１ 抵抗
Claims (9)
- ゲートとドレインとが接続され、ソースが第１の電源に接続された第１のトランジスタと、
ドレインが上記第１のトランジスタのドレインに接続され、ゲートに入力電圧が供給される第２のトランジスタと、
負の温度係数を有し、一端が上記第２のトランジスタのソースに接続され、他端が上記第１の電源とは異なる第２の電源に接続された抵抗とを備え、
上記抵抗は、上記第１及び第２のトランジスタの強反転領域及び速度飽和領域の少なくとも一方の領域にて、任意の上記入力電圧における第１の温度でのドレイン電流を上記第１の温度より低い第２の温度でのドレイン電流より大きくする抵抗値を有することを特徴とする半導体装置。 - ゲートとドレインとが接続され、ソースが第１の電源に接続された第１のトランジスタと、
ドレインが上記第１のトランジスタのドレインに接続され、ゲートに入力電圧が供給される第２のトランジスタと、
負の温度係数を有し、一端が上記第２のトランジスタのソースに接続され、他端が上記第１の電源とは異なる第２の電源に接続された抵抗とを備え、
上記抵抗は、上記第１及び第２のトランジスタの弱反転領域、強反転領域、及び速度飽和領域のすべての領域にて、任意の上記入力電圧における第１の温度でのドレイン電流と、上記第１の温度より低い第２の温度でのドレイン電流との大小関係を保持する抵抗値を有することを特徴とする半導体装置。 - ソースが上記第１の電源に接続され、ゲートが上記第１のトランジスタのドレインに接続され、ドレインが出力ノードに接続された第３のトランジスタをさらに備えることを特徴とする請求項１又は２に記載の半導体装置。
- 上記第１及び第３のトランジスタは、ＰチャネルＭＯＳトランジスタであり、上記第２のトランジスタは、ＮチャネルＭＯＳトランジスタであり、上記第１の電源の電位は電源電圧であり、上記第２の電源の電位は接地電位であることを特徴とする請求項３に記載の半導体装置。
- 上記第２のトランジスタのゲートに、温度補償された回路より入力電圧又は入力電流が供給され、上記出力ノードから温度依存した出力電流又は出力電圧を出力することを特徴とする請求項３又は４に記載の半導体装置。
- 上記温度補償された回路より供給される入力電流及び上記温度依存した出力電流に、任意の四則演算処理を施す演算回路をさらに備えることを特徴とする請求項５に記載の半導体装置。
- 温度補償された回路より供給される入力電流又は入力電圧、及び上記出力ノードから出力される温度依存した出力電流又は出力電圧に基づいて、温度特性を有する回路を温度補償する電流又は電圧を生成することを特徴とする請求項３に記載の半導体装置。
- 上記請求項６に記載の半導体装置と、
温度特性を有する発振回路とを備え、
上記半導体装置にて生成された電流又は電圧を上記発振回路に供給し、上記発振回路の出力信号の発振周波数を温度補償することを特徴とする温度補償発振装置。 - 上記半導体装置にて生成される電流又は電圧を制御信号に基づいて制御し、上記発振回路のゲインを調整可能にしたことを特徴とする請求項８に記載の温度補償発振装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024169A JP4276450B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置、温度補償発振装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003024169A JP4276450B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置、温度補償発振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004234477A JP2004234477A (ja) | 2004-08-19 |
| JP4276450B2 true JP4276450B2 (ja) | 2009-06-10 |
Family
ID=32952772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003024169A Expired - Fee Related JP4276450B2 (ja) | 2003-01-31 | 2003-01-31 | 半導体装置、温度補償発振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4276450B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262348A (ja) | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | 半導体回路 |
| EP1865398A1 (en) * | 2006-06-07 | 2007-12-12 | Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH | A temperature-compensated current generator, for instance for 1-10V interfaces |
| JP5490549B2 (ja) * | 2010-01-22 | 2014-05-14 | ローム株式会社 | 半導体集積回路およびそれを用いた差動増幅器およびバッファアンプ |
-
2003
- 2003-01-31 JP JP2003024169A patent/JP4276450B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004234477A (ja) | 2004-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7564289B2 (en) | Voltage level shift circuit and semiconductor integrated circuit | |
| US7391276B2 (en) | Oscillation apparatus capable of compensating for fluctuation of oscillation frequency | |
| EP0349272A2 (en) | Level conversion circuit having capability of supplying output signal with controlled logical level | |
| US20070046357A1 (en) | Level shift circuit and semiconductor device | |
| JP2917877B2 (ja) | 基準電流発生回路 | |
| US20050184805A1 (en) | Differential amplifier circuit | |
| US7154981B2 (en) | Termination circuit | |
| US6897714B2 (en) | Reference voltage generating circuit | |
| JP4276450B2 (ja) | 半導体装置、温度補償発振装置 | |
| US6759878B2 (en) | Voltage comparator circuit and substrate bias adjusting circuit using same | |
| US7262638B2 (en) | Current sense amplifier | |
| US6853256B2 (en) | Voltage controlled oscillator with reference current generator | |
| JP5120154B2 (ja) | 信号形成回路 | |
| US7148734B2 (en) | Analog level shifter | |
| US7095270B2 (en) | Voltage supplying apparatus | |
| US7098825B2 (en) | Fixed offset digital-to-analog conversion device and method | |
| JP3024645B1 (ja) | 定電圧発生回路 | |
| US8487648B2 (en) | Semiconductor integrated circuit | |
| JP2950093B2 (ja) | 半導体集積回路装置 | |
| US20090108950A1 (en) | Oscillation control apparatus and oscillator | |
| US10498231B2 (en) | Charge pump circuitry | |
| JP2008135834A (ja) | オペアンプ回路 | |
| US7129774B1 (en) | Method and apparatus for generating a reference signal | |
| US11714440B2 (en) | Semiconductor device and voltage generation method | |
| JP2001325033A (ja) | 定電流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060123 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081125 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090123 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090217 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090306 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |