JP4275335B2 - Display unit and imaging apparatus - Google Patents
Display unit and imaging apparatus Download PDFInfo
- Publication number
- JP4275335B2 JP4275335B2 JP2001348621A JP2001348621A JP4275335B2 JP 4275335 B2 JP4275335 B2 JP 4275335B2 JP 2001348621 A JP2001348621 A JP 2001348621A JP 2001348621 A JP2001348621 A JP 2001348621A JP 4275335 B2 JP4275335 B2 JP 4275335B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- semiconductor device
- converter
- image signal
- display unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 61
- 239000004065 semiconductor Substances 0.000 claims description 49
- 238000006243 chemical reaction Methods 0.000 claims description 39
- 238000012937 correction Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 8
- 238000012545 processing Methods 0.000 description 22
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 230000006837 decompression Effects 0.000 description 6
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000005375 photometry Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Studio Devices (AREA)
- Liquid Crystal (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、表示ユニット及び撮像装置に関する。特に本発明は、複数の表示画素を有する表示ユニットに関する。
【0002】
【従来の技術】
従来、表示装置は、表示装置の画素数に見合った画素数の画像信号が入力されていた。また撮像装置は、このような表示装置を搭載していた。
【0003】
【発明が解決しようとする課題】
この場合、表示装置に適した画像信号を生成する回路を表示装置とは別に実装しなければならない。従って、部品の数が多くなっていた。
【0004】
そこで本発明は、上記の課題を解決することのできる表示ユニット及び撮像装置を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【0005】
【課題を解決するための手段】
即ち、本発明の第1の形態によると、複数の表示画素を有する表示ユニットであって、複数の画素信号によって構成される画像信号に基づいて画像を表示する表示部と、デジタル信号の画像信号をアナログ信号の画像信号に変換して、駆動回路に出力するD/Aコンバータと、D/Aコンバータが出力した画像信号に基づいて、表示部の垂直または水平の方向に配列された表示画素を駆動する第1の駆動回路とを有する第1の半導体デバイスと、方向と異なる方向に配列された表示画素を駆動する第2の駆動回路を形成する第2の半導体デバイスとを備える。
【0006】
第2の半導体デバイスは、第2の駆動回路に電圧を提供するDC/DCコンバータをさらに有してもよい。第2の半導体デバイスは、第2の駆動回路に平均電圧を提供する回路をさらに有してもよい。
【0007】
第1の半導体デバイスは、デジタル信号の画像信号をガンマ補正するガンマ補正部をさらに有してもよい。第1の半導体デバイス及び第2の半導体デバイスは、透過基板上に設けられてもよい。
【0008】
透過基板上に、水平同期信号及び画像信号を入力する入力部と、入力部が入力した水平同期信号及び画像信号を第1の半導体デバイスに出力する配線パターンとが設けられていてもよい。
【0009】
第1の半導体デバイスは、入力部が画像信号を入力するタイミングを設定するタイミング設定部をさらに有してもよい。第1の半導体デバイスは、水平同期信号に基づいて垂直同期信号を生成する垂直同期信号生成部をさらに有してもよい。
【0010】
第1の半導体デバイスは、入力部が入力した画像信号に含まれる画素信号の数を変換する画素数変換部をさらに有してもよい。第1の半導体デバイスにおいて、画素数変換部は、第1の駆動回路より入力部に近い位置に設けられていてもよい。
【0011】
第1の半導体デバイスにおいて、画素数変換部は、D/Aコンバータより入力部に近い位置に設けられていてもよい。
【0012】
本発明の第2の形態によると、複数の表示画素を有する表示ユニットであって、複数の画素信号によって構成される画像信号に基づいて画像を表示する表示部と、デジタル信号の画像信号をアナログ信号の画像信号に変換して、駆動回路に出力するD/Aコンバータと、D/Aコンバータが出力した画像信号に基づいて、表示部の垂直または水平の方向に配列された表示画素を駆動する第1の駆動回路と、前記方向と異なる方向に配列された表示画素を駆動する第2の駆動回路とを形成する半導体デバイスとを備える。
【0013】
本発明の第3の形態によると、複数の表示画素を有する表示ユニットを備える撮像装置であって、画像を撮像する撮像部と、撮像部が撮像した画像を格納する格納部と、画像メモリに格納された画像を表示する表示ユニットとを備え、表示ユニットは、複数の画素信号によって構成される画像信号に基づいて画像を表示する表示部と、デジタル信号の画像信号をアナログ信号の画像信号に変換して、駆動回路に出力するD/Aコンバータと、D/Aコンバータが出力した画像信号に基づいて、表示部の垂直または水平の方向に配列された表示画素を駆動する第1の駆動回路とを有する第1の半導体デバイスと、方向と異なる方向に配列された表示画素を駆動する第2の駆動回路を形成する第2の半導体デバイスとを備える。
【0014】
本発明の第4の形態によると、複数の表示画素を有する表示部を駆動する半導体デバイスであって、複数の画素信号によって構成される画像信号をガンマ補正するガンマ補正部と、デジタル信号の画像信号をアナログ信号の画像信号に変換して、駆動回路に出力するD/Aコンバータと、D/Aコンバータが出力した画像信号に基づいて、表示部の垂直または水平の方向に配列された表示画素を駆動する駆動回路とを有する。
【0015】
なお上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又発明となりうる。
【0016】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態はクレームにかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0017】
図1は、第1の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、レイアウトを示す概略図である。デジタルカメラ10は、撮像部20と、格納部120と、表示ユニット100とを備える。撮像部20は、画像を撮像し、撮像した画像を格納部120に格納する。表示ユニット100は、格納部120に格納されている画像信号に従って画像を表示する。
【0018】
表示ユニット100は、入力部122と、画素数変換部124と、第1の駆動回路126と、D/Aコンバータ128と、第2の駆動回路130と、DC/DCコンバータ132と、表示部134と、ガンマ補正部136と、垂直同期信号生成部138と、タイミング設定部140と、平均電圧生成回路142とを有する。
【0019】
第1の駆動回路126は、画素数変換部124、ガンマ補正部136、D/Aコンバータ128、垂直同期信号生成部138、及びタイミング設定部140と、同一の第1の半導体デバイス144上に一体に形成される。
【0020】
第2の駆動回路130は、DC/DCコンバータ132及び平均電圧生成回路142と同一の第2の半導体デバイス146上に一体に形成される。
【0021】
このようにDC/DCコンバータ132及び平均電圧生成回路142を、第2の半導体デバイス146上に第2の駆動回路130と一体に形成し、また画素数変換部124、ガンマ補正部136、D/Aコンバータ128、垂直同期信号生成部138、及びタイミング設定部140を、第1の半導体デバイス144上に第1の駆動回路126と一体に形成することにより、表示ユニット100を小型化することができる。また回路の設計を簡易化することができる。
【0022】
表示部134は、フルカラー画像を表示する。表示部134は、例えば液晶表示素子が用いられる。液晶表示素子としては、例えばコレステリック液晶が用いられる。コレステリック液晶は、ガラスや透明樹脂等、可視光を透過する透過基板間に挟持される。透明基板の表裏面には、複数の透明電極がマトリックス状に形成されている。電極が交差する部分に電圧が印加され、1画素を構成する。液晶表示素子は、電圧が印加されると選択反射状態になり、特定の波長の光線のみを強く反射する。液晶表示素子は、赤色の選択反射状態と透明状態との切り替えにより赤色を表示する赤色層と、緑色の選択反射状態と透明状態との切り替えにより緑色を表示する緑色層と、青色の選択反射状態と透明状態との切り替えにより青色を表示する青色層とを積層したものである。
【0023】
表示部134は、例えばアクティブマトリックス駆動法により駆動する。表示部134には、画素毎にスイッチング素子が設けられる。スイッチング素子は、例えば薄膜トランジスタまたは薄膜ダイオードから構成される。スイッチング素子は、表示部134の液晶表示素子に駆動電圧を印加する。第2の駆動回路130は、表示部134のスイッチング素子をオン状態またはオフ状態にする。第1の駆動回路126は、第2の駆動回路130に同期してスイッチング素子に画像信号に基づいた電圧を印加する。
【0024】
入力部122は、複数の画素信号によって構成される画像信号を、水平同期信号とともに格納部120から入力する。入力部122は、入力した画像信号を画素数変換部124に送る。また入力部122は、入力した水平同期信号を垂直同期信号生成部138に送る。
【0025】
画素数変換部124は、受け取った画像信号に含まれる画素信号の数を減じる。撮像部20が撮像した画像信号に含まれる画素信号の数は、表示部134が表示する画素信号の数より多い。そこで画素数変換部124は、撮像部20が撮像した画像信号に含まれる画素信号の数を、表示部134に表示させる画素信号の数に減じる。画素数変換部124は、画素信号の数を減じた画像信号をガンマ補正部136に送る。
【0026】
ガンマ補正部136は、画素数変換部124から受け取った画像信号の濃度階調変換を、例えばLUT(ルックアップテーブル)を用いて行う。ガンマ補正部136は、LUTにおいて、それぞれの画素信号に対応付けられた補正後の画素信号を読み出し、読み出した画素信号をD/Aコンバータ128に送る。D/Aコンバータ128は、D/Aコンバータ128受け取った画像信号を、デジタル信号からアナログ信号に変換して、第1の駆動回路126に送る。
【0027】
垂直同期信号生成部138は、例えば水平同期信号のクロック数を取得し、取得したクロック数を用いて1ラインの画素数を算出し、1ラインの画素数に基づいて垂直同期信号を生成する。垂直同期信号生成部138は、生成した垂直同期信号を、水平同期信号とともにタイミング設定部140に送る。また垂直同期信号生成部138は、垂直同期信号と水平同期信号とを第1の駆動回路126に送る。
【0028】
第1の駆動回路126は、D/Aコンバータ128から受け取ったアナログ信号の画像信号を、増幅する。第1の駆動回路126は、増幅したアナログ信号の画像信号と、垂直同期信号と水平同期信号とに基づいて表示部134の水平方向のスイッチング素子に電圧を印加する。
【0029】
垂直同期信号生成部138は、入力部122から受け取った水平同期信号に基づいて垂直同期信号を生成する。タイミング設定部140は、垂直同期信号生成部138から受け取った垂直同期信号と水平同期信号に基づいて、画像信号を表示部134に表示させるタイミングを示すクロック信号を生成する。画素数変換部124は、生成したクロック信号を、画像信号をD/Aコンバータ128が画像信号を第1の駆動回路126に送るタイミングと同期させて第2の駆動回路130に送る。
【0030】
DC/DCコンバータ132は、直流電圧を入力し、入力した直流電圧を昇圧し、第2の駆動回路130に出力する。DC/DCコンバータ132は、例えば5Vの電圧を8Vまたは12Vに昇圧する。平均電圧生成回路142は、水平同期信号及び垂直同期信号から算出された平均電圧を取得し、第2の駆動回路130に提供する。
【0031】
第2の駆動回路130は、画像信号を表示部134に表示させるクロック信号をタイミング設定部140から受け取り、受け取ったクロック信号に基づいて、表示部134の垂直方向のスイッチング素子をオン状態またはオフ状態にする。第2の駆動回路130は、DC/DCコンバータ132から入力した電源電圧と、平均電圧生成回路により提供された平均電圧を用いて、表示部134の垂直方向のスイッチング素子をオン状態またはオフ状態にする。
【0032】
(第2の実施の形態)
図2は、第2の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、特徴的な構成を示すブロック図である。第2の実施の形態に係る表示ユニット100は、D/Aコンバータ128が入力部122から離れた位置に設けられている点で、第1の実施の形態に係る表示ユニット100と異なる。
【0033】
また第2の実施の形態において画素数変換部124は、第1の駆動回路126及びD/Aコンバータ128より入力部122に近い位置に設けられている。
【0034】
通常、表示ユニット100に入力される画素信号の数は、表示部134に表示する画素信号の数より多いので、画素数変換部124は、画像信号に含まれる画素信号の数を減じる。従って画素数変換部124は、高い周波数のデジタルデータを入力部122から受け取るので、他の回路等に対し、ノイズを混入させる可能性がある。そこで、本実施の形態に係る画素数変換部124を入力部122近傍、かつ表示部134の角の近傍に設けることによって、他の回路等に対し、ノイズを混入させる可能性を低くすることができる。特に画素数変換部124は、D/Aコンバータ128と隣接することにより、D/Aコンバータ128が出力するアナログデータに対してノイズを混入させる可能性が高い。そこで、D/Aコンバータ128を、画素数変換部124及び入力部122から離れた位置に設けることにより、D/Aコンバータ128に対し、ノイズを混入させる可能性を低くすることができる。
【0035】
このように表示ユニット100の透明基板上に画素数変換部124を設けることによって、表示ユニット100は、画素数を変換する前の画像信号を入力することができる。これにより、デジタルカメラ10は、表示ユニット100の外部に画素数変換部を設けなくてもよいので、より小型化することことができる。
【0036】
これ以外の第2の実施の形態に係るデジタルカメラ10の他の構成及び動作は、第1の実施の形態に係るデジタルカメラ10の構成及び動作と同様であるので説明を省略する。
【0037】
(第3の実施の形態)
図3は、第3の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、特徴的な構成を示すブロック図である。第3の実施の形態に係るデジタルカメラ10の表示ユニット100は、第1の駆動回路126と第2の駆動回路130を同一の半導体デバイス上に設けている点で、第1の実施の形態に係る表示ユニット100と異なる。
【0038】
第3の実施の形態に係る表示ユニット100は、表示部134と、第3の半導体デバイス148と、入力部122とを備える。画素数変換部124と、ガンマ補正部136と、D/Aコンバータ128と、第1の駆動回路126と、垂直同期信号生成部138と、タイミング設定部140と、第2の駆動回路130と、DC/DCコンバータ132と、Vcom142は、同一の半導体デバイスである第3の半導体デバイス148上に設けられる。
【0039】
このように第1の駆動回路126と、第2の駆動回路130と、D/Aコンバータ128とを同一の半導体デバイス上に設けることで、表示部134の一辺に駆動回路を設置することができるので、表示ユニット100をより小型化することができる。
【0040】
またD/Aコンバータ128は、第3の半導体デバイス148上の端部近傍または側部に設けられる。そして画素数変換部124は、D/Aコンバータ128が設けられている端部と異なる端部近傍、またはD/Aコンバータ128が設けられている側部と異なる側部に設けられる。さらにDC/DCコンバータ132は、D/Aコンバータ128が設けられている端部と異なる端部近傍、またはD/Aコンバータ128が設けられている側部と異なる側部に設けられる。通常、画素数変換部124及びDC/DCコンバータ132は、D/Aコンバータ128にノイズを混入させる可能性がある。そこでD/Aコンバータ128を、画素数変換部124やDC/DCコンバータ132と離れた位置に設けることにより、DC/DCコンバータ132にノイズを混入させる可能性を低くくすることができる。
【0041】
これ以外の第3の実施の形態に係るデジタルカメラ10の他の構成及び動作は、第1の実施の形態に係るデジタルカメラ10の構成及び動作と同様であるので説明を省略する。
【0042】
(第4の実施の形態)
図4は、第4の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、特徴的な構成を示すブロック図である。第4の実施の形態に係るデジタルカメラ10の表示ユニット100は、DC/DCコンバータ132とVcom142を第1の半導体デバイス144上に設けている点で、第1の実施の形態に係る表示ユニット100と異なる。
【0043】
即ち、画素数変換部124と、ガンマ補正部136と、D/Aコンバータ128と、垂直同期信号生成部138と、タイミング設定部140と、DC/DCコンバータ132と、Vcom142と、第1の駆動回路126とが、第1の半導体デバイス144上に設けられる。これ以外の第3の実施の形態に係るデジタルカメラ10の他の構成及び動作は、第1の実施の形態に係るデジタルカメラ10の構成及び動作と同様であるので説明を省略する。
【0044】
図5は、撮像装置の一例としてのデジタルカメラ10の構成を示す。図5のデジタルカメラ10の構成は、第1の実施の形態、第2の実施の形態、第3の実施の形態、及び第4の実施の形態において共通の構成である。デジタルカメラ10は、撮像部20、撮像制御部40、システム制御部60、表示ユニット100、操作部110、格納部120、画像処理部160、及び外部接続部150を備える。図1の撮像部20は、一例として図5の撮像部20に、図1の格納部120は、一例として図5の格納部120またはオプション装置76に、図1の表示ユニット100は、一例として図5の表示ユニット100に相当する。
【0045】
撮像部20は、撮影レンズ部22、絞り24、シャッタ26、光学LPF28、CCD30、撮像信号処理部32、ファインダ34、及びストロボ36を有する。
【0046】
撮影レンズ部22は、被写体像を取り込んで処理を施す。撮影レンズ部22は、フォーカスレンズやズームレンズ等を含み、被写体像をCCD30の受光面上に結像する。絞り24は、撮影レンズ部22を通過した光を絞り、光学LPF28は、絞り24を通過した光に含まれる所定の波長より長い波長成分を通過させる。CCD30の各センサエレメントは、結像した被写体像の光量に応じ、電荷を蓄積する(以下その電荷を「蓄積電荷」という)。
【0047】
シャッタ26は、機械式シャッタであり、撮影レンズ部22を通過した光をCCD30に露光するか否かを制御する。また、デジタルカメラ10は、シャッタ26に代えて電子シャッタ機能を有してもよい。電子シャッタ機能を実現するために、CCD30のセンサエレメントは、シャッタゲート及びシャッタドレインを有する。シャッタゲートを駆動することにより、蓄積電荷がシャッタドレインに掃き出される。シャッタゲートの制御により、各センサエレメントに電荷を蓄積する時間、即ちシャッタスピードを制御できる。CCD30において、蓄積電荷は、リードゲートパルスによってシフトレジスタに読み出され、レジスタ転送パルスによって電圧信号として順次読み出される。
【0048】
撮像信号処理部32は、CCD30から出力される被写体像を示す電圧信号、即ちアナログ信号をR、G、B成分に色分解する。そして、撮像信号処理部32は、R、G、B成分を調整することにより、被写体像のホワイトバランスを調整する。撮像信号処理部32は、被写体像のガンマ補正を行う。そして、撮像信号処理部32は、R、G、B成分に分解されたアナログ信号をA/D変換し、その結果得られた被写体像のデジタルの画像データ(以下「デジタル画像データ」という)をシステム制御部60へ出力する。図1の画像出力装置200の動作は、一例として撮像信号処理部32が行ってもよい。
【0049】
ファインダ34は、表示手段を有してもよく、後述のメインCPU62等からの各種情報をファインダ34内に表示してもよい。ストロボ36は、コンデンサに蓄えられたエネルギを放電する放電管37を有し、放電管37にエネルギが供給されたとき放電管37が発光することで機能する。
【0050】
撮像制御部40は、レンズ駆動部42、フォーカス駆動部44、絞り駆動部46、シャッタ駆動部48、それらを制御する撮像系CPU50、測距センサ52、及び測光センサ54を有する。レンズ駆動部42、フォーカス駆動部44、絞り駆動部46、及びシャッタ駆動部48は、それぞれステッピングモータ等の駆動手段を有し、撮像部20に含まれる機構部材を駆動する。後述のレリーズスイッチ114の押下に応じ、測距センサ52は被写体までの距離を測定し、測光センサ54は被写体輝度を測定する。そして、測距センサ52及び測光センサ54は、測定された被写体までの距離のデータ(以下単に「測距データ」という)及び被写体輝度のデータ(以下単に「測光データ」という)を、それぞれ撮像系CPU50に供給する。
【0051】
撮像系CPU50は、ユーザから指示されたズーム倍率等の撮影情報に基づき、レンズ駆動部42及びフォーカス駆動部44を制御して撮影レンズ22のズーム倍率とピントの調整を行う。また、撮像系CPU50は、測距センサ52から受け取った測距データに基づいて、レンズ駆動部42及びフォーカス駆動部44を制御してズーム倍率及びピントの調整を行ってもよい。
【0052】
撮像系CPU50は、測光センサ54から受け取った測光データに基づいて、絞り値及びシャッタスピードを決定する。決定された値に従い、絞り駆動部46及びシャッタ駆動部48は、絞り24の絞り量及びシャッタ26の開閉をそれぞれ制御する。
【0053】
また、撮像系CPU50は、測光センサ54から受け取った測光データに基づいて、ストロボ36の発光を制御し、同時に絞り24の絞り量を調整する。ユーザが映像の取込を指示したとき、CCD30は電荷蓄積を開始し、測光データから計算されたシャッタ時間の経過後、蓄積電荷を撮像信号処理部32へ出力する。
【0054】
システム制御部60は、メインCPU62、キャラクタ生成部84、タイマ86、及びクロック発生部88を有する。メインCPU62は、デジタルカメラ10全体、特にシステム制御部60を制御する。メインCPU62は、シリアル通信等により、撮像系CPU50との間で必要な情報の受け渡しをする。
【0055】
クロック発生部88は、メインCPU62の動作クロックを発生し、メインCPU62に供給する。また、クロック発生部88は、撮像系CPU50及び表示ユニット100の動作クロックを発生する。クロック発生部88は、メインCPU62、撮像系CPU50、及び表示ユニット100に対してそれぞれ異なる周波数の動作クロックを供給してもよい。
【0056】
キャラクタ生成部84は、撮影日時、タイトル等の撮影画像に合成する文字情報や、図形情報を生成する。タイマ86は、例えば電池等でバックアップされ、常に時間をカウントし、当該カウント値に基づいて撮影画像の撮影日時に関する情報等の時刻情報をメインCPU62に供給する。タイマ86は、蓄電池から供給された電力により、デジタルカメラ本体の電源がオフである場合にも時間をカウントするのが望ましい。また、キャラクタ生成部84及びタイマ86は、メインCPU62に併設されることが好ましい。
【0057】
格納部120は、メモリ制御部64、不揮発性メモリ66、及びメインメモリ68を有する。メモリ制御部64は、不揮発性メモリ66とメインメモリ68とを制御する。不揮発性メモリ66は、EEPROM(電気的消去及びプログラム可能なROM)やFLASHメモリ等で構成され、ユーザによる設定情報や出荷時の調整値等、デジタルカメラ10の電源がオフの間も保持すべきデータを格納する。不揮発性メモリ66は、メインCPU62のブートプログラムやシステムプログラム等を格納してもよい。
【0058】
メインメモリ68は、DRAMのように比較的安価で容量の大きなメモリで構成されることが好ましい。メインメモリ68は、撮像部20から出力されたデータを格納するフレームメモリとしての機能、各種プログラムをロードするシステムメモリとしての機能、その他ワークエリアとしての機能を有する。不揮発性メモリ66及びメインメモリ68は、システム制御部60内外の各部とバス82を介してデータのやりとりを行う。不揮発性メモリ66は、デジタル画像データを更に格納してもよい。
【0059】
画像処理部160は、YC処理部70、エンコーダ72、及び圧縮伸張処理部78を有する。また、外部接続部150は、オプション装置制御部74、及び通信I/F部80を有する。
【0060】
YC処理部70は、デジタル画像データにYC変換を施し、輝度信号Y、並びに色差(クロマ)信号B−Y及びR−Yを生成する。メインメモリ68は、メモリ制御部64の制御に基づいて、輝度信号及び色差信号を格納する。
【0061】
圧縮伸張処理部78は、メインメモリ68から順次輝度信号と色差信号を読み出して圧縮する。そして、オプション装置制御部74は、圧縮されたデジタル画像データ(以下単に「圧縮データ」という)をオプション装置76の一例であるメモリカードへ書き込む。オプション装置76は、図1の画像出力装置200の動作を行ってもよい。
【0062】
エンコーダ72は、輝度信号と色差信号を、ビデオ信号(NTSCやPAL信号)に変換して端子90から出力する。オプション装置76に記録された圧縮データからビデオ信号を生成する場合、圧縮データは、まずオプション装置制御部74を介して圧縮伸張処理部78へ与えられる。続いて、圧縮伸張処理部78で必要な伸張処理が施されたデータはエンコーダ72によってビデオ信号へ変換される。
【0063】
オプション装置制御部74は、オプション装置76が許容する信号仕様及びバス82のバス仕様に従い、バス82とオプション装置76との間で必要な信号の生成、論理変換、及び/又は電圧変換等を行う。デジタルカメラ10は、オプション装置76として前述のメモリカードの他に、例えばPCMCIA準拠の標準的なI/Oカードをサポートしてもよい。その場合、オプション装置制御部74は、PCMCIA用バス制御LSI等で構成してもよい。
【0064】
通信I/F部80は、デジタルカメラ10がサポートする通信仕様、たとえばUSB、RS−232C、イーサネット等の仕様に応じたプロトコル変換等の制御を行う。通信I/F部80は、圧縮データ又はデジタル画像データを、端子92を介してネットワークを含む外部機器に出力してよい。通信I/F部80は、必要に応じてドライバICを含み、外部機器と端子92を介して通信する。通信I/F部80は、例えばプリンタ、カラオケ機、ゲーム機等の外部機器との間で独自のインターフェースによるデータ授受を行う構成としてもよい。
【0065】
表示ユニット100は、LCDモニタ102、LCDパネル104、モニタドライバ106、及びパネルドライバ108を有する。モニタドライバ106は、LCDモニタ102を制御する。また、パネルドライバ108は、LCDパネル104を制御する。LCDモニタ102は、例えば2インチ程度の大きさでカメラ背面に設けられ、現在の撮影や再生のモード、撮影や再生のズーム倍率、電池残量、日時、モード設定のための画面、被写体画像等を表示する。LCDパネル104は例えば小さな白黒LCDでカメラ上面に設けられ、画質(FINE/NORMAL/BASIC等)、ストロボ発光/発光禁止、標準撮影可能枚数、画素数、電池容量/残量等の情報を表示する。
【0066】
操作部110は、パワースイッチ112、レリーズスイッチ114、機能設定部116、及びズームスイッチ118を有する。パワースイッチ112は、ユーザの指示に基づいてデジタルカメラ10の電源をオン/オフする。レリーズスイッチ114は、半押しと全押しの二段階押し込み構造を有する。一例として、レリーズスイッチ114が半押しされることにより、撮像制御部40は、自動焦点調整及び自動露出調整を行い、全押しされることにより、撮像部20は、被写体像を取り込む。
【0067】
機能設定部116は、例えば回転式のモードダイヤルや十字キー等であって、「ファイルフォーマット」、「特殊効果」、「印画」、「決定/保存」、「表示切換」等の設定を受け付ける。ズームスイッチ118は、撮像部20が取得する被写体像のズーム倍率の設定を受け付ける。
【0068】
以上の構成による主な動作は以下のとおりである。まずパワースイッチ112が押下され、デジタルカメラ10の各部に電力が供給される。メインCPU62は、機能設定部116の状態を読み込むことで、デジタルカメラ10が撮影モードにあるか再生モードにあるかを判断する。
【0069】
デジタルカメラ10が撮影モードの場合、メインCPU62はレリーズスイッチ114の半押し状態を監視する。レリーズスイッチ114の半押し状態が検出されたとき、撮像系CPU50は測光センサ54及び測距センサ52からそれぞれ測光データと測距データを得る。撮像制御部40は、撮像系CPU50が得た測光データ及び測距データに基づいて、撮像部20のピント、絞り等を調整する。調整が完了すると、LCDモニタは、「スタンバイ」等の文字を表示してユーザにその旨を伝える。
【0070】
続いて、メインCPU62は、レリーズスイッチ114の全押し状態を監視する。レリーズスイッチ114の全押し状態が検出されたとき、所定のシャッタ時間をおいてシャッタ26が閉じられ、CCD30の蓄積電荷が撮像信号処理部32へ掃き出される。撮像信号処理部32による処理の結果生成されたデジタル画像データはバス82へ出力される。デジタル画像データは一旦メインメモリ68へ格納され、この後YC処理部70と圧縮伸張処理部78で処理され、オプション装置制御部74を経由してオプション装置76へ記録される。記録されたデジタル画像データに基づく撮影画像は、フリーズされた状態でしばらくLCDモニタ102に表示され、ユーザは撮影画像を確認することができる。以上で一連の撮影動作が完了する。
【0071】
一方、デジタルカメラ10が再生モードの場合、メインCPU62は、メインメモリ68、不揮発性メモリ66、及び/又はオプション装置76から撮影した撮影画像を読み出し、これを表示ユニット100のLCDモニタ102へ表示する。
【0072】
この状態でユーザが機能設定部116にて「順送り」、「逆送り」を指示すると、メインCPU62は、メインメモリ68、不揮発性メモリ66、及び/又はオプション装置76が格納した他の撮影画像を読み出し、これを表示ユニット100のLCDモニタ102へ表示する。
【0073】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることができる。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0074】
【発明の効果】
上記説明から明らかなように、本発明によれば表示画面の画素数に画像信号の画素数を変換する表示ユニットを提供することができる。
【図面の簡単な説明】
【図1】第1の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、レイアウトを示す概略図である。
【図2】第2の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、特徴的な構成を示すブロック図である。
【図3】撮像装置の一例としてのデジタルカメラ10の構成を示す図である。
【図4】第4の実施の形態に係る撮像装置の一例としてのデジタルカメラ10において、特徴的な構成を示すブロック図である。
【図5】撮像装置の一例としてのデジタルカメラ10の構成を示す図である。
【符号の説明】
20 撮像部
120 格納部
122 入力部
124 画素数変換部
126 第1の駆動回路
128 D/Aコンバータ
130 第2の駆動回路
132 DC/DCコンバータ
134 表示部
136 ガンマ補正部
138 垂直同期信号生成部
140 タイミング設定部
144 第1の半導体デバイス
146 第2の半導体デバイス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a display unit and an imaging apparatus. In particular, the present invention relates to a display unit having a plurality of display pixels.
[0002]
[Prior art]
Conventionally, an image signal having the number of pixels corresponding to the number of pixels of the display device has been input to the display device. In addition, the image pickup apparatus is equipped with such a display device.
[0003]
[Problems to be solved by the invention]
In this case, a circuit for generating an image signal suitable for the display device must be mounted separately from the display device. Therefore, the number of parts has increased.
[0004]
Accordingly, an object of the present invention is to provide a display unit and an imaging apparatus that can solve the above-described problems. This object is achieved by a combination of features described in the independent claims. The dependent claims define further advantageous specific examples of the present invention.
[0005]
[Means for Solving the Problems]
That is, according to the first aspect of the present invention, a display unit having a plurality of display pixels, a display unit for displaying an image based on an image signal composed of a plurality of pixel signals, and an image signal of a digital signal Is converted into an analog image signal and output to the drive circuit, and display pixels arranged in the vertical or horizontal direction of the display unit based on the image signal output from the D / A converter A first semiconductor device having a first driving circuit for driving; and a second semiconductor device for forming a second driving circuit for driving display pixels arranged in a direction different from the direction.
[0006]
The second semiconductor device may further include a DC / DC converter that provides a voltage to the second drive circuit. The second semiconductor device may further include a circuit that provides an average voltage to the second driving circuit.
[0007]
The first semiconductor device may further include a gamma correction unit that performs gamma correction on the image signal of the digital signal. The first semiconductor device and the second semiconductor device may be provided on a transmissive substrate.
[0008]
An input unit for inputting a horizontal synchronization signal and an image signal and a wiring pattern for outputting the horizontal synchronization signal and the image signal input by the input unit to the first semiconductor device may be provided on the transparent substrate.
[0009]
The first semiconductor device may further include a timing setting unit that sets a timing at which the input unit inputs an image signal. The first semiconductor device may further include a vertical synchronization signal generation unit that generates a vertical synchronization signal based on the horizontal synchronization signal.
[0010]
The first semiconductor device may further include a pixel number conversion unit that converts the number of pixel signals included in the image signal input by the input unit. In the first semiconductor device, the pixel number conversion unit may be provided at a position closer to the input unit than the first drive circuit.
[0011]
In the first semiconductor device, the pixel number conversion unit may be provided at a position closer to the input unit than the D / A converter.
[0012]
According to the second aspect of the present invention, there is provided a display unit having a plurality of display pixels, wherein the display unit displays an image based on an image signal composed of a plurality of pixel signals, and the digital signal image signal is analog. A display pixel arranged in the vertical or horizontal direction of the display unit is driven based on a D / A converter that converts the signal into an image signal and outputs the signal to a drive circuit and an image signal output from the D / A converter A semiconductor device forming a first drive circuit and a second drive circuit for driving display pixels arranged in a direction different from the direction;
[0013]
According to a third aspect of the present invention, an imaging apparatus including a display unit having a plurality of display pixels, an imaging unit that captures an image, a storage unit that stores an image captured by the imaging unit, and an image memory A display unit that displays a stored image, the display unit displaying an image based on an image signal composed of a plurality of pixel signals, and an image signal of a digital signal as an image signal of an analog signal A D / A converter that converts and outputs to the drive circuit, and a first drive circuit that drives display pixels arranged in the vertical or horizontal direction of the display unit based on the image signal output from the D / A converter And a second semiconductor device forming a second drive circuit for driving display pixels arranged in a direction different from the direction.
[0014]
According to a fourth aspect of the present invention, there is provided a semiconductor device for driving a display unit having a plurality of display pixels, a gamma correction unit for gamma correcting an image signal composed of a plurality of pixel signals, and a digital signal image. A D / A converter that converts the signal into an analog image signal and outputs it to the drive circuit, and a display pixel arranged in the vertical or horizontal direction of the display unit based on the image signal output from the D / A converter And a driving circuit for driving.
[0015]
The above summary of the invention does not enumerate all necessary features of the present invention, and sub-combinations of these feature groups can also be the invention.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the present invention will be described through embodiments of the invention. However, the following embodiments do not limit the claimed invention, and all combinations of features described in the embodiments are solutions of the invention. It is not always essential to the means.
[0017]
FIG. 1 is a schematic diagram showing a layout in a
[0018]
The
[0019]
The
[0020]
The
[0021]
Thus, the DC /
[0022]
The
[0023]
The
[0024]
The
[0025]
The pixel
[0026]
The
[0027]
For example, the vertical synchronization
[0028]
The
[0029]
The vertical synchronization
[0030]
The DC /
[0031]
The
[0032]
(Second Embodiment)
FIG. 2 is a block diagram showing a characteristic configuration of the
[0033]
In the second embodiment, the pixel
[0034]
Usually, since the number of pixel signals input to the
[0035]
By providing the pixel
[0036]
Other configurations and operations of the
[0037]
(Third embodiment)
FIG. 3 is a block diagram showing a characteristic configuration of the
[0038]
The
[0039]
Thus, by providing the
[0040]
Further, the D /
[0041]
Other configurations and operations of the
[0042]
(Fourth embodiment)
FIG. 4 is a block diagram showing a characteristic configuration of the
[0043]
That is, the pixel
[0044]
FIG. 5 shows a configuration of a
[0045]
The
[0046]
The taking
[0047]
The shutter 26 is a mechanical shutter and controls whether or not the
[0048]
The imaging signal processing unit 32 color-separates a voltage signal indicating an object image output from the
[0049]
The finder 34 may have a display means, and may display various types of information from the
[0050]
The
[0051]
The
[0052]
The
[0053]
Further, the
[0054]
The
[0055]
The clock generator 88 generates an operation clock for the
[0056]
The
[0057]
The
[0058]
The main memory 68 is preferably composed of a relatively inexpensive memory having a large capacity, such as a DRAM. The main memory 68 has a function as a frame memory for storing data output from the
[0059]
The
[0060]
The
[0061]
The compression /
[0062]
The encoder 72 converts the luminance signal and the color difference signal into a video signal (NTSC or PAL signal) and outputs it from the terminal 90. When a video signal is generated from the compressed data recorded in the
[0063]
The optional
[0064]
The communication I /
[0065]
The
[0066]
The
[0067]
The
[0068]
The main operation of the above configuration is as follows. First, the
[0069]
When the
[0070]
Subsequently, the
[0071]
On the other hand, when the
[0072]
In this state, when the user instructs “forward” and “reverse” in the
[0073]
As mentioned above, although this invention was demonstrated using embodiment, the technical scope of this invention is not limited to the range as described in the said embodiment. Various modifications or improvements can be added to the above embodiment. It is apparent from the scope of the claims that the embodiments added with such changes or improvements can be included in the technical scope of the present invention.
[0074]
【The invention's effect】
As is apparent from the above description, according to the present invention, it is possible to provide a display unit that converts the number of pixels of an image signal into the number of pixels of a display screen.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a layout in a
FIG. 2 is a block diagram showing a characteristic configuration of a
FIG. 3 is a diagram illustrating a configuration of a
FIG. 4 is a block diagram showing a characteristic configuration of a
FIG. 5 is a diagram illustrating a configuration of a
[Explanation of symbols]
20
Claims (12)
複数の画素信号によって構成される画像信号を入力する入力部と、
前記画像信号に基づいて画像を表示する表示部と、
前記入力部が入力した前記画像信号に含まれる前記画素信号の数を変換する画素数変換部、デジタル信号の前記画像信号をアナログ信号の画像信号に変換して出力するD/Aコンバータ、及び前記D/Aコンバータが出力した前記画像信号に基づいて、前記表示部の垂直または水平の方向に配列された前記表示画素を駆動する第1の駆動回路を有する第1の半導体デバイスと
を備え、
前記画素数変換部は、前記第1の駆動回路及び前記D/Aコンバータより前記入力部に近い前記入力部の近傍に設けられ、
前記D/Aコンバータは、前記画素数変換部及び前記入力部から離れた位置に設けられ、
前記画素数変換部は前記入力部の近傍の前記第1の半導体デバイス上の第1の端部に設けられ、
前記D/Aコンバータは前記第1の半導体デバイス上の前記第1の端部と異なる第2の端部に設けられ、
前記第1の半導体デバイスは、透過基板上に設けられている
表示ユニット。A display unit having a plurality of display pixels,
An input unit for inputting an image signal composed of a plurality of pixel signals;
A display unit for displaying an image based on the image signal;
A pixel number conversion unit that converts the number of the pixel signals included in the image signal input by the input unit, a D / A converter that converts the image signal of the digital signal into an analog image signal, and the output; and A first semiconductor device having a first drive circuit for driving the display pixels arranged in a vertical or horizontal direction of the display unit based on the image signal output from the D / A converter;
The pixel number conversion unit is provided in the vicinity of the input unit closer to the input unit than the first drive circuit and the D / A converter,
The D / A converter is provided at a position away from the pixel number conversion unit and the input unit,
The pixel number conversion unit is provided at a first end on the first semiconductor device in the vicinity of the input unit,
The D / A converter is provided at a second end different from the first end on the first semiconductor device;
The first semiconductor device is a display unit provided on a transmissive substrate .
前記方向と異なる方向に配列された表示画素を駆動する第2の駆動回路と、
前記第2の駆動回路に電圧を提供するDC/DCコンバータと
をさらに有する
請求項1に記載の表示ユニット。The first semiconductor device includes:
A second drive circuit for driving display pixels arranged in a direction different from the direction;
The display unit according to claim 1, further comprising a DC / DC converter that provides a voltage to the second drive circuit.
請求項2に記載の表示ユニット。The display unit according to claim 2, wherein the DC / DC converter is provided at a third end different from the first end and the second end on the first semiconductor device.
をさらに備え、
前記第1の半導体デバイスは、前記第2の駆動回路に電圧を提供するDC/DCコンバータをさらに有する請求項1に記載の表示ユニット。A second semiconductor device having a second drive circuit for driving display pixels arranged in a direction different from the direction;
The display unit according to claim 1, wherein the first semiconductor device further includes a DC / DC converter that provides a voltage to the second drive circuit.
前記入力部と、
前記入力部が入力した前記画像信号を前記第1の半導体デバイスに出力する配線パターンと
が設けられている請求項1に記載の表示ユニット。On the transparent substrate,
The input unit;
The display unit according to claim 1 , further comprising: a wiring pattern that outputs the image signal input by the input unit to the first semiconductor device.
画像を撮像する撮像部と、
前記撮像部が撮像した前記画像を格納する格納部と、
前記格納部に格納された前記画像を表示する表示ユニットと
を備え、
前記表示ユニットは、
複数の画素信号によって構成される画像信号に基づいて画像を表示する表示部と、
前記画像信号を入力する入力部が入力した前記画像信号に含まれる前記画素信号の数を変換する画素数変換部、デジタル信号の前記画像信号をアナログ信号の画像信号に変換して出力するD/Aコンバータ、及び前記D/Aコンバータが出力した前記画像信号に基づいて、前記表示部の垂直または水平の方向に配列された前記表示画素を駆動する第1の駆動回路を含む第1の半導体デバイスと
を有し、
前記画素数変換部は、前記第1の駆動回路及び前記D/Aコンバータより前記入力部に近い前記入力部の近傍に設けられ、
前記D/Aコンバータは、前記画素数変換部及び前記入力部から離れた位置に設けられ、
前記画素数変換部は前記入力部の近傍の前記第1の半導体デバイス上の第1の端部に設けられ、
前記D/Aコンバータは前記第1の半導体デバイス上の前記第1の端部と異なる第2の端部に設けられ、
前記第1の半導体デバイスは、透過基板上に設けられている
撮像装置。An imaging device including a display unit having a plurality of display pixels,
An imaging unit that captures an image;
A storage unit for storing the image captured by the imaging unit;
A display unit for displaying the image stored in the storage unit,
The display unit is
A display unit that displays an image based on an image signal composed of a plurality of pixel signals;
A pixel number conversion unit that converts the number of the pixel signals included in the image signal input by the input unit that inputs the image signal, and converts the image signal of the digital signal into an analog image signal and outputs it A first semiconductor device including an A converter and a first drive circuit that drives the display pixels arranged in a vertical or horizontal direction of the display unit based on the image signal output from the D / A converter And
The pixel number conversion unit is provided in the vicinity of the input unit closer to the input unit than the first drive circuit and the D / A converter,
The D / A converter is provided at a position away from the pixel number conversion unit and the input unit,
The pixel number conversion unit is provided at a first end on the first semiconductor device in the vicinity of the input unit,
The D / A converter is provided at a second end different from the first end on the first semiconductor device;
The first semiconductor device is an imaging device provided on a transmissive substrate .
前記方向と異なる方向に配列された表示画素を駆動する第2の駆動回路と、
前記第2の駆動回路に電圧を提供するDC/DCコンバータと
をさらに含む
請求項8に記載の撮像装置。The first semiconductor device includes:
A second drive circuit for driving display pixels arranged in a direction different from the direction;
The imaging apparatus according to claim 8 , further comprising a DC / DC converter that provides a voltage to the second drive circuit.
請求項9に記載の撮像装置。The imaging apparatus according to claim 9 , wherein the DC / DC converter is provided at a third end different from the first end and the second end on the first semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001348621A JP4275335B2 (en) | 2001-11-14 | 2001-11-14 | Display unit and imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001348621A JP4275335B2 (en) | 2001-11-14 | 2001-11-14 | Display unit and imaging apparatus |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006208424A Division JP2006343770A (en) | 2006-07-31 | 2006-07-31 | Display unit and imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003150124A JP2003150124A (en) | 2003-05-23 |
JP4275335B2 true JP4275335B2 (en) | 2009-06-10 |
Family
ID=19161417
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001348621A Expired - Fee Related JP4275335B2 (en) | 2001-11-14 | 2001-11-14 | Display unit and imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4275335B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI300544B (en) * | 2005-07-01 | 2008-09-01 | Au Optronics Corp | Liquid crystal display panel module and gate driver thereof |
-
2001
- 2001-11-14 JP JP2001348621A patent/JP4275335B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003150124A (en) | 2003-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4275344B2 (en) | Imaging apparatus, imaging method, and program | |
US7808546B2 (en) | Image processing system, image capturing apparatus and system and method for detecting backlight status | |
JP3914060B2 (en) | Focusing device | |
JP4343468B2 (en) | Image processing system, imaging apparatus, image processing apparatus, image processing method, and program | |
JP4202013B2 (en) | Image processing system, imaging apparatus, image processing apparatus, image processing method, and program | |
JP4034029B2 (en) | Digital camera | |
JP3957147B2 (en) | Focusing device | |
JP4275335B2 (en) | Display unit and imaging apparatus | |
JP2003209737A (en) | Imaging apparatus | |
JP4101673B2 (en) | Image processing device | |
JP4130338B2 (en) | Image processing system, image processing method, imaging apparatus, and image processing apparatus | |
JP2003043558A (en) | Image pickup device | |
JP2002344724A (en) | Imaging device, image processing apparatus, image processing method, and program | |
JP2001268508A (en) | Image pickup device, its data recording method and computer readable recording medium | |
JP2006343770A (en) | Display unit and imaging device | |
JP3837000B2 (en) | Power supply circuit device | |
JP2002359771A (en) | Imaging device, image processing unit, image processing method and program | |
JP4246952B2 (en) | Image processing system, imaging apparatus, imaging method, and program | |
JP4421788B2 (en) | Imaging apparatus, image processing apparatus, image processing method, and program | |
JP3844698B2 (en) | Display device | |
JP2003122263A (en) | Display unit and image pickup unit | |
JP3860045B2 (en) | Imaging device | |
JP3943364B2 (en) | Imaging device and determination device | |
JP3904880B2 (en) | Imaging apparatus, test apparatus, and recycling method | |
JP2003125257A (en) | Imaging apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060530 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060731 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060810 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060929 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090304 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |