JP4272245B2 - 負荷制御システム - Google Patents

Description

本発明は全体として位相制御技術を用いて、ＡＣ電源／ＡＣラインから負荷、例えば照明負荷に供給される電力量を制御する電子システムに関する。特に、本発明は位相制御技術を用いて、負荷に直列に接続されたサイリスタの導電角を変えることによって、照明負荷の調光レベルを制御する調光パネル又は壁面取り付け型調光スイッチ等の照明制御システムに関する。

この明細書に於いては、本発明を照明負荷用の調光システムを用いて説明するが、本発明はこれに限定されるものではい。本発明は如何なるＡＣ位相制御システム、即ち、ノイズが多い又は不安定なＡＣ電源、特に供給電力のレベルが低い電源によって、位相制御さる負荷へ電力を供給する際に起こる望ましくない変動を、最小限に止めることが望まれるＡＣ制御システムへの適用が可能である。

調光能力を有する殆どの照明制御システムは、ＡＣ照明負荷に直列に接続されたサイリスタを用いて調光機能を果たしている。この場合、調光はサイリスタの導電角を変えることによって行われ、普通は選択した調光レベルに合わせてトリガ信号のタイミングを変えるようにして、サイリスタのゲートにトリガ信号を供給することによって行われる。典型的な順方向位相制御システムでは、ＡＣライン電圧のゼロクロス検出後のある時間にトリガ信号を発生させ、サイリスタのゲートを付勢し、残りのＡＣ半サイクルの間サイリスタが導通するように、トリガ信号の発生をＡＣライン電圧（基本周波数波形を以下「ＡＣ基本波形」と言う）に同期させる。ゼロクロス検出とトリガ信号発生との間の時間間隔では、サイリスタは非導通（ＡＣ電源から負荷への電力供給無し）状態にあり、通常この時間間隔は調光ノブ又は調光スライダのユーザーによる調整、又は調光信号レベルの変化に応じて変えられる。従って、この時間間隔の変更はサイリスタの導電角を変え、負荷に供給する実効電力を変えることになる。この点については、本願出願人に与えられた米国特許第5,430,356 号、発明の名称“Programmable Lighting Control System With Normalized Dimming For Different Light Sources”を参照されたい。従って、ここでの詳細な説明は省略する。

供給電力が低いレベルにある場合（即ち、電導がＡＣ基本波形の各第１の半サイクルが約１３５°以上の位相角で始まり、各第２の半サイクルが３１５°以上で始まる）、たとえ導電角が僅かに変化しても、全供給実効電力の割合（％）は比較的大きく変化する。これらの低い電力レベルでは、ＡＣサイクル間に於ける導電角の変化であれ、又は時間周期の間に於ける導電角の変化であれ、何れの導電角変化も照明源の煩わしく受け入れがたい目に見えるフリッカを含む強度変化として現れる。導電角はゼロクロスの検出に依存するから、ゼロクロス検出を正確にし、信頼できるものとすることが決定的事項となる。ＡＣラインの条件が理想的であることは稀であり、理想以下のＡＣライン条件では、ゼロクロス検出が不正確になり、それに伴って強度変化そして／又はフリッカ、その他の問題が起こる。特に、低いレベルの供給電力ではそうしたことが起こる。

従来技術では、強度変化そして／又はフリッカを起こす一つの条件が、ＡＣラインの間欠的そして／又は周期的な電気ノイズであることが分かっている。例えば、電圧「スパイク」は、大きなモータ負荷のような重装置のスイッチのオン−オフによってＡＣラインに付加される（図１参照）。ＡＣラインの電気ノイズは調光回路によって、ＡＣ基本波形のゼロクロスと誤解され、これらの誤った解釈がサイリスタを早期導通そして／又は不規則導通に導く。また、従来技術では、強度変化そして／又はフリッカを起こすもう一つの条件が、ＡＣ波形の歪みであることも分かっている。このＡＣ波形の歪みは、単にライン上に他の負荷が在るだけでも起こる。この歪みは「バンピー（bumpy ）」又は「ウェイビー（wavy）」ＡＣ波形、即ちなめらかな正弦波ではない波形を特徴とする（図２参照）。また、この「凹凸（bumpiness ）」はＡＣ基本波形に関して移動し得る。即ちＡＣ基本波形に同期しない。この歪みも誤ったゼロクロス検出を起こす。ノイズそして／又は歪みを含んだＡＣラインから実際のゼロクロスを検出する問題を解く従来技術による一つの共通な解決方法は、位相ロックループ（ＰＬＬ）を用いて、ＡＣ基本波形の周波数を追跡する周波数を持つ調光システムに内部信号を発生させる方法である。このシステムに於いて、内部信号はＡＣ基本波形の複製を目的とするＰＬＬによって発生される新たな信号である。この内部信号のゼロクロスは検出が可能であり、またノイズ及び歪みが比較的無いため、ゼロクロス検出は比較的簡単である。

また、従来技術はＡＣラインに周波数変動が起こりうることを認識している（ノイズ及び歪み問題とは別に）。不安定な周波数を持つＡＣラインでのゼロクロス検出問題に対する従来技術の共通した解決方法は、小さい「サンプリングウィンドウ」（例えば、５００μｓｅｃの窓）の間で、ＡＣラインをサンプリングする方法である。「ウィンドウ検出」として知られるこの種のシステムでは、サンプリングタイマーはＡＣラインの次のゼロクロスが期待される直前に、サンプリングウィンドウを開くように設定される。例えば、６０Ｈｚラインの場合、サンプリングウィンドウは８．３３ｍｓｅｃの間隔で開かれる。サンプリングウィンドウが開いている時間、ＡＣラインはゼロクロスに関してモニタされるが、サンプリングウィンドウとサンプリングウィンドウの間は、ゼロクロスに関してＡＣラインはモニタされない。サンプリングウィンドウが開かれた後に検出されるゼロクロスは、何れもＡＣラインの実際のゼロクロスとして取り出され、サンプリングタイマーはリセットされる。本願出願人によって「グラフィックアイ４０００シリーズ調光パネル（Grafik Eye 4000 series Dimming Panels ）」として製造、販売された従来技術によるシステムでは、最近のゼロクロス検出がＡＣラインの実ゼロクロスとして使用されている。このウィンドウ検出方法は、もし実際のゼロクロスがサンプリングウィンドウ外に落ちるような周期変化が重要でない場合には、不安定な周波数のＡＣラインのゼロクロスを検出することできる。

それ故、従来技術はＡＣラインの基本波形の位相と周波数の複製を目的に、別に発生した信号を操作するか、又はＡＣライン自身を操作するかの何れかによってゼロクロスの検出を試みてきた。
強度変化そして／又はフリッカを起こすもう一つの条件は、ＡＣラインの実効電圧の変化である。ＡＣラインの実効電圧の変化は、ＡＣラインにＡＣ基本波形の高調波が存在することよって起る。これら高調波の存在は、ＡＣライン電圧波形の形を純粋な正弦波形から、例えば全体としては正弦波の形は持つものの、そのピークが丸味を帯びず、フラットな正弦波に変えてしまう（図３参照）。ＡＣラインの実効電圧の変化はゼロクロス発生時間には関わりなく、負荷に供給される全電力に変化を来す。

従来技術は、一方ではＡＣラインのノイズそして／又は歪みに関する条件と、また他方ではＡＣラインの周波数変化に関する条件とが、同時にそして／又は交互に存在しうることを認識しなかった。また、従来技術はこれら条件の存在に加えて、実効電圧を変化する条件も同時にそして／又交互に存在し得ることも認識しなかった。更に悪いことに、これら条件は全てＡＣライン上に可変に、そして間欠的に存在し、これら及び他のライン条件は常に変化し得るものである。一瞬存在している条件は、次の瞬間には無くなるか、他の条件によって置き換えられる。即ち、一瞬存在している複数条件の組み合わせは、次の瞬間には他の組み合わせ条件によって置き換えられ、そして／又は与えられたどの時間にも、これら条件全てが存在したり、全てが存在しなかったりする。従って、斯うした点では、ＡＣラインの条件は極めて動的なものである。従来技術はこのＡＣラインの動的性質を認識しなかったために、斯うした条件の部分的組み合わせ状態にあるＡＣラインのゼロクロスを検出する問題を取り扱おうとしなかった。

本願出願人はＡＣラインの動的性質を認識しているだけではなく、従来技術が何故これら条件全てを取り扱うことが出来ないかを分かっている。特に本願出願は、ノイズ／歪みの存在している状態でゼロクロスを検出する従来技術が、不安定な周波数のＡＣラインのゼロクロスを検出する従来技術と調和していないこと、及びこれら問題に対する従来技術の対処方法が互いに相容れないものであることを認識した。例えば、ノイズと歪みの条件は、位相ロックループを用いて処理する際に、ＡＣラインを多数のサイクルに関して、即ち時間周期に関して積分することを示唆している。しかし、周波数変化及び実効電圧変化と言う条件は、ＡＣラインの即時解析、周波数変化又は実効電圧変化への即時対応を示唆している。時間遅延、即時解析及び即時応答の実施は、明らかに矛盾した解決方法である。

また、本願出願人は、上述のＰＬＬ法、及びウィンドウ検出法は相容れない、矛盾した解決方法であることを発見した。
ノイズ環境では有効なＰＬＬ法も、ＡＣラインの周波数が不安定な環境では有効ではない。その理由は、ＰＬＬ法は積分技術を有効に用い、ＡＣラインの周波数変化は、内部発生した信号とＡＣラインとの間に、一時的な位相シフトを起こすからである。ＰＬＬ法では或る時間に渡って、内部信号の位相をＡＣラインと実質的に一致させるように調整するが、この調整時間の間にも、サイリスタの導電角は変化し、照明負荷にゆっくりした強度変化として現れる。この条件は、もしＡＣラインの大きさそして／又は周波数の変化の割合がＰＬＬ法による誤差訂正割合より大きければ、ＰＬＬ法はソフトウェアにおけるタイミング制限によってＡＣラインを追跡できなくなるため、更に悪くなる。この場合、ＡＣラインと内部信号の間の位相差は大きくなり、照明源の強度は大きく変化する。ＡＣラインのゼロクロスと、実質的な時間周期の間にＰＬＬ法によって内部発生した信号との間に実質的な差があれば、何時でも目に見える変化が照明に起こる。

不安定な周波数のＡＣラインのゼロクロスを検出に有効なウィンドウ検出方法も、ノイズ／歪みの存在するＡＣラインのゼロクロス検出には有効ではない。その理由は、サンプリングウィンドウが開いているとき、ＡＣラインのノイズや、歪みに起因するゼロクロスにしろ、またＡＣラインの実際のゼロクロスにしろ、如何なるゼロクロスも実際のゼロクロスとして捕らえられるからである。この種のシステムはノイズや、歪みによるゼロクロスと、実際のゼロクロスとを十分には識別せず、ノイズ／歪みによるゼロクロスの誤った検出によって起こるフリッカ／強度変化問題を悪化させる可能性がある。

少なくともアメリカ合衆国では、合衆国電気公益事業会社によって供給されるＡＣラインの周波数は非常に安定する方向にあり、調光システムのＡＣラインに於ける周波数の変動問題を取り扱う実質的な要求そして／又は努力は無くなってきており、従来技術はノイズ及び歪みの条件に焦点を絞る傾向にある。
或る従来技術によるシステムは、サイリスタが導通した後は、ＡＣ基本波形のゼロクロスのタイミング、又はＡＣラインの実効電圧には変動がないと言う仮定に立って、一定の周期間隔でサイリスタをゲートしている。それらのシステムは一旦導通が始まれば、一定の電力量で上記に仮定したものを供給するように設計されている。斯うしたシステムでは、ＡＣラインの周波数変化及び実効電圧の変化によって起こる問題が拡大される可能性がある。例えば、与えられたサイクルでは、ＡＣラインの周波数は変化し（ゼロクロス間の時間の変化を起こす）、導通状態にある間にＡＣラインの実効電圧も変化する。一旦サイリスタが点火されると、サイリスタは次のゼロクロスが起こるまで導通状態を続けるから、負荷に供給される実効電力は前のサイクル、又は後続のサイクルに関して実質的に変化する。

ＡＣラインのノイズの影響を避けるために、積分時間を十分に大きくしても、０．２％程度の周波数変化が見られ、或る地域、特に工業化のあまり進んでいない国では、電気事業会社から供給されるＡＣラインの周波数は、実質的にこれよりも大きく、非常に短い周期で変化し得る。
ＡＣ基本波形を分析し、上記の条件の一つ以上を取り扱うのに、調光システムにソフトウェアを採用することもできる。しかし、ソフトウェアに依拠したシステムは他の問題となる条件、例えばシステムのサンプリングクロックとＡＣラインの間の相互作用に起因するＡＣラインのエイリアシング（aliasing）を起こす可能性がある。このアイリアシングは、波形のサンプリングが十分でない時に発生する。

また、従来技術は本願出願人が製造販売している、Ｎ−モジュールとして知られる調光システムを含んでいる。このＮ−モジュールの一部を示す簡略図を図４に示す。図示のように、変圧器Ｔ１は１２０ＶＡＣを２４ＶＡＣに落とす。変圧器Ｔ１の出力と並列に、かつ全波ブリッジ整流器（ＦＷＢ）の前段に配置した２．２μＦの容量Ｃ１は、変圧器Ｔ１固有の漏れインダクタンスと結合して、約１．６Ｈｚ以上の周波数を低減又は除去するＬＣフィルタを形成する。濾過された信号はＦＷＢに供給され、ＦＷＢの全波整流出力はゼロクロス検出器ＺＣによるゼロクロスの分析を受ける。そして、検出器ＺＣの出力は調光目的に使用される。この従来技術は上記問題の何れも取り扱っていない。この形式のシステムは、ＡＣラインの周波数が変化しても満足に動作はするが、折れ点周波数が高すぎて６０Ｈｚから１．６ＫＨｚの周波数範囲のノイズ成分を遮断できないので、ＡＣラインがノイズを含んでいるときには適正に動作できない。
なお、従来ＡＣラインから負荷に供給される電力を制御する負荷制御システムについては、例えば特許文献１に、全波整流ＡＣラインからゼロクロスを検出することは特許文献２に、それぞれ開示されている。
特開昭５７−２０６９３２号公報 特開平９−１９０５８号公報

本願出願人は上述の動的問題の解決には、早い応答性（ＡＣラインの周波数変動を扱うための）及び狭帯域（基本周波数範囲外のノイズ及び歪みの効果を除去するため）の両者を有するシステムが必要であると決定した。本発明はこの解決を目的とするものである。

ＡＣ電源から負荷に供給される電力を制御する負荷制御システムは、ＡＣラインの電圧波形を濾過して、ＡＣラインの電圧波形のノイズ又は歪みを実質的に含まないＡＣライン電圧の基本波形（「ＡＣ基本波形」と言う）の正確な再構成である信号を与えるフィルタを具備している。このフィルタの出力、即ちＡＣ基本波形はゼロクロス検出器に供給され、この検出器はＡＣラインの電圧波形のゼロクロスではなくＡＣ基本波形のゼロクロス指示を与える。制御装置、例えばマイクロプロセッサは、このゼロクロス指示を用いて、負荷とＡＣ電源との間に設けられた制御可能な導電装置を何時導通状態にするかを計算する。制御装置はゼロクロス指示に応答すると共に、ユーザーが設定した所望の電力レベルにも応答し、制御可能な導電装置の導通状態を制御する。

本発明の好適実施例では、フィルタは能動低域フィルタであって、このフィルタはＡＣ基本波形より大きい第３高調波に実質的に等しいＡＣライン電圧波形の周波数成分を減衰する。本発明の一実施例では、フィルタはＡＣ基本波形の周波数の半周期より小さい実質的に線形の位相遅延を与えると共に、未整流のＡＣライン電圧を受けた場合には、ほぼＡＣ基本波形の周波数までは、実質的にフラットな周波数利得特性を有し、整流されたＡＣライン電圧を受けた場合には、ＡＣ基本波形のほぼ２倍の周波数までは、実質的にフラットな周波数利得特性を有するように設計される。この実施例では、フィルタは上記の周波数を越えた後、その利得特性が急速に減少するように設計される。例えば、ＡＣ基本周波数が５０Ｈｚから６０Ｈｚの範囲にあって、フィルタが未整流のＡＣライン電圧波形を受けた場合には、フィルタは約５５Ｈｚの折れ点周波数を有すると共に、基本周波数に於いて約１３５°の位相遅延を与え、約１５０Ｈｚ以上では実質的な利得を示さないように設計される。もう一つ別の例では、ＡＣ基本周波数は５０Ｈｚから６０Ｈｚの範囲に在るが、フィルタが整流されたＡＣライン電圧波形を受けた場合には、フィルタは約１１１Ｈｚの折れ点周波数を有すると共に、基本周波数に於いて約１３５°の位相遅延を与え、約３００Ｈｚ以上では実質的な利得を示さないように設計される。

更に他の実施例では、制御装置はフィルタによって挿入された位相遅延量を測定し、測定された位相遅延後に制御可能な導電装置がオンする時間を調整して、測定された位相遅延と理想フィルタの名目位相遅延との間の差を補償する。本発明によるこの実施例は、フィルタ成分の使用期間（寿命）に起因する変動、又は製造時に於ける成分の許容誤差に起因する変動を補償するのに有効である。制御装置は負荷に供給される電力量が一定となるように、一定の負荷時間率の制御信号を用いて制御可能な導電装置を制御する。

フィルタはアナログフィルタ、例えばベッセルフィルタとして実施することが出来る。本発明は調光回路、例えば調光パネルシステムや、２ワイヤ及び３ワイヤ式の壁面取り付け可能な調光スイッチ等に適用できる。

ここでは、本発明の好適実施例を照明負荷用調光システムとの関連で説明するが、本発明は添付請求の範囲に明確に述べているものを除いては、斯かる調光システムに限定されるものではない。本発明は負荷電力を制御する位相制御技術を用いる如何なるＡＣ制御装置、即ちＡＣラインのゼロクロスを検出した後、時間長に基づいて制御可能な導電装置をオン又はオフするシステム、例えば位相制御の調光装置又は逆位相制御の調光装置に適用できる。更に、ここでは本発明を壁取り付け可能な調光スイッチとの関連で説明するが、本発明は、例えばパネル取り付け型調光装置を有する調光システムを含む如何なる調光システムにも適用可能であり、そして本発明は斯かるシステム全てを指向し、包含するものである。斯かる適用例及びシステムに於ける本発明の実施については、以下に述べる説明から、当業者の容易に理解するところであろう。

添付図面中、同一参照番号は同一要素を示す。図５乃至図７は三つの異なる調光スイッチ、例えば照明負荷用の壁取り付け型調光スイッチを示し、これらはそれぞれ本発明の実施例である。図５及び図６は典型的な３ワイヤ式調光スイッチへの本発明の適用を示し、図７は典型的な２ワイヤ式調光スイッチへの本発明の適用を示している。これら実施例はそれぞれＡＣライン電圧を直接未整流形で受けるか（図５及び図７）、又は全波整流形で受ける（図６）帯域フィルタ又は低域フィルタを特徴としている。各実施例に於いて、フィルタの出力はゼロクロス検出器に供給され、このゼロクロス検出器の出力はマイクロプロセッサ（又はアナログ制御回路）に供給される。

特に、図５に図示の３ワイヤ式調光スイッチ１０は、ワイヤ１６、１８、２０を用いて、良く知られた仕方でＡＣ電源及び照明負荷１４に接続される。この負荷１４は制御装置２２に直列に接続され、この制御装置はマイクロプロセッサ２６から制御電極２４に供給される制御信号に従って、負荷１４に供給される実効（ＲＭＳ）電圧を制御する。図５、６及び７に図示の実施例に於いて、制御装置２２は制御可能な導電装置、例えばトライアック（登録商標）、MOSFET、IGBT、back-to-back SCR's、サイリスタ等で構成され、マイクロプロセッサ２６からのトリガ信号をその制御電極２４で受ける。マイクロプロセッサ２６は光カプラー３５を介してゼロクロス検出器２８から入力を受けると共に、選択した調光レベルを示すデータを受ける。ゼロクロス検出器２８は、これに入力する信号のゼロクロスを検出する度に、マイクロプロセッサ２６に対して出力信号を送る。マイクロプロセッサは良く知られた仕方でプログラムされ、ゼロクロス指示及び選択した調光レベルに応じて所望の調光レベルをセットする。電源３２は必要なＤＣ電力をマイクロプロセッサ２６に供給する。全波ブリッジ整流器３４のＡＣ側の電源３３はフィルタ３０、ゼロクロス検出器２８、及び光カプラー３５に必要な電力を供給する。ブリッジ３４はＡＣラインの整流に使用される。以上述べた構成は図６の３ワイヤ式調光スイッチ１０’にも適用できる。図６に於いて、フィルタ３０’はブリッジ３４のＤＣ側に設けられるから、電源３２はフィルタ３０、ゼロクロス検出器２８、及びマイクロプロセッサ２６に必要なＤＣ電力を供給し、別の電源は必要ない。図５に破線で示した回路（光カプラー３７及び「軽度フィルタ」回路４１）、図６に破線で示した回路（「軽度フィルタ」回路４１）、及び破線で示したそれらの接続は随意構成である。「軽度フィルタ」回路４１については後述する。

図７に図示の実施例に於いて、２ワイヤ式調光スイッチ１０”は良く知られた仕方で、ワイヤ１６及び１８を用いて負荷の一方とＡＣラインの一方に接続される。再び、この負荷１４はサイリスタ（制御装置）２２に直列に接続され、この制御装置２２はマイクロプロセッサ２６から制御装置に付属する制御電極２４に供給される制御信号に従って、負荷１４に供給される実効（ＲＭＳ）電圧を制御する。その他の点では、２ワイヤ式調光スイッチの動作は実質的に上述の通りである。随意構成の「軽度フィルタ」回路については後述する。

図５、６及び７に於いて、ＡＣラインに関する情報は後述の目的のため、随意構成の接続４０を越え、「軽度濾過」回路４１を介してマイクロプロセッサ２６に与えられる。
本発明によれば、ＡＣ電源電圧は能動低域フィルタ３０、３０’に与えられ、これらフィルタ３０、３０’の出力はゼロクロス検出器２８に供給される。従って、先ずＡＣラインが濾過され、次いでフィルタからの出力が検査されてゼロクロス発生が検出される。フィルタ３０、３０’の機能は実質的に、基本周波数以上の周波数成分（場合によっては、基本周波数の２倍以上）を除去又は減衰させること、及びそれを「急速に」、即ち最小の位相遅延で実施することである。換言すれば、フィルタはほぼ基本周波数までは（又は場合によっては、ほぼ基本周波数の２倍までは）実質的にフラットな周波数利得特性を有し、その後急速に減少する利得性を有し、通過帯域に於いて基本周波数成分に対し実質的に線形の位相遅延（一定な時間遅延）を挿入する。それ故、フィルタの出力は、ＡＣラインに関して一定量だけ時間遅延したＡＣ基本成分（又は場合によっては、ＡＣ基本成分の第２高調波周波数）であって、実質的にノイズ及び歪みを含まない。重要なことに、フィルタの出力はＡＣラインのＡＣ基本成分（又はＡＣ基本成分の第２高調波周波数）であるから、ＡＣラインの如何なる基本周波数変化も、フィルタ出力に於けるＡＣラインのＡＣ基本成分（又はＡＣ基本成分の第２高調波周波数）に現れる。それ故、フィルタ出力に現れるＡＣ基本成分（又はＡＣ基本成分の第２高調波周波数）は、ゼロクロス検出のための理想に近い信号である。

図１１はフィルタ３０に入るＡＣラインのプロットをライン６０で示し、フィルタの出力（ＡＣ基本波形）のプロットをライン６２で示している。また、図１１のライン６４はゼロクロス検出器２８の出力を示し、その立ち上がりエッジはＡＣ基本波形のゼロクロス、ライン６２を示す。図示のプロットは５０Ｈｚのライン周波数、即ち１０ｍｓｅｃ半周期で取ったものである。図１１のプロットはフィルタ３０が例えば図５の調光回路のＡＣ側にある場合の本発明の実施例に適用可能である。図１１の例では、フィルタ３０の出力プロット６２が、ＡＣラインプロット６０に関して約５ｍｓｅｃの位相遅延を起こしていることが分かる。ＡＣラインプロット６０が点Ａに於いて、負の半サイクルから正の半サイクルにクロス（即ち、ゼロクロス）するとき、このことは点Ａ’（約５ｍｓｅｃ後）迄はマイクロプロセッサによって検出されることはない。また、ＡＣラインプロット６０が点Ｂに於いて、正の半サイクルから負の半サイクルにクロスするときも、点Ｂ’迄はマイクロプロセッサによって検出されることはない。全位相遅延時間はフィルタの遅延時間である。フィルタ遅延時間は選択された遮断周波数に依存する。好適実施例に於いて、選択した遮断周波数は５５Ｈｚでる。この結果、約５ｍｓｅｃのフィルタ遅延時間となる。マイクロプロセッサ２６はＢ’からＣ’へのゼロクロスに関する情報を処理する。この処理は１ｍｓｅｃ以下で実施される。

マイクロプロセッサ２６はこのゼロクロスに関する情報を使って、サイリスタを適当にゲートするのに使用するＡＣ基本波形６２の半周期を決定する。マイクロプロセッサは一定の負荷時間率を維持するようにプログラムされる。一定の負荷時間率とは、たとえＡＣライン周波数が変化（ゼロクロス間の時間を変える）しても、負荷に対する電力出力量が一定に保たれることを意味する。ＡＣライン周波数が変化している間、一定の電力を保つには、サイリスタが点火されるゼロクロスを経過した後の時間量を調節しなければならない。もしＡＣライン周波数が増加、例えば５０Ｈｚから５０．１Ｈｚに増加すれば、ゼロクロス間の時間は減少し、サイリスタが点火されるゼロクロスを経過した後の時間は、出力電力を一定に保つために減少させねばならない。ＡＣライン周波数が減少した時には、この反対が起こる。一定の負荷時間率については、以下、図１５との関連に於いて詳しく説明する。

フィルタ３０は、実質的にＡＣ基本成分より大きい第３高調波に等しいＡＣライン電圧波形の周波数成分を、除去又は実質的に減衰するように設計するのが好ましい。第２オーダーの高調波はＡＣラインに関して問題とはならない。如何なるノイズ及び歪み成分も、第２高調波周波数より大きい周波数範囲に在るようである。理想的なフィルタは位相遅延を起こさないが、実際のフィルタは常に何らかの位相遅延を起こす。本発明によるフィルタ３０の好適実施例に於いて、適当な調光機能を確保するには、位相遅延は基本周波数の半周期以上であってはならない（即ち、１８０°以下であるべきである）。６０Ｈｚラインに於いて、サイリスタの導電時間にして約１乃至３ｍｓｅｃに当たる１３５°又はそれ以上の導電角は、ノイズ、歪み等がフリッカ及び強度変動として最も現れやすい調光範囲を表す。それ故、実際的な観点から、位相遅延はマイクロプロセッサが導電角を計算し、サイリスタを点火するのに十分な時間（ＡＣラインの各半サイクル内）は、約１３５°より大きくなってはならない。

図１１の典型的なプロットに於いて、もし要求される調光レベルが十分に低ければ、負の半サイクルに於ける点Ｃ’又は点Ｃ’を過ぎた後に、同じ半サイクルのゼロクロス情報を用いてサイリスタを点火することは可能である。本発明が最も有利になるのは、これら照明レベルが低いときである。もし要求される調光レベルが、半サイクルに於ける点Ｃ’以前の点でサイリスタを点火しなければならないようなレベルであれば、システムは次の半サイクルを待って、その前の半サイクルからの情報を使用する。システムは利用可能な最近のゼロクロス及び周期情報を使用する。このゼロクロス及び周期情報は同じ極性であって、かつより近い半サイクルから得られる。

最良の場合のシナリオでは、マイクロプロセッサ２６はサイリスタを点火する同じ半サイクルから得られるゼロクロスに関する情報を使用する。調光システムが、高い照明レベルから低い照明レベルに移行する場合には、マイクロプロセッサ２６は古い半サイクル（即ち、前の半サイクル）に関する情報を使用することから、サイリスタを点火するのと同じ半サイクルからの情報を使用することに変更する。しかし、斯うした移行を決定し、プログラムすることはマイクロプロセッサのコーディングを複雑にする。そこで、処理を簡単にするため、前の二つの半サイクルから得られる半サイクルの長さに関する情報が利用される。前の正の半サイクルに関する情報を使用するために、次の正の半サイクルまで待つもう一つの理由は、正の半サイクルと負の半サイクルがゼロ（０）ボルトに関して対称ではないかも知れないからである。従って、たとえ１サイクルの遅れても、問題が生じた同じ極性の半サイクルの間に動的問題を是正しておくことが好ましい。

さて、図５に於いて、フィルタ３０は未整流形のＡＣライン１２を受けるように接続されているのが分かる。言い換えれば、上述のように、フィルタ３０は回路のＡＣ側にある。フィルタ３０の出力は上述のように、ゼロクロス検出器２８に供給される。このフィルタは未整流形のＡＣラインを受ける、即ち５０／６０Ｈｚの基本周波数でＡＣラインを受けるから、本発明による実施例の基準は、フィルタの利得特性がほぼ基本周波数５０／６０Ｈｚまでは実質的にフラットであること要求するが、これは本発明の全体動作には決定的な問題ではない。

図６の調光スイッチ１０’に於いて、フィルタ３０’（後述の点を除いてはフィルタ３０と実質的に同一）は全波ブリッジ整流器３４の出力を受けるように接続される。従って、図６の実施例では、フィルタ３０’は回路のＤＣ側に在って、図５の場合のように未整流形のＡＣラインではなく、全波整流形のＡＣラインを受ける。それ故、本発明の実施例の基準は、フィルタの利得特性が基本周波数５０／６０Ｈｚの約２倍までは実質的にフラットであること、即ち約１００／１２０Ｈｚまでは実質的にフラットであることを要求する。全述と同様、このことは本発明の全体動作には決定的な問題ではない。これら以外の点では、図６の調光スイッチ１０’は、図５に図示のものと同一である。

図１２は全波整流ＡＣライン６０’と、フィルタ３０’を調光回路のＤＣ側に置いた実施例、例えば図６に図示の実施例で回復したＡＣ基本波形６２’、即ちフィルタ３０’の出力を示すプロットである。二つの波形間にある位相遅延に注意されたい。
本発明に関してなされた一つの重要な発見は、全波整流のＡＣラインには其処から基本成分の第２高調波周波数を本質的に再構成するのに十分な情報が有るという点である。従って、フィルタ３０’をここに述べるように構成し、図６の調光スイッチ１０’で使用すれば、フィルタ３０’の出力は、入力が全波整流されているから、ＡＣ基本成分の第２高調波周波数となる。このことは図１２に示されており、其処では全波整流された入力ＡＣラインは参照番号６０’で示され、フィルタ３０’の出力は参照番号６２’で示されている。出力６２’は上述のように、入力６０’に関して位相遅延を起こしているのが分かるであろう。

入力波形６０’からの出力波形６２’の位相遅延は二つの成分に起因している。即ち、全位相遅延は全波整流によって起こる９０°位相シフト、即ち５０Ｈｚの供給ラインに対して２．５ｍｓｅｃのシフトと、１１０Ｈｚの折れ点周波数を持つフィルタ３０’を介した３ｍｓｅｃの位相遅延とからなる約５．５ｍｓｅｃの位相遅延となる。

図７の調光スイッチ１０”に於いて、フィルタ３０はサイリスタ２２を跨いで（並列）配置されるため、未整流形のＡＣラインを受ける。従って、この実施例に関しては、図５に関する前述の説明が適用できる。図７に図示のような２ワイヤ式位相制御調光スイッチでは、サイリスタ２２に掛かる電圧が唯一の利用可能な信号である。ＡＣライン電圧の各半サイクルに対して、サイリスタ２２に掛かる電圧は、ゼロから始まり、次いで入力ＡＣラインに追随する。サイリスタがゲートオンされると、サイリスタに掛かる電圧は、サイリスタの順方向電圧降下（典型的には１．５ボルト）まで降下する。この電圧は半サイクルの終了まで順方向電圧降下に留まる。サイリスタ２２を渡る信号は、制御回路がそれを解釈し、サイリスタ２２及び補助回路を制御するのに使用することができる。サイリスタ２２を渡る信号は、基本ライン電圧に関する幾つかの成分を常に含んでいる。また、この信号は基本成分の高調波に関する変動成分も含んでいる。この高調波の変動成分は、高いレベル設定及び入力電力ラインの品質によって変化する。前述のように、電子調光機に於けるサイリスタのゲーティングは安定したゼロクロス基準を要求するが、このことは２ワイヤ式調光機についても同様である。前述のゼロクロスフィルタは、歪んだ波形が存在する中で基本成分を見つける特徴を有しているから、サイリスタ２２に掛かる電圧に残る基本成分を見つけるのに適している。

４極ベッセル（Bessel）フィルタは上記の望ましい結果を与えることが分かった。この４極ベッセルフィルタの好適な実施例を図８に示す。図８の実施例は、図５、６、及び７の実施例に対して特に適用したものである。その理由は、以下に述べるように、利得及びフォールオフ（衰退）特性が図６に関して上述した基準、即ち位相遅延が１２０Ｈｚに於いて１３５°を越えないと言う基準に合うように設計されているからである（図５及び７の基準に合う同様なフィルタの実施は簡単である）。Paul Horowitz 及び Windield Hill著“THE ART OF ELECTRONICS”第２版(1991)の第５章“Active Filters and Oscillators”pp.272-275にはベッセルフィルタの設計を含めて能動フィルタ設計及び設計基準について詳しく述べられているが、ここではその詳細は省略する。

図９は本発明に使用することが可能なゼロクロス検出器の一実施例を示す。
図８及び９に於いて、ＩＣ１は SGS Thomson社製の LM324N ＩＣ素子である。
図１０は図８のベッセルフィルタの利得特性（曲線５０）を示し、そしてまた図６の実施例でも使用できる１２０Ｈｚで約１３５°の位相遅延を与えるように設計されたバターワース（Butterworth ）フィルタ（曲線５２）、及びチェビシェフ（Chebyshev ）フィルタ（曲線５４）の利得特性を示している。図から分かるように、図８のベッセルフィルタは約１１１Ｈｚの折れ点周波数を有すると共に、フィルタが３００Ｈｚ以上で評価し得る利得を持たない（２０％以下）ような狭い利得ロールオフ（バターワース及びチェビシェフフィルタに較べて）を有している。図５又は図７の実施例用に設計した同様のフィルタでは、折れ点周波数が約５５Ｈｚであって、ロールオフはフィルタが約１５０Ｈｚ以上で評価し得る利得を持たなくなるのが好ましい。予想外であると共に有利なことに、開示されたベッセルフィルタの曲線５０によって示すような比較的狭いロールオフは、殆どの周波数減衰に対して一定の位相遅延を与えこと、また殆どの周波数減衰を最も重要な周波数スペクトル部分、即ち基本成分の幾つかの第１高調波に与えることが分かった。ベッセルフィルタは設計及び実施が簡単であり、またＡＣライン周波数に関係なく比較的一定の位相遅延を有しているので、フィルタの選択肢としては好ましいが、不可欠なものとは言えない。

図１１及び１２に於いて、フィルタ出力（ライン６２で示す回復ＡＣ基本成分、又はライン６２’で示すＡＣ基本成分の第２調波周波数）は、入力ＡＣラインより実質的にきれいである。
図１３及び１４は、それぞれフィルタ３０に入力する典型的なＡＣラインのスペクトルプロットと、フィルタ３０から出力される回復信号のスペクトルプロットを示す。これらの図から、基本周波数以上に於ける回復信号の周波数内容は、ＡＣラインの周波数内容に関して実質的に減縮されていることが分かる。

図１５は一定な負荷時間率を維持するためのマイクロプロセッサ２６に関する自明の流れ図である。安定したゼロクロス情報を最適利用するために、サイリスタの導通時間を基本ＡＣライン周波数の固定負荷時間率に保つことが重要である。これを達成するには、サイリスタがオンする点を見つける計算は、先ず最初に最近の周期時間を用いて、ハイエンド（high end）とローエンド（low end ）の限界を見つけなければならない。図１５のステップ２００に於いて、マイクロプロセッサはフィルタ３０、３０’から最近のゼロクロス（Ｔ_B) と前のゼロクロス（Ｔ_A) を捕らえ、次いで半サイクル周期を計算する。本願出願人から「グラフィックアイ４０００シリーズ調光パネル（Grafik Eye 4000 series Dimming Panels ）」と言う名称で現在市販されているシステムでは、最終ユーザーは最大ハイエンドと最小ローエンドをセットすることができる。ハイエンドを調整することによって、最終ユーザーは最大電圧を下げて、白熱電球の寿命を延ばすか、又は最大電圧を上げて、もっと照明出力を得るかの何れかを選択することができる。ステップ２０２では、マイクロプロセッサは周期の関数としてハイエンドを計算する。ローエンドを調整することによって、エンドユーザーは蛍光負荷の場合に非常に重要な最小電圧を適当に設定することができる。ステップ２０４では、マイクロプロセッサは周期の関数としてローエンドを計算する。ハイエンドの調整は５０％から９５％（Ｋ）の範囲で行われ、典型的には、白熱負荷に対しては約９５％で、蛍光負荷に対しては約７０％で設定される。典型的な蛍光負荷に対しては、６０Ｈｚラインのハイエンドでセットされ、ＡＣラインのゼロクロス後の点灯時間は約０．４２ｍｓｅｃとなる。ローエンドの調整は５％から４９％（Ｍ）の範囲で行われ、典型的には、白熱負荷に対しては約５％で、蛍光負荷に対しては約３０％で設定される。典型的な白熱負荷に対しては、６０Ｈｚラインのローエンドでセットされ、ＡＣラインのゼロクロス後の点灯時間は約７．９２ｍｓｅｃとなる。システムは最終ユーザーがディジタル表示装置から値を選択して、調光機を一定の光レベルに設定することができるようにしている。表示装置は０から１００までの強度範囲を示し、強度Ｉ＝１００％はハイエンドを表し、強度Ｉ＝０％はローエンドを表す。ステップ２０６に於いて、マイクロプロセッサは式：点火点＝ハイエンド＋（ローエンド−ハイエンド）＊（１−強度）を用いて、ＡＣラインのゼロクロスの後、サイリスタが点火するまでの時間量を決定する。次に、ステップ２０８に於いて、マイクロプロセッサはステップ２０７のメモリから取り出した位相遅延値を用いて、Ｔ_B−位相遅延＋点火点で表される時間にサイリスタを点火する。この位相遅延値は図１１及び１２に示す位相遅延及びΦ遅延である。理想的なフィルタの位相遅延名目値、例えば５ｍｓｅｃは、システムの製造時にマイクロプロセッサ２６に記憶することができる。この名目値は、図１６に関して以下に述べるマイクロプロセッサ２６に接続されたフィルタ３０、３０’について実測した位相遅延値によって置き換えることができる。ステップ２１０に於いて、マイクロプロセッサは次のゼロクロスを待つと共に、上記一連のステップがステップ２００から再度開始される。

大量生産に於いては、図５、６及び７のフィルタ３０、３０’による位相遅延量は、同一ロットの構成要素であっても、それらの許容誤差によって２００ｍｓｅｃ程度に変動し、変化することが分かっている。この大きさの変化は、特にサイリスタのオン時間が９００ｍｓｅｃ位の低い光レベルの時に望ましくない結果を起こす。また、位相遅延は構成要素の寿命（使用時間）又は動作温度の変化によってもゆっくりと変化する。この変化を補償するために、マイクロプロセッサは、位相遅延の変化を調整するようにプログラムすることが可能である。図５、６及び７にその一部を示すように、「軽度に濾過された」ＡＣラインはマイクロプロセッサに入力する。この回路は直接ＡＣラインから、又は図５の回路の随意構成である光カプラー３７を介して、位相遅延が殆ど無いか、又は全く無い状態でゼロクロスを検出する。この「軽度フィルタ」は、遮断周波数がラインノイズを出来るだけ多く除去するように十分に低く、フィルタが基本周波数に於いて導入する位相遅延のフィルタ構成要素の許容誤差による変動が、（低精度要素の許容誤差の場合にさえも）問題とならない程度に十分に高く、簡単な低域フィルタ（通常、受動低域フィルタ）、例えば単一の抵抗−容量構成（回路）を用いて実施することができる。この「軽度フィルタ」は上記の低域フィルタの代わりに、マイクロプロセッサ２６にソフトウェアルーチンを組み入れることによっても実施することが出来る。図１６はフィルタによる位相遅延を補償する流れ図を示す。本発明によるこの実施例に於いて、システムは軽度に濾過されたＡＣライン４２をモニタし、このモニタしたものと、「重度（十分）に濾過した」ＡＣ基本周波数、又はフィルタ３０、３０’から出力されるＡＣ基本周波数の第２高調波周波数との間の位相遅延を測定する。この「重度フィルタ」は、遮断周波数が基本ライン周波数（フィルタ入力が全波整流波形の場合には、基本ライン周波数の２倍）に近い低域フィルタ（例えば、上記の能動低域フィルタ）か、又は狭帯域フィルタによって実施することが出来る。

この情報を用いて、マイクロプロセッサ２６は重度濾過した入力と軽度濾過した入力との差から、実際のフィルタ３０、３０’による位相遅延を導き出すことが出来る。軽度濾過したライン４２がラインノイズのために不安定な場合であっても、マイクロプロセッサ２６は多くのラインサイクルからこの値を平均し、ノイズの影響を最小にすることが出来る。従って、マイクロプロセッサ２６は位相遅延を補償することができる。

図１６は図５、６及び７に破線で示したゼロクロスフィルタ遅延補償システムを実行するための流れ図である。図のステップ１００に於いて、マイクロプロセッサは、マイクロプロセッサ２６に入力する軽度濾過したライン４２からゼロクロスをＴ₁ としてを捕らえる。ステップ１０２に於いて、マイクロプロセッサはマイクロプロセッサ２６に入力するフィルタ３０、３０’からの重度濾過したライン出力からゼロクロスをＴ₂ として捕らえる。ステップ１０４に於いて、マイクロプロセッサはＴ₁ とＴ₂ の差を計算し、それをΔＴ_N として記憶する。ステップ１０６に於いて、マイクロプロセッサはΔＴ_N のＫ個のサンプルの平均を取り、これをΔＴ_avg として記憶する。ここで、Ｋは１０から１０，０００までの間から実験的に選んだ値である。ステップ１０８に於いて、マイクロプロセッサは、図１５に図示のルーチンのステップ２０７に於いて、それまでに記憶された値の代わりに取り出される位相遅延値としてΔＴ_avg を記憶する。

図１６に図示の流れずに示されているルーチンは、周期的に実行されて記憶された位相遅延値を更新して行く。典型的には、このルーチンはシステムに電力が供給される毎に、少なくとも日に一度は実行されるが、毎秒何回も頻繁に実施することもできる。
ここに開示の帯域フィルタ、受動回路要素を含む回路、スイッチ容量フィルタ、又はアナログハードウェアフィルタのソフトウェア的実行を利用できること、及びそれに代わるものは本発明の範囲内にあることは、当業者の認識するところであろう。高速（２０ｋＨｚ以上）のアナログ−ディジタル変換器によるディジタル信号処理（ＤＳＰ）を用いるシステムは、入力ＡＣラインをサンプルし、回復することが出来る。高速フーリエ変換、又は低域フィルタ或いは帯域フィルタとして動作するようにプログラムしたＤＳＰの何れかを用いれば、システムは基本周波数以上の如何なる周波数も「濾過する」ことが出来る。これは上述のフィルタの代わりに使用することが出来る。残りの基本周波数は、前述のようにサイリスタを適切に点火するために、ゼロクロス検出器に、次いでマイクロプロセッサに供給される。ＤＳＰ、ゼロクロス検出器、及びマイクロプロプロセッサは一つの装置に組み入れることが出来る。

本発明はその精神又はその本質的属性を逸脱することなしに、その他の特定の形態で実施することが出来る。従って、前述の明細書よりはむしろ本発明の範囲を示す添付請求の範囲を参照すべきである。

従来技術に於けるＡＣライン上のノイズスパイクの問題を示す典型的なプロットである。 従来技術に於けるＡＣライン上のノイズによって起こる“ウェイビー（wavy）”又は“バンピー（bumpy ）”波形の問題を示す典型的なプロットである。 従来技術に於いて、或る条件によって起こるＡＣライン電圧波形の歪み問題を示す典型的なプロットである。 従来技術の関連部分を示すブロック図である。 本発明を用いた３ワイヤ型調光回路の一実施例を示す図である。 本発明を用いた３ワイヤ型調光回路の他の実施例を示す図である。 本発明を用いた２ワイヤ型調光回路の一実施例を示す図である。 ＡＣライン波形から、ＡＣ基本波形又はその第２調波周波数を回復するために、本発明の実施に際して利用できるフィルタ回路の一実施例の詳細を示す図である。 本発明の実施に際して利用できるゼロクロス検出器の一実施例を示す図である。 三つの異なるフィルタの濾過特性に関するスペクトルプロットである。 ＡＣライン電圧波形、及び回復し、位相遅延したＡＣ基本波形を、ゼロクロス検出器からの典型的な出力波形と共に示す図である。 全波整流したＡＣライン電圧波形、及び回復し、位相遅延したＡＣ基本波形の第２調波周波数を、ゼロクロス検出器からの典型的な出力波形と共に示す図である。 本発明の動作を示すスペクトルプロット（１）である。 本発明の動作を示すスペクトルプロット（２）である。 本発明の一実施例に従って、一定の負荷時間率を保つために、マイクロプロセッサによって実行されるアルゴリズムを示す流れ図である。 本発明の一実施例に従って、マイクロプロセッサによって実行される位相遅延補償を示す流れ図である。

符号の説明

１０、１０’ ３ワイヤ式調光スイッチ
１０’’ ２ワイヤ式調光スイッチ
１４ 負荷
１６、１８、２０ ワイヤ
２２ 制御装置
２４ 制御電極
２６ マイクロプロセッサ
２８ ゼロクロス検出器
３０、３０’ フィルタ
３２、３３ 電源
３４ 全波整流ブリッジ
３５、３７ 光カプラー
４１ 軽度フィルタ

Claims (17)

1. ＡＣライン（１６）と負荷（１４）に接続可能であり、基本周波数を持つ基本成分を有する該ＡＣラインから負荷に供給される電力を制御する負荷制御システムであって、該システムは、
   前記基本周波数に関連する高周波が実質的に減衰される周波数特性を有するフィルタ（３０、３０’）、
   該フィルタの出力を受けるように接続され、そのゼロクロスを指示するゼロクロス検出器（２８）、
   前記ＡＣライン及び負荷に直列に接続された制御可能な導電装置（２２）、及び、
   前記ＡＣラインの少なくとも１サイクル部分に導電する制御可能な導電装置（２２）のために、前記ゼロクロス検出器（２８）により提供された指示に応答してトリガ信号を発生する制御回路（２６）、を有し、
   前記フィルタ（３０、３０’）は、能動低域フィルタを有し、前記ＡＣラインに関して実質的に線形の位相遅延を与え、実質的に前記ＡＣ基本要素のＡＣ基本又は第２高調波の選択された１つが通過し、前記基本周波数の第３高調波及びそれより大きい調波が実質的に減衰されるような周波数特性を有しており、
   前記システムは２ワイヤ式壁面取り付け可能な調光スイッチ、３ワイヤ式壁面取り付け可能な調光スイッチ、及び調光パネルの１つを含む、負荷制御システム。
2. 前記フィルタは、前記基本周波数の半周期より小さい実質的に線形の位相遅延を与える、請求項１に記載の負荷制御システム。
3. 前記フィルタは、整流されていないＡＣラインを受けるように接続され、ほぼ前記基本周波数までは実質的にフラットな周波数利得特性と、その後は急速に減少する利得特性とを有し、濾過信号は実質的にＡＣ基本周波数を表わす、請求項１又は２に記載の負荷制御システム。
4. 全波整流ＡＣラインを提供する全波ブリッジ整流器（３４）をさらに有し、前記フィルタは、該全波整流ＡＣラインを受けるように接続され、ほぼ前記基本周波数の２倍の周波数までは実質的にフラットな周波数利得特性と、その後は急速に減少する利得特性とを有し、濾過信号は実質的にＡＣ基本周波数の第２高調波を表わす、請求項１又は２に記載の負荷制御システム。
5. ゼロクロス検出のために光結合装置は用いられていない、請求項４に記載の負荷制御システム。
6. 基本周波数は５０Ｈｚから６０Ｈｚの範囲にあって、前記フィルタは約５５Ｈｚの折れ点周波数と、基本周波数に於いて約１３５°の位相遅延とを有し、約１５０Ｈｚ以後には実質的な周波数利得を持たないベッセルフィルタである、請求項１−３のいずれか１項に記載の負荷制御システム。
7. 基本周波数は５０Ｈｚから６０Ｈｚの範囲にあって、フィルタは約１１１Ｈｚの折れ点周波数と、基本周波数に於いて約１３５°の位相遅延とを有し、約３００Ｈｚ以後には実質的な周波数利得を持たないベッセルフィルタである、請求項１、２、４又は５に記載の負荷制御システム。
8. ベッセルフィルタはアナログハードウェアフィルタを含む、請求項６又は７に記載の負荷制御システム。
9. 前記フィルタはバンドパスフィルタである、請求項１−５のいずれか１項に記載の負荷制御システム。
10. 前記フィルタはスイッチドキャパシタフィルタである、請求項１−５のいずれか１項に記載の負荷制御システム。
11. 前記フィルタはソフトウエアフィルタである、請求項１−５のいずれか１項に記載の負荷制御システム。
12. 前記フィルタは、ディジタル信号プロセッサを含む、請求項１−５のいずれか１項に記載の負荷制御システム。
13. 前記フィルタは、前記制御可能な導電装置及び負荷の少なくとも１つを跨いで配置される、請求項１−１２のいずれか１項に記載の負荷制御システム。
14. 前記制御回路は、ゼロクロス指示及びユーザーによって設定された所望の電力レベルに基づき制御信号を提供するマイクロプロセッサを有する、請求項１−１３のいずれか１項に記載の負荷制御システム。
15. 前記マイクロプロセッサは、ゼロクロス指示及び濾過されていないＡＣライン及び軽度濾過された（４１）ＡＣラインの１つの入力に基づき前記濾過された信号の実際の遅延を測定し、前記測定された実際の位相遅延に基づき、前記フィルタを介して前記実際の位相遅延を補償する制御信号のタイミングを調整する、請求項１４に記載の負荷制御システム。
16. 前記制御可能な導電装置はサイリスタを含む、請求項１−１５のいずれか１項に記載の負荷制御システム。
17. 前記制御可能な導電装置はトライアック（登録商標）を含む、請求項１−１５のいずれか１項に記載の負荷制御システム。

Images