JP4263022B2 - ネットワークインタフェースおよびその構築方法 - Google Patents
ネットワークインタフェースおよびその構築方法 Download PDFInfo
- Publication number
- JP4263022B2 JP4263022B2 JP2003148138A JP2003148138A JP4263022B2 JP 4263022 B2 JP4263022 B2 JP 4263022B2 JP 2003148138 A JP2003148138 A JP 2003148138A JP 2003148138 A JP2003148138 A JP 2003148138A JP 4263022 B2 JP4263022 B2 JP 4263022B2
- Authority
- JP
- Japan
- Prior art keywords
- network interface
- program
- constructing
- programmable logic
- function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/085—Retrieval of network configuration; Tracking network configuration history
- H04L41/0853—Retrieval of network configuration; Tracking network configuration history by actively collecting configuration information or by backing up configuration information
- H04L41/0856—Retrieval of network configuration; Tracking network configuration history by actively collecting configuration information or by backing up configuration information by backing up or archiving configuration information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/24—Negotiation of communication capabilities
Description
【発明の属する技術分野】
本発明は、ネットワークインタフェースおよびその構築方法に関し、特に、複数種類の通信メディアを識別し、接続された通信メディアに対応したネットワークインタフェース機能を選択して実現することができるネットワークインタフェースおよびその構築方法に関する。
【0002】
【従来の技術】
100BASE−Tや10BASE−Tなど複数種類の通信メディア(イーサネット(登録商標)メディア)に対して対応可能なネットワークインタフェースが実現されている。
【0003】
図5は、100BASE−Tおよび10BASE−Tの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【0004】
100BASE−Tおよび10BASE−Tの各通信メディアに対して対応可能なネットワークインタフェース51は、メディアアクセスコントローラ61(以下、「MAC」と称する)とPHYデバイス62とが別個のチップで構成される。MAC61とPHYデバイス62とは、プリント基板上においてMII(Media Independent Interface)と称されるインタフェース部を介して電気的に相互に接続される。MIIは、配線本数16本のデータインタフェース(Data Interface)と、配線本数2本のMDC/MDIOから構成されており、総配線本数は18本である。
【0005】
MAC61は、例えばプログラム可能な論理部であるFPGA(Field Programming Gate Array)もしくはPLD(Programmable Logic Device)で構成される。
【0006】
PHYデバイス62は、100BASE−Tおよび10BASE−Tのそれぞれに対応する符号化および復号化機能を実現する符号化および復号化回路63−1および63−2と、ネットワークインタフェース51に接続された通信メディアの仕様を自動的に識別し検出するオートネゴシエーション(Auto Negotiation)部64と、を主要な処理部として備える。
【0007】
IEEE802.3規格では100BASE−Tや10BASE−Tなど通信メディア毎に符号化方式が規定されており、100BASE−Tや10BASE−Tなど複数種類の通信メディアに対して接続可能なネットワークインタフェースを実現するためには、各通信メディアに対応した符号化方式を実現する符号化および復号化回路を個別に用意する必要がある。オートネゴシエーション部64は、ネットワークインタフェース51に接続された通信メディアに対応した符号化方式を実現する符号化および復号化回路を選択するために、ネットワークインタフェース51に接続された通信メディアの仕様を識別する。
【0008】
なお、PHYデバイス62は、上述の符号化および復号化回路63−1および63−2ならびにオートネゴシエーション部64以外に、例えば、インタフェース部65と、クロック生成、レジスタ機能およびその他諸機能を有する処理部66と、MUX67とを備える。
【0009】
ネットワークインタフェース51に通信メディアが接続されると、オートネゴシエーション部64は、接続された通信メディアの仕様を検出する。図5に示す従来例では、100BASE−Tもしくは10BASE−Tのいずれの通信メディアであるかがオートネゴシエーション部64によって検出される。符号化および復号化回路63−1および63−2のうち、検出された通信メディアに対応するものが選択されて実行される。
【0010】
【発明が解決しようとする課題】
上述の従来例によるネットワークインタフェースでは、PHYデバイスに2つの符号化および復号化回路が含まれている。オートネゴシエーション部によって通信メディアが識別され、この通信メディアに対応する符号化および復号化回路が選択された後は、選択されなかった符号化および復号化回路は全く利用されないので、結果として不必要な回路となってしまう。すなわち、全く機能していない符号化および復号化回路に対しても半導体資源を提供していることになるので、コスト的に非効率的であり、PHYデバイスを構成するチップの小型化に、ひいてはネットワークインタフェースの装置全体の小型化に、大きな影響を及ぼす。また、全く機能していない符号化および復号化回路に対しても電源は供給され続けるので、無駄に電力が消費されていることになる。
【0011】
特にIEEE802.3規格において通信メディア毎に符号化方式が規定されていることから分かるように、ネットワークインタフェースが対応できる通信メディアの種類が増加するほど利便性が高まる反面、半導体資源、コストおよび消費電力の無駄が増大してしまう欠点もある。
【0012】
さらに、従来例によるネットワークインタフェースでは、別々のチップで構成されたMACとPHYデバイスとを電気的に相互に接続するMIIは複数本の配線を有しているので、プリント基板に実装するのに要する面積が必然的に大きくなってしまい、結果としてネットワークインタフェースの装置全体の小型化に重大な影響を及ぼす。
【0013】
従って本発明の目的は、上記問題に鑑み、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を提供することにある。
【0014】
【課題を解決するための手段】
上記目的を実現するために、本発明においては、プログラム可能な論理部と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段と、をネットワークインタフェースに備える。そしてこのような構成の下で、ネットワークインタフェースに接続された通信メディアの仕様を検出し、検出された通信メディアの仕様に基いて、コンフィグレーション情報に含まれるプログラムのうち少なくとも当該通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部に展開して符号化および復号化機能を構築することで、最適なネットワークインタフェースを実現する。
【0015】
図1は、本発明によるネットワークインタフェースの基本構成図である。
【0016】
本発明によるネットワークインタフェース1は、プログラム可能な論理部11と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段12と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段12からプログラム可能な論理部11に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段13と、を備える。
【0017】
コンフィグレーション情報は、ネットワークインタフェース機能を構築するプログラムとして、少なくとも、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、ならびに、符号化および復号化機能を構築するプログラム、を備える。
【0018】
また、コンフィグレーション情報は、メディアアクセスコントローラを構築するプログラム、をさらに備えるのが好ましい。
【0019】
コンフィグレーション手段は、プログラム可能な論理部に構築されたオートネゴシエーション機能を用いて検出された通信メディアの仕様に基づき、この通信メディアに対応する符号化および復号化機能を構築するプログラムを少なくとも含んでなるコンフィグレーション情報を選択して記憶手段からプログラム可能な論理部に展開し、符号化および復号化機能を構築する。
【0020】
本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することができる。
【0021】
【発明の実施の形態】
図2は、本発明の実施例によるネットワークインタフェースのブロック図である。
【0022】
本発明の実施例によるネットワークインタフェース1は、プログラム可能な論理部11と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段12と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段12からプログラム可能な論理部11に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段13と、を備える。
【0023】
本実施例によるネットワークインタフェース1は、図2において参照符号10で示されるPLDを備える。なお、PLDの代替例として、FPGAであってもよい。
【0024】
PLD10は、プログラム可能な論理部11と、コンフィグレーション手段13と、を備える。
【0025】
本実施例では、コンフィグレーション手段13は、記憶手段12とプログラム可能な論理部11との間をインタフェースするコンフィグレーションインタフェース21と、コンフィグレーションインタフェース21を制御する演算処理手段22と、SRAM23と、を備えており、これらはハードウェアマクロセルとしてPLD10上にまとめられている。
【0026】
PLD10には、記憶手段12と、DRAM31と、が接続される。
【0027】
記憶手段12は、フラッシュメモリ等で構成され、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する。
【0028】
本実施例におけるコンフィグレーション情報は、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、符号化および復号化機能を構築するプログラム、ならびに、メディアアクセスコントローラを構築するプログラムを備えてなる。
【0029】
IEEE802.3規格では通信メディア毎に符号化方式が規定されているが、本実施例では、例えば10BASE−Tではマンチェスター方式、100BASE−T4では8B6T方式、1000BASE−Tでは4D−PAM5(8B1Q4)方式といったように、IEEE802.3規格に従う通信メディア毎の符号化方式のためのロジックを構築するプログラムをいくつか用意し、記憶手段12に記憶しておく。
【0030】
また、本実施例では、上記各プログラムの他に、図5の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにMUXの、各ブロックに相当するロジックをそれぞれ構成するプログラムをさらに備える。
【0031】
なお、詳細については後述するが、上記各ロジックを構築するプログラムがプログラム可能な論理部11に展開されると、オートネゴシエーション論理回路41、符号化および復号化論理回路42、MAC論理回路43、インタフェース部論理回路44、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路45、ならびにMUX論理回路46が構築されることになる。なお、MUX46については光通信対応可能にしてもよい。
【0032】
なお、本実施例では、記憶手段12には、上記コンフィグレーション情報の他に、演算処理手段がコンフィグレーションインタフェースを制御するための処理プログラムも併せて記憶される。また、記憶手段12には通信メディアと符号化方式との対応表を記憶させ、符号化および復号化機能を構築するプログラムそのものは、記憶手段12とは別個の記憶装置に記憶するようにしてもよい。
【0033】
本実施例では、PLD10、フラッシュメモリで構成される記憶手段12、およびDRAM31は、プリント基板上で実装されて配線される。この代替例として、PLD10、記憶手段12およびDRAM31の全てがシリコン上に実装されたシステム・オン・シリコンの形態、あるいは、PLD10、記憶手段12およびDRAM31の全てが1つのパッケージに実装されたシステム・イン・パッケージの形態で実施してもよい。
【0034】
また、本実施例では、各ロジックのプログラムをプログラム可能な論理部11に展開する制御を実行する演算処理手段22を、アプリケーションプログラム等を実行するCPUで構成する。この代替例として、演算処理手段22を、アプリケーションプログラム等を実行するCPUとは異なるプログラム展開制御専用のCPUで構成してもよく、あるいは、論理ブロックのプログラム展開制御専用のステートマシン等のハードウェアで構成してもよい。
【0035】
次に、本発明の実施例によるネットワークインタフェースの構築方法の動作フローについて説明する。
【0036】
図3は、本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【0037】
まず、ステップS100において、ネットワークインタフェースの電源を投入する。
【0038】
ネットワークインタフェースの電源が投入されると、図2の演算処理手段22は、電源投入検知後、ステップS101において、コンフィグレーションインタフェース21を制御して、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶手段12からプログラム可能な論理部11に展開する。
【0039】
本実施例におけるステップS101では、ネットワークインタフェース機能のうちの特に基本とされる機能を構成するプログラムが展開される。具体的には、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラムと、MACを構築するプログラムと、図5の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにMUXの、各ブロックに相当するロジックをそれぞれ構成するプログラムとが記憶手段12からプログラム可能な論理部11に展開される。これにより、図2に示すように、オートネゴシエーション論理回路41、MAC論理回路43、インタフェース部論理回路44、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路45、ならびにMUX論理回路46がプログラム可能な論理部11上に構築されることになる。これにより上記各論理回路では、それぞれの処理が実行可能となる。
【0040】
ステップS102では、プログラム可能な論理部11上に構築されたオートネゴシエーション論理回路41は、ネットワークインタフェース1に接続された通信メディアの仕様を自動的に検出する処理を実行する。検出結果は、処理部論理回路45のレジスタ、インタフェース部論理回路44およびMAC論理回路43を介して演算処理手段22に通知される。
【0041】
次いで、ステップS103において、演算処理手段22は、オートネゴシエーション論理回路41から通知されてきた通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部11に展開して、この符号化および復号化論理回路42を構築する。なお、ネットワークインタフェース1に電源が投入されたにもかかわらずネットワークインタフェース1に通信メディアが未だ接続されていない間は、オートネゴシエーション論理回路41は演算処理手段22に空の検出結果を通知するので、この間は演算処理手段22は待機するようにすればよい。
【0042】
以上が、本実施例によるネットワークインタフェースの電源投入後のリセット処理である。これにより、電源投入後にネットワークインタフェースに接続された通信メディアに対応する符号化方式がネットワークインタフェース上で実現される。
【0043】
続いて、リセット処理完了後に、ネットワークインタフェースに接続される通信メディアが変更された場合の動作フローについて説明する。
【0044】
図4は、本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【0045】
図3を参照して説明したリセット処理後も、図2のプログラム可能な論理部11上に構築されたオートネゴシエーション論理回路41は、ネットワークインタフェース1に接続された通信メディアの仕様を自動的に検出する処理を実行している(ステップS201)。検出結果は、処理部論理回路45のレジスタ、インタフェース部論理回路44およびMAC論理回路43を介して演算処理手段22に常に通知されている。
【0046】
ステップS202では、演算処理手段22は、オートネゴシエーション論理回路41から通知されてくる通信メディアの仕様を監視し、ネットワークインタフェース1に接続された通信メディアが変更されたか否かを判定する。変更されていないと判定された場合はそのまま監視を続け、変更されたと判定された場合はステップS203へ進む。
【0047】
ステップS203では、通知された通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部11に展開する。これにより、変更された通信メディアに対応した符号化方式がネットワークインタフェース上で実現される。
【0048】
なお、本実施例では、ネットワークインタフェース1に接続された通信メディアが変更されたとき、この通信メディアに対応する符号化および復号化機能を構築するプログラムをプログラム可能な論理部11に展開して、プログラム可能な論理部11上における符号化および復号化論理回路42を書き換えるようにしたが、この代替例として、プログラム可能な論理部11上に既に構築されている全ての論理回路41〜46を書き換えるようにしてもよく、あるいは、符号化および復号化論理回路42を少なくとも含むいくつかの論理回路を書き換えるようにしてもよい。
【0049】
【発明の効果】
以上説明したように、本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することが可能となる。
【0050】
本発明によるネットワークインタフェースでは、ネットワークインタフェースに現在接続されている通信メディアに対応する符号化および復号化回路が、PLDもしくはFPGA内のプログラム可能な論理部上に実現されるので、従来例のように1つの素子上に複数種類の符号化および復号化回路が同時に実現されることは無く、従って半導体資源を有効に利用することができ、従来例に比べてコスト的に有利である。半導体資源の有効利用は、コスト削減、装置の小型化、および、装置の多機能化に大きく貢献するものである。また、ネットワークインタフェース全体の消費電力の低減にも効果的である。
【0051】
さらに、本発明によるネットワークインタフェースでは、MACおよびPHYデバイスを1つのチップ上にソフト的に実現することになるので、従来例のように、基板上に複数本の配線を有するMIIを設ける必要はない。したがって、基板を有効利用することができ、ネットワークインタフェースの装置全体の小型化に大きく貢献する。
【図面の簡単な説明】
【図1】本発明によるネットワークインタフェースの基本構成図である。
【図2】本発明の実施例によるネットワークインタフェースのブロック図である。
【図3】本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【図4】本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【図5】100BASE−Tおよび10BASE−Tの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【符号の説明】
1…ネットワークインタフェース
10…PLD
11…プログラム可能な論理部
12…記憶手段
13…コンフィグレーション手段
21…コンフィグレーションインタフェース
22…演算処理手段
23…SRAM
31…DRAM
41…オートネゴシエーション論理回路
42…符号化および復号化論理回路
43…MAC論理回路
44…インタフェース部論理回路
45…処理部論理回路
46…MUX論理回路
Claims (7)
- プログラム可能な論理部と、
ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報が記憶された記憶手段と、
前記コンフィグレーション情報に含まれる所望の前記プログラムを前記記憶手段から前記プログラム可能な論理部に展開し、前記ネットワークインタフェース機能を構築するコンフィグレーション手段と、を備えるネットワークインタフェースであって、
前記コンフィグレーション情報は、少なくとも、前記ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、ならびに、符号化および復号化機能を構築するプログラム、を備え、
前記コンフィグレーション手段は、前記ネットワークインタフェース内の前記プログラム可能な論理部に構築された前記オートネゴシエーション機能を用いて検出された通信メディアの仕様に基づき、該通信メディアに対応する前記符号化および復号化機能を構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を選択して前記記憶手段から前記プログラム可能な論理部に展開し、当該符号化および復号化機能を構築することを特徴とするネットワークインタフェース。 - 前記コンフィグレーション情報は、メディアアクセスコントローラを構築するプログラム、をさらに備える請求項1に記載のネットワークインタフェース。
- 前記ネットワークインタフェースの電源の投入を検知する検知手段を備える請求項1または2に記載のネットワークインタフェースであって、
前記コンフィグレーション手段は、前記検知手段が前記ネットワークインタフェースの電源の投入を検知したとき、前記オートネゴシエーション機能を構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を前記記憶手段から前記プログラム可能な論理部に展開し、前記オートネゴシエーション機能を構築するネットワークインタフェース。 - 前記ネットワークインタフェースの電源の投入を検知する検知手段を備える請求項2に記載のネットワークインタフェースであって、
前記コンフィグレーション手段は、前記検知手段が前記ネットワークインタフェースの電源の投入を検知したとき、前記メディアアクセスコントローラを構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を前記記憶手段から前記プログラム可能な論理部に展開し、前記メディアアクセスコントローラを構築するネットワークインタフェース。 - 前記コンフィグレーション手段は、前記記憶手段と前記プログラム可能な論理部との間をインタフェースするコンフィグレーションインタフェースと、該コンフィグレーションインタフェースを制御する演算処理手段と、を備える請求項1〜4のいずれか一項に記載のネットワークインタフェース。
- プログラム可能な論理部と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報が記憶された記憶手段と、を備えるネットワークインタフェースの構築方法であって、
前記ネットワークインタフェースの電源の投入を検知する検知ステップと、
前記ネットワークインタフェースの電源の投入が検知されたとき、前記ネットワークインタフェース内の前記記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうち前記ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラムを、前記ネットワークインタフェース内の前記プログラム可能な論理部に展開し、前記オートネゴシエーション機能を構築する第1の展開ステップと、
前記ネットワークインタフェース内の前記プログラム可能な論理部に構築された前記オートネゴシエーション機能を用いて、前記ネットワークインタフェースに接続された通信メディアの仕様を検出する検出ステップと、
該検出ステップにおいて検出された前記通信メディアの仕様に基づき、前記ネットワー クインタフェース内の前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうち少なくとも前記通信メディアに対応する符号化および復号化機能を構築するプログラムを選択して前記プログラム可能な論理部に展開し、前記符号化および復号化機能を構築する第2の展開ステップと、を備えることを特徴とするネットワークインタフェースの構築方法。 - 前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうちメディアアクセスコントローラを構築するプログラムを前記プログラム可能な論理部に展開し、前記メディアアクセスコントローラを構築する第3の展開ステップと、をさらに備える請求項6に記載のネットワークインタフェースの構築方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148138A JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
US10/846,511 US20040255012A1 (en) | 2003-05-26 | 2004-05-17 | Network interface that can identify plural types of communication media and selectively implement network interface functions conforming to connected communication media and method for constructing the same |
EP04253041A EP1482673A3 (en) | 2003-05-26 | 2004-05-24 | Network interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003148138A JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004350243A JP2004350243A (ja) | 2004-12-09 |
JP2004350243A5 JP2004350243A5 (ja) | 2006-03-23 |
JP4263022B2 true JP4263022B2 (ja) | 2009-05-13 |
Family
ID=33128205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003148138A Expired - Fee Related JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20040255012A1 (ja) |
EP (1) | EP1482673A3 (ja) |
JP (1) | JP4263022B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101399705B (zh) * | 2008-10-23 | 2011-01-19 | 中兴通讯股份有限公司 | 一种基于绑定任务和单板类以实现多功能单板软件的方法 |
US9515880B1 (en) * | 2011-12-28 | 2016-12-06 | Altera Corporation | Integrated circuits with clock selection circuitry |
US11722248B1 (en) * | 2022-01-26 | 2023-08-08 | Zurn Industries, Llc | Cloud communication for an edge device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6102963A (en) * | 1997-12-29 | 2000-08-15 | Vantis Corporation | Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's |
US6185737B1 (en) * | 1998-06-30 | 2001-02-06 | Sun Microsystems, Inc. | Method and apparatus for providing multi media network interface |
US20010010716A1 (en) * | 1998-08-20 | 2001-08-02 | Todd Smith | Premises gateway and premises network interfaces for accessing subscriber premises equipment and communication networks using ring suppression |
US6442529B1 (en) * | 1998-11-17 | 2002-08-27 | Novaweb Technologies, Inc. | Methods and apparatus for delivering targeted information and advertising over the internet |
US6651172B1 (en) * | 1999-05-28 | 2003-11-18 | Advanced Micro Devices, Inc. | Multi-phase EEPROM reading for network interface initialization |
US6487608B2 (en) * | 1999-08-02 | 2002-11-26 | Computer Associates Think, Inc. | Method for automatically configuring network interface card and capable of randomizing a media access controller address of the network interface card |
US6859825B1 (en) * | 1999-12-29 | 2005-02-22 | Advanced Micro Devices, Inc. | System and method enabling configuration of physical layer devices and corresponding link partners for communicating network data via a configuration source or auto-negotiation |
US7194502B1 (en) * | 2000-11-15 | 2007-03-20 | National Semiconductor Corporation | Network interface card using physical layer microcontroller and method of operation |
CA2455010C (en) * | 2001-07-25 | 2009-09-22 | Xilinx, Inc. | Configurable communication integrated circuit |
TW523670B (en) * | 2001-12-12 | 2003-03-11 | Via Tech Inc | Network interface card driving system supporting multiple types of physical layers and the method thereof |
US7266818B2 (en) * | 2002-06-28 | 2007-09-04 | Microsoft Corporation | Automated system setup |
-
2003
- 2003-05-26 JP JP2003148138A patent/JP4263022B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-17 US US10/846,511 patent/US20040255012A1/en not_active Abandoned
- 2004-05-24 EP EP04253041A patent/EP1482673A3/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
US20040255012A1 (en) | 2004-12-16 |
EP1482673A3 (en) | 2006-01-25 |
EP1482673A2 (en) | 2004-12-01 |
JP2004350243A (ja) | 2004-12-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10205653B2 (en) | Fabric discovery for a cluster of nodes | |
US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
JP5571518B2 (ja) | コンピュータによって実施される方法、コンピュータ可読媒体、動的に再構成可能な最適化集積回路 | |
TWI451269B (zh) | 晶片上系統(soc)及設計結構 | |
CN103370878B (zh) | 集成电路内的电源管理 | |
TWI401565B (zh) | 一種控制能量的方法及系統 | |
US11301415B2 (en) | Interface discovery between partitions of a programmable logic device | |
JPWO2009063584A1 (ja) | プログラマブルデバイス、デバイス制御方法及び情報処理システム | |
CN108983938A (zh) | 当待机电源故障时可操作系统、计算机实现方法、及介质 | |
CN108984351A (zh) | 电压调整器预烧测试的系统、方法和计算机可读存储介质 | |
CN107783882A (zh) | 一种服务器功耗管理方法及设备 | |
US9866443B1 (en) | Server data port learning at data switch | |
US20050080903A1 (en) | Method, system, and program for maintaining a link between two network entities | |
US20060067102A1 (en) | Non-volatile logic circuit and system LSI having the same | |
JPH11509950A (ja) | N本未満のi/oピンを伴うnビットのデータバス幅をもつマイクロコントローラ及びそのための方法 | |
JP4263022B2 (ja) | ネットワークインタフェースおよびその構築方法 | |
JP2009181287A (ja) | 半導体集積回路及び電源制御方法 | |
US7823162B1 (en) | Thread circuits and a broadcast channel in programmable logic | |
US9237096B2 (en) | Network relay apparatus | |
US20100100857A1 (en) | Generic non-volatile service layer | |
JP3636277B2 (ja) | 情報処理システム | |
JP4616960B2 (ja) | 外部rom端子を有する半導体装置 | |
JP4966291B2 (ja) | 集積回路に応用する設定回路及びその方法 | |
US9215193B2 (en) | System and method for enhanced energy control policy for unmanaged switch applications | |
CN108028849B (zh) | 用于应用和资源可重用性的利用分层抽象的iot服务建模 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090210 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |