JP2004350243A - ネットワークインタフェースおよびその構築方法 - Google Patents
ネットワークインタフェースおよびその構築方法 Download PDFInfo
- Publication number
- JP2004350243A JP2004350243A JP2003148138A JP2003148138A JP2004350243A JP 2004350243 A JP2004350243 A JP 2004350243A JP 2003148138 A JP2003148138 A JP 2003148138A JP 2003148138 A JP2003148138 A JP 2003148138A JP 2004350243 A JP2004350243 A JP 2004350243A
- Authority
- JP
- Japan
- Prior art keywords
- network interface
- constructing
- program
- configuration information
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
- H04L41/0806—Configuration setting for initial configuration or provisioning, e.g. plug-and-play
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/085—Retrieval of network configuration; Tracking network configuration history
- H04L41/0853—Retrieval of network configuration; Tracking network configuration history by actively collecting configuration information or by backing up configuration information
- H04L41/0856—Retrieval of network configuration; Tracking network configuration history by actively collecting configuration information or by backing up configuration information by backing up or archiving configuration information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/24—Negotiation of communication capabilities
Abstract
【課題】接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現する。
【解決手段】ネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【選択図】 図２
【解決手段】ネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明は、ネットワークインタフェースおよびその構築方法に関し、特に、複数種類の通信メディアを識別し、接続された通信メディアに対応したネットワークインタフェース機能を選択して実現することができるネットワークインタフェースおよびその構築方法に関する。
【０００２】
【従来の技術】
１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど複数種類の通信メディア（イーサネット（登録商標）メディア）に対して対応可能なネットワークインタフェースが実現されている。
【０００３】
図５は、１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【０００４】
１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェース５１は、メディアアクセスコントローラ６１（以下、「ＭＡＣ」と称する）とＰＨＹデバイス６２とが別個のチップで構成される。ＭＡＣ６１とＰＨＹデバイス６２とは、プリント基板上においてＭＩＩ（Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）と称されるインタフェース部を介して電気的に相互に接続される。ＭＩＩは、配線本数１６本のデータインタフェース（Ｄａｔａ Ｉｎｔｅｒｆａｃｅ）と、配線本数２本のＭＤＣ／ＭＤＩＯから構成されており、総配線本数は１８本である。
【０００５】
ＭＡＣ６１は、例えばプログラム可能な論理部であるＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍｉｎｇ Ｇａｔｅ Ａｒｒａｙ）もしくはＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）で構成される。
【０００６】
ＰＨＹデバイス６２は、１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔのそれぞれに対応する符号化および復号化機能を実現する符号化および復号化回路６３−１および６３−２と、ネットワークインタフェース５１に接続された通信メディアの仕様を自動的に識別し検出するオートネゴシエーション（Ａｕｔｏ Ｎｅｇｏｔｉａｔｉｏｎ）部６４と、を主要な処理部として備える。
【０００７】
ＩＥＥＥ８０２．３規格では１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど通信メディア毎に符号化方式が規定されており、１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど複数種類の通信メディアに対して接続可能なネットワークインタフェースを実現するためには、各通信メディアに対応した符号化方式を実現する符号化および復号化回路を個別に用意する必要がある。オートネゴシエーション部６４は、ネットワークインタフェース５１に接続された通信メディアに対応した符号化方式を実現する符号化および復号化回路を選択するために、ネットワークインタフェース５１に接続された通信メディアの仕様を識別する。
【０００８】
なお、ＰＨＹデバイス６２は、上述の符号化および復号化回路６３−１および６３−２ならびにオートネゴシエーション部６４以外に、例えば、インタフェース部６５と、クロック生成、レジスタ機能およびその他諸機能を有する処理部６６と、ＭＵＸ６７とを備える。
【０００９】
ネットワークインタフェース５１に通信メディアが接続されると、オートネゴシエーション部６４は、接続された通信メディアの仕様を検出する。図５に示す従来例では、１００ＢＡＳＥ−Ｔもしくは１０ＢＡＳＥ−Ｔのいずれの通信メディアであるかがオートネゴシエーション部６４によって検出される。符号化および復号化回路６３−１および６３−２のうち、検出された通信メディアに対応するものが選択されて実行される。
【００１０】
【発明が解決しようとする課題】
上述の従来例によるネットワークインタフェースでは、ＰＨＹデバイスに２つの符号化および復号化回路が含まれている。オートネゴシエーション部によって通信メディアが識別され、この通信メディアに対応する符号化および復号化回路が選択された後は、選択されなかった符号化および復号化回路は全く利用されないので、結果として不必要な回路となってしまう。すなわち、全く機能していない符号化および復号化回路に対しても半導体資源を提供していることになるので、コスト的に非効率的であり、ＰＨＹデバイスを構成するチップの小型化に、ひいてはネットワークインタフェースの装置全体の小型化に、大きな影響を及ぼす。また、全く機能していない符号化および復号化回路に対しても電源は供給され続けるので、無駄に電力が消費されていることになる。
【００１１】
特にＩＥＥＥ８０２．３規格において通信メディア毎に符号化方式が規定されていることから分かるように、ネットワークインタフェースが対応できる通信メディアの種類が増加するほど利便性が高まる反面、半導体資源、コストおよび消費電力の無駄が増大してしまう欠点もある。
【００１２】
さらに、従来例によるネットワークインタフェースでは、別々のチップで構成されたＭＡＣとＰＨＹデバイスとを電気的に相互に接続するＭＩＩは複数本の配線を有しているので、プリント基板に実装するのに要する面積が必然的に大きくなってしまい、結果としてネットワークインタフェースの装置全体の小型化に重大な影響を及ぼす。
【００１３】
従って本発明の目的は、上記問題に鑑み、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を実現するために、本発明においては、プログラム可能な論理部と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段と、をネットワークインタフェースに備える。そしてこのような構成の下で、ネットワークインタフェースに接続された通信メディアの仕様を検出し、検出された通信メディアの仕様に基いて、コンフィグレーション情報に含まれるプログラムのうち少なくとも当該通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部に展開して符号化および復号化機能を構築することで、最適なネットワークインタフェースを実現する。
【００１５】
図１は、本発明によるネットワークインタフェースの基本構成図である。
【００１６】
本発明によるネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【００１７】
コンフィグレーション情報は、ネットワークインタフェース機能を構築するプログラムとして、少なくとも、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、ならびに、符号化および復号化機能を構築するプログラム、を備える。
【００１８】
また、コンフィグレーション情報は、メディアアクセスコントローラを構築するプログラム、をさらに備えるのが好ましい。
【００１９】
コンフィグレーション手段は、プログラム可能な論理部に構築されたオートネゴシエーション機能を用いて検出された通信メディアの仕様に基づき、この通信メディアに対応する符号化および復号化機能を構築するプログラムを少なくとも含んでなるコンフィグレーション情報を選択して記憶手段からプログラム可能な論理部に展開し、符号化および復号化機能を構築する。
【００２０】
本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することができる。
【００２１】
【発明の実施の形態】
図２は、本発明の実施例によるネットワークインタフェースのブロック図である。
【００２２】
本発明の実施例によるネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【００２３】
本実施例によるネットワークインタフェース１は、図２において参照符号１０で示されるＰＬＤを備える。なお、ＰＬＤの代替例として、ＦＰＧＡであってもよい。
【００２４】
ＰＬＤ１０は、プログラム可能な論理部１１と、コンフィグレーション手段１３と、を備える。
【００２５】
本実施例では、コンフィグレーション手段１３は、記憶手段１２とプログラム可能な論理部１１との間をインタフェースするコンフィグレーションインタフェース２１と、コンフィグレーションインタフェース２１を制御する演算処理手段２２と、ＳＲＡＭ２３と、を備えており、これらはハードウェアマクロセルとしてＰＬＤ１０上にまとめられている。
【００２６】
ＰＬＤ１０には、記憶手段１２と、ＤＲＡＭ３１と、が接続される。
【００２７】
記憶手段１２は、フラッシュメモリ等で構成され、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する。
【００２８】
本実施例におけるコンフィグレーション情報は、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、符号化および復号化機能を構築するプログラム、ならびに、メディアアクセスコントローラを構築するプログラムを備えてなる。
【００２９】
ＩＥＥＥ８０２．３規格では通信メディア毎に符号化方式が規定されているが、本実施例では、例えば１０ＢＡＳＥ−Ｔではマンチェスター方式、１００ＢＡＳＥ−Ｔ４では８Ｂ６Ｔ方式、１０００ＢＡＳＥ−Ｔでは４Ｄ−ＰＡＭ５（８Ｂ１Ｑ４）方式といったように、ＩＥＥＥ８０２．３規格に従う通信メディア毎の符号化方式のためのロジックを構築するプログラムをいくつか用意し、記憶手段１２に記憶しておく。
【００３０】
また、本実施例では、上記各プログラムの他に、図５の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにＭＵＸの、各ブロックに相当するロジックをそれぞれ構成するプログラムをさらに備える。
【００３１】
なお、詳細については後述するが、上記各ロジックを構築するプログラムがプログラム可能な論理部１１に展開されると、オートネゴシエーション論理回路４１、符号化および復号化論理回路４２、ＭＡＣ論理回路４３、インタフェース部論理回路４４、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路４５、ならびにＭＵＸ論理回路４６が構築されることになる。なお、ＭＵＸ４６については光通信対応可能にしてもよい。
【００３２】
なお、本実施例では、記憶手段１２には、上記コンフィグレーション情報の他に、演算処理手段がコンフィグレーションインタフェースを制御するための処理プログラムも併せて記憶される。また、記憶手段１２には通信メディアと符号化方式との対応表を記憶させ、符号化および復号化機能を構築するプログラムそのものは、記憶手段１２とは別個の記憶装置に記憶するようにしてもよい。
【００３３】
本実施例では、ＰＬＤ１０、フラッシュメモリで構成される記憶手段１２、およびＤＲＡＭ１２は、プリント基板上で実装されて配線される。この代替例として、ＰＬＤ１０、記憶手段１２およびＤＲＡＭ１２の全てがシリコン上に実装されたシステム・オン・シリコンの形態、あるいは、ＰＬＤ１０、記憶手段１２およびＤＲＡＭ１２の全てが１つのパッケージに実装されたシステム・イン・パッケージの形態で実施してもよい。
【００３４】
また、本実施例では、各ロジックのプログラムをプログラム可能な論理部１１に展開する制御を実行する演算処理手段２２を、アプリケーションプログラム等を実行するＣＰＵで構成する。この代替例として、演算処理手段２２を、アプリケーションプログラム等を実行するＣＰＵとは異なるプログラム展開制御専用のＣＰＵで構成してもよく、あるいは、論理ブロックのプログラム展開制御専用のステートマシン等のハードウェアで構成してもよい。
【００３５】
次に、本発明の実施例によるネットワークインタフェースの構築方法の動作フローについて説明する。
【００３６】
図３は、本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【００３７】
まず、ステップＳ１００において、ネットワークインタフェースの電源を投入する。
【００３８】
ネットワークインタフェースの電源が投入されると、図２の演算処理手段２２は、電源投入検知後、ステップＳ１０１において、コンフィグレーションインタフェース２１を制御して、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶手段１２からプログラム可能な論理部１１に展開する。
【００３９】
本実施例におけるステップＳ１０１では、ネットワークインタフェース機能のうちの特に基本とされる機能を構成するプログラムが展開される。具体的には、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラムと、ＭＡＣを構築するプログラムと、図５の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにＭＵＸの、各ブロックに相当するロジックをそれぞれ構成するプログラムとが記憶手段１２からプログラム可能な論理部１１に展開される。これにより、図２に示すように、オートネゴシエーション論理回路４１、ＭＡＣ論理回路４３、インタフェース部論理回路４４、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路４５、ならびにＭＵＸ論理回路４６がプログラム可能な論理部１１上に構築されることになる。これにより上記各論理回路では、それぞれの処理が実行可能となる。
【００４０】
ステップＳ１０２では、プログラム可能な論理部１１上に構築されたオートネゴシエーション論理回路４１は、ネットワークインタフェース１に接続された通信メディアの仕様を自動的に検出する処理を実行する。検出結果は、処理部論理回路４５のレジスタ、インタフェース部論理回路４４およびＭＡＣ論理回路４３を介して演算処理手段２２に通知される。
【００４１】
次いで、ステップＳ１０３において、演算処理手段２２は、オートネゴシエーション論理回路４１から通知されてきた通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部１１に展開して、この符号化および復号化論理回路４２を構築する。なお、ネットワークインタフェース１に電源が投入されたにもかかわらずネットワークインタフェース１に通信メディアが未だ接続されていない間は、オートネゴシエーション論理回路４１は演算処理手段２２に空の検出結果を通知するので、この間は演算処理手段２２は待機するようにすればよい。
【００４２】
以上が、本実施例によるネットワークインタフェースの電源投入後のリセット処理である。これにより、電源投入後にネットワークインタフェースに接続された通信メディアに対応する符号化方式がネットワークインタフェース上で実現される。
【００４３】
続いて、リセット処理完了後に、ネットワークインタフェースに接続される通信メディアが変更された場合の動作フローについて説明する。
【００４４】
図４は、本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【００４５】
図３を参照して説明したリセット処理後も、図２のプログラム可能な論理部１１上に構築されたオートネゴシエーション論理回路４１は、ネットワークインタフェース１に接続された通信メディアの仕様を自動的に検出する処理を実行している（ステップＳ２０１）。検出結果は、処理部論理回路４５のレジスタ、インタフェース部論理回路４４およびＭＡＣ論理回路４３を介して演算処理手段２２に常に通知されている。
【００４６】
ステップＳ２０２では、演算処理手段２２は、オートネゴシエーション論理回路４１から通知されてくる通信メディアの仕様を監視し、ネットワークインタフェース１に接続された通信メディアが変更されたか否かを判定する。変更されていないと判定された場合はそのまま監視を続け、変更されたと判定された場合はステップＳ２０３へ進む。
【００４７】
ステップＳ２０３では、通知された通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部１１に展開する。これにより、変更された通信メディアに対応した符号化方式がネットワークインタフェース上で実現される。
【００４８】
なお、本実施例では、ネットワークインタフェース１に接続された通信メディアが変更されたとき、この通信メディアに対応する符号化および復号化機能を構築するプログラムをプログラム可能な論理部１１に展開して、プログラム可能な論理部１１上における符号化および復号化論理回路４２を書き換えるようにしたが、この代替例として、プログラム可能な論理部１１上に既に構築されている全ての論理回路４１〜４６を書き換えるようにしてもよく、あるいは、符号化および復号化論理回路４２を少なくとも含むいくつかの論理回路を書き換えるようにしてもよい。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することが可能となる。
【００５０】
本発明によるネットワークインタフェースでは、ネットワークインタフェースに現在接続されている通信メディアに対応する符号化および復号化回路が、ＰＬＤもしくはＦＰＧＡ内のプログラム可能な論理部上に実現されるので、従来例のように１つの素子上に複数種類の符号化および復号化回路が同時に実現されることは無く、従って半導体資源を有効に利用することができ、従来例に比べてコスト的に有利である。半導体資源の有効利用は、コスト削減、装置の小型化、および、装置の多機能化に大きく貢献するものである。また、ネットワークインタフェース全体の消費電力の低減にも効果的である。
【００５１】
さらに、本発明によるネットワークインタフェースでは、ＭＡＣおよびＰＨＹデバイスを１つのチップ上にソフト的に実現することになるので、従来例のように、基板上に複数本の配線を有するＭＩＩを設ける必要はない。したがって、基板を有効利用することができ、ネットワークインタフェースの装置全体の小型化に大きく貢献する。
【図面の簡単な説明】
【図１】本発明によるネットワークインタフェースの基本構成図である。
【図２】本発明の実施例によるネットワークインタフェースのブロック図である。
【図３】本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【図４】本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【図５】１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【符号の説明】
１…ネットワークインタフェース
１０…ＰＬＤ
１１…プログラム可能な論理部
１２…記憶手段
１３…コンフィグレーション手段
２１…コンフィグレーションインタフェース
２２…演算処理手段
２３…ＳＲＡＭ
３１…ＤＲＡＭ
４１…オートネゴシエーション論理回路
４２…符号化および復号化論理回路
４３…ＭＡＣ論理回路
４４…インタフェース部論理回路
４５…処理部論理回路
４６…ＭＵＸ論理回路
【発明の属する技術分野】
本発明は、ネットワークインタフェースおよびその構築方法に関し、特に、複数種類の通信メディアを識別し、接続された通信メディアに対応したネットワークインタフェース機能を選択して実現することができるネットワークインタフェースおよびその構築方法に関する。
【０００２】
【従来の技術】
１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど複数種類の通信メディア（イーサネット（登録商標）メディア）に対して対応可能なネットワークインタフェースが実現されている。
【０００３】
図５は、１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【０００４】
１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェース５１は、メディアアクセスコントローラ６１（以下、「ＭＡＣ」と称する）とＰＨＹデバイス６２とが別個のチップで構成される。ＭＡＣ６１とＰＨＹデバイス６２とは、プリント基板上においてＭＩＩ（Ｍｅｄｉａ Ｉｎｄｅｐｅｎｄｅｎｔ Ｉｎｔｅｒｆａｃｅ）と称されるインタフェース部を介して電気的に相互に接続される。ＭＩＩは、配線本数１６本のデータインタフェース（Ｄａｔａ Ｉｎｔｅｒｆａｃｅ）と、配線本数２本のＭＤＣ／ＭＤＩＯから構成されており、総配線本数は１８本である。
【０００５】
ＭＡＣ６１は、例えばプログラム可能な論理部であるＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍｉｎｇ Ｇａｔｅ Ａｒｒａｙ）もしくはＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）で構成される。
【０００６】
ＰＨＹデバイス６２は、１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔのそれぞれに対応する符号化および復号化機能を実現する符号化および復号化回路６３−１および６３−２と、ネットワークインタフェース５１に接続された通信メディアの仕様を自動的に識別し検出するオートネゴシエーション（Ａｕｔｏ Ｎｅｇｏｔｉａｔｉｏｎ）部６４と、を主要な処理部として備える。
【０００７】
ＩＥＥＥ８０２．３規格では１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど通信メディア毎に符号化方式が規定されており、１００ＢＡＳＥ−Ｔや１０ＢＡＳＥ−Ｔなど複数種類の通信メディアに対して接続可能なネットワークインタフェースを実現するためには、各通信メディアに対応した符号化方式を実現する符号化および復号化回路を個別に用意する必要がある。オートネゴシエーション部６４は、ネットワークインタフェース５１に接続された通信メディアに対応した符号化方式を実現する符号化および復号化回路を選択するために、ネットワークインタフェース５１に接続された通信メディアの仕様を識別する。
【０００８】
なお、ＰＨＹデバイス６２は、上述の符号化および復号化回路６３−１および６３−２ならびにオートネゴシエーション部６４以外に、例えば、インタフェース部６５と、クロック生成、レジスタ機能およびその他諸機能を有する処理部６６と、ＭＵＸ６７とを備える。
【０００９】
ネットワークインタフェース５１に通信メディアが接続されると、オートネゴシエーション部６４は、接続された通信メディアの仕様を検出する。図５に示す従来例では、１００ＢＡＳＥ−Ｔもしくは１０ＢＡＳＥ−Ｔのいずれの通信メディアであるかがオートネゴシエーション部６４によって検出される。符号化および復号化回路６３−１および６３−２のうち、検出された通信メディアに対応するものが選択されて実行される。
【００１０】
【発明が解決しようとする課題】
上述の従来例によるネットワークインタフェースでは、ＰＨＹデバイスに２つの符号化および復号化回路が含まれている。オートネゴシエーション部によって通信メディアが識別され、この通信メディアに対応する符号化および復号化回路が選択された後は、選択されなかった符号化および復号化回路は全く利用されないので、結果として不必要な回路となってしまう。すなわち、全く機能していない符号化および復号化回路に対しても半導体資源を提供していることになるので、コスト的に非効率的であり、ＰＨＹデバイスを構成するチップの小型化に、ひいてはネットワークインタフェースの装置全体の小型化に、大きな影響を及ぼす。また、全く機能していない符号化および復号化回路に対しても電源は供給され続けるので、無駄に電力が消費されていることになる。
【００１１】
特にＩＥＥＥ８０２．３規格において通信メディア毎に符号化方式が規定されていることから分かるように、ネットワークインタフェースが対応できる通信メディアの種類が増加するほど利便性が高まる反面、半導体資源、コストおよび消費電力の無駄が増大してしまう欠点もある。
【００１２】
さらに、従来例によるネットワークインタフェースでは、別々のチップで構成されたＭＡＣとＰＨＹデバイスとを電気的に相互に接続するＭＩＩは複数本の配線を有しているので、プリント基板に実装するのに要する面積が必然的に大きくなってしまい、結果としてネットワークインタフェースの装置全体の小型化に重大な影響を及ぼす。
【００１３】
従って本発明の目的は、上記問題に鑑み、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を実現するために、本発明においては、プログラム可能な論理部と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段と、をネットワークインタフェースに備える。そしてこのような構成の下で、ネットワークインタフェースに接続された通信メディアの仕様を検出し、検出された通信メディアの仕様に基いて、コンフィグレーション情報に含まれるプログラムのうち少なくとも当該通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部に展開して符号化および復号化機能を構築することで、最適なネットワークインタフェースを実現する。
【００１５】
図１は、本発明によるネットワークインタフェースの基本構成図である。
【００１６】
本発明によるネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【００１７】
コンフィグレーション情報は、ネットワークインタフェース機能を構築するプログラムとして、少なくとも、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、ならびに、符号化および復号化機能を構築するプログラム、を備える。
【００１８】
また、コンフィグレーション情報は、メディアアクセスコントローラを構築するプログラム、をさらに備えるのが好ましい。
【００１９】
コンフィグレーション手段は、プログラム可能な論理部に構築されたオートネゴシエーション機能を用いて検出された通信メディアの仕様に基づき、この通信メディアに対応する符号化および復号化機能を構築するプログラムを少なくとも含んでなるコンフィグレーション情報を選択して記憶手段からプログラム可能な論理部に展開し、符号化および復号化機能を構築する。
【００２０】
本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することができる。
【００２１】
【発明の実施の形態】
図２は、本発明の実施例によるネットワークインタフェースのブロック図である。
【００２２】
本発明の実施例によるネットワークインタフェース１は、プログラム可能な論理部１１と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段１２と、コンフィグレーション情報に含まれる所望のプログラムを記憶手段１２からプログラム可能な論理部１１に展開し、ネットワークインタフェース機能を構築するコンフィグレーション手段１３と、を備える。
【００２３】
本実施例によるネットワークインタフェース１は、図２において参照符号１０で示されるＰＬＤを備える。なお、ＰＬＤの代替例として、ＦＰＧＡであってもよい。
【００２４】
ＰＬＤ１０は、プログラム可能な論理部１１と、コンフィグレーション手段１３と、を備える。
【００２５】
本実施例では、コンフィグレーション手段１３は、記憶手段１２とプログラム可能な論理部１１との間をインタフェースするコンフィグレーションインタフェース２１と、コンフィグレーションインタフェース２１を制御する演算処理手段２２と、ＳＲＡＭ２３と、を備えており、これらはハードウェアマクロセルとしてＰＬＤ１０上にまとめられている。
【００２６】
ＰＬＤ１０には、記憶手段１２と、ＤＲＡＭ３１と、が接続される。
【００２７】
記憶手段１２は、フラッシュメモリ等で構成され、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する。
【００２８】
本実施例におけるコンフィグレーション情報は、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、符号化および復号化機能を構築するプログラム、ならびに、メディアアクセスコントローラを構築するプログラムを備えてなる。
【００２９】
ＩＥＥＥ８０２．３規格では通信メディア毎に符号化方式が規定されているが、本実施例では、例えば１０ＢＡＳＥ−Ｔではマンチェスター方式、１００ＢＡＳＥ−Ｔ４では８Ｂ６Ｔ方式、１０００ＢＡＳＥ−Ｔでは４Ｄ−ＰＡＭ５（８Ｂ１Ｑ４）方式といったように、ＩＥＥＥ８０２．３規格に従う通信メディア毎の符号化方式のためのロジックを構築するプログラムをいくつか用意し、記憶手段１２に記憶しておく。
【００３０】
また、本実施例では、上記各プログラムの他に、図５の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにＭＵＸの、各ブロックに相当するロジックをそれぞれ構成するプログラムをさらに備える。
【００３１】
なお、詳細については後述するが、上記各ロジックを構築するプログラムがプログラム可能な論理部１１に展開されると、オートネゴシエーション論理回路４１、符号化および復号化論理回路４２、ＭＡＣ論理回路４３、インタフェース部論理回路４４、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路４５、ならびにＭＵＸ論理回路４６が構築されることになる。なお、ＭＵＸ４６については光通信対応可能にしてもよい。
【００３２】
なお、本実施例では、記憶手段１２には、上記コンフィグレーション情報の他に、演算処理手段がコンフィグレーションインタフェースを制御するための処理プログラムも併せて記憶される。また、記憶手段１２には通信メディアと符号化方式との対応表を記憶させ、符号化および復号化機能を構築するプログラムそのものは、記憶手段１２とは別個の記憶装置に記憶するようにしてもよい。
【００３３】
本実施例では、ＰＬＤ１０、フラッシュメモリで構成される記憶手段１２、およびＤＲＡＭ１２は、プリント基板上で実装されて配線される。この代替例として、ＰＬＤ１０、記憶手段１２およびＤＲＡＭ１２の全てがシリコン上に実装されたシステム・オン・シリコンの形態、あるいは、ＰＬＤ１０、記憶手段１２およびＤＲＡＭ１２の全てが１つのパッケージに実装されたシステム・イン・パッケージの形態で実施してもよい。
【００３４】
また、本実施例では、各ロジックのプログラムをプログラム可能な論理部１１に展開する制御を実行する演算処理手段２２を、アプリケーションプログラム等を実行するＣＰＵで構成する。この代替例として、演算処理手段２２を、アプリケーションプログラム等を実行するＣＰＵとは異なるプログラム展開制御専用のＣＰＵで構成してもよく、あるいは、論理ブロックのプログラム展開制御専用のステートマシン等のハードウェアで構成してもよい。
【００３５】
次に、本発明の実施例によるネットワークインタフェースの構築方法の動作フローについて説明する。
【００３６】
図３は、本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【００３７】
まず、ステップＳ１００において、ネットワークインタフェースの電源を投入する。
【００３８】
ネットワークインタフェースの電源が投入されると、図２の演算処理手段２２は、電源投入検知後、ステップＳ１０１において、コンフィグレーションインタフェース２１を制御して、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶手段１２からプログラム可能な論理部１１に展開する。
【００３９】
本実施例におけるステップＳ１０１では、ネットワークインタフェース機能のうちの特に基本とされる機能を構成するプログラムが展開される。具体的には、ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラムと、ＭＡＣを構築するプログラムと、図５の従来例で説明したインタフェース部、クロック生成、レジスタ機能およびその他諸機能を有する処理部、ならびにＭＵＸの、各ブロックに相当するロジックをそれぞれ構成するプログラムとが記憶手段１２からプログラム可能な論理部１１に展開される。これにより、図２に示すように、オートネゴシエーション論理回路４１、ＭＡＣ論理回路４３、インタフェース部論理回路４４、クロック生成、レジスタ機能およびその他諸機能を有する処理部論理回路４５、ならびにＭＵＸ論理回路４６がプログラム可能な論理部１１上に構築されることになる。これにより上記各論理回路では、それぞれの処理が実行可能となる。
【００４０】
ステップＳ１０２では、プログラム可能な論理部１１上に構築されたオートネゴシエーション論理回路４１は、ネットワークインタフェース１に接続された通信メディアの仕様を自動的に検出する処理を実行する。検出結果は、処理部論理回路４５のレジスタ、インタフェース部論理回路４４およびＭＡＣ論理回路４３を介して演算処理手段２２に通知される。
【００４１】
次いで、ステップＳ１０３において、演算処理手段２２は、オートネゴシエーション論理回路４１から通知されてきた通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部１１に展開して、この符号化および復号化論理回路４２を構築する。なお、ネットワークインタフェース１に電源が投入されたにもかかわらずネットワークインタフェース１に通信メディアが未だ接続されていない間は、オートネゴシエーション論理回路４１は演算処理手段２２に空の検出結果を通知するので、この間は演算処理手段２２は待機するようにすればよい。
【００４２】
以上が、本実施例によるネットワークインタフェースの電源投入後のリセット処理である。これにより、電源投入後にネットワークインタフェースに接続された通信メディアに対応する符号化方式がネットワークインタフェース上で実現される。
【００４３】
続いて、リセット処理完了後に、ネットワークインタフェースに接続される通信メディアが変更された場合の動作フローについて説明する。
【００４４】
図４は、本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【００４５】
図３を参照して説明したリセット処理後も、図２のプログラム可能な論理部１１上に構築されたオートネゴシエーション論理回路４１は、ネットワークインタフェース１に接続された通信メディアの仕様を自動的に検出する処理を実行している（ステップＳ２０１）。検出結果は、処理部論理回路４５のレジスタ、インタフェース部論理回路４４およびＭＡＣ論理回路４３を介して演算処理手段２２に常に通知されている。
【００４６】
ステップＳ２０２では、演算処理手段２２は、オートネゴシエーション論理回路４１から通知されてくる通信メディアの仕様を監視し、ネットワークインタフェース１に接続された通信メディアが変更されたか否かを判定する。変更されていないと判定された場合はそのまま監視を続け、変更されたと判定された場合はステップＳ２０３へ進む。
【００４７】
ステップＳ２０３では、通知された通信メディアの仕様に基いて、記憶手段に記憶されたコンフィグレーション情報に含まれるプログラムのうちこの通信メディアに対応する符号化および復号化機能を構築するプログラムを選択し、プログラム可能な論理部１１に展開する。これにより、変更された通信メディアに対応した符号化方式がネットワークインタフェース上で実現される。
【００４８】
なお、本実施例では、ネットワークインタフェース１に接続された通信メディアが変更されたとき、この通信メディアに対応する符号化および復号化機能を構築するプログラムをプログラム可能な論理部１１に展開して、プログラム可能な論理部１１上における符号化および復号化論理回路４２を書き換えるようにしたが、この代替例として、プログラム可能な論理部１１上に既に構築されている全ての論理回路４１〜４６を書き換えるようにしてもよく、あるいは、符号化および復号化論理回路４２を少なくとも含むいくつかの論理回路を書き換えるようにしてもよい。
【００４９】
【発明の効果】
以上説明したように、本発明によれば、接続された通信メディアに最適化されたネットワークインタフェースおよびその構築方法を実現することが可能となる。
【００５０】
本発明によるネットワークインタフェースでは、ネットワークインタフェースに現在接続されている通信メディアに対応する符号化および復号化回路が、ＰＬＤもしくはＦＰＧＡ内のプログラム可能な論理部上に実現されるので、従来例のように１つの素子上に複数種類の符号化および復号化回路が同時に実現されることは無く、従って半導体資源を有効に利用することができ、従来例に比べてコスト的に有利である。半導体資源の有効利用は、コスト削減、装置の小型化、および、装置の多機能化に大きく貢献するものである。また、ネットワークインタフェース全体の消費電力の低減にも効果的である。
【００５１】
さらに、本発明によるネットワークインタフェースでは、ＭＡＣおよびＰＨＹデバイスを１つのチップ上にソフト的に実現することになるので、従来例のように、基板上に複数本の配線を有するＭＩＩを設ける必要はない。したがって、基板を有効利用することができ、ネットワークインタフェースの装置全体の小型化に大きく貢献する。
【図面の簡単な説明】
【図１】本発明によるネットワークインタフェースの基本構成図である。
【図２】本発明の実施例によるネットワークインタフェースのブロック図である。
【図３】本発明の実施例によるネットワークインタフェースの構築方法におけるリセット処理時の動作フローを示すフローチャートである。
【図４】本発明の実施例によるネットワークインタフェースの構築方法における通信メディア変更時の動作フローを示すフローチャートである。
【図５】１００ＢＡＳＥ−Ｔおよび１０ＢＡＳＥ−Ｔの各通信メディアに対して対応可能なネットワークインタフェースの従来例を例示するブロック図である。
【符号の説明】
１…ネットワークインタフェース
１０…ＰＬＤ
１１…プログラム可能な論理部
１２…記憶手段
１３…コンフィグレーション手段
２１…コンフィグレーションインタフェース
２２…演算処理手段
２３…ＳＲＡＭ
３１…ＤＲＡＭ
４１…オートネゴシエーション論理回路
４２…符号化および復号化論理回路
４３…ＭＡＣ論理回路
４４…インタフェース部論理回路
４５…処理部論理回路
４６…ＭＵＸ論理回路
Claims (14)
- プログラム可能な論理部と、
ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段と、
前記コンフィグレーション情報に含まれる所望の前記プログラムを前記記憶手段から前記プログラム可能な論理部に展開し、前記ネットワークインタフェース機能を構築するコンフィグレーション手段と、を備えることを特徴とするネットワークインタフェース。 - 前記コンフィグレーション情報は、少なくとも、前記ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラム、ならびに、符号化および復号化機能を構築するプログラム、を備える請求項１に記載のネットワークインタフェース。
- 前記コンフィグレーション情報は、メディアアクセスコントローラを構築するプログラム、を備える請求項１または２に記載のネットワークインタフェース。
- 前記コンフィグレーション手段は、前記プログラム可能な論理部に構築された前記オートネゴシエーション機能を用いて検出された通信メディアの仕様に基づき、該通信メディアに対応する前記符号化および復号化機能を構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を選択して前記記憶手段から前記プログラム可能な論理部に展開し、前記符号化および復号化機能を構築する請求項２または３に記載のネットワークインタフェース。
- 前記ネットワークインタフェースの電源の投入を検知する検知手段を備える請求項２〜４のいずれか一項に記載のネットワークインタフェースであって、
前記コンフィグレーション手段は、前記検知手段が前記ネットワークインタフェースの電源の投入を検知したとき、前記オートネゴシエーション機能を構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を前記記憶手段から前記プログラム可能な論理部に展開し、前記オートネゴシエーション機能を構築するネットワークインタフェース。 - 前記ネットワークインタフェースの電源の投入を検知する検知手段を備える請求項３または４に記載のネットワークインタフェースであって、
前記コンフィグレーション手段は、前記検知手段が前記ネットワークインタフェースの電源の投入を検知したとき、前記メディアアクセスコントローラを構築するプログラムを少なくとも含んでなる前記コンフィグレーション情報を前記記憶手段から前記プログラム可能な論理部に展開し、前記メディアアクセスコントローラを構築するネットワークインタフェース。 - 前記コンフィグレーション手段は、前記記憶手段と前記プログラム可能な論理部との間をインタフェースするコンフィグレーションインタフェースと、該コンフィグレーションインタフェースを制御する演算処理手段と、を備える請求項１〜６のいずれか一項に記載のネットワークインタフェース。
- プログラム可能な論理部と、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶する記憶手段と、を備えるネットワークインタフェースの構築方法であって、
前記ネットワークインタフェースに接続された通信メディアの仕様を検出する検出ステップと、
該検出ステップにおいて検出された通信メディアの仕様に基づき、前記コンフィグレーション情報に含まれる前記プログラムのうち少なくとも該通信メディアに対応する符号化および復号化機能を構築するプログラムを選択して前記プログラム可能な論理部に展開し、前記符号化および復号化機能を構築する展開ステップと、を備えることを特徴とするネットワークインタフェースの構築方法。 - 前記ネットワークインタフェースの電源の投入を検知する検知ステップと、
前記ネットワークインタフェースの電源の投入が検知されたとき、前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうち前記ネットワークインタフェースに接続された通信メディアの仕様を検出する前記検出ステップを実行するオートネゴシエーション機能を構築するプログラムを、前記プログラム可能な論理部に展開し、前記オートネゴシエーション機能を構築する第２の展開ステップと、をさらに備える請求項８に記載のネットワークインタフェースの構築方法。 - 前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうちメディアアクセスコントローラを構築するプログラムを前記プログラム可能な論理部に展開し、前記メディアアクセスコントローラを構築する第３の展開ステップと、をさらに備える請求項８または９に記載のネットワークインタフェースの構築方法。
- ネットワークインタフェースの構築方法であって、
前記ネットワークインタフェースの電源の投入を検知する第１のステップと、前記ネットワークインタフェースの電源の投入が検知されたとき、ネットワークインタフェース機能を構築するプログラムを含むコンフィグレーション情報を記憶した記憶手段から前記コンフィグレーション情報に含まれる所望の前記プログラムを前記プログラム可能な論理部に展開し、前記ネットワークインタフェース機能を構築する第２のステップと、を備えることを特徴とするネットワークインタフェースの構築方法。 - 前記コンフィグレーション情報は、少なくとも、前記ネットワークインタフェースに接続された通信メディアの仕様を検出するオートネゴシエーション機能を構築するプログラムを備える請求項１１に記載のネットワークインタフェースの構築方法。
- 前記プログラム可能な論理部に構築された前記オートネゴシエーション機能を用いて、前記ネットワークインタフェースに接続された通信メディアの仕様を検出する第３のステップと、
該第３のステップにおいて検出された通信メディアの仕様に基づき、前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうち該通信メディアに対応する前記符号化および復号化機能を構築するプログラムを選択して前記プログラム可能な論理部に展開し、前記符号化および復号化機能を構築する第４のステップと、をさらに備える請求項１２に記載のネットワークインタフェースの構築方法。 - 前記記憶手段に記憶された前記コンフィグレーション情報に含まれる前記プログラムのうちメディアアクセスコントローラを構築するプログラムを前記プログラム可能な論理部に展開し、前記メディアアクセスコントローラを構築する第５のステップと、をさらに備える請求項１１〜１３のいずれか一項に記載のネットワークインタフェースの構築方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148138A JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
| US10/846,511 US20040255012A1 (en) | 2003-05-26 | 2004-05-17 | Network interface that can identify plural types of communication media and selectively implement network interface functions conforming to connected communication media and method for constructing the same |
| EP04253041A EP1482673A3 (en) | 2003-05-26 | 2004-05-24 | Network interface |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148138A JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004350243A true JP2004350243A (ja) | 2004-12-09 |
| JP2004350243A5 JP2004350243A5 (ja) | 2006-03-23 |
| JP4263022B2 JP4263022B2 (ja) | 2009-05-13 |
Family
ID=33128205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148138A Expired - Fee Related JP4263022B2 (ja) | 2003-05-26 | 2003-05-26 | ネットワークインタフェースおよびその構築方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20040255012A1 (ja) |
| EP (1) | EP1482673A3 (ja) |
| JP (1) | JP4263022B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399705B (zh) * | 2008-10-23 | 2011-01-19 | 中兴通讯股份有限公司 | 一种基于绑定任务和单板类以实现多功能单板软件的方法 |
| US9515880B1 (en) * | 2011-12-28 | 2016-12-06 | Altera Corporation | Integrated circuits with clock selection circuitry |
| US11722248B1 (en) * | 2022-01-26 | 2023-08-08 | Zurn Industries, Llc | Cloud communication for an edge device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6102963A (en) * | 1997-12-29 | 2000-08-15 | Vantis Corporation | Electrically erasable and reprogrammable, nonvolatile integrated storage device with in-system programming and verification (ISPAV) capabilities for supporting in-system reconfiguring of PLD's |
| US6185737B1 (en) * | 1998-06-30 | 2001-02-06 | Sun Microsystems, Inc. | Method and apparatus for providing multi media network interface |
| US20010010716A1 (en) * | 1998-08-20 | 2001-08-02 | Todd Smith | Premises gateway and premises network interfaces for accessing subscriber premises equipment and communication networks using ring suppression |
| US6442529B1 (en) * | 1998-11-17 | 2002-08-27 | Novaweb Technologies, Inc. | Methods and apparatus for delivering targeted information and advertising over the internet |
| US6651172B1 (en) * | 1999-05-28 | 2003-11-18 | Advanced Micro Devices, Inc. | Multi-phase EEPROM reading for network interface initialization |
| US6487608B2 (en) * | 1999-08-02 | 2002-11-26 | Computer Associates Think, Inc. | Method for automatically configuring network interface card and capable of randomizing a media access controller address of the network interface card |
| US6859825B1 (en) * | 1999-12-29 | 2005-02-22 | Advanced Micro Devices, Inc. | System and method enabling configuration of physical layer devices and corresponding link partners for communicating network data via a configuration source or auto-negotiation |
| US7194502B1 (en) * | 2000-11-15 | 2007-03-20 | National Semiconductor Corporation | Network interface card using physical layer microcontroller and method of operation |
| EP1410603B1 (en) * | 2001-07-25 | 2007-01-03 | Xilinx, Inc. | Configurable communication integrated circuit |
| TW523670B (en) * | 2001-12-12 | 2003-03-11 | Via Tech Inc | Network interface card driving system supporting multiple types of physical layers and the method thereof |
| US7266818B2 (en) * | 2002-06-28 | 2007-09-04 | Microsoft Corporation | Automated system setup |
-
2003
- 2003-05-26 JP JP2003148138A patent/JP4263022B2/ja not_active Expired - Fee Related
-
2004
- 2004-05-17 US US10/846,511 patent/US20040255012A1/en not_active Abandoned
- 2004-05-24 EP EP04253041A patent/EP1482673A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JP4263022B2 (ja) | 2009-05-13 |
| EP1482673A3 (en) | 2006-01-25 |
| EP1482673A2 (en) | 2004-12-01 |
| US20040255012A1 (en) | 2004-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10205653B2 (en) | Fabric discovery for a cluster of nodes | |
| US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
| US9785211B2 (en) | Independent power collapse methodology | |
| TWI401565B (zh) | 一種控制能量的方法及系統 | |
| TWI451269B (zh) | 晶片上系統（ｓｏｃ）及設計結構 | |
| US11301415B2 (en) | Interface discovery between partitions of a programmable logic device | |
| JPWO2009063584A1 (ja) | プログラマブルデバイス、デバイス制御方法及び情報処理システム | |
| US9866443B1 (en) | Server data port learning at data switch | |
| US20050080903A1 (en) | Method, system, and program for maintaining a link between two network entities | |
| US20080057896A1 (en) | Apparatus for controlling electric power of network-on-chip and method using the same | |
| JP2005025364A (ja) | メモリへの電源供給制御回路及び方法、並びにメモリ搭載装置 | |
| JP4263022B2 (ja) | ネットワークインタフェースおよびその構築方法 | |
| JP2006004339A (ja) | 半導体集積回路 | |
| US7823162B1 (en) | Thread circuits and a broadcast channel in programmable logic | |
| US11249541B1 (en) | Wake-on-frame for frame processing devices | |
| EP2460278B1 (en) | Transaction terminator | |
| CN114490194B (zh) | 掉电处理方法、功能节点、处理系统、设备和存储介质 | |
| US9215193B2 (en) | System and method for enhanced energy control policy for unmanaged switch applications | |
| JP2009153131A (ja) | 集積回路に応用する設定回路及びその方法 | |
| JP2006202172A (ja) | バスタイミング制御回路 | |
| JP3944639B2 (ja) | プログラマブル論理装置 | |
| Rossi et al. | A heterogeneous digital signal processor implementation for dynamically reconfigurable computing | |
| US11467655B1 (en) | Multi-die power synchronization | |
| US20220326962A1 (en) | Accelerator capable of executing fast dynamic change in acceleration type | |
| CN109614152B (zh) | 硬件加速模块及存储设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060207 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080911 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090210 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |