JP4259780B2 - Interpolation error estimation method and interpolation error estimation device - Google Patents

Interpolation error estimation method and interpolation error estimation device Download PDF

Info

Publication number
JP4259780B2
JP4259780B2 JP2001245712A JP2001245712A JP4259780B2 JP 4259780 B2 JP4259780 B2 JP 4259780B2 JP 2001245712 A JP2001245712 A JP 2001245712A JP 2001245712 A JP2001245712 A JP 2001245712A JP 4259780 B2 JP4259780 B2 JP 4259780B2
Authority
JP
Japan
Prior art keywords
phase
sine wave
offset
interpolation
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001245712A
Other languages
Japanese (ja)
Other versions
JP2003057073A (en
Inventor
哲郎 桐山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Original Assignee
Mitutoyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp filed Critical Mitutoyo Corp
Priority to JP2001245712A priority Critical patent/JP4259780B2/en
Publication of JP2003057073A publication Critical patent/JP2003057073A/en
Application granted granted Critical
Publication of JP4259780B2 publication Critical patent/JP4259780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は内挿誤差見積方法および内挿誤差見積装置に関するものであり、更に詳しくはエンコーダの内挿誤差の数式によるモデル化に関する。
【0002】
【従来の技術】
従来より、例えば位置、角度速度、角速度等の検出を行うエンコーダの二相正弦波状信号をデジタル的に内挿処理して高精度の位相角データを得るために、エンコーダの出力信号処理装置が用いられる。
エンコーダのスケールに形成される格子の間隔には加工限界があるため、スケール格子より細かい間隔を測定するには、エンコーダが出力する正弦波状信号の位相変化の空間周
期を更に細分化して内挿する必要がある。
【0003】
このため、従来より種々の内挿回路が用いられる。例えばデジタル処理による内挿回路は、エンコーダから出力される90度位相が異なるであろう正弦波状及び余弦波状の信号を所定の周波数でサンプリングしてデジタルデータに変換するアナログ/デジタル変換器(以下、ADCと記載することがある)により得られた各デジタルデータに基づいて、各サンプリング点の位相角データを求める。
【0004】
ところで、二相正弦波状信号の内挿は、信号を誤差のない正弦波状信号と仮定しているため、DCオフセットの差や二相間振幅の差による誤差、また本来90度あるべき位相差の誤差などの誤差があり、内挿誤差の原因となっている。これを回避するため、手動または自動の信号調節を行っている。
しかしながら、信号の完全な調節は不可能であるため、調節誤差が生じる。所望の内挿精度を得るため、調節工数や調節部品の精度を最適化したいが、両者の関係が必ずしもこれまで明確でなかったため、計算機による次のようなシミュレーションで推定していた。
(1)誤差を含んだ二相正弦波状信号A=cosx、B=sinxを計算する。
(2)二相間の比(B/A)を演算する。
(3)逆正接演算x’=ATAN(B/A)を計算する。
(4)(1)と(3)で求めた結果の差x’−xを内挿誤差Eとする。
【0005】
【発明が解決しようとする課題】
二相正弦波状信号の誤差のパラメータは前述のように複数あり、従来はこれらの相互作用が明確でなかった。このため、各パラメータを複数の水準で計算を行い、誤差を求め、その中から最大の誤差を求めるといったような試行錯誤によって、最大の誤差を推定する方法をとっていた。この方法では、シミュレーションの時間を要し、また誤差の推定値が不正確であるといった問題があった。
また従来は、エンコーダ内挿誤差補正の方式として、特開平11−316137号公報に記載されたものがあるが、フーリエ変換が必要で、信号処理が複雑であり、また処理に時間を要するといった問題がある。
このため、従来より、内挿誤差の見積りが、容易にかつ高い精度で行える技術の開発が強く望まれていたものの、従来は、内挿誤差の見積りに関しては適切なモデリング技術が存在しなかった。
【0006】
また前述のように内挿誤差の見積りの適切なモデリング技術が存在しなかったため、内挿誤差の補正も容易にかつ高い精度で行える適切な技術も存在しなかった。本発明は前記従来技術の課題に鑑みなされたものであり、その目的はエンコーダの内挿誤差の見積りが容易にかつ高い精度で行える内挿誤差見積方法及び内挿誤差見積装置を提供することにある。
【0007】
【課題を解決するための手段】
前記目的を達成するために本発明にかかる内挿誤差見積方法は、エンコーダから出力されるA相及びB相正弦波を内挿手段により内挿した時の内挿誤差を見積る内挿誤差見積方法において、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセットの誤差を含み、該誤差を含む正弦波が下記数式13で表せるとした時、オフセット検出工程と、演算工程とを備えることを特徴とする。
【0008】
ここで、前記オフセット検出工程は、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の各オフセットを求める。また前記演算工程は、前記オフセット検出工程で求められたA相及びB相正弦波の各オフセットを下記数式14に代入し、該オフセットによる内挿誤差Eを求める。
【0009】
【数13】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(13)
【数14】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu}…(14)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
【0010】
ここにいう内挿とは、例えば光電式、電磁誘導式、レーザ干渉、その他の装置から二相以上の正弦波状信号を出力し、演算によって二相正弦波状信号を得、さらにそれらの比の逆正接を演算して、最小分解能を向上させることをいう。また、ここにいうオフセットとは、一般的な前記正弦波の振幅の中心値の、基準値からのズレをいう。
【0011】
なお、本発明においては、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び振幅比の誤差を含み、該誤差を含む正弦波が下記数式15で表せるとした時、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の振幅比を求める振幅比検出工程を備える。そして、前記演算工程は、前記オフセット検出工程で求められたA相及びB相正弦波の各オフセット、及び前記振幅比検出工程で求められた振幅比を下記数式16に代入し、該オフセット及び振幅比による内挿誤差Eを求めることが好適である。
【0012】
【数15】
A相正弦波=Assin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(15)
【数16】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu
+(Ac1/As1−1)sinu cosu} …(16)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
Ac1/As1:振幅比検出工程で求められた振幅比
【0013】
また本発明においては、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び位相差の誤差を含み、該誤差を含む正弦波が下記数式17で表せるとした時、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の位相差を求める位相差検出工程を備える。そして、前記演算工程は、前記オフセット検出工程で求められたA相及びB相正弦波の各オフセット、及び前記位相差検出工程で求められた位相差を下記数式18に代入し、該オフセット及び位相差による内挿誤差Eを求めることが好適である。
【0014】
【数17】
A相正弦波=Assin(2πx/λ)+Vs
B相正弦波=Accos(2πx/λ+ε)+Vc …(17)
【数18】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
−εsinu} …(18)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
ε:位相差検出工程で求められた位相差
【0015】
また前記目的を達成するために本発明にかかる内挿誤差見積装置は、エンコーダから出力されるA相及びB相正弦波を内挿手段により内挿した時の内挿誤差を見積る内挿誤差見積装置において、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセットの誤差を含み、該誤差を含む正弦波が下記数式19で表せるとした時、オフセット検出手段と、演算手段と、を備えることを特徴とする。
【0016】
ここで、前記オフセット検出手段は、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の各オフセットを求める。また前記演算手段は、前記オフセット検出手段で求められたA相及びB相正弦波の各オフセットを下記数式20に代入し、該オフセットによる内挿誤差Eを求める。
【0017】
【数19】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(19)
【数20】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu}…(20)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
【0018】
なお、本発明においては、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び振幅比の誤差を含み、該誤差を含む正弦波が下記数式21で表せるとした時、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の振幅比を求める振幅比検出手段を備える。そして、前記演算手段は、前記オフセット検出手段で求められたA相及びB相正弦波の各オフセット、及び前記振幅比検出手段で求められた振幅比を下記数式22に代入し、該オフセット及び振幅比による内挿誤差Eを求めることが好適である。
【0019】
【数21】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(21)
【数22】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu
+(Ac1/As1−1)sinu cosu} …(22)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
Ac1/As1:振幅比検出手段で求められた振幅比
【0020】
また本発明においては、前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び位相差の誤差を含み、該誤差を含む正弦波が下記数式23で表せるとした時、前記エンコーダから内挿手段に入力されるA相及びB相正弦波の位相差を求める位相差検出手段を備える。そして、前記演算手段は、前記オフセット検出手段で求められたA相及びB相正弦波の各オフセット、及び前記位相差検出手段で求められた位相差を下記数式24に代入し該オフセット及び位相差による内挿誤差Eを求めることが好適である。
【0021】
【数23】
A相正弦波=Assin(2πx/λ)+Vs
B相正弦波=Accos(2πx/λ+ε)+Vc …(23)
【数24】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
−εsinu} …(24)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
ε:位相差検出手段で求められた位相差
【0027】
【発明の実施の形態】
本発明者がエンコーダの内挿誤差のモデリングについて鋭意検討を重ねた結果、エンコーダから内挿手段に入力されるA相及びB相正弦波が、例えばオフセット、振幅比及び位相差の誤差を含み、該誤差を含む正弦波が下記数式25で表せるとした時、オフセット、振幅比及び位相差によるエンコーダの内挿誤差が、下記数式26よりなる近似式でモデル化することができること、これによりオフセット等の単独パラメータによる内挿誤差、及び各パラメータの相互作用による内挿誤差の見積りが、容易にかつ高い精度で行えることを見出して本発明を完成するに至った。
【0028】
【数25】
A相正弦波=As sin(2πx/λ)+Vs
B相正弦波=Ac cos(2πx/λ+ε)+Vc …(25)
【数26】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
+(Ac/As−1)sinu cosu−εsinu} …(26)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:求められたA相及びB相正弦波の各オフセット
Ac1/As1:求められたA相及びB相正弦波の振幅比
ε:求められたA相及びB相正弦波の位相差
それをまとめると、下記表1のようになる。
【0029】
【表1】

Figure 0004259780
【0030】
前記表1より明らかなように、入力信号内挿誤差パラメータによって波長が異なる。同じ波長のもの同士でベクトル和(関数が直交しているsinuとcosuとは自乗和の平方根)をとり、次いでそれぞれのベクトル和の単純和をとって、内挿誤差の全体の量とする(注;後述の数式27を参照)。
本実施形態にかかる内挿誤差の見積方法により、誤差の全体の大きさがわかると共に、個々の入力信号誤差の寄与率も求まる。表1における入力信号と内挿誤差の関係を下記表2に示す。
【0031】
【表2】
______________________________________________________________________
入力誤差のパラメータ 内挿誤差の大きさ
______________________________________________________________________
正弦波DCオフセットによる内挿誤差 Evs=±(Vs/As)(λ/2π)
_____________________________________________________________________
余弦波DCオフセットによる内挿誤差 Evc=±(Vc/Ac)(λ/2π)
______________________________________________________________________
振幅比による内挿誤差 Edr=±((As/Ac)−1)(λ/4π)
______________________________________________________________________
位相差による内挿誤差 Eε=±ε(λ/4π)
______________________________________________________________________
そして、より正確な見積りは、前記数式26で行えるが、下記数式27では、内挿誤差の全体と入力信号のパラメータ毎の大きさを見積ることができる。
【0032】
【数27】
全体の内挿誤差≦±{√(Evs2+Evc2)+√(Edr2+Eε2)} …(27)
また、パラメータの寄与率が小さいとすれば、そのパラメータは省略してもよい。
以下、図面に基づいて本発明の好適な一実施形態についてパラメータ毎に詳細に説明する。
【0033】
第一実施形態
図1には第一の内挿誤差見積装置14を採用した、エンコーダ10の出力信号処理装置の概略構成が示されている。なお、本実施形態では、パラメータとしてDCオフセットを想定し、検出されたDCオフセットを基に内挿誤差を見積る例について説明する。
同図に示すエンコーダ10の出力信号処理装置は、内挿回路(内挿手段)12と、本実施形態において特徴的な内挿誤差見積装置14を備える。ここで、前記エンコーダ10は該エンコーダ10の位置の検出を行う正弦波(A相正弦波)SA1、及び余弦波(B相正弦波)SB1を出力する。
【0034】
また前記内挿回路12は、例えばアナログ/デジタル変換器(図示省略)と、ルックアップテーブルメモリ(図示省略)等を含み、例えばエンコーダ10から出力される正弦波SA1及び余弦波SB1を所定の周波数でサンプリングし、アナログ/デジタル変換器(ADC)によりデジタルデータに変換する。ルックアップテーブルメモリは、このデジタルデータに基づいて各サンプリング点の位相角データを求めるルックアップテーブル(以下、LUTと記載することがある)を記憶しており、エンコーダ10から出力される正弦波SA1及び余弦波SB1を内挿処理し、高精度の位相角データを得る。
【0035】
本実施形態において特徴的なことは、内挿誤差見積装置14を備えたことであり、エンコーダ10から内挿回路12に入力される正弦波SA1及び余弦波SB1が、例えばDCオフセットの誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が、下記数式28で表せるとした時、該内挿誤差見積装置14によりオフセットによる内挿誤差を見積る。
本実施形態において、内挿誤差見積装置14は、オフセット検出手段16と、演算手段18を備える。
【0036】
そして、エンコーダ10から内挿回路12に正弦波SA1及び余弦波SB1を送る各信号線11a,11bに、内挿誤差見積装置14の入力側が信号線13a,13bを介して接続されている。内挿誤差見積装置14の出力側は信号線15により内挿誤差補正装置20に接続されている。
このため、前記オフセット検出手段16は、エンコーダ10から内挿回路12に入力される正弦波SA1及び余弦波SB1の最大値及び最小値を検出して、その平均値をそれぞれの振幅の中心値とし、それら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0037】
また本実施形態において、エンコーダ10から内挿回路12に入力される正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As1,2Ac1)としている。このため、内挿誤差見積装置14は、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As1,Ac1)を求める。
前記演算手段18は、前記オフセット検出手段16で求められた正弦波SA1及び余弦波SB1の各オフセット値を下記数式29に代入して、オフセットによる内挿誤差Eを求める。
【0038】
【数28】
正弦波SA1=As1 sin(2πx/λ)+Vs
余弦波SB1=Ac1 cos(2πx/λ)+Vc …(28)
【数29】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu}…(29)
ここで、 λ:正弦波SA1及び余弦波SB1の波長
u:2πx/λ
x:エンコーダ10の位置
As1,Ac1:正弦波SA1及び余弦波SB1の各振幅
Vs,Vc:オフセット検出手段16で求められた正弦波SA1及び余弦波SB1
の各オフセット
【0039】
なお、本実施形態において、内挿誤差見積装置14で求めれた内挿誤差Eの演算結果S2は、内挿誤差補正装置20に送られる。内挿誤差補正装置20では、内挿回路12からの入力SA3,SB3を、内挿誤差見積装置14で求めれた内挿誤差Eで調節し、これを調節済みデータSA4,SB4として出力する。
本実施形態にかかる内挿誤差見積装置14を採用した、エンコーダ10の出力信号処理装置は、概略以上のように構成され。以下にその作用について図1、図2を参照しつつ説明する。
【0040】
図1において、エンコーダ10から出力される正弦波SA1及び余弦波SB1は、内挿回路12及び内挿誤差見積装置14に入力される。内挿誤差見積装置14では、まず検出工程を行う。すなわち、検出工程は、正弦波SA1及び余弦波SB1の最大値及び最小値の検出を、例えば下記の何れかに記載の方法で行う。
(1)サンプリングした点と現在格納している最大値を比較し、もし格納されている最大値がサンプリングした点より小さければ、格納されている最大値をサンプリングした点の値に置換える。
(2)特開平10−311741号公報に記載された方法により、正弦波のゼロクロスで余弦波をサンプリングし、余弦波のゼロクロスで正弦波をサンプリングしオフセット誤差のフィードバック制御を繰り返し、収束されることによる誤差の小さい最大値及び最小値を得る。
【0041】
前述のようにして正弦波SA1及び余弦波SB1の最大値及び最小値が求まると、オフセット検出工程(s10)を行う。すなわち、オフセット検出工程では、オフセット検出手段16が正弦波SA1及び余弦波SB1の最大値及び最小値を検出して、その平均値をそれぞれの振幅の中心値としそれら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0042】
また本実施形態では、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求める。そして、前記オフセットの検出後、内挿誤差Eの演算工程(s12)を行う。
【0043】
ここで、従来は、エンコーダの内挿誤差のモデリングに関しては適切な技術が存在せず、前記従来のシミュレーションを用いたのでは、時間を要し、また誤差の推定値が不正確であるといった問題があった。
そこで、本実施形態において特徴的なことは、オフセットによる内挿誤差を数式でモデル化したことである。
【0044】
すなわち、本実施形態では、エンコーダから内挿回路に入力される正弦波SA1及び余弦波SB1が、例えばオフセットの誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が前記数式28で表せるとする。
このとき、本実施形態演算工程では、演算手段18が、前記オフセット検出手段16で求められた正弦波DCオフセット値及び余弦波DCオフセット値を、本実施形態において特徴的な、オフセットによる内挿誤差の近似式である前記数式29に代入して内挿誤差を求める。
【0045】
このように本実施形態では、DCオフセットによる内挿誤差のモデル化に成功したので、DCオフセットを検出し、これを本実施形態において特徴的な内挿誤差Eの近似式である前記数式29に代入して、内挿誤差Eを精度高くかつ容易に求めることができる。
そして、本実施形態では、このようにして推定された内挿誤差Eの演算結果S2を、内挿誤差補正装置20において、内挿回路12よりの入力SA3,SB3から減算する等の調節を行うことにより、エンコーダ10の内挿誤差が補正されることとなる。
【0046】
以上のように本実施形態にかかる内挿誤差見積装置14を採用したエンコーダ10の出力信号処理装置によれば、オフセットによるエンコーダ10の内挿誤差を、前記数式29でモデル化することに成功した結果、本実施形態では、オフセットによる内挿誤差の見積りが、容易にかつ高い精度で行える。
【0047】
なお、本実施形態では、内挿回路12として、ADCと、LUTを用いた例について説明したが、そのほか、ADCと、ATAN演算DSP等の任意のものを用いることもできる。
また、本実施形態において、前記数式29には、三角関数sinおよびcosが含まれるが、この演算には、これらをテーラ展開した多項式による方法がある。この多項式は積和演算の形式となるため、その演算の高速化が図られたデジタル信号プロセッサ(DSP)を利用するのが好ましい。
【0048】
第二実施形態
図3には第二の内挿誤差見積装置114を採用した、エンコーダ110の出力信号処理装置の概略構成が示されている。なお、本実施形態では、パラメータとしてオフセット及び振幅比を想定し、検出されたオフセット及び振幅比を基に、内挿誤差を見積る例について説明する。また本実施形態では、前記第一実施形態と対応する部分には符号100を加えて示す。
同図に示すエンコーダ110の出力信号処理装置は、内挿回路(内挿手段)112と、本実施形態において特徴的な内挿誤差見積装置114を備える。
【0049】
ここで、前記エンコーダ110は、該エンコーダ110の位置の検出を行う正弦波(A相正弦波)SA1、及び余弦波(B相正弦波)SB1を出力する。
また前記内挿回路112は、例えばアナログ/デジタル変換器(図示省略)と、ルックアップテーブルメモリ(図示省略)等を含み、例えばエンコーダ110から出力される正弦波SA1及び余弦波SB1を所定の周波数でサンプリングし、アナログ/デジタル変換器(ADC)によりデジタルデータに変換する。ルックアップテーブルメモリは、このデジタルデータに基づいて各サンプリング点の位相角データを求めるルックアップテーブル(LUT)を記憶しており、エンコーダ110から出力される正弦波SA1及び余弦波SB1を内挿処理し、高精度の位相角データを得る。
【0050】
本実施形態において特徴的なことは、内挿誤差見積装置114を備えたことであり、エンコーダ110から内挿回路112に入力される正弦波SA1及び余弦波SB1が、例えばオフセット及び振幅比の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が、下記数式30で表せるとした時、該内挿誤差見積装置114により、オフセット及び振幅比による内挿誤差を見積る。
本実施形態において、内挿誤差見積装置114は、オフセット検出手段116と、振幅比検出手段122と、演算手段118を備える。
【0051】
そして、エンコーダ110から内挿回路112に正弦波SA1及び余弦波SB1を送る各信号線111a,111bに、内挿誤差見積装置114の入力側が信号線113a,113bを介して接続されている。内挿誤差見積装置114の出力側は信号線115により内挿誤差補正装置120に接続されている。
このため、前記オフセット検出手段116は、エンコーダ110から内挿回路112に入力される正弦波SA1及び余弦波SB1の最大値及び最小値を検出し、その平均をそれぞれの振幅の中心値としそれら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0052】
また振幅比検出手段122は、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求め、正弦波SA1及び余弦波SB1の振幅比( c /A s )を求める。
前記演算手段118は、前記オフセット検出手段116で求められた正弦波DCオフセット値及び余弦波DCオフセット値、並びに前記振幅比検出手段122で求められた振幅比を下記数式31に代入して、オフセット及び振幅比による内挿誤差Eを求める。
【0053】
【数30】
正弦波SA1=As1 sin(2πx/λ)+Vs
余弦波SB1=Ac1 cos(2πx/λ)+Vc …(30)
【数31】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu
+(Ac1/As1−1)sinu cosu} …(31)
ここで、 λ:正弦波SA1及び余弦波SB1の波長
u:2πx/λ
x:エンコーダ110の位置
As1,Ac1:正弦波SA1及び余弦波SB1の各振幅
Vs,Vc:オフセット検出手段116で求められた正弦波SA1及び余弦波SB1
の各オフセット
Ac1/As1:振幅比検出手段122で求められた振幅比
【0054】
なお、本実施形態において、内挿誤差見積装置114で求めれた内挿誤差Eの演算結果S2は内挿誤差補正装置120に送られる。内挿誤差補正装置120では、内挿回路112からの入力SA3,SB3を、内挿誤差見積装置114で求めれた内挿誤差Eで調節し、これを調節済みデータSA4,SB4として出力する。
本実施形態にかかる内挿誤差見積装置114を採用した、エンコーダ110の出力信号処理装置は、概略以上のように構成され。以下にその作用について図3、図4を参照しつつ説明する。
【0055】
図3において、エンコーダ110から出力される正弦波SA1及び余弦波SB1は、内挿回路112及び内挿誤差見積装置114に入力される。内挿誤差見積装置114では、まず検出工程を行う。すなわち、検出工程は、正弦波SA1及び余弦波SB1の最大値及び最小値の検出を、例えば下記の何れかに記載の方法で行う。
【0056】
(1)サンプリングした点と現在格納している最大値を比較し、もし格納されている最大値がサンプリングした点より小さければ、格納されている最大値をサンプリングした点の値に置換える。
(2)特開平10−311741号公報に記載された方法により、正弦波のゼロクロスで余弦波をサンプリングし、余弦波のゼロクロスで正弦波をサンプリングしオフセット 誤差のフィードバック制御を繰り返し、収束されることによる誤差の小さい最大値及び最小値を得る。
【0057】
前述のようにして正弦波SA1及び余弦波SB1の最大値及び最小値が求まると、オフセット検出工程、振幅比検出工程(s110)を行う。
すなわち、オフセット検出工程では、オフセット検出手段116が、正弦波SA1及び余弦波SB1の最大値及び最小値を検出して、その平均値をそれぞれの振幅の中心値としそれら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0058】
また振幅比検出工程では、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求め、正弦波SA1及び余弦波SB1の振幅比( c /A s )を求める。そして、前記オフセット及び振幅比の検出後、内挿誤差Eの演算工程(s112)を行う。
【0059】
エンコーダから出力され、内挿回路に入力される二相正弦波の誤差のパラメータは、前述のように複数あり、これらの相互作用が明確でなかった。このため、各パラメータを複数の水準で計算を行い、誤差を求める。その中から最大の誤差を求めるといったように、試行錯誤によって最大の誤差を推定する方法をとっていた。このような方法であると、シミュレーションの時間を要し、また誤差の推定値が不正確であるといった問題があった。
【0060】
そこで、本実施形態において特的なことは、オフセット及び振幅比の相互作用による内挿誤差を数式でモデル化したことである。
すなわち、本実施形態では、エンコーダ110から内挿回路112に入力される正弦波SA1及び余弦波SB1が、例えばオフセット及び振幅比の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が前記数式30で表せるとする。
このとき、本実施形態演算工程では、演算手段118が、前記オフセット検出手段116で求められた正弦波DCオフセット値、余弦波DCオフセット値、及び振幅比検出手段122で求められた振幅比を、本実施形態において特徴的な、オフセット及び振幅比による内挿誤差の近似式である前記数式31に代入し、DCオフセット及び振幅比の相互作用による内挿誤差を求める。
【0061】
このように本実施形態では、DCオフセット及び振幅比の相互作用による内挿誤差のモデル化に成功したので、DCオフセット及び振幅比を検出し、これを本実施形態において特徴的な内挿誤差Eの近似式である前記数式31に代入することにより、DCオフセット及び振幅比の相互作用による内挿誤差Eを精度高くかつ容易に求めることができる。
そして、本実施形態では、このようにして推定された内挿誤差Eの演算結果S2を、内挿誤差補正装置120において、内挿回路112よりの入力SA3,SB3から減算する等の調節を行うことにより、エンコーダ110の内挿誤差が補正されることとなる。
【0062】
以上のように本実施形態にかかる内挿誤差見積装置114を採用した、エンコーダ110の出力信号処理装置によれば、オフセット及び振幅比の相互作用によるエンコーダ110の内挿誤差を、前記数式31でモデル化することに成功した結果、本実施形態では、オフセット及び振幅比の相互作用による内挿誤差Eの見積りが、容易にかつ高い精度で行える。
【0063】
なお、本実施形態では、内挿回路112として、ADCと、LUTを用いた例について説明したが、そのほか、ADCと、ATAN演算DSP等の任意のものを用いることもできる。また、本実施形態において、前記数式31には、三角関数sinおよびcosが含まれるが、この演算には、これらをテーラ展開した多項式による方法がある。この多項式は積和演算の形式となるため、その演算の高速化が図られたデジタル信号プロセッサ(DSP)を利用するのが好ましい。
前記数式31において、
a=−λ/2π・Vs/As1
b=+λ/2π・Vc/Ac
c=+λ/4π・{(Ac/As)−1}
とおき、n=12次までテーラ展開すると、下記数式32を得る。
【0064】
【数32】
内挿誤差E = a + (b+2c)u + (-a/2)u2 + (-b/6-4c/3)u3 + (a/24)u4
+ (b/120+ 4c/15)u5 + (-a/720)u6 + (-b/5040-8c/315)u7
+ (a/40320)u8 + (b/362880+ 4c/2835)u9 + (-a/3628800)u10
+ (-b/39916800 - 8c/155925)u11+ (a/479001600)u12 …(32)
【0065】
第三実施形態
図5には第三の内挿誤差見積装置214を採用した、エンコーダ210出力信号処理装置の概略構成が示されている。本実施形態では、パラメータとしてオフセット及び位相差を想定し、検出されたオフセット及び位相差を基に、内挿誤差を見積る例について説明する。また、本実施形態では、前記第一実施形態と対応する部分には符号200を加えて示す。
【0066】
同図に示すエンコーダ210の出力信号処理装置は、内挿回路(内挿手段)212と、本実施形態において特徴的な内挿誤差見積装置214を備える。ここで、前記エンコーダ210は、該エンコーダ210の位置の検出を行う正弦波(A相正弦波)SA1、及び余弦波(B相正弦波)SB1を出力する。
また前記内挿回路212は、例えばアナログ/デジタル変換器(図示省略)と、ルックアップテーブルメモリ(図示省略)等を含み、例えばエンコーダ210から出力される正弦波SA1及び余弦波SB1を所定の周波数でサンプリングし、アナログ/デジタル変換器(ADC)によりデジタルデータに変換する。ルックアップテーブルメモリは、このデジタルデータに基づいて各サンプリング点の位相角データを求めるルックアップテーブル(LUT)を記憶しており、エンコーダ210から出力される正弦波SA1及び余弦波SB1を内挿処理し、高精度の位相角データを得る。
【0067】
本実施形態において特徴的なことは、内挿誤差見積装置214を備えたことであり、エンコーダ210から内挿回路212に入力される正弦波SA1及び余弦波SB1が、例えばオフセット及び位相差の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が、下記数式33で表せるとした時、該内挿誤差見積装置214により、オフセット及び位相差の相互作用による内挿誤差を見積る。
本実施形態において、内挿誤差見積装置214は、オフセット検出手段216と、位相差検出手段224と、演算手段218を備える。そして、エンコーダ210から内挿回路212に正弦波SA1及び余弦波SB1を送る各信号線211a,211bに、内挿誤差見積装置214の入力側が信号線213a,213bを介して接続されている。内挿誤差見積装置214の出力側は信号線215により内挿誤差補正装置220に接続されている。
【0068】
このため、前記オフセット検出手段216は、エンコーダ210から内挿回路212に入力される正弦波SA1及び余弦波SB1の最大値及び最小値を検出し、その平均をそれぞれの振幅の中心値としそれら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0069】
また本実施形態では、エンコーダ210から内挿回路212に入力される前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求める。
前記位相差検出手段224は、正弦波SA1及び余弦波SB1の座標軸を例えば45度回転させて、長軸の長さb、短軸の長さaの比(k=b/a)より位相差(ε=sin−1((1−k)/(1+k))を求める。
前記演算手段218は、前記オフセット検出手段216で求められた正弦波SA1及び余弦波SB1の各オフセット値を下記数式34に代入し、オフセットによる内挿誤差Eを求める。
【0070】
【数33】
正弦波SA1=As sin(2πx/λ)+Vs
余弦波SB1=Ac cos(2πx/λ+ε)+Vc …(33)
【数34】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
−εsinu} …(34)
ここで、 λ:正弦波SA1及び余弦波SB1の波長
u:2πx/λ
x:エンコーダ210の位置
As1 ,Ac1:正弦波SA1及び余弦波SB1の各振幅
Vs,Vc:オフセット検出手段216で求められた正弦波SA1及び余弦波SB1
の各オフセット
ε:位相差検出手段224で求められた位相差
【0071】
なお、本実施形態において、内挿誤差見積装置214で求めれた内挿誤差Eの演算結果S2は、内挿誤差補正装置220に送られる。内挿誤差補正装置220では、内挿回路212からの入力SA3,SB3を、内挿誤差見積装置214で求めれた内挿誤差Eで調節し、これを調節済みデータSA4,SB4として出力する。
本実施形態にかかる内挿誤差見積装置214を採用したエンコーダ210の出力信号処理装置は、概略以上のように構成され。以下にその作用について図5、図6を参照しつつ説明する。
【0072】
図5において、エンコーダ210から出力される正弦波SA1及び余弦波SB1は、内挿回路212及び内挿誤差見積装置214に入力される。内挿誤差見積装置214では、まず検出工程を行う。すなわち、検出工程は、正弦波SA1及び余弦波SB1の最大値及び最小値の検出を、例えば下記の何れかに記載の方法で行う。
【0073】
(1)サンプリングした点と現在格納している最大値を比較し、もし格納されている最大値がサンプリングした点より小さければ、格納されている最大値をサンプリングした点の値に置換える。
(2)特開平10−311741号公報に記載された方法により、正弦波のゼロクロスで余弦波をサンプリングし、余弦波のゼロクロスで正弦波をサンプリングして、オフセット誤差のフィードバック制御を繰り返し、収束されることによる誤差の小さい最大値及び最小値を得る。
前述のようにして正弦波SA1及び余弦波SB1の最大値及び最小値が求まると、オフセット検出工程、位相差検出工程(s210)を行う。
【0074】
すなわち、オフセット検出工程では、オフセット検出手段216が正弦波SA1及び余弦波SB1の最大値及び最小値を検出して、その平均値をそれぞれの振幅の中心値とし、それら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
また本実施形態では、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求める。
【0075】
また、位相差検出工程を行う。前記位相差検出工程は、正弦波SA1及び余弦波SB1の座標軸を例えば45度回転させて、長軸の長さb、短軸の長さaの比(k=b/a)より位相差(ε=sin−1((1−k)/(1+k))を求める。そして、前記オフセット及び位相差の検出後、内挿誤差Eの演算工程(s212)を行う。
【0076】
ここで、エンコーダから出力され、内挿回路に入力される二相正弦波の誤差のパラメータは、前述のように複数あり、これらの相互作用が明確でなかった。このため、各パラメータを複数の水準で計算を行い、誤差を求める。その中から最大の誤差を求めるといったように、試行錯誤によって最大の誤差を推定する方法をとっていた。このような方法であると、シミュレーションの時間を要し、また誤差の推定値が不正確であるといった問題があった。
【0077】
そこで、本実施形態において特徴的なことは、オフセット及び位相差の相互作用による内挿誤差を数式でモデル化したことである。すなわち、本実施形態では、エンコーダから内挿回路に入力される正弦波SA1及び余弦波SB1が、例えばオフセット及び位相差の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が前記数式33で表せるとする。
【0078】
このとき、本実施形態演算工程では、演算手段218が前記オフセット検出手段216で求められた正弦波DCオフセット値及び余弦波DCオフセット値、並びに前記位相差検出手段224で求められた位相差を、本実施形態において特徴的な、オフセット及び位相差による内挿誤差の近似式である前記数式34に代入し内挿誤差を求める。
【0079】
このように本実施形態では、DCオフセット及び位相差の相互作用による内挿誤差のモデル化に成功したので、DCオフセット値及び位相差を検出し、これを本実施形態において特徴的な内挿誤差Eの近似式に代入、つまり前記数式34に代入することにより、内挿誤差Eを精度高くかつ容易に求めることができる。
そして、本実施形態では、このようにして推定された内挿誤差Eの演算結果S2を、内挿誤差補正装置220において内挿回路212よりの入力SA3,SB3から減算する等の調節を行うことにより、エンコーダ210の内挿誤差が補正されることとなる。
【0080】
以上のように本実施形態にかかる内挿誤差見積装置214を採用した、エンコーダ210の出力信号処理装置によれば、オフセット及び位相差によるエンコーダ210の内挿誤差を、前記数式34でモデル化することに成功した結果、本実施形態では、オフセット及び位相差による内挿誤差の見積りが、容易にかつ高い精度で行える。
【0081】
なお、本実施形態では、内挿回路212として、ADCと、LUTを用いた例について説明したが、そのほか、ADCと、ATAN演算DSP等の任意のものを用いることもできる。また、本実施形態において、前記数式34には、三角関数sinおよびcosが含まれるが、この演算には、これらをテーラ展開した多項式による方法がある。この多項式は積和演算の形式となるため、その演算の高速化が図られたデジタル信号プロセッサ(DSP)を利用するのが好ましい。
【0082】
第四実施形態
図7には第四の内挿誤差見積装置314を採用した、エンコーダ310の出力信号処理装置の概略構成が示されている。なお、本実施形態では、パラメータとしてオフセット、振幅比及び位相差を想定し、検出されたオフセット、振幅比及び位相差を基に、内挿誤差を見積る例について説明する。また、本実施形態では、前記第一実施形態と対応する部分には符号300を加えて示し説明を省略する。
【0083】
同図に示すエンコーダ310の出力信号処理装置は、内挿回路(内挿手段)312と、本実施形態において特徴的な内挿誤差見積装置314を備える。ここで、前記エンコーダ310は、該エンコーダ310の位置の検出を行う正弦波(A相正弦波)SA1、及び余弦波(B相正弦波)SB1を出力する。
また前記内挿回路312は、例えばアナログ/デジタル変換器(図示省略)と、ルックアップテーブルメモリ(図示省略)等を含み、例えばエンコーダ310から出力される正弦波SA1及び余弦波SB1を所定の周波数でサンプリングし、アナログ/デジタル変換器(ADC)によりデジタルデータに変換する。ルックアップテーブルメモリは、このデジタルデータに基づいて各サンプリング点の位相角データを求めるルックアップテーブル(LUT)を記憶しており、エンコーダ310から出力される正弦波SA1及び余弦波SB1を内挿処理し、高精度の位相角データを得る。
【0084】
本実施形態において特徴的なことは、内挿誤差見積装置314を備えたことであり、エンコーダ310から内挿回路312に入力される正弦波SA1及び余弦波SB1が、例えばオフセット、振幅比及び位相差の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が、下記数式35で表せるとした時、該内挿誤差見積装置314により、オフセットによる内挿誤差を見積る。
【0085】
本実施形態において、内挿誤差見積装置314は、オフセット検出手段316と、振幅比検出手段322と、位相差検出手段324と、演算手段318を備える。
そして、エンコーダ310から内挿回路312に正弦波SA1及び余弦波SB1を送る各信号線311a,311bに、内挿誤差見積装置314の入力側が信号線313a,313bを介して接続されている。内挿誤差見積装置314の出力側は信号線315により内挿誤差補正装置320に接続されている。
このため、前記オフセット検出手段316は、エンコーダ310から内挿回路312に入力される正弦波SA1及び余弦波SB1の最大値及び最小値を検出し、その平均それぞれの振幅の中心値とし、それら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0086】
また、前記振幅比検出手段322では、前記エンコーダ310から内挿回路312に入力される正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求め、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)より、前記正弦波SA1及び余弦波SB1の振幅比( c /A s )を求める。
【0087】
前記位相差検出手段324は、正弦波SA1及び余弦波SB1の座標軸を例えば45度回転させて、長軸の長さb、短軸の長さaの比(k=b/a)より位相差(ε=sin−1((1−k)/(1+k))を求める。
前記演算手段318は、前記オフセット検出手段316で求められた正弦波SA1及び余弦波SB1の各オフセット値、前記振幅比検出手段322で求められた振幅比、及び前記位相差検出手段324で求められた位相差を、下記数式36に代入し、オフセット、振幅比及び位相差による内挿誤差Eを求める。
【0088】
【数35】
正弦波SA1=As sin(2πx/λ)+Vs
余弦波SB1=Ac cos(2πx/λ+ε)+Vc …(35)
【数36】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
+(Ac/As−1)sinu cosu−εsinu} …(36)
ここで、 λ:正弦波SA1及び余弦波SB1の波長
u:2πx/λ
x:エンコーダ310の位置
As1,Ac1:正弦波SA1及び余弦波SB1の各振幅
Vs,Vc:オフセット検出手段316で求められた正弦波SA1及び余弦波SB1
の各オフセット
Ac1/As1:振幅比検出手段322で求められた正弦波SA1及び余弦波SB1
の振幅比
ε:前記位相差検出手段324で求められた正弦波SA1及び余弦波SB1
の位相差
【0089】
なお、本実施形態において、内挿誤差見積装置314で求めれた内挿誤差Eの演算結果S2は、内挿誤差補正装置320に送られる。内挿誤差補正装置320では、内挿回路312からの入力SA3,SB3を、内挿誤差見積装置314で求めれた内挿誤差Eで調節し、これを調節済みデータSA4,SB4として出力する。
本実施形態にかかる内挿誤差見積装置314を採用した、エンコーダ310の出力信号処理装置は、概略以上のように構成され。以下にその作用について図7、図8を参照しつつ説明する。
【0090】
図7において、エンコーダ310から出力される正弦波SA1及び余弦波SB1は、内挿回路312及び内挿誤差見積装置314に入力される。内挿誤差見積装置314では、まず検出工程を行う。すなわち、検出工程は、正弦波SA1及び余弦波SB1の最大値及び最小値の検出を、例えば下記の何れかに記載の方法で行う。
【0091】
(1)サンプリングした点と現在格納している最大値を比較し、もし格納されている最大値がサンプリングした点より小さければ、格納されている最大値をサンプリングした点の値に置換える。
(2)特開平10−311741号公報に記載された方法により、正弦波のゼロクロスで余弦波をサンプリングし、余弦波のゼロクロスで正弦波をサンプリングして、オフセット誤差のフィードバック制御を繰り返し、収束されることによる誤差の小さい最大値及び最小値を得る。
【0092】
前述のようにして正弦波SA1及び余弦波SB1の最大値及び最小値が求まると、オフセット検出工程、振幅比検出工程、及び位相差検出工程(s310)を行う。すなわち、オフセット検出工程では、オフセット検出手段316が、エンコーダ310から内挿回路312に入力される正弦波SA1及び余弦波SB1の最大値及び最小値を検出して、その平均値をそれぞれの振幅の中心値とし、それら中心値の基準値からのズレを正弦波DCオフセット及び余弦波DCオフセットとして求める。
【0093】
また振幅比検出工程では、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差を、それぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2As,2Ac)としている。このため、前記正弦波SA1及び余弦波SB1の最大値及び最小値の差より、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)を求め、前記正弦波SA1及び余弦波SB1の各振幅(As,Ac)より、前記正弦波SA1及び余弦波SB1の振幅比( c /A s )を求める。また、位相差検出工程を行う。
【0094】
前記位相差検出工程は、正弦波SA1及び余弦波SB1の座標軸を例えば45度回転させて、長軸の長さb、短軸の長さaの比(k=b/a)より位相差(ε=sin−1((1−k)/(1+k))を求める。そして、前記オフセット、振幅比及び位相差の検出後、挿誤差Eの演算工程(s312)を行う。
【0095】
ここで、エンコーダから出力され、内挿回路に入力される二相正弦波の誤差のパラメータは、前述のように複数あり、これらの相互作用が明確でなかった。このため、各パラメータを複数の水準で計算を行い、誤差を求める。その中から最大の誤差を求めるといったように、試行錯誤によって最大の誤差を推定する方法をとっていた。このような方法であると、シミュレーションの時間を要し、また誤差の推定値が不正確であるといった問題があった。
【0096】
そこで、本実施形態において特的なことは、オフセット、振幅比、及び位相差の相互作用による内挿誤差を数式でモデル化したことである。
すなわち、本実施形態では、エンコーダから内挿回路に入力される正弦波SA1及び余弦波SB1が、例えばオフセット、振幅比及び位相差の誤差を含み、該誤差を含む正弦波SA1及び余弦波SB1が前記数式35で表せるとする。
【0097】
このとき、本実施形態の演算工程では、演算手段318が、前記オフセット検出手段316で求められた各DCオフセット値、前記振幅比検出手段322で求められた振幅比、及び前記位相差検出手段324で求められた位相差を、本実施形態において特徴的な、オフセット、振幅比及び位相差による内挿誤差の近似式である前記数式36に代入し、内挿誤差を求める。
【0098】
このように本実施形態では、オフセット、振幅比、及び位相差の相互作用による内挿誤差のモデル化に成功したので、オフセット値、振幅比、及び位相差を検出し、これを本実施形態において特徴的な内挿誤差Eの近似式である前記数式36に代入することにより、内挿誤差Eを精度高くかつ容易に求めることができる。
そして、本実施形態では、このようにして推定された内挿誤差Eの演算結果S2を、内挿誤差補正装置320において、内挿回路312よりの入力SA3,SB3から減算する等の調節を行うことにより、エンコーダ310の内挿誤差が補正されることとなる。
【0099】
以上のように本実施形態の第四の内挿誤差見積装置314を採用した、エンコーダ310の出力信号処理装置によれば、オフセット、振幅比及び位相差によるエンコーダ310の内挿誤差を、前記数式36でモデル化することに成功した結果、本実施形態では、オフセット、振幅比及び位相差による内挿誤差の見積りが容易にかつ高い精度で行える。
【0100】
なお、本実施形態では、内挿回路312として、ADCと、LUTを用いた例について説明したが、そのほか、ADCと、ATAN演算DSP等の任意のものを用いることもできる。
また、本実施形態において、前記数式36には、三角関数sinおよびcosが含まれるが、この演算には、これらをテーラ展開した多項式による方法がある。この多項式は積和演算の形式となるため、その演算の高速化が図られたデジタル信号プロセッサ(DSP)を利用するのが好ましい。
【0112】
【発明の効果】
以上説明したように、本発明にかかる内挿誤差見積方法によれば、複数のパラメータによる内挿誤差を近似式でモデル化することができる演算工程を採用することにしたので、複数のパラメータの相互作用によるエンコーダの内挿誤差の見積りを、容易にかつ高い精度で行うことができる。
また本発明にかかる内挿誤差見積装置によれば、複数のパラメータによる内挿誤差を似式でモデル化することができる演算手段を備えているので、複数のパラメータの相互作用によるエンコーダの内挿誤差の容易かつ高精度な見積りが可能である
【図面の簡単な説明】
【図1】第一実施形態のエンコーダの出力信号処理装置の概略構成を示す図である。
【図2】同上出力信号処理装置の内挿誤差見積装置による見積手順を示すフローチャートである。
【図3】第二実施形態のエンコーダの出力信号処理装置の概略構成を示す図である。
【図4】同上出力信号処理装置の内挿誤差見積装置による見積手順を示すフローチャートである。
【図5】第三実施形態のエンコーダの出力信号処理装置の概略構成を示す図である。
【図6】同上出力信号処理装置の内挿誤差見積装置による見積手順を示すフローチャートである。
【図7】第四実施形態のエンコーダの出力信号処理装置の概略構成を示す図である。
【図8】同上出力信号処理装置の内挿誤差見積装置による見積手順を示すフローチャートである。[0001]
BACKGROUND OF THE INVENTION
  The present invention is an interpolation error estimation method.And an interpolation error estimation device, and more detailsOf encoder interpolation errorMathematical formulaRegarding modeling.
[0002]
[Prior art]
  For example, position, angle,Digitally interpolates the two-phase sinusoidal signal of the encoder that detects the speed, angular velocity, etc.accuracyIn order to obtain the phase angle data, an encoder output signal processing apparatus is used.
  Since there is a processing limit on the gap between the grids formed on the encoder scale, the spatial frequency of the phase change of the sinusoidal signal output by the encoder can be measured in order to measure a gap finer than the scale grid.
It is necessary to further interpolate the period.
[0003]
  For this reason, various interpolation circuits are conventionally used. For example, an interpolation circuit based on digital processing is an analog / digital converter (hereinafter referred to as “digital / digital converter”) that samples sine wave and cosine wave signals output from an encoder that are 90 degrees out of phase at a predetermined frequency. With ADCMay be describedThe phase angle data of each sampling point is obtained based on each digital data obtained by (1).
[0004]
  By the way, since the interpolation of the two-phase sinusoidal signal assumes that the signal is a sinusoidal signal without error, the DC offsetDifferenceAnd amplitude difference between two phasesError due to, Originally 90 degreessois thereShouldThere are errors such as phase difference errors, which cause interpolation errors. In order to avoid this, manual or automatic signal adjustment is performed.
  However, since a complete adjustment of the signal is impossible, an adjustment error occurs. In order to obtain the desired interpolation accuracy, it is desired to optimize the adjustment man-hours and the accuracy of the adjustment components. However, since the relationship between the two has not been clear so far, it has been estimated by the following simulation using a computer.
(1) Calculate a two-phase sinusoidal signal A = cosx and B = sinx including an error.
(2) The ratio (B / A) between the two phases is calculated.
(3) Calculate arc tangent operation x '= ATAN (B / A).
(4) The difference x′−x of the results obtained in (1) and (3) is set as an interpolation error E.
[0005]
[Problems to be solved by the invention]
  As described above, there are a plurality of error parameters of the two-phase sinusoidal signal, and the interaction between them has not been clear. For this reason, a method has been adopted in which the maximum error is estimated by trial and error such that each parameter is calculated at a plurality of levels, an error is obtained, and the maximum error is obtained therefrom. This method has problems that it takes time for simulation and an error estimation value is inaccurate.
  Conventionally, there is an encoder interpolation error correction method described in Japanese Patent Laid-Open No. 11-316137. However, the problem is that Fourier transform is required, signal processing is complicated, and processing takes time. There is.
  Therefore, it has been easier to estimate the interpolation error than before.And with high accuracyAlthough development of a technique that can be performed has been strongly desired, conventionally, there has been no appropriate modeling technique for estimating an interpolation error.
[0006]
  Further, as described above, since there was no appropriate modeling technique for estimating the interpolation error, there was no appropriate technique for easily correcting the interpolation error with high accuracy. The present invention has been made in view of the above-described problems of the prior art, and an object thereof is to provide an interpolation error estimation method and an interpolation error estimation apparatus that can easily and highly accurately estimate an interpolation error of an encoder. is there.
[0007]
[Means for Solving the Problems]
  In order to achieve the above object, an interpolation error estimation method according to the present invention is an interpolation error estimation method for estimating an interpolation error when an A-phase and a B-phase sine wave output from an encoder is interpolated by an interpolation means. The phase A sine wave and the phase B sine wave input from the encoder to the interpolation means include an offset error, and when the sine wave including the error can be expressed by the following Equation 13, It is characterized by providing.
[0008]
  Here, the offset detection step obtains each offset of the A-phase and B-phase sine waves input from the encoder to the interpolation means. In the calculation step, the offsets of the A-phase and B-phase sine waves obtained in the offset detection step are substituted into the following formula 14, and an interpolation error E due to the offset is obtained.
[0009]
[Formula 13]
    A phase sine wave = As1 sin (2πx / λ) + Vs
    B phase sine wave = Ac1 cos (2πx / λ) + Vc (13)
[Expression 14]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu} ... (14)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process
[0010]
  Interpolation here refers to, for example, outputting a sine wave signal of two or more phases from photoelectric, electromagnetic induction, laser interference, or other devices, obtaining a two-phase sine wave signal by calculation, and reversing the ratio of these tangentCalculateThus, the minimum resolution is improved. The offset here refers to a deviation from a reference value of the central value of the amplitude of the general sine wave.
[0011]
  In the present invention, when the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors in the offset and the amplitude ratio, and the sine wave including the errors can be expressed by the following formula 15, An amplitude ratio detecting step of obtaining an amplitude ratio of the A-phase and B-phase sine waves input from the encoder to the interpolation means; Then, the calculation step substitutes each offset of the A-phase and B-phase sine waves obtained in the offset detection step and the amplitude ratio obtained in the amplitude ratio detection step into the following formula 16, and the offset and amplitude It is preferable to obtain the interpolation error E by the ratio.
[0012]
[Expression 15]
    A phase sine wave = As1sin (2πx / λ) + Vs
    B phase sine wave = Ac1 cos (2πx / λ) + Vc (15)
[Expression 16]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  + (Ac1/ As1-1) sinu cosu} (16)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process
    Ac1/ As1: Amplitude ratio obtained in the amplitude ratio detection process
[0013]
  In the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and phase difference errors, and when the sine wave including the errors can be expressed by the following Equation 17, A phase difference detection step of obtaining a phase difference between the A-phase and B-phase sine waves input from the encoder to the interpolation means; Then, the calculation step substitutes each offset of the A-phase and B-phase sine waves obtained in the offset detection step and the phase difference obtained in the phase difference detection step into the following Equation 18, It is preferable to obtain the interpolation error E due to the phase difference.
[0014]
[Expression 17]
    A phase sine wave = As1sin (2πx / λ) + Vs
    B phase sine wave = Ac1cos (2πx / λ + ε) + Vc (17)
[Formula 18]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  −εsin2u} (18)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process
            ε: Phase difference obtained in the phase difference detection process
[0015]
  In order to achieve the above object, an interpolation error estimation apparatus according to the present invention estimates an interpolation error when an A-phase and B-phase sine wave output from an encoder is interpolated by an interpolation means. In the apparatus, the A-phase and B-phase sine waves input from the encoder to the interpolation means include an offset error, and when the sine wave including the error can be expressed by the following equation 19, the offset detection means and the calculation means And.
[0016]
  Here, the offset detection means obtains each offset of the A-phase and B-phase sine waves input from the encoder to the interpolation means. Further, the calculation means substitutes each offset of the A-phase and B-phase sine waves obtained by the offset detection means into the following Equation 20, and obtains an interpolation error E due to the offset.
[0017]
[Equation 19]
    A phase sine wave = As1sin (2πx / λ) + Vs
    B phase sine wave = Ac1cos (2πx / λ) + Vc (19)
[Expression 20]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu} ... (20)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means
[0018]
  In the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors in the offset and the amplitude ratio, and the sine wave including the errors can be expressed by the following Equation 21: Amplitude ratio detection means for obtaining the amplitude ratio of the A phase and B phase sine waves input from the encoder to the interpolation means is provided. Then, the calculation means substitutes each offset of the A-phase and B-phase sine waves obtained by the offset detection means and the amplitude ratio obtained by the amplitude ratio detection means into the following formula 22, and the offset and amplitude It is preferable to obtain the interpolation error E by the ratio.
[0019]
[Expression 21]
    A phase sine wave = As1 sin (2πx / λ) + Vs
    B phase sine wave = Ac1 cos (2πx / λ) + Vc (21)
[Expression 22]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  + (Ac1/ As1-1) sinu cosu} (22)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means
    Ac1/ As1: Amplitude ratio obtained by amplitude ratio detection means
[0020]
  In the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors of offset and phase difference, and when the sine wave including the errors can be expressed by the following Equation 23, Phase difference detection means for obtaining the phase difference between the A phase and B phase sine waves input from the encoder to the interpolation means is provided. Then, the calculation means substitutes each offset of the A-phase and B-phase sine waves obtained by the offset detection means and the phase difference obtained by the phase difference detection means into the following Equation 24, and then calculates the offset and phase difference. It is preferable to obtain the interpolation error E by
[0021]
[Expression 23]
    A phase sine wave = As1sin (2πx / λ) + Vs
    B phase sine wave = Ac1cos (2πx / λ + ε) + Vc (23)
[Expression 24]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  −εsin2u} (24)
  Where λ: sine wavewavelength
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means
            ε: Phase difference obtained by the phase difference detection means
[0027]
DETAILED DESCRIPTION OF THE INVENTION
  As a result of the inventor's extensive studies on the modeling of the interpolation error of the encoder, the A-phase and B-phase sine waves input from the encoder to the interpolation means include, for example, errors in offset, amplitude ratio, and phase difference, When a sine wave including the error can be expressed by the following formula 25, an interpolation error of the encoder due to the offset, the amplitude ratio, and the phase difference can be modeled by an approximation formula including the following formula 26.thingThis makes it easy to estimate interpolation errors due to single parameters such as offset, and interpolation errors due to the interaction of each parameter.And with high accuracyThe present invention has been completed by finding out what can be done.
[0028]
[Expression 25]
  A phase sine wave = As1 sin (2πx / λ) + Vs
  B phase sine wave = Ac1 cos (2πx / λ + ε) + Vc (25)
[Equation 26]
  Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                + (Ac1/ As1-1) sinu cosu-εsin2u} (26)
  Where λ is the wavelength of the sine wave
            u: 2πx / λ
            x: Encoder position
    As1, Ac1: A-phase and B-phase sine wave amplitudes
      Vs, Vc: Each offset of the obtained A phase and B phase sine waves
    Ac1/ As1: The obtained amplitude ratio of the A phase and B phase sine waves
            ε: phase difference between the obtained A-phase and B-phase sine waves
  These are summarized in Table 1 below.
[0029]
[Table 1]
Figure 0004259780
[0030]
  As apparent from Table 1, the input signalofInterpolation errorIsBy parameterwavelengthIs different.With the same wavelengthTake the vector sum (sinu and cosu whose functions are orthogonal are the square root of the sum of squares)Then each vector sumThe simple sum ofWhat, And the total amount of interpolation error (Note; see Equation 27 below).
  By the interpolation error estimation method according to the present embodiment, the overall size of the error can be known, and the contribution rate of each input signal error can be obtained.In Table 1The relationship between the input signal and the interpolation error is shown in Table 2 below.
[0031]
[Table 2]
______________________________________________________________________
Input error parameter Interpolation error magnitude
______________________________________________________________________
Interpolation error due to DC offset of sine wave Evs = ± (Vs / As1) (λ / 2π)
_____________________________________________________________________
Interpolation error due to DC offset of cosine wave Evc = ± (Vc / Ac1) (λ / 2π)
______________________________________________________________________
Interpolation error due to amplitude ratio Edr = ± ((As1/ Ac1-1) (λ / 4π)
______________________________________________________________________
Interpolation error due to phase difference Eε = ± ε (λ / 4π)
______________________________________________________________________
  Further, more accurate estimation can be performed by the equation 26, but the following equation 27 can estimate the entire interpolation error and the size of each input signal parameter.
[0032]
[Expression 27]
    Total interpolation error ≤ ± {√ (Evs2+ Evc2) + √ (Edr2+ Eε2)}… (27)
  Further, if the contribution ratio of a parameter is small, the parameter may be omitted.
  Hereinafter, a preferred embodiment of the present invention will be described in detail for each parameter based on the drawings.
[0033]
(First embodiment)
  In FIG.FirstInterpolation error estimation device14Adopting an encoder10A schematic configuration of the output signal processing apparatus is shown. In the present embodiment, an example in which a DC offset is assumed as a parameter and an interpolation error is estimated based on the detected DC offset will be described.
  Shown in the figureOf the encoder 10The output signal processing device includes an interpolation circuit (interpolation means) 12 and an interpolation error estimation device 14 characteristic in the present embodiment. Here, the encoder 10 outputs a sine wave (A-phase sine wave) SA1 and a cosine wave (B-phase sine wave) SB1 for detecting the position of the encoder 10.
[0034]
  The interpolation circuit 12 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like, and outputs, for example, a sine wave SA1 and a cosine wave SB1 output from the encoder 10 to a predetermined frequency. And is converted into digital data by an analog / digital converter (ADC). The lookup table memory is a lookup table that obtains phase angle data at each sampling point based on this digital data.Less than,LUTMay be described) And the sine wave SA1 and cosine wave SB1 output from the encoder 10 are interpolated to obtain highly accurate phase angle data.
[0035]
  What is characteristic in the present embodiment is that an interpolation error estimating device 14 is provided, and the sine wave SA1 and cosine wave SB1 input from the encoder 10 to the interpolation circuit 12 include, for example, an error of DC offset. When the sine wave SA1 and the cosine wave SB1 including the error can be expressed by the following formula 28, the interpolation error estimation device 14 estimates the interpolation error due to the offset.
  In the present embodiment, the interpolation error estimation device 14 includes an offset detection unit 16 and a calculation unit 18.
[0036]
  The input side of the interpolation error estimating device 14 is connected to the signal lines 11a and 11b that send the sine wave SA1 and the cosine wave SB1 from the encoder 10 to the interpolation circuit 12 via the signal lines 13a and 13b. The output side of the interpolation error estimating device 14 is connected to the interpolation error correcting device 20 by a signal line 15.
  Therefore, the offset detection means 16 detects the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 input from the encoder 10 to the interpolation circuit 12, and calculates the average value as the center value of each amplitude.And the central value of themFrom the reference valueGapObtained as a sine wave DC offset and a cosine wave DC offset.
[0037]
  In the present embodiment, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 10 to the interpolation circuit 12 is set to an amplitude (2 As) of the sine wave SA1 and the cosine wave SB1, respectively.1, 2Ac1). Therefore, the interpolation error estimating device 14 determines the amplitudes (As) of the sine wave SA1 and the cosine wave SB1 from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1)
  The calculation means 18 substitutes each offset value of the sine wave SA1 and cosine wave SB1 obtained by the offset detection means 16 into the following formula 29 to obtain an interpolation error E due to the offset.
[0038]
[Expression 28]
  Sine wave SA1 = As1 sin (2πx / λ) + Vs
  Cosine wave SB1 = Ac1 cos (2πx / λ) + Vc (28)
[Expression 29]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu} ... (29)
  Where λ: of sine wave SA1 and cosine wave SB1wavelength
            u: 2πx / λ
            x: position of the encoder 10
    As1, Ac1: Each amplitude of sine wave SA1 and cosine wave SB1
      Vs, Vc: sine wave SA1 and cosine wave SB1 obtained by the offset detection means 16
                Each offset
[0039]
  In this embodiment, it is obtained by the interpolation error estimation device 14.EtThe calculated calculation result S2 of the interpolation error E is sent to the interpolation error correction device 20. In the interpolation error correction device 20, the interpolation circuit 12Input fromSA3 and SB3 are obtained by the interpolation error estimation device 14EtThe adjusted error E is adjusted and output as adjusted data SA4 and SB4.
  The output signal processing device of the encoder 10 that employs the interpolation error estimating device 14 according to the present embodiment is configured as described above.Ru. The action is as followsFIG.This will be described with reference to FIG.
[0040]
  In FIG., Encoder10The sine wave SA1 and cosine wave SB1 output from the12And interpolation error estimation device14Is input. Interpolation error estimation device14First, the detection process is performed. That is, in the detection step, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by, for example, any of the following methods.
(1) Compare the sampled point with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the sampled point of the stored maximum valueThe value of theReplace with.
(2) Described in JP-A-10-311741By methodThe cosine wave is sampled at the zero cross of the sine wave, and the sine wave is sampled at the zero cross of the cosine wave.The,Small error due to convergence by repeating feedback control of offset errorGet the maximum and minimum values.
[0041]
  When the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are obtained as described above, an offset detection step (s10) is performed. That is, in the offset detection step, the offset detection means16Is the maximum and minimum values of sine wave SA1 and cosine wave SB1The average value is detected as the center value of each amplitude.,Deviation from the standard value of those center valuesSine wave DC offset and cosine wave DC offsetAsAsk.
[0042]
  In the present embodiment, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 is set to be twice the amplitude of the sine wave SA1 and the cosine wave SB1 (2 As1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1) Then, after detecting the offset, an interpolation error E calculation step (s12) is performed.
[0043]
  Here, conventionally, there is no appropriate technique for modeling the interpolation error of the encoder, and it takes time and the error estimation value is inaccurate when the conventional simulation is used. was there.
  Therefore, what is characteristic in this embodiment is that the interpolation error due to the offset is reduced.With formulaIt is modeled.
[0044]
  That is, in this embodiment, the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, an offset error, and the sine wave SA1 and the cosine wave SB1 including the error can be expressed by the equation 28. To do.
  At this time, this embodimentofIn the calculation process, calculation means18The offset detection means16The approximate expression of the interpolation error due to the offset characteristic of the sine wave DC offset value and the cosine wave DC offset value obtained in step 1 is used.IsSubstituting into Equation 29 above for interpolation errorEAsk for.
[0045]
  As described above, in the present embodiment, since the modeling of the interpolation error due to the DC offset has succeeded, the DC offset is detected, and this is expressed in Equation 29, which is an approximate expression of the interpolation error E characteristic in the present embodiment. Assignmentdo it, Interpolation error EHigh accuracyAnd can be easily obtained.
  In this embodiment, the calculation result S2 of the interpolation error E estimated in this way isIn the interpolation error correction device 20, Interpolation circuit 12More inputBy performing adjustment such as subtraction from SA3 and SB3, the interpolation error of the encoder 10 is corrected.
[0046]
  As described above, according to the output signal processing device of the encoder 10 that employs the interpolation error estimating device 14 according to the present embodiment, the interpolation error of the encoder 10 due to the offset has been successfully modeled by the equation 29.resultIn this embodiment, it is easy to estimate the interpolation error due to the offset.And with high accuracyYes.
[0047]
  In the present embodiment, an example in which an ADC and an LUT are used as the interpolating circuit 12 has been described. However, any other circuit such as an ADC and an ATAN arithmetic DSP can be used.
  In the present embodiment, the mathematical formula 29 includes trigonometric functions sin and cos. For this calculation, there is a method using a polynomial in which these are expanded by Taylor. Since this polynomial is in the form of a product-sum operation, it is preferable to use a digital signal processor (DSP) in which the operation is speeded up.
[0048]
(Second embodiment)
  FIG. 3 shows a second interpolation error estimation device.114Adopting an encoder110A schematic configuration of the output signal processing apparatus is shown. In the present embodiment, an example will be described in which an offset and an amplitude ratio are assumed as parameters and an interpolation error is estimated based on the detected offset and amplitude ratio. Further, in the present embodiment, a portion corresponding to the first embodiment is shown with a reference numeral 100 added.
  Shown in the figureOf the encoder 110The output signal processing device includes an interpolation circuit (interpolation means) 112 and an interpolation error estimation device 114 characteristic in the present embodiment.
[0049]
  Here, the encoder 110 outputs a sine wave (A-phase sine wave) SA1 and a cosine wave (B-phase sine wave) SB1 for detecting the position of the encoder 110.
  The interpolation circuit 112 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 110 have a predetermined frequency. And is converted into digital data by an analog / digital converter (ADC). The lookup table memory stores a lookup table (LUT) for obtaining phase angle data at each sampling point based on this digital data, and interpolates the sine wave SA1 and cosine wave SB1 output from the encoder 110. And highaccuracyPhase angle data is obtained.
[0050]
  What is characteristic in this embodiment is that an interpolation error estimation device 114 is provided, and the sine wave SA1 and cosine wave SB1 input from the encoder 110 to the interpolation circuit 112 are, for example, errors in offset and amplitude ratio. When the sine wave SA1 and the cosine wave SB1 including the error can be expressed by the following Equation 30, the interpolation error estimation device 114 estimates the interpolation error due to the offset and the amplitude ratio.
  In the present embodiment, the interpolation error estimation device 114 includes an offset detection unit 116, an amplitude ratio detection unit 122, and a calculation unit 118.
[0051]
  The input side of the interpolation error estimation device 114 is connected to the signal lines 111a and 111b that send the sine wave SA1 and the cosine wave SB1 from the encoder 110 to the interpolation circuit 112 via signal lines 113a and 113b. The output side of the interpolation error estimation device 114 is connected to the interpolation error correction device 120 by a signal line 115.
  Therefore, the offset detection means 116 detects the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 110 to the interpolation circuit 112.TheThe averagevalueEachThe center value of the amplitude of,Deviation from the standard value of those center valuesObtained as a sine wave DC offset and a cosine wave DC offset.
[0052]
  The amplitude ratio detecting means 122 calculates the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 by the double amplitude (2As) of the sine wave SA1 and the cosine wave SB1, respectively.1, 2Ac1). For this reason, each amplitude (As1, Ac1), And the amplitude ratio of the sine wave SA1 and the cosine wave SB1 (A c 1 / A s 1 )
  The calculation means 118 substitutes the sine wave DC offset value and the cosine wave DC offset value obtained by the offset detection means 116 and the amplitude ratio obtained by the amplitude ratio detection means 122 into the following formula 31 to obtain an offset. And an interpolation error E based on the amplitude ratio is obtained.
[0053]
[30]
  Sine wave SA1 = As1 sin (2πx / λ) + Vs
  Cosine wave SB1 = Ac1 cos (2πx / λ) + Vc (30)
[31]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  + (Ac1/ As1-1) sinu cosu} (31)
  Where λ: of sine wave SA1 and cosine wave SB1wavelength
            u: 2πx / λ
            x: position of the encoder 110
    As1, Ac1: Each amplitude of sine wave SA1 and cosine wave SB1
      Vs, Vc: sine wave SA1 and cosine wave SB1 obtained by the offset detection means 116
                Each offset
    Ac1/ As1: Amplitude ratio obtained by the amplitude ratio detection means 122
[0054]
  In this embodiment, it is obtained by the interpolation error estimation device 114.EtThe calculated calculation result S2 of the interpolation error E is sent to the interpolation error correction device 120. In the interpolation error correction device 120, the interpolation circuit 112 is used.Input fromSA3 and SB3 are obtained by the interpolation error estimation device 114.EtThe adjusted error E is adjusted and output as adjusted data SA4 and SB4.
  The output signal processing device of the encoder 110 that employs the interpolation error estimation device 114 according to the present embodiment is configured as described above.Ru. The action is as followsFIG.This will be described with reference to FIG.
[0055]
  In FIG., Encoder110The sine wave SA1 and cosine wave SB1 output from the112And interpolation error estimation device114Is input. Interpolation error estimation device114First, the detection process is performed. That is, in the detection step, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by, for example, any of the following methods.
[0056]
(1) Compare the sampled point with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the sampled point of the stored maximum valueThe value of theReplace with.
(2) Described in JP-A-10-311741By methodThe cosine wave is sampled at the zero cross of the sine wave, and the sine wave is sampled at the zero cross of the cosine wave.The,offset Small error due to repeated error feedback control and convergenceGet the maximum and minimum values.
[0057]
  When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, an offset detection step and an amplitude ratio detection step (s110) are performed.
  That is, in the offset detection step, the offset detection means116Are the maximum and minimum values of the sine wave SA1 and the cosine wave SB1.The average value is detected as the center value of each amplitude.,Deviation from the standard value of those center valuesSine wave DC offset and cosine wave DC offsetageAsk.
[0058]
  In the amplitude ratio detection step, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 is set to be twice the amplitude (2As) of the sine wave SA1 and the cosine wave SB1, respectively.1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1), And the amplitude ratio of the sine wave SA1 and the cosine wave SB1 (A c 1 / A s 1 ) Then, after detecting the offset and the amplitude ratio, an interpolation error E calculation step (s112) is performed.
[0059]
  As described above, there are a plurality of error parameters of the two-phase sine wave output from the encoder and input to the interpolation circuit, and their interaction is not clear. For this reason, each parameter is calculated at a plurality of levels to obtain an error. The method of estimating the maximum error by trial and error was used, such as obtaining the maximum error from among them. Such a method has a problem that it takes time for simulation and an estimated value of error is inaccurate.
[0060]
  Therefore, in this embodiment,CollectionThe reason is that the interpolation error due to the interaction of offset and amplitude ratioWith formulaIt is modeled.
  That is, in this embodiment, the encoder110From the interpolation circuit112For example, the sine wave SA1 and the cosine wave SB1 input to the signal include errors in the offset and the amplitude ratio, and the sine wave SA1 and the cosine wave SB1 including the errors can be expressed by the equation 30.
  At this time, this embodimentofIn the calculation process, calculation means118The offset detection means116Sine wave DC offset value, cosine wave DC offset value obtained inObtained by the amplitude ratio detection means 122The amplitude ratio is substituted into Equation 31 that is an approximate expression of the interpolation error due to the offset and amplitude ratio, which is characteristic in the present embodiment.The, Interpolation error due to interaction of DC offset and amplitude ratioEAsk for.
[0061]
  As described above, in this embodiment, since the modeling of the interpolation error due to the interaction between the DC offset and the amplitude ratio has succeeded, the DC offset and the amplitude ratio are detected, and this is used as the characteristic interpolation error E in the present embodiment. By substituting it into the mathematical expression 31 that is an approximate expression, the interpolation error E due to the interaction between the DC offset and the amplitude ratio can be obtained with high accuracy and easily.
  In this embodiment, the calculation result S2 of the interpolation error E estimated in this way isIn the interpolation error correction device 120, Interpolation circuit 112More inputBy performing adjustment such as subtraction from SA3 and SB3, the interpolation error of the encoder 110 is corrected.
[0062]
  As described above, according to the output signal processing apparatus of the encoder 110 that employs the interpolation error estimating apparatus 114 according to the present embodiment, the interpolation error of the encoder 110 due to the interaction between the offset and the amplitude ratio is expressed by Equation 31 above. Successfully modeledresultIn this embodiment, it is easy to estimate the interpolation error E due to the interaction between the offset and the amplitude ratio.And with high accuracyYes.
[0063]
  In the present embodiment, an example in which an ADC and an LUT are used as the interpolation circuit 112 has been described. However, any other one such as an ADC and an ATAN arithmetic DSP may be used. In the present embodiment, the mathematical formula 31 includes trigonometric functions sin and cos. For this calculation, there is a method using a polynomial in which these are expanded by Taylor. Since this polynomial is in the form of a product-sum operation, it is preferable to use a digital signal processor (DSP) in which the operation is speeded up.
  In Formula 31,
      a = -λ / 2π · Vs / As1
      b = + λ / 2π ·Vc / Ac 1
      c = + λ / 4π · {(Ac1/ As1-1}
When the Taylor expansion is performed up to n = 12th order, the following formula 32 is obtained.
[0064]
[Expression 32]
  Interpolation error E = a + (b + 2c) u + (-a / 2) u2 + (-b / 6-4c / 3) uThree + (a / 24) uFour
            + (b / 120 + 4c / 15) uFive+ (-a / 720) u6 + (-b / 5040-8c / 315) u7
            + (a / 40320) u8 + (b / 362880 + 4c / 2835) u9 + (-a / 3628800) uTen
            + (-b / 39916800-8c / 155925) u11+ (a / 479001600) u12 ... (32)
[0065]
(Third embodiment)
  FIG. 5 shows a third interpolation error estimation device.214Adopting an encoder210ofOutput signal processorA schematic configuration is shown. In the present embodiment, an example in which an offset and a phase difference are assumed as parameters and an interpolation error is estimated based on the detected offset and phase difference will be described. Further, in the present embodiment, a part corresponding to the first embodiment is indicated by adding reference numeral 200.
[0066]
  Shown in the figureOf the encoder 210The output signal processing device includes an interpolation circuit (interpolation means) 212 and an interpolation error estimation device 214 characteristic in the present embodiment. Here, the encoder 210 outputs a sine wave (A phase sine wave) SA1 and a cosine wave (B phase sine wave) SB1 for detecting the position of the encoder 210.
  The interpolation circuit 212 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 210 have a predetermined frequency. And is converted into digital data by an analog / digital converter (ADC). The look-up table memory stores a look-up table (LUT) for obtaining phase angle data at each sampling point based on this digital data, and interpolates the sine wave SA1 and cosine wave SB1 output from the encoder 210. And highaccuracyPhase angle data is obtained.
[0067]
  What is characteristic in this embodiment is that an interpolation error estimation device 214 is provided, and the sine wave SA1 and cosine wave SB1 input from the encoder 210 to the interpolation circuit 212 are, for example, errors in offset and phase difference. When the sine wave SA1 and the cosine wave SB1 including the error can be expressed by the following Equation 33, the interpolation error estimation device 214 estimates the interpolation error due to the interaction between the offset and the phase difference.
  In the present embodiment, the interpolation error estimation device 214 includes an offset detection unit 216, a phase difference detection unit 224, and a calculation unit 218. The input side of the interpolation error estimating device 214 is connected to the signal lines 211a and 211b that send the sine wave SA1 and the cosine wave SB1 from the encoder 210 to the interpolation circuit 212 via signal lines 213a and 213b. The output side of the interpolation error estimation device 214 is connected to the interpolation error correction device 220 by a signal line 215.
[0068]
  Therefore, the offset detection means 216 detects the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 210 to the interpolation circuit 212.TheThe averagevalueEachThe center value of the amplitude of,Deviation from the standard value of those center valuesObtained as a sine wave DC offset and a cosine wave DC offset.
[0069]
  In the present embodiment, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 210 to the interpolation circuit 212 is set to an amplitude (2 As) of the sine wave SA1 and the cosine wave SB1, respectively.1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1)
  The phase difference detecting means 224 rotates the coordinate axes of the sine wave SA1 and the cosine wave SB1 by 45 degrees, for example, and calculates the phase difference from the ratio of the major axis length b to the minor axis length a (k = b / a). (Ε = sin-1((1-k2) / (1 + k2)).
  The calculation means 218 substitutes each offset value of the sine wave SA1 and cosine wave SB1 obtained by the offset detection means 216 into the following equation 34 to obtain an interpolation error E due to the offset.
[0070]
[Expression 33]
  Sine wave SA1 = As1 sin (2πx / λ) + Vs
  Cosine wave SB1 = Ac1 cos (2πx / λ + ε) + Vc (33)
[Expression 34]
  Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                 −εsin2u} (34)
  Where λ: of sine wave SA1 and cosine wave SB1wavelength
            u: 2πx / λ
            x: position of the encoder 210
   As1 , Ac1: Each amplitude of sine wave SA1 and cosine wave SB1
      Vs, Vc: sine wave SA1 and cosine wave SB1 obtained by the offset detection means 216
                Each offset
            ε: Phase difference obtained by the phase difference detection means 224
[0071]
  In this embodiment, it is obtained by the interpolation error estimation device 214.EtThe calculated calculation result S2 of the interpolation error E is sent to the interpolation error correction device 220. In the interpolation error correction device 220, the interpolation circuit 212 is used.Input fromSA3 and SB3 are obtained by the interpolation error estimation device 214.EtThe adjusted error E is adjusted and output as adjusted data SA4 and SB4.
  The output signal processing device of the encoder 210 that employs the interpolation error estimation device 214 according to the present embodiment is configured as described above.Ru. The action is as followsFIG.This will be described with reference to FIG.
[0072]
  In FIG., Encoder210The sine wave SA1 and cosine wave SB1 output from the212And interpolation error estimation device214Is input. Interpolation error estimation device214First, the detection process is performed. That is, in the detection step, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by, for example, any of the following methods.
[0073]
(1) Compare the sampled point with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the sampled point of the stored maximum valueThe value of theReplace with.
(2) Described in JP-A-10-311741By methodThe cosine wave is sampled at the zero cross of the sine wave, and the sine wave is sampled at the zero cross of the cosine wave.The error due to convergence by repeating feedback control of offset errorGet the maximum and minimum values.
  When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, an offset detection step and a phase difference detection step (s210) are performed.
[0074]
  That is, in the offset detection step, the offset detection means216Is the maximum and minimum values of sine wave SA1 and cosine wave SB1The average value is the center value of each amplitude, and the deviation of the center value from the reference value is detected.Sine wave DC offset and cosine wave DC offsetAsAsk.
  In the present embodiment, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 is set to be twice the amplitude of the sine wave SA1 and the cosine wave SB1 (2 As1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1)
[0075]
  In addition, a phase difference detection step is performed. In the phase difference detection step, the coordinate axes of the sine wave SA1 and the cosine wave SB1 are rotated by 45 degrees, for example, and the phase difference (k = b / a) is calculated based on the ratio of the major axis length b to the minor axis length a (k = b / a). ε = sin-1((1-k2) / (1 + k2)). Then, after detecting the offset and the phase difference, an interpolation error E calculation step (s212) is performed.
[0076]
  Here, there are a plurality of error parameters of the two-phase sine wave output from the encoder and input to the interpolation circuit, as described above, and their interaction is not clear. For this reason, each parameter is calculated at a plurality of levels to obtain an error. The method of estimating the maximum error by trial and error was used, such as obtaining the maximum error from among them. Such a method has a problem that it takes time for simulation and an estimated value of error is inaccurate.
[0077]
  Therefore, what is characteristic in this embodiment is that the interpolation error due to the interaction between the offset and the phase difference is reduced.With formulaIt is modeled. That is, in the present embodiment, the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, errors in offset and phase difference, and the sine wave SA1 and the cosine wave SB1 including the errors are expressed by the above Equation 33. It can be expressed as
[0078]
  At this time, this embodimentofIn the calculation process, calculation means218Is the offset detection means216Sine wave DC offset value and cosine wave DC offset value obtained by the above, and the phase difference detection means224The phase difference obtained in step (2) is an approximation formula of the interpolation error due to the offset and phase difference, which is characteristic in this embodiment.IsSubstituting into the equation 34TheInterpolation errorEAsk for.
[0079]
  As described above, in this embodiment, since the modeling of the interpolation error due to the interaction between the DC offset and the phase difference has succeeded, the DC offset value and the phase difference are detected, and this characteristic error in the present embodiment is detected. By substituting into the approximate expression of E, that is, substituting into the mathematical expression 34, the interpolation error E can be easily obtained with high accuracy.
  In this embodiment, the interpolation error correction apparatus 220 calculates the interpolation result 212 of the interpolation error E estimated in this way.More inputBy performing adjustment such as subtraction from SA3 and SB3, the interpolation error of the encoder 210 is corrected.
[0080]
  As described above, according to the output signal processing apparatus of the encoder 210 that employs the interpolation error estimating apparatus 214 according to the present embodiment, the interpolation error of the encoder 210 due to the offset and the phase difference is modeled by the mathematical formula 34. Succeeded inresultIn this embodiment, it is easy to estimate the interpolation error due to the offset and phase difference.And with high accuracyYes.
[0081]
  In the present embodiment, an example in which an ADC and an LUT are used as the interpolation circuit 212 has been described. However, any other one such as an ADC and an ATAN arithmetic DSP can be used. Further, in the present embodiment, the mathematical formula 34 includes trigonometric functions sin and cos. For this calculation, there is a method using a polynomial in which these are expanded by the Taylor. Since this polynomial is in the form of a product-sum operation, it is preferable to use a digital signal processor (DSP) in which the operation is speeded up.
[0082]
(Fourth embodiment)
  In FIG.the fourthInterpolation error estimation device314Adopting an encoder310A schematic configuration of the output signal processing apparatus is shown. In the present embodiment, an example will be described in which an offset, an amplitude ratio, and a phase difference are assumed as parameters, and an interpolation error is estimated based on the detected offset, amplitude ratio, and phase difference. Moreover, in this embodiment, the code | symbol 300 is added to the part corresponding to said 1st embodiment, and description is abbreviate | omitted.
[0083]
  Shown in the figureOf the encoder 310The output signal processing device includes an interpolation circuit (interpolation means) 312 and an interpolation error estimation device 314 that is characteristic in the present embodiment. Here, the encoder 310 outputs a sine wave (A-phase sine wave) SA1 and a cosine wave (B-phase sine wave) SB1 for detecting the position of the encoder 310.
  The interpolation circuit 312 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 310 have a predetermined frequency. And is converted into digital data by an analog / digital converter (ADC). The lookup table memory stores a lookup table (LUT) for obtaining phase angle data at each sampling point based on this digital data, and interpolates the sine wave SA1 and cosine wave SB1 output from the encoder 310. And highaccuracyPhase angle data is obtained.
[0084]
  What is characteristic in the present embodiment is that an interpolation error estimation device 314 is provided, and the sine wave SA1 and cosine wave SB1 input from the encoder 310 to the interpolation circuit 312 are, for example, offset, amplitude ratio, and level. When the sine wave SA1 and the cosine wave SB1 including the error of the phase difference can be expressed by the following formula 35, the interpolation error estimation device 314 estimates the interpolation error due to the offset.
[0085]
  In the present embodiment, the interpolation error estimation device 314 includes an offset detection unit 316, an amplitude ratio detection unit 322, a phase difference detection unit 324, and a calculation unit 318.
  The input side of the interpolation error estimating device 314 is connected to the signal lines 311a and 311b that send the sine wave SA1 and the cosine wave SB1 from the encoder 310 to the interpolation circuit 312 via the signal lines 313a and 313b. The output side of the interpolation error estimation device 314 is connected to the interpolation error correction device 320 by a signal line 315.
  Therefore, the offset detection means 316 detects the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 input from the encoder 310 to the interpolation circuit 312.TheThe averagevalueTheThe center value of each amplitude is the difference between the center value and the reference value.Obtained as a sine wave DC offset and a cosine wave DC offset.
[0086]
  Further, the amplitude ratio detection means 322 calculates the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 310 to the interpolation circuit 312 by twice the sine wave SA1 and the cosine wave SB1, respectively. Amplitude (2 As1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1) And the amplitudes (As) of the sine wave SA1 and cosine wave SB1.1, Ac1), The amplitude ratio of the sine wave SA1 and the cosine wave SB1 (A c 1 / A s 1 )
[0087]
  The phase difference detecting means 324 rotates the coordinate axes of the sine wave SA1 and the cosine wave SB1 by 45 degrees, for example, and calculates the phase difference from the ratio of the major axis length b to the minor axis length a (k = b / a). (Ε = sin-1((1-k2) / (1 + k2)).
  The calculation means 318 is obtained by the offset values of the sine wave SA1 and the cosine wave SB1 obtained by the offset detection means 316, the amplitude ratio obtained by the amplitude ratio detection means 322, and the phase difference detection means 324. The obtained phase difference is substituted into the following formula 36, and an interpolation error E due to the offset, the amplitude ratio, and the phase difference is obtained.
[0088]
[Expression 35]
  sine waveSA1= As1 sin (2πx / λ) + Vs
  Cosine waveSB1= Ac1 cos (2πx / λ + ε) + Vc (35)
[Expression 36]
    Interpolation error E = (λ / 2π) {(− Vs / As1) Cosu + (Vc / Ac1) Sinu
                  + (Ac1/ As1-1) sinu cosu-εsin2u} (36)
  Where λ: of sine wave SA1 and cosine wave SB1wavelength
            u: 2πx / λ
            x: position of the encoder 310
    As1, Ac1: Each amplitude of sine wave SA1 and cosine wave SB1
      Vs, Vc: sine wave SA1 and cosine wave SB1 obtained by the offset detection means 316
                Each offset
    Ac1/ As1: Sine wave SA1 and cosine wave SB1 obtained by the amplitude ratio detection means 322
                Amplitude ratio
            ε: sine wave SA1 and cosine wave SB1 obtained by the phase difference detection means 324
                Phase difference
[0089]
  In this embodiment, it is obtained by the interpolation error estimation device 314.EtThe calculated calculation result S2 of the interpolation error E is sent to the interpolation error correction device 320. In the interpolation error correction device 320, an interpolation circuit 312 is used.Input fromSA3 and SB3 are obtained by the interpolation error estimation device 314.EtThe adjusted error E is adjusted and output as adjusted data SA4 and SB4.
  The output signal processing device of the encoder 310 that employs the interpolation error estimation device 314 according to the present embodiment is configured as described above.Ru. The action is as followsFIG.This will be described with reference to FIG.
[0090]
  In FIG., Encoder310The sine wave SA1 and cosine wave SB1 output from the312And interpolation error estimation device314Is input. Interpolation error estimation device314First, the detection process is performed. That is, in the detection step, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by, for example, any of the following methods.
[0091]
(1) Compare the sampled point with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the sampled point of the stored maximum valueThe value of theReplace with.
(2) The cosine wave is sampled at the zero cross of the sine wave and the sine wave is sampled at the zero cross of the cosine wave by the method described in JP-A-10-311741.The error due to convergence by repeating feedback control of offset errorGet the maximum and minimum values.
[0092]
  When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, an offset detection step, an amplitude ratio detection step, and a phase difference detection step (s310) are performed. That is, in the offset detection step, the offset detection unit 316 has the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 input from the encoder 310 to the interpolation circuit 312.The average value is the center value of each amplitude, and the deviation of the center value from the reference value is detected.Sine wave DC offset and cosine wave DC offsetAsAsk.
[0093]
  In the amplitude ratio detection step, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 is set to be twice the amplitude (2As) of the sine wave SA1 and the cosine wave SB1, respectively.1, 2Ac1). For this reason, each amplitude (As) of the sine wave SA1 and the cosine wave SB1 is determined from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.1, Ac1) And the amplitudes (As) of the sine wave SA1 and cosine wave SB1.1, Ac1), The amplitude ratio of the sine wave SA1 and the cosine wave SB1 (A c 1 / A s 1 ) In addition, a phase difference detection step is performed.
[0094]
  In the phase difference detection step, the coordinate axes of the sine wave SA1 and the cosine wave SB1 are rotated by 45 degrees, for example, and the phase difference (k = b / a) is calculated based on the ratio of the major axis length b to the minor axis length a (k = b / a). ε = sin-1((1-k2) / (1 + k2)). Then, after the offset, amplitude ratio, and phase difference are detected, an insertion error E calculation step (s312) is performed.
[0095]
  Here, there are a plurality of error parameters of the two-phase sine wave output from the encoder and input to the interpolation circuit, as described above, and their interaction is not clear. For this reason, each parameter is calculated at a plurality of levels to obtain an error. The method of estimating the maximum error by trial and error was used, such as obtaining the maximum error from among them. Such a method has a problem that it takes time for simulation and an estimated value of error is inaccurate.
[0096]
  Therefore, in this embodiment,CollectionThe main thing is to reduce the interpolation error due to the interaction of offset, amplitude ratio, and phase difference.With formulaIt is modeled.
  That is, in this embodiment, the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, errors in offset, amplitude ratio, and phase difference, and the sine wave SA1 and the cosine wave SB1 including the errors are included. It can be expressed by Equation 35 above.
[0097]
  At this time, in the calculation step of this embodiment, the calculation means318The offset detection means316Each DC offset value obtained by the above, the amplitude ratio detection means322And the phase difference detecting means324The phase difference obtained in step (2) is an approximation formula of the interpolation error due to the offset, amplitude ratio, and phase difference, which is characteristic in this embodimentIsSubstituting into Equation 36, interpolation errorEAsk for.
[0098]
  Thus, in the present embodiment, the offset, amplitude ratio, and phase difference areBy interactionSince the modeling of the interpolation error has succeeded, the offset value, the amplitude ratio, and the phase difference are detected, and this is an approximate expression of the characteristic interpolation error E in this embodiment.IsBy substituting into Equation 36, the interpolation error E isHigh accuracy andIt can be easily obtained.
  In this embodiment, the calculation result S2 of the interpolation error E estimated in this way is used as the interpolation error correction device 320.In, Interpolation circuit 312More inputBy performing adjustment such as subtraction from SA3 and SB3, the interpolation error of the encoder 310 is corrected.
[0099]
  As described above, according to the output signal processing device of the encoder 310 employing the fourth interpolation error estimating device 314 of the present embodiment, the interpolation error of the encoder 310 due to the offset, the amplitude ratio, and the phase difference is expressed by the above equation. Successfully modeled with 36resultIn this embodiment, it is easy to estimate the interpolation error due to the offset, amplitude ratio, and phase difference.And with high accuracyYes.
[0100]
  In the present embodiment, an example in which an ADC and an LUT are used as the interpolation circuit 312 has been described. However, any other one such as an ADC and an ATRAN arithmetic DSP can be used.
  In the present embodiment, the mathematical formula 36 includes trigonometric functions sin and cos. For this calculation, there is a method using a polynomial in which these are expanded by Taylor. Since this polynomial is in the form of a product-sum operation, it is preferable to use a digital signal processor (DSP) in which the operation is speeded up.
[0112]
【The invention's effect】
  As described above, according to the interpolation error estimation method according to the present invention, since the calculation process that can model the interpolation error due to a plurality of parameters with an approximate expression is adopted, It is possible to easily estimate the interpolation error of the encoder due to the interaction with high accuracy.
  Also in the present inventionAccording to such an interpolation error estimation device,Interpolation error due to multiple parametersNearOperations that can be modeled by analogymeansBecause of the interaction of multiple parametersEncoderOf interpolation errorEasy and accurate estimation is possible.
[Brief description of the drawings]
FIG. 1 is a diagram showing a schematic configuration of an output signal processing apparatus for an encoder according to a first embodiment.
FIG. 2 is a flowchart showing an estimation procedure by an interpolation error estimation device of the output signal processing device.
FIG. 3 is a diagram showing a schematic configuration of an output signal processing apparatus for an encoder according to a second embodiment.
FIG. 4 is a flowchart showing an estimation procedure by an interpolation error estimation device of the output signal processing device same as above.
FIG. 5 is a diagram showing a schematic configuration of an output signal processing apparatus for an encoder according to a third embodiment.
FIG. 6 is a flowchart showing an estimation procedure by an interpolation error estimation device of the output signal processing device same as above.
FIG. 7 is a diagram showing a schematic configuration of an output signal processing apparatus for an encoder according to a fourth embodiment.
FIG. 8 is a flowchart showing an estimation procedure by an interpolation error estimation device of the output signal processing device same as above.

Claims (6)

エンコーダから出力されるA相及びB相正弦波を内挿手段により内挿した時の内挿誤差を見積る内挿誤差見積方法において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセットの誤差を含み、該誤差を含む正弦波が下記数式1で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の各オフセットを求めるオフセット検出工程と、
前記オフセット検出工程で求められたA相及びB相正弦波の各オフセットを下記数式2に代入し、該オフセットによる内挿誤差Eを求める演算工程と、
を備えたことを特徴とする内挿誤差見積方法。
【数1】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(1)
【数2】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu}…(2)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
In an interpolation error estimation method for estimating an interpolation error when the A-phase and B-phase sine waves output from the encoder are interpolated by the interpolation means,
When the A-phase and B-phase sine waves input from the encoder to the interpolation means include an offset error, and the sine wave including the error can be expressed by Equation 1 below,
An offset detection step for obtaining each offset of the A-phase and B-phase sine waves input from the encoder to the interpolation means;
Substituting each offset of the A-phase and B-phase sine waves obtained in the offset detection step into the following Equation 2, and calculating the interpolation error E due to the offset;
An interpolation error estimation method characterized by comprising:
[Expression 1]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (1)
[Expression 2]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (2)
Where λ is the wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process
請求項1記載の内挿誤差見積方法において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び振幅比の誤差を含み、該誤差を含む正弦波が下記数式3で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の振幅比を求める振幅比検出工程を備え、
前記演算工程は、前記オフセット検出工程で求められたA相及びB相正弦波の各オフセット、及び前記振幅比検出工程で求められた振幅比を下記数式4に代入し、該オフセット及び振幅比による内挿誤差Eを求めることを特徴とする内挿誤差見積方法。
【数3】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(3)
【数4】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu
+(Ac1/As1−1)sinu cosu} …(4)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
Ac1/As1:振幅比検出工程で求められた振幅比
The interpolation error estimation method according to claim 1,
When the A phase and B phase sine waves input from the encoder to the interpolation means include errors in offset and amplitude ratio, and the sine wave including the errors can be expressed by the following Equation 3.
An amplitude ratio detecting step for obtaining an amplitude ratio of the A-phase and B-phase sine waves input from the encoder to the interpolation means;
In the calculation step, the offsets of the A-phase and B-phase sine waves obtained in the offset detection step and the amplitude ratio obtained in the amplitude ratio detection step are substituted into the following Equation 4, and the offset and amplitude ratio are calculated. An interpolation error estimation method characterized by obtaining an interpolation error E.
[Equation 3]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (3)
[Expression 4]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu
+ (Ac 1 / As 1 −1) sinu cos} (4)
Where λ is the wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process Ac 1 / As 1 : Amplitude ratio Amplitude ratio obtained in the detection process
請求項1記載の内挿誤差見積方法において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び位相差の誤差を含み、該誤差を含む正弦波が下記数式5で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の位相差を求める位相差検出工程を備え、
前記演算工程は、前記オフセット検出工程で求められたA相及びB相正弦波の各オフセット、及び前記位相差検出工程で求められた位相差を下記数式6に代入し、該オフセット及び位相差による内挿誤差Eを求めることを特徴とする内挿誤差見積方法。
【数5】
A相正弦波=Assin(2πx/λ)+Vs
B相正弦波=Accos(2πx/λ+ε)+Vc …(5)
【数6】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
−εsinu} …(6)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出工程で求められたA相及びB相正弦波の各オフセット
ε:位相差検出工程で求められた位相差
The interpolation error estimation method according to claim 1,
When the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors in offset and phase difference, and the sine wave including the errors can be expressed by the following Equation 5,
A phase difference detection step for obtaining a phase difference between the A phase and the B phase sine wave input from the encoder to the interpolation means;
In the calculation step, the respective offsets of the A phase and B phase sine waves obtained in the offset detection step and the phase difference obtained in the phase difference detection step are substituted into the following formula 6, and the offset and the phase difference are determined. An interpolation error estimation method characterized by obtaining an interpolation error E.
[Equation 5]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (5)
[Formula 6]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu
-Εsin 2 u} (6)
Where λ is the wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained in the offset detection process
ε: Phase difference obtained in the phase difference detection process
エンコーダから出力されるA相及びB相正弦波を内挿手段により内挿した時の内挿誤差を見積る内挿誤差見積装置において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセットの誤差を含み、該誤差を含む正弦波が下記数式7で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の各オフセットを求めるオフセット検出手段と、
前記オフセット検出手段で求められたA相及びB相正弦波の各オフセットを下記数式8に代入し、該オフセットによる内挿誤差Eを求める演算手段と、
を備えたことを特徴とする内挿誤差見積装置。
【数7】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(7)
【数8】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu}…(8)
ここで、 λ:前記正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
In an interpolation error estimation device for estimating an interpolation error when an A-phase and B-phase sine wave output from an encoder is interpolated by an interpolation means,
When the A-phase and B-phase sine waves input from the encoder to the interpolation means include an offset error, and the sine wave including the error can be expressed by Equation 7 below,
Offset detecting means for obtaining respective offsets of the A-phase and B-phase sine waves input from the encoder to the interpolating means;
Calculation means for substituting each offset of the A phase and B phase sine waves obtained by the offset detection means into Equation 8 below to obtain an interpolation error E due to the offset;
An interpolation error estimation device characterized by comprising:
[Expression 7]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (7)
[Equation 8]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (8)
Where λ: wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means
請求項4記載の内挿誤差見積装置において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び振幅比の誤差を含み、該誤差を含む正弦波が下記数式9で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の振幅比を求める振幅比検出手段を備え、
前記演算手段は、前記オフセット検出手段で求められたA相及びB相正弦波の各オフセット、及び前記振幅比検出手段で求められた振幅比を下記数式10に代入し、該オフセット及び振幅比による内挿誤差Eを求めることを特徴とする内挿誤差見積装置。
【数9】
A相正弦波=As1 sin(2πx/λ)+Vs
B相正弦波=Ac1 cos(2πx/λ)+Vc …(9)
【数10】
内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu
+(Ac1/As1−1)sinu cosu} …(10)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
Ac1/As1:振幅比検出手段で求められた振幅比
The interpolation error estimation device according to claim 4,
When the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors in the offset and the amplitude ratio, and the sine wave including the errors can be expressed by Equation 9 below,
Amplitude ratio detection means for obtaining the amplitude ratio of the A phase and B phase sine waves input from the encoder to the interpolation means,
The calculation means substitutes each offset of the A-phase and B-phase sine waves obtained by the offset detection means and the amplitude ratio obtained by the amplitude ratio detection means into the following Equation 10, and depends on the offset and amplitude ratio. An interpolation error estimation device characterized by obtaining an interpolation error E.
[Equation 9]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (9)
[Expression 10]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu
+ (Ac 1 / As 1 −1) sinu cos} (10)
Where λ is the wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means Ac 1 / As 1 : Amplitude ratio Amplitude ratio obtained by detection means
請求項4記載の内挿誤差見積装置において、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波はオフセット及び位相差の誤差を含み、該誤差を含む正弦波が下記数式11で表せるとした時、
前記エンコーダから内挿手段に入力されるA相及びB相正弦波の位相差を求める位相差検出手段を備え、
前記演算手段は、前記オフセット検出手段で求められたA相及びB相正弦波の各オフセット、及び前記位相差検出手段で求められた位相差を下記数式12に代入し、該オフセット及び位相差による内挿誤差Eを求めることを特徴とする内挿誤差見積装置。
【数11】
A相正弦波=Assin(2πx/λ)+Vs
B相正弦波=Accos(2πx/λ+ε)+Vc …(11)
【数12】
内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu
−εsinu} …(12)
ここで、 λ:正弦波の波長
u:2πx/λ
x:エンコーダの位置
As1 ,Ac1:A相及びB相正弦波の各振幅
Vs,Vc:オフセット検出手段で求められたA相及びB相正弦波の各オフセット
ε:位相差検出手段で求められた位相差
The interpolation error estimation device according to claim 4,
When the A-phase and B-phase sine waves input from the encoder to the interpolation means include errors in offset and phase difference, and the sine wave including the errors can be expressed by the following Equation 11.
Phase difference detection means for obtaining the phase difference between the A phase and B phase sine waves input from the encoder to the interpolation means,
The calculation means substitutes each offset of the A-phase and B-phase sine waves obtained by the offset detection means and the phase difference obtained by the phase difference detection means into the following Equation 12, and uses the offset and the phase difference. An interpolation error estimation device characterized by obtaining an interpolation error E.
[Expression 11]
A-phase sine wave = As 1 sin (2πx / λ) + Vs
B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (11)
[Expression 12]
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu
-Εsin 2 u} (12)
Where λ is the wavelength of the sine wave
u: 2πx / λ
x: Encoder position As 1 , Ac 1 : A-phase and B-phase sine wave amplitudes Vs, Vc: A-phase and B-phase sine wave offsets obtained by the offset detection means
ε: Phase difference obtained by the phase difference detection means
JP2001245712A 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device Expired - Fee Related JP4259780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001245712A JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001245712A JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Publications (2)

Publication Number Publication Date
JP2003057073A JP2003057073A (en) 2003-02-26
JP4259780B2 true JP4259780B2 (en) 2009-04-30

Family

ID=19075408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001245712A Expired - Fee Related JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Country Status (1)

Country Link
JP (1) JP4259780B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007000005B4 (en) 2006-06-19 2009-12-31 Panasonic Corp., Kadoma position detector
JP5106336B2 (en) * 2008-09-26 2012-12-26 オークマ株式会社 Position detection device
JP6074672B2 (en) * 2011-10-28 2017-02-08 株式会社ミツトヨ Displacement detection device, displacement detection method, and displacement detection program
JP6071196B2 (en) * 2011-12-27 2017-02-01 キヤノン株式会社 Encoder

Also Published As

Publication number Publication date
JP2003057073A (en) 2003-02-26

Similar Documents

Publication Publication Date Title
EP3401644B1 (en) Encoder output signal correction apparatus and method
JP4138899B2 (en) Phase difference detection apparatus, position detection system and method for position detection
CN110632387B (en) Harmonic voltage measuring method based on alternating-current quantum voltage
EP1647810A1 (en) Encoder output signal correction apparatus and method
JPH06167354A (en) Interpolation unit for scale
JP3372450B2 (en) Encoder output signal processing device
JP2014025871A (en) Encoder output signal correction apparatus
JP4259780B2 (en) Interpolation error estimation method and interpolation error estimation device
CN102401664B (en) Position detector
JP3312504B2 (en) Position detection device
JP4202098B2 (en) Phase difference error detection device and interpolation error estimation device using the same
JP2003149003A (en) Phase difference-correcting apparatus of encoder, phase difference-correcting method, and phase difference- correcting program
JP4127676B2 (en) Electronic watt-hour meter and power-related quantity calculation circuit
JP3524225B2 (en) Phase error correction method and phase error correction device for two periodic signals
WO2020024174A1 (en) Method for acquiring frequency characteristics of servo system, and electronic apparatus and storage apparatus
JP2010014646A (en) Measuring device
JPH11190606A (en) Rotation quantity measuring method and rotation quantity measuring device
JPH02251720A (en) Interpolating method of encoder
JP2002228488A (en) Apparatus and method for automatically adjusting output signal from encoder
RU2714591C1 (en) Hybrid method of measuring angular position
CN110869710B (en) Measuring method using inductive displacement sensor
Alegria Using digital methods in active power measurement
JP2001296142A (en) Rotating position detector and rotating speed detector
JP3365913B2 (en) Position detection device
JP2982612B2 (en) PQ calculation correction method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4259780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150220

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees