JP2003057073A - Interpolation error estimating method, its device, and interpolation error correcting apparatus using the same - Google Patents

Interpolation error estimating method, its device, and interpolation error correcting apparatus using the same

Info

Publication number
JP2003057073A
JP2003057073A JP2001245712A JP2001245712A JP2003057073A JP 2003057073 A JP2003057073 A JP 2003057073A JP 2001245712 A JP2001245712 A JP 2001245712A JP 2001245712 A JP2001245712 A JP 2001245712A JP 2003057073 A JP2003057073 A JP 2003057073A
Authority
JP
Japan
Prior art keywords
phase
interpolation
offset
interpolation error
sine wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001245712A
Other languages
Japanese (ja)
Other versions
JP4259780B2 (en
Inventor
Tetsuo Kiriyama
哲郎 桐山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Original Assignee
Mitutoyo Corp
Mitsutoyo Kiko Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitutoyo Corp, Mitsutoyo Kiko Co Ltd filed Critical Mitutoyo Corp
Priority to JP2001245712A priority Critical patent/JP4259780B2/en
Publication of JP2003057073A publication Critical patent/JP2003057073A/en
Application granted granted Critical
Publication of JP4259780B2 publication Critical patent/JP4259780B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide an interpolation error estimating method capable of easily and correctly estimating encoder interpolation error. SOLUTION: The interpolation error estimating method for estimating interpolation error when A-phase and a B-phase sine waves outputted from an encoder are interpolated by an interpolation means is provided with both an offset detection process (s10) for obtaining each offset of the sine waves when the sine waves includes offset error and the sine waves including the error are expressed by an expression (37): A-phase sine wave = As1 sin(2πx/λ)+Vs, B-phase sine wave = Ac1 cos(2πx/λ)+Vc}, and an arithmetic process (s12) for obtaining the interpolation error E due to the offset by substituting each offset obtained in the offset detection process (s10) in an expression: (38) [interpolation error E=(λ/2π) (-Vs/As1 )cos u+(Vc/Ac1 )sin u}].

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は内挿誤差見積方法及
びその装置、並びにそれを用いた内挿誤差補正装置、特
にエンコーダの内挿誤差のモデル化に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an interpolation error estimation method and apparatus, and an interpolation error correction apparatus using the method, and more particularly to modeling of an interpolation error of an encoder.

【0002】[0002]

【従来の技術】従来より、例えば位置、角度速度、角速
度等の検出を行うエンコーダの二相正弦波状信号をデジ
タル的に内挿処理して高分解能の位相角データを得るた
め、エンコーダの出力信号処理装置が用いられる。エン
コーダのスケールに形成される格子の間隔には加工限界
があるため、スケール格子より細かい間隔を測定するに
は、エンコーダが出力する正弦波状信号の位相変化の空
間周期を更に細分化して内挿する必要がある。
2. Description of the Related Art Conventionally, in order to obtain high resolution phase angle data by digitally interpolating a two-phase sinusoidal signal of an encoder for detecting position, angular velocity, angular velocity, etc., an encoder output signal A processor is used. Since there is a processing limit on the spacing of the grating formed on the scale of the encoder, in order to measure a finer spacing than the scale grating, the spatial period of the phase change of the sinusoidal signal output by the encoder is further subdivided and interpolated. There is a need.

【0003】このため、従来より種々の内挿回路が用い
られる。例えばデジタル処理による内挿回路は、エンコ
ーダから出力される90度位相が異なるであろう正弦波
状及び余弦波状の信号を所定の周波数でサンプリングし
てデジタルデータに変換するアナログ/デジタル変換器
(以下、ADCという)により得られた各デジタルデー
タに基づいて、各サンプリング点の位相角データを求め
る。
Therefore, various interpolation circuits have been conventionally used. For example, an interpolation circuit based on digital processing is an analog / digital converter (hereinafter, referred to as “analog / digital converter” that samples a sine wave-shaped signal and a cosine wave-shaped signal, which may be 90 degrees out of phase from an encoder, at a predetermined frequency and converts the sampled signal into digital data. Phase angle data at each sampling point is obtained based on each digital data obtained by ADC).

【0004】ところで、二相正弦波状信号の内挿は、信
号を誤差のない正弦波状信号と仮定しているため、DC
オフセットや二相間振幅の差、また本来90度ある位相
差の誤差などの誤差があり、内挿誤差の原因となってい
る。これを回避するため、手動または自動の信号調節を
行っている。しかしながら、信号の完全な調節は不可能
であるため、調節誤差が生じる。所望の内挿精度を得る
ため、調節工数や調節部品の精度を最適化したいが、両
者の関係が必ずしもこれまで明確でなかったため、計算
機による、次のようなシミュレーションで推定してい
た。 誤差を含んだ二相正弦波状信号A=cosx、B=sin
xを計算する。 二相間の比(B/A)を演算する。 逆正接演算x´=ATAN(B/A)を計算する。 とで求めた結果の差x´−xを内挿誤差Eとす
る。
By the way, in the interpolation of the two-phase sinusoidal signal, it is assumed that the signal is a sinusoidal signal having no error.
There are errors such as an offset, a difference in amplitude between the two phases, and an error in a phase difference that is originally 90 degrees, which causes an interpolation error. To avoid this, manual or automatic signal adjustment is performed. However, an adjustment error occurs because the signal cannot be perfectly adjusted. In order to obtain the desired interpolation accuracy, it is desired to optimize the adjustment man-hours and the accuracy of the adjustment parts, but since the relationship between the two has not always been clear, it was estimated by the following simulation by a computer. Two-phase sinusoidal signal including error A = cosx, B = sin
Calculate x. Calculate the ratio (B / A) between the two phases. The arctangent operation x '= ATAN (B / A) is calculated. The difference x′−x between the results obtained by and is taken as the interpolation error E.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、二相正
弦波状信号の誤差のパラメータは前述のように複数あ
り、従来はこれらの相互作用が明確でなかった。このた
め、各パラメータを複数の水準で計算を行い、誤差を求
め、その中から最大の誤差を求めるといったような試行
錯誤によって、最大の誤差を推定する方法をとってい
た。この方法では、シミュレーションの時間を要し、ま
た誤差の推定値が不正確であるといった問題があった。
また従来は、エンコーダ内挿誤差補正の方式として、特
開平11−316137号公報に記載されたものがある
が、フーリエ変換が必要で、信号処理が複雑であり、ま
た処理に時間を要するといった問題がある。このため、
従来より、内挿誤差の見積りが、容易に及び正確に行え
る技術の開発が強く望まれていたものの、従来は、内挿
誤差の見積りに関しては適切なモデリング技術が存在し
なかった。
However, there are a plurality of parameters for the error of the two-phase sinusoidal signal as described above, and the interaction between them has not been clear so far. Therefore, the maximum error is estimated by trial and error in which each parameter is calculated at a plurality of levels, the error is calculated, and the maximum error is calculated from the calculated error. This method has a problem that it takes a long time for simulation and the estimated value of the error is inaccurate.
Conventionally, there is a method described in Japanese Patent Application Laid-Open No. 11-316137 as a method of encoder interpolation error correction, but there is a problem that Fourier transform is required, signal processing is complicated, and processing takes time. There is. For this reason,
Conventionally, it has been strongly desired to develop a technique capable of easily and accurately estimating an interpolation error, but conventionally, there is no suitable modeling technique for estimating the interpolation error.

【0006】また前述のように内挿誤差の見積りの適切
なモデリング技術が存在しなかったため、内挿誤差の補
正も容易に及び正確に行える適切な技術も存在しなかっ
た。本発明は前記従来技術の課題に鑑みなされたもので
あり、その目的はエンコーダの内挿誤差の見積りが容易
に及び正確に行える内挿誤差見積方法及びその装置、並
びにそれを用いた内挿誤差補正装置を提供することにあ
る。
Further, as described above, since there is no appropriate modeling technique for estimating the interpolation error, there is no appropriate technique that can easily and accurately correct the interpolation error. The present invention has been made in view of the above-mentioned problems of the prior art, and an object thereof is an interpolation error estimation method and apparatus capable of easily and accurately estimating an interpolation error of an encoder, and an interpolation error using the same. It is to provide a correction device.

【0007】[0007]

【課題を解決するための手段】前記目的を達成するため
に本発明にかかる内挿見積方法は、エンコーダから出力
されるA相及びB相正弦波を内挿手段により内挿した時
の内挿誤差を見積る内挿誤差見積方法において、前記エ
ンコーダから内挿手段に入力されるA相及びB相正弦波
はオフセットの誤差を含み、該誤差を含む正弦波が下記
数式13で表せるとした時、オフセット検出工程と、演
算工程と、を備えることを特徴とする。
In order to achieve the above object, an interpolation estimation method according to the present invention is an interpolation method for interpolating A-phase and B-phase sine waves output from an encoder by an interpolation means. In the interpolation error estimation method for estimating the error, when the A-phase and B-phase sine waves input from the encoder to the interpolation means include an offset error, and the sine wave including the error can be represented by the following formula 13, It is characterized by comprising an offset detection step and a calculation step.

【0008】ここで、前記オフセット検出工程は、前記
エンコーダから内挿手段に入力されるA相及びB相正弦
波の各オフセットを求める。また前記演算工程は、前記
オフセット検出工程で求められたA相及びB相正弦波の
各オフセットを下記数式14に代入し、該オフセットに
よる内挿誤差Eを求める。
Here, in the offset detection step, each offset of the A-phase and B-phase sine waves input from the encoder to the interpolation means is obtained. Further, in the calculating step, the respective offsets of the A-phase and B-phase sine waves obtained in the offset detecting step are substituted into the following formula 14, and an interpolation error E due to the offset is obtained.

【0009】[0009]

【数13】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(13)## EQU13 ## A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (13)

【数14】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu} …(14) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット
[Equation 14] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (14) where λ: period u of the sine wave: 2πx / λ x: Positions of the encoder As 1 and Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves respectively offsets of the A-phase and B-phase sine waves obtained in the offset detection step

【0010】ここにいう内挿とは、例えば光電式、電磁
誘導式、レーザ干渉、その他の装置から二相以上の正弦
波状信号を出力し、演算によって二相正弦波状信号を
得、さらにそれらの比を逆正接して、最小分解能を向上
させることをいう。また、ここにいうオフセットとは、
一般的な前記正弦波の振幅の中心値の、基準値からのズ
レをいう。
The term "interpolation" used herein means that, for example, a sine-wave signal having two or more phases is output from a photoelectric type, an electromagnetic induction type, a laser interference type, or another device, and a two-phase sine-wave type signal is obtained by calculation. It means that the ratio is arctangent to improve the minimum resolution. Also, the offset referred to here is
This is the deviation of the central value of the amplitude of the general sine wave from the reference value.

【0011】なお、本発明においては、前記エンコーダ
から内挿手段に入力されるA相及びB相正弦波はオフセ
ット及び振幅比の誤差を含み、該誤差を含む正弦波が下
記数式15で表せるとした時、前記エンコーダから内挿
手段に入力されるA相及びB相正弦波の振幅比を求める
振幅比検出工程を備える。そして、前記演算工程は、前
記オフセット検出工程で求められたA相及びB相正弦波
の各オフセット、及び前記振幅比検出工程で求められた
振幅比を下記数式16に代入し、該オフセット及び振幅
比による内挿誤差Eを求めることが好適である。
In the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and amplitude ratio errors, and the sine wave including the errors can be expressed by the following formula 15. In this case, an amplitude ratio detecting step of obtaining an amplitude ratio of the A-phase and B-phase sine waves input from the encoder to the interpolation means is provided. Then, in the calculation step, the respective offsets of the A-phase and B-phase sinusoidal waves obtained in the offset detection step and the amplitude ratio obtained in the amplitude ratio detection step are substituted into the following formula 16 to obtain the offset and the amplitude. It is preferable to find the interpolation error E by the ratio.

【0012】[0012]

【数15】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(15)[Equation 15] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (15)

【数16】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu +(Ac1/As1−1)sinucosu} …(16) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット Ac1/As1:前記振幅比検出工程で求められた振幅比
[Equation 16] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu + (Ac 1 / As 1 −1) sinucosu} (16) where λ : Cycle of the sine wave u: 2πx / λ x: Encoder positions As 1 and Ac 1 : Amplitudes Vs and Vc of the A phase and B phase sine waves: A phase and B obtained in the offset detection step Each offset of phase sine wave Ac 1 / As 1 : Amplitude ratio obtained in the amplitude ratio detecting step

【0013】また本発明においては、前記エンコーダか
ら内挿手段に入力されるA相及びB相正弦波はオフセッ
ト及び位相差の誤差を含み、該誤差を含む正弦波が下記
数式17で表せるとした時、前記エンコーダから内挿手
段に入力されるA相及びB相正弦波の位相差を求める位
相差検出工程を備える。そして、前記演算工程は、前記
オフセット検出工程で求められたA相及びB相正弦波の
各オフセット、及び前記位相差検出工程で求められた位
相差を下記数式18に代入し、該オフセット及び位相差
による内挿誤差Eを求めることが好適である。
Further, according to the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and phase difference errors, and the sine wave including the errors can be expressed by the following formula 17. At this time, there is provided a phase difference detecting step of obtaining a phase difference between the A-phase and B-phase sine waves input from the encoder to the interpolation means. Then, in the calculation step, the respective offsets of the A-phase and B-phase sine waves obtained in the offset detection step and the phase difference obtained in the phase difference detection step are substituted into the following formula 18, and the offset and position are calculated. It is preferable to find the interpolation error E due to the phase difference.

【0014】[0014]

【数17】 A相正弦波=Assin(2πx/λ)+Vs B相正弦波=Accos(2πx/λ+ε)+Vc …(17)## EQU17 ## A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (17)

【数18】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu −εsinu} …(18) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット ε:前記位相差検出工程で求められた位相差
[Equation 18] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu −εsin 2 u} (18) where λ: period u of the sine wave : 2πx / λ x: Positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves: Offsets ε of the A-phase and B-phase sine waves obtained in the offset detection step : Phase difference obtained in the phase difference detection step

【0015】また前記目的を達成するために本発明にか
かる内挿誤差見積装置は、エンコーダから出力されるA
相及びB相正弦波を内挿手段により内挿した時の内挿誤
差を見積る内挿誤差見積装置において、前記エンコーダ
から内挿手段に入力されるA相及びB相正弦波はオフセ
ットの誤差を含み、該誤差を含む正弦波が下記数式19
で表せるとした時、オフセット検出手段と、演算手段
と、を備えることを特徴とする。
Further, in order to achieve the above-mentioned object, the interpolation error estimating apparatus according to the present invention outputs A from an encoder.
In the interpolation error estimation device for estimating the interpolation error when the phase and B-phase sine waves are interpolated by the interpolation means, the A-phase and B-phase sine waves input from the encoder to the interpolation means have an offset error. The sine wave containing the error is
When it can be represented by, it is characterized by including an offset detection unit and a calculation unit.

【0016】ここで、前記オフセット検出手段は、前記
エンコーダから内挿手段に入力されるA相及びB相正弦
波の各オフセットを求める。また前記演算手段は、前記
オフセット検出手段で求められたA相及びB相正弦波の
各オフセットを下記数式20に代入し、該オフセットに
よる内挿誤差Eを求める。
Here, the offset detecting means obtains each offset of the A-phase and B-phase sine waves input from the encoder to the interpolating means. Further, the calculating means substitutes the respective offsets of the A-phase and B-phase sine waves obtained by the offset detecting means into the following formula 20, and obtains an interpolation error E due to the offsets.

【0017】[0017]

【数19】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(19)## EQU19 ## A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (19)

【数20】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu} …(20) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット
[Equation 20] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (20) where λ: period u of the sine wave: 2πx / λ x: Positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves respectively: Offsets of the A-phase and B-phase sine waves obtained by the offset detecting means

【0018】なお、本発明においては、前記エンコーダ
から内挿手段に入力されるA相及びB相正弦波はオフセ
ット及び振幅比の誤差を含み、該誤差を含む正弦波が下
記数式21で表せるとした時、前記エンコーダから内挿
手段に入力されるA相及びB相正弦波の振幅比を求める
振幅比検出手段を備える。そして、前記演算手段は、前
記オフセット検出手段で求められたA相及びB相正弦波
の各オフセット、及び前記振幅比検出手段で求められた
振幅比を下記数式22に代入し、該オフセット及び振幅
比による内挿誤差Eを求めることが好適である。
In the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and amplitude ratio errors, and the sine wave including the errors can be expressed by the following equation 21. At this time, an amplitude ratio detecting means for obtaining an amplitude ratio of the A-phase and B-phase sine waves input from the encoder to the interpolation means is provided. Then, the calculating means substitutes the respective offsets of the A-phase and B-phase sine waves obtained by the offset detecting means and the amplitude ratio obtained by the amplitude ratio detecting means into the following formula 22, and the offset and the amplitude are calculated. It is preferable to find the interpolation error E by the ratio.

【0019】[0019]

【数21】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(21)[Equation 21] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (21)

【数22】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu +(Ac1/As1−1)sinucosu} …(22) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット Ac1/As1:前記振幅比検出手段で求められた振幅比
[Equation 22] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu + (Ac 1 / As 1 −1) sinucosu} (22) where λ : Cycle of the sine wave u: 2πx / λ x: Positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A phase and B phase sine waves: A phase and B obtained by the offset detecting means Each offset Ac 1 / As 1 of the phase sine wave: Amplitude ratio obtained by the amplitude ratio detecting means

【0020】また本発明においては、前記エンコーダか
ら内挿手段に入力されるA相及びB相正弦波はオフセッ
ト及び位相差の誤差を含み、該誤差を含む正弦波が下記
数式23で表せるとした時、前記エンコーダから内挿手
段に入力されるA相及びB相正弦波の位相差を求める位
相差検出手段を備える。そして、前記演算手段は、前記
オフセット検出手段で求められたA相及びB相正弦波の
各オフセット、及び前記位相差検出手段で求められた位
相差を下記数式24に代入し、該オフセット及び位相差
による内挿誤差Eを求めることが好適である。
Further, according to the present invention, the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and phase difference errors, and the sine wave including the errors can be expressed by the following formula 23. At this time, phase difference detecting means for obtaining the phase difference between the A-phase and B-phase sine waves input from the encoder to the interpolating means is provided. Then, the calculating means substitutes the respective offsets of the A-phase and B-phase sine waves obtained by the offset detecting means and the phase difference obtained by the phase difference detecting means into the following formula 24 to calculate the offset and the position. It is preferable to find the interpolation error E due to the phase difference.

【0021】[0021]

【数23】 A相正弦波=Assin(2πx/λ)+Vs B相正弦波=Accos(2πx/λ+ε)+Vc …(23)(23) A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (23)

【数24】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu −εsinu} …(24) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット ε:前記位相差検出手段で求められた位相差
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu −εsin 2 u} (24) where λ: period u of the sine wave : 2πx / λ x: Positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves: Offsets ε of the A-phase and B-phase sine waves obtained by the offset detecting means : Phase difference obtained by the phase difference detecting means

【0022】また前記目的を達成するために本発明にか
かる内挿誤差補正装置は、補正データ生成手段と、調節
手段と、備えることを特徴とする。ここで、前記補正デ
ータ生成手段は、内挿誤差見積装置で求められた内挿誤
差Eを基に、前記エンコーダの各位置の補正データを生
成する。また、前記調節手段は、前記内挿手段の出力
を、前記補正データ生成手段で生成された補正データで
補正する。
In order to achieve the above object, the interpolation error correction device according to the present invention is characterized by including a correction data generating means and an adjusting means. Here, the correction data generation means generates correction data at each position of the encoder based on the interpolation error E obtained by the interpolation error estimation device. Further, the adjusting means corrects the output of the interpolation means with the correction data generated by the correction data generating means.

【0023】なお、本発明において、前記補正データ生
成手段は、前記エンコーダの各位置の補正データを順次
生成し、前記調節手段は、前記生成手段から順次出力さ
れる補正データで、前記内挿手段から順次出力される内
挿後のデータを補正することが好適である。
In the present invention, the correction data generating means sequentially generates the correction data for each position of the encoder, and the adjusting means uses the correction data sequentially output from the generating means, and the interpolation means. It is preferable to correct the post-interpolation data sequentially output from the.

【0024】また、本発明においては、前記補正データ
生成手段からの補正データをルックアップテーブルに記
憶するルックアップテーブルメモリを備え、前記調節手
段は、前記ルックアップテーブルメモリに記憶されてい
る補正データで、内挿手段から順次出力される内挿後の
データを補正することが好適である。
Also, in the present invention, a look-up table memory for storing the correction data from the correction data generating means in a look-up table is provided, and the adjusting means has the correction data stored in the look-up table memory. Therefore, it is preferable to correct the data after the interpolation, which is sequentially output from the interpolation means.

【0025】また、本発明においては、前記ルックアッ
プテーブルの新規作成ないし更新を、リアルタイムに行
うことが好適である。ここにいうリアルタイムに行うと
は、例えばエンコーダの使用時の毎回行うこと等をい
う。
Further, in the present invention, it is preferable to newly create or update the lookup table in real time. Performing in real time here means performing each time the encoder is used, for example.

【0026】また、本発明においては、前記ルックアッ
プテーブルの新規作成ないし更新を、事前に行うことも
好適である。ここにいう事前に行うとは、エンコーダの
使用時の毎回ではなく、例えば工場出荷時、出荷後のメ
ンテナンス時等の特定の時期に行うこと等をいう。
Further, in the present invention, it is also preferable to newly create or update the lookup table in advance. The term "preliminary" as used herein means not only each time the encoder is used, but also at a specific time such as factory shipment or maintenance after shipment.

【0027】[0027]

【発明の実施の形態】本発明者がエンコーダの内挿誤差
のモデリングについて鋭意検討を重ねた結果、エンコー
ダから内挿手段に入力されるA相及びB相正弦波が、例
えばオフセット、振幅比及び位相差の誤差を含み、該誤
差を含む正弦波が下記数式25で表せるとした時、オフ
セット、振幅比及び位相差によるエンコーダの内挿誤差
が、下記数式26よりなる近似式でモデル化することが
できる。これによりオフセット等の単独パラメータによ
る内挿誤差、及び各パラメータの相互作用による内挿誤
差の見積りが、容易に及び正確に行えることを見出し、
本発明を完成するに至った。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As a result of the inventor's extensive studies on modeling of interpolation error of an encoder, the A-phase and B-phase sine waves input from the encoder to the interpolation means are, for example, offset, amplitude ratio and When the sine wave including the error of the phase difference is represented by the following formula 25, the interpolation error of the encoder due to the offset, the amplitude ratio and the phase difference should be modeled by the approximate formula of the following formula 26. You can It was found that this makes it possible to easily and accurately estimate the interpolation error due to a single parameter such as offset, and the interpolation error due to the interaction of each parameter.
The present invention has been completed.

【0028】[0028]

【数25】 A相正弦波=Assin(2πx/λ)+Vs B相正弦波=Accos(2πx/λ+ε)+Vc …(25)## EQU25 ## A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (25)

【数26】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu +(Ac/As−1)sinucosu−εsinu} …(26 ) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:求められたA相及びB相正弦波の各オフセッ
ト Ac/As:求められたA相及びB相正弦波の振幅比 ε:求められたA相及びB相正弦波の位相差 それをまとめると、下記表1のようになる。
Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu + (Ac 1 / As 1 −1) sinucosu−εsin 2 u} (26) Here, λ: cycle of the sine wave u: 2πx / λ x: positions of the encoder As 1 , Ac 1 : amplitudes Vs and Vc of the A-phase and B-phase sine waves: the obtained A-phase and B-phase Each offset of sine wave Ac 1 / As 1 : Amplitude ratio of determined A-phase and B-phase sine wave ε: Determined phase difference between A-phase and B-phase sine wave Become.

【0029】[0029]

【表1】 [Table 1]

【0030】前記表1より明らかなように、入力信号誤
差のパラメータによって内挿誤差周期が異なる。同じ内
挿誤差周期のものは、ベクトル和(関数が直交している
sinuとcosuとは自乗和の平方根)をとり、その後、異
なる内挿誤差周期間で、単純和をとり、内挿誤差の全体
の量とする。本実施形態にかかる内挿誤差の見積方法に
より、誤差の全体の大きさがわかると共に、個々の入力
信号誤差の寄与率も求まる。入力信号と内挿誤差の関係
を、下記表2に示す。
As is clear from Table 1, the interpolation error cycle differs depending on the parameter of the input signal error. For the same interpolation error period, vector sum (functions are orthogonal
sinu and cosu are taken as the square root of the sum of squares), and then a simple sum is taken between different interpolation error periods to obtain the total amount of interpolation error. By the method of estimating the interpolation error according to the present embodiment, the total size of the error can be known, and the contribution rate of each input signal error can be obtained. The relationship between the input signal and the interpolation error is shown in Table 2 below.

【0031】[0031]

【表2】 入力誤差のパラメータ 内挿誤差の大きさ 正弦波DCオフセットによる内挿誤差 Evs=±(Vs/As)(λ/2π) 余弦波DCオフセットによる内挿誤差 Evc=±(Vc/Ac)(λ/2π) 振幅比による内挿誤差 Edr=±((As/Ac)-1)(λ/4π) 位相差による内挿誤差 Eε=±ε(λ/4π) そして、より正確な見積りは、前記数式26で行える
が、下記数式27では、内挿誤差の全体と入力信号のパ
ラメータ毎の大きさを見積ることができる。
[Table 2] Input error parameter Interpolation error magnitude Interpolation error due to sine wave DC offset Evs = ± (Vs / As1) (λ / 2π) Interpolation error due to cosine wave DC offset Evc = ± (Vc / Ac1) (λ / 2π) Interpolation error due to amplitude ratio Edr = ± ((As1/ Ac1) -1) (λ / 4π) Interpolation error due to phase difference Eε = ± ε (λ / 4π) Then, a more accurate estimate can be made by the above-mentioned formula 26.
However, in Equation 27 below, the total interpolation error and the input signal
The size of each parameter can be estimated.

【0032】[0032]

【数27】 全体の内挿誤差≦±{√(Evs2+Evc2)+√(Edr2+Eε2)} …(27) また、パラメータの寄与率が小さいとすれば、そのパラ
メータは省略してもよい。以下、図面に基づいて本発明
の好適な一実施形態についてパラメータ毎に詳細に説明
する。
[Equation 27] Overall interpolation error ≤ ± {√ (Evs 2 + Evc 2 ) + √ (Edr 2 + Eε 2 )} (27) If the contribution rate of the parameter is small, the parameter is omitted. You may. Hereinafter, a preferred embodiment of the present invention will be described in detail for each parameter with reference to the drawings.

【0033】第一実施形態 図1には本発明の第一実施形態にかかる内挿誤差見積装
置を採用した、エンコーダの出力信号処理装置の概略構
成が示されている。なお、本実施形態では、パラメータ
としてDCオフセットを想定し、検出されたDCオフセ
ットを基に内挿誤差を見積る例について説明する。同図
に示す出力信号処理装置は、エンコーダ10と、内挿回
路(内挿手段)12と、本実施形態において特徴的な内
挿誤差見積装置14を備える。ここで、前記エンコーダ
10は、該エンコーダ10の位置の検出を行う正弦波
(A相正弦波)SA1、及び余弦波(B相正弦波)SB
1を出力する。
[0033]First embodiment FIG. 1 shows an interpolation error estimation device according to the first embodiment of the present invention.
Of the encoder output signal processing device
Success is shown. In this embodiment, the parameters
Assuming a DC offset as
An example of estimating the interpolation error based on Same figure
The output signal processing device shown in FIG.
The path (interpolation means) 12 and the interior characteristic of the present embodiment.
The insertion error estimation device 14 is provided. Where the encoder
10 is a sine wave for detecting the position of the encoder 10.
(A-phase sine wave) SA1 and cosine wave (B-phase sine wave) SB
1 is output.

【0034】また前記内挿回路12は、例えばアナログ
/デジタル変換器(図示省略)と、ルックアップテーブ
ルメモリ(図示省略)等を含み、例えばエンコーダ10
から出力される正弦波SA1及び余弦波SB1を所定の
周波数でサンプリングし、アナログ/デジタル変換器
(ADC)によりデジタルデータに変換する。ルックア
ップテーブルメモリは、このデジタルデータに基づいて
各サンプリング点の位相角データを求めるルックアップ
テーブル(LUT)を記憶しており、エンコーダ10か
ら出力される正弦波SA1及び余弦波SB1を内挿処理
し、高分解能の位相角データを得る。
The interpolation circuit 12 includes, for example, an analog / digital converter (not shown) and a look-up table memory (not shown).
The sine wave SA1 and the cosine wave SB1 output from are sampled at a predetermined frequency and converted into digital data by an analog / digital converter (ADC). The look-up table memory stores a look-up table (LUT) that obtains phase angle data at each sampling point based on the digital data, and interpolates the sine wave SA1 and cosine wave SB1 output from the encoder 10. Then, high-resolution phase angle data is obtained.

【0035】本実施形態において特徴的なことは、内挿
誤差見積装置14を備えたことであり、エンコーダ10
から内挿回路12に入力される正弦波SA1及び余弦波
SB1が、例えばDCオフセットの誤差を含み、該誤差
を含む正弦波SA1及び余弦波SB1が、下記数式28
で表せるとした時、該内挿誤差見積装置14により、オ
フセットによる内挿誤差を見積る。本実施形態におい
て、内挿誤差見積装置14は、オフセット検出手段16
と、演算手段18を備える。
A feature of this embodiment is that the interpolation error estimation device 14 is provided, and the encoder 10
The sine wave SA1 and the cosine wave SB1 input from the to the interpolation circuit 12 include, for example, a DC offset error, and the sine wave SA1 and the cosine wave SB1 including the error are expressed by the following formula 28.
Then, the interpolation error estimation device 14 estimates the interpolation error due to the offset. In the present embodiment, the interpolation error estimation device 14 uses the offset detection means 16
And a calculation means 18.

【0036】そして、エンコーダ10から内挿回路12
に正弦波SA1及び余弦波SB1を送る各信号線11
a,11bに、内挿誤差見積装置14の入力側が信号線
13a,13bを介して接続されている。内挿誤差見積
装置14の出力側は信号線15により内挿誤差補正装置
20に接続されている。このため、前記オフセット検出
手段16は、エンコーダ10から内挿回路12に入力さ
れる正弦波SA1及び余弦波SB1の最大値及び最小値
を検出し、その平均を、それぞれ、前記正弦波SA1及
び余弦波SB1の振幅の中心値の、基準値からの各ズ
レ、つまり正弦波DCオフセット及び余弦波DCオフセ
ットとして求める。
From the encoder 10 to the interpolation circuit 12
Each signal line 11 for sending the sine wave SA1 and the cosine wave SB1 to the
The input side of the interpolation error estimation device 14 is connected to a and 11b via signal lines 13a and 13b. The output side of the interpolation error estimation device 14 is connected to the interpolation error correction device 20 via a signal line 15. Therefore, the offset detecting means 16 detects the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 10 to the interpolation circuit 12, and the averages thereof are respectively calculated as the sine wave SA1 and the cosine wave. The deviation of the center value of the amplitude of the wave SB1 from the reference value, that is, the sine wave DC offset and the cosine wave DC offset, is obtained.

【0037】また本実施形態において、エンコーダ10
から内挿回路12に入力される正弦波SA1及び余弦波
SB1の最大値及び最小値の差を、それぞれ正弦波SA
1及び余弦波SB1の2倍の振幅(2As1,2Ac1)と
している。このため、内挿誤差見積装置14は、前記正
弦波SA1及び余弦波SB1の最大値及び最小値の差よ
り、前記正弦波SA1及び余弦波SB1の各振幅(A
s1,Ac1)を求める。前記演算手段18は、前記オフセ
ット検出手段16で求められた正弦波SA1及び余弦波
SB1の各オフセット値を下記数式29に代入し、オフ
セットによる内挿誤差Eを求める。
Further, in the present embodiment, the encoder 10
From the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input to the interpolation circuit 12 from the sine wave SA
1 and cosine wave SB1 has twice the amplitude (2As 1 , 2Ac 1 ). Therefore, the interpolation error estimation device 14 determines the amplitude (A) of each of the sine wave SA1 and the cosine wave SB1 from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.
s 1 , Ac 1 ). The calculating means 18 substitutes each offset value of the sine wave SA1 and the cosine wave SB1 obtained by the offset detecting means 16 into the following formula 29 to obtain an interpolation error E due to the offset.

【0038】[0038]

【数28】 正弦波SA1=As1sin(2πx/λ)+Vs 余弦波SB1=Ac1cos(2πx/λ)+Vc …(28)Sine wave SA1 = As 1 sin (2πx / λ) + Vs cosine wave SB1 = Ac 1 cos (2πx / λ) + Vc (28)

【数29】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu} …(29) ここで、λ:前記正弦波SA1及び余弦波SB1の周期 u:2πx/λ x:前記エンコーダ10の位置 As1,Ac1:前記正弦波SA1及び余弦波SB1の各振
幅 Vs,Vc:前記オフセット検出手段16で求められた正
弦波SA1及び余弦波SB1の各オフセット
[Equation 29] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (29) where λ: the period of the sine wave SA1 and the cosine wave SB1 u: 2πx / λ x: Positions As 1 and Ac 1 of the encoder 10: Amplitudes Vs and Vc of the sine wave SA1 and cosine wave SB1, respectively: Sine wave SA1 and cosine wave SB1 obtained by the offset detecting means 16 Each offset

【0039】なお、本実施形態において、内挿誤差見積
装置14で求めれられた内挿誤差Eの演算結果S2は、
内挿誤差補正装置20に送られる。内挿誤差補正装置2
0では、内挿回路12の出力SA3,SB3を、内挿誤
差見積装置14で求めれられた内挿誤差Eで調節し、こ
れを調節済みデータSA4,SB4として出力する。本
実施形態にかかる内挿誤差見積装置14を採用した、エ
ンコーダ10の出力信号処理装置は、概略以上のように
構成され、以下にその作用について図2を参照しつつ説
明する。
In this embodiment, the calculation result S2 of the interpolation error E obtained by the interpolation error estimation device 14 is
It is sent to the interpolation error correction device 20. Interpolation error correction device 2
At 0, the outputs SA3, SB3 of the interpolation circuit 12 are adjusted by the interpolation error E obtained by the interpolation error estimator 14 and the adjusted outputs SA4, SB4 are output. The output signal processing device of the encoder 10 that employs the interpolation error estimation device 14 according to the present embodiment is roughly configured as described above, and its operation will be described below with reference to FIG.

【0040】まずエンコーダから出力される正弦波SA
1及び余弦波SB1は、内挿回路及び内挿誤差見積装置
に入力される。内挿誤差見積装置では、まず検出工程を
行う。すなわち、検出工程は、まず正弦波SA1及び余
弦波SB1の最大値及び最小値の検出を、例えば下記の
何れかに記載の方法で行う。 (1)サンプリングした点と現在格納している最大値を
比較し、もし格納されている最大値がサンプリングした
点より小さければ、格納されている最大値をサンプリン
グした点に置換える。 (2)特開平10−311741号公報に記載された、
正弦波のゼロクロスで余弦波をサンプリングし、余弦波
のゼロクロスで正弦波をサンプリングし、最大値及び最
小値を漸近していく。
First, the sine wave SA output from the encoder
1 and cosine wave SB1 are input to an interpolation circuit and an interpolation error estimation device. The interpolation error estimation device first performs a detection step. That is, in the detection step, first, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by the method described in any of the following, for example. (1) Compare the sampled point with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, replace the stored maximum value with the sampled point. (2) Described in Japanese Patent Laid-Open No. 10-311741,
The cosine wave is sampled at the zero cross of the sine wave, the sine wave is sampled at the zero cross of the cosine wave, and the maximum value and the minimum value are gradually approached.

【0041】前述のようにして正弦波SA1及び余弦波
SB1の最大値及び最小値が求まると、オフセット検出
工程(s10)を行う。すなわち、オフセット検出工程
では、オフセット検出手段が、正弦波SA1及び余弦波
SB1の最大値及び最小値の平均より、正弦波DCオフ
セット及び余弦波DCオフセットを求める。
When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, the offset detecting step (s10) is performed. That is, in the offset detection step, the offset detection means obtains the sine wave DC offset and the cosine wave DC offset from the average of the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.

【0042】また本実施形態では、前記正弦波SA1及
び余弦波SB1の最大値及び最小値の差を、それぞれ正
弦波SA1及び余弦波SB1の2倍の振幅(2As
2Ac )としている。このため、前記正弦波SA1及
び余弦波SB1の最大値及び最小値の差より、前記正弦
波SA1及び余弦波SB1の各振幅(As,Ac)を
求める。そして、前記オフセットの検出後、内挿誤差E
の演算工程(s12)を行う。
In this embodiment, the sine wave SA1 and
And the difference between the maximum and minimum values of cosine wave SB1
Twice the amplitude of the chord wave SA1 and the cosine wave SB1 (2As1
2 Ac 1). Therefore, the sine wave SA1 and
And the cosine wave SB1 from the difference between the maximum and minimum values, the sine
Each amplitude of the wave SA1 and the cosine wave SB1 (As1, Ac1)
Ask. Then, after the offset is detected, the interpolation error E
The calculation step (s12) is performed.

【0043】ここで、従来は、エンコーダの内挿誤差の
モデリングに関しては適切な技術が存在せず、前記従来
のシミュレーションを用いたのでは、時間を要し、また
誤差の推定値が不正確であるといった問題があった。そ
こで、本実施形態において特徴的なことは、オフセット
による内挿誤差をモデル化したことである。
Here, conventionally, there is no suitable technique for modeling the interpolation error of the encoder, and it takes time and the estimated error value is inaccurate if the conventional simulation is used. There was a problem like that. Therefore, a characteristic of the present embodiment is that the interpolation error due to the offset is modeled.

【0044】すなわち、本実施形態では、エンコーダか
ら内挿回路に入力される正弦波SA1及び余弦波SB1
が、例えばオフセットの誤差を含み、該誤差を含む正弦
波SA1及び余弦波SB1が前記数式28で表せるとす
る。このとき、本実施形態では、演算工程では、演算手
段が、前記オフセット検出手段で求められた正弦波DC
オフセット値及び余弦波DCオフセット値を、本実施形
態において特徴的な、オフセットによる内挿誤差の近似
式、つまり前記数式29に代入し、内挿誤差を求める。
That is, in this embodiment, the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit.
Is, for example, including an offset error, and the sine wave SA1 and the cosine wave SB1 including the error can be expressed by the formula 28. At this time, in the present embodiment, in the calculation step, the calculation means causes the sine wave DC calculated by the offset detection means.
The offset value and the cosine wave DC offset value are substituted into the approximate expression of the interpolation error due to the offset, which is the characteristic of the present embodiment, that is, Expression 29, to obtain the interpolation error.

【0045】このように本実施形態では、DCオフセッ
トによる内挿誤差のモデル化に成功したので、DCオフ
セットを検出し、これを本実施形態において特徴的な内
挿誤差Eの近似式に代入、つまり前記数式29に代入す
ることにより、内挿誤差Eを正確に及び容易に求めるこ
とができる。そして、本実施形態では、このようにして
推定された内挿誤差Eの演算結果S2を、後述する内挿
誤差補正装置20等により内挿回路12の出力SA3,
SB3から減算する等の調節を行うことにより、エンコ
ーダ10の内挿誤差が補正されることとなる。
As described above, in the present embodiment, the modeling of the interpolation error due to the DC offset has succeeded. Therefore, the DC offset is detected, and this is substituted into the approximate expression of the interpolation error E characteristic of the present embodiment, That is, the interpolation error E can be accurately and easily obtained by substituting it in the equation (29). Then, in the present embodiment, the calculation result S2 of the interpolation error E thus estimated is output to the output SA3 of the interpolation circuit 12 by the interpolation error correction device 20 and the like described later.
By performing adjustment such as subtraction from SB3, the interpolation error of the encoder 10 will be corrected.

【0046】以上のように本実施形態にかかる内挿誤差
見積装置14を採用した、エンコーダ10の出力信号処
理装置によれば、オフセットによるエンコーダ10の内
挿誤差を、前記数式29でモデル化することに成功し
た。この結果、本実施形態では、オフセットによる内挿
誤差の見積りが、容易に及び正確に行える。
As described above, according to the output signal processing device of the encoder 10 which employs the interpolation error estimation device 14 according to the present embodiment, the interpolation error of the encoder 10 due to the offset is modeled by the mathematical expression 29. Was successful. As a result, in the present embodiment, the interpolation error due to the offset can be easily and accurately estimated.

【0047】なお、本実施形態では、内挿回路12とし
て、ADCと、LUTを用いた例について説明したが、
そのほか、ADCと、ATAN演算DSP等の任意のものを
用いることもできる。また、本実施形態において、前記
数式29には、三角関数sinおよびcosが含まれるが、こ
の演算には、これらをテーラ展開した多項式による方法
がある。この多項式は積和演算の形式となるため、その
演算の高速化が図られたデジタル信号プロセッサ(DS
P)を利用するのが好ましい。
In this embodiment, an example using the ADC and the LUT as the interpolation circuit 12 has been described.
In addition, an ADC and an ATAN arithmetic DSP or the like may be used. In addition, in the present embodiment, the mathematical expression 29 includes trigonometric functions sin and cos, and for this calculation, there is a method using a polynomial obtained by Taylor expansion. Since this polynomial is in the form of sum of products calculation, the digital signal processor (DS
P) is preferably used.

【0048】第二実施形態 図3には本発明の第二実施形態にかかる内挿誤差見積装
置を採用した、エンコーダの出力信号処理装置の概略構
成が示されている。なお、本実施形態では、パラメータ
としてオフセット及び振幅比を想定し、検出されたオフ
セット及び振幅比を基に、内挿誤差を見積る例について
説明する。また本実施形態では、前記第一実施形態と対
応する部分には符号100を加えて示す。同図に示す出
力信号処理装置は、エンコーダ110と、内挿回路(内
挿手段)112と、本実施形態において特徴的な内挿誤
差見積装置114を備える。
[0048]Second embodiment FIG. 3 shows an interpolation error estimation device according to the second embodiment of the present invention.
Of the encoder output signal processing device
Success is shown. In this embodiment, the parameters
Assuming offset and amplitude ratio as
Example of estimating interpolation error based on set and amplitude ratio
explain. In addition, the present embodiment is different from the first embodiment.
Reference numeral 100 is added to the corresponding portion. The output shown in the figure
The force signal processing device includes an encoder 110 and an interpolation circuit (internal
Insertion means) 112 and the interpolation error characteristic of the present embodiment.
A difference estimation device 114 is provided.

【0049】ここで、前記エンコーダ110は、該エン
コーダ110の位置の検出を行う正弦波(A相正弦波)
SA1、及び余弦波(B相正弦波)SB1を出力する。
また前記内挿回路112は、例えばアナログ/デジタル
変換器(図示省略)と、ルックアップテーブルメモリ
(図示省略)等を含み、例えばエンコーダ110から出
力される正弦波SA1及び余弦波SB1を所定の周波数
でサンプリングし、アナログ/デジタル変換器(AD
C)によりデジタルデータに変換する。ルックアップテ
ーブルメモリは、このデジタルデータに基づいて各サン
プリング点の位相角データを求めるルックアップテーブ
ル(LUT)を記憶しており、エンコーダ110から出
力される正弦波SA1及び余弦波SB1を内挿処理し、
高分解能の位相角データを得る。
Here, the encoder 110 is a sine wave (A-phase sine wave) for detecting the position of the encoder 110.
SA1 and cosine wave (B-phase sine wave) SB1 are output.
The interpolation circuit 112 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 110 have a predetermined frequency. Sampling with an analog / digital converter (AD
Converted to digital data by C). The look-up table memory stores a look-up table (LUT) that obtains phase angle data at each sampling point based on the digital data, and interpolates the sine wave SA1 and cosine wave SB1 output from the encoder 110. Then
Obtain high resolution phase angle data.

【0050】本実施形態において特徴的なことは、内挿
誤差見積装置114を備えたことであり、エンコーダ1
10から内挿回路112に入力される正弦波SA1及び
余弦波SB1が、例えばオフセット及び振幅比の誤差を
含み、該誤差を含む正弦波SA1及び余弦波SB1が、
下記数式30で表せるとした時、該内挿誤差見積装置1
14により、オフセット及び振幅比による内挿誤差を見
積る。本実施形態において、内挿誤差見積装置114
は、オフセット検出手段116と、振幅比検出手段12
2と、演算手段118を備える。
A feature of this embodiment is that the interpolation error estimation device 114 is provided.
The sine wave SA1 and the cosine wave SB1 input to the interpolation circuit 112 from 10 include, for example, an error in the offset and the amplitude ratio, and the sine wave SA1 and the cosine wave SB1 including the error are
When it can be expressed by the following formula 30, the interpolation error estimation device 1
14, the interpolation error due to the offset and the amplitude ratio is estimated. In the present embodiment, the interpolation error estimation device 114
Are offset detection means 116 and amplitude ratio detection means 12
2 and a calculation means 118.

【0051】そして、エンコーダ110から内挿回路1
12に正弦波SA1及び余弦波SB1を送る各信号線1
11a,111bに、内挿誤差見積装置114の入力側
が信号線113a,113bを介して接続されている。
内挿誤差見積装置114の出力側は信号線115により
内挿誤差補正装置120に接続されている。このため、
前記オフセット検出手段116は、エンコーダ110か
ら内挿回路112に入力される正弦波SA1及び余弦波
SB1の最大値及び最小値を検出し、その平均を、それ
ぞれ正弦波DCオフセット及び余弦波DCオフセットと
して求める。
Then, from the encoder 110 to the interpolation circuit 1
Signal line 1 for sending sine wave SA1 and cosine wave SB1 to 12
The input side of the interpolation error estimation device 114 is connected to 11a and 111b via signal lines 113a and 113b.
The output side of the interpolation error estimation device 114 is connected to the interpolation error correction device 120 by a signal line 115. For this reason,
The offset detecting means 116 detects the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 110 to the interpolation circuit 112, and takes their averages as the sine wave DC offset and the cosine wave DC offset, respectively. Ask.

【0052】また振幅比検出手段122は、前記正弦波
SA1及び余弦波SB1の最大値及び最小値の差を、そ
れぞれ正弦波SA1及び余弦波SB1の2倍の振幅(2
As ,2Ac)としている。このため、前記正弦波S
A1及び余弦波SB1の最大値及び最小値の差より、前
記正弦波SA1及び余弦波SB1の各振幅(As,Ac
)を求め、正弦波SA1及び余弦波SB1の振幅比
(As,Ac)を求める。前記演算手段118は、前
記オフセット検出手段116で求められた正弦波DCオ
フセット値及び余弦波DCオフセット値、並びに前記振
幅比検出手段122で求められた振幅比を下記数式31
に代入し、オフセット及び振幅比による内挿誤差Eを求
める。
Further, the amplitude ratio detecting means 122 uses the sine wave
The difference between the maximum and minimum values of SA1 and cosine wave SB1
The amplitude (2 times the amplitude of the sine wave SA1 and the cosine wave SB1 respectively)
As 1, 2Ac1). Therefore, the sine wave S
Before the difference between the maximum and minimum values of A1 and cosine wave SB1
Each amplitude of the sine wave SA1 and the cosine wave SB1 (As1, Ac
1), The amplitude ratio of the sine wave SA1 and the cosine wave SB1
(As1, Ac1). The computing means 118 is
The sine wave DC offset obtained by the offset detection means 116.
Fuss value and cosine wave DC offset value, and the vibration
The amplitude ratio obtained by the width ratio detecting means 122 is expressed by the following mathematical formula 31
To obtain the interpolation error E due to the offset and the amplitude ratio.
Meru.

【0053】[0053]

【数30】 正弦波SA1=As1sin(2πx/λ)+Vs 余弦波SB1=Ac1cos(2πx/λ)+Vc …(30)Sine wave SA1 = As 1 sin (2πx / λ) + Vs cosine wave SB1 = Ac 1 cos (2πx / λ) + Vc (30)

【数31】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu +(Ac1/As1−1)sinucosu} …(31) ここで、λ:前記正弦波SA1及び余弦波SB1の周期 u:2πx/λ x:前記エンコーダ110の位置 As1,Ac1:前記正弦波SA1及び余弦波SB1の各振
幅 Vs,Vc:前記オフセット検出手段116で求められた
正弦波SA1及び余弦波SB1の各オフセット Ac1/As1:前記振幅比検出手段122で求められた振
幅比
[Equation 31] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu + (Ac 1 / As 1 −1) sinucosu} (31) where λ : Cycles of the sine wave SA1 and the cosine wave SB1 u: 2πx / λ x: Positions As 1 and Ac 1 of the encoder 110: Amplitudes Vs and Vc of the sine wave SA1 and the cosine wave SB1: At the offset detecting means 116 Each offset Ac 1 / As 1 of the sine wave SA1 and the cosine wave SB1 obtained: the amplitude ratio obtained by the amplitude ratio detecting means 122.

【0054】なお、本実施形態において、内挿誤差見積
装置114で求めれられた内挿誤差Eの演算結果S2
は、内挿誤差補正装置120に送られる。内挿誤差補正
装置120では、内挿回路112の出力SA3,SB3
を、内挿誤差見積装置114で求めれられた内挿誤差E
で調節し、これを調節済みデータSA4,SB4として
出力する。本実施形態にかかる内挿誤差見積装置114
を採用した、エンコーダ110の出力信号処理装置は、
概略以上のように構成され、以下にその作用について図
4を参照しつつ説明する。
In the present embodiment, the calculation result S2 of the interpolation error E obtained by the interpolation error estimation device 114.
Is sent to the interpolation error correction device 120. In the interpolation error correction device 120, the outputs SA3 and SB3 of the interpolation circuit 112 are output.
Is the interpolation error E determined by the interpolation error estimation device 114.
And output as adjusted data SA4, SB4. Interpolation error estimation device 114 according to the present embodiment
The output signal processing device of the encoder 110 adopting
The configuration is roughly as described above, and its operation will be described below with reference to FIG.

【0055】まずエンコーダから出力される正弦波SA
1及び余弦波SB1は、内挿回路及び内挿誤差見積装置
に入力される。内挿誤差見積装置では、まず検出工程を
行う。すなわち、検出工程は、まず正弦波SA1及び余
弦波SB1の最大値及び最小値の検出を、例えば下記の
何れかに記載の方法で行う。
First, the sine wave SA output from the encoder
1 and cosine wave SB1 are input to an interpolation circuit and an interpolation error estimation device. The interpolation error estimation device first performs a detection step. That is, in the detection step, first, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by the method described in any of the following, for example.

【0056】(1)サンプリングした点と現在格納して
いる最大値を比較し、もし格納されている最大値がサン
プリングした点より小さければ、格納されている最大値
をサンプリングした点に置換える。 (2)特開平10−311741号公報に記載された、
正弦波のゼロクロスで余弦波をサンプリングし、余弦波
のゼロクロスで正弦波をサンプリングし、最大値及び最
小値を漸近していく。
(1) The sampled point is compared with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the stored maximum value is replaced with the sampled point. (2) Described in Japanese Patent Laid-Open No. 10-311741,
The cosine wave is sampled at the zero cross of the sine wave, the sine wave is sampled at the zero cross of the cosine wave, and the maximum value and the minimum value are gradually approached.

【0057】前述のようにして正弦波SA1及び余弦波
SB1の最大値及び最小値が求まると、オフセット検出
工程、振幅比検出工程(s110)を行う。すなわち、
オフセット検出工程では、オフセット検出手段が、正弦
波SA1及び余弦波SB1の最大値及び最小値の平均よ
り、正弦波DCオフセット及び余弦波DCオフセットを
求める。
When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, the offset detection step and the amplitude ratio detection step (s110) are performed. That is,
In the offset detecting step, the offset detecting means obtains the sine wave DC offset and the cosine wave DC offset from the average of the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.

【0058】また振幅比検出工程では、前記正弦波SA
1及び余弦波SB1の最大値及び最小値の差を、それぞ
れ正弦波SA1及び余弦波SB1の2倍の振幅(2As
,2Ac)としている。このため、前記正弦波SA
1及び余弦波SB1の最大値及び最小値の差より、前記
正弦波SA1及び余弦波SB1の各振幅(As,A
c )を求め、正弦波SA1及び余弦波SB1の振幅比
(As,Ac)を求める。そして、前記オフセット及
び振幅比の検出後、内挿誤差Eの演算工程(s112)
を行う。
In the amplitude ratio detecting step, the sine wave SA
1 and the difference between the maximum and minimum values of cosine wave SB1
Double the amplitude (2As) of the sine wave SA1 and the cosine wave SB1
1, 2Ac1). Therefore, the sine wave SA
1 and the difference between the maximum and minimum values of the cosine wave SB1
Each amplitude of the sine wave SA1 and the cosine wave SB1 (As1, A
c 1), The amplitude ratio of the sine wave SA1 and the cosine wave SB1
(As1, Ac1). And the offset and
And the amplitude ratio are detected, the interpolation error E is calculated (s112).
I do.

【0059】ここで、エンコーダから出力され、内挿回
路に入力される二相正弦波の誤差のパラメータは、前述
のように複数あり、これらの相互作用が明確でなかっ
た。このため、各パラメータを複数の水準で計算を行
い、誤差を求める。その中から最大の誤差を求めるとい
ったように、試行錯誤によって最大の誤差を推定する方
法をとっていた。このような方法であると、シミュレー
ションの時間を要し、また誤差の推定値が不正確である
といった問題があった。
Here, as described above, there are a plurality of parameters of the error of the two-phase sine wave output from the encoder and input to the interpolation circuit, and their interaction was not clear. Therefore, each parameter is calculated at a plurality of levels to obtain the error. The maximum error was estimated by trial and error, such as finding the maximum error from them. With such a method, there is a problem that a simulation time is required and an estimated value of an error is inaccurate.

【0060】そこで、本実施形態において特的的なこと
は、オフセット及び振幅比の相互作用による内挿誤差を
モデル化したことである。すなわち、本実施形態では、
エンコーダから内挿回路に入力される正弦波SA1及び
余弦波SB1が、例えばオフセット及び振幅比の誤差を
含み、該誤差を含む正弦波SA1及び余弦波SB1が前
記数式30で表せるとする。このとき、本実施形態で
は、演算工程では、演算手段が、前記オフセット検出手
段で求められた正弦波DCオフセット値、余弦波DCオ
フセット値、及び振幅比を、本実施形態において特徴的
な、オフセット及び振幅比による内挿誤差の近似式、つ
まり前記数式31に代入し、DCオフセット及び振幅比
の相互作用による内挿誤差を求める。
Therefore, what is special in this embodiment is that the interpolation error due to the interaction between the offset and the amplitude ratio is modeled. That is, in this embodiment,
It is assumed that the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, an error in the offset and the amplitude ratio, and the sine wave SA1 and the cosine wave SB1 including the error can be represented by the mathematical expression 30. At this time, in the present embodiment, in the calculation step, the calculation means uses the sine wave DC offset value, the cosine wave DC offset value, and the amplitude ratio obtained by the offset detection means, which are characteristic of the present embodiment. And the approximation formula of the interpolation error due to the amplitude ratio, that is, the above formula 31 is substituted to obtain the interpolation error due to the interaction between the DC offset and the amplitude ratio.

【0061】このように本実施形態では、DCオフセッ
ト及び振幅比の相互作用による内挿誤差のモデル化に成
功したので、DCオフセット及び振幅比を検出し、これ
を本実施形態において特徴的な内挿誤差Eの近似式に代
入、つまり前記数式31に代入することにより、DCオ
フセット及び振幅比の相互作用による内挿誤差Eを正確
に及び容易に求めることができる。そして、本実施形態
では、このようにして推定された内挿誤差Eの演算結果
S2を、後述する内挿誤差補正装置120等により内挿
回路112の出力SA3,SB3から減算する等の調節
を行うことにより、エンコーダ110の内挿誤差が補正
されることとなる。
As described above, in this embodiment, since the interpolation error due to the interaction of the DC offset and the amplitude ratio has been successfully modeled, the DC offset and the amplitude ratio are detected, and this is detected as a characteristic feature of the present embodiment. By substituting into the approximate expression of the insertion error E, that is, substituting into the above expression 31, the interpolation error E due to the interaction between the DC offset and the amplitude ratio can be accurately and easily obtained. Then, in the present embodiment, adjustment such as subtraction of the calculation result S2 of the interpolation error E thus estimated from the outputs SA3, SB3 of the interpolation circuit 112 by the interpolation error correction device 120 and the like, which will be described later. By doing so, the interpolation error of the encoder 110 will be corrected.

【0062】以上のように本実施形態にかかる内挿誤差
見積装置114を採用した、エンコーダ110の出力信
号処理装置によれば、オフセット及び振幅比の相互作用
によるエンコーダ110の内挿誤差を、前記数式31で
モデル化することに成功した。この結果、本実施形態で
は、オフセット及び振幅比の相互作用による内挿誤差の
見積りが、容易に及び正確に行える。
As described above, according to the output signal processing device of the encoder 110 which employs the interpolation error estimation device 114 according to the present embodiment, the interpolation error of the encoder 110 due to the interaction between the offset and the amplitude ratio is calculated as described above. We have succeeded in modeling with Equation 31. As a result, in the present embodiment, the interpolation error due to the interaction between the offset and the amplitude ratio can be estimated easily and accurately.

【0063】なお、本実施形態では、内挿回路112と
して、ADCと、LUTを用いた例について説明した
が、そのほか、ADCと、ATAN演算DSP等の任意のも
のを用いることもできる。また、本実施形態において、
前記数式31には、三角関数sinおよびcosが含まれる
が、この演算には、これらをテーラ展開した多項式によ
る方法がある。この多項式は積和演算の形式となるた
め、その演算の高速化が図られたデジタル信号プロセッ
サ(DSP)を利用するのが好ましい。前記数式31に
おいて、 a=−λ/2π・Vs/As b=+λ/2π・Vs/As c=+λ/4π・{(Ac/As)−1} とおき、n=12次までテーラ展開すると、下記数式3
2を得る。
In this embodiment, the interpolation circuit 112 and
Then, the example using the ADC and the LUT was explained.
However, in addition to this, an ADC and any other ATAN arithmetic DSP
Can also be used. Further, in the present embodiment,
Equation 31 includes trigonometric functions sin and cos
However, for this operation, a polynomial
There is a way to do it. This polynomial has the form
Therefore, the digital signal processor whose calculation speed has been increased
It is preferable to use a DSP (DSP). In the formula 31
Be careful a = -λ / 2π · Vs / As1 b = + λ / 2π · Vs / As1 c = + λ / 4π · {(Ac1/ As1) -1} Then, if Taylor expansion is performed up to the n = 12th order,
Get 2.

【0064】[0064]

【数32】 内挿誤差E = a + (b+2c)u + (-a/2)u2 + (-b/6-4c/3)u3 + (a/24)u4 + (b/12 0 + 4c/15)u5 + (-a/720)u6 + (-b/5040 - 8c/315)u7 + (a/40320)u8 + (b/3628 80 + 4c/2835) u9 + (-a/3628800)u10 + (-b/39916800 - 8c/155925)u11 + (a/4 79001600)u12 …(32)[Equation 32]   Interpolation error E = a + (b + 2c) u + (-a / 2) u2 + (-b / 6-4c / 3) u3 + (a / 24) uFour + (b / 12 0 + 4c / 15) uFive+ (-a / 720) u6 + (-b / 5040-8c / 315) u7+ (a / 40320) u8 + (b / 3628 80 + 4c / 2835) u9+ (-a / 3628800) uTen + (-b / 39916800-8c / 155925) u11+ (a / 4 79001600) u12                                                               … (32)

【0065】第三実施形態 図5には本発明の第三実施形態にかかる内挿誤差見積装
置を採用したエンコーダの概略構成が示されている。本
実施形態では、パラメータとしてオフセット及び位相差
を想定し、検出されたオフセット及び位相差を基に、内
挿誤差を見積る例について説明する。また、本実施形態
では、前記第一実施形態と対応する部分には符号200
を加えて示す。
[0065]Third embodiment FIG. 5 shows an interpolation error estimation device according to the third embodiment of the present invention.
The schematic configuration of an encoder that employs a device is shown. Book
In the embodiment, the offset and the phase difference are used as parameters.
Based on the detected offset and phase difference,
An example of estimating the insertion error will be described. In addition, this embodiment
Then, a reference numeral 200 is given to a portion corresponding to the first embodiment.
Is added.

【0066】同図に示す出力信号処理装置は、エンコー
ダ210と、内挿回路(内挿手段)212と、本実施形
態において特徴的な内挿誤差見積装置214を備える。
ここで、前記エンコーダ210は、該エンコーダ210
の位置の検出を行う正弦波(A相正弦波)SA1、及び
余弦波(B相正弦波)SB1を出力する。また前記内挿
回路212は、例えばアナログ/デジタル変換器(図示
省略)と、ルックアップテーブルメモリ(図示省略)等
を含み、例えばエンコーダ210から出力される正弦波
SA1及び余弦波SB1を所定の周波数でサンプリング
し、アナログ/デジタル変換器(ADC)によりデジタ
ルデータに変換する。ルックアップテーブルメモリは、
このデジタルデータに基づいて各サンプリング点の位相
角データを求めるルックアップテーブル(LUT)を記
憶しており、エンコーダ10から出力される正弦波SA
1及び余弦波SB1を内挿処理し、高分解能の位相角デ
ータを得る。
The output signal processing device shown in the figure comprises an encoder 210, an interpolation circuit (interpolation means) 212, and an interpolation error estimation device 214 characteristic of this embodiment.
Here, the encoder 210 is
The sine wave (A-phase sine wave) SA1 and the cosine wave (B-phase sine wave) SB1 for detecting the position of are output. The interpolation circuit 212 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 210 have a predetermined frequency. The data is sampled by and converted into digital data by an analog / digital converter (ADC). The lookup table memory is
A sine wave SA output from the encoder 10 is stored by storing a look-up table (LUT) for obtaining the phase angle data of each sampling point based on the digital data.
1 and cosine wave SB1 are interpolated to obtain high resolution phase angle data.

【0067】本実施形態において特徴的なことは、内挿
誤差見積装置214を備えたことであり、エンコーダ2
10から内挿回路212に入力される正弦波SA1及び
余弦波SB1が、例えばオフセット及び位相差の誤差を
含み、該誤差を含む正弦波SA1及び余弦波SB1が、
下記数式33で表せるとした時、該内挿誤差見積装置2
14により、オフセット及び位相差の相互作用による内
挿誤差を見積る。本実施形態において、内挿誤差見積装
置214は、オフセット検出手段216と、位相差検出
手段224と、演算手段218を備える。そして、エン
コーダ210から内挿回路212に正弦波SA1及び余
弦波SB1を送る各信号線211a,211bに、内挿
誤差見積装置214の入力側が信号線213a,213
bを介して接続されている。内挿誤差見積装置214の
出力側は信号線215により内挿誤差補正装置220に
接続されている。
A feature of this embodiment is that the interpolation error estimation device 214 is provided.
The sine wave SA1 and the cosine wave SB1 input to the interpolation circuit 212 from 10 include, for example, an error in offset and phase difference, and the sine wave SA1 and the cosine wave SB1 including the error are
When it can be expressed by the following formula 33, the interpolation error estimation device 2
14 estimates the interpolation error due to the interaction of offset and phase difference. In the present embodiment, the interpolation error estimation device 214 includes an offset detection means 216, a phase difference detection means 224, and a calculation means 218. Then, the signal lines 211a and 211b for sending the sine wave SA1 and the cosine wave SB1 from the encoder 210 to the interpolation circuit 212 are connected to the signal lines 213a and 213 at the input side of the interpolation error estimation device 214.
It is connected via b. The output side of the interpolation error estimation device 214 is connected to the interpolation error correction device 220 by a signal line 215.

【0068】このため、前記オフセット検出手段216
は、エンコーダ210から内挿回路212に入力される
正弦波SA1及び余弦波SB1の最大値及び最小値を検
出し、その平均を、それぞれ正弦波DCオフセット及び
余弦波DCオフセットとして求める。
Therefore, the offset detecting means 216
Detects the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 210 to the interpolation circuit 212, and obtains their averages as a sine wave DC offset and a cosine wave DC offset, respectively.

【0069】また本実施形態では、エンコーダ210か
ら内挿回路212に入力される前記正弦波SA1及び余
弦波SB1の最大値及び最小値の差を、それぞれ正弦波
SA1及び余弦波SB1の2倍の振幅(2As,2Ac
)としている。このため、前記正弦波SA1及び余弦
波SB1の最大値及び最小値の差より、前記正弦波SA
1及び余弦波SB1の各振幅(As,Ac)を求め
る。前記位相差検出手段224は、正弦波SA1及び余
弦波SB1の座標軸を例えば45度回転させて、長軸の
長さb、短軸の長さaの比(k=b/a)より位相差
(ε=sin−1((1−k)/(1+k))を求め
る。前記演算手段218は、前記オフセット検出手段2
16で求められた正弦波SA1及び余弦波SB1の各オ
フセット値を下記数式34に代入し、オフセットによる
内挿誤差Eを求める。
Further, in this embodiment, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 210 to the interpolation circuit 212 is twice as large as the sine wave SA1 and the cosine wave SB1, respectively. Amplitude (2As 1 , 2Ac
1 ). Therefore, from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1, the sine wave SA
1 and each amplitude (As 1 , Ac 1 ) of the cosine wave SB1 is obtained. The phase difference detecting means 224 rotates the coordinate axes of the sine wave SA1 and the cosine wave SB1 by, for example, 45 degrees, and calculates the phase difference from the ratio (k = b / a) of the major axis length b and the minor axis length a. (Ε = sin −1 ((1-k 2 ) / (1 + k 2 )) is calculated.
The offset values of the sine wave SA1 and the cosine wave SB1 obtained in 16 are substituted into the following formula 34, and the interpolation error E due to the offset is obtained.

【0070】[0070]

【数33】 正弦波SA1=Assin(2πx/λ)+Vs 余弦波SB1=Accos(2πx/λ+ε)+Vc …(33)Sine wave SA1 = As 1 sin (2πx / λ) + Vs cosine wave SB1 = Ac 1 cos (2πx / λ + ε) + Vc (33)

【数34】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu −εsinu} …(34) ここで、λ:前記正弦波SA1及び余弦波SB1の周期 u:2πx/λ x:前記エンコーダ210の位置 As1,Ac1:前記正弦波SA1及び余弦波SB1の各振
幅 Vs,Vc:前記オフセット検出手段216で求められた
正弦波SA1及び余弦波SB1の各オフセット ε:前記位相差検出手段224で求められた位相差
[Equation 34] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu −εsin 2 u} (34) where λ: sine wave SA1 and cosine Cycle u of wave SB1: 2πx / λ x: Positions As 1 and Ac 1 of the encoder 210: Amplitudes Vs and Vc of the sine wave SA1 and the cosine wave SB1: the sine wave SA1 and the sine wave SA1 obtained by the offset detecting means 216, respectively. Each offset ε of cosine wave SB1: phase difference obtained by the phase difference detecting means 224

【0071】なお、本実施形態において、内挿誤差見積
装置214で求めれられた内挿誤差Eの演算結果S2
は、内挿誤差補正装置220に送られる。内挿誤差補正
装置220では、内挿回路212の出力SA3,SB3
を、内挿誤差見積装置214で求めれられた内挿誤差E
で調節し、これを調節済みデータSA4,SB4として
出力する。本実施形態にかかる内挿誤差見積装置214
を採用した、エンコーダ210の出力信号処理装置は、
概略以上のように構成され、以下にその作用について図
6を参照しつつ説明する。
In the present embodiment, the calculation result S2 of the interpolation error E obtained by the interpolation error estimation device 214 is calculated.
Is sent to the interpolation error correction device 220. In the interpolation error correction device 220, the outputs SA3, SB3 of the interpolation circuit 212
Is the interpolation error E determined by the interpolation error estimation device 214.
And output as adjusted data SA4, SB4. Interpolation error estimation device 214 according to the present embodiment
The output signal processing device of the encoder 210 that adopts
The configuration is roughly as described above, and its operation will be described below with reference to FIG.

【0072】まずエンコーダから出力される正弦波SA
1及び余弦波SB1は、内挿回路及び内挿誤差見積装置
に入力される。内挿誤差見積装置では、まず検出工程を
行う。すなわち、検出工程は、まず正弦波SA1及び余
弦波SB1の最大値及び最小値の検出を、例えば下記の
何れかに記載の方法で行う。
First, the sine wave SA output from the encoder
1 and cosine wave SB1 are input to an interpolation circuit and an interpolation error estimation device. The interpolation error estimation device first performs a detection step. That is, in the detection step, first, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by the method described in any of the following, for example.

【0073】(1)サンプリングした点と現在格納して
いる最大値を比較し、もし格納されている最大値がサン
プリングした点より小さければ、格納されている最大値
をサンプリングした点に置換える。 (2)特開平10−311741号公報に記載された、
正弦波のゼロクロスで余弦波をサンプリングし、余弦波
のゼロクロスで正弦波をサンプリングし、最大値及び最
小値を漸近していく。 前述のようにして正弦波SA1及び余弦波SB1の最大
値及び最小値が求まると、オフセット検出工程、位相差
検出工程(s210)を行う。
(1) The sampled point is compared with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the stored maximum value is replaced with the sampled point. (2) Described in Japanese Patent Laid-Open No. 10-311741,
The cosine wave is sampled at the zero cross of the sine wave, the sine wave is sampled at the zero cross of the cosine wave, and the maximum value and the minimum value are gradually approached. When the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are obtained as described above, the offset detection step and the phase difference detection step (s210) are performed.

【0074】すなわち、オフセット検出工程では、オフ
セット検出手段が、正弦波SA1及び余弦波SB1の最
大値及び最小値の平均より、正弦波DCオフセット及び
余弦波DCオフセットを求める。また本実施形態では、
前記正弦波SA1及び余弦波SB1の最大値及び最小値
の差を、それぞれ正弦波SA1及び余弦波SB1の2倍
の振幅(2As,2Ac )としている。このため、前
記正弦波SA1及び余弦波SB1の最大値及び最小値の
差より、前記正弦波SA1及び余弦波SB1の各振幅
(As,Ac)を求める。
That is, in the offset detection process, it is turned off.
The set detection means controls the maximum of the sine wave SA1 and the cosine wave SB1.
From the average of the maximum and minimum values, the sine wave DC offset and
Find the cosine wave DC offset. Further, in this embodiment,
Maximum and minimum values of the sine wave SA1 and cosine wave SB1
Of the sine wave SA1 and cosine wave SB1
Amplitude of (2As1, 2Ac 1). Because of this, before
Of the maximum and minimum values of the sine wave SA1 and the cosine wave SB1
From the difference, each amplitude of the sine wave SA1 and the cosine wave SB1
(As1, Ac1).

【0075】また、位相差検出工程を行う。前記位相差
検出工程は、正弦波SA1及び余弦波SB1の座標軸を
例えば45度回転させて、長軸の長さb、短軸の長さa
の比(k=b/a)より位相差(ε=sin−1((1−
)/(1+k))を求める。そして、前記オフセ
ット及び位相差の検出後、内挿誤差Eの演算工程(s2
12)を行う。
Further, a phase difference detecting step is performed. In the phase difference detecting step, the coordinate axes of the sine wave SA1 and the cosine wave SB1 are rotated by, for example, 45 degrees, and the major axis length b and the minor axis length a are obtained.
From the ratio (k = b / a) of the phase difference (ε = sin −1 ((1-
k 2 ) / (1 + k 2 )) is calculated. Then, after detecting the offset and the phase difference, the step of calculating the interpolation error E (s2
12) is performed.

【0076】ここで、エンコーダから出力され、内挿回
路に入力される二相正弦波の誤差のパラメータは、前述
のように複数あり、これらの相互作用が明確でなかっ
た。このため、各パラメータを複数の水準で計算を行
い、誤差を求める。その中から最大の誤差を求めるとい
ったように、試行錯誤によって最大の誤差を推定する方
法をとっていた。このような方法であると、シミュレー
ションの時間を要し、また誤差の推定値が不正確である
といった問題があった。
Here, as described above, there are a plurality of parameters of the error of the two-phase sine wave output from the encoder and input to the interpolation circuit, and their interaction was not clear. Therefore, each parameter is calculated at a plurality of levels to obtain the error. The maximum error was estimated by trial and error, such as finding the maximum error from them. With such a method, there is a problem that a simulation time is required and an estimated value of an error is inaccurate.

【0077】そこで、本実施形態において特徴的なこと
は、オフセット及び位相差の相互作用による内挿誤差を
モデル化したことである。すなわち、本実施形態では、
エンコーダから内挿回路に入力される正弦波SA1及び
余弦波SB1が、例えばオフセット及び位相差の誤差を
含み、該誤差を含む正弦波SA1及び余弦波SB1が前
記数式33で表せるとする。
Therefore, the characteristic feature of this embodiment is that the interpolation error due to the interaction between the offset and the phase difference is modeled. That is, in this embodiment,
It is assumed that the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, an error of offset and phase difference, and the sine wave SA1 and the cosine wave SB1 including the error can be represented by the above expression 33.

【0078】このとき、本実施形態では、演算工程で
は、演算手段が、前記オフセット検出手段で求められた
正弦波DCオフセット値及び余弦波DCオフセット値、
並びに前記位相差検出手段で求められた位相差を、本実
施形態において特徴的な、オフセット及び位相差による
内挿誤差の近似式、つまり前記数式34に代入し、内挿
誤差を求める。
At this time, in the present embodiment, in the calculation step, the calculation means causes the sine wave DC offset value and the cosine wave DC offset value obtained by the offset detection means,
Further, the phase difference obtained by the phase difference detecting means is substituted into an approximate expression of the interpolation error due to the offset and the phase difference, that is, the equation 34, which is characteristic of the present embodiment, and the interpolation error is obtained.

【0079】このように本実施形態では、DCオフセッ
ト及び位相差の相互作用による内挿誤差のモデル化に成
功したので、DCオフセット値及び位相差を検出し、こ
れを本実施形態において特徴的な内挿誤差Eの近似式に
代入、つまり前記数式34に代入することにより、内挿
誤差Eを正確に及び容易に求めることができる。そし
て、本実施形態では、このようにして推定された内挿誤
差Eの演算結果S2を、後述する内挿誤差補正装置22
0等により内挿回路212の出力SA3,SB3から減
算する等の調節を行うことにより、エンコーダ210の
内挿誤差が補正されることとなる。
As described above, in the present embodiment, the modeling of the interpolation error due to the interaction between the DC offset and the phase difference has succeeded. Therefore, the DC offset value and the phase difference are detected, which are characteristic of the present embodiment. The interpolation error E can be accurately and easily obtained by substituting it into the approximate expression of the interpolation error E, that is, by substituting it into the above-mentioned formula 34. Then, in the present embodiment, the calculation result S2 of the interpolation error E thus estimated is used as an interpolation error correction device 22 to be described later.
The interpolation error of the encoder 210 is corrected by adjusting the output SA3, SB3 of the interpolation circuit 212 by 0 or the like.

【0080】以上のように本実施形態にかかる内挿誤差
見積装置214を採用した、エンコーダ210の出力信
号処理装置によれば、オフセット及び位相差によるエン
コーダ210の内挿誤差を、前記数式34でモデル化す
ることに成功した。この結果、本実施形態では、オフセ
ット及び位相差による内挿誤差の見積りが、容易に及び
正確に行える。
As described above, according to the output signal processing device of the encoder 210 that employs the interpolation error estimation device 214 according to the present embodiment, the interpolation error of the encoder 210 due to the offset and the phase difference can be calculated by the formula 34. Succeeded in modeling. As a result, in the present embodiment, it is possible to easily and accurately estimate the interpolation error due to the offset and the phase difference.

【0081】なお、本実施形態では、内挿回路212と
して、ADCと、LUTを用いた例について説明した
が、そのほか、ADCと、ATAN演算DSP等の任意のも
のを用いることもできる。また、本実施形態において、
前記数式34には、三角関数sinおよびcosが含まれる
が、この演算には、これらをテーラ展開した多項式によ
る方法がある。この多項式は積和演算の形式となるた
め、その演算の高速化が図られたデジタル信号プロセッ
サ(DSP)を利用するのが好ましい。
In the present embodiment, an example in which the ADC and the LUT are used as the interpolating circuit 212 has been described. However, in addition to this, an ADC and an ATAN arithmetic DSP or the like may be used. Further, in the present embodiment,
The formula 34 includes trigonometric functions sin and cos, and for this calculation, there is a method using a polynomial obtained by Taylor expansion. Since this polynomial is in the form of multiply-accumulate operation, it is preferable to use a digital signal processor (DSP) whose operation speed is high.

【0082】第四実施形態 図7には本発明の第四実施形態にかかる内挿誤差見積装
置を採用した、エンコーダの概略構成が示されている。
なお、本実施形態では、パラメータとしてオフセット、
振幅比及び位相差を想定し、検出されたオフセット、振
幅比及び位相差を基に、内挿誤差を見積る例について説
明する。また、本実施形態では、前記第一実施形態と対
応する部分には符号300を加えて示し説明を省略す
る。
[0082]Fourth embodiment FIG. 7 shows an interpolation error estimation device according to the fourth embodiment of the present invention.
A schematic configuration of an encoder that employs a device is shown.
In addition, in the present embodiment, the offset as a parameter,
Assuming the amplitude ratio and phase difference, the detected offset and vibration
An example of estimating the interpolation error based on the width ratio and phase difference is explained.
Reveal In addition, in the present embodiment, it is not the same as the first embodiment.
Reference numeral 300 is added to the corresponding portion and description thereof is omitted.
It

【0083】同図に示す出力信号処理装置は、エンコー
ダ310と、内挿回路(内挿手段)312と、本実施形
態において特徴的な内挿誤差見積装置314を備える。
ここで、前記エンコーダ310は、該エンコーダ310
の位置の検出を行う正弦波(A相正弦波)SA1、及び
余弦波(B相正弦波)SB1を出力する。また前記内挿
回路312は、例えばアナログ/デジタル変換器(図示
省略)と、ルックアップテーブルメモリ(図示省略)等
を含み、例えばエンコーダ310から出力される正弦波
SA1及び余弦波SB1を所定の周波数でサンプリング
し、アナログ/デジタル変換器(ADC)によりデジタ
ルデータに変換する。ルックアップテーブルメモリは、
このデジタルデータに基づいて各サンプリング点の位相
角データを求めるルックアップテーブル(LUT)を記
憶しており、エンコーダ310から出力される正弦波S
A1及び余弦波SB1を内挿処理し、高分解能の位相角
データを得る。
The output signal processing device shown in the figure comprises an encoder 310, an interpolation circuit (interpolation means) 312, and an interpolation error estimation device 314 characteristic of this embodiment.
Here, the encoder 310 is
The sine wave (A-phase sine wave) SA1 and the cosine wave (B-phase sine wave) SB1 for detecting the position of are output. The interpolation circuit 312 includes, for example, an analog / digital converter (not shown), a look-up table memory (not shown), and the like. For example, the sine wave SA1 and the cosine wave SB1 output from the encoder 310 have a predetermined frequency. The data is sampled by and converted into digital data by an analog / digital converter (ADC). The lookup table memory is
A look-up table (LUT) for obtaining phase angle data at each sampling point based on the digital data is stored, and the sine wave S output from the encoder 310 is stored.
By interpolating A1 and cosine wave SB1, high-resolution phase angle data is obtained.

【0084】本実施形態において特徴的なことは、内挿
誤差見積装置314を備えたことであり、エンコーダ3
10から内挿回路312に入力される正弦波SA1及び
余弦波SB1が、例えばオフセット、振幅比及び位相差
の誤差を含み、該誤差を含む正弦波SA1及び余弦波S
B1が、下記数式35で表せるとした時、該内挿誤差見
積装置314により、オフセットによる内挿誤差を見積
る。
The feature of this embodiment is that the interpolation error estimation device 314 is provided.
The sine wave SA1 and the cosine wave SB1 input from 10 to the interpolation circuit 312 include, for example, an error of the offset, the amplitude ratio, and the phase difference, and the sine wave SA1 and the cosine wave S including the error.
When B1 can be represented by the following Expression 35, the interpolation error estimation device 314 estimates the interpolation error due to the offset.

【0085】本実施形態において、内挿誤差見積装置3
14は、オフセット検出手段316と、振幅比検出手段
322と、位相差検出手段324と、演算手段318を
備える。そして、エンコーダ310から内挿回路312
に正弦波SA1及び余弦波SB1を送る各信号線311
a,311bに、内挿誤差見積装置314の入力側が信
号線313a,313bを介して接続されている。内挿
誤差見積装置314の出力側は信号線315により内挿
誤差補正装置320に接続されている。このため、前記
オフセット検出手段316は、エンコーダ310から内
挿回路312に入力される正弦波SA1及び余弦波SB
1の最大値及び最小値を検出し、その平均を、それぞれ
正弦波DCオフセット及び余弦波DCオフセットとして
求める。
In the present embodiment, the interpolation error estimation device 3
14 includes an offset detection unit 316, an amplitude ratio detection unit 322, a phase difference detection unit 324, and a calculation unit 318. Then, from the encoder 310 to the interpolation circuit 312
Each signal line 311 for sending the sine wave SA1 and the cosine wave SB1 to the
The input side of the interpolation error estimation device 314 is connected to a and 311b through signal lines 313a and 313b. The output side of the interpolation error estimation device 314 is connected to the interpolation error correction device 320 by a signal line 315. Therefore, the offset detecting means 316 is configured so that the sine wave SA1 and the cosine wave SB input from the encoder 310 to the interpolation circuit 312 are input.
The maximum value and the minimum value of 1 are detected, and their averages are obtained as a sine wave DC offset and a cosine wave DC offset, respectively.

【0086】また、前記振幅比検出手段322では、前
記エンコーダ310から内挿回路312に入力される正
弦波SA1及び余弦波SB1の最大値及び最小値の差
を、それぞれ正弦波SA1及び余弦波SB1の2倍の振
幅(2As,2Ac)としている。このため、前記正
弦波SA1及び余弦波SB1の最大値及び最小値の差よ
り、前記正弦波SA1及び余弦波SB1の各振幅(As
,Ac)を求め、前記正弦波SA1及び余弦波SB
1の各振幅(As,Ac)より、前記正弦波SA1及
び余弦波SB1の振幅比(As,Ac)を求める。
In the amplitude ratio detecting means 322, the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 input from the encoder 310 to the interpolation circuit 312 is calculated as the sine wave SA1 and the cosine wave SB1, respectively. The amplitude is twice as much (2As 1 , 2Ac 1 ). Therefore, from the difference between the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1, the amplitude (As) of the sine wave SA1 and the cosine wave SB1 is calculated.
1 , Ac 1 ) to obtain the sine wave SA1 and cosine wave SB
From each amplitude of 1 (As 1, Ac 1) , determine the amplitude ratio of the sine wave SA1 and cosine wave SB1 (As 1, Ac 1) .

【0087】前記位相差検出手段324は、正弦波SA
1及び余弦波SB1の座標軸を例えば45度回転させ
て、長軸の長さb、短軸の長さaの比(k=b/a)よ
り位相差(ε=sin−1((1−k)/(1+
))を求める。前記演算手段318は、前記オフセ
ット検出手段316で求められた正弦波SA1及び余弦
波SB1の各オフセット値、前記振幅比検出手段322
で求められた振幅比、及び前記位相差検出手段324で
求められた位相差を、下記数式36に代入し、オフセッ
ト、振幅比及び位相差による内挿誤差Eを求める。
The phase difference detecting means 324 uses the sine wave SA
1 and the coordinate axis of the cosine wave SB1 are rotated by, for example, 45 degrees, and a phase difference (ε = sin −1 ((1- k 2 ) / (1+
k 2 )). The calculating means 318 detects the offset values of the sine wave SA1 and the cosine wave SB1 obtained by the offset detecting means 316, and the amplitude ratio detecting means 322.
Substituting the amplitude ratio obtained in step 1 and the phase difference obtained by the phase difference detecting means 324 into the following formula 36, the interpolation error E due to the offset, the amplitude ratio and the phase difference is obtained.

【0088】[0088]

【数35】 正弦波A=Assin(2πx/λ)+Vs 余弦波B=Accos(2πx/λ+ε)+Vc …(35)Sine wave A = As 1 sin (2πx / λ) + Vs cosine wave B = Ac 1 cos (2πx / λ + ε) + Vc (35)

【数36】 内挿誤差E=(λ/2π){(−Vs/As)cosu +(Vc/Ac)sinu+(Ac/As−1)sinucosu −εsinu} …(36) ここで、λ:前記正弦波SA1及び余弦波SB1の周期 u:2πx/λ x:前記エンコーダ310の位置 As1,Ac1:前記正弦波SA1及び余弦波SB1の各振
幅 Vs,Vc:前記オフセット検出手段316で求められた
正弦波SA1及び余弦波SB1の各オフセット Ac/As:振幅比検出手段322で求められた正弦
波SA1及び余弦波SB1の振幅比 ε:前記位相差検出手段324で求められた正弦波SA
1及び余弦波SB1の位相差
[Equation 36] Interpolation error E = (λ / 2π) {(− Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu + (Ac 1 / As 1 −1) sinucosu −εsin 2 u} (36) Here, λ: period u of the sine wave SA1 and cosine wave SB1 u: 2πx / λ x: positions As 1 and Ac 1 of the encoder 310: amplitudes Vs and Vc of the sine wave SA1 and cosine wave SB1: the offset Offsets Ac 1 / As 1 of sine wave SA1 and cosine wave SB1 obtained by detecting means 316: Amplitude ratio ε of sine wave SA1 and cosine wave SB1 obtained by amplitude ratio detecting means 322: Phase difference detecting means 324 Sine wave SA
1 and cosine wave SB1 phase difference

【0089】なお、本実施形態において、内挿誤差見積
装置314で求めれられた内挿誤差Eの演算結果S2
は、内挿誤差補正装置320に送られる。内挿誤差補正
装置320では、内挿回路312の出力SA3,SB3
を、内挿誤差見積装置314で求めれられた内挿誤差E
で調節し、これを調節済みデータSA4,SB4として
出力する。本実施形態にかかる内挿誤差見積装置314
を採用した、エンコーダ310の出力信号処理装置は、
概略以上のように構成され、以下にその作用について図
8を参照しつつ説明する。
In the present embodiment, the calculation result S2 of the interpolation error E obtained by the interpolation error estimation device 314 is calculated.
Is sent to the interpolation error correction device 320. In the interpolation error correction device 320, the outputs SA3 and SB3 of the interpolation circuit 312 are output.
Is the interpolation error E determined by the interpolation error estimation device 314.
And output as adjusted data SA4, SB4. Interpolation error estimation device 314 according to the present embodiment
The output signal processing device of the encoder 310 adopting
The configuration is roughly as described above, and its operation will be described below with reference to FIG.

【0090】まずエンコーダから出力される正弦波SA
1及び余弦波SB1は、内挿回路及び内挿誤差見積装置
に入力される。内挿誤差見積装置では、まず検出工程を
行う。すなわち、検出工程は、まず正弦波SA1及び余
弦波SB1の最大値及び最小値の検出を、例えば下記の
何れかに記載の方法で行う。
First, the sine wave SA output from the encoder
1 and cosine wave SB1 are input to an interpolation circuit and an interpolation error estimation device. The interpolation error estimation device first performs a detection step. That is, in the detection step, first, the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1 are detected by the method described in any of the following, for example.

【0091】(1)サンプリングした点と現在格納して
いる最大値を比較し、もし格納されている最大値がサン
プリングした点より小さければ、格納されている最大値
をサンプリングした点に置換える。 (2)特開平10−311741号公報に記載された、
正弦波のゼロクロスで余弦波をサンプリングし、余弦波
のゼロクロスで正弦波をサンプリングし、最大値及び最
小値を漸近していく。
(1) The sampled point is compared with the currently stored maximum value, and if the stored maximum value is smaller than the sampled point, the stored maximum value is replaced with the sampled point. (2) Described in Japanese Patent Laid-Open No. 10-311741,
The cosine wave is sampled at the zero cross of the sine wave, the sine wave is sampled at the zero cross of the cosine wave, and the maximum value and the minimum value are gradually approached.

【0092】前述のようにして正弦波SA1及び余弦波
SB1の最大値及び最小値が求まると、オフセット検出
工程、振幅比検出工程、及び位相差検出工程(s31
0)を行う。すなわち、オフセット検出工程では、オフ
セット検出手段が、正弦波SA1及び余弦波SB1の最
大値及び最小値の平均より、正弦波DCオフセット及び
余弦波DCオフセットを求める。
When the maximum and minimum values of the sine wave SA1 and the cosine wave SB1 are obtained as described above, the offset detection step, the amplitude ratio detection step, and the phase difference detection step (s31
0) is performed. That is, in the offset detection step, the offset detection means obtains the sine wave DC offset and the cosine wave DC offset from the average of the maximum value and the minimum value of the sine wave SA1 and the cosine wave SB1.

【0093】また振幅比検出工程では、前記正弦波SA
1及び余弦波SB1の最大値及び最小値の差を、それぞ
れ正弦波SA1及び余弦波SB1の2倍の振幅(2As
,2Ac)としている。このため、前記正弦波SA
1及び余弦波SB1の最大値及び最小値の差より、前記
正弦波SA1及び余弦波SB1の各振幅(As,A
c )を求め、前記正弦波SA1及び余弦波SB1の各
振幅(As,Ac)より、前記正弦波SA1及び余弦
波SB1の振幅比(As,Ac)を求める。また、位
相差検出工程を行う。
In the amplitude ratio detecting step, the sine wave SA
1 and the difference between the maximum and minimum values of cosine wave SB1
Double the amplitude (2As) of the sine wave SA1 and the cosine wave SB1
1, 2Ac1). Therefore, the sine wave SA
1 and the difference between the maximum and minimum values of the cosine wave SB1
Each amplitude of the sine wave SA1 and the cosine wave SB1 (As1, A
c 1) Is obtained, and each of the sine wave SA1 and the cosine wave SB1 is obtained.
Amplitude (As1, Ac1) From the sine wave SA1 and cosine
Amplitude ratio of wave SB1 (As1, Ac1). In addition,
Perform the phase difference detection step.

【0094】前記位相差検出工程は、正弦波SA1及び
余弦波SB1の座標軸を例えば45度回転させて、長軸
の長さb、短軸の長さaの比(k=b/a)より位相差
(ε=sin−1((1−k)/(1+k))を求め
る。そして、前記オフセット、振幅比及び位相差の検出
後、内挿誤差Eの演算工程(s312)を行う。
In the phase difference detecting step, the coordinate axes of the sine wave SA1 and the cosine wave SB1 are rotated, for example, by 45 degrees, and the ratio of the major axis length b to the minor axis length a (k = b / a) is calculated. The phase difference (ε = sin −1 ((1−k 2 ) / (1 + k 2 )) is calculated, and after the offset, the amplitude ratio, and the phase difference are detected, the calculation step (s312) of the interpolation error E is performed. .

【0095】ここで、エンコーダから出力され、内挿回
路に入力される二相正弦波の誤差のパラメータは、前述
のように複数あり、これらの相互作用が明確でなかっ
た。このため、各パラメータを複数の水準で計算を行
い、誤差を求める。その中から最大の誤差を求めるとい
ったように、試行錯誤によって最大の誤差を推定する方
法をとっていた。このような方法であると、シミュレー
ションの時間を要し、また誤差の推定値が不正確である
といった問題があった。
Here, as described above, there are a plurality of parameters of the error of the two-phase sine wave output from the encoder and input to the interpolation circuit, and their interaction was not clear. Therefore, each parameter is calculated at a plurality of levels to obtain the error. The maximum error was estimated by trial and error, such as finding the maximum error from them. With such a method, there is a problem that a simulation time is required and an estimated value of an error is inaccurate.

【0096】そこで、本実施形態において特的的なこと
は、オフセット、振幅比、及び位相差の相互作用による
内挿誤差をモデル化したことである。すなわち、本実施
形態では、エンコーダから内挿回路に入力される正弦波
SA1及び余弦波SB1が、例えばオフセット、振幅比
及び位相差の誤差を含み、該誤差を含む正弦波SA1及
び余弦波SB1が前記数式35で表せるとする。
Therefore, what is special in this embodiment is that the interpolation error due to the interaction of the offset, the amplitude ratio, and the phase difference is modeled. That is, in the present embodiment, the sine wave SA1 and the cosine wave SB1 input from the encoder to the interpolation circuit include, for example, errors of offset, amplitude ratio, and phase difference, and the sine wave SA1 and cosine wave SB1 including the errors are It can be expressed by Equation 35.

【0097】このとき、本実施形態では、演算工程で
は、演算手段が、前記オフセット検出手段で求められた
各DCオフセット値、前記振幅比検出工程で求められた
振幅比、及び前記位相差検出手段で求められた位相差
を、本実施形態において特徴的な、オフセット、振幅比
及び位相差による内挿誤差の近似式、つまり前記数式3
6に代入し、内挿誤差を求める。
At this time, in the present embodiment, in the calculation step, the calculation means causes the calculation means to detect each DC offset value, the amplitude ratio calculated in the amplitude ratio detection step, and the phase difference detection means. The phase difference obtained by the above equation is used as an approximate expression of the interpolation error due to the offset, the amplitude ratio, and the phase difference, that is, the above-mentioned expression 3
Substituting into 6, the interpolation error is obtained.

【0098】このように本実施形態では、オフセット、
振幅比及び位相差による内挿誤差のモデル化に成功した
ので、オフセット値、振幅比及び位相差を検出し、これ
を本実施形態において特徴的な内挿誤差Eの近似式に代
入、つまり前記数式36に代入することにより、内挿誤
差Eを正確に及び容易に求めることができる。そして、
本実施形態では、このようにして推定された内挿誤差E
の演算結果S2を、後述する内挿誤差補正装置320等
により内挿回路312の出力SA3,SB3から減算す
る等の調節を行うことにより、エンコーダ310の内挿
誤差が補正されることとなる。
As described above, in the present embodiment, the offset,
Since the interpolation error due to the amplitude ratio and the phase difference has been successfully modeled, the offset value, the amplitude ratio and the phase difference are detected, and this is substituted into the approximate expression of the interpolation error E characteristic of the present embodiment, that is, By substituting in the formula 36, the interpolation error E can be accurately and easily obtained. And
In the present embodiment, the interpolation error E estimated in this way
The interpolation error of the encoder 310 is corrected by adjusting the calculation result S2 of (1) to be subtracted from the outputs SA3 and SB3 of the interpolation circuit 312 by an interpolation error correction device 320 described later.

【0099】以上のように本実施形態にかかる内挿誤差
見積装置314を採用した、エンコーダ310の出力信
号処理装置によれば、オフセット、振幅比及び位相差に
よるエンコーダ310の内挿誤差を、前記数式36でモ
デル化することに成功した。この結果、本実施形態で
は、オフセット、振幅比及び位相差による内挿誤差の見
積りが、容易に及び正確に行える。
As described above, according to the output signal processing device of the encoder 310 which employs the interpolation error estimation device 314 according to the present embodiment, the interpolation error of the encoder 310 due to the offset, the amplitude ratio and the phase difference is We have succeeded in modeling with Equation 36. As a result, in the present embodiment, the interpolation error due to the offset, the amplitude ratio and the phase difference can be easily and accurately estimated.

【0100】なお、本実施形態では、内挿回路312と
して、ADCと、LUTを用いた例について説明した
が、そのほか、ADCと、ATAN演算DSP等の任意のも
のを用いることもできる。また、本実施形態において、
前記数式36には、三角関数sinおよびcosが含まれる
が、この演算には、これらをテーラ展開した多項式によ
る方法がある。この多項式は積和演算の形式となるた
め、その演算の高速化が図られたデジタル信号プロセッ
サ(DSP)を利用するのが好ましい。
In this embodiment, an example in which the ADC and the LUT are used as the interpolating circuit 312 has been described, but in addition to this, an ADC and an ATAN arithmetic DSP or the like can be used. Further, in the present embodiment,
The formula 36 includes trigonometric functions sin and cos, and this calculation includes a method using a polynomial obtained by Taylor-expansion of these. Since this polynomial is in the form of multiply-accumulate operation, it is preferable to use a digital signal processor (DSP) whose operation speed is high.

【0101】内挿誤差補正 このように本実施形態にかかる内挿誤差の近似式を用い
て内挿誤差Eを求め、これを内挿誤差補正装置により、
内挿回路の出力からの減算等を行い、出力の調節を行
う。ここで、従来は、エンコーダ内挿誤差補正の方式と
して、例えば特開平11−316137号公報等に記載
されたものがあるが、フーリエ変換が必要で、信号処理
が複雑であり、また処理に時間を要するといった問題が
ある。また、従来は、エンコーダの内挿誤差の見積りに
関しては適切な技術が存在しなかったため、内挿誤差補
正も、容易に及び正確に行うのが困難であった。そこ
で、本実施形態にかかる内挿誤差補正装置では、本発明
の内挿誤差見積装置で求められた内挿誤差Eを用いて、
内挿回路の出力を補正している。以下、内挿誤差の静的
補正、動的補正について説明する。
[0101]Interpolation error correction In this way, the approximate expression of the interpolation error according to the present embodiment is used.
The interpolation error E is obtained by
Adjust the output by subtracting it from the output of the interpolation circuit.
U Here, conventionally, the method of encoder interpolation error correction and
And described in, for example, Japanese Patent Laid-Open No. 11-316137.
Signal processing
Is complicated and takes time to process.
is there. In addition, conventionally, it has been difficult to estimate the interpolation error of the encoder.
There was no suitable technique for
Positive, too, was difficult to do easily and accurately. There
In the interpolation error correction device according to the present embodiment,
Using the interpolation error E obtained by the interpolation error estimation device of
The output of the interpolation circuit is corrected. Below, the static of the interpolation error
Correction and dynamic correction will be described.

【0102】第一実施形態 図9には本発明の第一実施形態にかかる内挿誤差補正装
置を採用した、エンコーダの出力信号処理装置の概略構
成が示されている。なお、本実施形態では、静的補正を
想定している。また、前記図1と対応する部分には符号
400を加えて示し説明を省略する。本実施形態では、
前記図1,3,5,7のいずれかに記載の、本発明の内
挿誤差見積装置414を備える。そして、本発明の内挿
誤差見積装置414で求められた内挿誤差Eの演算結果
S2は、後段の内挿誤差補正装置420に送られる。同
図に示す内挿誤差補正装置420は、補正データ生成手
段450と、調節手段452を備える。
[0102]First embodiment FIG. 9 shows an interpolation error correction device according to the first embodiment of the present invention.
Of the encoder output signal processing device
Success is shown. In this embodiment, static correction is
I am assuming. Further, reference numerals are given to portions corresponding to those in FIG.
A description is omitted by adding 400. In this embodiment,
Of the present invention described in any one of FIGS.
An insertion error estimation device 414 is provided. And the interpolation of the present invention
Calculation result of the interpolation error E obtained by the error estimation device 414
S2 is sent to the interpolation error correction device 420 in the subsequent stage. same
The interpolation error correction device 420 shown in FIG.
It comprises a stage 450 and an adjusting means 452.

【0103】ここで、前記補正データ生成手段450
は、本発明の内挿誤差見積装置414で求められた内挿
誤差Eの演算結果を基に、エンコーダ414の各位置x
の補正データを生成する。また、前記調節手段452
は、前記補正データ生成手段450で生成された補正デ
ータで、前記エンコーダ414の出力SA3,SB3を
補正し、これを調節済みデータSA4,SB4として出
力する。
Here, the correction data generating means 450.
Is the position x of the encoder 414 based on the calculation result of the interpolation error E obtained by the interpolation error estimation device 414 of the present invention.
The correction data of is generated. Also, the adjusting means 452
Is the correction data generated by the correction data generating means 450, corrects the outputs SA3, SB3 of the encoder 414, and outputs the corrected data SA4, SB4.

【0104】本実施形態において特徴的なことは、前記
調節手段452が、ルックアップテーブルメモリ454
と、CPU456を備えたことである。前記メモリ45
4は、例えば不揮発メモリ等よりなり、ルックアップテ
ーブル(以下、LUTという)を記憶している。このL
UTは、例えば補正データ生成手段450からの補正デ
ータを記憶している。例えば、このLUTは、各パラメ
ータの近似式の演算結果(オフセット値等)、或いは内
挿誤差Eの近似式の補正係数等の、内挿誤差の補正に必
要な情報を記憶している。
The characteristic feature of this embodiment is that the adjusting means 452 causes the look-up table memory 454 to operate.
That is, the CPU 456 is provided. The memory 45
Reference numeral 4 denotes, for example, a non-volatile memory or the like, and stores a look-up table (hereinafter referred to as LUT). This L
The UT stores, for example, the correction data from the correction data generating means 450. For example, this LUT stores information necessary for correcting the interpolation error, such as the calculation result (offset value or the like) of the approximation formula of each parameter or the correction coefficient of the approximation formula of the interpolation error E.

【0105】前記CPU456は、例えば装置の電源投
入時、メモリ454に記憶されているLUTを読込み、
LUTの補正データで、内挿回路412の出力SA3,
SB3を補正し、これを調節済みデータSA4,SB4
として出力する。このように本実施形態は、内挿誤差E
の見積が容易に及び正確に行える本発明の内挿誤差見積
装置を用いて求められた、各パラメータの近似式の演算
結果(オフセット値等)、或いは内挿誤差Eの近似式の
補正係数等の、内挿誤差の補正に必要な情報をメモリ4
54のLUTに記憶している。
The CPU 456 reads the LUT stored in the memory 454 when the power of the apparatus is turned on,
With the correction data of the LUT, the output SA3 of the interpolation circuit 412
Corrected SB3 and adjusted this data SA4, SB4
Output as. As described above, the present embodiment has the interpolation error E
Can be easily and accurately estimated by using the interpolation error estimation device of the present invention, the calculation result (offset value, etc.) of the approximation formula of each parameter, or the correction coefficient of the approximation formula of the interpolation error E, etc. Information necessary for correcting the interpolation error of
It is stored in the LUT 54.

【0106】この結果、CPU456は、内挿回路41
2の出力SA3,SB3を、メモリ454のLUTに記
憶している補正データで補正することにより、内挿誤差
の補正も、容易に及び正確に行える。なお、本実施形態
では、前記LUTの新規作成ないし更新を、例えばエン
コーダの使用時は毎回等のリアルタイムに、或いは工場
出荷時調節またはメンテナンス時調節等の、エンコーダ
使用の事前に行ってもよい。
As a result, the CPU 456 determines that the interpolation circuit 41
By correcting the outputs SA3 and SB3 of No. 2 with the correction data stored in the LUT of the memory 454, the interpolation error can be corrected easily and accurately. In the present embodiment, the new creation or update of the LUT may be performed in real time, for example, every time the encoder is used, or in advance of using the encoder, such as factory adjustment or maintenance adjustment.

【0107】第二実施形態 図10には本発明の第二実施形態にかかる内挿誤差補正
装置を採用した、エンコーダの出力信号処理装置の概略
構成が示されている。なお、本実施形態では動的補正を
想定している。また前記第一実施形態と対応する部分に
は符号100を加えて示し説明を省略する。同図に示す
内挿誤差補正装置520は、補正データ生成手段550
と、調節手段552を備える。
[0107]Second embodiment FIG. 10 shows the interpolation error correction according to the second embodiment of the present invention.
Of encoder output signal processing device
The configuration is shown. In this embodiment, dynamic correction is
I am assuming. In addition, in the portion corresponding to the first embodiment
Is added with reference numeral 100 and its description is omitted. Shown in the figure
The interpolation error correction device 520 includes a correction data generation unit 550.
And adjusting means 552.

【0108】ここで、前記補正データ生成手段550
は、本発明の内挿誤差見積装置514で求められた内挿
誤差Eを基に、前記エンコーダ512の各位置の補正デ
ータを生成する。また、前記調節手段552は、前記内
挿回路512の出力SA3,SB3を、前記補正データ
生成手段550で生成された補正データで補正し、これ
を補正済みデータSA4,SB4として出力する。
Here, the correction data generating means 550.
Generates the correction data of each position of the encoder 512 based on the interpolation error E obtained by the interpolation error estimation device 514 of the present invention. Further, the adjusting means 552 corrects the outputs SA3, SB3 of the interpolation circuit 512 with the correction data generated by the correction data generating means 550, and outputs the corrected data SA4, SB4.

【0109】本実施形態において特徴的なことは、前記
補正データ生成手段550で生成された補正データを、
前述のような不揮発等のメモリのLUTに格納せず,内
挿回路512の動作時に動的補正、つまり通常動作時の
自立的な内挿補正を行ったことである。このために本実
施形態においては、前記補正データ生成手段550は、
前記エンコーダの各位置の補正データを順次生成する。
また前記調節手段552は、例えばCPU556等より
なり、CPU556は、前記生成手段552から順次出
力される補正データで、前記内挿回路512から順次出
力されるデータSA3,SB3を補正し、これを補正済
みデータSA4,SB4として出力する。
The feature of this embodiment is that the correction data generated by the correction data generating means 550 is
That is, the dynamic correction is performed during the operation of the interpolation circuit 512, that is, the independent interpolation correction during the normal operation is performed without storing the data in the LUT of the non-volatile memory as described above. Therefore, in the present embodiment, the correction data generation means 550 is
Correction data for each position of the encoder is sequentially generated.
Further, the adjusting means 552 is composed of, for example, a CPU 556 or the like, and the CPU 556 corrects the data SA3, SB3 sequentially output from the interpolation circuit 512 with the correction data sequentially output from the generating means 552, and corrects this. It is output as the completed data SA4 and SB4.

【0110】このように本実施形態は、内挿誤差Eの見
積が容易に及び正確に行える本発明の内挿誤差見積装置
を用いて得られた内挿誤差を基に補正データを生成し、
これを不揮発等のメモリのLUTに格納せず、該内挿回
路の動作時に該内挿回路の出力を該内挿誤差で補正して
いる。この結果、本実施形態では、内挿誤差Eの見積が
容易に及び正確に行える本発明の内挿誤差見積装置を用
いて得られた内挿誤差を基に、補正データ生成手段が補
正データを生成し、CPUが補正データで内挿回路の出
力を補正することにより、前記第一実施形態の内挿誤差
補正装置と同様、内挿誤差の補正も、容易に及び正確に
行える。なお、前記構成では、静的補正又は動的補正を
行った例について説明したが、両者を併用してもよい。
As described above, according to the present embodiment, the correction data is generated based on the interpolation error obtained by using the interpolation error estimation device of the present invention which can easily and accurately estimate the interpolation error E,
This is not stored in the LUT of a non-volatile memory, but the output of the interpolation circuit is corrected by the interpolation error when the interpolation circuit operates. As a result, in the present embodiment, the correction data generation means calculates the correction data based on the interpolation error obtained by using the interpolation error estimation device of the present invention that can easily and accurately estimate the interpolation error E. By generating and by correcting the output of the interpolation circuit by the CPU with the correction data, the interpolation error can be corrected easily and accurately as in the interpolation error correction device of the first embodiment. In addition, in the said structure, although the example which performed the static correction or the dynamic correction was demonstrated, you may use both together.

【0111】以上のように本実施形態にかかる内挿誤差
補正装置によれば、DCオフセット等のパラメータを要
因とする内挿誤差の演算が、他の位置基準なしに高速か
つ容易に行えるので、内挿演算後でも内挿の補正が可能
である。なお、本実施形態では、応用製品の例として、
光電式、電磁誘導式では、リニアスケール、リニアゲー
ジ、及びそれを利用した機器製品等がある。レーザ干渉
式では、レーザ干渉測長機等がある。
As described above, according to the interpolation error correction device of this embodiment, the calculation of the interpolation error caused by the parameter such as the DC offset can be performed quickly and easily without any other position reference. The interpolation can be corrected even after the interpolation calculation. In this embodiment, as an example of the applied product,
In photoelectric type and electromagnetic induction type, there are linear scales, linear gauges, and equipment products using the linear scales. Laser interferometers include laser interferometers.

【0112】[0112]

【発明の効果】以上説明したように本発明にかかる内挿
誤差見積方法及び装置によれば、内挿誤差を前記近似式
でモデル化することができる演算工程(手段)を備える
こととしたので、エンコーダの内挿誤差の見積りが、容
易に及び正確に行える。また本発明においては、複数の
パラメータによる内挿誤差を前記近似式でモデル化する
ことができる演算工程(手段)を備えることとしたの
で、複数のパラメータの相互作用による内挿誤差の見積
りが、容易に及び正確に行える。さらに、本発明にかか
る内挿誤差補正装置によれば、本発明の内挿誤差見積方
法(装置)を用いて内挿誤差を見積ることとしたので、
求められた内挿誤差を基に、内挿手段の出力の調節を容
易に及び正確に行える。
As described above, according to the interpolation error estimation method and apparatus of the present invention, it is provided with the calculation step (means) capable of modeling the interpolation error by the approximate expression. , The estimation of the interpolation error of the encoder can be performed easily and accurately. Further, in the present invention, since the calculation step (means) capable of modeling the interpolation error due to a plurality of parameters by the approximate expression is provided, the estimation of the interpolation error due to the interaction between a plurality of parameters is performed. It can be done easily and accurately. Further, according to the interpolation error correction device of the present invention, the interpolation error is estimated by using the interpolation error estimation method (device) of the present invention.
The output of the interpolation means can be adjusted easily and accurately based on the calculated interpolation error.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第一実施形態にかかる内挿誤差見積装
置周辺の概略構成の説明図である。
FIG. 1 is an explanatory diagram of a schematic configuration around an interpolation error estimation device according to a first embodiment of the present invention.

【図2】本発明の第一実施形態にかかる内挿誤差見積方
法の手順を示すフローチャートである。
FIG. 2 is a flowchart showing a procedure of an interpolation error estimation method according to the first embodiment of the present invention.

【図3】本発明の第二実施形態にかかる内挿誤差見積装
置周辺の概略構成の説明図である。
FIG. 3 is an explanatory diagram of a schematic configuration around an interpolation error estimation device according to a second embodiment of the present invention.

【図4】本発明の第二実施形態にかかる内挿誤差見積方
法の手順を示すフローチャートである。
FIG. 4 is a flowchart showing a procedure of an interpolation error estimation method according to the second embodiment of the present invention.

【図5】本発明の第三実施形態にかかる内挿誤差見積装
置周辺の概略構成の説明図である。
FIG. 5 is an explanatory diagram of a schematic configuration around an interpolation error estimation device according to a third embodiment of the present invention.

【図6】本発明の第三実施形態にかかる内挿誤差見積方
法の手順を示すフローチャートである。
FIG. 6 is a flowchart showing a procedure of an interpolation error estimation method according to the third embodiment of the present invention.

【図7】本発明の第四実施形態にかかる内挿誤差見積装
置周辺の概略構成の説明図である。
FIG. 7 is an explanatory diagram of a schematic configuration around an interpolation error estimation device according to a fourth embodiment of the present invention.

【図8】本発明の第四実施形態にかかる内挿誤差見積方
法の手順を示すフローチャートである。
FIG. 8 is a flowchart showing a procedure of an interpolation error estimation method according to the fourth embodiment of the present invention.

【図9】本発明の第一実施形態にかかる内挿誤差補正装
置周辺の概略構成の説明図である。
FIG. 9 is an explanatory diagram of a schematic configuration around an interpolation error correction device according to the first embodiment of the present invention.

【図10】本発明の第二実施形態にかかる内挿誤差補正
装置周辺の概略構成の説明図である。
FIG. 10 is an explanatory diagram of a schematic configuration around an interpolation error correction device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10,110,210,310,410,510 エン
コーダ 12,112,212,312,412,512 内挿
回路(内挿手段) 14,114,214,314,414,514 内挿
誤差見積装置 16,116,216,316 オフセット検出手段 18,118,218,318 演算手段 20,120,220,320,420,520 内挿
誤差補正装置 122,322 振幅比検出手段 224,324 位相差検出手段 450,550 補正データ生成装置 452,552 調節手段 454 ルックアップテーブルメモリ 456,556 CPU(調節手段)
10, 110, 210, 310, 410, 510 Encoder 12, 112, 212, 312, 412, 512 Interpolation circuit (interpolation means) 14, 114, 214, 314, 414, 514 Interpolation error estimation device 16, 116 , 216, 316 Offset detection means 18, 118, 218, 318 Calculation means 20, 120, 220, 320, 420, 520 Interpolation error correction device 122, 322 Amplitude ratio detection means 224, 324 Phase difference detection means 450, 550 Correction Data generators 452, 552 Adjusting means 454 Look-up table memories 456, 556 CPU (adjusting means)

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 エンコーダから出力されるA相及びB相
正弦波を内挿手段により内挿した時の内挿誤差を見積る
内挿誤差見積方法において、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセットの誤差を含み、該誤差を含む正弦波
が下記数式1で表せるとした時、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波の各オフセットを求めるオフセット検出工程と、 前記オフセット検出工程で求められたA相及びB相正弦
波の各オフセットを下記数式2に代入し、該オフセット
による内挿誤差Eを求める演算工程と、を備えたことを
特徴とする内挿誤差見積方法。 【数1】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(1) 【数2】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu} …(2) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット
1. An interpolation error estimation method for estimating an interpolation error when the A-phase and B-phase sine waves output from an encoder are interpolated by the interpolation means, wherein A input from the encoder to the interpolation means is used. The phase and B-phase sine waves include an offset error, and assuming that the sine wave including the error can be expressed by the following equation 1, the respective offsets of the A-phase and B-phase sine waves input from the encoder to the interpolation means are An offset detecting step for obtaining and an arithmetic step for substituting each offset of the A-phase and B-phase sinusoidal waves obtained in the offset detecting step into the following formula 2 to obtain an interpolation error E due to the offset are provided. Characteristic interpolation error estimation method. [Equation 1] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (1) [Equation 2] Interpolation error E = (λ / 2π) {(−Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (2) where λ: cycle of the sine wave u: 2πx / λ x: position of the encoder As 1 , Ac 1 : Ac: Amplitudes Vs and Vc of phase and B phase sine waves: Offsets of A phase and B phase sine waves obtained in the offset detection step
【請求項2】 請求項1記載の内挿誤差見積方法におい
て、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセット及び振幅比の誤差を含み、該誤差を
含む正弦波が下記数式3で表せるとした時、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波の振幅比を求める振幅比検出工程を備え、 前記演算工程は、前記オフセット検出工程で求められた
A相及びB相正弦波の各オフセット、及び前記振幅比検
出工程で求められた振幅比を下記数式4に代入し、該オ
フセット及び振幅比による内挿誤差Eを求めることを特
徴とする内挿誤差見積方法。 【数3】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(3) 【数4】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu +(Ac1/As1−1)sinucosu} …(4) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット Ac1/As1:前記振幅比検出工程で求められた振幅比
2. The interpolation error estimation method according to claim 1, wherein the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and amplitude ratio errors, and a sine wave including the errors. Is represented by the following formula 3, an amplitude ratio detection step of obtaining an amplitude ratio of the A phase and B phase sine waves input from the encoder to the interpolation means is provided, and the calculation step is obtained in the offset detection step. It is characterized in that the respective offsets of the A-phase and B-phase sine waves thus obtained and the amplitude ratio obtained in the amplitude ratio detecting step are substituted into the following formula 4 to obtain an interpolation error E due to the offset and the amplitude ratio. Interpolation error estimation method. ## EQU3 ## A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (3) ## EQU3 ## Interpolation error E = (λ / 2π) {(-Vs / As 1) cosu + (Vc / Ac 1) sinu + (Ac 1 / As 1 -1) sinucosu} ... (4) where, lambda: the period of the sine wave u: 2πx / λ x: the Encoder Positions As 1 and Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves: Offsets A 1 / As 1 of the A-phase and B-phase sine waves obtained in the offset detection step: The amplitudes Amplitude ratio obtained in the ratio detection process
【請求項3】 請求項1記載の内挿誤差見積方法におい
て、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセット及び位相差の誤差を含み、該誤差を
含む正弦波が下記数式5で表せるとした時、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波の位相差を求める位相差検出工程を備え、 前記演算工程は、前記オフセット検出工程で求められた
A相及びB相正弦波の各オフセット、及び前記位相差検
出工程で求められた位相差を下記数式6に代入し、該オ
フセット及び位相差による内挿誤差Eを求めることを特
徴とする内挿誤差見積方法。 【数5】 A相正弦波=Assin(2πx/λ)+Vs B相正弦波=Accos(2πx/λ+ε)+Vc …(5) 【数6】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu −εsinu} …(6) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出工程で求められたA相及
びB相正弦波の各オフセット ε:前記位相差検出工程で求められた位相差
3. The interpolation error estimation method according to claim 1, wherein the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and phase difference errors, and a sine wave including the errors. Is expressed by the following Equation 5, a phase difference detection step of obtaining a phase difference between the A-phase and B-phase sine waves input from the encoder to the interpolation means is provided, and the calculation step is obtained by the offset detection step. It is characterized in that the respective offsets of the A-phase and B-phase sinusoidal waves obtained and the phase difference obtained in the phase difference detecting step are substituted into the following formula 6 to obtain an interpolation error E due to the offset and the phase difference. Interpolation error estimation method. [Equation 5] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (5) [Equation 6] Interpolation error E = (λ / 2π) {(−Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu −εsin 2 u} (6) where λ: period of the sine wave u: 2πx / λ x: positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves: Offsets of the A-phase and B-phase sine waves obtained in the offset detection step ε: Phase differences obtained in the phase difference detection step
【請求項4】 エンコーダから出力されるA相及びB相
正弦波を内挿手段により内挿した時の内挿誤差を見積る
内挿誤差見積装置において、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセットの誤差を含み、該誤差を含む正弦波
が下記数式7で表せるとした時、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波の各オフセットを求めるオフセット検出手段と、 前記オフセット検出手段で求められたA相及びB相正弦
波の各オフセットを下記数式8に代入し、該オフセット
による内挿誤差Eを求める演算手段と、 を備えたことを特徴とする内挿誤差見積装置。 【数7】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(7) 【数8】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu} …(8) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット
4. An interpolation error estimation device for estimating an interpolation error when the A-phase and B-phase sine waves output from an encoder are interpolated by the interpolation means, wherein A input from the encoder to the interpolation means. The phase and B-phase sine waves include an offset error, and assuming that the sine wave including the error can be expressed by the following formula 7, the offsets of the A-phase and B-phase sine waves input from the encoder to the interpolation means are An offset detecting means to be obtained, and an arithmetic means for substituting each offset of the A-phase and B-phase sine waves obtained by the offset detecting means into the following formula 8 to obtain an interpolation error E due to the offset. Characteristic interpolation error estimation device. [Equation 7] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (7) [Equation 8] Interpolation error E = (λ / 2π) {(−Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu} (8) where λ: period of the sine wave u: 2πx / λ x: position of the encoder As 1 , Ac 1 : the above A Amplitudes Vs and Vc of phase and B phase sine waves: Offsets of phase A and B phase sine waves obtained by the offset detecting means
【請求項5】 請求項4記載の内挿誤差見積装置におい
て、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセット及び振幅比の誤差を含み、該誤差を
含む正弦波が下記数式9で表せるとした時、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波の振幅比を求める振幅比検出手段を備え、 前記演算手段は、前記オフセット検出手段で求められた
A相及びB相正弦波の各オフセット、及び前記振幅比検
出手段で求められた振幅比を下記数式10に代入し、該
オフセット及び振幅比による内挿誤差Eを求めることを
特徴とする内挿誤差見積装置。 【数9】 A相正弦波=As1sin(2πx/λ)+Vs B相正弦波=Ac1cos(2πx/λ)+Vc …(9) 【数10】 内挿誤差E=(λ/2π){(−Vs/As1)cosu+(Vc/Ac1)sinu +(Ac1/As1−1)sinucosu} …(10) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット Ac1/As1:前記振幅比検出手段で求められた振幅比
5. The interpolation error estimation device according to claim 4, wherein the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and amplitude ratio errors, and a sine wave including the errors. Is expressed by the following formula 9, an amplitude ratio detecting means for obtaining an amplitude ratio of the A-phase and B-phase sine waves input from the encoder to the interpolating means is provided, and the computing means is obtained by the offset detecting means. The respective offsets of the A-phase and B-phase sine waves thus obtained, and the amplitude ratio obtained by the amplitude ratio detecting means are substituted into the following formula 10 to obtain an interpolation error E due to the offset and the amplitude ratio. Interpolation error estimation device. [Equation 9] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ) + Vc (9) [Equation 10] Interpolation error E = (λ / 2π) {(-Vs / As 1) cosu + (Vc / Ac 1) sinu + (Ac 1 / As 1 -1) sinucosu} ... (10) where, lambda: the period of the sine wave u: 2πx / λ x: the position As 1 of the encoder, Ac 1: each amplitude Vs of the a-phase and B-phase sine wave, Vc: wherein each offset of the offset a-phase obtained by the detection means and the B-phase sine wave Ac 1 / As 1: the amplitude Amplitude ratio obtained by the ratio detection means
【請求項6】 請求項4記載の内挿誤差見積装置におい
て、 前記エンコーダから内挿手段に入力されるA相及びB相
正弦波はオフセット及び位相差の誤差を含み、該誤差を
含む正弦波が下記数式11で表せるとした時、前記エン
コーダから内挿手段に入力されるA相及びB相正弦波の
位相差を求める位相差検出手段を備え、 前記演算手段は、前記オフセット検出手段で求められた
A相及びB相正弦波の各オフセット、及び前記位相差検
出手段で求められた位相差を下記数式12に代入し、該
オフセット及び位相差による内挿誤差Eを求めることを
特徴とする内挿誤差見積装置。 【数11】 A相正弦波=Assin(2πx/λ)+Vs B相正弦波=Accos(2πx/λ+ε)+Vc …(11) 【数12】 内挿誤差E=(λ/2π){(−Vs/As)cosu+(Vc/Ac)sinu −εsinu} …(12) ここで、λ:前記正弦波の周期 u:2πx/λ x:前記エンコーダの位置 As1,Ac1:前記A相及びB相正弦波の各振幅 Vs,Vc:前記オフセット検出手段で求められたA相及
びB相正弦波の各オフセット ε:前記位相差検出手段で求められた位相差
6. The interpolation error estimation device according to claim 4, wherein the A-phase and B-phase sine waves input from the encoder to the interpolation means include offset and phase difference errors, and a sine wave including the errors. Is represented by the following formula 11, the phase difference detection means for calculating the phase difference between the A-phase and B-phase sine waves input from the encoder to the interpolation means is provided, and the calculation means is calculated by the offset detection means. The respective offsets of the A-phase and B-phase sine waves thus obtained and the phase difference obtained by the phase difference detecting means are substituted into the following formula 12, and an interpolation error E due to the offset and the phase difference is obtained. Interpolation error estimation device. [Equation 11] A-phase sine wave = As 1 sin (2πx / λ) + Vs B-phase sine wave = Ac 1 cos (2πx / λ + ε) + Vc (11) [Equation 12] Interpolation error E = (λ / 2π) {(−Vs / As 1 ) cosu + (Vc / Ac 1 ) sinu −εsin 2 u} (12) where λ: period of the sine wave u: 2πx / λ x: positions of the encoder As 1 , Ac 1 : Amplitudes Vs and Vc of the A-phase and B-phase sine waves: Offsets of the A-phase and B-phase sine waves obtained by the offset detecting means ε: Phase differences obtained by the phase difference detecting means
【請求項7】 請求項4〜6のいずれかに記載の内挿誤
差見積装置で求められた内挿誤差Eを基に、前記エンコ
ーダの各位置の補正データを生成する補正データ生成手
段と、 前記内挿手段の出力を、前記補正データ生成手段で生成
された補正データで補正する調節手段と、 備えたことを特徴とする内挿誤差補正装置。
7. A correction data generation means for generating correction data for each position of the encoder based on the interpolation error E obtained by the interpolation error estimation device according to claim 4. An interpolation error correction device comprising: an adjusting unit that corrects an output of the interpolation unit with the correction data generated by the correction data generating unit.
【請求項8】 請求項7記載の内挿誤差補正装置におい
て、 前記補正データ生成手段は、前記エンコーダの各位置の
補正データを順次生成し、 前記調節手段は、前記補正データ生成手段から順次出力
される補正データで、前記内挿手段から順次出力される
内挿後データを補正することを特徴とする内挿誤差補正
装置。
8. The interpolation error correction device according to claim 7, wherein the correction data generation unit sequentially generates correction data at each position of the encoder, and the adjustment unit sequentially outputs from the correction data generation unit. An interpolating error correcting apparatus for correcting post-interpolation data sequentially output from the interpolating means with the corrected data.
【請求項9】 請求項7記載の内挿誤差補正装置におい
て、 前記補正データ生成手段からの補正データをルックアッ
プテーブルに記憶するルックアップテーブルメモリを備
え、 前記調節手段は、前記ルックアップテーブルメモリに記
憶されている補正データで、前記内挿手段から順次出力
される内挿後データを補正することを特徴とする内挿誤
差補正装置。
9. The interpolation error correction device according to claim 7, further comprising a look-up table memory that stores the correction data from the correction data generation unit in a look-up table, and the adjustment unit includes the look-up table memory. An interpolation error correction device for correcting post-interpolation data sequentially output from the interpolation means with the correction data stored in.
【請求項10】 請求項9記載の内挿誤差補正装置にお
いて、 前記ルックアップテーブルの新規作成ないし更新を、リ
アルタイムに行うことを特徴とする内挿誤差補正装置。
10. The interpolation error correction device according to claim 9, wherein the lookup table is newly created or updated in real time.
【請求項11】 請求項9記載の内挿誤差補正装置にお
いて、 前記ルックアップテーブルの新規作成ないし更新を、事
前に行うことを特徴とする内挿誤差補正装置。
11. The interpolation error correction device according to claim 9, wherein the lookup table is newly created or updated in advance.
JP2001245712A 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device Expired - Fee Related JP4259780B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001245712A JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001245712A JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Publications (2)

Publication Number Publication Date
JP2003057073A true JP2003057073A (en) 2003-02-26
JP4259780B2 JP4259780B2 (en) 2009-04-30

Family

ID=19075408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001245712A Expired - Fee Related JP4259780B2 (en) 2001-08-13 2001-08-13 Interpolation error estimation method and interpolation error estimation device

Country Status (1)

Country Link
JP (1) JP4259780B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148461A1 (en) * 2006-06-19 2007-12-27 Panasonic Corporation Phase correction circuit of encoder signal
JP2010078461A (en) * 2008-09-26 2010-04-08 Okuma Corp Position detection apparatus
JP2013096757A (en) * 2011-10-28 2013-05-20 Mitsutoyo Corp Displacement detector, displacement detection method, and displacement detection program
JP2013134175A (en) * 2011-12-27 2013-07-08 Canon Inc Encoder

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007148461A1 (en) * 2006-06-19 2007-12-27 Panasonic Corporation Phase correction circuit of encoder signal
KR100882400B1 (en) 2006-06-19 2009-02-05 파나소닉 주식회사 Phase correction circuit of encoder signal
US7933373B2 (en) 2006-06-19 2011-04-26 Panasonic Corporation Phase correction circuit of encoder signal
JP2010078461A (en) * 2008-09-26 2010-04-08 Okuma Corp Position detection apparatus
JP2013096757A (en) * 2011-10-28 2013-05-20 Mitsutoyo Corp Displacement detector, displacement detection method, and displacement detection program
JP2013134175A (en) * 2011-12-27 2013-07-08 Canon Inc Encoder

Also Published As

Publication number Publication date
JP4259780B2 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
EP3401644B1 (en) Encoder output signal correction apparatus and method
US7250881B2 (en) Encoder output signal correction apparatus and method
US8129980B2 (en) AC electric quantity measuring device
US20100114518A1 (en) Encoder signal analysis system for high-resolution position measurement
JP2003254785A (en) Signal processor for encoder
JPH06167354A (en) Interpolation unit for scale
JP6005781B2 (en) Resolver device
JP2014025871A (en) Encoder output signal correction apparatus
JP3372450B2 (en) Encoder output signal processing device
Sarma et al. Instantaneous angular position and speed measurement using a DSP based resolver-to-digital converter
JP3312504B2 (en) Position detection device
JP4202098B2 (en) Phase difference error detection device and interpolation error estimation device using the same
JP2003057073A (en) Interpolation error estimating method, its device, and interpolation error correcting apparatus using the same
JPH11190606A (en) Rotation quantity measuring method and rotation quantity measuring device
JPH0942995A (en) Phase error correction method for two periodic signals and phase error correction device
JP2019196972A (en) Rotation angle correction device, and motor control system
JP4518786B2 (en) Interpolation error correction method and apparatus
JP2003035566A (en) Absolute position detector with correcting function
JP2001296142A (en) Rotating position detector and rotating speed detector
JP3053002B2 (en) Frequency measurement method and device
JP3365913B2 (en) Position detection device
JPH05256638A (en) Position detector with error compensating function
JP3099542B2 (en) Digital input amplitude calculation method for AC input amplitude
JP3208932B2 (en) Position measuring device
Denk A method for estimating the accuracy of quadrature output sensors

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4259780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150220

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees