JP4258875B2 - Photoelectric conversion element and photoelectric conversion device - Google Patents
Photoelectric conversion element and photoelectric conversion device Download PDFInfo
- Publication number
- JP4258875B2 JP4258875B2 JP03579699A JP3579699A JP4258875B2 JP 4258875 B2 JP4258875 B2 JP 4258875B2 JP 03579699 A JP03579699 A JP 03579699A JP 3579699 A JP3579699 A JP 3579699A JP 4258875 B2 JP4258875 B2 JP 4258875B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- region
- conversion element
- type
- bpd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 65
- 239000012535 impurity Substances 0.000 claims description 35
- 239000000758 substrate Substances 0.000 claims description 33
- 230000002265 prevention Effects 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000005669 field effect Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000009825 accumulation Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 claims description 2
- 238000003860 storage Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 206010047571 Visual impairment Diseases 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 7
- 238000003384 imaging method Methods 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 3
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【0001】
【産業上の利用分野】
本発明は光電変換素子に関する。
【0002】
【従来の技術】
近年、固体撮像素子やラインセンサなど、入射する光を光電変換して映像化したり或いはセンシングする光電変換装置が実用化されている。これらの光電変換装置には、受光部として埋め込みフォトダイオード(以下BPDとする)を有する光電変換素子を構成として使用するものが盛んに用いられている。
【0003】
BPDは、半導体表面に配置された空乏化防止層の下に、光電変換した電荷を蓄積するための拡散層(以下電荷蓄積層とする)を半導体内部に有している。このため、電荷蓄積層が完全空乏化しても半導体表面は空乏化しないので界面順位に起因した暗電流が少ない。また、PN接合が電荷蓄積層を取り囲んでいるため接合容量が大きく、より多くの電荷を蓄積できる等の利点がある。
【0004】
固体撮像素子を例にとって、従来のBPDを説明する。図8は、従来の固体撮像素子の単位画素を示す図面であり、(a)は平面図、(b)はD1−D1’に沿った断面図、(c)はD3−D3’に沿った断面図、(d)は(b)のD2−D2’に沿ったポテンシャル図である。なお、固体撮像素子は、光電変換素子である単位画素を複数配置させた光電変換装置である。
【0005】
この固体撮像素子は、入射光に応じて電荷を生成し蓄積するBPD101と、このBPDから受け取った電荷に対応する信号を出力する接合型電界効果トランジスタ(以下JFETとする)102と、信号出力後に不要となった電荷をJFET102の制御領域(ゲート領域203、204)から排出するためのリセットドレイン(以下RSDとする)を有する。なお、この図ではJFET102のソースとRSDに接続されるアルミ配線は省略している。
【0006】
BPD101は、半導体基板表面から裏面に向かって順に空乏化防止層(表面のN型層)205、P型電荷蓄積層206、N型Si基板201となっている。JFET102は、N+型ソース領域207、N型ドレイン領域208、表面P型ゲート領域203、深いP型ゲート領域204、N型チャネル領域209より構成されており、P型ゲート領域203、204がN型チャネル209を上下から挟む構造になっている。
【0007】
転送電極(以下TGとする)103は、BPD101からJFET102のゲート領域203、204に電荷を転送するためのものであり、BPD101のP型領域206とJFET102のゲートP型領域203とがソース・ドレインとなるPチャネルMOSFETを構成している。
リセットゲート(以下RSGとする)105は、JFET102のゲート領域203、204からRSD104に電荷を転送するものであり、RSD104のP領域202とJFET102のP型ゲート領域203とがソース・ドレインとなるPチャネルMOSFETを構成している。RSG105にパルス電圧が印可されると、RSD104とJFET102のゲート領域203、204とは電気的に接続され、ゲート領域203、204はRSD104の電圧に初期化される。
【0008】
このような固体撮像素子は、各画素にBPDと増幅素子を有しているので、低ノイズ高感度となる。
なお、ここでは光電変換装置の受光部をBPDにて説明した。しかし、受光部に半導体基板と受光部拡散層からなるフォトダイオードを配置したものも周知である。
【0009】
【発明が解決しようとする課題】
ところで近年、高感度の素子が様々な分野で求められており、高感度化のために受光部面積を大型化することが提案されている。しかし、受光部面積を大型化するに従って、受光部から読み出し部への電荷転送速度は低下する。そして、さらに大型化させると、規定の読み出し期間内に完全に転送することが出来なくなり、残留した電荷が残像として観測される。
【0010】
ここで、残像の現象を説明する。図8(d)は、図8(b)のD2−D2’に沿ったポテンシャル図である。ここでは、JFET102のゲート領域203、204を基準電圧にリセットし、TG103をオンしたとき(ローレベルに設定したとき)のポテンシャルを示す。
この図から分かるように、BPD101の、トランスファーゲート側及びその反対側においてはBPDは、ポテンシャル勾配を有している。信号電荷は、ポテンシャルの低い方にドリフトによって移動する。従って、ポテンシャルの勾配があれば、信号電荷は容易に(即ち高速に)ポテンシャルの低い方に移動することが可能となる。
【0011】
しかし、BPD101の中央部付近ではポテンシャル勾配が無く平らである。よって、この部分に蓄積された信号電荷は、電界によるドリフト成分が無くトランスファーゲート103を通ってJFET102の制御領域に達するのに比較的に長い時間を要する。従って、規定読み出し期間内に完全転送することが出来ず、BPD101に信号電荷が残留してしまう。さらに受光部面積が増大すると、読み出し期間を無限に長くしても完全転送ができなくなる。
【0012】
上記のように、従来の光電変換装置は、画素面積の増大には限界があり、電荷転送の高速度化が望まれていた。
本発明は、このような問題点に鑑みてなされたものであり、大面積受光部でも完全転送が可能となる光電変換素子及び光電変換装置を提供する。
【0016】
【課題を解決するための手段】
請求項1に記載された発明は、第1導電型の半導体基板上に配置され、入射光に応じた電荷を発生し蓄積する受光部と、該受光部に蓄積された電荷を読み出し部に転送する転送部と、前記転送部から送られてきた電荷に応じた信号を発生する前記読み出し部とを有する光電変換素子において、前記受光部は、第1導電型の空乏化防止層、及び、前記空乏化防止層に接触して且つ前記空乏化防止層の下部に設けられた第2導電型の電荷蓄積層とから構成された埋め込みフォトダイオードであり、前記埋め込みフォトダイオードの下部における前記半導体基板の不純物濃度は、濃度勾配を有し、前記転送部に隣接した部分で低濃度であり、前記転送部から離れるに従って高濃度となることを特徴とする。
【0018】
この構成により、電荷読み出し時に受光部の端から転送電極に向かって単調減少するポテンシャル勾配が形成されるため、受光部内の電荷は電界ドリフトによって高速かつ完全に転送される。さらに、受光部は埋め込みフォトダイオードを用いているので、暗電流が小さく蓄積用量が大きい。
請求項2に記載された発明は、請求項1に記載された光電変換素子において、前記濃度勾配は、段階的に変化することを特徴とする。このようにすれば、受光部の濃度勾配が容易に得られる。
【0019】
請求項3に記載された発明は、請求項1又は請求項2に記載された光電変換素子において、前記読み出し部は、前記電荷を増幅するトランジスタを有することを特徴とする。
この構成により、高速動作が可能となるばかりではなく、読み出し部に増幅トランジスタを配置させるので、低ノイズ高感度の光電変換素子を提供することが可能となる。
【0020】
請求項4に記載された発明は、請求項3に記載された光電変換素子において、前記トランジスタは接合型電界効果トランジスタであることを特徴とする。接合型電界効果トランジスタは、ゲートを半導体で設けるため埋め込みフォトダイオードとの整合性が良い。このため、請求項4の構成ならば製造が容易であり、それに伴い歩留まりが向上する。
【0021】
また、請求項5に記載された光電変換装置は、請求項1から請求項4のいずれかに記載された光電変換素子を単位画素としてマトリクスに配置し、X−Yアドレス走査回路によって各画素から信号を出力することを特徴とする。上記の光電変換素子をマトリクス状に配置させると、画像信号を生成するイメージセンサなどが得られる。
【0022】
【発明の実施の形態】
(第1の実施形態)
図1は、本発明の第1の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はA1−A1’に沿った断面図、(c)はA2−A2’に沿った断面図、(d)は(b)のA3−A3’に沿ったポテンシャル図である。
【0023】
この単位画素は、入射光に応じて電荷を生成し蓄積する埋め込みフォトダイオード(BPD)101と、BPD101から受け取った電荷に対応する信号を出力する接合型電界効果トランジスタ(以下JFETとする)102と、信号出力後に不要となった電荷をJFET102の制御領域(ゲート領域203、204)から排出するためのリセットドレイン(以下RSDとする)を有する。なお、この図ではJFET102のソースコンタクト部106とRSD104のコンタクト部107に接続されるアルミ配線は省略している。
【0024】
転送電極(以下TGとする)103は、BPD101に蓄積された電荷をJFET102のゲート領域203、204に転送するためのものであり、BPD101のP型領域206とJFET102のゲートP型領域203とがソース・ドレインとなるPチャネルMOSFETを構成している。
JFET102は、送られてきた電荷に応じて信号を出力する読み出し部である。不純物濃度5×1020cm-3のN+型ソース領域207、不純物濃度5×1018cm-3のN型ドレイン領域208、不純物濃度5×1017cm-3の表面P型ゲート領域203、不純物濃度5×1017cm-3の深いP型ゲート領域204、不純物濃度1×1017cm−3のN型チャネル領域209より構成されており、電気的に接続された表面P型ゲート領域203と深いP型ゲート領域204がN型チャネル209を上下から挟む構造になっている。そして、このゲート領域の電荷に応じて増幅させた信号をN+型ソース領域207から出力する。
【0025】
リセットゲート(以下RSGとする)105は、JFET102のゲート領域203、204からRSD104に電荷を転送するものであり、RSD104のP領域202(不純物濃度5×1017cm-3)とJFET102のP型ゲート領域203とがソース・ドレインとなるPチャネルMOSFETを構成している。RSG105にパルス電圧が印可されると、RSD104とJFET102のゲート領域203、204とは電気的に接続され、ゲート領域203、204はRSD104の電圧に初期化される。
【0026】
BPD101は、半導体基板表面から裏面に向かって順に空乏化防止層(表面のN型層)205、不純物濃度3×1016cm-3のP型電荷蓄積層206、不純物濃度1×1015cm-3のN型基板201となっている。
空乏化防止層は、基板201と電気的に接続されている。また、不純物濃度が1×1017cm-3、2×1017cm-3、3×1017cm-3の3つの領域205a,205b,205cに分かれている。このようにN型不純物濃度は205a<205b<205cの順番に段階的濃くなっている。このため、後述するようにTG103の方が低くなるようなP型電荷蓄積層206のポテンシャル勾配が形成されている。このような構造は、イオン注入法に従って同一加速エネルギーで注入量を変えることによって形成される。この時、不純物濃度が濃いほど拡散が深くなる。
【0027】
図1(d)は、図1(b)のA3−A3’に沿ったポテンシャル図である。ここでは、JFET102のゲート領域203、204を基準電圧にリセットし、TG103をオンしたとき(ローレベルに設定したとき)のポテンシャルを示す。
BPD101の領域c(図1(a)参照)では空乏化防止層205cの濃度が濃いため、b領域に比べてP型電荷蓄積層206は空乏化し易い。つまり、空乏化電圧が小さい。領域bと領域aの関係も同様である。そして、空乏化防止層205a,205b,205cは基板電位に固定されているので、BPD101が完全空乏化した状態ではP型電荷蓄積層206の領域cの電位(ポテンシャル)は領域bよりも高くなる。同様にして領域bは領域aよりも電位(ポテンシャル)が高くなる。換言すれば、受光部の不純物の濃度勾配により、受光部にポテンシャルの勾配を作るのである。
【0028】
従来の光電変換素子の受光部は、受光部端のフリンジ電界が届かない範囲では均一のポテンシャルを有していた。しかし、本実施形態の光電変換素子は、3つの領域に分けそれぞれの領域でポテンシャルが異なる。このポテンシャルは、転送電極に近づくに従って低くなる。よって、BPD101が完全空乏化したときでも、それぞれの領域内に電位勾配が生ずるのでBPD101内の電荷がJFET102の表面P型ゲート領域203,深いP型ゲート領域204に高速に転送される。
【0029】
本実施形態では、BPD101を3個の領域に分割しているが、P型電荷蓄積層206内に電位勾配が形成されるように、任意の数に分割出来ることは言うまでもない。また、ここでは受光部にBPDを用いたが、これをフォトダイオードとし、表面の拡散領域の濃度を本実施形態におけるP型電荷蓄積層と同様に濃度勾配を設けても良い。
【0030】
光電変換装置においては、この単位画素をマトリクス状に配置し、X−Yアドレス走査回路によって各画素から信号を出力させる。光電変換素子をマトリクスに配置した光電変換装置の駆動走査は、特開平8−293591に記載された通りである。
次に図面を参照して本発明に係る光電変換素子の製造方法を説明する。図2は、第1の実施形態に係る光電変換素子の各製造工程での受光部断面図である。まず、周知のフォトリソグラフィー法とイオン注入法に従い、不純物濃度が1×1015cm-3であるN型Si基板301にJFETのドレインとして用いるN型拡散領域302を形成する。
【0031】
次に、N型Si基板301表面にSi02膜303と、TGとして用いるポリシリコン電極304を形成する。そして、少なくともBPDの形成予定領域を開口するようにフォトリソグラフィー法に従ってレジスト305によるマスクを形成し、11B+をイオン注入してP型電荷蓄積層306を形成する。このとき、ポリシリコン電極304はイオン注入のマスクの一部として作用する。同一のマスクで31P+をイオン注入し、BPD101の領域a(図1(a)参照)に相当する不純物濃度の空乏化防止層307を形成する。11B+及び31P+の加速エネルギーは、空乏化防止層307が基板301表面に形成され、その下にP型電荷蓄積層306が形成されるように、11B+と31P+の加速エネルギーを調整する。この状態を示したのが図2(a)である。
【0032】
次にレジスト305を剥離し、BPD101の領域b,cに相当する部分(図1(a)参照)を開口するようにレジスト308を形成し、これをマスクとして31P+をイオン注入し、空乏化防止層307bを形成する。このとき、領域aにはイオンが注入されず、領域aは空乏化防止層307aのままとなる。この状態を示したのが図2(b)である。
【0033】
次にレジスト308を剥離してBPD101の領域cに相当する部分を開口するようにレジスト309を形成し、これをマスクとして31P+をイオン注入し、BPD101の領域cに相当する不純物濃度の空乏化防止層307cを形成する。このとき、領域a,bにはイオンが注入されず、それぞれの領域は、空乏化防止層307a,307bのままとなる。この状態を示したのが図2(c)である。
【0034】
次にレジスト309を剥離し、注入した不純物を電気的に活性化するためのアニールを行い、従来の方法に従ってBPD以外の部分を形成することにより、光電変換素子が得られる。
図7は、第1の実施形態の光電変換素子と従来の光電変換素子の残像特性を表したグラフである。
【0035】
横軸は正方形の受光部(BPD)の1辺の長さ、縦軸は、光が当たっているときの出力を1として規格化した残像の度合いを示している。尚、残像は、信号電荷が受光部から完全には転送されず残留することによって生ずる。
従来構造のBPDを採用した光電変換素子は15μm□から残像が認められるのに対して、BPDに3段ポテンシャル段差を付けた本発明の光電変換素子は30μm□でも残像は測定限界以下であった。
【0036】
このように受光部に電位勾配が形成されると、BPD101内の電荷が速やかにJFET102に転送される。従って、高速動作も可能となる。
(第2の実施形態)
図3は、本発明の第2の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はB1−B1’に沿った断面図、(c)はB2−B2’に沿った断面図、(d)は(b)のB3−B3’に沿ったポテンシャル図である。
【0037】
第1の実施形態と異なる点は、BPD101において濃度勾配の形成される部分が異なる点にある。その他は第1の実施形態と同じなので説明を省略する。
BPD101は、半導体基板表面から裏面に向かって順に、不純物濃度が1×1017cm-3の空乏化防止層(表面のN型層)205、不純物濃度が3×1016cm-3のP型電荷蓄積層206、N型基板201となっている。空乏化防止層は、基板201と電気的に接続されている。
【0038】
また、P型電荷蓄積層206下のN型基板の濃度は、不純物濃度が1×1015cm-3、2×1015cm-3、6×1015cm-3である3つの領域201a,201b,201cに分かれている。このように、N型不純物濃度は201a<201b<201cの順番に段階的濃くなっている。このため、TG103の方が低くなるようなポテンシャル勾配が形成されている。
【0039】
図3(d)は、図3(b)のB3−B3’に沿ったポテンシャル図である。ここでは、JFET102のゲート領域203、204を基準電圧にリセットし、TG103をオンしたとき(ローレベルに設定したとき)のポテンシャルを示す。
P型電荷蓄積層206下の領域c(図3(a)参照)では、不純物濃度が濃いため領域bに比べてP型電荷蓄積層206は空乏化し易い。つまり、空乏化電圧が小さい。領域bと領域aの関係も同様である。そして、空乏化防止層205は基板電位に固定されているので、BPD101が完全空乏化した状態ではP型電荷蓄積層206の領域cの電位(ポテンシャル)は領域bよりも高くなる。同様にして領域bは領域aよりも電位(ポテンシャル)が高くなる。換言すれば、受光部の不純物の濃度勾配により、受光部にはポテンシャルの勾配が作られるのである。よって、BPD101が完全空乏化したときに、それぞれの領域内に電位勾配が生ずるのでBPD101内の電荷がJFET102の表面P型ゲート領域203,深いP型ゲート領域204に高速に転送される。
【0040】
次に図面を参照して本光電変換素子の製造方法を説明する。図4は、第2の実施形態に係る光電変換素子の各製造工程での受光部断面図である。まず、周知のフォトリソグラフィー法とイオン注入法に従い、N型Si基板301にJFETのドレインとして用いるN型拡散領域302を形成する。
次に、N型Si基板301表面にSi02膜303と、TGとして用いるポリシリコン電極304を形成する。そして、少なくともBPDの形成予定領域を開口するようにフォトリソグラフィー法に従ってレジスト305によるマスクを形成し、11B+をイオン注入してP型電荷蓄積層306を形成する。このとき、ポリシリコン電極304はイオン注入のマスクの一部として作用する。次いで、同一のマスクで31P+をイオン注入し、空乏化防止層307を形成する。11B+及び31P+の加速エネルギーは、空乏化防止層307が基板301表面に形成され、その下にP型電荷蓄積層306が形成されるように、11B+と31P+の加速エネルギーを調整する。この状態を示したのが図4(a)である。
【0041】
次にレジスト305を剥離し、BPD101の領域b,cに相当する部分(図3(a)参照)を開口するようにレジスト308を形成し、これをマスクとして31P+をイオン注入する。そして、BPD101の領域bに相当する基板301bのN型不純物濃度がaの領域より高くなるように調整する。このとき、領域aにはイオンが注入されず、301aの領域は、元々の基板301の濃度のままとなる。この状態を示したのが図4(b)である。
【0042】
次にレジスト308を剥離してBPD101の領域cに相当する部分を開口するようにレジスト309を形成し、これをマスクとして31P+をイオン注入する。そして、BPD101の領域cに相当する基板301cのN型不純物濃度がbの領域より高くなるように調整する。このとき、領域a,bにはイオンが注入されず、301a,301bの領域の濃度は変化が無い。この状態を示したのが図4(c)である。
【0043】
次にレジスト309を剥離し、注入した不純物を電気的に活性化するためのアニールを行い、従来の方法に従ってBPD以外の部分を形成することにより、本実施形態の光電変換素子が得られる。
(第3の実施形態)
図5は、本発明による第3の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はC1−C1’に沿った断面図、(c)はC2−C2’に沿った断面図、(d)は(b)のC3−C3’に沿ったポテンシャル図である。第1、第2の実施形態と異なる点は、BPD101において濃度勾配の形成される部分が異なる点にある。
【0044】
BPD101は、半導体基板表面から裏面に向かって順に、不純物濃度1×1017cm-3の空乏化防止層(表面のN型層)205、P型電荷蓄積層206、不純物濃度1×1015cm-3のN型基板201となっている。空乏化防止層は、基板201と電気的に接続されている。
また、P型電荷蓄積層206は、不純物濃度が3×1016cm-3、2×1016cm-3、1×1016cm-3の3つの領域206a,206b,206cに分かれている。このようにP型不純物濃度は206a>206b>206cの順番に段階的濃くなっている。このため、TG103の方が低くなるようなポテンシャル勾配が形成されている。
【0045】
図5(d)は、図5(b)のC3−C3’に沿ったポテンシャル図である。ここでも、JFET102のゲート領域203、204を基準電圧にリセットし、TG103をオンしたときのポテンシャルを示す。
BPD101の領域c(図5(a)参照)では、不純物濃度が濃いため領域bに比べてP型電荷蓄積層206は空乏化し易い。つまり、空乏化電圧が小さい。領域bと領域aの関係も同様である。そして、空乏化防止層205は基板電位に固定されているので、BPD101が完全空乏化した状態ではP型電荷蓄積層206の領域cの電位(ポテンシャル)は領域bよりも高くなる。同様にして領域bは領域aよりも電位(ポテンシャル)が高くなる。換言すれば、受光部の不純物の濃度勾配により、受光部にはポテンシャルの勾配が作られるのである。よって、BPD101が完全空乏化したときに、それぞれの領域内に電位勾配が生ずるのでBPD101内の電荷がJFET102の表面P型ゲート領域203,深いP型ゲート領域204に高速に転送される。
【0046】
次に図面を参照して本光電変換素子の製造方法を説明する。図6は、第3の実施形態に係る光電変換素子の各製造工程での受光部断面図である。まず、周知のフォトリソグラフィー法とイオン注入法に従い、N型Si基板301にJFETのドレインとして用いるN型拡散領域302を形成する。
次に、N型Si基板301表面にSi02膜303と、TGとして用いるポリシリコン電極304を形成する。そして、少なくともBPDの形成予定領域を開口するようにフォトリソグラフィー法に従ってレジスト305によるマスクを形成し、11B+をイオン注入してP型電荷蓄積層306を形成する。このとき、ポリシリコン電極304はイオン注入のマスクの一部として作用する。次いで、同一のマスクで31P+をイオン注入し、空乏化防止層307を形成する。11B+及び31P+の加速エネルギーは、空乏化防止層307が基板301表面に形成され、その下にP型電荷蓄積層306が形成されるように、11B+と31P+の加速エネルギーを調整する。この状態を示したのが図6(a)である。
【0047】
次にレジスト305を剥離し、BPD101の領域a,bに相当する部分(図5(a)参照)を開口するようにレジスト310を形成し、これをマスクとして11B+をイオン注入し、P型電荷蓄積層306bを形成する。このとき、領域cにはイオンが注入されず、領域cはP型電荷蓄積層306cのままとなる。この状態を示したのが図6(b)である。
【0048】
次にレジスト310を剥離してBPD101の領域cに相当する部分を開口するようにレジスト311を形成し、これをマスクとして11B+をイオン注入し、BPD101の領域aに相当する不純物濃度のP型電荷蓄積層306aを形成する。このとき、領域b、cにはイオンが注入されず、それぞれの領域は、P型電荷蓄積層306b,306cのままとなる。この状態を示したのが図6(c)である。
【0049】
次にレジスト311を剥離し、注入した不純物を電気的に活性化するためのアニールを行い、従来の方法に従ってBPD以外の部分を形成することにより、本実施形態の光電変換素子が得られる。
【0050】
【発明の効果】
以上、詳述したように、本発明の光電変換素子は、転送部の方が低くなるように受光部にポテンシャルの勾配を配置させたので、受光部から読み出し部への信号電荷が短時間で完全に転送される。よって、本発明の光電変換素子及びこれを用いた光電変換装置は、高速動作が可能であり、また、受光部サイズを大きくしても残像が発生しないという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はA1−A1’に沿った断面図、(c)はA2−A2’に沿った断面図、(d)は(b)のA3−A3’に沿ったポテンシャル図である。
【図2】第1の実施形態に係る光電変換素子の各製造工程での受光部断面図である。
【図3】本発明の第2の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はB1−B1’に沿った断面図、(c)はB2−B2’に沿った断面図、(d)は(b)のB3−B3’に沿ったポテンシャル図である。
【図4】第2の実施形態に係る光電変換素子の各製造工程での受光部断面図である。
【図5】本発明による第3の実施形態に係る光電変換装置の単位画素(光電変換素子)を示す図面であり、(a)は平面図、(b)はC1−C1’に沿った断面図、(c)はC2−C2’に沿った断面図、(d)は(b)のC3−C3’に沿ったポテンシャル図である。
【図6】第3の実施形態に係る光電変換素子の各製造工程での受光部断面図である。
【図7】第1の実施形態の光電変換素子と従来の光電変換素子の残像特性を表したグラフである。
【図8】従来の固体撮像素子の単位画素を示す図面であり、(a)は平面図、(b)はD1−D1’に沿った断面図、(c)はD3−D3’に沿った断面図、(d)は(b)のD2−D2’に沿ったポテンシャル図である。
【符号の説明】
101・・・埋め込みフォトダイオード
102・・・JFET
103・・・転送電極
104・・・リセットドレイン
105・・・リセットゲート
106,107・・・コンタクト部
201,301・・・N型Si基板
203、204・・・ゲート領域
205,307・・・空乏化防止層
206,306・・・P型電荷蓄積層
207・・・N+型ソース領域
208,302・・・N型ドレイン領域
209・・・N型チャネル
303・・・シリコン酸化膜
304・・・ポリシリコン電極
305,308,309,310,311・・・フォトレジスト[0001]
[Industrial application fields]
The present invention relates to a photoelectric conversion element.
[0002]
[Prior art]
In recent years, photoelectric conversion devices that photoelectrically convert incident light into an image or sense it, such as solid-state imaging devices and line sensors, have been put into practical use. In these photoelectric conversion devices, those using a photoelectric conversion element having a buried photodiode (hereinafter referred to as BPD) as a light receiving portion as a configuration are actively used.
[0003]
BPD has a diffusion layer (hereinafter referred to as a charge storage layer) for storing photoelectrically converted charges inside a semiconductor under a depletion prevention layer disposed on a semiconductor surface. For this reason, even if the charge storage layer is completely depleted, the semiconductor surface is not depleted, so that the dark current resulting from the interface order is small. Further, since the PN junction surrounds the charge storage layer, there is an advantage that the junction capacitance is large and more charges can be stored.
[0004]
A conventional BPD will be described using a solid-state imaging device as an example. 8A and 8B are diagrams showing unit pixels of a conventional solid-state imaging device, in which FIG. 8A is a plan view, FIG. 8B is a cross-sectional view along D1-D1 ′, and FIG. 8C is along D3-D3 ′. Sectional drawing, (d) is a potential diagram along D2-D2 'of (b). The solid-state imaging device is a photoelectric conversion device in which a plurality of unit pixels that are photoelectric conversion devices are arranged.
[0005]
The solid-state imaging device includes a
[0006]
The BPD 101 includes a depletion prevention layer (front surface N-type layer) 205, a P-type
[0007]
The transfer electrode (hereinafter referred to as TG) 103 is for transferring charges from the
The reset gate (hereinafter referred to as RSG) 105 transfers charges from the
[0008]
Such a solid-state imaging device has low noise and high sensitivity because each pixel has a BPD and an amplifying device.
Here, the light receiving portion of the photoelectric conversion device has been described using BPD. However, it is also well known that a photodiode including a semiconductor substrate and a light receiving portion diffusion layer is disposed in the light receiving portion.
[0009]
[Problems to be solved by the invention]
In recent years, high-sensitivity elements have been demanded in various fields, and it has been proposed to increase the area of the light receiving portion in order to increase the sensitivity. However, as the area of the light receiving portion increases, the charge transfer rate from the light receiving portion to the readout portion decreases. If the size is further increased, it becomes impossible to transfer completely within a prescribed readout period, and the remaining charge is observed as an afterimage.
[0010]
Here, the phenomenon of afterimage will be described.FIG. 8 (d)IsFIG. 8 (b)It is a potential diagram along D2-D2 '. Here, the potential when the
As can be seen from this figure, the BPD has a potential gradient on the transfer gate side and the opposite side of the
[0011]
However, there is no potential gradient near the center of the BPD 101 and it is flat. Therefore, the signal charge accumulated in this portion has no drift component due to the electric field, and it takes a relatively long time to reach the control region of the
[0012]
As described above, the conventional photoelectric conversion device has a limit in increasing the pixel area, and it has been desired to increase the speed of charge transfer.
The present invention has been made in view of such problems, and provides a photoelectric conversion element and a photoelectric conversion device that can be completely transferred even in a large-area light receiving unit.
[0016]
[Means for Solving the Problems]
The invention described in claim 1A light receiving unit disposed on a semiconductor substrate of the first conductivity type for generating and accumulating charges according to incident light, a transfer unit for transferring the charges accumulated in the light receiving unit to a reading unit, and a transmission unit from the transfer unit. In the photoelectric conversion element having the readout unit that generates a signal corresponding to the charge that has been generated, the light receiving unit is in contact with the depletion prevention layer of the first conductivity type, the depletion prevention layer, and the An embedded photodiode comprising a charge storage layer of a second conductivity type provided below the depletion prevention layer, and the impurity concentration of the semiconductor substrate below the embedded photodiode has a concentration gradient; The density is low in a portion adjacent to the transfer section, and becomes higher as the distance from the transfer section increases.
[0018]
With this configuration, a potential gradient that monotonously decreases from the end of the light receiving portion toward the transfer electrode during charge reading is formed, so that charges in the light receiving portion are transferred at high speed and completely due to electric field drift. Further, since the light receiving unit uses an embedded photodiode, the dark current is small and the accumulated dose is large.
Claim 2The invention described inClaim 12 is characterized in that the concentration gradient changes stepwise. In this way, the concentration gradient of the light receiving part can be easily obtained.
[0019]
Claim 3The invention described in claim 1Or claim 2In the photoelectric conversion element described in the item 1, the reading unit includes a transistor that amplifies the charge.
With this configuration, not only high-speed operation is possible, but also an amplification transistor is arranged in the reading unit, so that a low-noise and high-sensitivity photoelectric conversion element can be provided.
[0020]
Claim 4The invention described inClaim 3In the photoelectric conversion element described in item 1, the transistor is a junction field effect transistor. Since the junction field effect transistor has a gate formed of a semiconductor, the junction field effect transistor has good matching with the embedded photodiode. For this reason,Claim 4If it is the structure of this, manufacture is easy, and a yield improves in connection with it.
[0021]
Also,Claim 5The photoelectric conversion device described in claim 1 is fromClaim 4The photoelectric conversion elements described in any of the above are arranged as a unit pixel in a matrix, and a signal is output from each pixel by an XY address scanning circuit. When the photoelectric conversion elements are arranged in a matrix, an image sensor or the like that generates an image signal can be obtained.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
1A and 1B are diagrams illustrating a unit pixel (photoelectric conversion element) of a photoelectric conversion device according to a first embodiment of the present invention, where FIG. 1A is a plan view and FIG. 1B is a cross-section along A1-A1 ′. FIG. 4C is a cross-sectional view taken along A2-A2 ′, and FIG. 4D is a potential view taken along A3-A3 ′ in FIG.
[0023]
The unit pixel includes an embedded photodiode (BPD) 101 that generates and accumulates charges according to incident light, a junction field effect transistor (hereinafter referred to as JFET) 102 that outputs a signal corresponding to the charges received from the
[0024]
A transfer electrode (hereinafter referred to as TG) 103 is used to transfer the electric charge accumulated in the
The
[0025]
A reset gate (hereinafter referred to as RSG) 105 transfers charges from the
[0026]
The
The depletion prevention layer is electrically connected to the
[0027]
FIG. 1D is a potential diagram along A3-A3 ′ in FIG. Here, the potential when the
In the region c of the BPD 101 (see FIG. 1A), the concentration of the depletion prevention layer 205c is high, so that the P-type
[0028]
The light receiving portion of the conventional photoelectric conversion element has a uniform potential in a range where the fringe electric field at the end of the light receiving portion does not reach. However, the photoelectric conversion element of this embodiment is divided into three regions, and the potential is different in each region. This potential decreases as the distance from the transfer electrode is approached. Therefore, even when the
[0029]
In the present embodiment, the
[0030]
In the photoelectric conversion device, the unit pixels are arranged in a matrix, and a signal is output from each pixel by an XY address scanning circuit. The drive scanning of the photoelectric conversion device in which the photoelectric conversion elements are arranged in a matrix is as described in JP-A-8-293591.
Next, a method for producing a photoelectric conversion element according to the present invention will be described with reference to the drawings. FIG. 2 is a cross-sectional view of a light receiving unit in each manufacturing process of the photoelectric conversion element according to the first embodiment. First, according to the well-known photolithography method and ion implantation method, the impurity concentration is 1 × 1015cm-3An N-
[0031]
Next, Si0 is formed on the surface of the N-type Si substrate 301.2A
[0032]
Next, the resist 305 is peeled off, and a resist 308 is formed so as to open portions corresponding to the regions b and c of the BPD 101 (see FIG. 1A).31P+Are ion-implanted to form a
[0033]
Next, the resist 308 is peeled off, and a resist 309 is formed so as to open a portion corresponding to the region c of the
[0034]
Next, the resist 309 is peeled off, annealing for electrically activating the implanted impurities is performed, and portions other than the BPD are formed according to a conventional method, whereby a photoelectric conversion element is obtained.
FIG. 7 is a graph showing the afterimage characteristics of the photoelectric conversion element of the first embodiment and the conventional photoelectric conversion element.
[0035]
The horizontal axis represents the length of one side of the square light receiving part (BPD), and the vertical axis represents the degree of afterimage normalized by assuming that the output is 1 when the light strikes. Incidentally, the afterimage is generated when the signal charge remains without being completely transferred from the light receiving unit.
A photoelectric conversion element employing BPD having a conventional structure shows an afterimage from 15 μm □, whereas a photoelectric conversion device of the present invention in which a three-step potential step is added to BPD has an afterimage below the measurement limit even at 30 μm □. .
[0036]
Thus, when a potential gradient is formed in the light receiving portion, the charge in the
(Second Embodiment)
3A and 3B are diagrams showing a unit pixel (photoelectric conversion element) of a photoelectric conversion device according to a second embodiment of the present invention, where FIG. 3A is a plan view and FIG. 3B is a cross section along B1-B1 ′. FIG. 4C is a cross-sectional view taken along B2-B2 ′, and FIG. 4D is a potential diagram taken along B3-B3 ′ in FIG.
[0037]
The difference from the first embodiment is that a portion where a concentration gradient is formed in the
The
[0038]
Further, the concentration of the N-type substrate under the P-type
[0039]
FIG. 3D is a potential diagram along B3-B3 ′ in FIG. Here, the potential when the
In the region c under the P-type charge storage layer 206 (see FIG. 3A), since the impurity concentration is high, the P-type
[0040]
Next, the manufacturing method of this photoelectric conversion element is demonstrated with reference to drawings. FIG. 4 is a cross-sectional view of the light receiving unit in each manufacturing process of the photoelectric conversion element according to the second embodiment. First, according to a well-known photolithography method and ion implantation method, an N-
Next, Si0 is formed on the surface of the N-type Si substrate 301.2A
[0041]
Next, the resist 305 is peeled off, and a resist 308 is formed so as to open portions corresponding to the regions b and c of the BPD 101 (see FIG. 3A).31P+Ion implantation. Then, the N-type impurity concentration of the
[0042]
Next, the resist 308 is peeled off, and a resist 309 is formed so as to open a portion corresponding to the region c of the
[0043]
Next, the resist 309 is peeled off, annealing for electrically activating the implanted impurities is performed, and portions other than the BPD are formed according to a conventional method, whereby the photoelectric conversion element of this embodiment is obtained.
(Third embodiment)
FIG. 5 is a drawing showing unit pixels (photoelectric conversion elements) of a photoelectric conversion device according to a third embodiment of the present invention, where (a) is a plan view and (b) is a cross section taken along C1-C1 ′. FIG. 4C is a cross-sectional view taken along C2-C2 ′, and FIG. 4D is a potential diagram taken along C3-C3 ′ in FIG. A difference from the first and second embodiments is that a portion where a concentration gradient is formed in the
[0044]
The
The P-type
[0045]
FIG. 5D is a potential diagram along C3-C3 ′ in FIG. Here, the potential when the
In the region c of the BPD 101 (see FIG. 5A), since the impurity concentration is high, the P-type
[0046]
Next, the manufacturing method of this photoelectric conversion element is demonstrated with reference to drawings. FIG. 6 is a cross-sectional view of the light receiving unit in each manufacturing process of the photoelectric conversion element according to the third embodiment. First, according to a well-known photolithography method and ion implantation method, an N-
Next, Si0 is formed on the surface of the N-type Si substrate 301.2A
[0047]
Next, the resist 305 is peeled off, a resist 310 is formed so as to open portions corresponding to the regions a and b of the BPD 101 (see FIG. 5A), and 11B + is ion-implanted using the resist 310 as a mask. The
[0048]
Next, the resist 310 is peeled off and a resist 311 is formed so as to open a portion corresponding to the region c of the
[0049]
Next, the resist 311 is peeled off, annealing for electrically activating the implanted impurities is performed, and portions other than BPD are formed according to a conventional method, whereby the photoelectric conversion element of this embodiment is obtained.
[0050]
【The invention's effect】
As described above, in the photoelectric conversion element of the present invention, since the potential gradient is arranged in the light receiving unit so that the transfer unit is lower, the signal charge from the light receiving unit to the reading unit is reduced in a short time. Fully transferred. Therefore, the photoelectric conversion element of the present invention and the photoelectric conversion device using the photoelectric conversion element can operate at high speed, and there is an effect that no afterimage is generated even if the size of the light receiving unit is increased.
[Brief description of the drawings]
1A and 1B are diagrams illustrating a unit pixel (photoelectric conversion element) of a photoelectric conversion device according to a first embodiment of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a cross section along A1-A1 ′; FIG. 4C is a cross-sectional view taken along A2-A2 ′, and FIG. 4D is a potential view taken along A3-A3 ′ in FIG.
FIG. 2 is a cross-sectional view of a light receiving unit in each manufacturing process of the photoelectric conversion element according to the first embodiment.
3A and 3B are diagrams showing a unit pixel (photoelectric conversion element) of a photoelectric conversion apparatus according to a second embodiment of the present invention, where FIG. 3A is a plan view, and FIG. 3B is a cross-section along B1-B1 ′. FIG. 4C is a cross-sectional view taken along B2-B2 ′, and FIG. 4D is a potential diagram taken along B3-B3 ′ in FIG.
FIG. 4 is a cross-sectional view of a light receiving part in each manufacturing process of a photoelectric conversion element according to a second embodiment.
FIGS. 5A and 5B are diagrams showing a unit pixel (photoelectric conversion element) of a photoelectric conversion device according to a third embodiment of the present invention, where FIG. 5A is a plan view and FIG. 5B is a cross section taken along C1-C1 ′; FIG. 4C is a cross-sectional view taken along C2-C2 ′, and FIG. 4D is a potential diagram taken along C3-C3 ′ in FIG.
FIG. 6 is a cross-sectional view of a light receiving unit in each manufacturing process of a photoelectric conversion element according to a third embodiment.
FIG. 7 is a graph showing afterimage characteristics of the photoelectric conversion element of the first embodiment and the conventional photoelectric conversion element.
8A and 8B are diagrams showing unit pixels of a conventional solid-state imaging device, where FIG. 8A is a plan view, FIG. 8B is a cross-sectional view along D1-D1 ′, and FIG. 8C is along D3-D3 ′. Sectional drawing, (d) is a potential diagram along D2-D2 'of (b).
[Explanation of symbols]
101 ... Embedded photodiode
102 ... JFET
103 ... Transfer electrode
104 ... Reset drain
105 ... Reset gate
106,107 ... Contact part
201, 301 ... N-type Si substrate
203, 204... Gate region
205, 307 ... Depletion prevention layer
206, 306... P-type charge storage layer
207 ... N + type source region
208, 302... N-type drain region
209 ... N-type channel
303 ... Silicon oxide film
304 ... Polysilicon electrode
305, 308, 309, 310, 311 ... Photoresist
Claims (5)
前記受光部は、第1導電型の空乏化防止層、及び、前記空乏化防止層に接触して且つ前記空乏化防止層の下部に設けられた第2導電型の電荷蓄積層とから構成された埋め込みフォトダイオードであり、
前記埋め込みフォトダイオードの下部における前記半導体基板の不純物濃度は、濃度勾配を有し、前記転送部に隣接した部分で低濃度であり、前記転送部から離れるに従って高濃度となることを特徴とする光電変換素子。A light receiving unit disposed on a semiconductor substrate of the first conductivity type for generating and accumulating charges according to incident light, a transfer unit for transferring the charges accumulated in the light receiving unit to a reading unit, and a transmission unit from the transfer unit. In the photoelectric conversion element having the readout unit that generates a signal corresponding to the charge that has been generated,
The light receiving unit includes a first conductivity type depletion prevention layer and a second conductivity type charge accumulation layer provided in contact with the depletion prevention layer and below the depletion prevention layer. Embedded photodiode,
The impurity concentration of the semiconductor substrate below the buried photodiode has a concentration gradient, is low in a portion adjacent to the transfer portion, and becomes high as the distance from the transfer portion increases. Conversion element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579699A JP4258875B2 (en) | 1999-02-15 | 1999-02-15 | Photoelectric conversion element and photoelectric conversion device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03579699A JP4258875B2 (en) | 1999-02-15 | 1999-02-15 | Photoelectric conversion element and photoelectric conversion device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000236081A JP2000236081A (en) | 2000-08-29 |
JP4258875B2 true JP4258875B2 (en) | 2009-04-30 |
Family
ID=12451896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03579699A Expired - Lifetime JP4258875B2 (en) | 1999-02-15 | 1999-02-15 | Photoelectric conversion element and photoelectric conversion device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4258875B2 (en) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2781929B1 (en) | 1998-07-28 | 2002-08-30 | St Microelectronics Sa | IMAGE SENSOR WITH PHOTODIODE ARRAY |
JP2002231926A (en) * | 2001-02-01 | 2002-08-16 | Fuji Photo Film Co Ltd | Line sensor and ological image information reader using the same |
FR2820882B1 (en) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | THREE TRANSISTOR PHOTODETECTOR |
FR2820883B1 (en) | 2001-02-12 | 2003-06-13 | St Microelectronics Sa | HIGH CAPACITY PHOTODIODE |
FR2824665B1 (en) | 2001-05-09 | 2004-07-23 | St Microelectronics Sa | CMOS TYPE PHOTODETECTOR |
KR101069103B1 (en) * | 2004-07-29 | 2011-09-30 | 크로스텍 캐피탈, 엘엘씨 | Image sensor with improved charge transfer efficiency and method for fabrication thereof |
KR101115092B1 (en) * | 2004-07-29 | 2012-02-28 | 인텔렉츄얼 벤처스 투 엘엘씨 | Image sensor with improved charge transfer efficiency and method for fabrication thereof |
JP2006108590A (en) * | 2004-10-08 | 2006-04-20 | Matsushita Electric Ind Co Ltd | Solid state image pickup device |
JP4826754B2 (en) * | 2006-03-23 | 2011-11-30 | セイコーエプソン株式会社 | Solid-state image sensor manufacturing method and solid-state image sensor |
JP5243100B2 (en) * | 2008-05-12 | 2013-07-24 | ブレインビジョン株式会社 | Pixel structure of solid-state image sensor |
JP5283216B2 (en) * | 2008-07-31 | 2013-09-04 | 国立大学法人静岡大学 | High-speed charge transfer photodiode, lock-in pixel and solid-state imaging device |
US8338248B2 (en) | 2008-12-25 | 2012-12-25 | National University Corporation Shizuoka University | Semiconductor element and solid-state imaging device |
JP5271104B2 (en) | 2009-02-13 | 2013-08-21 | 浜松ホトニクス株式会社 | Linear image sensor |
JP5091886B2 (en) | 2009-02-13 | 2012-12-05 | 浜松ホトニクス株式会社 | Image sensor |
JP4832541B2 (en) * | 2009-03-17 | 2011-12-07 | シャープ株式会社 | Solid-state imaging device and electronic information device |
CN102473714B (en) * | 2009-07-10 | 2016-06-22 | 株式会社岛津制作所 | Solid-state imager |
JP2011054596A (en) | 2009-08-31 | 2011-03-17 | Renesas Electronics Corp | Ccd image sensor |
CN102222679A (en) * | 2011-07-05 | 2011-10-19 | 上海宏力半导体制造有限公司 | CMOS (complementary metal-oxide-semiconductor transistor) image sensor and manufacturing method thereof |
JP5463373B2 (en) | 2012-02-23 | 2014-04-09 | シャープ株式会社 | Solid-state imaging device and manufacturing method of solid-state imaging device |
JP5956840B2 (en) | 2012-06-20 | 2016-07-27 | キヤノン株式会社 | Solid-state imaging device and camera |
CN103413816B (en) * | 2013-08-14 | 2016-08-10 | 昆山锐芯微电子有限公司 | Dot structure of cmos image sensor and forming method thereof |
CN109979955B (en) * | 2019-04-03 | 2021-06-18 | 上海华力微电子有限公司 | Semiconductor structure and manufacturing method thereof |
-
1999
- 1999-02-15 JP JP03579699A patent/JP4258875B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000236081A (en) | 2000-08-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4258875B2 (en) | Photoelectric conversion element and photoelectric conversion device | |
US6512547B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
US8575662B2 (en) | Solid state imaging device having high pixel density | |
JP6967755B2 (en) | Photodetector | |
US6982183B2 (en) | Method and system for manufacturing a pixel image sensor | |
JP3125303B2 (en) | Solid-state imaging device | |
JP2009533870A (en) | Back-illuminated phototransistor array for computed tomography and other imaging applications | |
JP2007110133A (en) | Cmos image sensor and manufacturing method thereof | |
US7678643B2 (en) | Method for manufacturing a CMOS image sensor | |
JP4053651B2 (en) | Electromagnetic radiation detector, high-sensitivity pixel structure using the detector, and method of manufacturing the detector | |
US6762441B1 (en) | Imager cell with pinned transfer gate | |
JP4654623B2 (en) | Method for manufacturing solid-state imaging device | |
US4450464A (en) | Solid state area imaging apparatus having a charge transfer arrangement | |
CN110581190B (en) | UTBB photoelectric detector, array and method suitable for submicron pixels | |
US6278102B1 (en) | Method of detecting electromagnetic radiation with bandgap engineered active pixel cell design | |
JPH077147A (en) | Charge coupled device image sensor | |
US20220254822A1 (en) | Uttb photodetector pixel unit, array and method | |
JPH0730086A (en) | Amplified solid-state image sensing element | |
KR100261349B1 (en) | Active type solid-state imaging device and method for fabricating the same | |
US7554170B2 (en) | Variably responsive photosensor | |
JP3621273B2 (en) | Solid-state imaging device and manufacturing method thereof | |
WO2021149650A1 (en) | Photosensor and distance measurement system | |
US7994551B2 (en) | Image sensor and method of fabricating the same | |
US6232589B1 (en) | Single polysilicon CMOS pixel with extended dynamic range | |
JP2003507902A (en) | Image cell, image sensor and method of manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081014 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120220 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150220 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150220 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150220 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |