JP4256577B2

JP4256577B2 - Image forming apparatus

Info

Publication number: JP4256577B2
Application number: JP2000264709A
Authority: JP
Inventors: 英一佐々木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1999-11-25
Filing date: 2000-08-31
Publication date: 2009-04-22
Anticipated expiration: 2020-08-31
Also published as: JP2001341357A

Description

【０００１】
【発明の属する技術分野】
本発明は、画像データに応じて光またはイオン流を変調して記録媒体に照射し、電子写真方式により記録媒体上にドットイメージを形成する複写機、プリンタ、ファクシミリ等の画像形成装置に関し、より詳細には、最適なドット再現を実現し、ハイライトの再現性を向上させる画像形成装置に関する。
【０００２】
【従来の技術】
従来より、画像形成装置では、ベクタ方式の画像情報に対する階調を再現すべく、該画像情報を画像データ（ビットマップデータ）に展開し、この画像データを所定タイミングで読み出して各ドット毎にγ補正（濃度補正）を行った後、ディザ処理等の疑似階調処理を施している。
【０００３】
例えば、特開平３−８０７６８号公報に記載されているように、画像処理における中間調画像を得るために多値ディザ法により画像データに対して濃度補正を行う画像形成装置が知られている。この種の画像形成装置は、多値画像データに対してディザ処理に基づく濃度特性を補正する第１の補正手段と、この第１の補正手段により補正された多値画像データに対して多値ディザ処理を行うディザ処理手段と、該ディザ処理手段により得られた多値ディザデータに対してプリンタ出力特性に基づく濃度特性を補正する第２の補正手段を備え、多様なプリンタ出力特性の組み合わせに容易に対応させるものである。また、上記画像形成装置では、一つのγ特性に基づいてγ補正を行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記従来の技術によれば、一つのγ特性に基づいてγ補正を行っているため、様々な疑似階調処理に対応することができない。したがって、従来の技術では、画像情報の階調を忠実に再現することができず、最適なドット再現を実現することが困難であり、ハイライトの再現性が低いという問題があった。
【０００５】
本発明は、上記に鑑みてなされたもので、高解像ドットにおいても、周囲状況に応じて最適なドット再現を実現することができ、ハイライトの再現性を向上することができる画像形成装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、請求項１にかかる画像形成装置にあっては、画像データに応じて記録媒体上に画像を形成する画像形成装置において、前記画像データのうちの注目ドット画像データの周囲を複数の検出領域に分割するとともにドット有を示す周囲ドット画像データが含まれる領域の数を検出する検出手段と、検出された前記領域の数が少ないほど該注目ドット画像データの濃度を濃くする補正手段とを備えたものである。
【００１７】
本発明にかかる画像形成装置によれば、検出手段の検出結果に基づいて、検出された領域の数が少ないほど注目ドット画像データの濃度を濃くするようにしたので、高解像ドットにおいても、注目ドット画像データの周囲の状況に応じて最適なドット再現を実現することができる。
【００１８】
また、請求項２にかかる画像形成装置にあっては、一つの前記検出領域は、主走査方向および副走査方向に広がりを持つ領域である。
【００１９】
本発明にかかる画像形成装置によれば、主走査方向および副走査方法に広がりを持つ検出領域としたので、注目ドット画像データに対する周囲（広範囲）の影響を注目ドット画像データの濃度補正に反映させることができる。
【００２０】
また、請求項３にかかる画像形成装置にあっては、複数の前記検出領域は、主走査方向および副走査方向に広がりを持つ領域に存在している。
【００２１】
本発明にかかる画像形成装置によれば、複数の検出領域を主走査方向および副走査方向に広がりを持つ領域に存在させるようにしたので、注目ドット画像データに対する周囲のドットの影響度合いを注目ドット画像データの濃度補正に反映させることができる。
【００２２】
また、請求項４にかかる画像形成装置にあっては、検出した前記領域の数と濃度の値との関係を記憶する記憶手段を更に備え、前記補正手段は、前記記憶手段に記憶されている、検出した前記領域の数と濃度の値との関係に基づいて濃度補正するものである。
【００２３】
本発明にかかる画像形成装置によれば、検出した領域の数と濃度の値との関係に基づいて濃度補正するようにしたので、自動的に最適な濃度補正を行うことができる。
【００４０】
【発明の実施の形態】
以下、図面を参照して、本発明の画像形成装置をカラー画像形成装置に適用した場合を実施の形態１〜実施の形態４として詳細に説明する。
【００４１】
（実施の形態１）
図１は、本実施の形態１にかかるカラー画像形成装置の機構部の構成を示す図である。この図において、１は像担持体（記録媒体）である可撓性のベルト状光体であり、そのベルト状光体１は回動ローラ２、３の間に架設されており、その各回動ローラ２、３の駆動により時計方向に回動される。４は帯電手段である帯電部材４、５は像露光手段であるレーザ書き込み系ユニット５である。６〜９は現像手段である現像器であり、それぞれ特定色のトナーを収容している。
【００４２】
レーザ書き込み系ユニット５は、上面にスリット状の露光用開口部を設けた保持筐体に納められて装置本体に組み込まれる。なお、レーザ書き込み系ユニット５としては、発光部と収束性光伝送体を一体としたものを使用してもよい。帯電部材４およびクリーニング装置１５は、ベルト状光体１を架設している２個の回動ローラ２、３のうち、回動ローラ２に対向して設けられている。
【００４３】
各現像器６〜９は、例えばイエロー、マゼンタ、シアン、ブラックの各トナーを収容するもので、所定の位置でベルト状感光体１と近接あるいは接触する各現象スリーブを備え、ベルト状感光体１上の潜像を非接触現象法あるいは接触現象法により顕像化する機能を有している。１０は転写像担持体（記録媒体）である中間転写ベルトであり、この中間転写ベルト１０は回動ローラ１１、１２の間に架設されていてバイアスローラ１３の駆動により反時計回りに回動される。
【００４４】
ベルト状感光体１と中間転写ベルト１０は回動ローラ３に接触しており、ベルト状感光体１上の第１回目の顕像が、中間転写ベルト１０内に設けられたバイアスローラ１３により、その中間転写ベルト１０上に転写される。そして、同じようなプロセスを反復することにより、第２回目、第３回目、第４回目の顕像が中間転写ベルト１０上にそれぞれ重ねられて位置ズレを生じないように転写される。
【００４５】
転写ローラ１４は、中間転写ベルト１０に接離するようにして設けられている。１５はベルト状感光体１のクリーニング装置、１６は中間転写ベルト１０のクリーニング装置で、このクリーニング装置１６のブレード１６Ａは画像形成中は中間転写ベルト１０の表面より接離した位置に保たれ、画像転写後のクリーニング時にのみ図示のように中間転写ベルト１０の表面に圧接される。
【００４６】
このカラー画像形成装置によるカラー画像形成のプロセスは、例えばつぎのようにして行われる。まず、本実施の形態１による多色像の形成は、つぎの像形成システムに従って遂行される。例えば、図示しない画像読取装置において、オリジナル原稿を撮像素子が走査するカラー画像データ入力部（スキャナ）で得られたデータが画像データ処理部により演算処理されて画像データ（多値のビットマップデータ）が作成され、この画像データは一旦画像メモリに記憶される。
【００４７】
その後、画像メモリに記憶された画像データは、画像形成時に読み出されて図１に示したカラー画像形成装置へと入力される。すなわち、このカラー画像形成装置（プリンタ）とは別体の画像読取装置から出力される画像データ（色信号）が後述するプリンタコントローラおよびエンジンのγ補正部、書き込み部を介してレーザ書き込み系ユニット５に入力されると、このレーザ書き込み系ユニット５においてつぎのような動作が行われる。
【００４８】
まず、図示しない半導体レーザから画像データに応じて変調されたレーザビームが発生され、そのレーザビームが駆動モータ５Ａによって回転されるポリゴンミラー５Ｂにより偏向走査され、ｆθレンズ５Ｃを通った後、ミラー５Ｄにより光路を曲げられて、予め除電ランプ２１により除電され、帯電部材４によって一様に帯電されたベルト状感光体１の周面上に露光され、静電潜像が形成される。
【００４９】
ここで、露光する画像パターンは、所望のフルカラー画像をイエロー、マゼンタ、シアン、ブラックに色分解したときの単色の画像パターンである。ベルト状感光体１上に形成された各々の静電潜像は、回転型現像ユニットを構成するイエロー、マゼンタ、シアン、ブラックの各現像器６〜９で順次現像されて顕像化され、単色化されて単色画像（ドットイメージ）が形成された後、ベルト状感光体１に接触しながら反時計回りに回転する中間転写ベルト１０上に転写されて重ね合わされる。
【００５０】
中間転写ベルト１０上に重ね合わされたイエロー、マゼンタ、シアン、ブラックの画像は、給紙台１７から給紙ローラ１８、レジストローラ１９を経て転写部へ搬送された転写紙に転写ローラ１４により転写される。そして、転写終了後、転写紙は定着装置２０により定着されてフルカラー画像が完成する。中間転写ベルト１０およびベルト状感光体１は、シームレスである。
【００５１】
図２は、図１に示したカラー画像形成装置の一部を拡大して示す図である。中間転写ベルト１０の端部には６個のマーク４１Ａ〜マーク４１Ｆがあり、マーク検知センサ４０により任意のマーク（例えば４１Ａ）を検出することにより１色目の書き込みを開始し、一周して再度マーク４１Ａを検知したときに２色目の書き込みを開始する。
【００５２】
このとき、マーク４１Ｂ〜マーク４１Ｆをマークの個数を管理することによって書き込みタイミングとして使用できないようにし、マーク検知センサ４０からの対応する信号にマスクがかかるようにしている。ベルト状感光体１上の中間転写ベルト１０と接した部分からやや上流に、ベルト状感光体１上のトナー量（画像濃度）を検出するための光学的センサであるＰセンサ２２が設けられている。なお、Ｐセンサ２２を中間転写ベルト１０上の画像濃度を検出できる位置に設けるようにしてもよい。
【００５３】
図３は、図１に示したカラー画像形成装置に適用される処理部の構成を示すブロック図である。この図において、画像データＤは、４ビットの重みを持っており、多値ディザ処理が施されたデータである。１ラインバッファＬ₀は、１ライン分の画像データＤを一時的に保持するバッファである。１ラインバッファＬ₁は、上記１ラインバッファＬ₀からの１ライン分遅れた画像データＤを一時的に保持するバッファである。
【００５４】
４ビット／１ビット変換部１００は、１ラインバッファＬ₁と１ラインバッファＬ₂との間に介挿されており、１ラインバッファＬ₁に保持された４ビットの重みを持つ画像データＤを１ビットの重みを持つデータに変換する。具体的には、４ビット／１ビット変換部１００は、４ビットの重みを持つ画像データＤのすべてのビットが「０」であれば、該画像データＤを１ビットの「０」データに変換し、画像データＤのいずれかのビットが「１」であれば、画像データＤを１ビットの「１」データに変換する。つまり、４ビット／１ビット変換部１００からのデータは、画像データの書き込みの有無を示すデータである。
【００５５】
１ラインバッファＬ₂は、４ビット／１ビット変換部１００により変換された１ビットの重みを持つデータを一時的に保持するバッファである。１ラインバッファＬ₃は、１ラインバッファＬ₂に保持されたデータを一時的に保持するバッファである。ラッチ回路Ｄ０４〜Ｄ４４は、１ラインバッファＬ₃〜１ラインバッファＬ₀、および入力ラインに対応して設けられており、１ラインバッファＬ₃〜Ｌ₀の出力データおよび上記入力ラインの画像データＤを同期信号に同期させてそれぞれラッチする。
【００５６】
ラッチ回路Ｄ００〜Ｄ４０は、上述したラッチ回路Ｄ０４〜Ｄ４４に対応して設けられており、同期信号に同期させてラッチ回路Ｄ０４〜Ｄ４４のそれぞれの出力データをラッチする。ラッチ回路Ｄ０１、Ｄ１１、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ３１およびＤ４１は、ラッチ回路Ｄ００〜Ｄ４０にそれぞれ対応して設けられており、同期信号に同期させてラッチ回路Ｄ００〜Ｄ４０のそれぞれの出力データをラッチする。
【００５７】
注目ドット用ラッチ回路ｘは、注目ドットに関する画像データを保持する。ラッチ回路Ｄ０２〜Ｄ４２は、ラッチ回路Ｄ０１、Ｄ１１、注目ドット用ラッチ回路ｘ、Ｄ３１およびＤ４１に対応して設けられており、ラッチ回路Ｄ０１、Ｄ１１、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ３１およびＤ４１のそれぞれの出力データを同期信号に同期させてラッチする。ラッチ回路Ｄ０３〜Ｄ４３は、ラッチ回路Ｄ０２〜Ｄ４２に対応して設けられており、ラッチ回路Ｄ０２〜Ｄ４２のそれぞれの出力データをラッチする。
【００５８】
判断部２００は、上述した各ラッチ回路の画像データ（注目ドットに対応する周囲（主走査方向および副走査方向のドット）を参照して、注目ドットの周囲の状況（ドットの有無等）を判断し、その判断結果を加算オン／オフ信号ｂまたは強調信号ｃとして出力する。ここで、加算オン／オフｂは、後述する加算部４００において注目ドット用ラッチ回路ｘからの注目ドット画像データｄに加算値ｍ（任意の値）を加算するか否かを指示する信号である。加算する場合、加算オン／オフｂ＝「１」となり、加算しない場合、加算オン／オフｂ＝「０」となる。
【００５９】
また、判断部２００は、ラッチ回路Ｄ４０、Ｄ３０、Ｄ２０、Ｄ１０、Ｄ００、Ｄ４３、Ｄ３３、Ｄ２３、Ｄ１３、Ｄ０３、Ｄ００、Ｄ０１、Ｄ０２、Ｄ４０、Ｄ４１、Ｄ４２からのすべての出力データの有無および個数を判断し、すべての出力データがすべて「０」の場合に、「１」の強調信号ｃを出力する。これ以外の場合には、判断部２００は、強調信号ｃを「０」とする。加算部４００は、後述する条件のとき、注目ドット用ラッチ回路ｘの注目ドット画像データｄに、記憶部３００に記憶された加算値ｍ（任意の値）を加算する。この加算部４００の動作の詳細については後述する。
【００６０】
つぎに、上述した実施の形態１の動作について説明する。図３に示した多値ディザ処理が施された４ビットの画像データＤは、同期信号に同期して、１ライン単位で、ラッチ回路Ｄ４４に順次ラッチされるとともに、１ラインバッファＬ₀に順次保持される。また、つぎの同期タイミングでは、１ラインバッファＬ₀の出力データがラッチ回路Ｄ３４にラッチされるとともに、１ラインバッファＬ₁に保持される。
【００６１】
つぎの同期タイミングでは、１ラインバッファＬ₁の出力データが、ラッチ回路Ｄ２４にラッチされるとともに、４ビット／１ビット変換部１００により４ビット／１ビット変換された後、１ビットのデータとして１ラインバッファＬ₂に保持される。ここで、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットである場合、４ビット／１ビット変換部１００からのデータは、「０」である。一方、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットでない場合、４ビット／１ビット変換部１００からのデータは、「１」である。
【００６２】
そして、つぎの同期タイミングでは、１ラインバッファＬ₂の出力データがラッチ回路Ｄ１４にラッチされるとともに、１ラインバッファＬ₃に保持される。つぎの同期タイミングでは、１ラインバッファＬ₃の出力データがラッチ回路Ｄ０４に保持される。以後、同期信号に同期して、ラッチ回路Ｄ０４〜Ｄ４４にそれぞれラッチされたデータは、ラッチ回路Ｄ００〜Ｄ４０→ラッチ回路Ｄ０１、Ｄ１１、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ３１およびＤ４１→ラッチ回路Ｄ０２〜Ｄ４２→ラッチ回路Ｄ０３〜Ｄ４３という具合に順次シフトされる。
【００６３】
一連のシフト動作中においては、ラッチ回路Ｄ０４〜Ｄ４４、Ｄ００〜Ｄ４０、Ｄ０１、Ｄ１１、Ｄ３１、Ｄ４１、Ｄ０２〜Ｄ４２およびＤ０３〜Ｄ４３のそれぞれの出力データは、判断部２００に入力される。また、注目ドット用ラッチ回路ｘの出力データは、加算部４００に入力される。
【００６４】
判断部２００は、注目ドット用ラッチ回路ｘの注目ドット画像データｄが「０」で、つぎの＜条件１＞または＜条件２＞を満たす場合、加算オン／オフｂを「１」とする。
＜条件１＞
・ラッチ回路Ｄ２２の出力データが「０」ではないこと
・注目ドット用ラッチ回路ｘの周囲のラッチ回路Ｄ１０〜Ｄ１３、Ｄ３０〜Ｄ３３、Ｄ２０、Ｄ２３の出力データのすべてが「０」であること
＜条件２＞
・＜条件１＞を満たさないこと
・ラッチ回路Ｄ１１が「０」でないはないこと
・注目ドット用ラッチ回路ｘの周囲のラッチ回路Ｄ００〜Ｄ０２、Ｄ１０、Ｄ１２、Ｄ２０、Ｄ２２、Ｄ３０〜Ｄ３２の出力データのすべてが「０」であること
【００６５】
上記＜条件１＞、＜条件２＞は、注目ドットが、少なくとも主走査方向および副走査方向において単独に存在するドットであるときに満たされる。ここで、＜条件１＞または＜条件２＞が満たされたものとすると、判断部２００は、「１」の加算オン／オフｂを加算部４００へ出力する。このとき、判断部２００は、「０」の位相信号Ｓ₂を書き込み部（図示略）へ出力する。これにより、加算部４００は、記憶部３００に記憶された加算値ｍ（この場合、「３２」）と、注目ドット用ラッチ回路ｘに保持された注目ドット画像データｄとを加算する。つまり、注目ドット画像データｄは、加算値ｍ（＝「３２」）分だけ濃度補正される。そして、注目ドットが濃度補正された状態で記録媒体に書き込まれる。
【００６６】
ここで、位相信号Ｓ₂が「０」である場合、図４（ａ）（モード”０”、右モード）に示したように、センタから左側に注目ドットのドット幅が成長しかつ、センタで２ドットがつながる。したがって、注目ドットは、自然な感じでドット強調される。
【００６７】
なお、上記＜条件１＞、＜条件２＞が満たされない場合、加算オン／オフｂが「０」、位相信号Ｓ₂が「１」とされ、上述した加算値ｍによる濃度補正が行われない。したがって、この場合には、判断部２００は、注目ドット用ラッチ回路ｘからの注目ドット画像データｄの濃度補正を行うことなく、注目ドット画像データｄを８ビットの書き込み用データＳ₁として書き込み部（図示略）へ出力する。これにより、注目ドットが濃度補正されない状態で記録媒体に書き込まれる。
【００６８】
ここで、位相信号Ｓ₂が「１」である場合、図４（ｂ）（モード”１”、左モード）に示したように、センタから右側に注目ドットのドット幅が成長しかつ、センタで２ドットがつながる。したがって、注目ドットは、自然な感じでドット強調される。また、上述した＜条件１＞が満たされた場合、図４（ｃ）に示したように単独ドット（注目ドット）に対応する注目ドット画像データｄに加算値ｍが加算された状態でドット形成される。
【００６９】
また、ラッチ回路Ｄ４０、Ｄ３０、Ｄ２０、Ｄ１０、Ｄ００、Ｄ４３、Ｄ３３、Ｄ２３、Ｄ１３、Ｄ０３、Ｄ００、Ｄ０１、Ｄ０２、Ｄ４０、Ｄ４１、Ｄ４２からのすべての出力データがすべて「０」の場合に、すなわち、少なくとも主走査方向における注目ドットの両隣のドットのうちいずれかに空白ドットが存在する場合、判断部２００は、「１」の強調信号ｃを加算部４００へ出力する。このとき、判断部２００は、「０」の位相信号Ｓ₂を書き込み部（図示略）へ出力する。これにより、図４（ｄ）に示したように、注目ドットに隣接する空白ドット側と反対側にドット形成の位相がシフトするため、注目ドットの周囲の状況に応じて最適なドット再現が可能となる。
【００７０】
ここで、注目ドット用ラッチ回路ｘの出力データがある場合（ドット有り）、注目ドット用ラッチ回路ｘに隣接するラッチ回路Ｄ２０およびＤ２２のそれぞれの出力データが共にある場合（ドット有り）、またはラッチ回路Ｄ２２の出力データがある場合（ドット有り）の場合、上述した左モードでドットが書き込まれる。また、ラッチ回路Ｄ２０の出力データがある場合（ドット有り）、上述した右モードでドットが書き込まれる。これにより、２ドットがつながるため自然な感じでドット形成される。
【００７１】
（実施の形態２）
さて、前述した実施の形態１では、図３に示した処理部を用いた例について説明したが、上記処理部に代えて、図５に示した構成の処理部を用いてもよい。以下においては、この場合を実施の形態２として説明する。図５においては、図３の各部に対応する部分には同一の符号を付ける。同図では、図３に示したラッチ回路Ｄ０４〜Ｄ４４、Ｄ４０〜Ｄ４３および１ラインバッファＬ₀が設けられていない構成とされている。また、同図では、１ラインバッファＬ₃〜１ラインバッファＬ₁のそれぞれの出力データおよび画像データＤが、ラッチ回路Ｄ００〜Ｄ３０にラッチされるように構成されているとともに、注目ドット用ラッチ回路ｘの出力データが判断部２００および加算部４００の双方に出力されるようになっている。
【００７２】
つぎに、上述した実施の形態２の動作について説明する。図５に示した多値ディザ処理が施された４ビットの画像データＤは、同期信号に同期して、１ライン単位で、ラッチ回路Ｄ３４に順次ラッチされるとともに、１ラインバッファＬ₁に順次保持される。また、つぎの同期タイミングでは、１ラインバッファＬ₁の出力データがラッチ回路Ｄ２４にラッチされるとともに、４ビット／１ビット変換部１００により４ビット／１ビット変換された後、１ビットのデータとして１ラインバッファＬ₂に保持される。
【００７３】
つぎの同期タイミングでは、１ラインバッファＬ₂の出力データが、ラッチ回路Ｄ１４にラッチされるとともに、１ラインバッファＬ₃に保持される。ここで、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットである場合、実施の形態１の場合と同様にして、４ビット／１ビット変換部１００からのデータは、「０」である。一方、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットでない場合、４ビット／１ビット変換部１００からのデータは、「１」である。
【００７４】
そして、つぎの同期タイミングでは、１ラインバッファＬ₃の出力データがラッチ回路Ｄ００にラッチされる。以後、実施の形態１の場合と同様に、同期信号に同期して、ラッチ回路Ｄ００〜Ｄ３０にそれぞれラッチされたデータは、ラッチ回路Ｄ０１、Ｄ１１、注目ドット用ラッチ回路ｘおよびラッチ回路Ｄ３１→ラッチ回路Ｄ０２〜Ｄ３２→ラッチ回路Ｄ０３〜ラッチ回路Ｄ３３という具合に順次シフトされる。
【００７５】
一連のシフト動作中においては、ラッチ回路Ｄ００〜Ｄ３０、ラッチ回路Ｄ０１、Ｄ１１、Ｄ３１、Ｄ０２〜Ｄ３２およびＤ０３〜Ｄ３３のそれぞれの出力データは、判断部２００に入力される。また、注目ドット用ラッチ回路ｘの出力データは、判断部２００および加算部４００に入力される。
【００７６】
判断部２００は、注目ドット用ラッチ回路ｘの出力データが「０」でありかつつぎの＜条件３＞または＜条件４＞を満たす場合、加算オン／オフｂを「１」とする。
＜条件３＞
・ラッチ回路Ｄ２２の出力データが「０」ではないこと
・注目ドット用ラッチ回路ｘの周囲のラッチ回路Ｄ１０〜Ｄ１３、Ｄ３０〜Ｄ３３、Ｄ２０、Ｄ２３の出力データのすべてが「０」であること
＜条件４＞
・＜条件３＞を満たさないこと
・ラッチ回路Ｄ１１が「０」ではないこと
・注目ドット用ラッチ回路ｘの周囲のラッチ回路Ｄ００〜Ｄ０２、Ｄ１０、Ｄ１２、Ｄ２０、Ｄ２２、Ｄ３０〜Ｄ３２の出力データのすべてが「０」であること
【００７７】
上記＜条件３＞、＜条件４＞は、注目ドットが、少なくとも主走査方向および副走査方向において単独に存在するドットであり、かつ注目ドットに対して最短距離にあるドットが空きであるときに満たされる。ここで、＜条件３＞または＜条件４＞が満たされたものとすると、判断部２００は、「１」の加算オン／オフｂを加算部４００へ出力する。
【００７８】
このとき、判断部２００は、「０」の位相信号Ｓ₂を書き込み部（図示略）へ出力する。これにより、加算部４００は、記憶部３００に記憶された加算値ｍ（この場合、「３２」）と、注目ドット用ラッチ回路ｘに保持された注目ドット画像データｄとを加算する。つまり、注目ドット画像データｄは、加算値ｍ（＝「３２」）分だけ濃度補正される。そして、注目ドットが濃度補正された状態で記録媒体に書き込まれる。
【００７９】
ここで、位相信号Ｓ₂が「０」である場合、図６（ａ）（モード”０”、右モード）に示したように、センタから左側に注目ドットのドット幅が成長しかつ、センタで２ドットがつながる。したがって、注目ドットは、自然な感じでドット強調される。
【００８０】
なお、上記＜条件３＞、＜条件４＞が満たされない場合、加算オン／オフｂが「０」、位相信号Ｓ₂が「１」とされ、上述した加算値ｍによる濃度補正が行われない。したがって、この場合には、判断部２００は、注目ドット用ラッチ回路ｘからの注目ドット画像データｄの濃度補正を行うことなく、注目ドット画像データｄを８ビットの書き込み用データＳ₁として書き込み部（図示略）へ出力する。これにより、注目ドットが濃度補正されない状態で記録媒体に書き込まれる。
【００８１】
ここで、位相信号Ｓ₂が「１」である場合、図６（ｂ）（モード”１”、左モード）に示したように、センタから右側に注目ドットのドット幅が成長しかつ、センタで２ドットがつながる。したがって、注目ドットは、自然な感じでドット強調される。また、上述した＜条件３＞が満たされた場合、図６（ｃ）に示したように単独ドット（注目ドット）に対応する注目ドット画像データｄに加算値ｍが加算された状態でドット形成される。
【００８２】
以上説明したように、本実施の形態１および２によれば、注目ドットの周囲の状況に基づいて、注目ドットに対応する注目ドット画像データｄを増加させるようにしたので、注目ドットの周囲の状況に応じて最適なドット再現を実現することができ、ハイライトの再現性を向上することができる。
【００８３】
（実施の形態３）
さて、前述した実施の形態１では、図３に示した処理部を用いた例について説明したが、上記処理部に代えて、図７に示した構成の処理部を用いてもよい。以下においては、この場合を実施の形態３として説明する。この図において、画像データＤＡは、２ビットの重みを持っており、ディザ処理が施されたデータである。１ラインバッファＬ₀は、１ライン分の画像データＤＡを一時的に保持するバッファである。１ラインバッファＬ₁は、上記１ラインバッファＬ₀からの１ライン分遅れた画像データＤＡを一時的に保持するバッファである。
【００８４】
２ビット／１ビット変換部５００は、１ラインバッファＬ₁と１ラインバッファＬ₂との間に介挿されており、１ラインバッファＬ₁に保持された２ビットの重みを持つ画像データＤＡを１ビットの重みを持つデータに変換する。具体的には、２ビット／１ビット変換部５００は、２ビットの重みを持つ画像データＤＡのすべてのビットが「０」であれば、該画像データＤＡを１ビットの「０」データに変換し、画像データＤＡのいずれかのビットが「１」であれば、画像データＤＡを１ビットの「１」データに変換する。つまり、２ビット／１ビット変換部５００からのデータは、画像データの書き込みの有無を示すデータである。
【００８５】
１ラインバッファＬ₂は、２ビット／１ビット変換部５００により変換された１ビットの重みを持つデータを一時的に保持するバッファである。１ラインバッファＬ₃は、１ラインバッファＬ₂に保持されたデータを一時的に保持するバッファである。ラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４は、１ラインバッファＬ₃〜１ラインバッファＬ₀および入力ラインに対応して設けられており、１ラインバッファＬ₃〜Ｌ₀の出力データおよび上記入力ラインの画像データＤＡを同期信号に同期させてそれぞれラッチする。
【００８６】
ラッチ回路Ｄ０１、Ｄ０４、Ｄ３１、Ｄ３３およびＤ３５は、上述したラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４にそれぞれ対応して設けられており、同期信号に同期させて、ラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４のそれぞれの出力データをラッチする。ラッチ回路Ｄ０２、Ｄ０５、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ２０およびＤ２３は、ラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４にそれぞれ対応して設けられており、同期信号に同期させてラッチ回路Ｄ０１、Ｄ０４、Ｄ３１、Ｄ３３およびＤ３５のそれぞれの出力データをラッチする。
【００８７】
注目ドット用ラッチ回路ｘは、注目ドットに関する注目ドット画像データＤＸ₁を保持する。ラッチ回路Ｄ１０、Ｄ１２、Ｄ１４、Ｄ２１およびＤ２４は、ラッチ回路Ｄ０２、Ｄ０５、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ２０およびＤ２３にそれぞれ対応して設けられており、ラッチ回路Ｄ０２、Ｄ０５、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ２０およびＤ２３のそれぞれの出力データを同期信号に同期させてラッチする。ラッチ回路Ｄ１１、Ｄ１３、Ｄ１５、Ｄ２２およびＤ２５は、ラッチ回路Ｄ１０、Ｄ１２、Ｄ１４、Ｄ２１およびＤ２４にそれぞれ対応して設けられており、ラッチ回路Ｄ１０、Ｄ１２、Ｄ１４、Ｄ２１およびＤ２４のそれぞれの出力データをラッチする。
【００８８】
ここで、注目ドット用ラッチ回路ｘに対応する注目ドットの周囲には、複数ドット領域ＡＲ０〜ＡＲ３という都合４つの領域が定義されている。すなわち、注目ドットの周囲に存在する２４ドットは、６ドットを１グループとして４つの領域に割り当てられている。具体的には、複数ドット領域ＡＲ０には、ラッチ回路Ｄ００〜Ｄ０５に対応する６ドットが割り当てられている。これらの複数ドット領域ＡＲ０〜ＡＲ３のそれぞれは、主走査方向および副走査方向に広がりを持つ領域である。
【００８９】
複数ドット領域ＡＲ１には、ラッチ回路Ｄ１０〜Ｄ１５に対応する６ドットが割り当てられている。複数ドット領域ＡＲ２には、ラッチ回路Ｄ２０〜Ｄ２５に対応する６ドットが割り当てられている。最後に、複数ドット領域ＡＲ３には、ラッチ回路Ｄ３０〜Ｄ３５に対応する６ドットが割り当てられている。
【００９０】
判断部６００は、上述した各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を、複数ドット領域ＡＲ０〜ＡＲ３という領域単位で判断し、その判断結果を変換テーブルコードＣＤ₁（図８（ａ）参照）として出力する。具体的には、判断部６００は、複数ドット領域ＡＲ０内のラッチ回路Ｄ００〜Ｄ０５にそれぞれ保持されている６つの画像データのうち、「１」の画像データ（ドット有り）が少なくとも一つあるか否かを判断する。同様にして、判断部６００は、複数ドット領域ＡＲ１〜ＡＲ３にそれぞれ保持されている６つの画像データのうち、「１」の画像データ（ドット有り）が少なくとも一つあるか否かをそれぞれの領域について判断する。
【００９１】
また、判断部６００は、図８（ａ）に示したように、複数ドット領域ＡＲ０〜ＡＲ３についての判断結果を受けて、変換テーブルコードＣＤ₁を決定する。具体的には、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「０」である場合、すなわち、注目ドットの周囲にドットが存在しない場合、判断部６００は、変換テーブルコードＣＤ₁＝０とする。
【００９２】
また、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「１」である場合、判断部６００は、変換テーブルコードＣＤ₁＝１とする。また、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「２」である場合、判断部６００は、変換テーブルコードＣＤ₁＝２とする。
【００９３】
また、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「３」である場合、判断部６００は、変換テーブルコードＣＤ₁＝３とする。最後に、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「４」である場合、すなわち、注目ドットの周囲（複数ドット領域ＡＲ０〜ＡＲ３）にドットが存在する場合、判断部６００は、変換テーブルコードＣＤ₁＝４とする。さらに、判断部６００は、後述する位相信号ＰＨ₁を出力する。
【００９４】
また、記憶部７００は、図８（ａ）に示した変換テーブルＴ₁を記憶する。この変換テーブルＴ₁は、注目ドット用ラッチ回路ｘに保持されている注目ドット画像データＤＸ₁のレベルを、変換テーブルコードＣＤ₁に対応付けられた倍率で変換するためのテーブルである。図８（ｂ）には、変換テーブルＴ₁をグラグ化したグラフＧ₁が図示されている。図７に戻り、変換部８００は、変換テーブルコードＣＤ₁および変換テーブルＴ₁を参照して、注目ドット画像データＤＸ₁（２ビット）のレベルを変換し、これを注目ドット画像データＤＸ₁’（３ビット）に変換する。
【００９５】
つぎに、上述した実施の形態３の動作について説明する。図７に示したディザ処理が施された２ビットの画像データＤＡは、同期信号に同期して、１ライン単位で、ラッチ回路Ｄ３４に順次ラッチされるとともに、１ラインバッファＬ₀に順次保持される。つぎの同期タイミングでは、１ラインバッファＬ₀の出力データがラッチ回路Ｄ３２にラッチされるとともに、１ラインバッファＬ₁に保持される。
【００９６】
つぎの同期タイミングでは、１ラインバッファＬ₁の出力データがラッチ回路Ｄ３０にラッチされるとともに、２ビット／１ビット変換部５００により２ビット／１ビット変換された後、１ビットのデータとして１ラインバッファＬ₂に保持される。つぎの同期タイミングでは、１ラインバッファＬ₂の出力データが、ラッチ回路Ｄ０３にラッチされるとともに、１ラインバッファＬ₃に保持される。ここで、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットである場合、２ビット／１ビット変換部５００からのデータは、「０」である。一方、１ラインバッファＬ₁からの出力データに対応するドットが空白ドットでない場合、２ビット／１ビット変換部５００からのデータは、「１」である。
【００９７】
そして、つぎの同期タイミングでは、１ラインバッファＬ₃の出力データがラッチ回路Ｄ００にラッチされる。以後、同期信号に同期して、ラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４にそれぞれラッチされたデータは、ラッチ回路Ｄ０１、Ｄ０４、Ｄ３１、Ｄ３３およびＤ３５→ラッチ回路Ｄ０２、Ｄ０５、注目ドット用ラッチ回路ｘ、ラッチ回路Ｄ２０およびＤ２３→ラッチ回路Ｄ１０、Ｄ１２、Ｄ１４、Ｄ２１およびＤ２４→ラッチ回路Ｄ１１、Ｄ１３、Ｄ１５、Ｄ２２およびＤ２５という具合に順次シフトされる。
【００９８】
一連のシフト動作中においては、ラッチ回路Ｄ００、Ｄ０３、Ｄ３０、Ｄ３２およびＤ３４、ラッチ回路Ｄ０１、Ｄ０４、Ｄ３１、Ｄ３３およびＤ３５、ラッチ回路Ｄ０２、Ｄ０５、ラッチ回路Ｄ２０およびＤ２３、ラッチ回路Ｄ１０、Ｄ１２、Ｄ１４、Ｄ２１およびＤ２４、ならびにラッチ回路Ｄ１１、Ｄ１３、Ｄ１５、Ｄ２２およびＤ２５のそれぞれの出力データは、判断部６００に入力される。また、注目ドット用ラッチ回路ｘの出力データは、変換部８００に入力される。
【００９９】
判断部６００は、上述した注目ドット用ラッチ回路ｘ以外の各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を、複数ドット領域ＡＲ０〜ＡＲ３という領域単位で判断する。つぎに、判断部６００は、図８（ａ）に示したように、複数ドット領域ＡＲ０〜ＡＲ３についての判断結果を受けて、変換テーブルコードＣＤ₁を決定する。ここで、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「０」である場合、すなわち、注目ドットの周囲にドットが存在しない場合、判断部６００は、変換テーブルコードＣＤ₁＝０とする。
【０１００】
また、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「１」である場合、判断部６００は、変換テーブルコードＣＤ₁＝１とする。同様にして、複数ドット領域ＡＲ０〜ＡＲ３のうち、「１」の画像データ（ドット有り）が少なくとも一つ存在する複数ドット領域の数（エリア数）が「４」である場合、判断部６００は、変換テーブルコードＣＤ₁＝４とする。この場合には、変換テーブルコードＣＤ₁＝０であるものとする。
【０１０１】
この変換テーブルコードＣＤ₁（＝０）が変換部８００に入力されると、変換部８００は、記憶部７００から図８（ａ）に示した変換テーブルＴ₁を読み出し、変換テーブルコードＣＤ₁＝０に対応する部分を認識する。すなわち、この場合には、つぎのように、注目ドット画像データＤＸ₁（２ビット）は、注目ドット画像データＤＸ₁’（３ビット）にレベル変換（濃度補正）される。
【０１０２】
注目ドット画像データＤＸ₁＝０→注目ドット画像データＤＸ₁’＝０
注目ドット画像データＤＸ₁＝１→注目ドット画像データＤＸ₁’＝４
注目ドット画像データＤＸ₁＝２→注目ドット画像データＤＸ₁’＝６
注目ドット画像データＤＸ₁＝３→注目ドット画像データＤＸ₁’＝７
【０１０３】
そして、注目ドット画像データＤＸ₁’は、濃度補正された状態で記録媒体に書き込まれる。ここで、図７に示したラッチ回路Ｄ１４に保持された画像データが「０」である場合、判断部６００は、「０」の位相信号ＰＨ₁を出力する。この位相信号ＰＨ₁が「０」である場合、図９（ａ）（モード”０”、右モード）に示したように、センタから左側に注目ドットのドット幅が成長する。なお、位相信号ＰＨ₁が「１」である場合、図９（ａ）、図１０（ａ）および（ｂ）（モード”１”、左モード）に示したように、センタで２ドットがつながる。したがって、注目ドットは、自然な感じでドット形成される。
【０１０４】
また、実施の形態３では、図８（ａ）および（ｂ）に示したように、変換テーブルコードＣＤ₁＝０の場合、注目ドットの周囲にドットが存在しないため、注目ドット画像データＤＸ₁は、強めにレベル変換される。また、変換テーブルコードＣＤ₁＝１〜３の場合、注目ドット画像データＤＸ₁は、リニアにレベル変換される。
【０１０５】
さらに、変換テーブルコードＣＤ₁＝４の場合、注目ドットの周囲領域に必ずドットが存在しているため、注目ドット画像データＤＸ₁は、弱めにレベル変換される。なお、ディザ処理において、集中型の場合には、変換テーブルコードＣＤ₁＝０〜３が参照され、分散型の場合には、変換テーブルコードＣＤ₁＝４が参照される。従って、実施の形態３では、記録媒体に対して、ディザタイプに応じた最適な書き込みを行うためのレベル変換が可能となる。
【０１０６】
以上説明したように、実施の形態３によれば、判断部６００の判断結果に基づいて、変換部８００で注目ドットのレベル変換を行うようにしたので、高解像ドットにおいても、注目ドットの周囲の状況に応じて最適なドット再現を実現することができる。
【０１０７】
（実施の形態４）
さて、前述した実施の形態１では、図３に示した処理部を用いた例について説明したが、上記処理部に代えて、図１１に示した構成の処理部を用いてもよい。以下においては、この場合を実施の形態４として説明する。この図において、画像データＤＡは、２ビットの重みを持っており、ディザ処理が施されたデータである。この画像データＤＡの解像度は、一例として、主走査方向１２００ｄｐｉ、副走査方向６００ｄｐｉである。
【０１０８】
シリアル／パラレル変換部９００は、２ビットの画像データＤＡをシリアル／パラレル変換することにより、２ドット単位の画像データＤＡ’に変換する。つまり、画像データＤＡ’は、２ドットを１組としたデータである。すなわち、シリアル／パラレル変換部９００は、主走査方向１２００ｄｐｉ、副走査方向６００ｄｐｉの画像データＤＡを、主走査方向６００ｄｐｉ、副走査方向６００ｄｐｉの画像データＤＡ’に変換する。１ラインバッファＬ₀は、１ライン分の画像データＤＡ’を一時的に保持するバッファである。１ラインバッファＬ₁は、上記１ラインバッファＬ₀からの１ライン分遅れた画像データＤＡ’を一時的に保持するバッファである。
【０１０９】
ラッチ回路Ｄ００〜Ｄ０２は、シリアル／パラレル変換部９００、１ラインバッファＬ₀および１ラインバッファＬ₁にそれぞれ対応して設けられており、同期信号に同期させて、シリアル／パラレル変換部９００、１ラインバッファＬ₀および１ラインバッファＬ₁のそれぞれの出力データをラッチする。ラッチ回路Ｄ１０、注目ドット用ラッチ回路ｘおよびラッチ回路Ｄ１２は、ラッチ回路Ｄ００〜Ｄ０２にそれぞれ対応して設けられており、同期信号に同期させて、ラッチ回路Ｄ００〜Ｄ０２のそれぞれの出力データをラッチする。注目ドット用ラッチ回路ｘは、注目ドットに関する注目ドット画像データＤＸ₂を保持する。
【０１１０】
ここで、注目ドット用ラッチ回路ｘに対応する注目ドットの周囲には、２ドットを１組とする、都合８組のドットが存在している。これらのドットおよび注目ドットは、シリアル／パラレル変換部９００により、主走査方向および副走査方向の解像度が同一とされている。ラッチ回路Ｄ２０、Ｄ２１およびＤ２２は、ラッチ回路Ｄ１０、注目ドット用ラッチ回路ｘおよびラッチ回路Ｄ１２にそれぞれ対応して設けられており、ラッチ回路Ｄ１０、注目ドット用ラッチ回路ｘおよびラッチ回路Ｄ１２のそれぞれの出力データを保持する。
【０１１１】
判断部１０００は、上述した各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を判断し、その判断結果を変換テーブルコードＣＤ₂（図１２（ａ）参照）として出力する。具体的には、判断部１０００は、ラッチ回路Ｄ００〜Ｄ０２、Ｄ１０、Ｄ１２およびＤ２０〜Ｄ２２にそれぞれ保持されている６つの画像データのうち、「１」の画像データ（ドット有り）の個数（１データ個数）を判断する。つぎに、判断部１０００は、上記１データ個数に対応する変換テーブルコードＣＤ₂を出力する。
【０１１２】
また、記憶部１１００は、図１２（ａ）に示した変換テーブルＴ₂を記憶する。この変換テーブルＴ₂は、注目ドット用ラッチ回路ｘに保持されている注目ドット画像データＤＸ₂のレベルを、変換テーブルコードＣＤ₂に対応付けられた倍率で変換するためのテーブルである。図１２（ｂ）には、変換テーブルＴ₂をグラグ化したグラフＧ₂が図示されている。図１１に戻り、変換部１２００は、変換テーブルコードＣＤ₂および変換テーブルＴ₂を参照して、注目ドット画像データＤＸ₂（２ビット）のレベルを変換し、これを注目ドット画像データＤＸ₂（３ビット）に変換する。
【０１１３】
つぎに、上述した実施の形態４の動作について説明する。図１１に示したディザ処理が施された２ビットの画像データＤＡは、シリアル／パラレル変換部９００により画像データＤＡ’に変換される。これにより、画像データＤＡ’に対応するドットは、主走査方向および副走査方向の解像度が同一（６００ｄｐｉ）とされる。この画像データＤＡ’は、同期信号に同期して、１ライン単位で、ラッチ回路Ｄ００に順次ラッチされるとともに、１ラインバッファＬ₀に順次保持される。つぎの同期タイミングでは、１ラインバッファＬ₀の出力データがラッチ回路Ｄ０１にラッチされるとともに、１ラインバッファＬ₁に保持される。
【０１１４】
つぎの同期タイミングでは、１ラインバッファＬ₁の出力データがラッチ回路Ｄ０２にラッチされる。以後、同期信号に同期して、ラッチ回路Ｄ００〜Ｄ０２にそれぞれラッチされたデータは、ラッチ回路Ｄ１０、注目ドット用ラッチ回路ｘおよびラッチ回路Ｄ１２→ラッチ回路Ｄ２０〜Ｄ２２という具合に順次シフトされる。
【０１１５】
一連のシフト動作中においては、ラッチ回路Ｄ００〜Ｄ０２、ラッチ回路Ｄ１０、ラッチ回路Ｄ１２およびラッチ回路Ｄ２０〜Ｄ２２のそれぞれの出力データは、判断部１０００に入力される。また、注目ドット用ラッチ回路ｘの出力データは、変換部１２００に入力される。
【０１１６】
判断部１０００は、上述した注目ドット用ラッチ回路ｘ以外の各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を判断する。つぎに、判断部１０００は、図１２（ａ）に示したように、上記判断結果を受けて変換テーブルコードＣＤ₂を決定する。すなわち、判断部１０００は、ラッチ回路Ｄ００〜Ｄ０２、ラッチ回路Ｄ１０、ラッチ回路Ｄ１２およびラッチ回路Ｄ２０〜Ｄ２２のうち、「１」の画像データ（ドット有り）を保持するラッチ回路の個数が０である場合、すなわち、注目ドットの周囲にドットが存在しない場合、判断部１０００は、変換テーブルコードＣＤ₂＝０とする。
【０１１７】
また、ラッチ回路Ｄ００〜Ｄ０２、ラッチ回路Ｄ１０、ラッチ回路Ｄ１２およびラッチ回路Ｄ２０〜Ｄ２２のうち、「１」の画像データ（ドット有り）を保持するラッチ回路の個数が１である場合、判断部１０００は、変換テーブルコードＣＤ₂＝１とする。また、ラッチ回路Ｄ００〜Ｄ０２、ラッチ回路Ｄ１０、ラッチ回路Ｄ１２およびラッチ回路Ｄ２０〜Ｄ２２のうち、「１」の画像データ（ドット有り）を保持するラッチ回路の個数が２である場合、判断部１０００は、変換テーブルコードＣＤ₂＝２とする。
【０１１８】
以下同様にして、また、ラッチ回路Ｄ００〜Ｄ０２、ラッチ回路Ｄ１０、ラッチ回路Ｄ１２およびラッチ回路Ｄ２０〜Ｄ２２のうち、「１」の画像データ（ドット有り）を保持するラッチ回路の個数が８である場合、すなわち、判断部１０００は、変換テーブルコードＣＤ₂＝８とする。この場合には、変換テーブルコードＣＤ₂＝０であるものとする。
【０１１９】
この変換テーブルコードＣＤ₂（＝０）が変換部１２００に入力されると、変換部１２００は、記憶部１１００から図１２（ａ）に示した変換テーブルＴ₂を読み出し、変換テーブルコードＣＤ₂＝０に対応する部分を認識する。すなわち、この場合には、つぎのように、注目ドット画像データＤＸ₂（２ビット）は、注目ドット画像データＤＸ₂’（３ビット）にレベル変換（濃度補正）される。
【０１２０】
注目ドット画像データＤＸ₂＝０→注目ドット画像データＤＸ₂’＝０
注目ドット画像データＤＸ₂＝１→注目ドット画像データＤＸ₂’＝４
注目ドット画像データＤＸ₂＝２→注目ドット画像データＤＸ₂’＝５
注目ドット画像データＤＸ₂＝３→注目ドット画像データＤＸ₂’＝７
【０１２１】
そして、注目ドット画像データＤＸ₂’は、濃度補正された状態で記録媒体に書き込まれる。また、実施の形態４では、図１２（ａ）および（ｂ）に示したように、変換テーブルコードＣＤ₂＝０の場合、注目ドットの周囲にドットが存在しないため、注目ドット画像データＤＸ₂は、強めにレベル変換される。また、変換テーブルコードＣＤ₂＝１〜７の場合、注目ドット画像データＤＸ₂は、リニアにレベル変換される。
【０１２２】
さらに、変換テーブルコードＣＤ₂＝８の場合、注目ドットの周囲領域に必ずドットが存在しているため、注目ドット画像データＤＸ₂は、弱めにレベル変換される。なお、ディザ処理において、集中型の場合には、変換テーブルコードＣＤ₂＝１〜７が参照され、分散型の場合には、変換テーブルコードＣＤ₂＝８が参照される。従って、実施の形態４では、記録媒体に対して、ディザタイプに応じた最適な書き込みを行うためのレベル変換が可能となる。
【０１２３】
以上説明したように、実施の形態４によれば、判断部１０００の判断結果に基づいて、注目ドットのレベル変換を行うようにしたので、高解像ドットにおいても、注目ドットの周囲の状況に応じて最適なドット再現を実現することができる。
【０１２４】
（実施の形態５）
さて、前述した実施の形態１では、図３に示した処理部を用いた例について説明したが、上記処理部に代えて、図１４に示した構成の処理部を用いてもよい。以下においては、この場合を実施の形態５として説明する。
【０１２５】
図１３は、本発明の実施の形態５にかかるカラー画像形成装置に適用されるプリンタコントローラ１０１０の構成を示すブロック図である。このプリンタコントローラ１０１０は、パーソナルコンピュータ１０００とプリンタエンジン１０２０との間に介挿されており、パーソナルコンピュータ１０００からのコマンドおよびプリント用の画像データが入力され、上記コマンドに基づいて、画像データに後述するディザ処理を施したものをプリンタエンジン１０２０へ出力する機能を備えている。
【０１２６】
上記コマンドとしては、細線の画像データに対して細線用ディザ処理を施すラインコマンドと、イメージの画像データに対してイメージ用ディザ処理を施すイメージコマンドとがある。
【０１２７】
プリンタコントローラ１０１０において、パーソナルコンピュータインタフェース１０１１は、パーソナルコンピュータ１０００からのコマンドおよび画像データを入力するためのインタフェースである。ＣＰＵ（Central Processing Unit）１０１２は、各部を制御するものであり、ディザ処理制御等を行う。プリンタエンジンインタフェース１０１３は、ディザ処理が施された画像データをプリンタエンジン１０２０へ出力するためのインタフェースである。
【０１２８】
ＲＯＭ１０１４は、図２１に示した第１の細線用ディザしきい値マトリクス１３００、第２の細線用ディザしきい値マトリクス１３１０および第３の細線用ディザしきい値マトリクス１３２０ならびに図２２に示した第１のイメージ用ディザしきい値マトリクス１４００、第２のイメージ用ディザしきい値マトリクス１４１０および第３のイメージ用ディザしきい値マトリクス１４２０のデータを記憶する。
【０１２９】
第１の細線用ディザしきい値マトリクス１３００、第２の細線用ディザしきい値マトリクス１３１０および第３の細線用ディザしきい値マトリクス１３２０は、上述した細線コマンドが入力された場合に、細線の画像データに対してディザ処理を施す際に用いられる。
【０１３０】
第１のイメージ用ディザしきい値マトリクス１４００、第２のイメージ用ディザしきい値マトリクス１４１０および第３のイメージ用ディザしきい値マトリクス１４２０は、上述したイメージコマンドが入力された場合に、イメージの画像データに対してディザ処理を施す際に用いられる。図１３に戻り、フレームＲＡＭ１０１５は、パーソナルコンピュータ１０００からの画像データがビットマップ形式に展開されたビットマップデータを記憶する。バス１０１６は、プリンタコントローラ１０１０の各部を接続する。
【０１３１】
図１４は、本発明の実施の形態５にかかるカラー画像形成装置に適用される処理部の構成を示すブロック図であり、図１３に示したプリンタコントローラ１０１０およびプリンタエンジン１０２０を機能ブロック図化したものである。この図において、シリアルの画像データＤＳは、２ビットの重みを持っており、ディザ処理が施されたデータである。この画像データＤＳの解像度は、一例として、主走査方向１２００ｄｐｉ、副走査方向６００ｄｐｉである。
【０１３２】
シリアル／パラレル変換部１０３０は、２ビットの画像データＤＳをシリアル／パラレル変換することにより、２ライン分のパラレルの画像データＤＰに変換する。具体的には、図１５（ａ）〜（ｃ）に示したように、シリアル／パラレル変換部１０３０は、同期信号ＣＬＫの１ライン周期Ｔ_c 毎に２ライン分の画像データＤＳをパラレルの画像データＤＰに変換する。
【０１３３】
例えば、画像データＤＳ１（１ライン目）および画像データＤＳ２（２ライン目）は、パラレルの画像データＤＰ１（１ライン目）および画像データＤＰ２（２ライン目）に変換される。そして、つぎの１ライン周期Ｔ_c では、画像データＤＳ３（３ライン目）および画像データＤＳ４（４ライン目）は、パラレルの画像データＤＰ３（３ライン目）および画像データＤＰ４（４ライン目）に変換される。
【０１３４】
つまり、画像データＤＰは、２ドットを１組としたデータである。すなわち、シリアル／パラレル変換部１０３０は、主走査方向１２００ｄｐｉ、副走査方向６００ｄｐｉの画像データＤＳを、主走査方向６００ｄｐｉ、副走査方向６００ｄｐｉの画像データＤＰに変換する。図１４に戻り、１ラインバッファ１０４０は、１ライン分の画像データＤＰを一時的に保持するバッファである。１ラインバッファ１０５０も１ライン分の画像データＤＰを一時的に保持するバッファである。１ラインバッファ１０６０は、上記１ラインバッファ１０５０からの１ライン分遅れた画像データＤＰを一時的に保持するバッファである。
【０１３５】
シリアル／パラレル変換部１０３０からの画像データＤＰは、１ラインバッファ１０４０、１ラインバッファ１０５０および１ラインバッファ１０６０により５ライン分（シリアル／パラレル変換部１０３０からの２ライン分、１ラインバッファ１０４０からの１ライン分、１ラインバッファ１０５０からの１ライン分、１ラインバッファ１０６０からの１ライン分）の画像データＤＰとして、ＥＶＥＮ（偶数）処理部１０７０およびＯＤＤ（奇数）処理部１０８０へ出力される。ＯＤＤ処理部１０８０には、ＥＶＥＮ処理部１０７０に対して１ライン分遅れた画像データＤＰが入力される。
【０１３６】
ＥＶＥＮ処理部１０７０において、ダミーラッチ回路ＥＤＭ０、ラッチ回路ＥＤ０、ラッチ回路ＥＤ１およびラッチ回路ＥＤ２は、１ラインバッファ１０５０、１ラインバッファ１０４０およびシリアル／パラレル変換部１０３０に対応して設けられており、同期信号に同期させて画像データＤＰをそれぞれラッチする。
【０１３７】
ラッチ回路ＥＡ０、ラッチ回路ＥＡ３、ラッチ回路ＥＡ５およびラッチ回路ＥＣ０は、上述したダミーラッチ回路ＥＤＭ０、ラッチ回路ＥＤ０、ラッチ回路ＥＤ１およびラッチ回路ＥＤ２にそれぞれ対応して設けられており、同期信号に同期させて、ダミーラッチ回路ＥＤＭ０、ラッチ回路ＥＤ０、ラッチ回路ＥＤ１およびラッチ回路ＥＤ２のそれぞれの出力データをラッチする。
【０１３８】
ラッチ回路ＥＡ１、注目ドット用ラッチ回路Ｅ_x、ラッチ回路ＥＡ６およびラッチ回路ＥＣ１は、上述したラッチ回路ＥＡ０、ラッチ回路ＥＡ３、ラッチ回路ＥＡ５およびラッチ回路ＥＣ０に対応して設けられており、同期信号に対応させて、ラッチ回路ＥＡ０、ラッチ回路ＥＡ３、ラッチ回路ＥＡ５およびラッチ回路ＥＣ０のそれぞれの出力データをラッチする。
【０１３９】
ラッチ回路ＥＡ２、ラッチ回路ＥＡ４、ラッチ回路ＥＡ７およびラッチ回路ＥＣ２は、上述したラッチ回路ＥＡ１、注目ドット用ラッチ回路Ｅ_x、ラッチ回路ＥＡ６およびラッチ回路ＥＣ１に対応して設けられており、同期信号に同期させて、ラッチ回路ＥＡ１、注目ドット用ラッチ回路Ｅ_x、ラッチ回路ＥＡ６およびラッチ回路ＥＣ１のそれぞれの出力データをラッチする。注目ドット用ラッチ回路Ｅ_xは、注目ドットに関する注目ドット画像データＤＸ_Eを保持する。
【０１４０】
ラッチ回路ＥＢ０、ラッチ回路ＥＢ１、ラッチ回路ＥＢ２およびダミーラッチ回路ＥＤＭ１は、上述したラッチ回路ＥＡ２、ラッチ回路ＥＡ４、ラッチ回路ＥＡ７およびラッチ回路ＥＣ２に対応して設けられており、ラッチ回路ＥＡ２、ラッチ回路ＥＡ４、ラッチ回路ＥＡ７およびラッチ回路ＥＣ２のそれぞれの出力データをラッチする。
【０１４１】
ここで、注目ドット用ラッチ回路Ｅ_xに対応する注目ドットの周囲には、領域１０７１Ａ、領域１０７１Ｂ、領域１０７１Ｃおよび領域１０７１Ｄという都合４つの領域が定義されている。すなわち領域１０７１Ａには、ラッチ回路ＥＡ０〜ラッチ回路ＥＡ７が存在している。領域１０７１Ｂには、ラッチ回路ＥＢ０〜ラッチ回路ＥＢ２が存在している。領域１０７１Ｃには、ラッチ回路ＥＣ０〜ラッチ回路ＥＣ２が存在している。領域１０７１Ｄには、ラッチ回路ＥＤ０〜ラッチ回路ＥＤ２が存在している。
【０１４２】
変換部１０７２は、上述した各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況を把握し、記憶部１０９０に記憶された変換テーブルＴＴ₁ 〜ＴＴ₃ （図１７（ａ）、図１８（ａ）および図１９（ａ）参照）を後述する条件により選択し、注目ドット画像データＤＸ_E のレベルを変換し、これを注目ドット画像データＤＸ_E’として出力する。
【０１４３】
図１７（ａ）に示した変換テーブルＴＴ₁は、注目ドット用ラッチ回路Ｅ_x に保持されている注目ドット画像データＤＸ_Eのレベルを、変換テーブルコードＴＣに対応付けられた倍率で変換するためのテーブルである。図１７（ｂ）には、変換テーブルＴＴ₁をグラグ化したグラフＧＧ₁が図示されている。
【０１４４】
図１８（ａ）に示した変換テーブルＴＴ₂は、注目ドット用ラッチ回路Ｅ_x に保持されている注目ドット画像データＤＸ_Eのレベルを、変換テーブルコードＴＣに対応付けられた倍率で変換するためのテーブルである。図１８（ｂ）には、変換テーブルＴＴ₂をグラグ化したグラフＧＧ₂が図示されている。
【０１４５】
図１９（ａ）に示した変換テーブルＴＴ₃は、注目ドット用ラッチ回路Ｅ_x に保持されている注目ドット画像データＤＸ_Eのレベルを、変換テーブルコードＴＣに対応付けられた倍率で変換するためのテーブルである。図１９（ｂ）には、変換テーブルＴＴ₃をグラグ化したグラフＧＧ₃が図示されている。
【０１４６】
ＯＤＤ処理部１０８０において、ダミーラッチ回路ＯＤＭ０、ラッチ回路ＯＤ０、ラッチ回路ＯＤ１およびラッチ回路ＯＤ２は、１ラインバッファ１０５０、１ラインバッファ１０４０およびシリアル／パラレル変換部１０３０に対応して設けられており、同期信号に同期させて画像データＤＰをそれぞれラッチする。
【０１４７】
ラッチ回路ＯＡ０、ラッチ回路ＯＡ３、ラッチ回路ＯＡ５およびラッチ回路ＯＣ０は、上述したダミーラッチ回路ＯＤＭ０、ラッチ回路ＯＤ０、ラッチ回路ＯＤ１およびラッチ回路ＯＤ２にそれぞれ対応して設けられており、同期信号に同期させて、ダミーラッチ回路ＯＤＭ０、ラッチ回路ＯＤ０、ラッチ回路ＯＤ１およびラッチ回路ＯＤ２のそれぞれの出力データをラッチする。
【０１４８】
ラッチ回路ＯＡ１、注目ドット用ラッチ回路Ｏ_x、ラッチ回路ＯＡ６およびラッチ回路ＯＣ１は、上述したラッチ回路ＯＡ０、ラッチ回路ＯＡ３、ラッチ回路ＯＡ５およびラッチ回路ＯＣ０に対応して設けられており、同期信号に対応させて、ラッチ回路ＯＡ０、ラッチ回路ＯＡ３、ラッチ回路ＯＡ５およびラッチ回路ＯＣ０のそれぞれの出力データをラッチする。
【０１４９】
ラッチ回路ＯＡ２、ラッチ回路ＯＡ４、ラッチ回路ＯＡ７およびラッチ回路ＯＣ２は、上述したラッチ回路ＯＡ１、注目ドット用ラッチ回路Ｏ_x、ラッチ回路ＯＡ６およびラッチ回路ＯＣ１に対応して設けられており、同期信号に同期させて、ラッチ回路ＯＡ１、注目ドット用ラッチ回路Ｏ_x、ラッチ回路ＯＡ６およびラッチ回路ＯＣ１のそれぞれの出力データをラッチする。注目ドット用ラッチ回路Ｏ_xは、注目ドットに関する注目ドット画像データＤＸ_Oを保持する。
【０１５０】
ラッチ回路ＯＢ０、ラッチ回路ＯＢ１、ラッチ回路ＯＢ２およびダミーラッチ回路ＯＤＭ１は、上述したラッチ回路ＯＡ２、ラッチ回路ＯＡ４、ラッチ回路ＯＡ７およびラッチ回路ＯＣ２に対応して設けられており、ラッチ回路ＯＡ２、ラッチ回路ＯＡ４、ラッチ回路ＯＡ７およびラッチ回路ＯＣ２のそれぞれの出力データをラッチする。
【０１５１】
ここで、注目ドット用ラッチ回路Ｏ_xに対応する注目ドットの周囲には、領域１０８１Ａ、領域１０８１Ｂ、領域１０８１Ｃおよび領域１０８１Ｄという都合４つの領域が定義されている。すなわち領域１０８１Ａには、ラッチ回路ＯＡ０〜ラッチ回路ＯＡ７が存在している。領域１０８１Ｂには、ラッチ回路ＯＢ０〜ラッチ回路ＯＢ２が存在している。領域１０８１Ｃには、ラッチ回路ＯＣ０〜ラッチ回路ＯＣ２が存在している。領域１０８１Ｄには、ラッチ回路ＯＤ０〜ラッチ回路ＯＤ２が存在している。
【０１５２】
変換部１０７２は、上述した各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況を把握し、記憶部１０９０に記憶された変換テーブルＴＴ₁ 〜ＴＴ₃ （図１７（ａ）、図１８（ａ）および図１９（ａ）参照）を後述する条件により選択し、注目ドット画像データＤＸ_O のレベルを変換し、これを注目ドット画像データＤＸ_O’として出力する。
【０１５３】
ＬＤ（レーザダイオード）変調部１２００は、注目ドット画像データＤＸ_E’ および注目ドット画像データＤＸ_O’に対応させて、光書き込み時間幅、光パワー時間幅、光パワーの組み合わせに関して、書き込み用のレーザ光に変調をかける。
【０１５４】
図１６は、上述したＥＶＥＮ処理部１０７０およびＯＤＤ処理部１０８０における副走査方向の位置関係を模式的に表す図である。この図において、ＥＶＥＮドット参照領域１２１０は、ＥＶＥＮ処理部１０７０に対応しており、ＯＤＤドット参照領域１２２０は、ＯＤＤ処理部１０８０に対応している。
【０１５５】
また、注目ドット１２１０_xは、ＥＶＥＮ処理部１０７０における注目ドット用ラッチ回路Ｅ_xに対応しており、注目ドット１２２０_xは、ＯＤＤ処理部１０８０における注目ドット用ラッチ回路Ｏ_x に対応している。なお、実際には、ＥＶＥＮドット参照領域１２１０とＯＤＤドット参照領域１２２０とは、副走査方向において重なるが、理解を容易にするために、同図には、ＥＶＥＮドット参照領域１２１０に対してＯＤＤドット参照領域１２２０を主走査方向にずらした状態が図示されている。
【０１５６】
また、同図では、書き込みレーザ光のビーム数が２とされている。ここで、ＥＶＥＮドット参照領域１２１０においては、注目ドット１２１０_xの後続ライン数（同図では、３ライン目Ｌ₃ および４ライン目Ｌ₄ ）がビーム数２（の整数倍）と同数とされている。同様にして、ＯＤＤドット参照領域１２２０においても、注目ドット１２２０_xの後続ライン数（同図では、２ライン目Ｌ₂ および３ライン目Ｌ₃ ）がビーム数２（の整数倍）と同数とされている。
【０１５７】
したがって、ＥＶＥＮドット参照領域１２１０およびＯＤＤドット参照領域１２２０を組み合わせると、副走査方向において、１ライン目Ｌ₁ の注目ドット１２２０_x および２ライン目Ｌ₂ の注目ドット１２１０_x のペア、３ライン目Ｌ₃ の１２２０_x および４ライン目Ｌ４の注目ドット１２１０_x のペアという具合に２ライン毎の注目ドットの変換が可能になるため、１ラインバッファの使用を最小限にとどめることができる。
【０１５８】
つぎに、上述した実施の形態５の動作について説明する。図２０に示したステップＳＡ１では、ＣＰＵ１０１２（図１３参照）は、パーソナルコンピュータ１０００からのコマンド入力があるか否かを判断し、この判断結果が「Ｎｏ」である場合、同判断を繰り返す。ここで、コマンド入力があると、ＣＰＵ１０１２は、ステップＳＡ１の判断結果を「Ｙｅｓ」とする。
【０１５９】
ステップＳＡ２では、ＣＰＵ１０１２は、コマンドを解析する。ステップＳＡ３では、ＣＰＵ１０１２は、パーソナルコンピュータ１０００からの画像データをラスタライズし、ビットマップデータとしてフレームＲＡＭ１０１５に格納する。ステップＳＡ４では、ＣＰＵ１０１２は、上記コマンドがラインコマンドであるか否かを判断する。
【０１６０】
ここで、上記コマンドがラインコマンドである場合、ＣＰＵ１０１２は、ステップＳＡ４の判断結果を「Ｙｅｓ」とする。ステップＳＡ５では、ＣＰＵ１０１２は、図２１に示した第１の細線用ディザしきい値マトリクス１３００、第２の細線用ディザしきい値マトリクス１３１０および第３の細線用ディザしきい値マトリクス１３２０を用いて前述したビットマップデータに対してディザ処理を実行する。
【０１６１】
一方、コマンドがイメージコマンドである場合、ＣＰＵ１０１２は、ステップＳＡ４の判断結果を「Ｎｏ」とする。ステップＳＡ７では、ＣＰＵ１０１２は、図２２に示した第１のイメージ用ディザしきい値マトリクス１４００、第２のイメージ用ディザしきい値マトリクス１４１０および第３のイメージ用ディザしきい値マトリクス１４２０を用いて前述したビットマップデータに対してディザ処理を実行する。
【０１６２】
ここで、ディザ処理において、ビットマップデータの元の画像の階調数は、４９階調である。また、ビットマップデータの多値数は２ビットで表現され、第１レベル〜第３レベルまである。階調０の場合、全てのドットが０とされる。細線に関するライン用ディザ処理では、階調１および２の場合には、全てのドットが第１レベルとされる。階調３〜２５の場合には、対応するドットが第２レベルとされる。階調２６〜４８の場合には、対応するドットが第３レベルとされる。
【０１６３】
一方、イメージ用ディザ処理において、左上から２、２のドットは、階調１の場合、第１レベル、階調２の場合、第２レベルとされ、階調３の場合、第３レベルとされる。同様に、左上から４、４のドットは、階調４の場合、第１レベルとされ、階調５の場合、第２レベルとされ、階調６〜階調４８の場合、第３レベルとされる。
【０１６４】
ステップＳＡ６では、ディザ処理が施された２ビットの画像データＤＳがプリンタエンジン１０２０にデータ転送される。これにより、図１４に示した２ライン分の画像データＤＳは、同期信号に同期して、シリアル／パラレル変換部１０３０によりパラレルの画像データＤＰに変換される。画像データＤＰは、同期信号に同期して１ラインバッファ１０４０、１ラインバッファ１０５０、１ラインバッファ１０６０に格納され、５ライン分のデータとしてＥＶＥＮ処理部１０７０およびＯＤＤ処理部１０８０のそれぞれの初段のラッチ回路にラッチされる。
【０１６５】
すなわち、ＥＶＥＮ処理部１０７０において、１ライン目の画像データＤＰは、ラッチ回路ＥＤ１にラッチされる。２ライン目の画像データＤＰは、ラッチ回路ＥＤ２にラッチされる。３ライン目の画像データＤＰ（１ラインバッファ１０４０の出力データ）は、ラッチ回路ＥＤ０にラッチされる。４ライン目の画像データＤＰ（１ラインバッファ１０５０の出力データ）は、ダミーラッチ回路ＥＤＭ０にラッチされる。
【０１６６】
一方、ＯＤＤ処理部１０８０において、１ライン目の画像データＤＰは、ラッチ回路ＯＤ２にラッチされる。３ライン目の画像データＤＰ（１ラインバッファ１０４０の出力データ）は、ラッチ回路ＯＤ１にラッチされる。４ライン目の画像データＤＰ（１ラインバッファ１０５０の出力データ）は、ラッチ回路ＯＤ０にラッチされる。５ライン目の画像データＤＰ（１ラインバッファ１０６０の出力データ）は、ダミーラッチ回路ＯＤＭ０にラッチされる。
【０１６７】
以後、ＥＶＥＮ処理部１０７０においては、同期信号に同期して、ラッチ回路ＥＤ１、ラッチ回路ＥＤ２、ラッチ回路ＥＤ０およびダミーラッチ回路ＥＤＭ０にそれぞれラッチされたデータは、ラッチ回路ＥＡ５、ラッチ回路ＥＣ０、ラッチ回路ＥＡ３およびラッチ回路ＥＡ０→ラッチ回路ＥＡ６、ラッチ回路ＥＣ１、注目ドット用ラッチ回路Ｅ_xおよびラッチ回路ＥＡ１→ラッチ回路ＥＡ７、ラッチ回路ＥＣ２、ラッチ回路ＥＡ４およびラッチ回路ＥＡ２→ラッチ回路ＥＢ２、ダミーラッチ回路ＥＤＭ１、ラッチ回路ＥＢ１およびラッチ回路ＥＢ０という具合に順次、同図右方向にシフトされる。
【０１６８】
一方、ＯＤＤ処理部１０８０においては、上述したＥＶＥＮ処理部１０７０より１ライン分遅れたデータが、同期信号に同期して順次、同図方向にシフトされる。すなわち、ラッチ回路ＯＤ１、ラッチ回路ＯＤ２、ラッチ回路ＯＤ０およびダミーラッチ回路ＯＤＭ０にそれぞれラッチされたデータは、ラッチ回路ＯＡ５、ラッチ回路ＯＣ０、ラッチ回路ＯＡ３およびラッチ回路ＯＡ０→ラッチ回路ＯＡ６、ラッチ回路ＯＣ１、注目ドット用ラッチ回路Ｏ_xおよびラッチ回路ＯＡ１→ラッチ回路ＯＡ７、ラッチ回路ＯＣ２、ラッチ回路ＯＡ４およびラッチ回路ＯＡ２→ラッチ回路ＯＢ２、ダミーラッチ回路ＯＤＭ１、ラッチ回路ＯＢ１およびラッチ回路ＯＢ０という具合に順次、同図右方向にシフトされる。
【０１６９】
また、ＥＶＥＮ処理部１０７０における一連のシフト動作中においては、領域１０７１Ａ、１０７１Ｂ、１０７１Ｃおよび１０７１Ｄにそれぞれ存在するラッチ回路の出力データが変換部１０７２に入力される。これにより、変換部１０７２は、上述した注目ドット用ラッチ回路Ｅ_x以外の各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を、領域１０７１Ａ〜１０７１Ｄという領域単位で、つぎの＜条件Ａ＞または＜条件Ｂ＞に基づいて判断する。
【０１７０】
＜条件Ａ＞注目ドット用ラッチ回路Ｅ_xからの注目ドット画像データＤＸ_E が０である場合
・領域１０７１Ａ〜１０７１Ｄを使用する。
・領域１０７１Ａにおいてドット（注目ドットを除く）が存在するか否かというつぎの状態（１）または状態（２）を判断する。
（１）出力データ＝０（空白）
（２）出力データ＝１〜３（ドット有り）
・以下の＜ケース１＞および＜ケース２＞を判断する。
＜ケース１＞ラッチ回路ＥＡ４の出力データ≠０、かつ領域１０７１Ａにおけるラッチ回路ＥＡ４以外のラッチ回路の出力データ＝０、かつ領域１０７１Ｂにおける全ての出力データ＝０（空白）
＜ケース２＞ラッチ回路ＥＡ６の出力データ≠０、かつ領域１０７１Ａにおけるラッチ回路ＥＡ６以外のラッチ回路の出力データ＝０、かつ領域１０７１Ｃにおける全ての出力データ＝０（空白）、かつ領域１０７１Ｄにおける全ての出力データ＝０（空白）
【０１７１】
＜条件Ｂ＞注目ドット用ラッチ回路Ｅ_xからの注目ドット画像データＤＸ_E が０でない場合
・領域１０７１Ａを使用する。
・領域１０７１Ａにおいてドット（注目ドットを除く）が存在しない（出力データ＝０、空白）、存在する（出力データ＝１または２、ＨＡＬＦ）、存在する（出力データ＝３、ＦＵＬＬ）というつぎの状態（１）、状態（２）または状態（３）を判断する。
（１）出力データ＝０（空白）
（２）出力データ＝１または２（ハーフドット有り（ＨＡＬＦ））
（３）出力データ＝３（フルドット有り（ＦＵＬＬ））
・以下の＜ケース１＞〜＜ケース３＞を判断する。
＜ケース１＞領域１０７１Ａにおける出力データ（注目ドットを除く）の全てが０（空白）
＜ケース２＞領域１０７１Ａにおける出力データの全てが０ではなく、出力データ＝１または２のハーフドットを含む
＜ケース３＞領域１０７１Ａにおける出力データの全てが０ではなく、出力データ＝３のフルドットを含む
【０１７２】
つぎに、変換部１０７２は、上述した＜条件Ａ＞、＜条件Ｂ＞の＜ケース１＞〜＜ケース３＞に応じて、注目ドット画像データＤＸ_E のレベル変換に用いるテーブルを選択する。具体的には、＜ケース１＞の場合には、図１７（ａ）に示した変換テーブルＴＴ₁ に基づいて、注目ドット画像データＤＸ_E を注目ドット画像データＤＸ_E’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。
【０１７３】
また、＜ケース２＞の場合には、変換部１０７２は、図１８（ａ）に示した変換テーブルＴＴ₂ に基づいて、注目ドット画像データＤＸ_E を注目ドット画像データＤＸ_E’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。また、＜ケース３＞の場合には、変換部１０７２は、図１９（ａ）に示した変換テーブルＴＴ₃ に基づいて、注目ドット画像データＤＸ_E を注目ドット画像データＤＸ_E’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。
【０１７４】
一方、ＯＤＤ処理部１０８０の変換部１０８２も、上述した変換部１０７２と同様の動作を行う。すなわち、変換部１０８２は、上述した注目ドット用ラッチ回路Ｏ_x以外の各ラッチ回路の画像データを参照することで、注目ドットの周囲の状況（ドットの有無等）を、領域１０８１Ａ〜１０８１Ｄという領域単位で、つぎの＜条件Ａ＞または＜条件Ｂ＞に基づいて判断する。
【０１７５】
＜条件Ａ＞注目ドット用ラッチ回路Ｏ_xからの注目ドット画像データＤＸ_O が０である場合
・領域１０８１Ａ〜１０８１Ｄを使用する。
・領域１０８１Ａにおいてドット（注目ドットを除く）が存在するか否かというつぎの状態（１）または状態（２）を判断する。
（１）出力データ＝０（空白）
（２）出力データ＝１〜３（ドット有り）
・以下の＜ケース１＞および＜ケース２＞を判断する。
＜ケース１＞ラッチ回路ＯＡ４の出力データ≠０、かつ領域１０８１Ａにおけるラッチ回路ＯＡ４以外のラッチ回路の出力データ＝０、かつ領域１０８１Ｂにおける全ての出力データ＝０（空白）
＜ケース２＞ラッチ回路ＯＡ６の出力データ≠０、かつ領域１０８１Ａにおけるラッチ回路ＯＡ６以外のラッチ回路の出力データ＝０、かつ領域１０８１Ｃにおける全ての出力データ＝０（空白）、かつ領域１０８１Ｄにおける全ての出力データ＝０（空白）
【０１７６】
＜条件Ｂ＞注目ドット用ラッチ回路Ｏ_xからの注目ドット画像データＤＸ_O が０でない場合
・領域１０８１Ａを使用する。
・領域１０８１Ａにおいてドット（注目ドットを除く）が存在しない（出力データ＝０、空白）、存在する（出力データ＝１または２、ＨＡＬＦ）、存在する（出力データ＝３、ＦＵＬＬ）というつぎの状態（１）、状態（２）または状態（３）を判断する。
（１）出力データ＝０（空白）
（２）出力データ＝１または２（ハーフドット有り（ＨＡＬＦ））
（３）出力データ＝３（フルドット有り（ＦＵＬＬ））
・以下の＜ケース１＞〜＜ケース３＞を判断する。
＜ケース１＞領域１０８１Ａにおける出力データ（注目ドットを除く）の全てが０（空白）
＜ケース２＞領域１０８１Ａにおける出力データの全てが０ではなく、出力データ＝１または２のハーフドットを含む
＜ケース３＞領域１０８１Ａにおける出力データの全てが０ではなく、出力データ＝３のフルドットを含む
【０１７７】
なお、上述した＜条件Ａ＞および＜条件Ｂ＞においては、２ビットで表現される出力データの場合について説明したが、１ビット表現、４ビット表現であってもよい。
【０１７８】
つぎに、変換部１０８２は、上述した＜条件Ａ＞、＜条件Ｂ＞の＜ケース１＞〜＜ケース３＞に応じて、注目ドット画像データＤＸ_O のレベル変換に用いるテーブルを選択する。具体的には、＜ケース１＞の場合には、図１７（ａ）に示した変換テーブルＴＴ₁ に基づいて、注目ドット画像データＤＸ_O を注目ドット画像データＤＸ_O’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。
【０１７９】
また、＜ケース２＞の場合には、変換部１０８２は、図１８（ａ）に示した変換テーブルＴＴ₂ に基づいて、注目ドット画像データＤＸ_O を注目ドット画像データＤＸ_O’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。また、＜ケース３＞の場合には、変換部１０８２は、図１９（ａ）に示した変換テーブルＴＴ₃ に基づいて、注目ドット画像データＤＸ_O を注目ドット画像データＤＸ_O’にレベル変換（濃度補正）し、これをＬＤ変調部１２００へ出力する。
【０１８０】
そして、ＬＤ変調部１２００は、注目ドット画像データＤＸ_E’および注目ドット画像データＤＸ_O’に対応させて、光書き込み時間幅、光パワー時間幅、光パワーの組み合わせに関して、書き込み用のレーザ光に変調をかける。これにより、注目ドット画像データＤＸ_E’および注目ドット画像データＤＸ_O’は、濃度補正された状態で記録媒体に書き込まれる。
【０１８１】
以上説明したように、実施の形態５によれば、注目ドットに対する隣接領域（領域１０７１Ａ等）および複数の領域（領域１０７１Ｂ、領域１０７１Ｃ等）における周囲ドットの状態に応じて、注目ドットのレベル変換を行うようにしたので高解像ドットであっても、周囲状況に応じて最適なドット再現を実現することができる。
【０１８２】
また、実施の形態５によれば、隣接領域（領域１０７１Ａ等）における周囲ドットのレベル状態に応じて、変換テーブル（変換テーブルＴＴ₁、ＴＴ₂、ＴＴ₃）を切り替えるようにしたので、階調処理に対応した最適なドット再現を実現することができる。
【０１８３】
また、実施の形態５によれば、周囲ドット＝有の数が０である場合のレベル変換と、該数が０以外である場合のレベル変換とを分けて実行するようにしたので、双方の場合を一括管理する場合に比べて、管理に必要なメモリ領域を削減することができる。
【０１８４】
【発明の効果】
以上説明したように、本発明にかかる画像形成装置（請求項１）によれば、検出手段の検出結果に基づいて、検出された領域の数が少ないほど注目ドット画像データの濃度を濃くするようにしたので、高解像ドットにおいても、注目ドット画像データの周囲の状況に応じて最適なドット再現を実現することができるという効果を奏する。
【０１９０】
また、本発明にかかる画像形成装置（請求項２）によれば、主走査方向および副走査方法に広がりを持つ検出領域としたので、注目ドット画像データに対する周囲（広範囲）の影響を注目ドット画像データの濃度補正に反映させることができるという効果を奏する。
【０１９１】
また、本発明にかかる画像形成装置（請求項３）によれば、複数の検出領域を主走査方向および副走査方向に広がりを持つ領域に存在させるようにしたので、注目ドット画像データに対する周囲のドットの影響度合いを注目ドット画像データの濃度補正に反映させることができるという効果を奏する。
【０１９２】
また、本発明にかかる画像形成装置（請求項４）によれば、検出した領域の数と濃度の値との関係に基づいて濃度補正するようにしたので、自動的に最適な濃度補正を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の形態１にかかるカラー画像形成装置の機構部の構成を示す図である。
【図２】図１に示したカラー画像形成装置の一部を拡大して示す図である。
【図３】図１に示したカラー画像形成装置に適用される処理部の構成を示すブロック図である。
【図４】同実施の形態１の動作を説明する図である。
【図５】本発明の実施の形態２にかかるカラー画像形成装置に適用される処理部の構成を示すブロック図である。
【図６】同実施の形態２の動作を説明する図である。
【図７】本発明の実施の形態３にかかるカラー画像形成装置に適用される処理部の構成を示すブロック図である。
【図８】同実施の形態３にかかるカラー画像形成装置に適用される変換テーブルＴ₁およびそのグラフＧ₁を示す図である。
【図９】同実施の形態３の動作を説明する図である。
【図１０】同実施の形態３の動作を説明する図である。
【図１１】本発明の実施の形態４にかかるカラー画像形成装置に適用される処理部の構成を示すブロック図である。
【図１２】同実施の形態４にかかるカラー画像形成装置に適用される変換テーブルＴ₂およびそのグラフＧ₂を示す図である。
【図１３】本発明の実施の形態５にかかるカラー画像形成装置に適用されるプリンタコントローラ１０１０の構成を示すブロック図である。
【図１４】同実施の形態５にかかるカラー画像形成装置に適用される処理部の構成を示すブロック図である。
【図１５】同実施の形態５の動作を説明する図である。
【図１６】図１４に示したＥＶＥＮ処理部１０７０およびＯＤＤ処理部１０８０における副走査方向の位置関係を模式的に表す図である。
【図１７】同実施の形態５にかかるカラー画像形成装置に適用される変換テーブルＴＴ₁およびそのグラフＧＧ₁を示す図である。
【図１８】同実施の形態５にかかるカラー画像形成装置に適用される変換テーブルＴＴ₂およびそのグラフＧＧ₂を示す図である。
【図１９】同実施の形態５にかかるカラー画像形成装置に適用される変換テーブルＴＴ₃およびそのグラフＧＧ₃を示す図である。
【図２０】同実施の形態５の動作を説明するフローチャートである。
【図２１】同実施の形態５にかかるカラー画像形成装置に適用される第１の細線用ディザしきい値マトリクス１３００、第２の細線用ディザしきい値マトリクス１３１０および第３の細線用ディザしきい値マトリクス１３２０を示す図である。
【図２２】同実施の形態５にかかるカラー画像形成装置に適用される第１のイメージ用ディザしきい値マトリクス１４００、第２のイメージ用ディザしきい値マトリクス１４１０および第３のイメージ用ディザしきい値マトリクス１４２０を示す図である。
【符号の説明】
１００４ビット／１ビット変換部
２００判断部
３００記憶部
４００加算部
５００２ビット／１ビット変換部
６００判断部
７００記憶部
８００変換部
９００シリアル／パラレル変換部
１０００判断部
１１００記憶部
１２００変換部
ｘ注目ドット用ラッチ回路
Ｄ００〜Ｄ４３ラッチ回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an image forming apparatus such as a copying machine, a printer, and a facsimile machine that modulates light or ion flow according to image data and irradiates a recording medium to form a dot image on the recording medium by electrophotography. More specifically, the present invention relates to an image forming apparatus that realizes optimum dot reproduction and improves highlight reproducibility.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in an image forming apparatus, in order to reproduce gradations for vector-type image information, the image information is developed into image data (bitmap data), and this image data is read at a predetermined timing and γ for each dot. After correction (density correction), pseudo gradation processing such as dither processing is performed.
[0003]
For example, as described in Japanese Patent Laid-Open No. 3-80768, there is known an image forming apparatus that performs density correction on image data by a multi-value dither method in order to obtain a halftone image in image processing. This type of image forming apparatus includes a first correction unit that corrects density characteristics based on dither processing for multi-value image data, and multi-value for multi-value image data corrected by the first correction unit. Dither processing means for performing dither processing and second correction means for correcting density characteristics based on printer output characteristics for the multi-value dither data obtained by the dither processing means are provided, and various combinations of printer output characteristics are provided. It is easy to deal with. The image forming apparatus performs γ correction based on one γ characteristic.
[0004]
[Problems to be solved by the invention]
However, according to the above conventional technique, since γ correction is performed based on one γ characteristic, it cannot cope with various pseudo gradation processes. Therefore, the conventional techniques cannot reproduce the gradation of the image information faithfully, and it is difficult to realize optimum dot reproduction, and there is a problem that highlight reproducibility is low.
[0005]
  The present invention has been made in view of the above,Even with high resolution dots, depending on the ambient conditionsAn object of the present invention is to provide an image forming apparatus capable of realizing optimum dot reproduction and improving highlight reproducibility.
[0006]
[Means for Solving the Problems]
  In order to achieve the above object, an image forming apparatus according to claim 1 is provided on a recording medium according to image data.imageIn the image forming apparatus for formingimage dataFeatured dot out ofOf image dataSurroundingsMultipleDetection areaAnd show dot presenceSurrounding dotsOf the area containing image dataDetecting means for detecting the number;The smaller the number of areas detected, the moreAttention dotCorrection means for increasing the density of image dataIt is equipped with.
[0017]
  According to the image forming apparatus of the present invention,,Based on the detection result of the detection means,The smaller the number of detected areas,Attention dotIncrease the density of image dataBecause of this, even in high resolution dots, attention dotsimage dataIt is possible to realize optimal dot reproduction according to the surrounding conditions.
[0018]
  Claims2In the image forming apparatus according to the first aspect, one detection area is an area having a spread in the main scanning direction and the sub-scanning direction.
[0019]
  According to the image forming apparatus of the present invention, since the detection area is wide in the main scanning direction and the sub-scanning method,image dataFocus on the influence of the surrounding (wide range) on the dotimage dataofDensity correctionCan be reflected.
[0020]
  Further, in the image forming apparatus according to claim 3, the plurality of detection areas are areas that spread in the main scanning direction and the sub-scanning direction.Existenceis doing.
[0021]
  According to the image forming apparatus of the present invention, the plurality of detection areas are formed into areas that expand in the main scanning direction and the sub-scanning direction.ExistenceBecause we tried to let the attention dotimage dataThe degree of influence of surrounding dots on the attention dotimage dataofDensity correctionCan be reflected.
[0022]
  In the image forming apparatus according to claim 4,Relationship between the number of detected areas and the concentration valueStorage means for storingMorePrepared,The correction unit corrects the density based on the relationship between the number of the detected areas and the density value stored in the storage unit.Is.
[0023]
  According to the image forming apparatus of the present invention,Density correction based on the relationship between the number of detected areas and the density valueSo that automaticallyDensity correctionIt can be performed.
[0040]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a case where the image forming apparatus of the present invention is applied to a color image forming apparatus will be described in detail as Embodiments 1 to 4 with reference to the drawings.
[0041]
(Embodiment 1)
FIG. 1 is a diagram illustrating a configuration of a mechanism unit of the color image forming apparatus according to the first embodiment. In this figure, reference numeral 1 denotes a flexible belt-like light body which is an image carrier (recording medium), and the belt-like light body 1 is installed between rotation rollers 2 and 3, and each rotation thereof. The rollers 2 and 3 are driven to rotate clockwise. Reference numeral 4 denotes a charging member 4 as a charging means, and reference numeral 5 denotes a laser writing system unit 5 as an image exposure means. Reference numerals 6 to 9 denote developing devices as developing means, each of which accommodates a specific color toner.
[0042]
The laser writing system unit 5 is housed in a holding housing having a slit-shaped exposure opening on the upper surface and is incorporated in the apparatus main body. As the laser writing system unit 5, a unit in which the light emitting unit and the convergent light transmission body are integrated may be used. The charging member 4 and the cleaning device 15 are provided to face the rotating roller 2 out of the two rotating rollers 2 and 3 on which the belt-shaped light body 1 is installed.
[0043]
Each of the developing devices 6 to 9 stores, for example, yellow, magenta, cyan, and black toners, and includes a phenomenon sleeve that approaches or contacts the belt-like photoreceptor 1 at a predetermined position. It has a function to visualize the above latent image by a non-contact phenomenon method or a contact phenomenon method. Reference numeral 10 denotes an intermediate transfer belt which is a transfer image carrier (recording medium). The intermediate transfer belt 10 is provided between the rotation rollers 11 and 12 and is rotated counterclockwise by the drive of the bias roller 13. The
[0044]
The belt-like photoreceptor 1 and the intermediate transfer belt 10 are in contact with the rotating roller 3, and a first visible image on the belt-like photoreceptor 1 is transferred by a bias roller 13 provided in the intermediate transfer belt 10. The image is transferred onto the intermediate transfer belt 10. Then, by repeating the same process, the second, third, and fourth visible images are superimposed on the intermediate transfer belt 10 and transferred so as not to cause positional deviation.
[0045]
The transfer roller 14 is provided so as to be in contact with and away from the intermediate transfer belt 10. Reference numeral 15 denotes a cleaning device for the belt-like photoreceptor 1, and 16 denotes a cleaning device for the intermediate transfer belt 10. A blade 16 </ b> A of the cleaning device 16 is maintained at a position close to and away from the surface of the intermediate transfer belt 10 during image formation. Only during cleaning after transfer, it is pressed against the surface of the intermediate transfer belt 10 as shown in the figure.
[0046]
The color image forming process by the color image forming apparatus is performed as follows, for example. First, the formation of a multicolor image according to the first embodiment is performed according to the following image forming system. For example, in an image reading apparatus (not shown), data obtained by a color image data input unit (scanner) that scans an original document with an image sensor is arithmetically processed by an image data processing unit to obtain image data (multi-value bitmap data). The image data is temporarily stored in the image memory.
[0047]
Thereafter, the image data stored in the image memory is read out at the time of image formation and is input to the color image forming apparatus shown in FIG. That is, image data (color signal) output from an image reading apparatus separate from the color image forming apparatus (printer) is supplied to a laser writing system unit 5 via a printer controller, an engine γ correction unit, and a writing unit described later. In the laser writing system unit 5, the following operation is performed.
[0048]
First, a laser beam modulated in accordance with image data is generated from a semiconductor laser (not shown), the laser beam is deflected and scanned by a polygon mirror 5B rotated by a drive motor 5A, passes through an fθ lens 5C, and then mirror 5D. Thus, the light path is bent, the charge is removed by the charge removing lamp 21 in advance, and the belt member 1 is uniformly charged by the charging member 4 and is exposed on the peripheral surface to form an electrostatic latent image.
[0049]
Here, the image pattern to be exposed is a single-color image pattern when a desired full-color image is color-separated into yellow, magenta, cyan, and black. Each electrostatic latent image formed on the belt-like photosensitive member 1 is developed in order by each of the yellow, magenta, cyan, and black developing devices 6 to 9 constituting the rotary developing unit to be visualized as a single color. After being converted into a single color image (dot image), the image is transferred onto the intermediate transfer belt 10 that rotates counterclockwise while being in contact with the belt-shaped photoconductor 1 and superimposed.
[0050]
The yellow, magenta, cyan, and black images superimposed on the intermediate transfer belt 10 are transferred by the transfer roller 14 to the transfer paper conveyed from the paper supply table 17 to the transfer unit via the paper supply roller 18 and the registration roller 19. The After the transfer is completed, the transfer paper is fixed by the fixing device 20 to complete a full color image. The intermediate transfer belt 10 and the belt-like photoreceptor 1 are seamless.
[0051]
FIG. 2 is an enlarged view showing a part of the color image forming apparatus shown in FIG. There are six marks 41A to 41F at the end of the intermediate transfer belt 10, and writing of the first color is started by detecting an arbitrary mark (for example, 41A) by the mark detection sensor 40. When 41A is detected, writing of the second color is started.
[0052]
At this time, the marks 41B to 41F cannot be used as the write timing by managing the number of marks, and the corresponding signal from the mark detection sensor 40 is masked. A P sensor 22, which is an optical sensor for detecting the toner amount (image density) on the belt-like photosensitive member 1, is provided slightly upstream from the portion in contact with the intermediate transfer belt 10 on the belt-like photosensitive member 1. Yes. The P sensor 22 may be provided at a position where the image density on the intermediate transfer belt 10 can be detected.
[0053]
FIG. 3 is a block diagram showing a configuration of a processing unit applied to the color image forming apparatus shown in FIG. In this figure, image data D has 4-bit weights and has been subjected to multilevel dither processing. 1 line buffer L₀Is a buffer that temporarily holds image data D for one line. 1 line buffer L₁Is the one line buffer L₀Is a buffer that temporarily holds image data D delayed by one line from
[0054]
The 4-bit / 1-bit conversion unit 100 includes a 1-line buffer L₁And 1 line buffer L₂1 line buffer L₁The image data D having a 4-bit weight held in (1) is converted into data having a 1-bit weight. Specifically, the 4-bit / 1-bit conversion unit 100 converts the image data D into 1-bit “0” data if all the bits of the image data D having a 4-bit weight are “0”. If any bit of the image data D is “1”, the image data D is converted into 1-bit “1” data. That is, the data from the 4-bit / 1-bit conversion unit 100 is data indicating whether image data is written.
[0055]
1 line buffer L₂Is a buffer that temporarily holds data having a 1-bit weight converted by the 4-bit / 1-bit conversion unit 100. 1 line buffer L_ThreeIs one line buffer L₂This is a buffer that temporarily holds the data held in. The latch circuits D04 to D44 are composed of one line buffer L_Three~ 1 line buffer L₀And one line buffer L provided corresponding to the input line._Three~ L₀Output data and image data D of the input line are latched in synchronization with the synchronization signal.
[0056]
The latch circuits D00 to D40 are provided corresponding to the above-described latch circuits D04 to D44, and latch output data of the latch circuits D04 to D44 in synchronization with the synchronization signal. The latch circuits D01 and D11, the target dot latch circuit x, and the latch circuits D31 and D41 are provided corresponding to the latch circuits D00 to D40, respectively, and the outputs of the latch circuits D00 to D40 are synchronized with the synchronization signal. Latch data.
[0057]
The attention dot latch circuit x holds image data related to the attention dot. The latch circuits D02 to D42 are provided corresponding to the latch circuits D01 and D11 and the target dot latch circuits x, D31 and D41. The latch circuits D01 and D11, the target dot latch circuit x and the latch circuits D31 and D41 are provided. Each of the output data is latched in synchronization with the synchronization signal. The latch circuits D03 to D43 are provided corresponding to the latch circuits D02 to D42, and latch the output data of the latch circuits D02 to D42.
[0058]
The determination unit 200 refers to the image data (the surroundings corresponding to the target dot (dots in the main scanning direction and the sub-scanning direction)) of each latch circuit described above, and determines the situation (the presence or absence of dots, etc.) around the target dot. Then, the determination result is output as an addition on / off signal b or an emphasis signal c, where the addition on / off b is applied to the noticed dot image data d from the noticed dot latch circuit x in the adder 400 described later. This signal indicates whether or not the addition value m (arbitrary value) is to be added.When adding, the addition on / off b = “1”, and when not adding, the addition on / off b = “0”. Become.
[0059]
In addition, the determination unit 200 includes the presence and number of all output data from the latch circuits D40, D30, D20, D10, D00, D43, D33, D23, D13, D03, D00, D01, D02, D40, D41, and D42. If all the output data are all “0”, the enhancement signal c of “1” is output. In other cases, the determination unit 200 sets the enhancement signal c to “0”. The adding unit 400 adds the addition value m (arbitrary value) stored in the storage unit 300 to the target dot image data d of the target dot latch circuit x under the conditions described later. Details of the operation of the adder 400 will be described later.
[0060]
Next, the operation of the first embodiment will be described. The 4-bit image data D on which the multi-value dither processing shown in FIG. 3 has been performed is sequentially latched by the latch circuit D44 in units of one line in synchronism with the synchronization signal, and the one-line buffer L₀Are held sequentially. At the next synchronization timing, one line buffer L₀Output data is latched by the latch circuit D34, and the 1-line buffer L₁Retained.
[0061]
At the next synchronization timing, one line buffer L₁Output data is latched in the latch circuit D24 and converted into 4 bits / 1 bit by the 4 bit / 1 bit conversion unit 100, and then 1 line buffer L as 1 bit data.₂Retained. Here, one line buffer L₁When the dot corresponding to the output data from is a blank dot, the data from the 4-bit / 1-bit conversion unit 100 is “0”. On the other hand, 1 line buffer L₁When the dot corresponding to the output data from is not a blank dot, the data from the 4-bit / 1-bit conversion unit 100 is “1”.
[0062]
At the next synchronization timing, one line buffer L₂Output data is latched by the latch circuit D14, and the 1-line buffer L_ThreeRetained. At the next synchronization timing, one line buffer L_ThreeOutput data is held in the latch circuit D04. Thereafter, the data latched in the latch circuits D04 to D44 in synchronism with the synchronization signal are latch circuits D00 to D40 → latch circuits D01 and D11, the target dot latch circuit x, latch circuits D31 and D41 → latch circuit D02, respectively. ... D42 → Latch circuits D03 to D43 are sequentially shifted.
[0063]
During a series of shift operations, the output data of the latch circuits D04 to D44, D00 to D40, D01, D11, D31, D41, D02 to D42, and D03 to D43 are input to the determination unit 200. Further, the output data of the target dot latch circuit x is input to the adder 400.
[0064]
When the target dot image data d of the target dot latch circuit x is “0” and satisfies the following <Condition 1> or <Condition 2>, the determination unit 200 sets the addition on / off b to “1”.
<Condition 1>
-The output data of the latch circuit D22 is not "0"
-All output data of the latch circuits D10 to D13, D30 to D33, D20, and D23 around the target dot latch circuit x are "0".
<Condition 2>
・ Do not satisfy <Condition 1>
-The latch circuit D11 is not "0"
All the output data of the latch circuits D00 to D02, D10, D12, D20, D22, and D30 to D32 around the target dot latch circuit x are “0”.
[0065]
<Condition 1> and <Condition 2> are satisfied when the target dot is a dot that exists independently in at least the main scanning direction and the sub-scanning direction. Here, assuming that <Condition 1> or <Condition 2> is satisfied, the determination unit 200 outputs the addition ON / OFF b of “1” to the addition unit 400. At this time, the determination unit 200 determines that the phase signal S is “0”.₂Is output to a writing unit (not shown). As a result, the adding unit 400 adds the addition value m (in this case, “32”) stored in the storage unit 300 and the target dot image data d held in the target dot latch circuit x. That is, the target dot image data d is density-corrected by the added value m (= “32”). Then, the target dot is written on the recording medium with the density corrected.
[0066]
Where the phase signal S₂Is “0”, as shown in FIG. 4A (mode “0”, right mode), the dot width of the target dot grows to the left from the center, and two dots are connected at the center. Therefore, the attention dot is emphasized with a natural feeling.
[0067]
When the above <Condition 1> and <Condition 2> are not satisfied, the addition on / off b is “0”, and the phase signal S₂Is set to “1”, and the above-described density correction by the addition value m is not performed. Therefore, in this case, the determination unit 200 converts the target dot image data d from the target dot image data d from the target dot latch circuit x to the 8-bit write data S without correcting the density.₁Is output to a writing unit (not shown). As a result, the target dot is written on the recording medium without density correction.
[0068]
Where the phase signal S₂Is “1”, as shown in FIG. 4B (mode “1”, left mode), the dot width of the dot of interest grows from the center to the right side, and two dots are connected at the center. Therefore, the attention dot is emphasized with a natural feeling. When <Condition 1> described above is satisfied, dot formation is performed with the addition value m added to the target dot image data d corresponding to a single dot (target dot) as shown in FIG. 4C. Is done.
[0069]
Further, when all output data from the latch circuits D40, D30, D20, D10, D00, D43, D33, D23, D13, D03, D00, D01, D02, D40, D41, D42 are all “0”, That is, when at least one of the adjacent dots of the target dot in the main scanning direction includes a blank dot, the determination unit 200 outputs the enhancement signal c of “1” to the addition unit 400. At this time, the determination unit 200 determines that the phase signal S is “0”.₂Is output to a writing unit (not shown). As a result, as shown in FIG. 4D, the dot formation phase shifts to the opposite side of the blank dot adjacent to the target dot, so that optimum dot reproduction is possible according to the situation around the target dot. It becomes.
[0070]
Here, when there is output data of the target dot latch circuit x (with dots), when there is output data of each of the latch circuits D20 and D22 adjacent to the target dot latch circuit x (with dots), or latch When there is output data from the circuit D22 (with dots), dots are written in the left mode described above. When there is output data of the latch circuit D20 (with dots), dots are written in the right mode described above. Thereby, since two dots are connected, dots are formed with a natural feeling.
[0071]
(Embodiment 2)
In the first embodiment described above, the example using the processing unit illustrated in FIG. 3 has been described. However, a processing unit having the configuration illustrated in FIG. 5 may be used instead of the processing unit. Hereinafter, this case will be described as a second embodiment. In FIG. 5, parts corresponding to the parts in FIG. In the figure, the latch circuits D04 to D44, D40 to D43 and the 1 line buffer L shown in FIG.₀It is set as the structure which is not provided. In the figure, one line buffer L_Three~ 1 line buffer L₁The output data and the image data D are latched by the latch circuits D00 to D30, and the output data of the target dot latch circuit x is output to both the determination unit 200 and the addition unit 400. It has become so.
[0072]
Next, the operation of the second embodiment will be described. The 4-bit image data D on which the multi-value dither processing shown in FIG. 5 has been performed is sequentially latched by the latch circuit D34 on a line-by-line basis in synchronization with the synchronization signal, and also the 1-line buffer L₁Are held sequentially. At the next synchronization timing, one line buffer L₁Output data is latched in the latch circuit D24 and converted into 4 bits / 1 bit by the 4 bit / 1 bit conversion unit 100, then the 1 line buffer L is obtained as 1 bit data.₂Retained.
[0073]
At the next synchronization timing, one line buffer L₂Output data is latched by the latch circuit D14 and the 1-line buffer L_ThreeRetained. Here, one line buffer L₁When the dot corresponding to the output data from is a blank dot, the data from the 4-bit / 1-bit conversion unit 100 is “0” as in the first embodiment. On the other hand, 1 line buffer L₁When the dot corresponding to the output data from is not a blank dot, the data from the 4-bit / 1-bit conversion unit 100 is “1”.
[0074]
At the next synchronization timing, one line buffer L_ThreeOutput data is latched by the latch circuit D00. Thereafter, as in the case of the first embodiment, the data latched in the latch circuits D00 to D30 in synchronization with the synchronization signal are latched by the latch circuits D01 and D11, the target dot latch circuit x and the latch circuit D31 → latch. The circuits are sequentially shifted from the circuits D02 to D32 to the latch circuits D03 to D33.
[0075]
During a series of shift operations, output data of the latch circuits D00 to D30, latch circuits D01, D11, D31, D02 to D32, and D03 to D33 are input to the determination unit 200. Further, the output data of the target dot latch circuit x is input to the determination unit 200 and the addition unit 400.
[0076]
When the output data of the target dot latch circuit x is “0” and the following <Condition 3> or <Condition 4> is satisfied, the determination unit 200 sets the addition on / off b to “1”.
<Condition 3>
-The output data of the latch circuit D22 is not "0"
-All output data of the latch circuits D10 to D13, D30 to D33, D20, and D23 around the target dot latch circuit x are "0".
<Condition 4>
・ Do not satisfy <Condition 3>
-The latch circuit D11 is not "0"
All the output data of the latch circuits D00 to D02, D10, D12, D20, D22, and D30 to D32 around the target dot latch circuit x are “0”.
[0077]
The above <Condition 3> and <Condition 4> are when the target dot is a dot that exists independently in at least the main scanning direction and the sub-scanning direction, and the dot at the shortest distance from the target dot is empty. It is filled. Here, assuming that <Condition 3> or <Condition 4> is satisfied, determination unit 200 outputs addition ON / OFF b of “1” to addition unit 400.
[0078]
At this time, the determination unit 200 determines that the phase signal S is “0”.₂Is output to a writing unit (not shown). As a result, the adding unit 400 adds the addition value m (in this case, “32”) stored in the storage unit 300 and the target dot image data d held in the target dot latch circuit x. That is, the target dot image data d is density-corrected by the added value m (= “32”). Then, the target dot is written on the recording medium with the density corrected.
[0079]
Where the phase signal S₂Is “0”, as shown in FIG. 6A (mode “0”, right mode), the dot width of the target dot grows to the left from the center, and two dots are connected at the center. Therefore, the attention dot is emphasized with a natural feeling.
[0080]
When the above <Condition 3> and <Condition 4> are not satisfied, the addition ON / OFF b is “0” and the phase signal S₂Is set to “1”, and the above-described density correction by the addition value m is not performed. Therefore, in this case, the determination unit 200 converts the target dot image data d from the target dot image data d from the target dot latch circuit x to the 8-bit write data S without correcting the density.₁Is output to a writing unit (not shown). As a result, the target dot is written on the recording medium without density correction.
[0081]
Where the phase signal S₂Is “1”, as shown in FIG. 6B (mode “1”, left mode), the dot width of the dot of interest grows from the center to the right side, and two dots are connected at the center. Therefore, the attention dot is emphasized with a natural feeling. When <Condition 3> described above is satisfied, dot formation is performed in a state where the added value m is added to the target dot image data d corresponding to the single dot (target dot) as shown in FIG. Is done.
[0082]
As described above, according to the first and second embodiments, the attention dot image data d corresponding to the attention dot is increased based on the situation around the attention dot. Optimal dot reproduction can be realized according to the situation, and highlight reproducibility can be improved.
[0083]
(Embodiment 3)
In the first embodiment described above, the example using the processing unit illustrated in FIG. 3 has been described. However, a processing unit having the configuration illustrated in FIG. 7 may be used instead of the processing unit. Hereinafter, this case will be described as a third embodiment. In this figure, the image data DA is data that has a 2-bit weight and has been subjected to dither processing. 1 line buffer L₀Is a buffer that temporarily holds image data DA for one line. 1 line buffer L₁Is the one line buffer L₀Is a buffer that temporarily holds image data DA delayed by one line from
[0084]
The 2-bit / 1-bit conversion unit 500 includes a 1-line buffer L₁And 1 line buffer L₂1 line buffer L₁The image data DA having a 2-bit weight held in (1) is converted into data having a 1-bit weight. Specifically, the 2-bit / 1-bit conversion unit 500 converts the image data DA into 1-bit “0” data if all bits of the image data DA having a 2-bit weight are “0”. If any bit of the image data DA is “1”, the image data DA is converted into 1-bit “1” data. That is, the data from the 2-bit / 1-bit conversion unit 500 is data indicating whether image data is written.
[0085]
1 line buffer L₂Is a buffer that temporarily holds data having a 1-bit weight converted by the 2-bit / 1-bit conversion unit 500. 1 line buffer L_ThreeIs one line buffer L₂This is a buffer that temporarily holds the data held in. The latch circuits D00, D03, D30, D32, and D34_Three~ 1 line buffer L₀And one line buffer L provided corresponding to the input line._Three~ L₀Output data and the image data DA of the input line are respectively latched in synchronization with a synchronizing signal.
[0086]
The latch circuits D01, D04, D31, D33, and D35 are provided corresponding to the above-described latch circuits D00, D03, D30, D32, and D34, respectively, and are synchronized with the synchronization signal to latch circuits D00, D03, D30. , D32 and D34 are latched. The latch circuits D02 and D05, the dot-of-interest latch circuit x, and the latch circuits D20 and D23 are provided corresponding to the latch circuits D00, D03, D30, D32, and D34, respectively, and are synchronized with the synchronization signal. , D04, D31, D33 and D35 are latched.
[0087]
The attention dot latch circuit x includes attention dot image data DX relating to the attention dot.₁Hold. The latch circuits D10, D12, D14, D21 and D24 are provided corresponding to the latch circuits D02 and D05, the target dot latch circuit x, and the latch circuits D20 and D23, respectively. The latch circuits D02, D05 and the target dot The output data of the latch circuit x and the latch circuits D20 and D23 are latched in synchronization with the synchronization signal. The latch circuits D11, D13, D15, D22 and D25 are provided corresponding to the latch circuits D10, D12, D14, D21 and D24, respectively, and the output data of the latch circuits D10, D12, D14, D21 and D24, respectively. Latch.
[0088]
Here, around the target dot corresponding to the target dot latch circuit x, four convenient areas of multiple dot areas AR0 to AR3 are defined. That is, the 24 dots existing around the target dot are assigned to four areas with 6 dots as one group. Specifically, 6 dots corresponding to the latch circuits D00 to D05 are assigned to the multiple dot area AR0. Each of the plurality of dot areas AR0 to AR3 is an area having a spread in the main scanning direction and the sub-scanning direction.
[0089]
6 dots corresponding to the latch circuits D10 to D15 are allocated to the multiple dot area AR1. Six dots corresponding to the latch circuits D20 to D25 are allocated to the multiple dot area AR2. Finally, 6 dots corresponding to the latch circuits D30 to D35 are allocated to the multiple dot area AR3.
[0090]
The determination unit 600 refers to the image data of each latch circuit described above to determine the situation around the target dot (the presence / absence of dots, etc.) in units of areas of a plurality of dot areas AR0 to AR3, and determines the determination result. Conversion table code CD₁(See FIG. 8A). Specifically, the determination unit 600 determines whether there is at least one “1” image data (with dots) among the six image data held in the latch circuits D00 to D05 in the multiple dot area AR0. Judge whether or not. Similarly, the determination unit 600 determines whether or not there is at least one “1” image data (with dots) among the six image data held in the plurality of dot areas AR1 to AR3, respectively. Judge about.
[0091]
Further, as shown in FIG. 8A, the determination unit 600 receives the determination result for the plurality of dot areas AR0 to AR3, and converts the conversion table code CD.₁To decide. Specifically, when the number of dot areas (number of areas) in which at least one image data (with dots) of “1” exists among the dot areas AR0 to AR3 is “0”, that is, attention If no dot exists around the dot, the determination unit 600 displays the conversion table code CD.₁= 0.
[0092]
If the number (number of areas) of the plurality of dot areas in which at least one image data (with dots) of “1” exists among the plurality of dot areas AR0 to AR3 is “1”, the determination unit 600 converts Table code CD₁= 1. If the number (area number) of the plurality of dot areas in which at least one image data (with dots) of “1” exists among the plurality of dot areas AR0 to AR3 is “2”, the determination unit 600 converts Table code CD₁= 2.
[0093]
If the number (number of areas) of the plurality of dot areas in which at least one image data (with dots) of “1” exists among the plurality of dot areas AR0 to AR3 is “3”, the determination unit 600 converts Table code CD₁= 3. Finally, among the plurality of dot areas AR0 to AR3, when the number of dot areas (number of areas) in which at least one image data (with dots) of “1” exists is “4”, that is, the dot of interest When there are dots in the periphery (multiple dot areas AR0 to AR3), the determination unit 600 displays the conversion table code CD.₁= 4. Further, the determination unit 600 outputs a phase signal PH described later.₁Is output.
[0094]
In addition, the storage unit 700 stores the conversion table T illustrated in FIG.₁Remember. This conversion table T₁Is the target dot image data DX held in the target dot latch circuit x.₁Level of conversion table code CD₁It is the table for converting with the magnification which is matched with. FIG. 8B shows the conversion table T.₁Graph G₁Is shown. Returning to FIG. 7, the conversion unit 800 converts the conversion table code CD.₁And conversion table T₁Referring to the attention dot image data DX₁The level of (2 bits) is converted, and this is converted into the target dot image data DX.₁Convert to '(3 bits).
[0095]
Next, the operation of the third embodiment described above will be described. The 2-bit image data DA that has been subjected to the dither processing shown in FIG. 7 is sequentially latched by the latch circuit D34 in units of one line in synchronism with the synchronization signal, and also the one-line buffer L₀Are held sequentially. At the next synchronization timing, one line buffer L₀Output data is latched by the latch circuit D32 and the 1-line buffer L₁Retained.
[0096]
At the next synchronization timing, one line buffer L₁Output data is latched in the latch circuit D30 and converted by the 2-bit / 1-bit conversion unit 500 into 2 bits / 1 bits, and then converted into 1-bit buffer L as 1-bit data.₂Retained. At the next synchronization timing, one line buffer L₂Output data is latched by the latch circuit D03 and the 1-line buffer L_ThreeRetained. Here, one line buffer L₁When the dot corresponding to the output data from is a blank dot, the data from the 2-bit / 1-bit conversion unit 500 is “0”. On the other hand, 1 line buffer L₁When the dot corresponding to the output data from is not a blank dot, the data from the 2-bit / 1-bit conversion unit 500 is “1”.
[0097]
At the next synchronization timing, one line buffer L_ThreeOutput data is latched by the latch circuit D00. Thereafter, the data latched in the latch circuits D00, D03, D30, D32 and D34 in synchronization with the synchronization signal are latched by the latch circuits D01, D04, D31, D33 and D35 → the latch circuits D02, D05, and the latch for the dot of interest. The circuit x, the latch circuits D20 and D23, the latch circuits D10, D12, D14, D21 and D24, and the latch circuits D11, D13, D15, D22 and D25 are sequentially shifted.
[0098]
During a series of shift operations, latch circuits D00, D03, D30, D32 and D34, latch circuits D01, D04, D31, D33 and D35, latch circuits D02 and D05, latch circuits D20 and D23, latch circuits D10, D12, Output data of D14, D21 and D24 and latch circuits D11, D13, D15, D22 and D25 are input to determination unit 600. The output data of the target dot latch circuit x is input to the conversion unit 800.
[0099]
The determination unit 600 refers to the image data of each latch circuit other than the above-described latch circuit for attention dot x, and thereby determines the situation (the presence or absence of dots, etc.) around the attention dot as an area unit of a plurality of dot areas AR0 to AR3. Judge with. Next, as shown in FIG. 8A, the determination unit 600 receives the determination results for the plurality of dot areas AR0 to AR3, and converts the conversion table code CD.₁To decide. Here, among the plurality of dot areas AR <b> 0 to AR <b> 3, when the number (area number) of the plurality of dot areas where at least one “1” image data (with dots) exists is “0”, that is, the dot of interest When there are no dots in the surrounding area, the determination unit 600 converts the conversion table code CD.₁= 0.
[0100]
If the number (number of areas) of the plurality of dot areas in which at least one image data (with dots) of “1” exists among the plurality of dot areas AR0 to AR3 is “1”, the determination unit 600 converts Table code CD₁= 1. Similarly, if the number of dot areas (number of areas) in which at least one image data (with dots) of “1” exists among the dot areas AR0 to AR3 is “4”, the determination unit 600 , Conversion table code CD₁= 4. In this case, conversion table code CD₁= 0.
[0101]
This conversion table code CD₁When (= 0) is input to the conversion unit 800, the conversion unit 800 stores the conversion table T illustrated in FIG.₁Is read and conversion table code CD₁The part corresponding to = 0 is recognized. That is, in this case, attention dot image data DX is as follows.₁(2 bits) is the target dot image data DX₁Level conversion (density correction) is performed to '(3 bits).
[0102]
Attention dot image data DX₁= 0 → attention dot image data DX₁‘= 0
Attention dot image data DX₁= 1 → attention dot image data DX₁'= 4
Attention dot image data DX₁= 2 → attention dot image data DX₁'= 6
Attention dot image data DX₁= 3 → Remarked dot image data DX₁’= 7
[0103]
And attention dot image data DX₁'Is written on the recording medium in a density-corrected state. Here, when the image data held in the latch circuit D14 illustrated in FIG. 7 is “0”, the determination unit 600 determines that the phase signal PH of “0”.₁Is output. This phase signal PH₁Is “0”, the dot width of the target dot grows from the center to the left as shown in FIG. 9A (mode “0”, right mode). The phase signal PH₁Is “1”, two dots are connected at the center as shown in FIGS. 9A, 10A and 10B (mode “1”, left mode). Therefore, the attention dot is formed with a natural feeling.
[0104]
In the third embodiment, as shown in FIGS. 8A and 8B, the conversion table code CD₁When = 0, there are no dots around the target dot, so the target dot image data DX₁Is level-converted stronger. Conversion table code CD₁= 1 to 3, attention dot image data DX₁Is level-converted linearly.
[0105]
Furthermore, conversion table code CD₁= 4, since there are always dots in the surrounding area of the target dot, the target dot image data DX₁Is level-converted weakly. In the dither processing, in the case of a centralized type, the conversion table code CD₁= 0 to 3 are referenced, and in the case of a distributed type, the conversion table code CD₁= 4 is referenced. Therefore, in the third embodiment, level conversion for optimal writing according to the dither type can be performed on the recording medium.
[0106]
As described above, according to the third embodiment, the level of the target dot is converted by the conversion unit 800 based on the determination result of the determination unit 600. Optimal dot reproduction can be realized according to the surrounding situation.
[0107]
(Embodiment 4)
In the above-described first embodiment, the example using the processing unit illustrated in FIG. 3 has been described. However, the processing unit having the configuration illustrated in FIG. 11 may be used instead of the processing unit. This case will be described below as a fourth embodiment. In this figure, the image data DA is data that has a 2-bit weight and has been subjected to dither processing. As an example, the resolution of the image data DA is 1200 dpi in the main scanning direction and 600 dpi in the sub-scanning direction.
[0108]
The serial / parallel converter 900 converts the 2-bit image data DA into 2-dot image data DA 'by serial / parallel conversion. That is, the image data DA 'is data in which 2 dots are set as one set. That is, the serial / parallel converter 900 converts the image data DA in the main scanning direction 1200 dpi and the sub-scanning direction 600 dpi into image data DA 'in the main scanning direction 600 dpi and the sub-scanning direction 600 dpi. 1 line buffer L₀Is a buffer that temporarily holds image data DA 'for one line. 1 line buffer L₁Is the one line buffer L₀Is a buffer that temporarily holds image data DA 'delayed by one line from
[0109]
The latch circuits D00 to D02 include a serial / parallel converter 900, a one-line buffer L₀And 1 line buffer L₁The serial / parallel converter 900 and the 1-line buffer L are synchronized with the synchronization signal.₀And 1 line buffer L₁Each output data is latched. The latch circuit D10, the target dot latch circuit x, and the latch circuit D12 are provided corresponding to the latch circuits D00 to D02, respectively, and latch output data of the latch circuits D00 to D02 in synchronization with the synchronization signal. To do. The attention dot latch circuit x includes attention dot image data DX relating to the attention dot.₂Hold.
[0110]
Here, there are 8 sets of dots, 2 dots as one set, around the target dot corresponding to the target dot latch circuit x. These dots and the target dot have the same resolution in the main scanning direction and the sub-scanning direction by the serial / parallel converter 900. The latch circuits D20, D21, and D22 are provided corresponding to the latch circuit D10, the target dot latch circuit x, and the latch circuit D12, respectively. Each of the latch circuit D10, the target dot latch circuit x, and the latch circuit D12 is provided. Holds output data.
[0111]
The determining unit 1000 determines the situation around the target dot (such as the presence or absence of a dot) by referring to the image data of each latch circuit described above, and the determination result is converted into the conversion table code CD.₂(See FIG. 12A). Specifically, the determination unit 1000 includes the number of image data “1” (with dots) among the six pieces of image data held in the latch circuits D00 to D02, D10, D12, and D20 to D22 (1). Determine the number of data). Next, the determination unit 1000 converts the conversion table code CD corresponding to the one data number.₂Is output.
[0112]
In addition, the storage unit 1100 stores the conversion table T illustrated in FIG.₂Remember. This conversion table T₂Is the target dot image data DX held in the target dot latch circuit x.₂Level of conversion table code CD₂It is the table for converting with the magnification which is matched with. FIG. 12B shows a conversion table T.₂Graph G₂Is shown. Returning to FIG. 11, the conversion unit 1200 converts the conversion table code CD.₂And conversion table T₂Referring to the attention dot image data DX₂The level of (2 bits) is converted, and this is converted into the target dot image data DX.₂Convert to (3 bits).
[0113]
Next, the operation of the above-described fourth embodiment will be described. The 2-bit image data DA subjected to the dither processing shown in FIG. 11 is converted into image data DA ′ by the serial / parallel converter 900. As a result, the dots corresponding to the image data DA 'have the same resolution (600 dpi) in the main scanning direction and the sub-scanning direction. The image data DA 'is sequentially latched by the latch circuit D00 in units of one line in synchronism with the synchronization signal, and at the same time the one line buffer L₀Are held sequentially. At the next synchronization timing, one line buffer L₀Output data is latched by the latch circuit D01 and the 1-line buffer L₁Retained.
[0114]
At the next synchronization timing, one line buffer L₁Are latched by the latch circuit D02. Thereafter, the data latched by the latch circuits D00 to D02 in synchronization with the synchronization signal is sequentially shifted in the order of the latch circuit D10, the target dot latch circuit x and the latch circuit D12 → the latch circuits D20 to D22.
[0115]
During a series of shift operations, the output data of the latch circuits D00 to D02, the latch circuit D10, the latch circuit D12, and the latch circuits D20 to D22 are input to the determination unit 1000. The output data of the target dot latch circuit x is input to the conversion unit 1200.
[0116]
The determination unit 1000 refers to the image data of each latch circuit other than the above-described target dot latch circuit x to determine the situation around the target dot (such as the presence or absence of a dot). Next, as shown in FIG. 12A, the determination unit 1000 receives the determination result and converts the conversion table code CD.₂To decide. That is, the determination unit 1000 has 0 latch circuits that hold “1” image data (with dots) among the latch circuits D00 to D02, the latch circuit D10, the latch circuit D12, and the latch circuits D20 to D22. In this case, that is, when there are no dots around the target dot, the determination unit 1000 converts the conversion table code CD.₂= 0.
[0117]
Further, when the number of latch circuits holding “1” image data (with dots) among the latch circuits D00 to D02, the latch circuit D10, the latch circuit D12, and the latch circuits D20 to D22 is 1, the determination unit 1000 Is the conversion table code CD₂= 1. Further, when the number of latch circuits holding “1” image data (with dots) among the latch circuits D00 to D02, the latch circuit D10, the latch circuit D12, and the latch circuits D20 to D22 is 2, the determination unit 1000 Is the conversion table code CD₂= 2.
[0118]
Similarly, among the latch circuits D00 to D02, the latch circuit D10, the latch circuit D12, and the latch circuits D20 to D22, the number of latch circuits that hold the image data “1” (with dots) is eight. In other words, the determination unit 1000 determines that the conversion table code CD₂= 8. In this case, conversion table code CD₂= 0.
[0119]
This conversion table code CD₂When (= 0) is input to the conversion unit 1200, the conversion unit 1200 converts the conversion table T illustrated in FIG.₂Is read and conversion table code CD₂The part corresponding to = 0 is recognized. That is, in this case, attention dot image data DX is as follows.₂(2 bits) is the target dot image data DX₂Level conversion (density correction) is performed to '(3 bits).
[0120]
Attention dot image data DX₂= 0 → attention dot image data DX₂‘= 0
Attention dot image data DX₂= 1 → attention dot image data DX₂'= 4
Attention dot image data DX₂= 2 → attention dot image data DX₂'= 5
Attention dot image data DX₂= 3 → Remarked dot image data DX₂’= 7
[0121]
And attention dot image data DX₂'Is written on the recording medium in a density-corrected state. In the fourth embodiment, as shown in FIGS. 12A and 12B, the conversion table code CD is used.₂When = 0, there are no dots around the target dot, so the target dot image data DX₂Is level-converted stronger. Conversion table code CD₂= 1 to 7: attention dot image data DX₂Is level-converted linearly.
[0122]
Furthermore, conversion table code CD₂= 8, since there is always a dot in the area around the target dot, the target dot image data DX₂Is level-converted weakly. In the dither processing, in the case of a centralized type, the conversion table code CD₂= 1 to 7 are referred, and in the case of the distributed type, the conversion table code CD₂= 8 is referenced. Therefore, in the fourth embodiment, level conversion for optimal writing according to the dither type can be performed on the recording medium.
[0123]
As described above, according to the fourth embodiment, since the level conversion of the target dot is performed based on the determination result of the determination unit 1000, even in the high resolution dot, the situation around the target dot is changed. Accordingly, optimal dot reproduction can be realized.
[0124]
(Embodiment 5)
In the first embodiment described above, the example using the processing unit illustrated in FIG. 3 has been described. However, a processing unit having the configuration illustrated in FIG. 14 may be used instead of the processing unit. This case will be described below as a fifth embodiment.
[0125]
FIG. 13 is a block diagram showing a configuration of a printer controller 1010 applied to the color image forming apparatus according to Embodiment 5 of the present invention. The printer controller 1010 is interposed between the personal computer 1000 and the printer engine 1020. The printer controller 1010 receives a command from the personal computer 1000 and image data for printing, and the image data will be described later based on the command. A function of outputting the dithered one to the printer engine 1020 is provided.
[0126]
The command includes a line command for performing thin line dither processing on thin line image data and an image command for performing image dither processing on image image data.
[0127]
In the printer controller 1010, a personal computer interface 1011 is an interface for inputting commands and image data from the personal computer 1000. A CPU (Central Processing Unit) 1012 controls each unit and performs dither processing control and the like. The printer engine interface 1013 is an interface for outputting the dithered image data to the printer engine 1020.
[0128]
The ROM 1014 includes the first thin line dither threshold matrix 1300, the second thin line dither threshold matrix 1310, the third thin line dither threshold matrix 1320 shown in FIG. 21, and the first thin line dither threshold matrix 1320 shown in FIG. Data of one image dither threshold matrix 1400, second image dither threshold matrix 1410, and third image dither threshold matrix 1420 is stored.
[0129]
The first thin line dither threshold value matrix 1300, the second thin line dither threshold value matrix 1310, and the third thin line dither threshold value matrix 1320 are displayed when the fine line command described above is input. This is used when dithering the image data.
[0130]
The first image dither threshold matrix 1400, the second image dither threshold matrix 1410, and the third image dither threshold matrix 1420 are displayed when the image command described above is input. This is used when dithering the image data. Returning to FIG. 13, the frame RAM 1015 stores bitmap data in which image data from the personal computer 1000 is expanded into a bitmap format. A bus 1016 connects each unit of the printer controller 1010.
[0131]
FIG. 14 is a block diagram illustrating a configuration of a processing unit applied to the color image forming apparatus according to the fifth embodiment of the present invention, and a functional block diagram of the printer controller 1010 and the printer engine 1020 illustrated in FIG. 13 is illustrated. Is. In this figure, serial image data DS has a 2-bit weight and is dithered. For example, the resolution of the image data DS is 1200 dpi in the main scanning direction and 600 dpi in the sub-scanning direction.
[0132]
The serial / parallel converter 1030 converts the 2-bit image data DS into serial image data DP for two lines by serial / parallel conversion. Specifically, as illustrated in FIGS. 15A to 15C, the serial / parallel converter 1030 performs one line cycle T of the synchronization signal CLK._c Every two lines of image data DS are converted into parallel image data DP.
[0133]
For example, the image data DS1 (first line) and the image data DS2 (second line) are converted into parallel image data DP1 (first line) and image data DP2 (second line). The next one line period T_c The image data DS3 (third line) and the image data DS4 (fourth line) are converted into parallel image data DP3 (third line) and image data DP4 (fourth line).
[0134]
That is, the image data DP is data in which 2 dots are set as one set. That is, the serial / parallel converter 1030 converts the image data DS in the main scanning direction 1200 dpi and the sub-scanning direction 600 dpi into image data DP in the main scanning direction 600 dpi and the sub-scanning direction 600 dpi. Returning to FIG. 14, the 1-line buffer 1040Is a buffer that temporarily holds image data DP for one line. A one-line buffer 1050 is also a buffer that temporarily holds image data DP for one line. 1 line buffer 10601 line buffer 1050Is a buffer that temporarily holds image data DP delayed by one line from
[0135]
Image data DP from the serial / parallel converter 1030 is equivalent to five lines (one line buffer 1040, two lines from the serial / parallel converter 1030, one line buffer 1050 and one line buffer 1060). Image data DP of one line, one line from the one-line buffer 1050, and one line from the one-line buffer 1060) is output to the EVEN (even) processing unit 1070 and the ODD (odd) processing unit 1080. The ODD processing unit 1080 receives image data DP delayed by one line with respect to the EVEN processing unit 1070.
[0136]
In the EVEN processing unit 1070, the dummy latch circuit EDM0, the latch circuit ED0, the latch circuit ED1, and the latch circuit ED2 are provided corresponding to the one-line buffer 1050, the one-line buffer 1040, and the serial / parallel conversion unit 1030, and the synchronization signal The image data DP is latched in synchronization with each other.
[0137]
The latch circuit EA0, latch circuit EA3, latch circuit EA5, and latch circuit EC0 are provided corresponding to the above-described dummy latch circuit EDM0, latch circuit ED0, latch circuit ED1, and latch circuit ED2, respectively, and are synchronized with the synchronization signal. The output data of the dummy latch circuit EDM0, the latch circuit ED0, the latch circuit ED1, and the latch circuit ED2 are latched.
[0138]
Latch circuit EA1, attention dot latch circuit E_xThe latch circuit EA6 and the latch circuit EC1 are provided corresponding to the above-described latch circuit EA0, latch circuit EA3, latch circuit EA5, and latch circuit EC0. The latch circuit EA0 and the latch circuit EA3 are associated with the synchronization signal. The output data of the latch circuit EA5 and the latch circuit EC0 are latched.
[0139]
The latch circuit EA2, the latch circuit EA4, the latch circuit EA7, and the latch circuit EC2 are the latch circuit EA1 and the dot-dot latch circuit E described above._xAre provided corresponding to the latch circuit EA6 and the latch circuit EC1, and in synchronization with the synchronization signal, the latch circuit EA1 and the target dot latch circuit E_xThe output data of the latch circuit EA6 and the latch circuit EC1 are latched. Attention dot latch circuit E_xIs the attention dot image data DX relating to the attention dot._EHold.
[0140]
The latch circuit EB0, latch circuit EB1, latch circuit EB2, and dummy latch circuit EDM1 are provided corresponding to the above-described latch circuit EA2, latch circuit EA4, latch circuit EA7, and latch circuit EC2, and the latch circuit EA2 and latch circuit EA4. The output data of the latch circuit EA7 and the latch circuit EC2 are latched.
[0141]
Here, the latch circuit E for the attention dot_xFour regions, an area 1071A, an area 1071B, an area 1071C, and an area 1071D, are defined around the attention dot corresponding to. That is, the latch circuit EA0 to latch circuit EA7 exist in the area 1071A. In the area 1071B, there are latch circuits EB0 to EB2. In the area 1071C, the latch circuits EC0 to EC2 exist. In the area 1071D, latch circuits ED0 to ED2 exist.
[0142]
The conversion unit 1072 refers to the image data of each latch circuit described above to grasp the situation around the target dot, and converts the conversion table TT stored in the storage unit 1090.₁ ~ TT_Three (See FIGS. 17 (a), 18 (a), and 19 (a))._E Is converted to the target dot image data DX_EIt outputs as'.
[0143]
Conversion table TT shown in FIG.₁Is a latch circuit E for the dot of interest_x Attention dot image data DX held in_EThis level is a table for converting the levels at a magnification associated with the conversion table code TC. FIG. 17B shows a conversion table TT.₁GG graphed from₁Is shown.
[0144]
Conversion table TT shown in FIG.₂Is a latch circuit E for the dot of interest_x Attention dot image data DX held in_EThis level is a table for converting the levels at a magnification associated with the conversion table code TC. FIG. 18B shows a conversion table TT.₂GG graphed from₂Is shown.
[0145]
Conversion table TT shown in FIG._ThreeIs a latch circuit E for the dot of interest_x Attention dot image data DX held in_EThis level is a table for converting the levels at a magnification associated with the conversion table code TC. FIG. 19B shows a conversion table TT._ThreeGG graphed from_ThreeIs shown.
[0146]
In the ODD processing unit 1080, the dummy latch circuit ODM0, the latch circuit OD0, the latch circuit OD1, and the latch circuit OD2 are provided corresponding to the 1-line buffer 1050, the 1-line buffer 1040, and the serial / parallel converter 1030, and the synchronization signal The image data DP is latched in synchronization with each other.
[0147]
The latch circuit OA0, latch circuit OA3, latch circuit OA5, and latch circuit OC0 are provided corresponding to the above-described dummy latch circuit ODM0, latch circuit OD0, latch circuit OD1, and latch circuit OD2, respectively, and are synchronized with the synchronization signal. The output data of the dummy latch circuit ODM0, the latch circuit OD0, the latch circuit OD1, and the latch circuit OD2 are latched.
[0148]
Latch circuit OA1, target dot latch circuit O_xThe latch circuit OA6 and the latch circuit OC1 are provided corresponding to the latch circuit OA0, the latch circuit OA3, the latch circuit OA5, and the latch circuit OC0 described above. The latch circuit OA0 and the latch circuit OA3 are associated with the synchronization signal. The output data of latch circuit OA5 and latch circuit OC0 are latched.
[0149]
The latch circuit OA2, the latch circuit OA4, the latch circuit OA7, and the latch circuit OC2 are the same as the above-described latch circuit OA1 and the target dot latch circuit O._xAre provided corresponding to the latch circuit OA6 and the latch circuit OC1, and in synchronization with the synchronization signal, the latch circuit OA1 and the target dot latch circuit O_xThe output data of latch circuit OA6 and latch circuit OC1 are latched. Attention dot latch circuit O_xIs the attention dot image data DX relating to the attention dot._OHold.
[0150]
The latch circuit OB0, the latch circuit OB1, the latch circuit OB2, and the dummy latch circuit ODM1 are provided corresponding to the above-described latch circuit OA2, latch circuit OA4, latch circuit OA7, and latch circuit OC2, and the latch circuit OA2 and latch circuit OA4. The output data of the latch circuit OA7 and the latch circuit OC2 are latched.
[0151]
Here, the latch circuit for the attention dot O_xAround the attention dot corresponding to, four convenient areas, area 1081A, area 1081B, area 1081C, and area 1081D, are defined. That is, the latch circuit OA0 to latch circuit OA7 exist in the area 1081A. In the area 1081B, the latch circuits OB0 to OB2 exist. In the area 1081C, the latch circuit OC0 to the latch circuit OC2 exist. In the area 1081D, there are latch circuits OD0 to OD2.
[0152]
The conversion unit 1072 refers to the image data of each latch circuit described above to grasp the situation around the target dot, and converts the conversion table TT stored in the storage unit 1090.₁ ~ TT_Three (See FIGS. 17 (a), 18 (a), and 19 (a))._O Is converted to the target dot image data DX_OIt outputs as'.
[0153]
The LD (laser diode) modulation unit 1200 uses the attention dot image data DX._E′ And attention dot image data DX_OCorresponding to ', the writing laser beam is modulated with respect to the combination of the optical writing time width, the optical power time width, and the optical power.
[0154]
FIG. 16 is a diagram schematically showing the positional relationship in the sub-scanning direction in the EVEN processing unit 1070 and the ODD processing unit 1080 described above. In this figure, an EVEN dot reference region 1210 corresponds to the EVEN processing unit 1070, and an ODD dot reference region 1220 corresponds to the ODD processing unit 1080.
[0155]
In addition, attention dot 1210_xIs the attention dot latch circuit E in the EVEN processing unit 1070._xThe dot of interest 1220_xIs a latch circuit for attention dot O in the ODD processing unit 1080._x It corresponds to. Actually, the EVEN dot reference area 1210 and the ODD dot reference area 1220 overlap in the sub-scanning direction. However, for the sake of easy understanding, FIG. A state in which the reference region 1220 is shifted in the main scanning direction is illustrated.
[0156]
In the figure, the number of writing laser beams is two. Here, in the EVEN dot reference region 1210, the attention dot 1210_xThe number of subsequent lines (in the figure, the third line L_Three And 4th line L_Four ) Is the same as the number of beams 2 (integer multiple). Similarly, in the ODD dot reference region 1220, the attention dot 1220_xThe number of subsequent lines (in the figure, the second line L₂ And 3rd line L_Three ) Is the same as the number of beams 2 (integer multiple).
[0157]
Therefore, when the EVEN dot reference area 1210 and the ODD dot reference area 1220 are combined, the first line L₁ The attention dot 1220_x And second line L₂ The attention dot 1210_x Pair, 3rd line L_Three Of 1220_x And the attention dot 1210 of the fourth line L4_x Since the target dot can be converted every two lines, such as a pair of, a one-line buffer can be used to a minimum.
[0158]
Next, the operation of the above-described fifth embodiment will be described. In step SA1 shown in FIG. 20, the CPU 1012 (see FIG. 13) determines whether or not there is a command input from the personal computer 1000. If the determination result is “No”, the CPU 1012 repeats the same determination. If there is a command input, the CPU 1012 sets “Yes” as a result of the determination made at step SA1.
[0159]
In step SA2, the CPU 1012 analyzes the command. In step SA3, the CPU 1012 rasterizes the image data from the personal computer 1000 and stores it in the frame RAM 1015 as bitmap data. In step SA4, the CPU 1012 determines whether the command is a line command.
[0160]
If the command is a line command, the CPU 1012 sets “Yes” as a result of the determination made at step SA4. In step SA5, the CPU 1012 uses the first fine line dither threshold value matrix 1300, the second fine line dither threshold value matrix 1310, and the third fine line dither threshold value matrix 1320 shown in FIG. Dither processing is executed on the bitmap data described above.
[0161]
On the other hand, when the command is an image command, the CPU 1012 sets “No” as a result of the determination made at step SA4. In step SA7, the CPU 1012 uses the first image dither threshold matrix 1400, the second image dither threshold matrix 1410, and the third image dither threshold matrix 1420 shown in FIG. Dither processing is executed on the bitmap data described above.
[0162]
Here, in the dither processing, the number of gradations of the original image of the bitmap data is 49 gradations. Further, the multi-valued number of the bitmap data is expressed by 2 bits, and is from the first level to the third level. In the case of gradation 0, all dots are set to 0. In the line dither processing for fine lines, in the case of gradations 1 and 2, all dots are set to the first level. In the case of gradations 3 to 25, the corresponding dot is set to the second level. In the case of gradations 26 to 48, the corresponding dots are set to the third level.
[0163]
On the other hand, in the image dither processing, the dots 2 and 2 from the upper left are the first level in the case of gradation 1, the second level in the case of gradation 2, and the third level in the case of gradation 3. The Similarly, the dots 4 and 4 from the upper left are the first level in the case of the gradation 4, the second level in the case of the gradation 5, and the third level in the case of the gradations 6 to 48. Is done.
[0164]
In step SA 6, the 2-bit image data DS that has been subjected to dither processing is transferred to the printer engine 1020. Accordingly, the image data DS for two lines shown in FIG. 14 is converted into parallel image data DP by the serial / parallel converter 1030 in synchronization with the synchronization signal. The image data DP is stored in the 1-line buffer 1040, the 1-line buffer 1050, and the 1-line buffer 1060 in synchronization with the synchronization signal, and latched at the first stage of each of the EVEN processing unit 1070 and the ODD processing unit 1080 as data for 5 lines. Latched into the circuit.
[0165]
That is, in the EVEN processing unit 1070, the image data DP of the first line is latched by the latch circuit ED1. The image data DP for the second line is latched by the latch circuit ED2. The image data DP of the third line (output data of the 1-line buffer 1040) is latched by the latch circuit ED0. The image data DP of the fourth line (output data of the 1-line buffer 1050) is latched by the dummy latch circuit EDM0.
[0166]
On the other hand, in the ODD processing unit 1080, the image data DP of the first line is latched by the latch circuit OD2. The image data DP of the third line (output data of the 1-line buffer 1040) is latched by the latch circuit OD1. The image data DP of the fourth line (output data of the 1-line buffer 1050) is latched by the latch circuit OD0. The image data DP of the fifth line (output data of the 1-line buffer 1060) is latched by the dummy latch circuit ODM0.
[0167]
Thereafter, in the EVEN processing unit 1070, the data latched in the latch circuit ED1, the latch circuit ED2, the latch circuit ED0, and the dummy latch circuit EDM0 in synchronization with the synchronization signal are latched by the latch circuit EA5, the latch circuit EC0, and the latch circuit EA3, respectively. And latch circuit EA0 → latch circuit EA6, latch circuit EC1, and dot latch circuit E of interest_xThe latch circuit EA1 → the latch circuit EA7, the latch circuit EC2, the latch circuit EA4 and the latch circuit EA2 → the latch circuit EB2, the dummy latch circuit EDM1, the latch circuit EB1, and the latch circuit EB0 are sequentially shifted rightward in the figure.
[0168]
On the other hand, in the ODD processing unit 1080, data delayed by one line from the above-described EVEN processing unit 1070 is sequentially shifted in the same direction in synchronization with the synchronization signal. That is, the data latched in the latch circuit OD1, latch circuit OD2, latch circuit OD0, and dummy latch circuit ODM0 are latch circuit OA5, latch circuit OC0, latch circuit OA3 and latch circuit OA0 → latch circuit OA6, latch circuit OC1, attention Dot latch circuit O_xThe latch circuit OA1 → the latch circuit OA7, the latch circuit OC2, the latch circuit OA4 and the latch circuit OA2 → the latch circuit OB2, the dummy latch circuit ODM1, the latch circuit OB1, and the latch circuit OB0 are sequentially shifted rightward in the figure.
[0169]
Further, during a series of shift operations in the EVEN processing unit 1070, output data of the latch circuits respectively present in the areas 1071A, 1071B, 1071C, and 1071D are input to the conversion unit 1072. As a result, the conversion unit 1072 causes the above noted dot latch circuit E to be noticed._xBy referring to the image data of each latch circuit other than the above, the situation around the target dot (the presence / absence of dots, etc.) is based on the following <Condition A> or <Condition B> in units of regions 1071A to 1071D. Judgment.
[0170]
<Condition A> Attention dot latch circuit E_xAttention dot image data DX from_E  Is 0
Use areas 1071A-1071D.
The next state (1) or state (2) is determined as to whether or not there is a dot (excluding the target dot) in the area 1071A.
(1) Output data = 0 (blank)
(2) Output data = 1 to 3 (with dots)
・ Determine <Case 1> and <Case 2> below.
<Case 1> Output data of the latch circuit EA4 ≠ 0, output data of latch circuits other than the latch circuit EA4 in the area 1071A = 0, and all output data in the area 1071B = 0 (blank)
<Case 2> Output data of latch circuit EA6 ≠ 0, output data of latch circuits other than latch circuit EA6 in area 1071A = 0, all output data in area 1071C = 0 (blank), and all data in area 1071D Output data = 0 (blank)
[0171]
<Condition B> Attention dot latch circuit E_xAttention dot image data DX from_E  Is not 0
Use area 1071A.
In the area 1071A, there is no dot (excluding the target dot) (output data = 0, blank), it exists (output data = 1 or 2, HALF), and it exists (output data = 3, FULL) Determine (1), state (2) or state (3).
(1) Output data = 0 (blank)
(2) Output data = 1 or 2 (Half dot present (HALF))
(3) Output data = 3 (full dot present (FULL))
-The following <Case 1> to <Case 3> are determined.
<Case 1> All output data (except for the target dot) in the area 1071A is 0 (blank).
<Case 2> All output data in the area 1071A is not 0, but includes half dots of output data = 1 or 2
<Case 3> All the output data in the area 1071A is not 0, but includes full dots of output data = 3
[0172]
Next, the conversion unit 1072 displays the target dot image data DX in accordance with <Case 1> to <Case 3> of <Condition A> and <Condition B> described above._E Select the table used for level conversion. Specifically, in the case of <Case 1>, the conversion table TT shown in FIG.₁ Based on the attention dot image data DX_E Attention dot image data DX_ELevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200.
[0173]
In the case of <Case 2>, the conversion unit 1072 converts the conversion table TT shown in FIG.₂ Based on the attention dot image data DX_E Attention dot image data DX_ELevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200. In the case of <Case 3>, the conversion unit 1072 converts the conversion table TT shown in FIG._Three Based on the attention dot image data DX_E Attention dot image data DX_ELevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200.
[0174]
On the other hand, the conversion unit 1082 of the ODD processing unit 1080 also performs the same operation as the conversion unit 1072 described above. That is, the conversion unit 1082 includes the above noted dot latch circuit O._xBy referring to the image data of each latch circuit other than the above, the situation around the target dot (the presence or absence of dots, etc.) is determined based on the following <Condition A> or <Condition B> in units of regions 1081A to 1081D. Judgment.
[0175]
<Condition A> Attention dot latch circuit O_xAttention dot image data DX from_O Is 0
Use areas 1081A-1081D.
The next state (1) or state (2) is determined as to whether or not there is a dot (excluding the target dot) in the area 1081A.
(1) Output data = 0 (blank)
(2) Output data = 1 to 3 (with dots)
・ Determine <Case 1> and <Case 2> below.
<Case 1> Output data of the latch circuit OA4 ≠ 0, output data of latch circuits other than the latch circuit OA4 in the area 1081A = 0, and all output data in the area 1081B = 0 (blank)
<Case 2> Output data of the latch circuit OA6 ≠ 0, output data of latch circuits other than the latch circuit OA6 in the area 1081A = 0, all output data in the area 1081C = 0 (blank), and all data in the area 1081D Output data = 0 (blank)
[0176]
<Condition B> Attention dot latch circuit O_xAttention dot image data DX from_O Is not 0
Use area 1081A.
In the area 1081A, there is no dot (excluding the target dot) (output data = 0, blank), exists (output data = 1 or 2, HALF), and exists (output data = 3, FULL) Determine (1), state (2) or state (3).
(1) Output data = 0 (blank)
(2) Output data = 1 or 2 (Half dot present (HALF))
(3) Output data = 3 (full dot present (FULL))
-The following <Case 1> to <Case 3> are determined.
<Case 1> All output data (excluding the target dot) in the area 1081A is 0 (blank)
<Case 2> All the output data in the area 1081A is not 0, but includes half dots of output data = 1 or 2
<Case 3> All the output data in the area 1081A is not 0, but includes full dots of output data = 3
[0177]
In the above <Condition A> and <Condition B>, the case of output data expressed in 2 bits has been described, but 1-bit expression and 4-bit expression may be used.
[0178]
Next, the conversion unit 1082 displays the target dot image data DX in accordance with <Case 1> to <Case 3> of <Condition A> and <Condition B> described above._O Select the table used for level conversion. Specifically, in the case of <Case 1>, the conversion table TT shown in FIG.₁ Based on the attention dot image data DX_O Attention dot image data DX_OLevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200.
[0179]
In the case of <Case 2>, the conversion unit 1082 determines that the conversion table TT illustrated in FIG.₂ Based on the attention dot image data DX_O Attention dot image data DX_OLevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200. In the case of <Case 3>, the conversion unit 1082 determines that the conversion table TT illustrated in FIG._Three Based on the attention dot image data DX_O Attention dot image data DX_OLevel conversion (density correction) to ′ is performed, and this is output to the LD modulation unit 1200.
[0180]
Then, the LD modulation unit 1200 generates the target dot image data DX._E'And attention dot image data DX_OCorresponding to ', the writing laser beam is modulated with respect to the combination of the optical writing time width, the optical power time width, and the optical power. Thereby, attention dot image data DX_E'And attention dot image data DX_O'Is written on the recording medium in a density-corrected state.
[0181]
As described above, according to the fifth embodiment, the level conversion of the target dot is performed according to the state of surrounding dots in the adjacent region (region 1071A, etc.) and the plurality of regions (region 1071B, region 1071C, etc.) with respect to the target dot. Therefore, even with high resolution dots, optimal dot reproduction can be realized according to the surrounding conditions.
[0182]
Further, according to the fifth embodiment, the conversion table (conversion table TT) is changed according to the level state of surrounding dots in the adjacent region (region 1071A or the like).₁, TT₂, TT_Three) Are switched, so that optimum dot reproduction corresponding to gradation processing can be realized.
[0183]
Further, according to the fifth embodiment, the level conversion when the number of surrounding dots = the number is 0 and the level conversion when the number is other than 0 are performed separately. Compared to the case where the cases are collectively managed, the memory area required for the management can be reduced.
[0184]
【The invention's effect】
  As described above, according to the image forming apparatus (claim 1) of the present invention, based on the detection result of the detection unit,The smaller the number of detected areas,Attention dotIncrease the density of image dataBecause of this, even in high resolution dots, attention dotsimage dataThere is an effect that the optimum dot reproduction can be realized according to the surrounding conditions.
[0190]
  Further, according to the image forming apparatus of the present invention (claim 2), since the detection area is wide in the main scanning direction and the sub-scanning method, the dot of interestimage dataFocus on the influence of the surrounding (wide range) on the dotimage dataofDensity correctionThere is an effect that it can be reflected in.
[0191]
  According to the image forming apparatus of the present invention (Claim 3), the plurality of detection regions are formed into regions having a spread in the main scanning direction and the sub scanning direction.ExistenceBecause we tried to let the attention dotimage dataThe degree of influence of surrounding dots on the attention dotimage dataofDensity correctionThere is an effect that it can be reflected in.
[0192]
  According to the image forming apparatus (claim 4) of the present invention,Density correction based on the relationship between the number of detected areas and the density valueSo that automaticallyDensity correctionThere is an effect that can be performed.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a configuration of a mechanism unit of a color image forming apparatus according to a first embodiment of the present invention.
FIG. 2 is an enlarged view showing a part of the color image forming apparatus shown in FIG.
3 is a block diagram illustrating a configuration of a processing unit applied to the color image forming apparatus illustrated in FIG. 1;
FIG. 4 is a diagram for explaining the operation of the first embodiment.
FIG. 5 is a block diagram illustrating a configuration of a processing unit applied to a color image forming apparatus according to a second embodiment of the present invention.
FIG. 6 is a diagram for explaining the operation of the second embodiment.
FIG. 7 is a block diagram illustrating a configuration of a processing unit applied to a color image forming apparatus according to a third embodiment of the present invention.
FIG. 8 is a conversion table T applied to the color image forming apparatus according to the third embodiment;₁And its graph G₁FIG.
FIG. 9 is a diagram for explaining operation of the third embodiment.
FIG. 10 is a diagram for explaining the operation of the third embodiment.
FIG. 11 is a block diagram illustrating a configuration of a processing unit applied to a color image forming apparatus according to a fourth embodiment of the present invention.
FIG. 12 is a conversion table T applied to the color image forming apparatus according to the fourth embodiment;₂And its graph G₂FIG.
FIG. 13 is a block diagram illustrating a configuration of a printer controller 1010 applied to a color image forming apparatus according to a fifth embodiment of the present invention.
FIG. 14 is a block diagram illustrating a configuration of a processing unit applied to the color image forming apparatus according to the fifth embodiment;
FIG. 15 is a diagram for explaining the operation of the fifth embodiment.
16 is a diagram schematically showing a positional relationship in the sub-scanning direction in the EVEN processing unit 1070 and the ODD processing unit 1080 shown in FIG.
FIG. 17 is a conversion table TT applied to the color image forming apparatus according to the fifth embodiment;₁And its graph GG₁FIG.
FIG. 18 is a conversion table TT applied to the color image forming apparatus according to the fifth embodiment;₂And its graph GG₂FIG.
FIG. 19 is a conversion table TT applied to the color image forming apparatus according to the fifth embodiment;_ThreeAnd its graph GG_ThreeFIG.
FIG. 20 is a flowchart for explaining the operation of the fifth embodiment.
FIG. 21 shows a first thin line dither threshold matrix 1300, a second thin line dither threshold matrix 1310, and a third thin line dither applied to the color image forming apparatus according to the fifth embodiment; It is a figure which shows the threshold value matrix 1320.
FIG. 22 shows a first image dither threshold matrix 1400, a second image dither threshold matrix 1410, and a third image dither applied to the color image forming apparatus according to the fifth embodiment; It is a figure which shows the threshold value matrix 1420. FIG.
[Explanation of symbols]
100 4-bit / 1-bit converter
200 Judgment part
300 storage unit
400 Adder
500 2-bit / 1-bit converter
600 Judgment part
700 storage unit
800 converter
900 Serial / parallel converter
1000 judgment part
1100 storage unit
1200 conversion unit
x Latch circuit for attention dot
D00 to D43 Latch circuit

Claims

An image forming apparatus for forming an image on a recording medium in accordance with image data,
Detecting means for detecting a number of areas including the surrounding dot image data representing a dot perforated with dividing the periphery of the target dot image data among the image data into a plurality of detection regions,
An image forming apparatus comprising: a correction means thicken the detected concentration of the smaller the number the target dot image data of the area.

The image forming apparatus according to claim 1, wherein one of the detection areas is an area having a spread in a main scanning direction and a sub scanning direction.

The image forming apparatus according to claim 1, wherein the plurality of detection regions are present in a region having a spread in the main scanning direction and the sub-scanning direction.

Further comprising a storage means for storing the detected relationship between the value of the number and density of the region,
The said correction | amendment means correct | amends density | concentration based on the relationship between the number of the said detected area | regions and density | concentration value which are memorize | stored in the said memory | storage means, The correction | amendment of any one of Claims 1-3 characterized by the above-mentioned. Image forming apparatus.