JP4251720B2 - VVVF inverter control amplifier test equipment - Google Patents
VVVF inverter control amplifier test equipment Download PDFInfo
- Publication number
- JP4251720B2 JP4251720B2 JP17767699A JP17767699A JP4251720B2 JP 4251720 B2 JP4251720 B2 JP 4251720B2 JP 17767699 A JP17767699 A JP 17767699A JP 17767699 A JP17767699 A JP 17767699A JP 4251720 B2 JP4251720 B2 JP 4251720B2
- Authority
- JP
- Japan
- Prior art keywords
- predicted
- vvvf inverter
- control amplifier
- phase
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Control Of Ac Motors In General (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、VVVFインバータの制御アンプ試験装置に関わり、特にVVVFインバータの負荷として誘導電動機を接続した時に、VVVFインバータの制御アンプの制御信号に基づき、VVVFインバータの主回路部および誘導電動機と等価な動作をするとともに、VVVFインバータおよび誘導電動機が動作している時と等価な電気信号をVVVFインバータの制御アンプにフイードバックする、主としてマイコン等の電子回路により構成したVVVFインバータの制御アンプ試験方法及び装置に関するものである。
【0002】
【従来の技術】
交流電源を直流に変換し、さらに可変電圧可変周波数の交流に変換するVVVFインバータの負荷として、誘導電動機が接続される。
図2は、VVVFインバータの主回路接続図である。
同図において、101は直流電源、102はフイルタリアクトル、103はフイルタコンデンサ、104はPWM変換器、105は誘導電動機、106は直流電圧検出器、107は電流検出器、108は回転数検出器、1は制御アンプである。制御アンプ1にはフイルタ電圧信号Vf、3相電流信号Iu、v、wおよび誘導電動機の電気角速度信号ωrがフイードバックされる。
PWM変換器104はフイルタリアクトル102およびフイルタコンデンサ103を介して直流電源101より供給されるエネルギーにより、誘導電動機105を制御アンプ1のゲート信号により駆動する。
【0003】
従来は、このVVVFインバータの制御アンプが正規に動作しているかどうかを確認するために、実際に使用する直流電源、フイルタリアクトル、フイルタコンデンサおよびPWM変換器(以下、一括してVVVFインバータ主回路部と称する)および誘導電動機を図2の如く接続するか、制御アンプにアナログおよびデイジタルの擬似的な信号を与えて試験を行っていた。
【0004】
【発明が解決しようとする課題】
このように、実際のPWMインバータ主回路部および誘導電動機とVVVFインバータの制御アンプとを接続して制御アンプのハードおよびソフトのチェック、又は試験を行おうとすると、PWMインバータ主回路部および誘導電動機や周辺の回転体試験装置のセットに多大な時間を要すると共に、多くの電力が必要となる。
又、アナログおよびデイジタルの擬似的な信号を制御アンプに与える方法は、制御アンプのハード的なチェツクはできても、フイードバック信号の値により、制御内容が変化するようなソフト的なチェックはできないという問題があった。
【0005】
本発明は上記事情に鑑みてなされたもので、VVVFインバータの負荷として誘導電動機を接続した時のVVVFインバータ制御アンプの動作と、実時間で等価に動作する試験装置を、VVVFインバータ主回路部および誘導電動機等の回転体を有せずに、しかも試験装置内のソフト定数変更のみで、全てのPWMインバータ主回路部および誘導電動機の模擬に対応できる試験装置を、マイコン等の電子回路のみで実現するVVVFインバータの制御アンプ試験方法及びその装置を提供することにある。
【0006】
[課題を解決するための手段]つまり、その目的を達成するための手段は、
1)請求項1において、
【0007】
VVVFインバータの制御アンプ試験装置において、該制御アンプからのゲート信号およびVVVFインバータの主回路部定数および誘導電動機定数より算出される予測各相電流を入力して演算d、q軸電圧を出力するd、q軸電圧演算回路と、該d、q軸電圧とVVVFインバータの主回路部定数および誘導電動機定数より算出される予測電気角速度とを入力してVVVFインバータの主回路部定数および誘導電動機定数より算出される予測固定子および回転子d、q軸電流を出力する電流演算回路と、前記予測固定子および回転子d、q軸電流を入力して前記予測電気角速度を出力する回転数演算回路と、前記予測固定子d、q軸電流を入力して前記予測各相電流を出力する2相/3相変換回路と、前記予測固定子d、q軸電流と前記d、q軸電圧を入力してVVVFインバータの主回路部定数および誘導電動機定数より算出される予測フィルタ電圧を出力するフイルタ電圧演算回路と、前記予測各相電流、前記予測フィルタ電圧および前記予測電気角速度を入力してこれらの値をD/A変換するD/A変換回路から構成されることを特徴とするVVVFインバータの制御アンプ試験装置である。
2)請求項2において、
【0008】
前記VVVFインバータの制御アンプが出力する各相の上下アームのゲート信号のAND出力を保持し、該保持したAND出力を短絡検知信号として前記VVVFインバータの制御アンプに出力する短絡検知回路を設けた請求項1記載のVVVFインバータの制御アンプ試験装置である。
【0009】
本発明の原理をPWMインバータ主回路部と3相誘導電動機、および負荷イナーシャを組み合せた7元1次連立微分方程式により説明する。
3相2相変換行列は次に示す(1)式の〔C〕とし表される。
【0010】
【数1】
かご形3相誘導電動機の固定子(略字Sで表す)のdおよびq軸成分の電圧をVds、Vqs、固定子および回転子(略字rで表す)のdおよびq軸成分の電流をIds、Iqs、Idr、Iqr、固定子および回転子の抵抗および自己インダクタンスをRs、Rr、Ls、Lr、励磁インダクタンスをM、3相誘導電動機の極対数pと回転角速度ωmの積を新たに電気角速度と名付け、それをωrとすると、微分演算子P(=d/dt)を使用して、3相誘導電動機の等価回路4元1次連立微分方程式は(2)式で表される。
【0011】
【数2】
又、3相誘導電動機の発生トルクをTL、負荷の慣性モーメントをJとして、制動分を無視するとトルク式は(3)式で表される。
【0012】
【数3】
さらに、図2の直流電源101、フイルタリアクトル102、フイルタコンデンサ103の直流電源部は(4)、(5)式で表される。
【0013】
【数4】
誘導電動機の固定子d、q軸電圧Vds、Vqs、および電流Ids、Iqsとフイルタコンデンサ102のPWM変換器への出力Vf×I2との間には、PWM変換器の損失を無視すると、次に示す(6)式の関係があるので、VVVFインバータの直流電源部と誘導電動機105を数式的に接続できる。
【0014】
【数5】
ここで、本発明では、直流電源部定数、誘導電動機定数、負荷の慣性モーメントおよび制御アンプ1からのPWM変換器104のゲート信号Gと3相電流の正負より定まる固定子d、q電圧Vds、Vqsが決まると、(2)〜(5)式より固定子および回転子のd、q軸電流、電気角速度ωr、フイルタ電流I1、およびフイルタコンデンサ102の電圧すなわちフイルタ電圧Vfが求まる事を利用する。
さらに、厳密には、(2)〜(5)式を連立させて7元1次の連立微分方程式を演算しなければいけないところを、本発明では、今、演算しようとしている微小時間では電気角速度ωrおよびフイルタ電圧Vfが大きく変化しないと考えて、(2)式、(3)式および(4)、(5)式を連立させずに演算し、微分方程式解法の容易化を計っている。
【0015】
すなわち、(2)式は次に示す(7)、(8)式および(9)式の如き4元1次連立微分方程式の形に表される。
【0016】
【数6】
また(3)式は次に示す(10)式の如き形に、
【数7】
(4)式は(11)式の如き形に、
【数8】
(5)式は(6)式を代入して(12)式の如き形にそれぞれ変形される。
【0017】
【数9】
さらに(7)、(10)〜(12)式を離散化して、代数方程式の形にする事により、DSP(デイジタル、シグナル、プロセッサ)等のマイクロコンピュータにより演算して、固定子および回転子d、q軸電流Ids、Iqs、Idr、Iqr、電気角速度ωr、フイルタ電流I1およびフイルタ電圧Vfを求める事ができる。
(7)、(10)〜(12)式を離散化して、代数方程式の形にする方法は、オイラー法、ルンゲ、クッタ法等があるが、ここではオイラー法により説明する。 サンプリング間隔ΔT毎にデータの採取および演算を行うとして、(7)、(10)〜(12)式に対して微小時間ΔTでのオイラー法を適用すると、次に示す(13)〜(16)式の如くなる。
【0018】
【数10】
オイラー法の解法値である予測値は、前回予測値を添字〔n〕、今回予測値を添字〔n+1〕で表すと以下のようになる。
〔I〔n〕〕t=〔Ids〔n〕、Iqs〔n〕、Idr〔n〕、Iqr〔n〕〕
〔V〔n〕〕t=〔Vds〔n〕、Vqs〔n〕〕
〔I〔n+1〕〕t=〔Ids〔n+1〕、Iqs〔n+1〕、Idr〔n+1〕、Iqr〔n+1〕〕
である。
【0019】
従って、微小時間ΔT毎に3相誘導電動機に印加される相電圧をサンプリングし、式(13)〜(16)の演算を行うとして、今回サンプリング時の3相誘導電動機の固定子d、q軸電圧〔V〔n〕〕tと、前回演算の電気角速度予測値ωr〔n〕と、固定子および回転子d、q軸電流予測値〔I〔n〕〕tと、フイルタ電流予測値I1〔n〕と、フイルタ電圧予測値Vf〔n〕を使用して、(13)〜(16)式により今回の電気角速度予測値ωr〔n+1〕、固定子および回転子d、q軸電流予測値〔I〔n+1〕〕t、フイルタ電流予測値I1〔n+1〕、およびフイルタ電圧予測値Vf〔n+1〕を演算できる。
ここで、(8)式中のωrは電気角速度予測値ωr〔n〕を使用し、固定子d、q軸電圧〔V〔n〕〕は、3相誘導電動機の相電圧Vu、Vv、Vwより次に示す(17)式により演算できる。
【0020】
【数11】
演算された電流予測値〔I〔n+1〕〕tの中の固定子d、q軸電流Ids〔n+1〕、Iqs〔n+1〕を取り出し、次に示す式(18)に従って、変換行列〔C〕の逆行列〔C〕−1により2相3相変換して3相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算する。
【0021】
【数12】
この演算された3相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕、電気角速度予測値ωr〔n+1〕、および平滑コンデンサ電圧予測値Vf〔n+1〕を制御アンプ1にフイードバックする事により、制御アンプ1はVVVFインバータにより誘導電動機を駆動した時と同等の動作を行う。
【0022】
さらに、VVVFインバータの制御アンプ1はゲート信号Gを出力するが、各相レグの上下のスイッチング素子が誤って両方共にONした時には、直流電源が短絡状態となる。
この短絡現象の検知を、前述したような演算によって行っていたのでは、ある程度の時間が必要であるマイコンでの演算のために、短時間のスイッチング素子の短絡を検知できない事がある。
そこで、例えばU相レグの上下のゲート信号GUPおよびGUNのANDを取る事により、ゲート信号GUPおよびGUNが共に1になると、ANDの出力が1となり、この1となった状態を保持して短絡検知信号EとしてVVVFインバータの制御アンプに出力する事により、短時間の短絡であってもゲート信号Gの異常を知らせる事ができる。
以下、本発明の一実施例を図面に基づいて詳述する。
【0023】
[発明の実施の形態]図1は本発明の請求項1が適用されたVVVFインバータの制御アンプ試験方法及びその装置を示す制御回路ブロック図である。同図において、1はVVVFインバータの制御アンプ、10はVVVFインバータの制御アンプ試験装置、11はd、q軸電圧演算回路、12は電流演算回路、13は2相/3相変換回路、14はフイルタ電圧演算回路、15は回転数演算回路、16はD/A変換回路、17は短絡検知回路である。
【0024】
VVVFインバータの制御アンプ試験装置10は、VVVFインバータの制御アンプ1よりゲート信号Gを入力し、3相電流信号Iu′、Iv′、Iw′とフイルタ電圧信号Vf′および電気角速度信号ωr′をVVVFインバータの制御アンプ1に出力するために、d、q軸電圧演算回路11、電流演算回路12、2相/3相変換回路13、フイルタ電圧演算回路14、回転数演算回路15、D/A変換回路16、および請求項1記載の短絡検知回路17で構成される。
【0025】
VVVFインバータの制御アンプ1は、図2のVVVFインバータの主回路接続図に示すゲート信号G、すなわちU相のゲート信号GUP、GUN、V相のゲート信号GVP、GVN、W相のゲート信号GWP、GWNをd、q軸電圧演算回路11および短絡検知回路17に出力する。
ゲート信号GUPおよびGUNはU相スイッチング素子のP側およびN側のゲート信号であり、それぞれ「1」の時、素子がON、「0」の時、素子がOFFを表す。
これらのゲート信号GUPおよびGUNは、どちらかが「1」か、又は、U相レグ間のスイッチング素子短絡を防ぐために両方共に「0」かである。
他の相のゲート信号についても同様である。
【0026】
d、q軸電圧演算回路11は、各相のゲート信号Gと予測3相電流Iu、v、wを入力し、各相のゲート信号Gと予測3相電流Iu、v、wの正負の極性とにより、各相電圧Vu、v、wを演算し、さらに(17)式により固定子d、q軸電圧Vds、Vqsを演算して、この演算固定子d、q軸電圧Vds、Vqsを電流演算回路12およびフイルタ電圧演算回路14に出力する。
【0027】
すなわち、図2の直流電源VSの負側に対するPWM変換器104の各相出力電位の相対値(1or0)を対地電位VGと名付けると、例えば、U相において、ゲート信号GUP=1の時は、U相対地電位VGU=1とし、そうではなく、ゲート信号GUN=1の時はU相対地電位VGU=0とする。
しかし、P側およびN側のゲート信号が共に0の時は、相電流の流れる方向によって相電圧が決まるために、ゲート信号GUP=GUN=0で、しかも、U相電流Iu≧0の時はU相対地電位VGU=0とし、ゲート信号GUP=GUN=0で、しかも、U相電流Iu<0の時はU相対地電位VGU=1とする。
【0028】
他の相の対地電位VGV、VGWについても同様に求める事ができるので、フイルタ電圧VFを使用して、次に示す(19)、(20)式により演算各相電圧Vu、Vv、Vwを求める事ができ、さらに、(17)式により演算固定子d、q軸電圧Vds、Vqsを求める事ができる。
【0029】
【数13】
電流演算回路12は、サンプリング時間間隔ΔT毎に固定子d、q軸電圧Vds〔n〕、Vqs〔n〕と、回転数演算回路15より出力される電気角速度予測値ωr〔n〕を入力して、前回演算結果である固定子および回転子d、q軸電流予測値Ids〔n〕、Iqs〔n〕、Idr〔n〕、Iqr〔n〕とにより(13)式に基づき、今回の固定子および回転子d、q軸電流予測値Ids〔n+1〕、Iqs〔n+1〕、Idr〔n+1〕、Iqr〔n+1〕を演算し、これらの値を内部に記憶すると共に、2相/3相変換回路13、フイルタ電圧演算回路14および回転数演算回路15に出力する。
【0030】
2相/3相変換回路13は、電流演算回路12より出力される固定子d、q軸電流予測値Ids〔n〕、Iqs〔n〕を入力して、(18)式に基づき3相電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算し、これらの値をd、q軸電圧演算回路11およびD/A変換回路16に出力する。
【0031】
フイルタ電圧演算回路14は、サンプリング時間間隔ΔT毎に電流演算回路12より出力される固定子および回転子d、q軸電流予測値Ids〔n〕、Iqs〔n〕および演算固定子d、q軸電圧Vds、Vqsを入力して、前回演算結果のフイルタ入力電流予測値I1〔n〕およびフイルタ電圧予測値Vf〔n〕とにより、(15)、(16)式に基づき、今回のフイルタ入力電流予測値I1〔n+1〕およびフイルタ電圧予測値Vf〔n+1〕を演算し、これらの値を内部に記憶すると共に、フイルタ電圧予測値Vf〔n+1〕をD/A変換回路16に出力する。
ここで、(16)式において、フイルタ電圧予測値Vf〔n〕が零だと割算できないが、ある程度のダミーの小さな値をベースとして入れておいても大きな演算誤差は無い。
【0032】
回転数演算回路15は、サンプリング時間間隔ΔT毎に電流演算回路12より出力される固定子および回転子d、q軸電流予測値Ids〔n〕、Iqs〔n〕、Idr〔n〕、Iqr〔n〕を入力して、前回演算結果の電気角速度予測値ωr〔n〕とにより、(14)式に基づき、今回の電気角速度予測値ωr〔n+1〕を演算し、この値を内部に記憶すると共に、電流演算回路12およびD/A変換回路16に出力する。
【0033】
D/A変換回路16は、2相/3相変換回路13より3相電流予測値Iu〔n〕、Iv〔n〕、Iw〔n〕を、フイルタ電圧演算回路14よりフイルタ電圧予測値Vf〔n〕を、さらに回転数演算回路15より電気角速度予測値ωr〔n〕を入力し、それぞれをデイジタル/アナログ変換して3相電流信号Iu′、Iv′、Iw′、フイルタ電圧信号Vf′、および電気角速度信号ωr′をVVVFインバータの制御アンプ1に出力する。
ここで、VVVFインバータの制御アンプ1がデイジタル信号を入力して制御を行う構成であれば、このD/A変換回路16は無くても良い。
【0034】
短絡検知回路17は、デイジタルのAND回路と保持回路で構成され、VVVFインバータの制御アンプ1より出力される各相のゲート信号GUP、GUN、GVP、GVN、GWP、GWNを入力し、例えばU相のゲート信号GUPとGUNのANDを取り、そのAND出力を入力の立上りで動作する保持回路に入力する。他の相についても同様であり、この保持回路の出力は、短絡検知器17の短絡信号EとしてVVVFインバータの制御アンプ1に出力される。
【0035】
【発明の効果】
以上詳述したように、本発明の試験装置においては、被試験装置であるVVVFインバータの制御アンプのゲート出力端に接続し、模擬する誘導電動機の電気角速度およびVVVFインバータ直流電源部のフイルタ電圧が急速に変化しないとして各変数を一義的に演算予測し、誘導電動機と負荷およびVVVFインバータの直流電源部の連立微分方程式の次数を下げて、VVVFインバータが駆動しようとする誘導電動機と負荷およびVVVFインバータの直流電源部の電気定数より演算したVVVFインバータの3相電流信号とフィルタ電圧信号および誘導電動機の電気角速度信号をVVVFインバータの制御アンプに出力するために、VVVFインバータの制御アンプはあたかもそのゲート信号により、VVVFインバータを制御し誘導電動機を駆動しているが如く動作し、本試験装置は等価的に回転体やPWMインバータの主回路の無いVVVFインバータの制御アンプ試験装置として動作する。
よって、本発明のVVVFインバータの制御アンプ試験方法及びその装置は、実用上、極めて有用性の高いものである。
【図面の簡単な説明】
【図1】本発明の一実施例のVVVFインバータの制御アンプ試験装置の制御回路ブロック図である。
【図2】従来のVVVFインバータの主回路接続図である。
【符号の説明】
1、VVVFインバータの制御アンプ
10、VVVFインバータの制御アンプ試験装置
11、d、q軸電圧演算回路
12、電流演算回路
13、2相/3相変換回路
14、フイルタ電圧演算回路
15、回転数演算回路
16、D/A変換回路
17、短絡検知回路
101、直流電源
102、フイルタリアクトル
103、フイルタコンデンサ
104、PWM変換器
105、誘導電動機
106、直流電圧検出器
107、電流検出器
108、回転数検出器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a control amplifier test apparatus for a VVVF inverter, and in particular, when an induction motor is connected as a load of the VVVF inverter, it is equivalent to the main circuit portion of the VVVF inverter and the induction motor based on the control signal of the control amplifier of the VVVF inverter. The present invention relates to a control amplifier test method and apparatus for a VVVF inverter mainly composed of an electronic circuit such as a microcomputer, which operates and feeds back an electric signal equivalent to that when the VVVF inverter and the induction motor are operating to the control amplifier of the VVVF inverter. Is.
[0002]
[Prior art]
An induction motor is connected as a load of a VVVF inverter that converts AC power into DC and further converts it into AC of variable voltage and variable frequency.
FIG. 2 is a main circuit connection diagram of the VVVF inverter.
In the figure, 101 is a DC power source, 102 is a filter reactor, 103 is a filter capacitor, 104 is a PWM converter, 105 is an induction motor, 106 is a DC voltage detector, 107 is a current detector, 108 is a rotation speed detector,
The
[0003]
Conventionally, in order to confirm whether or not the control amplifier of this VVVF inverter is operating normally, a DC power source, a filter reactor, a filter capacitor and a PWM converter (hereinafter collectively referred to as a VVVF inverter main circuit section) that are actually used. 2) or induction motors were connected as shown in FIG. 2, or analog and digital pseudo signals were given to the control amplifier.
[0004]
[Problems to be solved by the invention]
As described above, when the actual PWM inverter main circuit unit and induction motor are connected to the control amplifier of the VVVF inverter and the hardware and software of the control amplifier are checked or tested, the PWM inverter main circuit unit and the induction motor It takes a lot of time to set the peripheral rotating body test apparatus, and a lot of electric power is required.
In addition, the method of giving analog and digital pseudo signals to the control amplifier can check the hardware of the control amplifier, but cannot perform a software check that changes the control contents depending on the value of the feedback signal. There was a problem.
[0005]
The present invention has been made in view of the above circumstances. An operation of a VVVF inverter control amplifier when an induction motor is connected as a load of a VVVF inverter and a test apparatus that operates equivalently in real time are provided as a VVVF inverter main circuit unit and A test device that can support simulation of all PWM inverter main circuit parts and induction motors without using a rotating body such as an induction motor, and only by changing the software constants in the test device, can be realized only with an electronic circuit such as a microcomputer. An object of the present invention is to provide a control amplifier test method and apparatus for a VVVF inverter.
[0006]
[Means for Solving the Problems] In other words, means for achieving the purpose are :
1) In
[0007]
In the control amplifier test apparatus for the VVVF inverter, the gate signal from the control amplifier and the predicted current of each phase calculated from the main circuit part constant and the induction motor constant of the VVVF inverter are input, and the operation d and the q-axis voltage are output d The q-axis voltage calculation circuit, the d and q-axis voltages and the predicted electric angular velocity calculated from the main circuit part constant and the induction motor constant of the VVVF inverter are input, and the main circuit part constant and the induction motor constant of the VVVF inverter are input. A current calculation circuit that outputs the calculated predicted stator and rotor d, q-axis current, and a rotation speed calculation circuit that outputs the predicted electrical angular velocity by inputting the predicted stator, rotor d, and q-axis current; A two-phase / three-phase conversion circuit that inputs the predicted stator d and q-axis current and outputs the predicted phase current, and the predicted stator d and q-axis current and the d A filter voltage calculation circuit for inputting a q-axis voltage and outputting a predicted filter voltage calculated from the main circuit constant and the induction motor constant of the VVVF inverter, and the predicted phase current, the predicted filter voltage, and the predicted electrical angular velocity. A control amplifier test apparatus for a VVVF inverter, comprising a D / A conversion circuit for inputting and D / A converting these values.
2) In claim 2 ,
[0008]
Wherein said control amplifier VVVF inverter holds the AND output of the gate signal of each phase of the upper and lower arms to be output, providing the short circuit detection circuit for outputting a control amplifier of the VVVF inverter and AND output obtained by the holding as a short detection signal A control amplifier test apparatus for a VVVF inverter according to
[0009]
The principle of the present invention will be described with reference to a seven-way primary simultaneous differential equation combining a PWM inverter main circuit section, a three-phase induction motor, and a load inertia.
The three-phase to two-phase conversion matrix is expressed as [C] in the following equation (1).
[0010]
[Expression 1]
The voltage of the d and q axis components of the stator (represented by the abbreviation S) of the cage three-phase induction motor is Vds, Vqs, and the current of the d and q axis components of the stator and rotor (represented by the abbreviation r) is Ids, Iqs, Idr, Iqr, stator and rotor resistance and self-inductance are Rs, Rr, Ls, Lr, excitation inductance is M, and the product of the three-phase induction motor pole pair number p and rotational angular velocity ωm is the new electrical angular velocity. Assuming that it is ωr, the equivalent circuit quaternary primary differential equation of the three-phase induction motor is expressed by equation (2) using the differential operator P (= d / dt).
[0011]
[Expression 2]
If the generated torque of the three-phase induction motor is TL, the moment of inertia of the load is J, and the braking component is ignored, the torque equation is expressed by equation (3).
[0012]
[Equation 3]
Furthermore, the DC power supply units of the
[0013]
[Expression 4]
If the loss of the PWM converter is ignored between the stator d of the induction motor, the q-axis voltages Vds, Vqs, and the currents Ids, Iqs and the output Vf × I2 of the
[0014]
[Equation 5]
Here, in the present invention, a stator d, q voltage Vds, which is determined by a DC power supply constant, an induction motor constant, a load moment of inertia, a gate signal G of the
Furthermore, strictly speaking, in the present invention, the electric angular velocity is to be calculated in the minute time that is to be calculated, in which the seven-dimensional linear differential equation must be calculated by simultaneous equations (2) to (5). Assuming that ωr and the filter voltage Vf do not change significantly, the equations (2), (3), (4), and (5) are operated without being simultaneous, thereby simplifying the differential equation solving method.
[0015]
That is, the equation (2) is expressed in the form of a quaternary linear simultaneous differential equation such as the following equations (7), (8) and (9).
[0016]
[Formula 6]
In addition, the expression (3) has the following form (10):
[Expression 7]
The formula (4) is like the formula (11),
[Equation 8]
Expression (5) is transformed into a form like Expression (12) by substituting Expression (6).
[0017]
[Equation 9]
Further, the formulas (7), (10) to (12) are discretized to form algebraic equations, which are then calculated by a microcomputer such as a DSP (digital, signal, processor) and the stator and rotor d Q-axis currents Ids, Iqs, Idr, Iqr, electrical angular velocity ωr, filter current I1, and filter voltage Vf can be obtained.
Methods for discretizing equations (7) and (10) to (12) to form algebraic equations include Euler's method, Runge's method, and Kutta's method. Here, Euler's method will be described. When data collection and calculation are performed at each sampling interval ΔT, when the Euler method at a minute time ΔT is applied to the equations (7), (10) to (12), the following (13) to (16) It becomes like a formula.
[0018]
[Expression 10]
The predicted value, which is the solution value of the Euler method, is as follows when the previous predicted value is represented by a subscript [n] and the current predicted value is represented by a subscript [n + 1].
[I [n]] t = [Ids [n], Iqs [n], Idr [n], Iqr [n]]
[V [n]] t = [Vds [n], Vqs [n]]
[I [n + 1]] t = [Ids [n + 1], Iqs [n + 1], Idr [n + 1], Iqr [n + 1]]
It is.
[0019]
Accordingly, the phase voltage applied to the three-phase induction motor is sampled every minute time ΔT, and the calculations of equations (13) to (16) are performed. Voltage [V [n]] t, electrical angular velocity prediction value ωr [n] of the previous calculation, stator and rotor d, q-axis current prediction value [I [n]] t, and filter current prediction value I1 [ n] and the predicted filter voltage value Vf [n], the current electrical angular velocity predicted value ωr [n + 1], the stator and the rotor d, and the q-axis current prediction according to the equations (13) to (16). The value [I [n + 1]] t, the predicted filter current value I1 [n + 1], and the predicted filter voltage value Vf [n + 1] can be calculated.
Here, ωr in equation (8) uses the predicted electrical angular velocity value ωr [n], and the stator d, q-axis voltage [V [n]] is the phase voltage Vu, Vv, Vw of the three-phase induction motor. It can be calculated by the following equation (17).
[0020]
[Expression 11]
The stator d, q-axis current Ids [n + 1], and Iqs [n + 1] in the calculated current predicted value [I [n + 1]] t are extracted, and according to the following equation (18): Two-phase three-phase conversion is performed by the inverse matrix [C] −1 of the conversion matrix [C] to calculate three-phase current predicted values Iu [n + 1], Iv [n + 1], and Iw [n + 1].
[0021]
[Expression 12]
The calculated three-phase current prediction values Iu [n + 1], Iv [n + 1], Iw [n + 1], the electrical angular velocity prediction value ωr [n + 1], and the smoothing capacitor voltage prediction value Vf [n By feeding back +1] to the
[0022]
Further, the
If the short-circuit phenomenon is detected by the calculation as described above, a short-circuit of the switching element may not be detected for a short time due to the calculation in the microcomputer that requires a certain amount of time.
Therefore, for example, by ANDing the upper and lower gate signals GUP and GUN of the U-phase leg, when both the gate signals GUP and GUN become 1, the AND output becomes 1, and this 1 state is maintained and short-circuited. By outputting the detection signal E to the control amplifier of the VVVF inverter, an abnormality of the gate signal G can be notified even if the short-circuit is short.
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.
[0023]
DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a control circuit block diagram showing a control amplifier test method and apparatus for a VVVF inverter to which claim 1 of the present invention is applied. In the figure, 1 is a control amplifier for a VVVF inverter, 10 is a control amplifier test apparatus for a VVVF inverter, 11 is a d- and q-axis voltage calculation circuit, 12 is a current calculation circuit, 13 is a 2-phase / 3-phase conversion circuit, and 14 is A filter voltage calculation circuit, 15 is a rotation speed calculation circuit, 16 is a D / A conversion circuit, and 17 is a short circuit detection circuit.
[0024]
The control
[0025]
The
Gate signals GUP and GUN are P-side and N-side gate signals of the U-phase switching element. When “1”, the element is ON, and when “0”, the element is OFF.
These gate signals GUP and GUN are either “1” or both are “0” in order to prevent a switching element short circuit between the U-phase legs.
The same applies to gate signals of other phases.
[0026]
The d and q-axis voltage calculation circuit 11 inputs the gate signal G of each phase and the predicted three-phase currents Iu, v, and w, and the positive and negative polarities of the gate signal G of each phase and the predicted three-phase currents Iu, v, and w To calculate each phase voltage Vu, v, w, and further calculate the stator d, q-axis voltages Vds, Vqs by the equation (17), and calculate the calculated stator d, q-axis voltages Vds, Vqs as current. The result is output to the
[0027]
That is, when the relative value (1 or 0) of each phase output potential of the
However, when both the P-side and N-side gate signals are 0, the phase voltage is determined by the direction in which the phase current flows. Therefore, when the gate signal GUP = GUN = 0 and the U-phase current Iu ≧ 0, When the U relative ground potential VGU = 0, the gate signal GUP = GUN = 0, and the U-phase current Iu <0, the U relative ground potential VGU = 1.
[0028]
Since the ground potentials VGV and VGW of other phases can be obtained in the same manner, the operation voltages Vu, Vv and Vw are obtained by the following equations (19) and (20) using the filter voltage VF. Furthermore, the operation stator d and the q-axis voltages Vds and Vqs can be obtained from the equation (17).
[0029]
[Formula 13]
The
[0030]
The two-phase / three-
[0031]
The filter
Here, in equation (16), division is impossible if the predicted filter voltage value Vf [n] is zero, but there is no large calculation error even if a small value of a certain dummy is used as a base.
[0032]
The rotation
[0033]
The D /
Here, if the
[0034]
The short
[0035]
【The invention's effect】
As described above in detail, in the test apparatus of the present invention, the electrical angular velocity of the induction motor to be simulated and the filter voltage of the VVVF inverter DC power supply unit are connected to the gate output terminal of the control amplifier of the VVVF inverter which is the device under test. Each variable is unambiguously calculated and predicted not to change rapidly, and the induction motor, load and VVVF inverter to be driven by the VVVF inverter are reduced by reducing the order of the simultaneous differential equations of the DC power supply unit of the induction motor, load and VVVF inverter. In order to output the three-phase current signal of the VVVF inverter, the filter voltage signal, and the electric angular velocity signal of the induction motor, which are calculated from the electric constants of the DC power supply unit, to the control amplifier of the VVVF inverter, the control amplifier of the VVVF inverter is as if its gate signal To control and guide the VVVF inverter It operates as if driving the motive, the test apparatus operates as a control amplifier testing device VVVF inverter without main circuit of the rotating body and PWM inverter equivalently.
Therefore, the control amplifier test method and apparatus for the VVVF inverter of the present invention are extremely useful in practice.
[Brief description of the drawings]
FIG. 1 is a control circuit block diagram of a control amplifier test apparatus for a VVVF inverter according to an embodiment of the present invention.
FIG. 2 is a main circuit connection diagram of a conventional VVVF inverter.
[Explanation of symbols]
1, VVVF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17767699A JP4251720B2 (en) | 1999-06-24 | 1999-06-24 | VVVF inverter control amplifier test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17767699A JP4251720B2 (en) | 1999-06-24 | 1999-06-24 | VVVF inverter control amplifier test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001004689A JP2001004689A (en) | 2001-01-12 |
JP4251720B2 true JP4251720B2 (en) | 2009-04-08 |
Family
ID=16035167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17767699A Expired - Fee Related JP4251720B2 (en) | 1999-06-24 | 1999-06-24 | VVVF inverter control amplifier test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4251720B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006230105A (en) * | 2005-02-17 | 2006-08-31 | Fujitsu Ten Ltd | Motor simulator and method for simulating motor |
JP4939814B2 (en) * | 2006-02-13 | 2012-05-30 | 株式会社東芝 | Railway vehicle system |
JP6184235B2 (en) * | 2013-08-06 | 2017-08-23 | 三菱電機株式会社 | Inverter test system, inverter test method, inverter test apparatus, and inverter test program |
CN104730387B (en) * | 2015-03-25 | 2018-01-30 | 深圳市禾望电气股份有限公司 | The aging equipment and method of frequency conversion power unit |
CN111024999B (en) * | 2019-12-09 | 2022-03-29 | 上海汽车工业(集团)总公司 | Phase current calculation method and calculation module, and fault diagnosis method and fault diagnosis system thereof |
-
1999
- 1999-06-24 JP JP17767699A patent/JP4251720B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001004689A (en) | 2001-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2757670B1 (en) | Method and apparatus for controlling power converter with inverter output filter | |
JP6183291B2 (en) | Control device for synchronous motor | |
JP3218954B2 (en) | Abnormality detection device for AC motor control circuit | |
JPH03155392A (en) | Current detecting unit | |
JP2017169251A (en) | Zero-phase current suppression controller of open winding induction machine | |
Salehifar et al. | Simplified fault tolerant finite control set model predictive control of a five-phase inverter supplying BLDC motor in electric vehicle drive | |
JP5505042B2 (en) | Neutral point boost DC-three-phase converter | |
JP5300349B2 (en) | Motor control device and motor ground fault detection method | |
JP6984399B2 (en) | Power converter controller | |
JP6939800B2 (en) | Motor control method, motor control system and electric power steering system | |
JP4998693B2 (en) | Motor simulation device and motor simulation method | |
JP4251720B2 (en) | VVVF inverter control amplifier test equipment | |
Ye et al. | Simulation of electrical faults of three phase induction motor drive system | |
JP4649955B2 (en) | Electric motor control device | |
JP6975005B2 (en) | Power converters, their controls and methods, and power generation systems | |
JP2007151359A (en) | Electric power conversion system | |
KR101878090B1 (en) | Method and system for controlling motor | |
WO2018159104A1 (en) | Motor control method, motor control system, and electric power steering system | |
JP2002071731A (en) | Circuit for detecting relative potential to ground of inverter control amplifier tester | |
JP4437374B2 (en) | Equivalent test equipment calculation method | |
JP6896173B2 (en) | Control device for electric power steering device | |
JP4342020B2 (en) | VVVF inverter testing equipment | |
JP7004980B2 (en) | Pulse pattern generator | |
JP2015027136A (en) | Inverter controller | |
JP4342019B2 (en) | VVVF inverter testing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090120 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120130 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130130 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140130 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |