JP2002071731A - Circuit for detecting relative potential to ground of inverter control amplifier tester - Google Patents

Circuit for detecting relative potential to ground of inverter control amplifier tester

Info

Publication number
JP2002071731A
JP2002071731A JP2000260577A JP2000260577A JP2002071731A JP 2002071731 A JP2002071731 A JP 2002071731A JP 2000260577 A JP2000260577 A JP 2000260577A JP 2000260577 A JP2000260577 A JP 2000260577A JP 2002071731 A JP2002071731 A JP 2002071731A
Authority
JP
Japan
Prior art keywords
control amplifier
phase
circuit
equation
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000260577A
Other languages
Japanese (ja)
Inventor
Takeshi Shioda
剛 塩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP2000260577A priority Critical patent/JP2002071731A/en
Publication of JP2002071731A publication Critical patent/JP2002071731A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To detect a correct relative potential to ground from a gate signal inputted from a control amplifier in a control amplifier tester which behaves similarly to when an induction motor is driven by a VVVF inverter and which outputs equivalent electrical signals to the control amplifier of the VVVF inverter. SOLUTION: The relative potential to ground is detected from a minute time, a dead time in the minute time, an ON time of the P-side gate signal and a polarity of a current by inputting each phase gate signal of the VVVF inverter control amplifier.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、インバータ制御ア
ンプの試験装置に関わり、特にVVVFインバータの負
荷として誘導電動機を接続した時に、VVVFインバー
タの制御アンプの制御信号に基づき、VVVFインバー
タの主回路部および誘導電動機と等価な動作をするとと
もに、VVVFインバータおよび誘導電動機が動作して
いる時と等価な電気信号をVVVFインバータの制御ア
ンプにフイードバックする、主としてマイコン等の電子
回路により構成したインバータ制御アンプ試験装置にお
いて、インバータ制御アンプより出力されるゲート信号
から、正確な対地相対電位を検出する回路に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a test apparatus for an inverter control amplifier, and more particularly to a main circuit portion of a VVVF inverter based on a control signal of the control amplifier of the VVVF inverter when an induction motor is connected as a load of the VVVF inverter. And an inverter control amplifier test mainly comprising an electronic circuit such as a microcomputer, which operates equivalently to the operation of the induction motor and feeds back an electric signal equivalent to that when the induction motor is operating to the control amplifier of the VVVF inverter. The present invention relates to a circuit for detecting an accurate relative potential to ground from a gate signal output from an inverter control amplifier in an apparatus.

【0002】[0002]

【従来の技術】従来、特にVVVFインバータの制御ア
ンプが正規に動作しているかどうかを確認するために、
実際に使用する直流電源、フイルタリアクトル、フイル
タコンデンサおよびPWM変換器(以下、一括してVV
VFインバータ主回路部と称する)および誘導電動機を
接続して試験を行っていた。このように、実際のPWM
インバータ主回路部および誘導電動機とVVVFインバ
ータの制御アンプとを接続して制御アンプのハードおよ
びソフトのチェック及び試験を行おうとすると、PWM
インバータ主回路部および誘導電動機や周辺の回転体試
験装置のセットに多大な時間を要すると共に、多くの電
力が必要となる。
2. Description of the Related Art Conventionally, in order to check whether a control amplifier of a VVVF inverter is operating normally,
DC power supply, filter reactor, filter capacitor and PWM converter (hereinafter collectively referred to as VV
VF inverter main circuit section) and an induction motor were connected to perform the test. Thus, the actual PWM
When connecting the inverter main circuit and the induction motor to the control amplifier of the VVVF inverter to check and test the hardware and software of the control amplifier, PWM
It takes a lot of time to set up the inverter main circuit section, the induction motor, and the peripheral rotating body test apparatus, and also requires a lot of power.

【0003】この点の改良として、VVVFインバータ
の負荷として誘導電動機を接続した時のVVVFインバ
ータ制御アンプの動作と、実時間で等価に動作するイン
バータ制御アンプ試験装置を、VVVFインバータ主回
路部および誘導電動機等の回転体を有せずに、しかも試
験装置内のソフト定数変更のみで、全てのPWMインバ
ータ主回路部および誘導電動機の模擬に対応でき、マイ
コン等の電子回路のみで構成する装置が検討されてい
る。
As an improvement of this point, an inverter control amplifier test apparatus that operates equivalently in real time to the operation of a VVVF inverter control amplifier when an induction motor is connected as a load of the VVVF inverter is provided by a VVVF inverter main circuit section and an induction motor. It is possible to simulate all PWM inverter main circuit sections and induction motors without having a rotating body such as an electric motor and only by changing the software constants in the test equipment. Have been.

【0004】以下に、その発明の原理をPWMインバー
タ主回路部と3相誘導電動機、および負荷イナーシャを
組み合せた7元1次連立微分方程式により説明する。3
相2相変換行列は次に示す(1)式の〔C〕とし表され
る。
Hereinafter, the principle of the present invention will be described using a seven-dimensional linear simultaneous differential equation combining a PWM inverter main circuit, a three-phase induction motor, and load inertia. 3
The phase-two phase conversion matrix is represented as [C] in the following equation (1).

【0005】[0005]

【数1】 (Equation 1)

【0006】かご形3相誘導電動機の固定子(略字Sで
表す)のdおよびq軸成分の電圧をVds、Vqs、固定子お
よび回転子(略字rで表す)のdおよびq軸成分の電流
をIds、Iqs、Idr、Iqr、固定子および回転子の抵抗およ
び自己インダクタンスをRs、Rr、Ls、Lr、励磁インダク
タンスをM、3相誘導電動機の極対数pと回転角速度ω
mの積を新たに電気角速度と名付け、それをωrとする
と、微分演算子P(=d/dt)を使用して、3相誘導電
動機の等価回路4元1次連立微分方程式は(2)式で表
される。
The voltages of the d and q axis components of the stator (represented by the abbreviation S) of the cage type three-phase induction motor are represented by Vds, Vqs, and the currents of the d and q components of the stator and the rotor (represented by the abbreviation r). Are Ids, Iqs, Idr, Iqr, the resistance and self-inductance of the stator and the rotor are Rs, Rr, Ls, Lr, the exciting inductance is M, the number of pole pairs p of the three-phase induction motor and the rotational angular velocity ω.
Assuming that the product of m is newly called an electrical angular velocity and that it is ωr, using a differential operator P (= d / dt), an equivalent circuit of a three-phase induction motor, a quaternary first-order simultaneous differential equation, is (2) It is represented by an equation.

【0007】[0007]

【数2】 (Equation 2)

【0008】又、3相誘導電動機の発生トルクをTL、負
荷の慣性モーメントをJとして、制動分を無視するとト
ルク式は(3)式で表される。
If the generated torque of the three-phase induction motor is TL and the moment of inertia of the load is J, and the braking component is ignored, the torque equation is expressed by equation (3).

【0009】[0009]

【数3】 [Equation 3]

【0010】さらに、フイルタリアクトル(Rd,L
d)およびフイルタコンデンサCdを有する直流電源部
は、直流電源電圧Vs、フイルタ電圧Vf、フイルタリ
アクトル電流I1、およびPWM変換器入力電流I2に
より(4)、(5)式で表される。
Further, a filter reactor (Rd, L
d) and the DC power supply unit having the filter capacitor Cd are represented by Expressions (4) and (5) by the DC power supply voltage Vs, the filter voltage Vf, the filter reactor current I1, and the PWM converter input current I2.

【0011】[0011]

【数4】 (Equation 4)

【0012】誘導電動機の固定子d、q軸電圧Vds、Vq
s、および電流Ids、IqsとフイルタコンデンサCdのP
WM変換器への出力Vf×I2との間には、PWM変換器
の損失を無視すると、次に示す(6)式の関係があるの
で、VVVFインバータの直流電源部と誘導電動機を数
式的に接続できる。
Induction motor stator d, q-axis voltages Vds, Vq
s, and the currents Ids, Iqs and P of the filter capacitor Cd.
When the loss of the PWM converter is neglected, the output Vf × I2 to the WM converter has a relationship expressed by the following equation (6). Therefore, the DC power supply unit of the VVVF inverter and the induction motor are mathematically expressed. Can connect.

【0013】[0013]

【数5】 (Equation 5)

【0014】ここで、上記発明では、直流電源部定数、
誘導電動機定数、負荷の慣性モーメントおよび制御アン
プからのPWM変換器のゲート信号Gと3相電流の正負
より定まる固定子d、q電圧Vds、Vqsが決まると、
(2)〜(5)式より固定子および回転子のd、q軸電
流、電気角速度ωr、フイルタ電流I1、およびフイルタ
コンデンサCdの電圧すなわちフイルタ電圧Vfが求まる
事を利用する。さらに、厳密には、(2)〜(5)式を
連立させて7元1次の連立微分方程式を演算しなければ
いけないところを、本発明では、今、演算しようとして
いる微小時間では電気角速度ωrおよびフイルタ電圧Vf
が大きく変化しないと考えて、(2)式、(3)式およ
び(4)、(5)式を連立させずに演算し、微分方程式
解法の容易化を図っている。すなわち、(2)式は次に
示す(7)、(8)式および(9)式の如き4元1次連
立微分方程式の形に表される。
Here, in the above invention, the DC power source unit constant,
When the stator d, the q voltage Vds, and Vqs determined by the induction motor constant, the load inertia moment, the gate signal G of the PWM converter from the control amplifier, and the positive / negative of the three-phase current are determined,
The fact that d, q-axis current, electric angular velocity ωr, filter current I1, and voltage of the filter capacitor Cd, that is, the filter voltage Vf of the stator and the rotor are obtained from the equations (2) to (5) is used. Further, strictly speaking, the simultaneous differential equations of the seven-dimensional element must be calculated by simultaneously combining the equations (2) to (5). In the present invention, however, the electric angular velocity is calculated in the minute time to be calculated. ωr and filter voltage Vf
Is not greatly changed, the equations (2), (3), and (4), (5) are calculated without simultaneous equations, thereby facilitating the solution of the differential equation. That is, the equation (2) is expressed in the form of a quaternary linear simultaneous differential equation as shown in the following equations (7), (8) and (9).

【0015】[0015]

【数6】 (Equation 6)

【0016】また(3)式は次に示す(10)式の如き
形に、
The expression (3) is changed to the following expression (10).

【0017】[0017]

【数7】 (Equation 7)

【0018】(4)式は(11)式の如き形に、Equation (4) is expressed as in equation (11).

【0019】[0019]

【数8】 (Equation 8)

【0020】(5)式は(6)式を代入して(12)式
の如き形にそれぞれ変形される。
Equation (5) is transformed into a form as shown in equation (12) by substituting equation (6).

【0021】[0021]

【数9】 (Equation 9)

【0022】さらに(7)、(10)〜(12)式を離
散化して、代数方程式の形にする事により、DSP(デ
イジタル、シグナル、プロセッサ)等のマイクロコンピ
ュータにより演算して、固定子および回転子d、q軸電
流Ids、Iqs、Idr、Iqr、電気角速度ωr、フイルタ電流I
1およびフイルタ電圧Vfを求める事ができる。(7)、
(10)〜(12)式を離散化して、代数方程式の形に
する方法は、オイラー法、ルンゲ、クッタ法等がある
が、ここではオイラー法により説明する。 サンプリン
グ間隔ΔT毎にデータの採取および演算を行うとして、
(7)、(10)〜(12)式に対して微小時間ΔTで
のオイラー法を適用すると、次に示す(13)〜(1
6)式の如くなる。
Further, the equations (7) and (10) to (12) are discretized to form an algebraic equation, which is operated by a microcomputer such as a DSP (digital, signal, processor) to obtain the stator and Rotor d, q-axis current Ids, Iqs, Idr, Iqr, electrical angular velocity ωr, filter current I
1 and the filter voltage Vf can be obtained. (7),
Methods for discretizing equations (10) to (12) to form an algebraic equation include the Euler method, the Runge method, the Kutta method, and the like. Here, the Euler method will be used. Assuming that data is collected and calculated at each sampling interval ΔT,
When the Euler method with a small time ΔT is applied to the equations (7), (10) to (12), the following equations (13) to (1)
Equation 6) is obtained.

【0023】[0023]

【数10】 (Equation 10)

【0024】オイラー法の解法値である予測値は、前回
予測値を添字〔n〕、今回予測値を添字〔n+1〕で表すと
以下のようになる。 〔I〔n〕〕t=〔Ids〔n〕、Iqs〔n〕、Idr
〔n〕、Iqr〔n〕〕 〔V〔n〕〕t=〔Vds〔n〕、Vqs〔n〕〕 〔I〔n+1〕〕t=〔Ids〔n+1〕、Iqs〔n+1〕、I
dr〔n+1〕、Iqr〔n+1〕〕 である。
The predicted value, which is the solution value of the Euler method, is as follows when the previous predicted value is represented by a suffix [n] and the current predicted value is represented by a suffix [n + 1]. [I [n]] t = [Ids [n], Iqs [n], Idr
[N], Iqr [n]] [V [n]] t = [Vds [n], Vqs [n]] [I [n + 1]] t = [Ids [n + 1], Iqs [n + 1], I
dr [n + 1], Iqr [n + 1]].

【0025】従って、微小時間ΔT毎に3相誘導電動機
に印加される相電圧をサンプリングし、式(13)〜
(16)の演算を行うとして、今回サンプリング時の3
相誘導電動機の固定子d、q軸電圧〔V〔n〕〕tと、前
回演算の電気角速度予測値ωr〔n〕と、固定子および回
転子d、q軸電流予測値〔I〔n〕〕tと、フイルタ電流
予測値I1〔n〕と、フイルタ電圧予測値Vf〔n〕を使用し
て、(13)〜(16)式により今回の電気角速度予測
値ωr〔n+1〕、固定子および回転子d、q軸電流予測値
〔I〔n+1〕〕t、フイルタ電流予測値I1〔n+1〕、および
フイルタ電圧予測値Vf〔n+1〕を演算できる。ここで、
(8)式中のωrは電気角速度予測値ωr〔n〕を使用
し、固定子d、q軸電圧〔V〔n〕〕は、3相誘導電動
機の相電圧Vu、Vv、Vwより次に示す(17)式により演
算できる。
Therefore, the phase voltage applied to the three-phase induction motor is sampled at every minute time ΔT, and the equations (13) to (13) are obtained.
Assuming that the calculation of (16) is performed, 3
Stator d of phase induction motor, q-axis voltage [V [n]] t, electric angular velocity predicted value ωr [n] of previous calculation, stator and rotor d, q-axis current predicted value [I [n] T, the filter current predicted value I1 [n], and the filter voltage predicted value Vf [n], and the current electric angular velocity predicted value ωr [n + 1] is fixed by the equations (13) to (16). The child and rotor d, q-axis current predicted value [I [n + 1]] t, filter current predicted value I1 [n + 1], and filter voltage predicted value Vf [n + 1] can be calculated. here,
In equation (8), ωr uses the predicted electric angular velocity value ωr [n], and the stator d and the q-axis voltage [V [n]] are next to the phase voltages Vu, Vv, and Vw of the three-phase induction motor. It can be calculated by the following equation (17).

【0026】[0026]

【数11】 (Equation 11)

【0027】演算された電流予測値〔I〔n+1〕〕tの中
の固定子d、q軸電流Ids〔n+1〕、Iqs〔n+1〕を取り出
し、次に示す(18)式に従って、変換行列〔C〕の逆
行列〔C〕−1により2相3相変換して3相電流予測値
Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算する。
The stator d and the q-axis currents Ids [n + 1] and Iqs [n + 1] in the calculated current predicted value [I [n + 1]] t are extracted, and are shown in the following (18). According to the formula, two-phase three-phase conversion is performed by an inverse matrix [C] -1 of the conversion matrix [C], and a three-phase current predicted value is obtained.
Iu [n + 1], Iv [n + 1], Iw [n + 1] are calculated.

【0028】[0028]

【数12】 (Equation 12)

【0029】この演算された3相電流予測値Iu〔n+
1〕、Iv〔n+1〕、Iw〔n+1〕、電気角速度予測値ωr〔n+
1〕、および平滑コンデンサ電圧予測値Vf〔n+1〕を制御
アンプにフイードバックする事により、制御アンプはV
VVFインバータにより誘導電動機を駆動した時と同等
の動作を行う。
The calculated three-phase current predicted value Iu [n +
1], Iv (n + 1), Iw (n + 1), electric angular velocity predicted value ωr (n +
1] and the smoothing capacitor voltage predicted value Vf [n + 1] are fed back to the control amplifier, so that the control amplifier
The same operation as when the induction motor is driven by the VVF inverter is performed.

【0030】以下、上記従来発明の一実施例を図4に示
す制御回路ブロック図で説明する。同図において、VV
VFインバータの制御アンプ試験装置10は、VVVF
インバータの制御アンプ1よりゲート信号Gを入力し、
3相電流信号Iu′、Iv′、Iw′とフイルタ電圧信号Vf′
および電気角速度信号ωr′をVVVFインバータの制
御アンプ1に出力する、d、q軸電圧演算回路11、電
流演算回路12、2相/3相変換回路13、フイルタ電
圧演算回路14、回転数演算回路15、D/A変換回路
16から構成されてる。
An embodiment of the above-mentioned conventional invention will be described below with reference to a control circuit block diagram shown in FIG. In FIG.
The control amplifier test apparatus 10 for the VF inverter
The gate signal G is input from the control amplifier 1 of the inverter,
Three-phase current signals Iu ', Iv', Iw 'and filter voltage signal Vf'
And a d / q-axis voltage calculation circuit 11, a current calculation circuit 12, a two-phase / three-phase conversion circuit 13, a filter voltage calculation circuit 14, a rotation speed calculation circuit for outputting the electrical angular velocity signal ωr ′ to the control amplifier 1 of the VVVF inverter. 15 and a D / A conversion circuit 16.

【0031】VVVFインバータの制御アンプ1は、ゲ
ート信号G、すなわちU相のゲート信号Gup、Gu
n、V相のゲート信号Gvp、Gvn、W相のゲート信
号Gwp、Gwnをd、q軸電圧演算回路11に出力す
る。ゲート信号GupおよびGunはU相スイッチング
素子のP側およびN側のゲート信号であり、それぞれ
「1」の時、素子がON、「0」の時、素子がOFFを
表す。これらのゲート信号GupおよびGunは、どち
らかが「1」か、又は、U相レグ間のスイッチング素子
短絡を防ぐために両方共に「0」かである。他の相のゲ
ート信号についても同様である。
The control amplifier 1 of the VVVF inverter receives the gate signal G, that is, the U-phase gate signals Gup and Gu.
The n- and V-phase gate signals Gvp and Gvn and the W-phase gate signals Gwp and Gwn are output to the d- and q-axis voltage calculation circuits 11. The gate signals Gup and Gun are P-side and N-side gate signals of the U-phase switching element. When the signal is "1", the element is ON, and when it is "0", the element is OFF. Either of these gate signals Gup and Gun is “1”, or both are “0” in order to prevent the switching element short circuit between the U-phase legs. The same applies to gate signals of other phases.

【0032】d、q軸電圧演算回路11は、各相のゲー
ト信号G、予測3相電流Iu〔n〕、Iv〔n〕、Iw
〔n〕、およびフイルタ電圧予測値Vf〔n〕を入力し、
各相のゲート信号Gと予測3相電流Iu〔n〕、Iv
〔n〕、Iw〔n〕の正負の極性とにより、各相電圧V
u、v、wを演算し、さらに(17)式により固定子d、
q軸電圧Vds〔n〕、Vqs〔n〕を演算して、この演算固
定子d、q軸電圧Vds〔n〕、Vqs〔n〕を電流演算回路
12およびフイルタ電圧演算回路14に出力する。
The d- and q-axis voltage calculation circuits 11 respectively provide a gate signal G for each phase, predicted three-phase currents Iu [n], Iv [n], and Iw.
[N], and a filter voltage predicted value Vf [n],
Gate signal G of each phase and predicted three-phase currents Iu [n], Iv
[N] and Iw [n] depending on the positive and negative polarities, each phase voltage V
u, v, w are calculated, and the stators d,
The q-axis voltages Vds [n] and Vqs [n] are calculated, and the calculated stator d and the q-axis voltages Vds [n] and Vqs [n] are output to the current calculation circuit 12 and the filter voltage calculation circuit 14.

【0033】すなわち、VVVFインバータ主回路直流
電源の負側に対するPWM変換器の各相出力電位の相対
値(1or0)を対地電位Vgと名付けると、例えば、U
相において、ゲート信号Gup=1の時は、U相対地電
位Vgu=1とし、そうではなく、ゲート信号Gun=
1の時はU相対地電位Vgu=0とする。しかし、P側
およびN側のゲート信号が共に0の時は、相電流の流れ
る方向によって相電圧が決まるために、ゲート信号Gu
p=Gun=0で、しかも、U相電流Iu≧0の時はU相
対地電位Vgu=0とし、ゲート信号Gup=Gun=
0で、しかも、U相電流Iu<0の時はU相対地電位Vg
u=1とする。
That is, if the relative value (1 or 0) of the output potential of each phase of the PWM converter with respect to the negative side of the VVVF inverter main circuit DC power supply is named as ground potential Vg, for example,
In the phase, when the gate signal Gup = 1, the U relative ground potential Vgu = 1, and otherwise, the gate signal Gun =
When it is 1, the U relative ground potential Vgu = 0. However, when the P-side and N-side gate signals are both 0, the phase voltage is determined by the direction in which the phase current flows.
When p = Gun = 0 and the U-phase current Iu ≧ 0, the U relative ground potential Vgu = 0, and the gate signal Gup = Gun =
0, and when the U-phase current Iu <0, the U relative ground potential Vg
u = 1.

【0034】他の相の対地電位Vgv、Vgwについて
も同様に求める事ができるので、フイルタ電圧Vfを使
用して、次に示す(19)、(20)式により演算各相
電圧Vu、Vv、Vwを求める事ができ、さらに、(17)式
により演算固定子d、q軸電圧Vds〔n〕、Vqs〔n〕を
求める事ができる。
Since the ground potentials Vgv and Vgw of the other phases can be obtained in the same manner, the phase voltages Vu, Vv, Vv, Vv, and Vg calculated by the following equations (19) and (20) using the filter voltage Vf. Vw can be obtained, and further, the operation stator d and the q-axis voltages Vds [n] and Vqs [n] can be obtained by the equation (17).

【0035】[0035]

【数13】 (Equation 13)

【0036】電流演算回路12は、サンプリング時間間
隔ΔT毎に固定子d、q軸電圧Vds〔n〕、Vqs〔n〕と、
回転数演算回路15より出力される電気角速度予測値ω
r〔n〕を入力して、前回演算結果である固定子および回
転子d、q軸電流予測値Ids〔n〕、Iqs〔n〕、Idr
〔n〕、Iqr〔n〕とにより(13)式に基づき、今回の
固定子および回転子d、q軸電流予測値Ids〔n+1〕、Iq
s〔n+1〕、Idr〔n+1〕、Iqr〔n+1〕を演算し、これらの
値を内部に記憶すると共に、2相/3相変換回路13、
フイルタ電圧演算回路14および回転数演算回路15に
出力する。
The current calculation circuit 12 calculates the stator d, the q-axis voltages Vds [n] and Vqs [n] at every sampling time interval ΔT,
Electric angular velocity predicted value ω output from rotation speed calculation circuit 15
Input r [n], and calculate the stator and rotor d, q-axis current predicted values Ids [n], Iqs [n], Idr
[N] and Iqr [n], based on equation (13), the current stator and rotor d, q-axis current predicted value Ids [n + 1], Iq
s [n + 1], Idr [n + 1], Iqr [n + 1] are calculated, these values are stored internally, and the two-phase / three-phase conversion circuit 13,
It outputs to the filter voltage calculation circuit 14 and the rotation speed calculation circuit 15.

【0037】2相/3相変換回路13は、電流演算回路
12より出力される固定子d、q軸電流予測値Ids
〔n〕、Iqs〔n〕を入力して、(18)式に基づき3相
電流予測値Iu〔n+1〕、Iv〔n+1〕、Iw〔n+1〕を演算
し、これらの値をd、q軸電圧演算回路11およびD/
A変換回路16に出力する。
The two-phase / three-phase conversion circuit 13 includes a stator d and a q-axis current predicted value Ids output from the current operation circuit 12.
[N] and Iqs [n] are input, and three-phase current predicted values Iu [n + 1], Iv [n + 1], and Iw [n + 1] are calculated based on the equation (18). The values are d, q-axis voltage calculation circuit 11 and D /
Output to the A conversion circuit 16.

【0038】フイルタ電圧演算回路14は、サンプリン
グ時間間隔ΔT毎に電流演算回路12より出力される固
定子および回転子d、q軸電流予測値Ids〔n〕、Iqs
〔n〕および演算固定子d、q軸電圧Vds〔n〕、Vqs
〔n〕を入力して、前回演算結果のフイルタ入力電流予
測値I1〔n〕およびフイルタ電圧予測値Vf〔n〕とによ
り、(15)、(16)式に基づき、今回のフイルタ入
力電流予測値I1〔n+1〕およびフイルタ電圧予測値Vf
〔n+1〕を演算し、これらの値を内部に記憶すると共
に、フイルタ電圧予測値Vf〔n+1〕をd、q軸電圧演算
回路11およびD/A変換回路16に出力する。
The filter voltage calculating circuit 14 outputs the stator and rotor d, q-axis current predicted values Ids [n], Iqs output from the current calculating circuit 12 at every sampling time interval ΔT.
[N] and operation stator d, q-axis voltage Vds [n], Vqs
[N] is input, and the current filter input current prediction value is calculated based on equations (15) and (16) based on the filter input current prediction value I1 [n] and the filter voltage prediction value Vf [n] obtained as a result of the previous calculation. Value I1 [n + 1] and predicted filter voltage Vf
[N + 1] is calculated, these values are stored internally, and the filter voltage predicted value Vf [n + 1] is output to the d / q-axis voltage calculation circuit 11 and the D / A conversion circuit 16.

【0039】回転数演算回路15は、サンプリング時間
間隔ΔT毎に電流演算回路12より出力される固定子お
よび回転子d、q軸電流予測値Ids〔n〕、Iqs〔n〕、Id
r〔n〕、Iqr〔n〕を入力して、前回演算結果の電気角速
度予測値ωr〔n〕とにより、(14)式に基づき、今回
の電気角速度予測値ωr〔n+1〕を演算し、この値を内部
に記憶すると共に、電流演算回路12およびD/A変換
回路16に出力する。
The rotation speed calculation circuit 15 outputs the stator and rotor d, q-axis current predicted values Ids [n], Iqs [n], Id output from the current calculation circuit 12 at each sampling time interval ΔT.
r [n] and Iqr [n] are input, and the current electrical angular velocity predicted value ωr [n + 1] is calculated based on equation (14) using the electric angular velocity predicted value ωr [n] of the previous calculation result. This value is stored internally and output to the current calculation circuit 12 and the D / A conversion circuit 16.

【0040】D/A変換回路16は、2相/3相変換回
路13より3相電流予測値Iu〔n〕、Iv〔n〕、Iw〔n〕
を、フイルタ電圧演算回路14よりフイルタ電圧予測値
Vf〔n〕を、さらに回転数演算回路15より電気角速度
予測値ωr〔n〕を入力し、それぞれをデイジタル/アナ
ログ変換して3相電流信号Iu′、Iv′、Iw′、フイルタ
電圧信号Vf′、および電気角速度信号ωr′をVVVF
インバータの制御アンプ1に出力する。
The D / A conversion circuit 16 obtains three-phase current predicted values Iu [n], Iv [n], Iw [n] from the two-phase / 3-phase conversion circuit 13.
From the filter voltage calculation circuit 14
Vf [n] and an electrical angular velocity prediction value ωr [n] from the rotation speed calculation circuit 15 are further converted into digital / analog signals to convert the three-phase current signals Iu ′, Iv ′, Iw ′ and the filter voltage signal Vf. And the electrical angular velocity signal ωr ′
Output to the control amplifier 1 of the inverter.

【0041】[0041]

【発明が解決しようとする課題】しかしながら、このよ
うに構成されるd、q軸電圧演算回路11では、微小時
間ΔTの間に、例えば、U相ゲート信号Gup叉はGu
nのどちらか、叉は両方(時間的には異なる時刻)が
「1」で、かつ両方共に「0」であるようなゲート信号
が入力される時、正確な対地相対電位を検出できない、
ひいては正確なd、q軸電圧演算が行えないという問題
があり、特にVVVFインバータのスイッチング周波数
が高くなりパルス幅が細い時、d、q軸電圧演算誤差が
大きくなるという問題があった。
However, in the d- and q-axis voltage calculation circuits 11 configured as described above, for example, during the short time ΔT, for example, the U-phase gate signal Gup or Gu
When a gate signal in which one or both (time different in time) of n are “1” and both are “0” is inputted, an accurate relative potential to ground cannot be detected.
Consequently, there is a problem that accurate d and q axis voltage calculations cannot be performed. In particular, when the switching frequency of the VVVF inverter is high and the pulse width is narrow, there is a problem that a d and q axis voltage calculation error increases.

【0042】本発明は上記事情に鑑みてなされたもの
で、VVVFインバータに限ることなく、インバータ制
御アンプの動作と、実時間で等価に動作する、マイコン
等の電子回路のみで構成するインバータ制御アンプの試
験装置において、インバータ制御アンプより入力するP
側及びN側ゲート信号から、微小時間ΔT間の正確な対
地相対電位を検出して、正確なd、q軸電圧を演算する
方法を提供する事にある。
The present invention has been made in view of the above circumstances, and is not limited to a VVVF inverter, and is an inverter control amplifier constituted only by an electronic circuit such as a microcomputer, which operates equivalently in real time to the operation of the inverter control amplifier. Input from the inverter control amplifier
An object of the present invention is to provide a method for detecting an accurate relative potential to ground for a very short time ΔT from the side gate signal and the N side gate signal to calculate an accurate d, q axis voltage.

【0043】つまり、その目的を達成するための手段
は、 1)請求項1において、被試験機であるインバータ制御
アンプのゲート出力端に接続され、等価的にインバータ
主回路部および負荷の動作をするインバータ制御アンプ
の試験装置において、微小時間内の前記P側およびN側
ゲート信号よりデッドタイム時間Tdを検出する手段
と、微小時間内のP側ゲート信号のON時間Tpを検出
する手段と、該前記等価負荷の電流の正負と前記P側ゲ
ート信号のON時間Tpと前記デッドタイム時間Tdと
前記微小時間より対地相対電位を演算する手段を有する
事を特徴とするインバータ制御アンプ試験装置の対地相
対電位検出回路である。
That is, the means for achieving the object are as follows: 1) In claim 1, connected to the gate output terminal of the inverter control amplifier, which is the device under test, and equivalently controlling the operation of the inverter main circuit section and the load. Means for detecting a dead time Td from the P-side and N-side gate signals within a short time, means for detecting an ON time Tp of the P-side gate signal within a short time, Means for calculating a relative potential with respect to ground based on the polarity of the current of the equivalent load, the ON time Tp of the P-side gate signal, the dead time Td, and the minute time. This is a relative potential detection circuit.

【0044】本発明の原理を図2および3により説明す
る。図2のU相デッドタイム時間間隔説明図において、
PWM変換器のU相のP側及びN側のゲート信号をそれ
ぞれGup、Gunとし、サンプリング時間間隔をΔ
T、Gup=1の時間間隔をTup、Gun=1の時間
間隔をTunとすると、P側及びN側のゲート信号Gu
p,Gunが共に0のデッドタイム時間間隔Tudは図
2の如く図示される。従って、デッドタイム時間間隔T
udは(21)式により求められる。 Tud=ΔT−(Tup+Tun) ・・・(21) ここで、例えば、サンプリング時間間隔ΔTの間、ゲー
ト信号Gup又はGunが1の時は、デッドタイム時間
間隔Tud=0となり、(21)式により全ての場合の
デッドタイム時間間隔Tdを求める事ができる。V、W
相のデッドタイム時間間隔Tvd、及びTwdについて
も同様に、P側ゲート信号が1の時間間隔Tvp及びT
wp、N側ゲート信号が1の時間間隔Tvn及びTwn
を用いて、それぞれ求める事ができる。
The principle of the present invention will be described with reference to FIGS. In the U-phase dead time time interval explanatory diagram of FIG.
The U-phase P-side and N-side gate signals of the PWM converter are Gup and Gun, respectively, and the sampling time interval is Δ
Assuming that the time interval of T and Gup = 1 is Tup and the time interval of Gun = 1 is Tu, the gate signals Gu on the P side and the N side are Gu.
The dead time interval Tud in which both p and Gun are 0 is illustrated in FIG. Therefore, the dead time interval T
ud is obtained by equation (21). Tud = ΔT− (Tup + Tun) (21) Here, for example, when the gate signal Gup or Gun is 1 during the sampling time interval ΔT, the dead time time interval Tud = 0, and according to the equation (21) The dead time interval Td in all cases can be obtained. V, W
Similarly, for the dead time time intervals Tvd and Twd of the phase, the time intervals Tvp and T
wp, time intervals Tvn and Twn in which the N-side gate signal is 1
Can be obtained by using.

【0045】次に、図3のU相対地相対電位導出フロー
チャートにおいて、U相の対地相対電位Vguは、デッ
ドタイム時間間隔TudとU相電流予測値Iu[n]の
流れる方向を用いて、以下のように求められる。すなわ
ち、U相電流予測値Iu[n]が負の時は、(22)式
により、正の時は、(23)式により求められる。 Vgu=(Tud+Tup)/ΔT ・・・(22) Vgu=Tup/ΔT ・・・ (23) 他の相の対地相対電位Vgv及びVgwについても同様
に、デッドタイム時間間隔Tvd及びTwdと電流予測
値Iv[n]及びIw[n]の流れる方向を用いて、そ
れぞれ求める事ができる。
Next, in the U relative ground relative potential deriving flowchart of FIG. 3, the U phase ground relative potential Vgu is calculated using the dead time time interval Tud and the direction in which the U phase current predicted value Iu [n] flows. It is required as follows. That is, when the U-phase current predicted value Iu [n] is negative, it is obtained by the equation (22), and when it is positive, it is obtained by the equation (23). Vgu = (Tud + Tup) / ΔT (22) Vgu = Tup / ΔT (23) Similarly, the dead time intervals Tvd and Twd and the current for the relative ground potentials Vgv and Vgw of the other phases. It can be obtained by using the flowing directions of the predicted values Iv [n] and Iw [n].

【0046】従って、上記各相のデッドタイム時間間隔
Tud,Tvd,Twdまで考慮した対地相対電位Vg
u,Vgv,Vgwと、フイルタ電圧Vfを用いて、
(19)、(20)式により正確な演算各相電圧Vu,
Vv,Vwを求める事ができ、さらに、(17)式によ
り演算固定子d,q軸電圧Vds〔n〕,Vqs〔n〕
を求める事ができる。以下、本発明の一実施例を図面に
基づいて詳述する。
Therefore, relative potential Vg with respect to ground taking into account the dead time time intervals Tud, Tvd, Twd of each phase.
u, Vgv, Vgw and the filter voltage Vf,
Equations (19) and (20) are used for accurate calculation of each phase voltage Vu,
Vv and Vw can be obtained, and the operation stator d and the q-axis voltages Vds [n] and Vqs [n] can be obtained by the equation (17).
Can be requested. Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings.

【0047】[0047]

【発明の実施の形態】図1は本発明の請求項1が適用さ
れたインバータ制御アンプ試験装置の対地相対電位検出
回路の制御回路ブロック図である。同図において、21
はデッドタイム検出回路、22はP側ゲートON時間検
出回路、23は対地相対電位演算回路であり、図4と同
一符号を付したものは同一構成部品を表す。
FIG. 1 is a block diagram of a control circuit of a circuit for detecting relative electric potential to ground of an inverter control amplifier test apparatus to which claim 1 of the present invention is applied. In FIG.
Is a dead time detection circuit, 22 is a P-side gate ON time detection circuit, 23 is a relative electric potential calculation circuit to ground, and the same reference numerals in FIG. 4 denote the same components.

【0048】デッドタイム検出回路21は、インバータ
の制御アンプ1より、任意の相のP側及びN側のゲート
信号Gp及びGnを入力して、サンプリング時間間隔Δ
T間のGp,Gnが共に0のデッドタイム時間間隔Td
を、(21)式により導出し、対地相対電位演算回路2
3に出力する。P側ゲートON時間検出回路22は、イ
ンバータの制御アンプ1より、任意の相のP側ゲート信
号Gpを入力して、サンプリング時間間隔ΔT間のゲー
ト信号Gp=1の時間間隔Tpを検出し、対地相対電位
演算回路23に出力する。
The dead time detecting circuit 21 receives the gate signals Gp and Gn on the P side and the N side of an arbitrary phase from the control amplifier 1 of the inverter, and outputs a sampling time interval Δ
Dead time interval Td where Gp and Gn between T are both 0
Is derived by equation (21), and the relative electric potential to ground calculation circuit 2
Output to 3. The P-side gate ON time detection circuit 22 receives a P-side gate signal Gp of an arbitrary phase from the control amplifier 1 of the inverter, detects a time interval Tp of the gate signal Gp = 1 during the sampling time interval ΔT, The signal is output to the relative electric potential calculation circuit 23.

【0049】対地相対電位演算回路23は、デッドタイ
ム時間間隔Td、ゲート信号Gp=1の時間間隔Tp、
及び任意の相の負荷電流I〔n〕を入力して、負荷電流
Iが負の時は、(22)式により,叉、正の時は(2
3)式により、それぞれ対地相対電位Vgを演算し、
d,q軸電圧演算回路11に出力する。d,q軸電圧演
算回路11は、各相の対地相対電位Vgu,Vgv,V
gw、及びフイルタ電圧予測値Vf〔n〕を入力して、演
算固定子d,q軸電圧Vds〔n〕,Vqs〔n〕を演
算する。
The relative electric potential calculation circuit 23 has a dead time time interval Td, a time interval Tp for the gate signal Gp = 1,
And the load current I [n] of an arbitrary phase is input. When the load current I is negative, the equation (22) is used.
The relative potential Vg to the ground is calculated by the equation 3),
Output to the d and q axis voltage calculation circuit 11. The d- and q-axis voltage calculation circuits 11 calculate relative potentials Vgu, Vgv, V
gw and the filter voltage predicted value Vf [n] are input, and the operation stator d, the q-axis voltages Vds [n] and Vqs [n] are calculated.

【0050】[0050]

【発明の効果】以上詳述したように、本発明のインバー
タ主回路および負荷を模擬するインバータ制御アンプ試
験装置の対地相対電位検出回路においては、被試験装置
であるインバータ制御アンプのゲート出力端に接続し、
模擬するインバータ主回路部端子の微小時間ΔT毎の対
地相対電位を正確に検出できる。この結果、正確な演算
固定子d,q軸電圧Vds,Vqsを演算できるので、
正確なインバータ主回路および負荷を模擬できる。よっ
て、本発明のインバータ制御アンプ試験装置の対地相対
電位検出回路は、実用上、極めて有用性の高いものであ
る。
As described above in detail, in the inverter main circuit and the relative ground potential detection circuit of the inverter control amplifier test apparatus for simulating the load of the present invention, the gate output terminal of the inverter control amplifier as the device under test is connected to the gate output terminal. connection,
It is possible to accurately detect the relative potential with respect to the ground every minute time ΔT of the terminal of the inverter main circuit portion to be simulated. As a result, accurate calculation stators d and q-axis voltages Vds and Vqs can be calculated.
Accurate inverter main circuit and load can be simulated. Therefore, the circuit for detecting relative electric potential to ground of the inverter control amplifier test apparatus of the present invention has extremely high practical utility.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例のインバータ制御アンプ試験
装置の対地相対電位検出回路の制御回路ブロック図であ
る。
FIG. 1 is a control circuit block diagram of a relative electric potential detection circuit to ground of an inverter control amplifier test apparatus according to one embodiment of the present invention.

【図2】本発明のU相デッドタイム時間間隔説明図であ
る。
FIG. 2 is an explanatory diagram of a U-phase dead time time interval according to the present invention.

【図3】本発明のU相対地相対電位導出フローチャート
図である。
FIG. 3 is a flowchart of deriving a U relative ground relative potential according to the present invention.

【図4】従来のVVVFインバータの制御アンプ試験装
置の制御回路ブロック図である。
FIG. 4 is a control circuit block diagram of a conventional control amplifier test apparatus for a VVVF inverter.

【符号の説明】[Explanation of symbols]

1 VVVFインバータの制御アンプ 10 VVVFインバータの制御アンプ試験装置 11 d、q軸電圧演算回路 12 電流演算回路 13 2相/3相変換回路 14 フイルタ電圧演算回路 15 回転数演算回路 16 D/A変換回路 20 対地相対電位検出回路 21 デッドタイム検出回路 22 P側ゲートON時間検出回路 23 対地相対電位演算回路 DESCRIPTION OF SYMBOLS 1 Control amplifier of VVVF inverter 10 Control amplifier test device of VVVF inverter 11 d, q-axis voltage calculation circuit 12 Current calculation circuit 13 2-phase / 3-phase conversion circuit 14 Filter voltage calculation circuit 15 Rotation speed calculation circuit 16 D / A conversion circuit Reference Signs List 20 relative ground potential detection circuit 21 dead time detection circuit 22 P side gate ON time detection circuit 23 relative ground potential calculation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 被試験機であるインバータ制御アンプの
ゲート出力端に接続され、等価的にインバータ主回路部
および負荷の動作をするインバータ制御アンプの試験装
置において、微小時間内の前記インバータ制御アンプの
P側およびN側ゲート信号よりデッドタイム時間Tdを
検出する手段と、微小時間ΔT間のP側ゲート信号のO
N時間Tpを検出する手段と、前記等価負荷の電流の正
負と前記P側ゲート信号のON時間Tpと前記デッドタ
イム時間Tdと前記微小時間より対地相対電位を演算す
る手段を有し、該対地相対電位をd,q軸電圧演算回路
に出力する事を特徴とするインバータ制御アンプ試験装
置の対地相対電位検出回路。
1. An inverter control amplifier test device connected to a gate output terminal of an inverter control amplifier as a device under test and equivalently operating an inverter main circuit section and a load, wherein the inverter control amplifier within a short time is Means for detecting the dead time Td from the P side and N side gate signals of the
Means for detecting the N time Tp, and means for calculating the relative potential with respect to the ground from the positive / negative of the current of the equivalent load, the ON time Tp of the P-side gate signal, the dead time Td, and the minute time. A relative potential detection circuit for an inverter control amplifier test apparatus, characterized in that a relative potential is output to d and q axis voltage calculation circuits.
JP2000260577A 2000-08-30 2000-08-30 Circuit for detecting relative potential to ground of inverter control amplifier tester Pending JP2002071731A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000260577A JP2002071731A (en) 2000-08-30 2000-08-30 Circuit for detecting relative potential to ground of inverter control amplifier tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000260577A JP2002071731A (en) 2000-08-30 2000-08-30 Circuit for detecting relative potential to ground of inverter control amplifier tester

Publications (1)

Publication Number Publication Date
JP2002071731A true JP2002071731A (en) 2002-03-12

Family

ID=18748564

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000260577A Pending JP2002071731A (en) 2000-08-30 2000-08-30 Circuit for detecting relative potential to ground of inverter control amplifier tester

Country Status (1)

Country Link
JP (1) JP2002071731A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130671A (en) * 2003-10-27 2005-05-19 Shinko Electric Co Ltd Inverter tester
JP2006230105A (en) * 2005-02-17 2006-08-31 Fujitsu Ten Ltd Motor simulator and method for simulating motor
WO2022158195A1 (en) * 2021-01-21 2022-07-28 サンデンホールディングス株式会社 Inverter device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005130671A (en) * 2003-10-27 2005-05-19 Shinko Electric Co Ltd Inverter tester
JP2006230105A (en) * 2005-02-17 2006-08-31 Fujitsu Ten Ltd Motor simulator and method for simulating motor
WO2022158195A1 (en) * 2021-01-21 2022-07-28 サンデンホールディングス株式会社 Inverter device

Similar Documents

Publication Publication Date Title
JP4881635B2 (en) Vector controller for permanent magnet motor
JP6183291B2 (en) Control device for synchronous motor
JP6387424B2 (en) Motor drive device
JP5505042B2 (en) Neutral point boost DC-three-phase converter
JP4998693B2 (en) Motor simulation device and motor simulation method
WO2018159101A1 (en) Motor control method, motor control system, and electric power steering system
JP2004048933A (en) Control unit for dc brushless motor
JP4251720B2 (en) VVVF inverter control amplifier test equipment
JP2002071731A (en) Circuit for detecting relative potential to ground of inverter control amplifier tester
KR101878090B1 (en) Method and system for controlling motor
WO2018159104A1 (en) Motor control method, motor control system, and electric power steering system
JP2008295229A (en) Motor simulation apparatus and motor simulation method
JP4437374B2 (en) Equivalent test equipment calculation method
JPH1198899A (en) Ac motor driver
JP6896173B2 (en) Control device for electric power steering device
JP2005045990A (en) Device for detecting speed electromotive force and method therefor, and inverter controller and the like
WO2018159099A1 (en) Motor control method, motor control system, and electric power steering system
WO2018159100A1 (en) Motor control method, motor control system, and electric power steering system
JP2022153006A (en) Motor control device
JP2012039716A (en) Motor controller and motor control method
JP2020078108A (en) Control device for rotary electric machine
JP6962267B2 (en) Pulse pattern generator
JP7004980B2 (en) Pulse pattern generator
JP2000224866A (en) Testing apparatus of vvvf inverter
JPH08205599A (en) Speed estimation and drive device for induction motor