JP4250885B2

JP4250885B2 - Inter-board control method and inter-board control apparatus

Info

Publication number: JP4250885B2
Application number: JP2001298720A
Authority: JP
Inventors: 茂三浦
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2009-04-08
Anticipated expiration: 2021-09-28
Also published as: JP2003108515A

Description

【０００１】
【発明の属する技術分野】
本発明は、１つの制御部と被制御部である複数のボードを収容する装置において、制御部から設定を行うと共に、実装された各ボードからの状態等の情報収集を実行する回路に関する。
【０００２】
【従来の技術】
以下図３及び図４を使用して従来の盤間制御装置の構成及びその使用の形態について説明する。図３は、従来の盤間制御装置の構成を示す図である。図３において、31は制御部、32-1〜32-16は被制御部を構成する複数のボード(0)〜(16)（ボードは例えば、通信装置に用いられる光信号−電気信号変換回路等の回路である。）、33はCPUである。また、制御部31はCPU-I/F（CPUインタフェース）31-1、下り制御部31-2、下り用DPMEM（デュアル・ポート・メモリ）31-3 、セレクタ（SEL）31-4、上り制御部31-5、上り用DPMEM（デュアル・ポート・メモリ）31-6 により構成されている。そして、前記下り用DPMEM31-3及び上り用DPMEM31-6には、それぞれ16SLOT分のデータ記憶容量を備えている。
【０００３】
この盤間制御装置では、CPU33からの指示により、一定の繰り返し周期で、下り制御部31-2で生成されるクロック信号(scc-clk)により、下り用DPMEM31-3から読み出された制御データ(scc-ddt)が、位置信号(scc-fp)に応じた制御ボード32-1〜32-16に順次供給されて、設定される。
【０００４】
下り制御部からの制御データとしては、例えば、ループ設定、LED設定、USER/LINE IF設定、帯域制限設定等の多数の制御データがある。したがって、下り用DPMEM31-3には、上記多数の制御データを16SLOT（ボード数）分だけ蓄積していたので、大容量のデュアル・ポート・メモリを必要としていた。
【０００５】
また、各ボード(0)〜(15)からの状態データは、セレクタ（SEL）31-4介して上り制御部31-5で受信して、上り用DPMEM31-6に記録される。上り制御部からの状態データとしては、ループ情報、TESTパケット受信カウンタ情報、TESTパケット送信カウンタ情報、回線警報情報、盤・盤間故障情報、LED情報等の多数の状態データが含まれ、ボードの監視に利用される。したがって、上り用DPMEM31-6にも、上記多数の状態データを16SLOT（ボード数）分だけ蓄積するので、大容量のデュアル・ポート・メモリを必要とする。
【０００６】
次に、上記従来の盤間制御装置の動作を図４のタイミング図を用いて説明する。図４は、一定の繰り返し周期（図４では100ms間隔）で、0〜15のSLOT（ボード(0)〜(15)）に対して、設定用の制御データを送信すると共に、該０〜15のSLOT（ボード(0)〜(15)）からの、状態データを受信している。
【０００７】
図示の如く、一定の繰り返し周期T1（図４では100ms間隔）の内の所定の期間T2（図４では、20ms）に、位置信号scc-fp(0）〜scc-fp(15)が順次送出され、個々のSLOT（ボード）が指定され、この期間に個々のSLOTに対する制御データ（scc-ddt）の送信（制御部→被制御部）及び状態データ(scc-udt)の受信(制御部←被制御部)が行われる。
【０００８】
次に、上記個々のSLOTに対する制御データの送信及び状態データの受信について、SLOT(0)に対するものを例にして詳細に説明する。SLOT(0)に対する位置信号scc-fp(0)のパルスの立ち上がり後、SLOT(0)に対して、制御データscc-ddtがT3（図４では、1.25ms）の期間に順次送信される。また、SLOT(0)に対する位置信号scc-fp(0)のパルスの立ち上がりから２クロック後、SLOT(0)からの、状態データscc-udtが順次受信される。
【０００９】
上記の、SLOT(0)に対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信と同様の動作が、全てのSLOTに対して順次実行される。そして、上記SLOT(0)〜(15)に対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信が、一定の繰り返し周期（T1）で繰り返し実行されていた。
【００１０】
【発明が解決しようとする課題】
上述の如く、従来の盤間制御装置では、１つの制御部と被制御部である複数のボードを収容するSLOTを有する装置において、制御部から設定を行うと共に、実装された各ボードからの状態等の情報収集を実行するに際して、複数のSLOTを順次指定して、その都度各SLOTに対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信とを実行していたので、下り用DPMEM及び上り用DPMEMにそれぞれ全てのSLOTに対応したデータを蓄積できる容量を必要としていた。
【００１１】
本発明の課題
（目的）は、各SLOTに対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信とを行うに際して、制御データの送信を必要なSLOTに対してのみ行い、状態データの受信は全てのSLOTから所定周期毎に行うようにして、下り用DPMEMには、１SLOT分のデータを蓄積できる容量のみで済ませることにある。
【００１２】
【課題を解決するための手段】
前記課題を解決するために、一定の繰り返し周期毎に送出される信号に基づき、被制御部を構成する複数のボードの内の任意のボードに対して制御データの送信を実行するステップと、前記一定の繰り返し周期毎に送出される信号に基づき、前記被制御部を構成する複数のボードからの状態データの受信を全ての前記ボードから所定の周期で実行するステップとを含む盤間制御方法。（請求項１）
この構成により、各SLOTに対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信とを行うに際して、制御データの送信を必要なSLOTに対してのみ行い、状態データの受信は全てのSLOTから所定周期毎に行うようにして、上り用DPMEMには、１SLOT分のデータを蓄積できる容量のみで済ませることが可能になる。
【００１３】
また、前記制御データ及び状態データの記憶部は、それぞれ１ボード分のデュアル・ポート・メモリ及び複数ボード分のデュアル・ポート・メモリで構成されることによって、高速な制御データの送信及び状態データの受信が可能になる。（請求項２）
【００１４】
また、前記ボードに対する制御データの送信は、各ボードが実装されるスロットを識別するSLOTID及びボードの種別を識別するPKGIDを付加して全てのボードに対して同報で行っても、必要とするボードのみが制御データの受信ができる。（請求項３）
【００１５】
また、被制御部と、一定の繰り返し周期毎に送出される信号に基づき、前記被制御部を構成する複数のボードに対して、ＣＰＵの制御により、制御データを送信して各ボードの設定を行うと共に、前記一定の繰り返し周期毎に送出される信号に基づき、前記複数のボードからの状態データの全てを所定周期毎に受信する制御部とにより構成される盤間制御装置であって、前記制御部は、送信用の前記制御データを１ボード分記憶する下り用記憶手段と、前記受信した状態データを複数ボード分記憶する上り用記憶手段とで盤間制御装置を構成する。（請求項４）
この構成により、上り用DPMEMには、１SLOT分のデータを蓄積できる容量のみで済ませることが可能になる。
【００１６】
また、前記下り用記憶手段及び上り用記憶手段は、デュアル・ポート・メモリで構成する。（請求項５）
また、前記各ボードには、各ボードが実装されるスロットを識別するSLOTID及びボードの種別を識別するPKGIDが付与することによって、全てのボードに対して同報で行っても、必要とするボードのみが制御データの受信ができる。（請求項６）
【００１７】
【発明の実施の形態】
次に本発明の盤間制御装置の構成及びその使用の形態について説明する。図１は、本発明の盤間制御装置の構成を示す図である。図１において、１は制御部、2-1〜2-16は被制御部を構成する複数のボード(0)〜(15)（ボードは例えば、通信装置に用いられる光信号−電気信号変換回路等の回路である。）、３はCPUである。また、制御部１はCPU-I/F（CPUインタフェース）1-1、下り制御部1-2、下り用DPMEM（デュアル・ポート・メモリ）1-3 、セレクタ（SEL）1-4、上り制御部1-5、上り用DPMEM（デュアル・ポート・メモリ）1-6 により構成されている。そして、前記下り用DPMEM1-3には１SLOT分のデータ記憶容量、上り用DPMEM1-6には16SLOT分のデータ記憶容量を備えている。
【００１８】
本発明の各ボード(0)〜(15)には、実装位置によって決定されるSLOTIDと実装されるボードの種別を示すPKGIDを有している。制御部１では、CPU３の指示により、下りデータに制御対象とするSLOTIDとPKGIDを指定し、該当する1つのボードに対して一定の周期毎に１SLOT分のデータを出力して、当該ボードの設定を行う。
【００１９】
この場合、全てのボードに対して同一時間に共通のデータが送信されることになるが、各ボードでは、自己のボードのSLOTID及びPKGIDが一致するデータのみを取り込む機能を有しているので、特定のボードのみの設定が可能になる。なお、下りデータの中にSLOT情報の前にアサインした情報により、SLOTIDを無視させて、全てのボードに対する一括同一設定を行うことも可能である。
【００２０】
下り制御部からの制御データとしては、例えば、ループ設定、LED設定、USER/LINE IF設定、帯域制限設定等の多数の制御データがある。したがって、下り用DPMEM1-3には、CPU３からの変更要求のあるボードに対応した制御データを１SLOT分だけ蓄積すれば良いので、大容量のデュアル・ポート・メモリを必要としない。
【００２１】
また、各ボード(0)〜(15)からの状態データは、図３の場合と同様に、セレクタ（SEL）1-4介して上り制御部1-5で受信して、上り用DPMEM1-6に記録される。上り制御部からの状態データとしては、ループ情報、TESTパケット受信カウンタ情報、TESTパケット送信カウンタ情報、回線警報情報、盤・盤間故障情報、LED情報等の多数の状態データが含まれており、このデータは各ボードの監視に利用される。したがって、上り用DPMEM1-6にも、上記多数の状態データを16SLOT（ボード数）分だけ蓄積するので、大容量のデュアル・ポート・メモリを必要とする。
【００２２】
次に、本発明の盤間制御装置の動作を図２のタイミング図を用いて説明する。図２では、０〜15のSLOT（ボード(0)〜(15)）の内CPU３から変更要求が出されているボード（図２では、ボード(0)）に対して、設定用の制御データを送信している。また、該０〜15のSLOT（ボード(0)〜(15)）からの、状態データを一定の繰り返し周期（図２では100ms間隔）で受信している。
【００２３】
図示の如く、一定の繰り返し周期T1（図２では100ms間隔）毎に、先頭を示すタイミング信号である１つのパルス信号（位置信号scc-fp）が送出される。そして、本発明では、このパルス信号(scc-fp)を基準にして、下りデータ（制御部→被制御部）及び上りデータ（被制御部→制御部）の送受信が行われる。
【００２４】
次に、上記個々のSLOTに対する制御データの送信及び状態データの受信について、SLOT(0)に対するものを例にして詳細に説明する。SLOT(0)に対する位置信号scc-fp(0)のパルスの立ち下がり後、SLOTID(0)及びPKGID(0)と共に、SLOT(0）に対する制御データscc-ddtがT3（図４では、1.25ms）の期間に順次送信される。また、SLOT(0)に対する位置信号scc-fp(0)のパルスの立ち下がりから２クロック後、SLOT(0)からの、状態データscc-udtが順次受信される。
【００２５】
上記の、SLOT(0)からの状態データscc-udtの受信と同様の動作が、全てのSLOTに対して順次実行される。全ての上りデータ（状態データ）の受信が完了すると割込みによってCPU３に通知される。上述の動作が一定の繰り返し周期（T1）（図２では100ms）で繰り返し実行される。
【００２６】
【発明の効果】
請求項１に記載の発明では、一定の繰り返し周期毎に送出される信号に基づき、被制御部を構成する複数のボードの内の任意のボードに対して制御データの送信を実行するステップと、前記一定の繰り返し周期毎に送出される信号に基づき、前記被制御部を構成する複数のボードからの状態データの受信を全ての前記ボードから所定の周期で実行するステップとを含む構成により、各SLOTに対する制御データscc-ddtの送信及びSLOT(0)からの状態データscc-udtの受信とを行うに際して、制御データの送信を必要なSLOTに対してのみ行い、状態データの受信は全てのSLOTから所定周期毎に行うようにして、下り用DPMEMには、１SLOT分のデータを蓄積できる容量のみで済ませることが可能になる。
【００２７】
また、請求項２に記載の発明では、前記制御データ及び状態データの記憶部は、それぞれ１ボード分のデュアル・ポート・メモリ及び複数ボード分のデュアル・ポート・メモリで構成されることによって、高速な制御データの送信及び状態データの受信が可能になる。
【００２８】
また、請求項３に記載の発明では、前記ボードに対する制御データの送信は、各ボードが実装されるスロットを識別するSLOTID及びボードの種別を識別するPKGIDを付加して全てのボードに対して同報で行っても、必要とするボードのみが制御データの受信ができる。
【００２９】
また、請求項４に記載の発明では、被制御部と、一定の繰り返し周期毎に送出される信号に基づき、前記被制御部を構成する複数のボードに対して、ＣＰＵの制御により、制御データを送信して各ボードの設定を行うと共に、前記一定の繰り返し周期毎に送出される信号に基づき、前記複数のボードからの状態データの全てを所定周期毎に受信する制御部とにより構成される盤間制御装置であって、前記制御部は、送信用の前記制御データを１ボード分記憶する下り用記憶手段と、前記受信した状態データを複数ボード分記憶する上り用記憶手段とで盤間制御装置を構成することにより、上り用DPMEMには、１SLOT分のデータを蓄積できる容量のみで済ませることが可能になる。
【００３０】
また、請求項５及び６に記載の発明では、前記下り用記憶手段及び上り用記憶手段は、デュアル・ポート・メモリで構成し、前記各ボードには、各ボードが実装されるスロットを識別するSLOTID及びボードの種別を識別するPKGIDが付与することによって、高速な制御データの送信及び状態データの受信が可能になると共に、全てのボードに対して同報で行っても、必要とするボードのみが制御データの受信ができる。
【図面の簡単な説明】
【図１】本発明の盤間制御回路の構成を示す図である。
【図２】本発明の盤間制御回路の動作を説明するタイミングチャートである。
【図３】従来の盤間制御回路の構成を示す図である。
【図４】従来の盤間制御回路の動作を説明するタイミングチャートである。
【符号の説明】
１制御部
1-1 CPU-I/F
1-2 下り制御部
1-3 下り用DPMEM
1-4 セレクタ
1-5 上り制御部
1-6 上り用DPMEM
2-1〜2-16 ボード
３ CPU[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit that performs settings from a control unit and collects information such as a state from each mounted board in an apparatus that accommodates a single control unit and a plurality of boards that are controlled units.
[0002]
[Prior art]
Hereinafter, the configuration of the conventional inter-board control apparatus and the mode of use thereof will be described with reference to FIGS. FIG. 3 is a diagram showing a configuration of a conventional inter-board control device. In FIG. 3, 31 is a control unit, and 32-1 to 32-16 are a plurality of boards (0) to (16) constituting a controlled unit (the board is, for example, an optical signal-electric signal conversion circuit used in a communication device) , 33 is a CPU. The control unit 31 includes a CPU-I / F (CPU interface) 31-1, a downlink control unit 31-2, a downlink DPMEM (dual port memory) 31-3, a selector (SEL) 31-4, an uplink control Section 31-5 and upstream DPMEM (dual port memory) 31-6. Each of the downlink DPMEM 31-3 and the uplink DPMEM 31-6 has a data storage capacity of 16 SLOTs.
[0003]
In this inter-board control device, the control data read from the downlink DPMEM 31-3 by the clock signal (scc-clk) generated by the downlink control unit 31-2 at a constant repetition period according to an instruction from the CPU 33 (scc-ddt) is sequentially supplied and set to the control boards 32-1 to 32-16 according to the position signal (scc-fp).
[0004]
As the control data from the downlink control unit, for example, there are a large number of control data such as loop setting, LED setting, USER / LINE IF setting, band limit setting and the like. Accordingly, the downlink DPMEM 31-3 has accumulated a large amount of the control data for 16 SLOTs (the number of boards), so a large-capacity dual port memory is required.
[0005]
Further, the status data from each of the boards (0) to ( 15 ) is received by the uplink control unit 31-5 via the selector (SEL) 31-4 and recorded in the uplink DPMEM 31-6. Status data from the upstream control unit includes a large number of status data such as loop information, TEST packet reception counter information, TEST packet transmission counter information, line alarm information, panel / board failure information, LED information, etc. Used for monitoring. Therefore, since the above-described large number of status data is stored in the upstream DPMEM 31-6 for 16 SLOTs (the number of boards), a large-capacity dual port memory is required.
[0006]
Next, the operation of the conventional inter-board controller will be described with reference to the timing chart of FIG. 4 transmits setting control data to SLOTs 0 to 15 (boards (0) to ( 15 )) at a constant repetition period (100 ms interval in FIG. 4), and the 0 to 15 Status data from SLOT (boards (0) to ( 15 )) is received.
[0007]
As shown in the figure, position signals scc-fp (0) to scc-fp ( 15 ) are sequentially transmitted in a predetermined period T2 (20 ms in FIG. 4) within a fixed repetition period T1 (100 ms in FIG. 4). Each SLOT (board) is specified, and control data (scc-ddt) is sent to each SLOT during this period (control unit → controlled unit) and status data (scc-udt) is received (control unit ← Controlled part).
[0008]
Next, transmission of control data and reception of status data for each of the SLOTs will be described in detail by taking the case for SLOT (0) as an example. After the rise of the pulse of the position signal scc-fp (0) with respect to SLOT (0), control data scc-ddt is sequentially transmitted to SLOT (0) during a period of T3 (1.25 ms in FIG. 4). Further, after two clocks from the rising edge of the position signal scc-fp (0) with respect to SLOT (0), the status data scc-udt from SLOT (0) is sequentially received.
[0009]
The same operation as the transmission of the control data scc-ddt to SLOT (0) and the reception of the status data scc-udt from SLOT (0) is sequentially executed for all SLOTs. The transmission of the control data scc-ddt to the SLOT (0) to ( 15 ) and the reception of the state data scc-udt from the SLOT (0) were repeatedly executed at a constant repetition cycle (T1).
[0010]
[Problems to be solved by the invention]
As described above, in a conventional inter-board control device, in a device having a SLOT that accommodates a plurality of boards that are one control unit and a controlled unit, settings are made from the control unit, and the state from each mounted board When executing information collection, etc., multiple SLOTs were specified in sequence, and transmission of control data scc-ddt to each SLOT and reception of status data scc-udt from SLOT (0) were executed each time. Therefore, each of the downlink DPMEM and the uplink DPMEM needs a capacity capable of storing data corresponding to all the SLOTs.
[0011]
The object (object) of the present invention is to transmit control data scc-ddt to each SLOT and receive state data scc-udt from SLOT (0) only to SLOT that needs to transmit control data. The status data is received from all the SLOTs every predetermined period, and the downlink DPMEM needs only a capacity capable of storing data for one SLOT.
[0012]
[Means for Solving the Problems]
In order to solve the above-mentioned problem , based on a signal transmitted at a constant repetition period , executing transmission of control data to an arbitrary board among a plurality of boards constituting the controlled unit; based on the signal it sent every predetermined repetition period, the board between the control method comprising the steps of: said performing a predetermined cycle from all the boards to receive the status data from a plurality of boards that constitute the controlled unit. (Claim 1)
With this configuration, when transmitting the control data scc-ddt to each SLOT and receiving the status data scc-udt from SLOT (0), the control data is transmitted only to the necessary SLOT, and the status data Reception is performed from all the SLOTs at predetermined intervals, and the upstream DPMEM can have only a capacity capable of storing data for one SLOT.
[0013]
In addition, the control data and status data storage units are configured by a dual port memory for one board and a dual port memory for a plurality of boards, respectively, thereby transmitting high-speed control data and status data. Reception is possible. (Claim 2)
[0014]
In addition, transmission of control data to the board is required even if it is broadcast to all boards with a SLOTID that identifies the slot in which each board is mounted and a PKGID that identifies the type of board. Only the board can receive control data. (Claim 3)
[0015]
In addition, based on the controlled unit and a signal sent at a fixed repetition period , the control data is transmitted to the plurality of boards constituting the controlled unit under the control of the CPU to set each board. performs, based on a signal sent to the constant repetition every cycle, all the state data from the plurality of board a board between the control unit constituted by a control unit for receiving at predetermined intervals, wherein The control unit constitutes an inter-board control device with a downstream storage unit that stores the control data for transmission for one board and an upstream storage unit that stores the received status data for a plurality of boards . (Claim 4)
With this configuration, the upstream DPMEM can only have a capacity capable of storing 1 SLOT worth of data.
[0016]
Further, the downstream storage means and the upstream storage means are constituted by a dual port memory. (Claim 5)
In addition, each board is given a SLOTID that identifies the slot in which each board is mounted and a PKGID that identifies the type of board. Only can receive control data. (Claim 6)
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, the configuration of the inter-board control device of the present invention and the mode of use thereof will be described. FIG. 1 is a diagram showing the configuration of the inter-board control device of the present invention. In FIG. 1, 1 is a control unit, 2-1 to 2-16 are a plurality of boards (0) to ( 15 ) constituting a controlled unit (the board is, for example, an optical signal-electric signal conversion circuit used in a communication device) 3) is a CPU. The control unit 1 includes a CPU-I / F (CPU interface) 1-1, a downlink control unit 1-2, a downlink DPMEM (dual port memory) 1-3, a selector (SEL) 1-4, and an uplink control. 1-5, and upstream DPMEM (dual port memory) 1-6. The downlink DPMEM1-3 has a data storage capacity of 1 SLOT, and the uplink DPMEM1-6 has a data storage capacity of 16 SLOT.
[0018]
Each board (0) to ( 15 ) of the present invention has a SLOTID determined by the mounting position and a PKGID indicating the type of board to be mounted. The control unit 1 designates the SLOTID and PKGID to be controlled in the downlink data according to the instruction of the CPU 3, outputs the data for 1 SLOT at a certain period to the corresponding board, and sets the board I do.
[0019]
In this case, common data will be sent to all boards at the same time, but each board has a function to capture only the data whose SLOTID and PKGID of its own board match, Only specific boards can be set. It is also possible to make the same setting for all the boards by ignoring SLOTID by the information assigned before the SLOT information in the downlink data.
[0020]
As the control data from the downlink control unit, for example, there are a large number of control data such as loop setting, LED setting, USER / LINE IF setting, band limit setting and the like. Therefore, the downlink DPMEM1-3 need only store 1 SLOT of control data corresponding to the board requested to be changed from the CPU 3, and does not require a large-capacity dual port memory.
[0021]
Similarly to the case of FIG. 3, the status data from each board (0) to ( 15 ) is received by the upstream control unit 1-5 via the selector (SEL) 1-4, and the upstream DPMEM 1-6 To be recorded. The status data from the upstream control unit includes a large number of status data such as loop information, TEST packet reception counter information, TEST packet transmission counter information, line alarm information, panel / board failure information, LED information, This data is used for monitoring each board. Therefore, the above-mentioned large number of status data is stored in the upstream DPMEM 1-6 by the amount of 16 SLOTs (the number of boards), so a large-capacity dual port memory is required.
[0022]
Next, the operation of the inter-board control apparatus of the present invention will be described with reference to the timing chart of FIG. In Figure 2, relative to 0-15 of SLOT (FIG. 2, the board (0)) (Board (0) - (15)) board changes from CPU3 request is issued within the control data for setting Is sending. In addition, status data from the 0 to 15 SLOTs (boards (0) to ( 15 )) is received at a constant repetition cycle (100 ms interval in FIG. 2).
[0023]
As shown in the drawing, one pulse signal (position signal scc-fp), which is a timing signal indicating the head, is transmitted at every fixed repetition period T1 (100 ms interval in FIG. 2). In the present invention, downlink data (control unit → controlled unit) and uplink data (controlled unit → control unit) are transmitted and received based on the pulse signal (scc-fp).
[0024]
Next, transmission of control data and reception of status data for each individual SLOT will be described in detail by taking the case for SLOT (0) as an example. After the fall of the position signal scc-fp (0) pulse for SLOT (0), the control data scc-ddt for SLOT (0) is T3 (1.25 ms in FIG. 4) along with SLOTID (0) and PKGID (0). ) Are sequentially transmitted during the period of Further, after two clocks from the falling edge of the position signal scc-fp (0) with respect to SLOT (0), the status data scc-udt from SLOT (0) is sequentially received.
[0025]
The same operation as the reception of the status data scc-udt from SLOT (0) is sequentially executed for all SLOTs. When reception of all upstream data (status data) is completed, the CPU 3 is notified by an interrupt. The above-described operation is repeatedly executed at a constant repetition period (T1) (100 ms in FIG. 2).
[0026]
【The invention's effect】
In the first aspect of the present invention, the step of executing transmission of control data to an arbitrary board among the plurality of boards constituting the controlled unit based on a signal transmitted at a constant repetition period ; based on the signal sent to each of the predetermined repetition period, said the arrangement comprising the step of performing a predetermined cycle from all the boards to receive the status data from a plurality of boards that constitute the controlled unit, the When sending control data scc-ddt to SLOT and receiving status data scc-udt from SLOT (0), control data is sent only to the required SLOT, and status data is received by all SLOTs. As described above, the downlink DPMEM can only have a capacity capable of storing 1 SLOT of data.
[0027]
Further, in the invention according to claim 2, the control data and status data storage units are configured by a dual port memory for one board and a dual port memory for a plurality of boards, respectively. Control data can be transmitted and status data can be received.
[0028]
In the invention according to claim 3, the transmission of control data to the board is the same for all boards by adding SLOTID for identifying the slot in which each board is mounted and PKGID for identifying the type of board. Even if it is done with the information, only the necessary board can receive the control data.
[0029]
According to a fourth aspect of the present invention, the control data is controlled by the CPU for the plurality of boards constituting the controlled unit based on the controlled unit and a signal transmitted at a constant repetition period. And a control unit that receives all of the status data from the plurality of boards at predetermined intervals based on the signal transmitted at each predetermined repetition period. a panel between the control device described above, panel between at and downstream storage means for 1 board worth storing the control data for transmission, an up storage means for plurality boards partial stores the status data in the received By configuring the control device, the upstream DPMEM can only have a capacity capable of storing data for 1 SLOT.
[0030]
Further, in the inventions according to claims 5 and 6, the downlink storage means and the uplink storage means are constituted by a dual port memory, and each board identifies a slot in which each board is mounted. By assigning SLOTID and PKGID that identifies the type of board, it is possible to send control data and receive status data at high speed. Can receive control data.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of an inter-board control circuit according to the present invention.
FIG. 2 is a timing chart for explaining the operation of the inter-board control circuit of the present invention.
FIG. 3 is a diagram showing a configuration of a conventional inter-board control circuit.
FIG. 4 is a timing chart for explaining the operation of a conventional inter-board control circuit.
[Explanation of symbols]
1 Control unit
1-1 CPU-I / F
1-2 Downlink control unit
1-3 Downlink DPMEM
1-4 Selector
1-5 Uplink controller
1-6 Uplink DPMEM
2-1 to 2-16 Board 3 CPU

Claims

A step of executing transmission of control data to an arbitrary board among a plurality of boards constituting the controlled unit based on a signal transmitted at a constant repetition period, and transmitted at the predetermined repetition period. that on the basis of the signal, the panel between the control method characterized by comprising the steps of: executing in a predetermined cycle from all the boards to receive the status data from a plurality of boards that constitute the controlled unit.

2. The inter-board control method according to claim 1, wherein the storage unit for the control data and the status data includes a dual port memory for one board and a dual port memory for a plurality of boards, respectively. .

The transmission of the control data to the board is performed by broadcasting to all the boards by adding a SLOTID for identifying a slot in which each board is mounted and a PKGID for identifying the type of the board. 2. The inter-board control method according to 2 .

Based on the controlled unit and a signal sent at every fixed repetition period , the control data is transmitted to the plurality of boards constituting the controlled unit by the control of the CPU to set each board. , based on said predetermined signal sent every repetition period, all the state data from the plurality of board a board between the control unit constituted by a control unit for receiving at predetermined intervals, wherein the control unit Includes a downstream storage unit that stores the control data for transmission for one board, and an upstream storage unit that stores the received status data for a plurality of boards .

5. The inter-board control device according to claim 4, wherein the downstream storage unit and the upstream storage unit are configured by a dual port memory.

6. The inter-board control device according to claim 4, wherein each board is provided with a SLOTID that identifies a slot in which each board is mounted and a PKGID that identifies a type of the board.