JP2003108515A - Inter-board control method and inter-board control device - Google Patents

Inter-board control method and inter-board control device

Info

Publication number
JP2003108515A
JP2003108515A JP2001298720A JP2001298720A JP2003108515A JP 2003108515 A JP2003108515 A JP 2003108515A JP 2001298720 A JP2001298720 A JP 2001298720A JP 2001298720 A JP2001298720 A JP 2001298720A JP 2003108515 A JP2003108515 A JP 2003108515A
Authority
JP
Japan
Prior art keywords
boards
data
board
control
inter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001298720A
Other languages
Japanese (ja)
Other versions
JP4250885B2 (en
Inventor
Shigeru Miura
茂 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2001298720A priority Critical patent/JP4250885B2/en
Publication of JP2003108515A publication Critical patent/JP2003108515A/en
Application granted granted Critical
Publication of JP4250885B2 publication Critical patent/JP4250885B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce upper DPMEM to such a capacity as to be capable of storing data for one SLOT only by transmitting control data only to a required SLOT, and receiving state data from the whole SLOTs in every prescribed period when transmitting the control data scc- ddt to the respective SLOTs and receiving the state data scc- udt from the SLOT(0). SOLUTION: This inter-board control device is composed of a control object part and a control part for setting respective boards by transmitting the control data to a plurality of boards 2-1 to 2-16 for constituting the control object part by control of a CPU 3, and receiving the state data from the plurality of boards in every prescribed period, and includes a down storage means 1-3 for storing the control data equivalent to one transmission board, and an up storage means 1-6 for storing the state data equivalent to the plurality of boards for storing the received state data.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、1つの制御部と被
制御部である複数のボードを収容する装置において、制
御部から設定を行うと共に、実装された各ボードからの
状態等の情報収集を実行する回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a device for accommodating a plurality of boards which are a control unit and a controlled unit, and performs setting from the control unit and collecting information such as status from each mounted board. Related to a circuit for executing.

【0002】[0002]

【従来の技術】以下図3及び図4を使用して従来の盤間
制御装置の構成及びその使用の形態について説明する。
図3は、従来の盤間制御装置の構成を示す図である。図
3において、31は制御部、32-1〜32-16は被制御部を構
成する複数のボード(0)〜(16)(ボードは例えば、通信
装置に用いられる光信号−電気信号変換回路等の回路で
ある。)、33はCPUである。また、制御部31はCPU-I/F
(CPUインタフェース)31-1、下り制御部31-2、下り用D
PMEM(デュアル・ポート・メモリ)31-3 、セレクタ
(SEL)31-4、上り制御部31-5、上り用DPMEM(デュアル
・ポート・メモリ)31-6 により構成されている。そし
て、前記下り用DPMEM31-3及び上り用DPMEM31-6には、そ
れぞれ16SLOT分のデータ記憶容量を備えている。
2. Description of the Related Art The construction of a conventional inter-panel control device and its mode of use will be described below with reference to FIGS.
FIG. 3 is a diagram showing a configuration of a conventional inter-panel control device. In FIG. 3, reference numeral 31 denotes a control unit, and 32-1 to 32-16 denote a plurality of boards (0) to (16) that constitute a controlled section (the boards are, for example, optical signal-electrical signal conversion circuits used in communication devices). Etc.), 33 is a CPU. In addition, the control unit 31 is a CPU-I / F
(CPU interface) 31-1, downlink controller 31-2, downlink D
It is composed of a PMEM (dual port memory) 31-3, a selector (SEL) 31-4, an upstream controller 31-5, and an upstream DPMEM (dual port memory) 31-6. The downlink DPMEM 31-3 and the uplink DPMEM 31-6 each have a data storage capacity of 16 SLOT.

【0003】この盤間制御装置では、CPU33からの指示
により、一定の繰り返し周期で、下り制御部31-2で生成
されるクロック信号(scc-clk)により、下り用DPMEM31-3
から読み出された制御データ(scc-ddt)が、位置信号(sc
c-fp)に応じた制御ボード32-1〜32-16に順次供給され
て、設定される。
In this inter-board control device, the DPMEM 31-3 for downlink uses a clock signal (scc-clk) generated by the downlink control unit 31-2 at a constant repetition cycle according to an instruction from the CPU 33.
The control data (scc-ddt) read from the
It is sequentially supplied to the control boards 32-1 to 32-16 according to (c-fp) and set.

【0004】下り制御部からの制御データとしては、例
えば、ループ設定、LED設定、USER/LINE IF設定、帯域
制限設定等の多数の制御データがある。したがって、下
り用DPMEM31-3には、上記多数の制御データを16SLOT
(ボード数)分だけ蓄積していたので、大容量のデュア
ル・ポート・メモリを必要としていた。
The control data from the downlink control section includes, for example, a large number of control data such as loop setting, LED setting, USER / LINE IF setting, band limiting setting and the like. Therefore, the downlink DPMEM31-3 contains 16 SLOTs of the above-mentioned large number of control data.
Since it was accumulated only for (the number of boards), a large capacity dual port memory was needed.

【0005】また、各ボード(0)〜(16)からの状態デー
タは、セレクタ(SEL)31-4介して上り制御部31-5で受
信して、上り用DPMEM31-6に記録される。上り制御部か
らの状態データとしては、ループ情報、TESTパケット受
信カウンタ情報、TESTパケット送信カウンタ情報、回線
警報情報、盤・盤間故障情報、LED情報等の多数の状態
データが含まれ、ボードの監視に利用される。したがっ
て、上り用DPMEM31-6にも、上記多数の状態データを16S
LOT(ボード数)分だけ蓄積するので、大容量のデュア
ル・ポート・メモリを必要とする。
The status data from each of the boards (0) to (16) is received by the upstream control unit 31-5 via the selector (SEL) 31-4 and recorded in the upstream DPMEM 31-6. The status data from the upstream control section includes a large number of status data such as loop information, TEST packet reception counter information, TEST packet transmission counter information, line alarm information, board-board failure information, and LED information. Used for monitoring. Therefore, the above-mentioned large number of status data are also stored in 16S for the upstream DPMEM31-6.
Since only LOT (number of boards) is stored, a large capacity dual port memory is required.

【0006】次に、上記従来の盤間制御装置の動作を図
4のタイミング図を用いて説明する。図4は、一定の繰
り返し周期(図4では100ms間隔)で、0〜16のSLOT(ボ
ード(0)〜(16))に対して、設定用の制御データを送信
すると共に、該0〜16のSLOT(ボード(0)〜(16))から
の、状態データを受信している。
Next, the operation of the conventional inter-panel control device will be described with reference to the timing chart of FIG. FIG. 4 shows that control data for setting is transmitted to 0 to 16 SLOTs (boards (0) to (16)) at a constant repetition cycle (100 ms interval in FIG. 4), and Status data is received from SLOT (board (0) to (16)).

【0007】図示の如く、一定の繰り返し周期T1(図4
では100ms間隔)の内の所定の期間T2(図4では、20m
s)に、位置信号scc-fp(0)〜scc-fp(16)が順次送出さ
れ、個々のSLOT(ボード)が指定され、この期間に個々
のSLOTに対する制御データ(scc-ddt)の送信(制御部
→被制御部)及び状態データ(scc-udt)の受信(制御部←
被制御部)が行われる。
As shown in the figure, a constant repetition period T1 (see FIG.
Within a predetermined period T2 (20ms in Fig. 4)
s), position signals scc-fp (0) to scc-fp (16) are sequentially transmitted, individual SLOTs (boards) are specified, and control data (scc-ddt) is transmitted to individual SLOTs during this period. (Control unit → controlled unit) and status data (scc-udt) reception (control unit ←
Controlled part) is performed.

【0008】次に、上記個々のSLOTに対する制御データ
の送信及び状態データの受信について、SLOT(0)に対す
るものを例にして詳細に説明する。SLOT(0)に対する位
置信号scc-fp(0)のパルスの立ち上がり後、SLOT(0)に対
して、制御データscc-ddtがT3(図4では、1.25ms)の
期間に順次送信される。また、SLOT(0)に対する位置信
号scc-fp(0)のパルスの立ち上がりから2クロック後、S
LOT(0)からの、状態データscc-udtが順次受信される。
Next, the transmission of control data and the reception of status data for the individual SLOTs will be described in detail by taking the one for SLOT (0) as an example. After the rising of the pulse of the position signal scc-fp (0) for SLOT (0), the control data scc-ddt is sequentially transmitted for SLOT (0) during the period of T3 (1.25 ms in FIG. 4). Also, two clocks after the rising edge of the pulse of the position signal scc-fp (0) for SLOT (0), S
The status data scc-udt from LOT (0) is sequentially received.

【0009】上記の、SLOT(0)に対する制御データscc-d
dtの送信及びSLOT(0)からの状態データscc-udtの受信と
同様の動作が、全てのSLOTに対して順次実行される。そ
して、上記SLOT(0)〜(16)に対する制御データscc-ddtの
送信及びSLOT(0)からの状態データscc-udtの受信が、一
定の繰り返し周期(T1)で繰り返し実行されていた。
The above control data scc-d for SLOT (0)
The same operation as the transmission of dt and the reception of the status data scc-udt from SLOT (0) is sequentially executed for all SLOTs. Then, the transmission of the control data scc-ddt to the SLOT (0) to (16) and the reception of the state data scc-udt from the SLOT (0) were repeatedly executed at a constant repetition cycle (T1).

【0010】[0010]

【発明が解決しようとする課題】上述の如く、従来の盤
間制御装置では、1つの制御部と被制御部である複数の
ボードを収容するSLOTを有する装置において、制御部か
ら設定を行うと共に、実装された各ボードからの状態等
の情報収集を実行するに際して、複数のSLOTを順次指定
して、その都度各SLOTに対する制御データscc-ddtの送
信及びSLOT(0)からの状態データscc-udtの受信とを実行
していたので、下り用DPMEM及び上り用DPMEMにそれぞれ
全てのSLOTに対応したデータを蓄積できる容量を必要と
していた。
As described above, in the conventional inter-panel control device, in the device having the SLOT for accommodating a plurality of boards which are one control part and the controlled part, the setting is performed from the control part. , When performing information collection such as status from each mounted board, specify multiple SLOTs one by one, sending control data scc-ddt to each SLOT and status data scc-from SLOT (0) each time. Since udt reception and reception were executed, the downlink DPMEM and the uplink DPMEM each needed a capacity capable of accumulating data corresponding to all SLOTs.

【0011】本発明の課題(目的)は、各SLOTに対する
制御データscc-ddtの送信及びSLOT(0)からの状態データ
scc-udtの受信とを行うに際して、制御データの送信を
必要なSLOTに対してのみ行い、状態データの受信は全て
のSLOTから所定周期毎に行うようにして、上り用DPMEM
には、1SLOT分のデータを蓄積できる容量のみで済ませ
ることにある。
An object (object) of the present invention is to transmit control data scc-ddt to each SLOT and status data from SLOT (0).
When performing scc-udt reception, control data should be transmitted only to the SLOTs that need it, and status data should be received from all SLOTs at specified intervals.
The goal is to have only the capacity to store 1 SLOT worth of data.

【0012】[0012]

【課題を解決するための手段】前記課題を解決するため
に、制御部からの指示により、被制御部を構成する複数
のボードの内の任意のボードに対して制御データの送信
を実行するステップと、前記制御部からの指示により、
前記被制御部を構成する複数のボードからの状態データ
の受信を全てのボードから所定の周期で実行するステッ
プとを含む盤間制御方法。(請求項1) この構成により、各SLOTに対する制御データscc-ddtの
送信及びSLOT(0)からの状態データscc-udtの受信とを行
うに際して、制御データの送信を必要なSLOTに対しての
み行い、状態データの受信は全てのSLOTから所定周期毎
に行うようにして、上り用DPMEMには、1SLOT分のデー
タを蓄積できる容量のみで済ませることが可能になる。
In order to solve the above-mentioned problems, a step of executing control data transmission to an arbitrary board among a plurality of boards constituting a controlled part according to an instruction from a control part And, by the instruction from the control unit,
And a step of performing reception of status data from a plurality of boards forming the controlled unit from all the boards at a predetermined cycle. (Claim 1) With this configuration, when the control data scc-ddt is transmitted to each SLOT and the status data scc-udt is received from SLOT (0), the control data is transmitted only to the SLOT that requires transmission. The status data is received from all SLOTs at a predetermined cycle, and the upstream DPMEM can have only a capacity capable of accumulating data for one SLOT.

【0013】また、前記制御データ及び状態データの記
憶部は、それぞれ1ボード分のデュアル・ポート・メモ
リ及び複数ボード分のデュアル・ポート・メモリで構成
されることによって、高速な制御データの送信及び状態
データの受信が可能になる。(請求項2)
Further, the control data and status data storage units are composed of a dual port memory for one board and a dual port memory for a plurality of boards, respectively, so that high-speed control data transmission and Status data can be received. (Claim 2)

【0014】また、前記ボードに対する制御データの送
信は、各ボードが実装されるスロットを識別するSLOTID
及びボードの種別を識別するPKGIDを付加して全てのボ
ードに対して同報で行っても、必要とするボードのみが
制御データの受信ができる。(請求項3)
The control data is transmitted to the boards by SLOTID for identifying the slot in which each board is mounted.
Also, even if PKGID for identifying the board type is added and broadcast is performed for all boards, only the necessary board can receive the control data. (Claim 3)

【0015】また、被制御部と、該被制御部を構成する
複数のボードに対して、CPUの制御により、制御データ
を送信して各ボードの設定を行うと共に、前記複数のボ
ードからの状態データを所定周期毎に受信する制御部と
により構成される盤間制御装置において、前記制御デー
タを送信用の1ボード分の制御データを記憶する下り用
記憶手段と、前記受信した状態データを記憶する複数ボ
ード分の状態データを記憶する上り用記憶手段とで盤間
制御装置を構成する。(請求項4) この構成により、上り用DPMEMには、1SLOT分のデータ
を蓄積できる容量のみで済ませることが可能になる。
Further, for the controlled unit and a plurality of boards constituting the controlled unit, the control data is transmitted by the control of the CPU to set each board, and the status from the plurality of boards is set. In an inter-panel control device configured by a control unit that receives data at predetermined intervals, a downlink storage unit that stores control data for one board for transmitting the control data and a storage unit that stores the received status data. The inter-panel control device is constituted by the upstream storage means for storing the status data for a plurality of boards. (Claim 4) With this configuration, it is possible for the upstream DPMEM to have only a capacity capable of storing 1 SLOT worth of data.

【0016】また、前記下り用記憶手段及び上り用記憶
手段は、デュアル・ポート・メモリで構成する。(請求
項5) また、前記各ボードには、各ボードが実装されるスロッ
トを識別するSLOTID及びボードの種別を識別するPKGID
が付与することによって、全てのボードに対して同報で
行っても、必要とするボードのみが制御データの受信が
できる。(請求項6)
Further, the downlink storage means and the uplink storage means are composed of dual port memories. (Claim 5) Further, each board has a SLOT ID for identifying a slot in which the board is mounted and a PKGID for identifying the board type.
By adding the above, even if all the boards are broadcast, the control data can be received only by the necessary board. (Claim 6)

【0017】[0017]

【発明の実施の形態】次に本発明の盤間制御装置の構成
及びその使用の形態について説明する。図1は、本発明
の盤間制御装置の構成を示す図である。図1において、
1は制御部、2-1〜2-16は被制御部を構成する複数のボ
ード(0)〜(16)(ボードは例えば、通信装置に用いられ
る光信号−電気信号変換回路等の回路である。)、3は
CPUである。また、制御部1はCPU-I/F(CPUインタフェ
ース)1-1、下り制御部1-2、下り用DPMEM(デュアル・
ポート・メモリ)1-3 、セレクタ(SEL)1-4、上り制
御部1-5、上り用DPMEM(デュアル・ポート・メモリ)1-
6 により構成されている。そして、前記下り用DPMEM1-
3には1SLOT分のデータ記憶容量、上り用DPMEM1-6には1
6SLOT分のデータ記憶容量を備えている。
BEST MODE FOR CARRYING OUT THE INVENTION Next, the construction of the inter-panel control device of the present invention and the mode of its use will be described. FIG. 1 is a diagram showing the configuration of the inter-panel control device of the present invention. In FIG.
Reference numeral 1 is a control unit, and 2-1 to 2-16 are a plurality of boards (0) to (16) that constitute a controlled unit (a board is a circuit such as an optical signal-electrical signal conversion circuit used in a communication device, for example. Yes, 3 is
CPU. Further, the control unit 1 includes a CPU-I / F (CPU interface) 1-1, a downlink control unit 1-2, a downlink DPMEM (dual
Port memory) 1-3, selector (SEL) 1-4, upstream controller 1-5, upstream DPMEM (dual port memory) 1-
It is composed of 6. And, the down DPMEM1-
Data storage capacity of 1 SLOT for 3 and 1 for upstream DPMEM1-6
It has a data storage capacity of 6 SLOTs.

【0018】本発明の各ボード(0)〜(16)には、実装位
置によって決定されるSLOTIDと実装されるボードの種別
を示すPKGIDを有している。制御部1では、CPU3の指示
により、下りデータに制御対象とするSLOTIDとPKGIDを
指定し、該当する1つのボードに対して一定の周期毎に
1SLOT分のデータを出力して、当該ボードの設定を行
う。
Each of the boards (0) to (16) of the present invention has a SLOTID determined by the mounting position and a PKGID indicating the type of the board to be mounted. In the control unit 1, the SLOTID and the PKGID to be controlled are specified for the downlink data according to the instruction of the CPU 3, and one SLOT data is output to the corresponding board at regular intervals to set the board. I do.

【0019】この場合、全てのボードに対して同一時間
に共通のデータが送信されることになるが、各ボードで
は、自己のボードのSLOTID及びPKGIDが一致するデータ
のみを取り込む機能を有しているので、特定のボードの
みの設定が可能になる。なお、下りデータの中にSLOT情
報の前にアサインした情報により、SLOTIDを無視させ
て、全てのボードに対する一括同一設定を行うことも可
能である。
In this case, common data is transmitted to all the boards at the same time, but each board has a function of taking in only the data whose SLOTID and PKGID of its own board match. Therefore, it is possible to set only a specific board. Note that it is possible to ignore the SLOTID and set the same settings for all the boards collectively by the information assigned before the SLOT information in the downlink data.

【0020】下り制御部からの制御データとしては、例
えば、ループ設定、LED設定、USER/LINE IF設定、帯域
制限設定等の多数の制御データがある。したがって、下
り用DPMEM1-3には、CPU3からの変更要求のあるボード
に対応した制御データを1SLOT分だけ蓄積すれば良いの
で、大容量のデュアル・ポート・メモリを必要としな
い。
The control data from the downlink control section includes, for example, a large number of control data such as loop setting, LED setting, USER / LINE IF setting, band limitation setting and the like. Therefore, the downlink DPMEM1-3 does not need to have a large capacity dual port memory because it is sufficient to store only one SLOT of control data corresponding to the board requested to be changed by the CPU3.

【0021】また、各ボード(0)〜(16)からの状態デー
タは、図3の場合と同様に、セレクタ(SEL)1-4介して
上り制御部1-5で受信して、上り用DPMEM1-6に記録され
る。上り制御部からの状態データとしては、ループ情
報、TESTパケット受信カウンタ情報、TESTパケット送信
カウンタ情報、回線警報情報、盤・盤間故障情報、LED
情報等の多数の状態データが含まれており、このデータ
は各ボードの監視に利用される。したがって、上り用DP
MEM1-6にも、上記多数の状態データを16SLOT(ボード
数)分だけ蓄積するので、大容量のデュアル・ポート・
メモリを必要とする。
Further, the status data from each of the boards (0) to (16) is received by the upstream control unit 1-5 via the selector (SEL) 1-4, as in the case of FIG. Recorded in DPMEM1-6. The status data from the upstream control unit includes loop information, TEST packet reception counter information, TEST packet transmission counter information, line alarm information, panel-panel failure information, and LED.
It contains a lot of status data such as information, and this data is used to monitor each board. Therefore, the upstream DP
The MEM1-6 also stores a large amount of the above status data for 16 SLOTs (the number of boards), so a large capacity dual port
Requires memory.

【0022】次に、本発明の盤間制御装置の動作を図2
のタイミング図を用いて説明する。図2では、0〜16の
SLOT(ボード(0)〜(16))の内CPU3から変更要求が出さ
れているボード(図2では、ボード(0))に対して、設
定用の制御データを送信している。また、該0〜16のSL
OT(ボード(0)〜(16))からの、状態データを一定の繰
り返し周期(図2では100ms間隔)で受信している。
Next, the operation of the inter-panel control device of the present invention will be described with reference to FIG.
This will be described with reference to the timing chart of FIG. In Figure 2, 0-16
Among the SLOTs (boards (0) to (16)), the control data for setting is transmitted to the board (the board (0) in FIG. 2) for which the change request is issued from the CPU 3. Also, the SL of 0 to 16
Status data is received from the OT (boards (0) to (16)) at a constant repetition period (100 ms interval in FIG. 2).

【0023】図示の如く、一定の繰り返し周期T1(図2
では100ms間隔)毎に、先頭を示すタイミング信号であ
る1つのパルス信号(位置信号scc-fp)が送出される。
そして、本発明では、このパルス信号(scc-fp)を基準に
して、下りデータ(制御部→被制御部)及び上りデータ
(被制御部→制御部)の送受信が行われる。
As shown, a constant repetition period T1 (see FIG.
Then, one pulse signal (position signal scc-fp) that is a timing signal indicating the beginning is transmitted every 100 ms).
Then, in the present invention, the downlink data (control unit → controlled unit) and the uplink data (controlled unit → control unit) are transmitted / received based on the pulse signal (scc-fp).

【0024】次に、上記個々のSLOTに対する制御データ
の送信及び状態データの受信について、SLOT(0)に対す
るものを例にして詳細に説明する。SLOT(0)に対する位
置信号scc-fp(0)のパルスの立ち下がり後、SLOTID(0)及
びPKGID(0)と共に、SLOT(0)に対する制御データscc-dd
tがT3(図4では、1.25ms)の期間に順次送信される。
また、SLOT(0)に対する位置信号scc-fp(0)のパルスの立
ち下がりから2クロック後、SLOT(0)からの、状態デー
タscc-udtが順次受信される。
Next, the transmission of the control data and the reception of the status data for the individual SLOTs will be described in detail by taking the one for SLOT (0) as an example. After the falling edge of the position signal scc-fp (0) pulse for SLOT (0), SLOTID (0) and PKGID (0) together with the control data for SLOT (0) scc-dd
t is sequentially transmitted during a period of T3 (1.25 ms in FIG. 4).
Also, two clocks after the falling edge of the pulse of the position signal scc-fp (0) for SLOT (0), the status data scc-udt from SLOT (0) are sequentially received.

【0025】上記の、SLOT(0)からの状態データscc-udt
の受信と同様の動作が、全てのSLOTに対して順次実行さ
れる。全ての上りデータ(状態データ)の受信が完了す
ると割込みによってCPU3に通知される。上述の動作が
一定の繰り返し周期(T1)(図2では100ms)で繰り返
し実行される。
The above status data scc-udt from SLOT (0)
An operation similar to the reception of is sequentially executed for all SLOTs. When reception of all the upstream data (state data) is completed, the CPU 3 is notified by an interrupt. The above operation is repeatedly executed at a constant repetition period (T1) (100 ms in FIG. 2).

【0026】[0026]

【発明の効果】請求項1に記載の発明では、制御部から
の指示により、被制御部を構成する複数のボードの内の
任意のボードに対して制御データの送信を実行するステ
ップと、前記制御部からの指示により、前記被制御部を
構成する複数のボードからの状態データの受信を全ての
ボードから所定の周期で実行するステップとを含む構成
により、各SLOTに対する制御データscc-ddtの送信及びS
LOT(0)からの状態データscc-udtの受信とを行うに際し
て、制御データの送信を必要なSLOTに対してのみ行い、
状態データの受信は全てのSLOTから所定周期毎に行うよ
うにして、上り用DPMEMには、1SLOT分のデータを蓄積
できる容量のみで済ませることが可能になる。
According to the invention described in claim 1, a step of executing control data transmission to an arbitrary board among a plurality of boards constituting the controlled section according to an instruction from the control section, According to an instruction from the control unit, a configuration including a step of receiving the status data from a plurality of boards constituting the controlled unit at a predetermined cycle from all the boards, the control data scc-ddt of each SLOT Send and S
When receiving and sending status data scc-udt from LOT (0), send control data only to the required SLOT,
By receiving the state data from all SLOTs at a predetermined cycle, the upstream DPMEM can have only a capacity capable of accumulating one SLOT worth of data.

【0027】また、請求項2に記載の発明では、前記制
御データ及び状態データの記憶部は、それぞれ1ボード
分のデュアル・ポート・メモリ及び複数ボード分のデュ
アル・ポート・メモリで構成されることによって、高速
な制御データの送信及び状態データの受信が可能にな
る。
Further, in the invention described in claim 2, the control data and status data storage units are respectively configured by a dual port memory for one board and a dual port memory for a plurality of boards. This enables high speed transmission of control data and reception of status data.

【0028】また、請求項3に記載の発明では、前記ボ
ードに対する制御データの送信は、各ボードが実装され
るスロットを識別するSLOTID及びボードの種別を識別す
るPKGIDを付加して全てのボードに対して同報で行って
も、必要とするボードのみが制御データの受信ができ
る。
According to the third aspect of the present invention, the control data is transmitted to the boards by adding SLOTIDs for identifying the slots in which the boards are mounted and PKGIDs for identifying the board types to all the boards. On the other hand, even if the broadcast is performed, only the required board can receive the control data.

【0029】また、請求項4に記載の発明では、被制御
部と、該被制御部を構成する複数のボードに対して、CP
Uの制御により、制御データを送信して各ボードの設定
を行うと共に、前記複数のボードからの状態データを所
定周期毎に受信する制御部とにより構成される盤間制御
装置において、前記制御データを送信用の1ボード分の
制御データを記憶する下り用記憶手段と、前記受信した
状態データを記憶する複数ボード分の状態データを記憶
する上り用記憶手段とで盤間制御装置を構成することに
より、上り用DPMEMには、1SLOT分のデータを蓄積でき
る容量のみで済ませることが可能になる。
Further, in the invention according to claim 4, a CP is provided for the controlled unit and a plurality of boards constituting the controlled unit.
Under the control of U, the inter-panel control device configured by transmitting control data to set each board and receiving status data from the plurality of boards at predetermined intervals, And an ascending storage means for storing control data for one board for transmission and an ascending storage means for storing status data for a plurality of boards for storing the received status data. As a result, the upstream DPMEM only needs to have a capacity capable of storing 1 SLOT worth of data.

【0030】また、請求項5及び6に記載の発明では、
前記下り用記憶手段及び上り用記憶手段は、デュアル・
ポート・メモリで構成し、前記各ボードには、各ボード
が実装されるスロットを識別するSLOTID及びボードの種
別を識別するPKGIDが付与することによって、高速な制
御データの送信及び状態データの受信が可能になると共
に、全てのボードに対して同報で行っても、必要とする
ボードのみが制御データの受信ができる。
In the invention described in claims 5 and 6,
The downlink storage means and the uplink storage means are dual
It is composed of a port memory, and each board is provided with SLOTID for identifying the slot in which each board is mounted and PKGID for identifying the board type, so that high-speed control data transmission and status data reception are possible. In addition to being possible, even if all the boards are broadcast, the control data can be received only by the necessary board.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の盤間制御回路の構成を示す図である。FIG. 1 is a diagram showing a configuration of an inter-panel control circuit of the present invention.

【図2】本発明の盤間制御回路の動作を説明するタイミ
ングチャートである。
FIG. 2 is a timing chart for explaining the operation of the inter-panel control circuit of the present invention.

【図3】従来の盤間制御回路の構成を示す図である。FIG. 3 is a diagram showing a configuration of a conventional inter-board control circuit.

【図4】従来の盤間制御回路の動作を説明するタイミン
グチャートである。
FIG. 4 is a timing chart illustrating the operation of a conventional inter-board control circuit.

【符号の説明】[Explanation of symbols]

1 制御部 1-1 CPU-I/F 1-2 下り制御部 1-3 下り用DPMEM 1-4 セレクタ 1-5 上り制御部 1-6 上り用DPMEM 2-1〜2-16 ボード 3 CPU 1 control unit 1-1 CPU-I / F 1-2 Down control section 1-3 Downstream DPMEM 1-4 selector 1-5 Upward control section 1-6 Upstream DPMEM 2-1 to 2-16 board 3 CPU

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 制御部からの指示により、被制御部を構
成する複数のボードの内の任意のボードに対して制御デ
ータの送信を実行するステップと、 前記制御部からの指示により、前記被制御部を構成する
複数のボードからの状態データの受信を全てのボードか
ら所定の周期で実行するステップと、 を含むことを特徴とする盤間制御方法。
1. A step of executing control data transmission to an arbitrary board among a plurality of boards constituting a controlled section according to an instruction from the control section, and the controlled section according to an instruction from the control section. And a step of receiving status data from a plurality of boards forming a control unit from all the boards at a predetermined cycle.
【請求項2】 前記制御データ及び状態データの記憶部
は、それぞれ1ボード分のデュアル・ポート・メモリ及
び複数ボード分のデュアル・ポート・メモリで構成され
ることを特徴とする請求項1に記載の盤間制御方法。
2. The control data and status data storage unit comprises a dual port memory for one board and a dual port memory for a plurality of boards, respectively. Inter-panel control method.
【請求項3】 前記ボードに対する制御データの送信
は、各ボードが実装されるスロットを識別するSLOTID及
びボードの種別を識別するPKGIDを付加して全てのボー
ドに対して同報で行われることを特徴とする請求項2に
記載の盤間制御装置。
3. The control data is transmitted to the boards by broadcasting to all the boards by adding a SLOTID identifying a slot in which each board is mounted and a PKGID identifying the type of the board. The inter-panel control device according to claim 2, which is characterized in that.
【請求項4】 被制御部と、該被制御部を構成する複数
のボードに対して、CPUの制御により、制御データを送
信して各ボードの設定を行うと共に、前記複数のボード
からの状態データを所定周期毎に受信する制御部とによ
り構成される盤間制御装置において、 前記制御データを送信用の1ボード分の制御データを記
憶する下り用記憶手段と、 前記受信した状態データを記憶する複数ボード分の状態
データを記憶する上り用記憶手段と、 を含むことを特徴とする盤間制御装置。
4. A controlled unit and a plurality of boards constituting the controlled unit are controlled by a CPU to transmit control data to set each board, and a status from the plurality of boards. In an inter-panel control device including a control unit that receives data at predetermined intervals, a downlink storage unit that stores the control data for one board for transmitting the control data, and a storage unit that stores the received status data. And an inter-board control device for storing status data for a plurality of boards.
【請求項5】 前記下り用記憶手段及び上り用記憶手段
は、デュアル・ポート・メモリで構成されていることを
特徴とする請求項4に記載の盤間制御装置。
5. The inter-panel control device according to claim 4, wherein the downlink storage means and the uplink storage means are constituted by dual port memories.
【請求項6】 前記各ボードには、各ボードが実装され
るスロットを識別するSLOTID及びボードの種別を識別す
るPKGIDが付与されていることを特徴とする請求項4又
は5に記載の盤間制御装置。
6. The inter-board according to claim 4, wherein each of the boards is provided with a SLOT ID for identifying a slot in which the board is mounted and a PKGID for identifying the type of the board. Control device.
JP2001298720A 2001-09-28 2001-09-28 Inter-board control method and inter-board control apparatus Expired - Lifetime JP4250885B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298720A JP4250885B2 (en) 2001-09-28 2001-09-28 Inter-board control method and inter-board control apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298720A JP4250885B2 (en) 2001-09-28 2001-09-28 Inter-board control method and inter-board control apparatus

Publications (2)

Publication Number Publication Date
JP2003108515A true JP2003108515A (en) 2003-04-11
JP4250885B2 JP4250885B2 (en) 2009-04-08

Family

ID=19119576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298720A Expired - Lifetime JP4250885B2 (en) 2001-09-28 2001-09-28 Inter-board control method and inter-board control apparatus

Country Status (1)

Country Link
JP (1) JP4250885B2 (en)

Also Published As

Publication number Publication date
JP4250885B2 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
US8850058B2 (en) Ethernet-based data transmission method, ethernet nodes and control system
MXPA04004399A (en) Hardware controller and monitor.
CN101089838A (en) Method for implementing 12C read-write sequence
KR20150128658A (en) Dithering circuit for serial data transmission
CN103576613A (en) Numerical controller for communication with i/o units
CN1555622B (en) Method and device for producing program interruptions in subscribers to a bus system, and corresponding bus system
JP2003108515A (en) Inter-board control method and inter-board control device
JPH0522262A (en) Data transmission system, transmitter, receiver and transmission control system
SE516758C2 (en) Digital bus system
EP0532431A1 (en) Method and device for multiplexing
JPS58213548A (en) Method for transmitting polling
JPH09214510A (en) Method for collecting alarm of network
JP2800304B2 (en) Polling selecting system
JPS6388933A (en) Information transmitter
JPS62171349A (en) Communication control equipment
JPH11284642A (en) Data transmission system, polling method, and polling frequency setting method
JPH11136266A (en) Constant period token passing transmission control method
JPS63177246A (en) Control equipment for high-speed data transfer
CN115606236A (en) Data transmission method, device, terminal and system
KR100474770B1 (en) a Multiple Asynchronous Serial Communicating Apparatus
JP2000004246A (en) Supervisory and control method for communication equipment
SU1084846A1 (en) Device for monitoring operation of production equipment
KR100622943B1 (en) Controller for automatically controlling timing specification and the timing specification controlling method thereof
JPS63227149A (en) Communication control method in loop communication system
JP2003249938A (en) System for transmitting radio data

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050719

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

R150 Certificate of patent or registration of utility model

Ref document number: 4250885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5