JP4250593B2 - Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof - Google Patents

Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof Download PDF

Info

Publication number
JP4250593B2
JP4250593B2 JP2005001364A JP2005001364A JP4250593B2 JP 4250593 B2 JP4250593 B2 JP 4250593B2 JP 2005001364 A JP2005001364 A JP 2005001364A JP 2005001364 A JP2005001364 A JP 2005001364A JP 4250593 B2 JP4250593 B2 JP 4250593B2
Authority
JP
Japan
Prior art keywords
electrode layer
layer
substrate
dielectric
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005001364A
Other languages
Japanese (ja)
Other versions
JP2005223318A (en
Inventor
活水 青木
憲一 武田
哲朗 福井
浩 舟窪
庄司 岡本
剛司 浅野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2005001364A priority Critical patent/JP4250593B2/en
Publication of JP2005223318A publication Critical patent/JP2005223318A/en
Application granted granted Critical
Publication of JP4250593B2 publication Critical patent/JP4250593B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、コンデンサー、センサー、トランスデューサー及びアクチュエータ等としての応用が可能な誘電体素子、それを用いた圧電体(電歪体)素子、インクジェットヘッド及びその製造方法に関する。この誘電体素子は、特に、強誘電体メモリーやMEMS素子、メモリー用ヘッド、光シャッター、スピーカーの圧電体などとしても好適なものである。   The present invention relates to a dielectric element that can be applied as a capacitor, a sensor, a transducer, an actuator, and the like, a piezoelectric body (electrostrictive body) element using the dielectric element, an inkjet head, and a manufacturing method thereof. This dielectric element is particularly suitable as a ferroelectric memory, a MEMS element, a memory head, an optical shutter, a piezoelectric body of a speaker, and the like.

コンデンサーとして比誘電率の高い誘電体材料が求められる一方、コンデンサーの小型化のためにBaTiO3などのセラミックス材料の薄膜化が進んでいる。しかし、BaTiO3やPb(Zr,Ti)O3などの材料の比誘電率は、セラミックス材料で高々、1500程度であり、薄膜化することにより更に焼結不良、界面での欠損構造の問題も加わり、特性の不良な電子デバイスとなる場合がある。また、近年、誘電体素子として、残留分極値が安定しているPZT(111)配向膜をメモリーに利用する動きがある。(111)膜を得る例として、例えば、特開2003−179278号公報(特許文献1)に記載されている。この方法は、Si基板に(111)配向膜を成膜するために、Si基板上にバッファー層となるYSZ(111)配向膜を設け、その格子を利用してSrRuO3(SRO)(111)を成膜し、PZT(111)膜を得ている。しかし、この方法では、バッファー層の成膜が必要であること、及びバッファー層の応力が素子としての性能を左右するため、応力制御する必要があること、応力制御により引っ張り応力の膜にした場合、上のSRO(111)膜の結晶性が安定的に成膜出来ないこと、等の問題が生じる場合があった。また、これらの膜は、すべてエピタキシャル成長により形成されているため、再現性がとぼしい場合が多いという問題があった。これを解決する方法として、同じ特性が期待できる同配向を有した一軸配向膜あるいは再現性に優れたエピタキシャル膜層構成が望まれている。 While a dielectric material having a high relative dielectric constant is demanded as a capacitor, a ceramic material such as BaTiO 3 is becoming thinner in order to reduce the size of the capacitor. However, the relative permittivity of materials such as BaTiO 3 and Pb (Zr, Ti) O 3 is at most about 1500 for ceramic materials, and further thinning makes it more difficult to sinter, and there is a problem of defect structure at the interface. In addition, the electronic device may have poor characteristics. In recent years, there has been a movement to use a PZT (111) oriented film having a stable remanent polarization value as a memory as a dielectric element. An example of obtaining a (111) film is described in, for example, Japanese Patent Application Laid-Open No. 2003-179278 (Patent Document 1). In this method, in order to form a (111) orientation film on a Si substrate, a YSZ (111) orientation film serving as a buffer layer is provided on the Si substrate, and SrRuO 3 (SRO) (111) is utilized using the lattice. To obtain a PZT (111) film. However, with this method, it is necessary to form a buffer layer, and because the stress of the buffer layer affects the performance of the device, it is necessary to control the stress. In some cases, the crystallinity of the SRO (111) film cannot be formed stably. Further, since these films are all formed by epitaxial growth, there is a problem that reproducibility is often unsatisfactory. As a method for solving this problem, a uniaxially oriented film having the same orientation that can be expected to have the same characteristics or an epitaxial film layer structure having excellent reproducibility is desired.

また、圧電体としては、近年、MEMSや圧電応用での研究が広がり、薄膜での特性の良い圧電素子が望まれている。圧電素子は、圧電体層を電極ではさみ、電界をかけることにより、伸縮する素子であり、モーター、超音波モーター、アクチュエータ等に適応できる。   In recent years, research on MEMS and piezoelectric applications has expanded as a piezoelectric body, and a piezoelectric element with good characteristics in a thin film is desired. A piezoelectric element is an element that expands and contracts by sandwiching a piezoelectric layer between electrodes and applying an electric field, and can be applied to a motor, an ultrasonic motor, an actuator, or the like.

上記応用分野で利用されている材料は、約50年前に発見されたPZT系材料である。PZT系材料は、焼結温度が1100℃以上であり、薄膜素子として適応させるために、ゾルゲル法、スパッタ法、MBE法、PLD法、CVD法等を用いた材料開発が進められている。しかし、薄膜として応用した場合、膜中あるいは膜界面での物理的破壊等が発生し易い場合が多い等の問題がある。そのために圧電体層の結晶構造を工夫し、大きな圧電定数や良好な耐圧性のある膜を得ようとする試みがされている。インクジェットヘッドとして、スパッタで(001)配向膜を用いた例として、特開平8−116103号公報(特許文献2)がある。この方法は、基板上に配向した電極を設け、圧電膜の結晶構造を制御している。しかし、この方法では、(001)配向させたPt電極が単結晶MgO基板上で結晶性良く成膜されるが、単結晶MgO基板は、高価であることと基板サイズが小さいことなどの理由からその用途が限られる場合が多い。また、(111)配向の圧電膜を成膜するのには、潮解性のあるMgO(111)面を利用するため、Pt(111)結晶膜の安定成膜という点からはなお改善の必要が生じていた。
特開2003−179278号公報 特開平8−116103号公報
The material used in the above application field is a PZT-based material discovered about 50 years ago. The PZT-based material has a sintering temperature of 1100 ° C. or higher, and material development using a sol-gel method, a sputtering method, an MBE method, a PLD method, a CVD method, or the like is in progress in order to adapt as a thin film element. However, when applied as a thin film, there is a problem that physical breakdown or the like is likely to occur in the film or at the film interface. Therefore, attempts have been made to devise the crystal structure of the piezoelectric layer to obtain a film having a large piezoelectric constant and good pressure resistance. As an example of using an (001) alignment film by sputtering as an inkjet head, there is JP-A-8-116103 (Patent Document 2). In this method, an oriented electrode is provided on a substrate to control the crystal structure of the piezoelectric film. However, in this method, the (001) oriented Pt electrode is formed on the single crystal MgO substrate with good crystallinity. However, the single crystal MgO substrate is expensive and has a small substrate size. The application is often limited. In addition, since a deliquescent MgO (111) surface is used to form a (111) oriented piezoelectric film, improvement is still necessary from the viewpoint of stable film formation of a Pt (111) crystal film. It was happening.
JP2003-179278 JP-A-8-116103

本発明は、上記の課題を解決することを目的としたものであり、誘電体層を製造するための成膜用の汎用基板上に優先配向あるいは一軸配向の結晶構造を有する誘電体層を設けるための方法を見出すことに基づいてなされたものである。   The present invention aims to solve the above-described problems, and a dielectric layer having a preferentially or uniaxially oriented crystal structure is provided on a general-purpose substrate for film formation for producing a dielectric layer. Is based on finding ways to

すなわち、本発明にかかる誘電体素子の第1の態様は、下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを有し、
前記第一の電極層、前記第二の電極層及び前記誘電体層はそれぞれ優先配向もしくは一軸配向の結晶構造を有し、
前記第一の電極層、前記第ニの電極層及び前記誘電体層の優先配向軸または一軸配向軸におけるX線回折測定によるピークに基づいて擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3としたとき、下記一般式(1):
f3>f2>f1≧0.1°・・・・・・・(1)
を満たし、かつf1が0.1°以上10°以下であることを特徴とするものである。
That is, the first aspect of the dielectric element according to the present invention is a dielectric element having a lower electrode layer, a dielectric layer and an upper electrode layer in this order on a substrate,
At least one of the lower electrode layer and the upper electrode layer has a first electrode layer mainly containing a metal and a second electrode layer mainly containing an oxide,
The first electrode layer, the second electrode layer, and the dielectric layer each have a preferential or uniaxial crystal structure,
The half-value width obtained by fitting the pseudo-Voit function based on the peak by X-ray diffraction measurement in the preferred orientation axis or the uniaxial orientation axis of the first electrode layer, the second electrode layer, and the dielectric layer, When f1, f2, and f3, the following general formula (1):
f3>f2> f1 ≧ 0.1 ° (1)
And f1 is not less than 0.1 ° and not more than 10 °.

上記の第1の態様において、前記第一の電極層に含まれる金属が面心立方晶を形成し、(111)配向であることが好ましい。また、前記第二の電極層がペロブスカイト酸化物を主成分とし、(111)優先配向あるいは一軸配向であり、該第二の電極層の表面に垂直な方向にないX線回折での(101)ピークの擬ヴォイト関数のフィッティングによる半価幅f2が0.5°以上3.0°以下であることが好ましい。更に、前記誘電体層がペロブスカイト構造で、(111)優先配向あるいは一軸配向であり、前記誘電体層の表面に垂直な方向にないX線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅f3が1.0°以上6.0°以下であることが好ましい。   Said 1st aspect WHEREIN: It is preferable that the metal contained in said 1st electrode layer forms a face centered cubic crystal, and is (111) orientation. The second electrode layer is mainly composed of a perovskite oxide and has (111) preferred orientation or uniaxial orientation, and (101) in X-ray diffraction not in a direction perpendicular to the surface of the second electrode layer. It is preferable that the half width f2 by fitting the peak pseudo-voy function is 0.5 ° or more and 3.0 ° or less. Further, the dielectric layer has a perovskite structure and has a (111) preferential orientation or a uniaxial orientation, and by fitting a pseudovoid function of the (101) peak in X-ray diffraction not in a direction perpendicular to the surface of the dielectric layer. It is preferable that the obtained half width f3 is 1.0 ° or more and 6.0 ° or less.

本発明にかかる誘電体素子の第2の態様は、下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層が、面心立方晶金属を主成分とする(111)配向であり、X線回折での(111)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅が0.1°以上10°以下の第一の電極層と、該第一の電極層と隣接し、金属酸化物を主成分とする(111)配向層であり、X線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅が0.5°以上11°以下の第二の電極層とを有し、
前記誘電体層がペロブスカイト型構造の(111)配向であり、かつX線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られるの半価幅が1.0°以上12°以下であることを特徴とするものである。上記の第2の態様においては、前記基板がSi基板であり、該基板上に膜厚が少なくとも5nmのSiO2層が中間層として設けられていることが好ましい。
A second aspect of the dielectric element according to the present invention is a dielectric element having a lower electrode layer, a dielectric layer, and an upper electrode layer in this order on a substrate,
The lower electrode layer has a (111) orientation mainly composed of a face-centered cubic metal, and a half-value width obtained by fitting a pseudo-vode function of the (111) peak in X-ray diffraction is 0.1 ° or more. A first electrode layer of 10 ° or less, a (111) orientation layer that is adjacent to the first electrode layer and contains a metal oxide as a main component, and a pseudovoid function of the (101) peak in X-ray diffraction A second electrode layer having a half width of 0.5 ° or more and 11 ° or less obtained by fitting,
The dielectric layer has a (111) orientation of a perovskite structure, and a half-value width obtained by fitting a pseudo-vode function of the (101) peak in X-ray diffraction is 1.0 ° or more and 12 ° or less. It is characterized by this. In the second aspect, it is preferable that the substrate is a Si substrate, and an SiO 2 layer having a thickness of at least 5 nm is provided as an intermediate layer on the substrate.

更に、上記の第1及び第2の態様において、前記誘電体層の(111)結晶配向度が80%以上、更には99%以上であることが好ましい。   Furthermore, in the first and second aspects described above, the (111) crystal orientation of the dielectric layer is preferably 80% or more, and more preferably 99% or more.

更に、本発明にかかる誘電体素子の第3の態様は、下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを有し、
前記第一の電極層、前記第二の電極層及び前記誘電体層はそれぞれ単結晶層であり、
前記第一の電極層、前記第二の電極層及び前記誘電体層におけるX線回折測定によるピークに基づいて擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3としたとき、下記一般式(1):
f3>f2>f1≧0.1°・・・・・・・(1)
を満たし、かつf1が0.1°以上3°以下であることを特徴とする。
Furthermore, a third aspect of the dielectric element according to the present invention is a dielectric element having a lower electrode layer, a dielectric layer, and an upper electrode layer in this order on a substrate,
At least one of the lower electrode layer and the upper electrode layer has a first electrode layer mainly containing a metal and a second electrode layer mainly containing an oxide,
The first electrode layer, the second electrode layer and the dielectric layer are each a single crystal layer,
When the half-value widths obtained by fitting the pseudo-Voit function based on the X-ray diffraction measurement peaks in the first electrode layer, the second electrode layer, and the dielectric layer are f1, f2, and f3, respectively. The following general formula (1):
f3>f2> f1 ≧ 0.1 ° (1)
And f1 is 0.1 ° or more and 3 ° or less.

加えて、本発明にかかる誘電体素子の第4の態様は、
23を1重量%以上20重量%以下含み、残りがZrO2からなる(100)単結晶膜と、
面心立方晶金属からなる(111)単結晶膜の第一の電極層と、
ペロブスカイト型酸化物の導電性物質からなる(111)単結晶膜の第二の電極層と、
ペロブスカイト型酸化物からなる(111)単結晶の誘電体層と、
を、Si(100)基板上にこの順に有することを特徴とする。
In addition, the fourth aspect of the dielectric element according to the present invention is as follows.
A (100) single crystal film comprising Y 2 O 3 in an amount of 1% by weight to 20% by weight and the balance being ZrO 2 ;
A first electrode layer of a (111) single crystal film made of face centered cubic metal;
A second electrode layer of a (111) single crystal film made of a perovskite oxide conductive material ;
A (111) single crystal dielectric layer made of a perovskite oxide;
On the Si (100) substrate in this order.

上記構成の誘電体素子は圧電体素子として利用することができる。   The dielectric element having the above configuration can be used as a piezoelectric element.

本発明にかかるインクジェットヘッドは、液体を吐出する吐出口に連通する液路と、該液路中の液体に前記吐出口から液体を吐出するためのエネルギーを付与する圧電素子と、を有するインクジェットヘッドにおいて、前記圧電素子として上記構成の誘電体素子を有することを特徴とするものである。このインクジェットヘッドを用いてインクジェット記録装置を構成することができる。   An inkjet head according to the present invention includes a liquid path communicating with a discharge port that discharges a liquid, and a piezoelectric element that applies energy for discharging the liquid from the discharge port to the liquid in the liquid path. The piezoelectric element includes a dielectric element having the above-described configuration. An ink jet recording apparatus can be configured using this ink jet head.

本発明にかかる誘電体素子の製造方法は、上記の構成の誘電体素子の製造方法であって、
第一の電極層を形成する時の基板の温度をT1、第二の電極層を形成する時の基板の温度をT2、誘電体層を形成する時の基板の温度をT3とした時、下記の式(2):
T2≧T3>T1・・・・・・・・・・(2)
を満足するように基板の温度を設定することが好ましい。
A method for manufacturing a dielectric element according to the present invention is a method for manufacturing a dielectric element having the above-described configuration,
When the temperature of the substrate when forming the first electrode layer is T1, the temperature of the substrate when forming the second electrode layer is T2, and the temperature of the substrate when forming the dielectric layer is T3, Equation (2):
T2 ≧ T3> T1 (2)
It is preferable to set the temperature of the substrate so as to satisfy the above.

本発明によれば、汎用材質の基板を用いた場合でも、面心立方晶の金属膜に酸化物電極、誘電体層を積層した構造の誘電体素子において、各層の逆格子マップによるピークの半価幅が特定の関係にある誘電体素子を得ることが可能となる。更に、この素子の誘電体層の成膜温度を下げることが出来、応力が緩和された層で、基板選択性の必要がなく、製造上、特性差の少ない再現性の良い誘電体素子を得ることができる。この誘電体素子は、インクジェットヘッドの圧電体として、あるいはコンデンサー、センサー、トランスデューサー及びアクチュエータ等として、更には強誘電体メモリーやMEMS素子、メモリー用ヘッド、光シャッター、スピーカーの圧電体などとして好適なものである。   According to the present invention, even when a general-purpose material substrate is used, in a dielectric element having a structure in which an oxide electrode and a dielectric layer are stacked on a face-centered cubic metal film, half of the peak by the reciprocal lattice map of each layer is obtained. It is possible to obtain a dielectric element having a specific value width. Furthermore, the film formation temperature of the dielectric layer of this element can be lowered, and a stress-relaxed layer is obtained, which eliminates the need for substrate selectivity and provides a dielectric element with good reproducibility with little difference in manufacturing characteristics. be able to. This dielectric element is suitable as a piezoelectric body for an inkjet head or as a capacitor, sensor, transducer, actuator, etc., and also as a ferroelectric memory, MEMS element, memory head, optical shutter, speaker piezoelectric body, etc. Is.

まず、本発明の誘電体素子の第1の態様について説明する。本発明にかかる誘電体素子は、基板上に下部電極層、誘電体層、上部電極層をこの順に積層した構造を有する。これらの上部及び下部電極層の少なくともいずれかが、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを少なくとも有している。上部及び下部電極層、並びに誘電体層はそれぞれ独立して、優先配向もしくは一軸配向の結晶構造を有している。更に、第一の電極層、第二の電極層及び誘電体層の優先配向軸または一軸配向軸におけるX線回折測定(XRD測定)の逆格子マッピングにより得られるピークの擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3とした時、下記一般式(1)を満たし、かつf1が0.1°以上10°以下であることを特徴とする誘電体素子である。   First, the first aspect of the dielectric element of the present invention will be described. The dielectric element according to the present invention has a structure in which a lower electrode layer, a dielectric layer, and an upper electrode layer are laminated in this order on a substrate. At least one of these upper and lower electrode layers has at least a first electrode layer mainly composed of metal and a second electrode layer mainly composed of oxide. The upper and lower electrode layers and the dielectric layer independently have a preferential or uniaxial crystal structure. Further, it is obtained by fitting a pseudo-void function of peaks obtained by reciprocal lattice mapping of X-ray diffraction measurement (XRD measurement) in the preferential alignment axis or uniaxial alignment axis of the first electrode layer, the second electrode layer, and the dielectric layer. The dielectric element is characterized by satisfying the following general formula (1) and f1 being not less than 0.1 ° and not more than 10 ° when the half widths obtained are f1, f2, and f3, respectively.

f3>f2>f1≧0.1°・・・・・・・(1)
本発明にかかる誘電体素子は上記の構成にすることにより、基板選択性が必要なくなり、また特性の安定した物となる。また、この構成にした時に誘電体層の形成を、低い成膜温度での結晶成膜により行うことが出来るという特徴がある。更にデバイス化の際に、基板除去及び誘電体層パターニング前後の応力変化が少なく、割れ、剥離等の問題の少ない材料系を提供することもできる。
f3>f2> f1 ≧ 0.1 ° (1)
By adopting the above-described configuration, the dielectric element according to the present invention eliminates the need for substrate selectivity and has a stable characteristic. In addition, when this configuration is adopted, the dielectric layer can be formed by crystal film formation at a low film formation temperature. Furthermore, when a device is formed, a material system in which stress change before and after substrate removal and dielectric layer patterning is small and there are few problems such as cracking and peeling can be provided.

第一の電極層は、面心立方晶構造で(111)配向であり、f1が(111)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅である。   The first electrode layer has a (111) orientation with a face-centered cubic structure, and f1 is a half width obtained by fitting a pseudo-voith function of the (111) peak.

第二の電極層は、ペロブスカイト酸化物を主成分とし、(111)優先配向あるいは一軸配向であり第二の電極層の面垂直方向にない(101)ピークの擬ヴォイト関数のフィッティングによる半価幅f2が0.5°以上11°以下であることが好ましい。より好ましくは0.5°以上3.0°以下である。   The second electrode layer is composed mainly of perovskite oxide, and has a (111) preferred orientation or a uniaxial orientation and a half-value width by fitting of a pseudovoid function of a (101) peak not in the direction perpendicular to the plane of the second electrode layer. It is preferable that f2 is 0.5 ° or more and 11 ° or less. More preferably, it is 0.5 ° or more and 3.0 ° or less.

第一の電極層を構成する材料は、面心立方晶となる金属材料であれば、どのような材料でも良いが、例えば、Ni、Pt、Pb、Ir、Cu、Al、Ag及びγ-Fe等を例示することができる。特に好ましいのは、Ni、Pt及びIrである。面心立法晶の金属が好ましい理由は、自然配向膜で(111)配向を採るためであり、下部構造や電極の構成にかかわらず広い成膜条件で容易に(111)配向を得ることが出来るためである。また、これらの膜の半価幅は、擬ヴォイト関数でフィッティングして0.1°以上のものでなければならない。   The material constituting the first electrode layer may be any material as long as it is a metal material that becomes a face-centered cubic crystal, for example, Ni, Pt, Pb, Ir, Cu, Al, Ag, and γ-Fe. Etc. can be illustrated. Particularly preferred are Ni, Pt and Ir. The reason why the face-centered cubic crystal is preferred is that it adopts the (111) orientation in the natural orientation film, and the (111) orientation can be easily obtained under a wide range of film formation conditions regardless of the substructure and the electrode configuration. Because. In addition, the half width of these films must be 0.1 ° or more by fitting with a pseudo-Voit function.

これら特定の半価幅を有する第一の電極層上に、特性の良い(111)配向の誘電体層(誘電体膜)を成膜するための第二の電極層を形成できることがわかり、本発明に至ったものである。   It can be seen that a second electrode layer for forming a (111) -oriented dielectric layer (dielectric film) with good characteristics can be formed on the first electrode layer having a specific half width. Invented.

第一の電極層の逆格子マッピングの(111)ピークの半価幅f1が0.1°未満の場合は、電極層の結晶性は良好であるが基板拘束及び膜中の応力が強くなり、デバイス化に際して不向きである。また、半価幅が10°を超える場合は、その上にのせる第二の電極層の結晶制御が出来ず、結局、誘電体層の結晶性がランダムになってしまい、誘電特性、圧電特性の良くない系となる場合がある。   When the half width f1 of the (111) peak in the reciprocal lattice mapping of the first electrode layer is less than 0.1 °, the crystallinity of the electrode layer is good, but the substrate restraint and the stress in the film become strong, Not suitable for device development. In addition, when the half width exceeds 10 °, the crystal control of the second electrode layer placed thereon cannot be performed, and eventually the crystallinity of the dielectric layer becomes random, and the dielectric characteristics, piezoelectric characteristics It may be a poor system.

第二の電極層は(111)優先配向あるいは一軸配向であり、逆格子マッピングの(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅は、0.5°以上11°以下が好ましい。より好ましくは0.5°以上3.0°以下である。この第二の電極層上に設けられる誘電体層は、ペロブスカイト構造で、(111)優先配向あるいは一軸配向であり、逆格子マッピングの(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅f3が1.0°以上12°以下であることが好ましい。より好ましくは1.0°以上6.0°以下である。ここで、(101)ピークの半価幅を特定しているのは、前記金属材料の(111)ピークと近い位置に出現するため、(111)以外のピークを代表させた方がより正確な半価幅が得られ好ましいためである。この場合は、Ψ=35deg付近に現れる(101)ピークを測定して行う。適宜、材料によりピーク位置が変化するが、より正確を期すためには、上記のように重なりの少ないピークを選択して判断することが望ましい。   The second electrode layer has (111) preferred orientation or uniaxial orientation, and the half-value width obtained by fitting the pseudovoid function of the (101) peak of reciprocal lattice mapping is preferably 0.5 ° or more and 11 ° or less. More preferably, it is 0.5 ° or more and 3.0 ° or less. The dielectric layer provided on the second electrode layer has a perovskite structure and has a (111) preferred orientation or a uniaxial orientation, and a half-value width obtained by fitting a pseudovoid function of the (101) peak of reciprocal lattice mapping. It is preferable that f3 is 1.0 ° or more and 12 ° or less. More preferably, it is 1.0 degree or more and 6.0 degrees or less. Here, the half width of the (101) peak is specified because it appears at a position close to the (111) peak of the metal material. Therefore, it is more accurate to represent a peak other than (111). This is because a half width is obtained and preferable. In this case, measurement is performed by measuring the (101) peak that appears in the vicinity of Ψ = 35 deg. Although the peak position varies depending on the material as appropriate, it is desirable to select and judge a peak with less overlap as described above in order to achieve more accuracy.

半価幅が上記範囲に入る時に製造工程上トラブルが少なく、かつ素子として、特性の良い物を得ることが出来る。上記各層間には、目的とする誘電体素子の機能を保持し得る範囲内で、不連続層あるいは極薄膜層を入れてもかまわない。   When the half width is in the above range, there are few troubles in the manufacturing process, and a device having good characteristics can be obtained. A discontinuous layer or a very thin film layer may be inserted between the above-mentioned layers as long as the function of the target dielectric element can be maintained.

なお、上記の誘電体素子の製造においては、製造用の基板上に第一及び第二の電極層を有する電極層Aを設けた後、誘電体層及び電極層Bを更に積層して誘電体素子の構造を得るが、製造用基板をそのまま誘電体素子の基板として用いる場合は、電極層Aが基板側の下部電極となり、電極層Bが上部電極となる。あるいは、製造用の基板を削除し、電極層B側に基板が配置される場合は、電極層Bが素子基板側の下部電極となり、電極層Aが上部電極となる。   In the production of the dielectric element, after providing the electrode layer A having the first and second electrode layers on the production substrate, the dielectric layer and the electrode layer B are further laminated to form a dielectric. When the structure of the element is obtained, but the production substrate is used as it is as the substrate of the dielectric element, the electrode layer A becomes the lower electrode on the substrate side, and the electrode layer B becomes the upper electrode. Alternatively, when the production substrate is deleted and the substrate is disposed on the electrode layer B side, the electrode layer B becomes the lower electrode on the element substrate side, and the electrode layer A becomes the upper electrode.

次に、本発明の誘電体素子の第2の態様について説明する。この第2の態様にかかる誘電体素子は、基板上に面心立方晶金属を主成分とする(111)配向であり、擬ヴォイト関数のフィッティングによる(111)ピークの半価幅が0.1°以上10°以下の第一の電極層、それと隣接した金属酸化物を主成分とする(111)配向層であり、擬ヴォイト関数のフィッティングによる(101)ピーク半価幅が0.5°以上11°以下の第二の電極層を有する下部電極層;及びペロブスカイト型構造の(111)配向で擬ヴォイト関数のフィッティングによる(101)ピークの半価幅が1.0°以上12°以下である誘電体層;上部電極層;をこの順に有することを特徴とする誘電体素子である。   Next, a second aspect of the dielectric element of the present invention will be described. The dielectric element according to the second aspect has a (111) orientation mainly composed of a face-centered cubic metal on a substrate, and a half-value width of a (111) peak due to fitting of a pseudo-Voit function is 0.1. (111) orientation layer mainly composed of a metal electrode adjacent to the first electrode layer with an angle of not less than 10 ° and not more than 10 °, and a (101) peak half-value width of 0.5 ° or more by fitting of a pseudo-Voit function A lower electrode layer having a second electrode layer of 11 ° or less; and a (111) orientation of a perovskite structure and a (101) peak half-value width of 1.0 to 12 ° by fitting with a pseudo-Voit function A dielectric element having a dielectric layer; an upper electrode layer in this order.

第一の電極層の半価幅は、好ましくは、0.3°以上3°以下である。第二の電極層の好ましい半価幅は、1.0°以上5°以下である。また、誘電体層(圧電体層)の好ましい半価幅は、2.0°以上6°以下である。各層のピーク半価幅をf1(第一の電極層),f2(第二の電極層),f3(誘電体層)とした時にf3>f2>f1の関係が成立することが望ましい。第一の電極層と第二の電極層の間には、目的とする誘電体素子の機能を保持し得る範囲内で、両者の界面に薄膜の異層が存在しても良いが、実質的に隣接した関係であることが好ましい。又、第二の電極層と誘電体層の間も同様である。   The half width of the first electrode layer is preferably 0.3 ° or more and 3 ° or less. A preferred half width of the second electrode layer is 1.0 ° or more and 5 ° or less. The preferred half width of the dielectric layer (piezoelectric layer) is 2.0 ° or more and 6 ° or less. It is desirable that the relationship of f3> f2> f1 is established when the peak half width of each layer is f1 (first electrode layer), f2 (second electrode layer), and f3 (dielectric layer). A different layer of a thin film may exist between the first electrode layer and the second electrode layer as long as the function of the target dielectric element can be maintained. It is preferable that the relationship is adjacent to. The same applies between the second electrode layer and the dielectric layer.

上記の第2の態様における基板としては、Si基板上に酸化層のSiO2層が、アンカー層となる中間層として5nm以上存在しても、製造工程を変えることなく安定して本発明の素子をつくることができる。 As the substrate in the above second embodiment, the element of the present invention can be stably produced without changing the manufacturing process even when the SiO 2 layer of the oxide layer is present on the Si substrate as an intermediate layer of 5 nm or more as the anchor layer. Can be made.

上記の第1及び第2の態様において、誘電体層の(111)結晶配向度が80%以上であることが好ましい。このことにより、誘電特性、圧電特性が良好になる。より好ましくは、(111)配向誘電層が、(111)結晶配向度が90%以上であり、更に好ましくは、99%以上である。   In the first and second aspects, the dielectric layer preferably has a (111) crystal orientation of 80% or more. This improves the dielectric characteristics and piezoelectric characteristics. More preferably, the (111) oriented dielectric layer has a (111) crystal orientation of 90% or more, and more preferably 99% or more.

本発明の第3の態様としては、(111)単結晶誘電体素子に関する構成であり、
下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを有し、前記第一の電極層、前記第二の電極層及び前記誘電体層はそれぞれ単結晶層であり、前記第一の電極層、前記第二の電極層及び前記誘電体層におけるX線回折測定によるピークに基づいて擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3としたとき、下記一般式(1):
f3>f2>f1≧0.1°・・・・・・・(1)
を満たし、かつf1が0.1°以上3°以下であることを特徴とする誘電体素子である。
A third aspect of the present invention is a configuration relating to a (111) single crystal dielectric element,
A dielectric element having a lower electrode layer, a dielectric layer and an upper electrode layer in this order on a substrate,
At least one of the lower electrode layer and the upper electrode layer has a first electrode layer mainly composed of metal and a second electrode layer mainly composed of oxide, the first electrode layer, Each of the second electrode layer and the dielectric layer is a single crystal layer, and is based on a peak by X-ray diffraction measurement in the first electrode layer, the second electrode layer, and the dielectric layer. When the half-value widths obtained by the fitting are f1, f2, and f3, respectively, the following general formula (1):
f3>f2> f1 ≧ 0.1 ° (1)
And f1 is not less than 0.1 ° and not more than 3 °.

さらには、本発明の第4の態様としては、Y23を1重量%以上20重量%以下含み、残りがZrO2からなる(100)単結晶膜と、面心立方晶金属からなる(111)単結晶膜の第一の電極層と、ペロブスカイト型酸化物の導電性物質からなる(111)単結晶膜の第二の電極層と、ペロブスカイト型酸化物からなる(111)単結晶の誘電体層と、を、Si(100)基板上にこの順に有することを特徴とする誘電体素子である。 Furthermore, as a fourth aspect of the present invention, Y 2 O 3 is contained in an amount of 1% by weight to 20% by weight, and the remainder is made of a (100) single crystal film made of ZrO 2 and a face centered cubic metal ( 111) a first electrode layer of a single crystal film; a second electrode layer of a (111) single crystal film made of a perovskite oxide conductive material; and a (111) single crystal dielectric made of a perovskite oxide. A dielectric element having a body layer on a Si (100) substrate in this order.

上記構成を採ることにより、前述の課題を解消し、再現性良く(111)単結晶誘電体層を得ることが出来る。   By adopting the above configuration, the above-mentioned problems can be solved and a (111) single crystal dielectric layer can be obtained with good reproducibility.

好ましい層構成としては、PZT(111)/SRO(111)/Pt(111)/YSZ(100)/Si(100)である。   A preferred layer structure is PZT (111) / SRO (111) / Pt (111) / YSZ (100) / Si (100).

なお、結晶配向度は、XRD測定のθ−θより各方位のピーク強度の和の主配向によるピークの強度の割合より、算出される。単結晶誘電体素子の場合は、上記ピーク強度は、単一の配向によるピークのみ観測され、また、面内の配向もそろっていることが極点図から観測される。   The degree of crystal orientation is calculated from the ratio of the peak intensity due to the main orientation of the sum of the peak intensity in each direction from θ-θ of XRD measurement. In the case of a single crystal dielectric element, only the peak due to a single orientation is observed, and it is observed from the pole figure that the in-plane orientation is also aligned.

YSZ(100)上に直接ペロブスカイト型酸化物電極層を成膜する場合は、例えばSROの場合も同様であるが、(111)膜にならず、(110)配向を採り易い。そのために上記構成のように面心立方晶の金属層を介することが必要である。   When the perovskite oxide electrode layer is formed directly on YSZ (100), the same applies to, for example, SRO. However, it does not become a (111) film and can easily adopt a (110) orientation. Therefore, it is necessary to interpose a face-centered cubic metal layer as in the above configuration.

上記構成の誘電体素子の構成を用い、誘電体層に圧電体としての機能を有する層を用いることで圧電体素子を得ることができる。   A piezoelectric element can be obtained by using the structure of the dielectric element having the above structure and using a layer having a function as a piezoelectric body for the dielectric layer.

以下、上記の誘電体素子の各層の形成材料について説明する。   Hereinafter, the material for forming each layer of the dielectric element will be described.

第一の電極層の形成材料は、前述した通りである。第二の電極層の形成材料としては、ペロブスカイト系酸化物の導電性物質を選択して用いることができる。ペロブスカイト系酸化物としては、例えば、La1-xSrxVO3で0.23<x≦1である化合物、Gd1-xSrxVO3で0.4<x<0.5である化合物、La1-xSrxCoO3で0<x<1である化合物、Ca1-xSrxRuO3で0<x<1である化合物、(Ba,Ca,Sr)TiO3-xでx≠0である化合物、SrRuO3、CaRuO3、BaPbO3、La2SrCu2VO6.2、SrCrO3,LaNiO3,LaCuO3,BaRuO3、SrMoO3、CaMoO3,BaMoO3、SrIrO3等である。好ましくは、SrRuO3,LaNiO3,BaPbO3,CaRuO3である。 The material for forming the first electrode layer is as described above. As a material for forming the second electrode layer, a perovskite oxide conductive material can be selected and used. Examples of the perovskite-based oxide include a compound in which La 1-x Sr x VO 3 is 0.23 <x ≦ 1, a compound in which Gd 1-x Sr x VO 3 is 0.4 <x <0.5, La 1-x Sr a compound in which 0 <x <1 in x CoO 3 , a compound in which 0 <x <1 in Ca 1-x Sr x RuO 3 , a compound in which x ≠ 0 in (Ba, Ca, Sr) TiO 3-x , SrRuO 3 , CaRuO 3 , BaPbO 3 , La 2 SrCu 2 VO 6.2 , SrCrO 3 , LaNiO 3 , LaCuO 3 , BaRuO 3 , SrMoO 3 , CaMoO 3 , BaMoO 3 , SrIrO 3 and the like. SrRuO 3 , LaNiO 3 , BaPbO 3 , and CaRuO 3 are preferable.

誘電体層または圧電体層としては、ペロブスカイト型酸化物の、La、Nb、Si、Ca、Srをドーパントとして含有しても良いPb(ZrxTi1-x)O3で、好ましくは0.2<x<0.8である化合物である。また、PZT系以外には、BaTiO3-SrTiO3系材料、BaTiO3-BaZrO3系材料を使用することが出来る。特に基板面と平行に(111)面を有する誘電体層、圧電体層又は強誘電体層である。 The dielectric layer or piezoelectric layer is a perovskite oxide, Pb (Zr x Ti 1-x ) O 3 which may contain La, Nb, Si, Ca, Sr as a dopant, preferably 0. It is a compound where 2 <x <0.8. In addition to PZT, BaTiO 3 —SrTiO 3 and BaTiO 3 —BaZrO 3 materials can be used. In particular, a dielectric layer, a piezoelectric layer, or a ferroelectric layer having a (111) plane parallel to the substrate surface.

PZT(111)膜をYSZ膜上の面心立方晶(111)金属膜上に成膜する場合は、その上に直接PZT膜を成膜しても結晶性がくずれた膜となるが、第3の態様の如く、間にペロブスカイト型酸化物(111)層を介在させるとそのような問題が解消される。   When the PZT (111) film is formed on the face-centered cubic (111) metal film on the YSZ film, even if the PZT film is directly formed on the PZT (111) film, the crystallinity is deteriorated. Such a problem can be solved by interposing a perovskite oxide (111) layer as in the third embodiment.

この場合も各電極の膜厚は、単結晶性を維持するために、後述する範囲が好ましい。また、YSZ膜中のY23含有率は、単結晶性の観点から、1重量%以上20重量%以下が好ましい。また、YSZ膜中で組成は、傾斜組成になっておらず、組成ばらつきの範囲が±5%以内であることが好ましい。 Also in this case, the film thickness of each electrode is preferably in the range described later in order to maintain single crystallinity. The Y 2 O 3 content in the YSZ film is preferably 1% by weight or more and 20% by weight or less from the viewpoint of single crystallinity. Further, the composition in the YSZ film is not a gradient composition, and the range of composition variation is preferably within ± 5%.

上記の誘電体素子の構造を利用した圧電体素子を用いてインクジェットヘッドを形成することができる。このインクジェットヘッドは、上記構成の圧電体素子を有するので、耐久性が良く、性能の安定したヘッドとなる。このインクジェットヘッドの構成の一例を、図1、2で説明する。図1はインクジェットヘッドの模式図であり、1はインクなどの液体を吐出する吐出口、2は個別液室3と吐出口1をつなぐ連通孔(液路)、4は共通液室、5は振動板、6は下部電極、7は圧電体層、8は上部電極である。7の圧電体層は、図示されているように、振動板5の面方向の平面形状が矩形の形をしている。この形状は矩形以外に楕円形、円形、平行四辺形等でも良い。圧電体層7を更に詳細に図2で説明する。図2は、図1の圧電体層の幅方向(振動板5に垂直な方向)での断面図である。9は、第二の電極層であり、7が圧電体層、5は振動板、6は第一の電極層、8は上部電極である。12は個別液室であり、11は液室の仕切りである。図では、第二の電極層も圧電体層と同様にパターニングされているが、6の第一の電極層と同じようになっていても良い。第一の電極層6と振動板5(あるいは基板)間にアンカー層がある形態は好ましい態様である。アンカー層に用いられる材料としては、Ti、Cr、Pb、Ni等の金属材料やTiO2等の酸化物が好ましい。アンカー層の膜厚としては、0.5nm〜50nmで、好ましくは1nm〜20nmである。また、アンカー層を構成する材料は、上記材料の積層物でも良い。また上部電極も第一の電極層と第二の電極層を有する多層構成でも良い。7と9から構成される膜の断面形状は矩形で表示されているが台形あるいは逆台形でも良い。また8と6・9の構成順序が上下逆でも良い。即ち、上部電極として9と6が圧電膜の上に7(圧電膜)/9(第二の電極層)/6(第一の電極層)の順で構成されていても良い。このように構成が逆になる理由は、デバイス化の製造方法によるものであり、逆となった場合でも同様に本発明の効果を得ることは出来る。 An ink jet head can be formed using a piezoelectric element utilizing the structure of the dielectric element. Since the ink jet head has the piezoelectric element having the above-described configuration, the ink jet head has a high durability and a stable performance. An example of the configuration of this inkjet head will be described with reference to FIGS. FIG. 1 is a schematic diagram of an ink jet head, where 1 is a discharge port for discharging a liquid such as ink, 2 is a communication hole (liquid channel) connecting the individual liquid chamber 3 and the discharge port 1, 4 is a common liquid chamber, and 5 is A diaphragm, 6 is a lower electrode, 7 is a piezoelectric layer, and 8 is an upper electrode. As shown in the figure, the piezoelectric layer 7 has a rectangular planar shape in the surface direction of the diaphragm 5. This shape may be an ellipse, a circle, a parallelogram, etc. in addition to a rectangle. The piezoelectric layer 7 will be described in more detail with reference to FIG. 2 is a cross-sectional view of the piezoelectric layer in FIG. 1 in the width direction (direction perpendicular to the diaphragm 5). 9 is a second electrode layer, 7 is a piezoelectric layer, 5 is a diaphragm, 6 is a first electrode layer, and 8 is an upper electrode. 12 is an individual liquid chamber, and 11 is a partition of the liquid chamber. In the figure, the second electrode layer is also patterned in the same manner as the piezoelectric layer, but may be the same as the first electrode layer 6. A mode in which an anchor layer is provided between the first electrode layer 6 and the diaphragm 5 (or the substrate) is a preferable mode. As a material used for the anchor layer, metal materials such as Ti, Cr, Pb, and Ni and oxides such as TiO 2 are preferable. The thickness of the anchor layer is 0.5 nm to 50 nm, preferably 1 nm to 20 nm. The material constituting the anchor layer may be a laminate of the above materials. The upper electrode may also have a multilayer structure having a first electrode layer and a second electrode layer. The cross-sectional shape of the film composed of 7 and 9 is shown as a rectangle, but may be a trapezoid or an inverted trapezoid. Further, the configuration order of 8, 6 and 9 may be reversed upside down. That is, the upper electrodes 9 and 6 may be formed on the piezoelectric film in the order of 7 (piezoelectric film) / 9 (second electrode layer) / 6 (first electrode layer). The reason why the configuration is reversed in this way is due to the device manufacturing method, and even when the configuration is reversed, the effect of the present invention can be obtained in the same manner.

下部電極となる第一の電極層6と第二の電極層9あるいは第一の電極層6は圧電膜7が存在しない部分まで引き出されており、上部電極は、下部電極と反対側(不図示)に引き出され駆動電源に繋がれる。   The first electrode layer 6 and the second electrode layer 9 or the first electrode layer 6 serving as the lower electrode are drawn out to a portion where the piezoelectric film 7 does not exist, and the upper electrode is opposite to the lower electrode (not shown) ) And connected to the drive power supply.

振動板の構成材料としてはヤング率が50Gpa以上、好ましくは、60Gpa以上の板状部材を形成できる物が利用でき、例えば、SiO2、SiN、SiNO、ZrO2(安定化元素含有を含む)、Si(ドーパントを含んでも良い)、SUS、Ti、Cr、Ni、Al等を挙げることができる。振動板5の厚みは、0.5〜10μm、好ましくは1.0〜6.0μmとすることができる。また、電極層の厚さは、0.05〜0.6μmであり、好ましくは、0.08〜0.3μmとすることができる。電極層を第一の電極層と第二の電極層の少なくとも2層から構成する場合は、このうち第一の電極層の膜厚は、5nm〜450nm、好ましくは10nm〜200nmとすることができる。第二の電極層の膜厚は、5nm〜250nm、好ましくは10nm〜150nmとすることができる。個別液室12の幅Wa(図5参照)は、30〜180μmとすることができる。長さWb(図5参照)は、吐出液滴量にもよるが、0.3〜6.0mmとすることができる。。吐出口1の開口方向に垂直な面での断面形状は、円形あるいは星型であり、径は、7〜30μmが好ましい。吐出口の開口方向に沿った面での断面形状は、連通孔2方向に拡大されたテーパー形状を有するのが、好ましい。連通孔2の長さは、0.05mm〜0.5mmが好ましい。これを超える長さであると、液滴の吐出スピードが小さくなる恐れがある。また、これ未満であると各吐出口から吐出される液滴の吐出スピードのばらつきが大きくなる恐れがある。 As a constituent material of the diaphragm, a material capable of forming a plate-like member having a Young's modulus of 50 Gpa or more, preferably 60 Gpa or more can be used. For example, SiO 2 , SiN, SiNO, ZrO 2 (including a stabilizing element), Examples thereof include Si (which may include a dopant), SUS, Ti, Cr, Ni, and Al. The thickness of the diaphragm 5 can be 0.5 to 10 μm, preferably 1.0 to 6.0 μm. Moreover, the thickness of an electrode layer is 0.05-0.6 micrometer, Preferably, it can be 0.08-0.3 micrometer. When the electrode layer is composed of at least two layers of the first electrode layer and the second electrode layer, the thickness of the first electrode layer can be set to 5 nm to 450 nm, preferably 10 nm to 200 nm. . The film thickness of the second electrode layer can be 5 nm to 250 nm, preferably 10 nm to 150 nm. The width Wa (see FIG. 5) of the individual liquid chamber 12 can be set to 30 to 180 μm. The length Wb (see FIG. 5) can be set to 0.3 to 6.0 mm, although it depends on the discharged droplet amount. . The cross-sectional shape of the surface perpendicular to the opening direction of the discharge port 1 is circular or star-shaped, and the diameter is preferably 7 to 30 μm. It is preferable that the cross-sectional shape of the surface along the opening direction of the discharge port has a taper shape expanded in the direction of the communication hole 2. The length of the communication hole 2 is preferably 0.05 mm to 0.5 mm. If the length is longer than this, the droplet discharge speed may be reduced. On the other hand, if it is less than this, there is a fear that the variation in the ejection speed of the droplets ejected from each ejection port becomes large.

上記の構成のインクジェットヘッドを用いてインクジェット記録装置を構成することができる。   An ink jet recording apparatus can be configured using the ink jet head having the above configuration.

上記構成の圧電体素子によれば、吐出特性が安定し、長寿命の、インクジェットヘッドが得られ、性能の良いインクジェット記録装置を達成することが出来る。図8、9に本発明のインクジェットヘッドを用いたインクジェット記録装置の概略図を示す。図8の外装81〜85及び87をはずした動作機構部を図9に示す。記録媒体としての記録紙を装置本体内へ自動給送する自動給送部97と、自動給送部97から送出される記録紙を所定の記録位置へと導くとともに、記録位置から排出口98へと記録紙を導く搬送部99と、記録位置に搬送された記録紙に記録を行う記録部と、記録部に対する回復処理を行う回復部90とから構成されている。本発明のインクジェットヘッドは、キャリッジ92に配置され使用される。図8は、プリンターとしての例を示したが、本発明のインクジェットヘッドは、ファクシミリや複合機、複写機あるいは、産業用吐出装置に使用されても良い。   According to the piezoelectric element having the above-described configuration, an ink jet head having a stable ejection characteristic, a long life, and a good performance can be achieved. 8 and 9 are schematic views of an ink jet recording apparatus using the ink jet head of the present invention. FIG. 9 shows an operation mechanism part from which the outer casings 81 to 85 and 87 of FIG. 8 are removed. An automatic feeding unit 97 that automatically feeds recording paper as a recording medium into the apparatus main body, and a recording paper sent from the automatic feeding unit 97 is guided to a predetermined recording position, and from the recording position to the discharge port 98. And a transport unit 99 that guides the recording paper, a recording unit that records on the recording paper transported to the recording position, and a recovery unit 90 that performs recovery processing on the recording unit. The ink jet head of the present invention is disposed and used on a carriage 92. Although FIG. 8 shows an example of a printer, the ink jet head of the present invention may be used in a facsimile, a multifunction machine, a copying machine, or an industrial discharge apparatus.

次に、上記の構成の誘電体素子の製造方法について説明する。まず、製造用基板上に、第1の電極層、第2の電極層及び誘電体層をこの順に形成する。その際、第二の電極層及び誘電体層は製造用の基板の加熱下で成膜するとよく、この場合、誘電体層は(111)配向誘電層であることが生産性などの点から好ましい。   Next, a method for manufacturing the dielectric element having the above configuration will be described. First, a first electrode layer, a second electrode layer, and a dielectric layer are formed in this order on a manufacturing substrate. At that time, the second electrode layer and the dielectric layer are preferably formed under the heating of the production substrate. In this case, the dielectric layer is preferably a (111) -oriented dielectric layer from the viewpoint of productivity and the like. .

図3に本発明の誘電体素子の製造方法の具体例を図示する。この製造方法は、基板21上に第一の電極層22を設ける工程、第二の電極層23を設ける工程、誘電体層24を設ける工程を少なくとも有する。誘電体素子としては、上部電極26も有する。基板21は、Si基板,SUS基板等が選択される。この方法の特徴として基板の結晶性および結晶配向性が問われるものではなく、600℃までの耐熱性のある基板材料であれば良い。しかし、後工程でのデバイス化のためには、Si(110)基板、Si(100)基板、SUS基板を選ぶのが好ましい。SUS基板として、熱膨張係数の低いインバー材の選択は、好ましい態様である。また、本発明は、基板の結晶構造を利用するものではないため、Si基板上に酸化膜が形成されていても同様な構造の素子を得ることが出来る。これは、酸化膜除去のために基板エッチング作業を必要としないため、製造工程上メリットがある。   FIG. 3 shows a specific example of the dielectric element manufacturing method of the present invention. This manufacturing method includes at least a step of providing the first electrode layer 22 on the substrate 21, a step of providing the second electrode layer 23, and a step of providing the dielectric layer 24. The dielectric element also has an upper electrode 26. As the substrate 21, a Si substrate, a SUS substrate, or the like is selected. The characteristics of this method are not limited to the crystallinity and crystal orientation of the substrate, and any substrate material having heat resistance up to 600 ° C. may be used. However, it is preferable to select a Si (110) substrate, a Si (100) substrate, or a SUS substrate for device formation in a later process. Selection of an invar material having a low thermal expansion coefficient as the SUS substrate is a preferred embodiment. Further, since the present invention does not use the crystal structure of the substrate, an element having the same structure can be obtained even if an oxide film is formed on the Si substrate. This does not require a substrate etching operation for removing the oxide film, and has an advantage in the manufacturing process.

電極層及び誘電体層の成膜方法としては、スパッタ法、MO-CVD法、レーザーアブレーション法、ゾルゲル法、MBE法等が利用でき、好ましくはスパッタ法、MO-CVD法、ゾルゲル法であり、より好ましくはMO-CVD法とスパッタ法である。   As the film formation method of the electrode layer and the dielectric layer, sputtering method, MO-CVD method, laser ablation method, sol-gel method, MBE method, etc. can be used, preferably sputtering method, MO-CVD method, sol-gel method, More preferred are the MO-CVD method and the sputtering method.

基板21の上に第一の電極層を設ける方法として、基板を非加熱下あるいは低温加熱下で成膜する方法が好ましい。これにより、第一の電極層が大きな応力を有しない膜となる。第一の電極層として、前述したように面心立法晶の金属材料で後工程の加熱条件での耐熱性を有する材料を選ぶ必要があり、面心立法晶の金属膜で半価幅が、0.1°以上10°以下の膜を選択することが好ましい。   As a method of providing the first electrode layer on the substrate 21, a method of forming a film on the substrate without heating or at low temperature is preferable. Thereby, the first electrode layer becomes a film that does not have a large stress. As described above, it is necessary to select a face-centered cubic metal material having heat resistance under heating conditions in the subsequent process as described above. It is preferable to select a film of 0.1 ° to 10 °.

また、本発明にかかる誘電体素子の製造方法において、第一の電極層形成時の基板温度をT1、第二の電極層形成時の基板温度をT2、誘電体層の形成時の基板温度をT3とした時に、T2≧T3>T1の関係式を満たすことが好ましい。具体的に、好ましくは、T1としては、室温以上350℃以下であり、更に好ましくは100℃以上350℃以下である。T2としては、300℃以上800℃以下であり、T3は、好ましくは450℃以上600℃未満である。T3がT2以下である場合は、誘電体層形成時に酸化物電極である第二の電極層に酸素抜け等の組成ずれ等のダメージを負わすことなく、良好な特性を維持したまま、デバイスを作製することが出来る。   In the dielectric element manufacturing method according to the present invention, the substrate temperature at the time of forming the first electrode layer is T1, the substrate temperature at the time of forming the second electrode layer is T2, and the substrate temperature at the time of forming the dielectric layer is When T3, it is preferable that the relational expression of T2 ≧ T3> T1 is satisfied. Specifically, T1 is preferably room temperature or higher and 350 ° C or lower, and more preferably 100 ° C or higher and 350 ° C or lower. T2 is 300 ° C. or higher and 800 ° C. or lower, and T3 is preferably 450 ° C. or higher and lower than 600 ° C. When T3 is T2 or less, the device is maintained while maintaining good characteristics without incurring damage such as composition shift such as oxygen loss to the second electrode layer which is an oxide electrode when forming the dielectric layer. Can be produced.

第二の電極層の形成は、前述のペロブスカイト酸化物を基板加熱下で成膜する方法により行うことが好ましい。加熱温度は、300℃以上800℃以下であり、好ましくは、450℃以上620℃以下である。これらの条件下で、前述の半価幅0.5°以上11°以下を有する酸化物電極層を成膜することができる。この上にさらに、誘電体層を基板加熱下で成膜することにより、本発明の誘電体素子の構成を得ることが出来る。特に上記第二の電極層上に誘電体層を成膜することにより、より低温でペロブスカイト構造の(111)結晶性薄膜を誘電体層として成膜可能となる。基板温度としては、前述した通りであるが、例えば、500℃近辺での成膜が良く、450℃以上550℃以下の基板加熱が良好である。この他に、ガス圧等の条件を調整し、誘電体層の半価幅が1.0°以上12°以下(より好ましくは1.0°以上6.0°以下)の物を得ることができる。MO-CVD製法による、基板温度以外の条件としては基板上に原料ガスを連続的に供給するのではなく、断続的に供給するパルスMO-CVD法を採ることが好ましい。   The second electrode layer is preferably formed by a method in which the perovskite oxide is formed under substrate heating. The heating temperature is 300 ° C. or higher and 800 ° C. or lower, and preferably 450 ° C. or higher and 620 ° C. or lower. Under these conditions, the oxide electrode layer having the half width of 0.5 ° to 11 ° can be formed. Further, the dielectric layer of the present invention can be obtained by forming a dielectric layer while heating the substrate. In particular, by forming a dielectric layer on the second electrode layer, a (111) crystalline thin film having a perovskite structure can be formed as a dielectric layer at a lower temperature. The substrate temperature is as described above. For example, film formation at around 500 ° C. is good, and substrate heating at 450 ° C. or more and 550 ° C. or less is good. In addition, by adjusting conditions such as gas pressure, a dielectric layer having a half-value width of 1.0 ° to 12 ° (more preferably 1.0 ° to 6.0 °) can be obtained. it can. As a condition other than the substrate temperature according to the MO-CVD method, it is preferable to adopt a pulse MO-CVD method in which a source gas is not supplied continuously but intermittently supplied onto the substrate.

第3の態様として用いる誘電体素子の製造方法は、Si(100)基板上にYSZ(100)を成膜する工程、面心立方晶の金属膜を成膜する工程、ペロブスカイト型酸化物の電極膜を成膜する工程、(111)誘電体層を成膜する工程、誘電体層上に別の電極を成膜する工程を含む製造方法である。   A dielectric element manufacturing method used as the third aspect includes a step of forming YSZ (100) on a Si (100) substrate, a step of forming a face-centered cubic metal film, and a perovskite oxide electrode. This is a manufacturing method including a step of forming a film, a step of forming a (111) dielectric layer, and a step of forming another electrode on the dielectric layer.

YSZ成膜は、基板温度を800℃程度に加熱し、成膜することでSi基板の格子定数とフィットしエピタキシャル成膜を得ることが出来る。製法としては、スパッタ法で成膜することが好ましい。特にSi基板上に15nm厚以下のSiO2層を有する基板を用いることが好ましい。SiO2層は、成膜されるZr金属と反応し消失するため上記範囲の薄膜である必要がある。ついで、面心立方晶金属(111)膜をYSZ上に成膜し、さらにペロブスカイト型酸化物電極層を成膜することで、酸化物電極層も(111)単結晶層となる。 In the YSZ film formation, the substrate temperature is heated to about 800 ° C., and the film formation is performed to fit the lattice constant of the Si substrate to obtain an epitaxial film formation. As a manufacturing method, it is preferable to form a film by a sputtering method. In particular, it is preferable to use a substrate having a SiO 2 layer having a thickness of 15 nm or less on a Si substrate. Since the SiO 2 layer reacts with the Zr metal to be formed and disappears, it needs to be a thin film in the above range. Next, a face-centered cubic metal (111) film is formed on the YSZ, and a perovskite oxide electrode layer is further formed, so that the oxide electrode layer also becomes a (111) single crystal layer.

誘電体層(111)の成膜方法としては、前述した方法が採られる。   As a method of forming the dielectric layer (111), the method described above is employed.

上記の誘電体素子の製造方法は、誘電体素子を圧電体素子として用いるインクジェットヘッドの製造方法に適用することができ、代表的には次の二つの方法がある。   The above-described dielectric element manufacturing method can be applied to an inkjet head manufacturing method using a dielectric element as a piezoelectric element, and typically includes the following two methods.

第一の方法は、基板上に、非加熱下あるいは加熱下で第一の電極層を形成する工程、金属酸化物を主成分の導電性配向の第二の電極層を加熱下形成する工程、及び(111)配向誘電層を形成する工程、上部電極を形成する工程、個別液室を形成する工程、液体吐出口を形成する工程を少なくとも有するインクジェットヘッドの製造方法である。   The first method is a step of forming a first electrode layer on a substrate without heating or under heating, a step of forming a second electrode layer of conductive orientation mainly composed of a metal oxide under heating, And an (111) oriented dielectric layer forming step, an upper electrode forming step, an individual liquid chamber forming step, and a liquid ejection port forming step.

第二の方法は、第一の基板上に、非加熱下で第一の電極層を形成する工程、金属酸化物を主成分の導電性配向の第二の電極層を加熱下形成する工程、及び(111)配向誘電層を形成する工程、(111)配向誘電層を第二の基板に設けられた電極層上に接合する工程、第一の基板を除去する工程、個別液室を形成する工程、液体吐出口を形成する工程を少なくとも有するインクジェットヘッドの製造方法である。(111)配向誘電層を第二の基板上に接合する工程には、振動板を有した状態で第二の基板に接合する方法でも良い。   The second method is a step of forming a first electrode layer on the first substrate without heating, a step of forming a second electrode layer of a conductive orientation mainly composed of a metal oxide under heating, And a step of forming a (111) oriented dielectric layer, a step of bonding the (111) oriented dielectric layer onto an electrode layer provided on a second substrate, a step of removing the first substrate, and forming an individual liquid chamber. An inkjet head manufacturing method including at least a process and a process of forming a liquid discharge port. The step of bonding the (111) oriented dielectric layer onto the second substrate may be a method of bonding to the second substrate with the diaphragm.

第一の製造方法は、圧電体層を設ける工程までは、誘電体素子の製造方法と同じであり、少なくとも、基板21の一部を除去する工程、インク吐出口を形成する工程をさらに含む製造方法である。基板の一部を除去することにより、個別液室(図1の3あるいは図2の12)を形成する。個別液室は、基板のウエットエッチング、ドライエッチング、あるいはサンドミル等により製造することが出来る。個別液室は、基板上に一定のピッチ数で複数個作成することができる。インクジェットヘッドの平面的配置を図示した図4で示されるように、個別液室12が千鳥配列で配置されることは、好ましい態様である。図4において、破線で示された12の領域は、圧力が加わる個別液室であり、7は、パターニングされた圧電体素子部である。この圧電体素子部の圧電体膜は、少なくとも本発明の誘電体層と上部電極で構成されている。5は、振動板の部分と下部電極である。下部電極は、振動板と異なり、図3のようにパターニングされていても良い。少なくとも誘電体層直下の電極は、第一の電極層と第二の電極層の積層構造になっている。個別液室の形状が、平行四辺形に図示されているのは、第1や第2の態様の基板選択性が不要な場合は、基板として、Si(110)基板を用い、アルカリによるウエットエッチングを行って個別液室を作成された場合には、このような形状になるために代表的に図示されている。これ以外に長方形であっても良い。図5で示された平行四辺形状のような場合、吐出口1と1'間の距離を短くするために圧電膜も平行四辺形状にパターニングされるのが好ましい。個別液室全体の平面図を図示したのが、図5であり、上部電極26は、個別液室12から伸ばされた13の領域を利用して駆動回路と接合される。14は、共通液室から個別液室への流路の絞りであり、図5では、この部分まで圧電膜が存在するが、そうでなくても良い。   The first manufacturing method is the same as the dielectric element manufacturing method until the step of providing the piezoelectric layer, and further includes at least a step of removing a part of the substrate 21 and a step of forming an ink discharge port. Is the method. An individual liquid chamber (3 in FIG. 1 or 12 in FIG. 2) is formed by removing a part of the substrate. The individual liquid chamber can be manufactured by wet etching, dry etching, or sand milling of the substrate. A plurality of individual liquid chambers can be formed on the substrate with a certain number of pitches. As shown in FIG. 4 illustrating the planar arrangement of the inkjet head, it is a preferred embodiment that the individual liquid chambers 12 are arranged in a staggered arrangement. In FIG. 4, 12 regions indicated by broken lines are individual liquid chambers to which pressure is applied, and 7 is a patterned piezoelectric element portion. The piezoelectric film of the piezoelectric element portion is composed of at least the dielectric layer of the present invention and the upper electrode. Reference numeral 5 denotes a diaphragm portion and a lower electrode. Unlike the diaphragm, the lower electrode may be patterned as shown in FIG. At least the electrode immediately below the dielectric layer has a laminated structure of a first electrode layer and a second electrode layer. The shape of the individual liquid chambers is shown as a parallelogram. When the substrate selectivity of the first and second aspects is not required, a Si (110) substrate is used as the substrate, and wet etching with alkali is used. In order to obtain such a shape when the individual liquid chamber is created by performing the above, it is representatively illustrated. Other than this, a rectangle may be used. In the case of the parallelogram shown in FIG. 5, the piezoelectric film is also preferably patterned into a parallelogram in order to shorten the distance between the discharge ports 1 and 1 ′. A plan view of the entire individual liquid chamber is shown in FIG. 5, and the upper electrode 26 is joined to the drive circuit using 13 regions extended from the individual liquid chamber 12. Reference numeral 14 denotes a restriction of the flow path from the common liquid chamber to the individual liquid chamber. In FIG. 5, the piezoelectric film exists up to this portion, but this need not be the case.

インク吐出口は、吐出口1が設けられた基板を接合する、あるいは、吐出口1および連通孔2が形成された基板を接合する方法で素子化される。吐出口は、エッチングあるいは、機械加工、あるいはレーザー光照射により形成することができる。吐出口が形成される基板は、圧電体層が形成される基板と同じであっても異なっていても良い。異なる場合に選択される基板としては、SUS基板、Ni基板等があり、圧電体層が形成される基板との熱膨張係数の差が1×10-8/℃〜1×10-6/℃の材料が選択されることが好ましい。 The ink discharge port is formed into an element by a method of bonding a substrate provided with the discharge port 1 or bonding a substrate on which the discharge port 1 and the communication hole 2 are formed. The discharge port can be formed by etching, machining, or laser beam irradiation. The substrate on which the discharge ports are formed may be the same as or different from the substrate on which the piezoelectric layer is formed. Substrates selected in different cases include SUS substrates, Ni substrates, etc., and the difference in thermal expansion coefficient from the substrate on which the piezoelectric layer is formed is 1 × 10 −8 / ° C. to 1 × 10 −6 / ° C. Preferably, the material is selected.

上記基板の接合方法としては、有機接着剤を用いる方法でも良いが、無機材料による金属接合による方法が好ましい。金属接合に用いられる材料は、In、Au、Cu、Ni、Pb、Ti、Cr、Pd等であり、300℃以下の低温で接合出来、基板との熱膨張係数の差が小さくなるため、長尺化された場合に素子の反り等による問題が回避される以外に、圧電体層に対する損傷もなく、好ましい。   As a method for bonding the substrates, a method using an organic adhesive may be used, but a method using metal bonding with an inorganic material is preferable. The materials used for metal bonding are In, Au, Cu, Ni, Pb, Ti, Cr, Pd, etc., which can be bonded at a low temperature of 300 ° C. or less, and the difference in thermal expansion coefficient from the substrate is small. In addition to avoiding problems due to warping of elements when scaled, there is no damage to the piezoelectric layer, which is preferable.

次に第二の製造方法について説明する。第二の製造方法は、第一の基板上に設けられた圧電体層(誘電体層)を第二の基板に転写する方法である。圧電体層を設けるまでは、図3で図示された方法と同じであるが、圧電体層をパターニングされない状態で振動板5を上部電極上に成膜し、第二の基板に転写する。あるいは圧電体層上に電極及び/もしくは振動板を成膜し、振動板を第二の基板に接合し、圧電体層も含め転写する。第二の基板は、例えば、図6で示されるaからeの工程により、個別液室12、連通孔2、共通液室4を形成される。a工程は第二の基板に個別液室に応じたマスク形成工程、bは、上部からエッチング等により加工される工程(斜線部は、加工部を意味する)、cはマスク除去および連通孔2用のマスク作成工程、dは、エッチング等による斜線部の加工による連通孔および共通液室形成工程、eは、マスク除去により個別液室、連通孔、共通液室が形成された状態を模式的に示した。fは、吐出口と共通液室の一部が形成された基板を接合された状態を示す。吐出口がある基板表面16は、撥水処理がされていることが好ましい。
第一の基板の圧電体層と接合される第二の基板は、図6のeの状態かfの状態を用いる。圧電体層上に振動板がない場合は、図6のeあるいはfの状態の個別液室12上に振動板が設けられた第二の基板を利用する。接合後、第一の基板が除去され圧電体層がパターニングされた状態を図7で示す。図7での上部電極8の振動板5側からの電極の積層順序は、第二の電極層、第一の電極層の順序になる。
Next, the second manufacturing method will be described. The second manufacturing method is a method of transferring a piezoelectric layer (dielectric layer) provided on the first substrate to the second substrate. Until the piezoelectric layer is provided, the method is the same as that shown in FIG. 3, but the diaphragm 5 is formed on the upper electrode without patterning the piezoelectric layer and transferred to the second substrate. Alternatively, an electrode and / or a diaphragm is formed on the piezoelectric layer, the diaphragm is bonded to the second substrate, and transfer is performed including the piezoelectric layer. In the second substrate, for example, the individual liquid chamber 12, the communication hole 2, and the common liquid chamber 4 are formed by steps a to e shown in FIG. Step a is a mask formation step corresponding to the individual liquid chamber on the second substrate, step b is a step processed by etching or the like from the top (the hatched portion means the processing portion), and step c is the mask removal and communication hole 2 The mask creation process for the above, d is a communication hole and common liquid chamber forming process by processing of the hatched portion by etching or the like, e is a schematic view of the state where the individual liquid chamber, the communication hole, and the common liquid chamber are formed by removing the mask It was shown to. f indicates a state in which the discharge port and the substrate on which a part of the common liquid chamber is formed are joined. It is preferable that the substrate surface 16 with the discharge port is subjected to water repellent treatment.
The state of e or f in FIG. 6 is used for the second substrate to be bonded to the piezoelectric layer of the first substrate. When there is no diaphragm on the piezoelectric layer, a second substrate provided with a diaphragm on the individual liquid chamber 12 in the state e or f of FIG. 6 is used. FIG. 7 shows a state where the first substrate is removed and the piezoelectric layer is patterned after bonding. The stacking order of the electrodes from the diaphragm 5 side of the upper electrode 8 in FIG. 7 is the order of the second electrode layer and the first electrode layer.

また、後者の方法と別法として記述しているように、第二の基板に振動板を形成しておき、その上に圧電体層を転写し、第一の基板を除去する場合の圧電体層は、パターニングされた状態であっても、そうでなくても良い。この工程を採る場合は、金属接合層を下部電極として、利用することが好ましい。   In addition, as described as an alternative to the latter method, a piezoelectric body in which a diaphragm is formed on a second substrate, a piezoelectric layer is transferred thereon, and the first substrate is removed The layer may or may not be patterned. When this step is taken, it is preferable to use the metal bonding layer as the lower electrode.

本発明のインクジェットヘッドの製造方法の特徴として、製造工程中、圧電体層のパターニング及び/あるいは、第一の基板除去工程が含まれるが、その際、金属で出来ている第一の電極層をエッチングストップ層として、利用することが出来、工程上好ましい。また、半価幅が上記範囲にあるとき、基板除去前後及び圧電体層パターニング前後の応力変化が少なく、割れ、剥離、反り等の問題発生が少ないという利点がある。さらにこのことは、大面積基板にも対応し易いことを意味し、1デバイスあたりのコストダウン、製造スループットの向上を果たすことが出来る。また、圧電体層のパターニング時にも同様の効果があり、成膜工程との特性変化の少ない素子を得ることができ、非常なメリットがある。   As a feature of the manufacturing method of the ink jet head of the present invention, the manufacturing process includes patterning of the piezoelectric layer and / or the first substrate removal process. At this time, the first electrode layer made of metal is used. It can be used as an etching stop layer and is preferable in terms of the process. Further, when the half width is in the above range, there is an advantage that there is little change in stress before and after removing the substrate and before and after patterning of the piezoelectric layer, and there are few problems such as cracking, peeling and warping. Furthermore, this means that it is easy to deal with a large-area substrate, and the cost per device can be reduced and the manufacturing throughput can be improved. In addition, there is a similar effect at the time of patterning the piezoelectric layer, and an element with little characteristic change from the film forming process can be obtained, which is very advantageous.

次に本発明を実施例を挙げて説明する。   Next, the present invention will be described with reference to examples.

(実施例1)
熱酸化膜のSiO2層が100nm厚で形成されているSi基板上に第一の電極層として、Ptを基板温度を300℃で100nm厚にスパッタ成膜した。更にこの上にパルスMO-CVD製法によりSrRuO3(SRO)を15nm厚で基板温度600℃に制御し成膜した。さらにSRO上にZr/Ti比を47/53になるようにPb(Zr,Ti)O3よりなる誘電体層を同様にパルスMO-CVD法で基板温度500℃で290nmで成膜した。この素子のXRD測定による各膜の結晶配向性は基板面に平行に(111)配向が99%以上であり、また、擬ヴォイト関数のフィッティングによる半価幅は、図11〜13に示したように誘電体層の半価幅f3が3.9°であり、第二の電極層の半価幅f2が1.7°、第一の電極層の半価幅f1が0.46°であった。誘電体層および第二の電極層は、前述した通り、(101)ピークを用いて測定した。
これに上電極としてSROを100nm成膜し、本発明の誘電体素子を得た。電気測定により、残留分極値2Prが47μC/cm2、抗電界Ecが71kV/cmと良好な特性を示し、強誘電体メモリーとして十分な結果を得た。
Example 1
As a first electrode layer, Pt was formed by sputtering at a substrate temperature of 300 ° C. to a thickness of 100 nm on a Si substrate on which a SiO 2 layer of a thermal oxide film was formed with a thickness of 100 nm. Further, SrRuO 3 (SRO) was formed to a thickness of 15 nm at a substrate temperature of 600 ° C. by pulse MO-CVD. Further, a dielectric layer made of Pb (Zr, Ti) O 3 was similarly deposited on the SRO at a substrate temperature of 500 ° C. and 290 nm by a pulse MO-CVD method so that the Zr / Ti ratio was 47/53. The crystal orientation of each film by XRD measurement of this element is (111) orientation is 99% or more parallel to the substrate surface, and the half width by fitting of the pseudo-Voit function is as shown in FIGS. The half width f3 of the dielectric layer is 3.9 °, the half width f2 of the second electrode layer is 1.7 °, and the half width f1 of the first electrode layer is 0.46 °. It was. As described above, the dielectric layer and the second electrode layer were measured using the (101) peak.
An SRO film having a thickness of 100 nm was formed thereon as an upper electrode to obtain a dielectric element of the present invention. As a result of electrical measurement, the remanent polarization value 2Pr was 47 μC / cm 2 and the coercive electric field Ec was 71 kV / cm, showing good characteristics, and sufficient results for a ferroelectric memory were obtained.

(実施例2)
次に本発明の圧電体としての例を説明する。
(Example 2)
Next, an example of the piezoelectric body of the present invention will be described.

200μm厚のSi(110)基板上にSiN層を1.5μm厚でスパッタ成膜した。この上にアンカー層としてTiを5nm厚、さらに、Ir電極を50nm厚でrf−スパッタで基板温度200℃で成膜し、さらに同法でSROの第二の電極層を基板温度600℃にて100nm厚で成膜した。さらに圧電体層として、Zr/Ti比が48/52のPb(Zr,Ti)O3を2.5μmで成膜した。これに上電極として、Pt/Crを成膜し、圧電体層を幅45μm、長さ3mmで複数個パターニングし、Si基板をウエットエッチングにより一部除去し幅58μm長さ2.2mmの個別液室を形成した。1個のパターニングに対して断面図が図2で示される形状の圧電体を得た。ここでは、各吐出口のピッチは84μmごとのデバイスを形成した。この製造時に、第一の電極層は、エッチストップ層として、十分機能した。この素子に20Vの電圧を掛け変位量を測定したところ、0.15μmと良い値を測定した。
この圧電体の構成は、PZT/SRO/Irの層がすべて(111)配向が99%であり、半価幅は、実施例1と同様に測定し、f1=0.53°、f2=2.1°、f3=4.5°であった。
A SiN layer was sputtered to a thickness of 1.5 μm on a 200 μm thick Si (110) substrate. On top of this, Ti is 5 nm thick as an anchor layer, Ir electrode is 50 nm thick, and the substrate temperature is 200 ° C. by rf-sputtering. Further, the second electrode layer of SRO is formed at the substrate temperature 600 ° C. by the same method. The film was formed with a thickness of 100 nm. Further, Pb (Zr, Ti) O 3 having a Zr / Ti ratio of 48/52 was formed as a piezoelectric layer at 2.5 μm. On top of this, Pt / Cr was formed as an upper electrode, a plurality of piezoelectric layers were patterned with a width of 45 μm and a length of 3 mm, and the Si substrate was partially removed by wet etching to separate individual liquids with a width of 58 μm and a length of 2.2 mm. A chamber was formed. A piezoelectric body having a cross-sectional shape shown in FIG. 2 was obtained for one patterning. Here, a device having a pitch of 84 μm for each discharge port was formed. During this production, the first electrode layer functioned well as an etch stop layer. When a displacement of 20 V was applied to this element and the amount of displacement was measured, a good value of 0.15 μm was measured.
The structure of this piezoelectric body is that all layers of PZT / SRO / Ir have a (111) orientation of 99%, and the half width was measured in the same manner as in Example 1, and f1 = 0.53 ° and f2 = 2. 0.1 °, f3 = 4.5 °.

この素子に連通孔2、吐出口1及びインク供給路が設けられた図10で示されるSUS基板を接合し、本発明のインクジェットヘッドを得た。   The SUS substrate shown in FIG. 10 provided with the communication hole 2, the discharge port 1, and the ink supply path was joined to this element to obtain the ink jet head of the present invention.

この素子より、20Vの電圧駆動により、特性良く、液滴の吐出を確認した。また、複数の吐出口毎における特性差の少ない物であった。また、デバイス間での特性差も少ないものであった。   From this element, ejection of droplets was confirmed with good characteristics by driving at a voltage of 20V. Moreover, it was a thing with few characteristic differences in every some discharge outlet. Moreover, the characteristic difference between devices was also small.

(実施例3)
次にインクジェットヘッドの製造方法として、実施例2と異なる工程による例を説明する。
(Example 3)
Next, as an ink jet head manufacturing method, an example using steps different from those in Example 2 will be described.

Si(100)基板上にPt(100nm厚)(基板温度250℃で成膜)の第一の電極層上にLaNiO3(60nm厚)の第二の電極層を積層成膜し、さらにZr/Ti比が50/50のPb(Zr,Ti)O3を3.0μm厚で成膜した。成膜時の基板温度は、T1は室温、T2は650℃、T3は520℃で成膜を行った。この圧電体層上にPt/Tiの電極を膜厚200nmで付け、その上に振動板となるSiN層を2.0μmで成膜した。この基板を図6のe)の状態に加工したSiの第二の基板とAu層を介して150℃で接合した。接合後、Si(100)基板をアルカリでエッチングし除去した。その後、ICPにより第一と第二の電極層をパターニングし、圧電体層を混酸のエッチャントによりパターニングし、個別液室上に圧電体層を残した。これと、20μmΦの吐出口が空いたSUS製のプレートと接合し、本発明のインクジェットヘッドを得た。吐出特性を評価し、実施例2と同様な結果を得た。 A second electrode layer of LaNiO 3 (60 nm thickness) is laminated on the first electrode layer of Pt (100 nm thickness) (deposition at a substrate temperature of 250 ° C.) on a Si (100) substrate, and Zr / Pb (Zr, Ti) O 3 having a Ti ratio of 50/50 was formed to a thickness of 3.0 μm. The substrate temperature during film formation was as follows: T1 was room temperature, T2 was 650 ° C., and T3 was 520 ° C. A Pt / Ti electrode having a film thickness of 200 nm was formed on the piezoelectric layer, and a SiN layer serving as a vibration plate was formed thereon with a thickness of 2.0 μm. This substrate was bonded to a second Si substrate processed in the state of e) in FIG. 6 at 150 ° C. via an Au layer. After bonding, the Si (100) substrate was removed by etching with alkali. Thereafter, the first and second electrode layers were patterned by ICP, and the piezoelectric layer was patterned by a mixed acid etchant, leaving the piezoelectric layer on the individual liquid chamber. This was joined to a SUS plate having a 20 [mu] m [Phi] discharge opening, thereby obtaining an ink jet head of the present invention. The ejection characteristics were evaluated, and the same results as in Example 2 were obtained.

この時の各膜の配向性は、(111)が99%であり、各半価幅f1、f2、f3は、0.56°、2.0°、3.3°であった。また、第一の基板をSi(110)基板にした場合も、特性が大きく変わらない素子を得た。   The orientation of each film at this time was 99% for (111), and the half widths f1, f2, and f3 were 0.56 °, 2.0 °, and 3.3 °. In addition, when the first substrate was a Si (110) substrate, an element whose characteristics were not significantly changed was obtained.

(実施例4と比較例1)
SiO2層が20nm付いたSi基板にTiO2層を成膜し、基板温度200℃でPt(111)を70nm厚で成膜した。この上に、PZT(111)膜(Zr/Ti=40/60)を直接成膜した場合と、SRO(111)層40nm厚を介してPZT膜を成膜した場合の強誘電特性を評価した。PZTは、どちらもパルスMO−CVD製法で基板温度500℃下、300nm厚で成膜した。また、SRO膜は、600℃基板加熱下成膜した。SROを有する本発明の場合は、残留分極値2Prが、44μC/cm2であったのに対し、SRO層が無い場合は、21μC/cm2であった。この時の各半価幅f1、f2、f3は、それぞれ0.63°、2.9°、4.4°であった。
(Example 4 and Comparative Example 1)
Forming a TiO 2 layer on the Si substrate SiO 2 layers with 20 nm, was formed of Pt (111) at 70nm thick at the substrate temperature of 200 ° C.. On top of this, ferroelectric characteristics were evaluated when a PZT (111) film (Zr / Ti = 40/60) was directly formed and when a PZT film was formed through a 40 nm thickness of an SRO (111) layer. . Both PZT films were formed by pulse MO-CVD at a substrate temperature of 500 ° C. and a thickness of 300 nm. Further, the SRO film was formed while heating the substrate at 600 ° C. In the case of the present invention having SRO, the remanent polarization value 2Pr was 44 μC / cm 2 , whereas in the case without the SRO layer, it was 21 μC / cm 2 . The half widths f1, f2, and f3 at this time were 0.63 °, 2.9 °, and 4.4 °, respectively.

(比較例2)
MgO(111)単結晶基板上にPt(100nm厚)を基板温度を600℃でスパッタ成膜し、(111)膜を形成した。これに、SRO層(15nm厚)を650℃で乗せ、Zr/Ti比が48/52のPZT膜を600℃で、いずれもスパッタで成膜した。これらの層の半価幅は、f1、f2、f3がそれぞれ、0.09°、0.48°、1.5°であった。PZTの半価幅は、比較的大きくなっていたが、実施例3と同様な工程で、第二の基板に接合後、剥離が起こる部分があり、改良の必要性を有した。また、PtとPZT間にPbTiO3層を介さない場合は、PZTの結晶性のばらつきは大きいものであった。
(Comparative Example 2)
A (111) film was formed by sputtering Pt (100 nm thickness) on a MgO (111) single crystal substrate at a substrate temperature of 600 ° C. An SRO layer (15 nm thickness) was placed on this at 650 ° C., and a PZT film having a Zr / Ti ratio of 48/52 was formed at 600 ° C. by sputtering. The half widths of these layers were 0.09 °, 0.48 °, and 1.5 ° for f1, f2, and f3, respectively. Although the half width of PZT was relatively large, there was a portion where peeling occurred after bonding to the second substrate in the same process as in Example 3, and there was a need for improvement. Further, when no PbTiO 3 layer was interposed between Pt and PZT, the variation in crystallinity of PZT was large.

(実施例5と比較例3)
Si(100)基板上を洗浄し、表面の酸化膜を除去後、H2O2処理により、酸化膜を形成し、メタルターゲットでZr層をスパッタ成膜した。基板加熱温度は、800℃で行った。Zrを成膜した後、Y成分を30%含有させたターゲット中によりYSZ層を成膜した。YSZ層は、(100)配向の単結晶エピタキシャル膜であった。
(Example 5 and Comparative Example 3)
After cleaning the Si (100) substrate and removing the oxide film on the surface, an oxide film was formed by H 2 O 2 treatment, and a Zr layer was formed by sputtering with a metal target. The substrate heating temperature was 800 ° C. After depositing Zr, a YSZ layer was deposited in a target containing 30% Y component. The YSZ layer was a (100) -oriented single crystal epitaxial film.

上記2層の合計膜厚を30〜60nmにした上に、Pt層を基板加熱600℃で50〜80nm成膜を行った。Pt層の半価幅f1は、0.10°であった。この上にSRO層を600℃で150nm厚に成膜した。Pt層もSRO層も(111)単結晶層であった。この上にPZT膜を成膜したところ、(111)単結晶層を得ることが出来た。このときのf2、f3は、それぞれ0.4°、1.5°であった。比較としてSRO層のないPt(111)層上にPZT膜を成膜したところ、単結晶層にはならず、面内方向には、配向がランダムな膜となり、また面外方向には、(110)成分も含まれた膜であった。   The total film thickness of the two layers was set to 30 to 60 nm, and the Pt layer was formed to 50 to 80 nm at 600 ° C. with substrate heating. The half width f1 of the Pt layer was 0.10 °. An SRO layer was formed thereon at 600 ° C. to a thickness of 150 nm. Both the Pt layer and the SRO layer were (111) single crystal layers. When a PZT film was formed thereon, a (111) single crystal layer could be obtained. At this time, f2 and f3 were 0.4 ° and 1.5 °, respectively. For comparison, when a PZT film was formed on a Pt (111) layer without an SRO layer, it did not become a single crystal layer, but a film with a random orientation in the in-plane direction, and ( 110) The film also contained the component.

また、Pt(111)単結晶層から測定される半価幅f1を3.0°まで単結晶性を劣化させても誘電体層まで単結晶層を成膜することができたが、3.0°を超えると単結晶性は、なくなり一軸配向にとどまらず他の配向ピークが観測される層となった。   Further, even when the single crystal property was deteriorated to a half-value width f1 measured from the Pt (111) single crystal layer up to 3.0 °, the single crystal layer could be formed up to the dielectric layer. When the crystallinity exceeds 1, the single crystallinity disappears, and not only the uniaxial orientation but other orientation peaks are observed.

インクジェットヘッドの概略図である。It is the schematic of an inkjet head. 圧電体素子の断面図である。It is sectional drawing of a piezoelectric material element. 本発明にかかる誘電体素子の製造工程を示す概略図である。It is the schematic which shows the manufacturing process of the dielectric material concerning this invention. インクジェットヘッドの平面図である。It is a top view of an inkjet head. インクジェットヘッドの個別液室の平面図である。It is a top view of the separate liquid chamber of an inkjet head. インクジェットヘッドの第二の基板製造工程を示す概略図である。It is the schematic which shows the 2nd board | substrate manufacturing process of an inkjet head. インクジェットヘッドの長て方向の断面図である。It is sectional drawing of the long direction of an inkjet head. インクジェット記録装置の概観図である。It is a general-view figure of an inkjet recording device. 外装を除いたインクジェット記録装置の概略図である。It is the schematic of the inkjet recording device except the exterior. 連通孔と吐出口を有する基板断面図である。It is board | substrate sectional drawing which has a communicating hole and a discharge outlet. 半価幅データ(逆格子マップのピークによる擬ヴォイト関数フィッティングを行った結果)を示すグラフである。It is a graph which shows half value width data (the result of having performed pseudo Voith function fitting by the peak of a reciprocal lattice map). 半価幅データ(逆格子マップのピークによる擬ヴォイト関数フィッティングを行った結果)を示すグラフである。It is a graph which shows half value width data (the result of having performed pseudo Voith function fitting by the peak of a reciprocal lattice map). 半価幅データ(逆格子マップのピークによる擬ヴォイト関数フィッティングを行った結果)を示すグラフである。It is a graph which shows half value width data (the result of having performed pseudo Voith function fitting by the peak of a reciprocal lattice map).

符号の説明Explanation of symbols

1:液体吐出口
2:連通孔
3:個別液室
4:共通液室
7:圧電体層
12:個別液室
13:上電極
21:基板
22:第一の電極層
23:第二の電極層
24:誘電体層
1: liquid discharge port 2: communication hole 3: individual liquid chamber 4: common liquid chamber 7: piezoelectric layer 12: individual liquid chamber 13: upper electrode 21: substrate 22: first electrode layer 23: second electrode layer 24: Dielectric layer

Claims (13)

下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを有し、
前記第一の電極層、前記第二の電極層及び前記誘電体層はそれぞれ優先配向もしくは一軸配向の結晶構造を有し、
前記第一の電極層、前記第二の電極層及び前記誘電体層の、優先配向軸または一軸配向軸におけるX線回折測定によるピークに基づいて擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3としたとき、下記一般式(1):
f3>f2>f1≧0.1°・・・・・・・(1)
を満たし、かつf1が0.1°以上10°以下であることを特徴とする誘電体素子。
A dielectric element having a lower electrode layer, a dielectric layer and an upper electrode layer in this order on a substrate,
At least one of the lower electrode layer and the upper electrode layer has a first electrode layer mainly containing a metal and a second electrode layer mainly containing an oxide,
The first electrode layer, the second electrode layer, and the dielectric layer each have a preferential or uniaxial crystal structure,
The half widths obtained by fitting the pseudo-Voit function based on the X-ray diffraction measurement peaks in the preferential orientation axis or the uniaxial orientation axis of the first electrode layer, the second electrode layer, and the dielectric layer, respectively. , F1, f2, and f3, the following general formula (1):
f3>f2> f1 ≧ 0.1 ° (1)
And f1 is not less than 0.1 ° and not more than 10 °.
前記第一の電極層に含まれる金属が面心立方晶を形成し、(111)配向である請求項1に記載の誘電体素子。   The dielectric element according to claim 1, wherein the metal contained in the first electrode layer forms a face-centered cubic crystal and has a (111) orientation. 前記第二の電極層がペロブスカイト酸化物を主成分とし、(111)優先配向あるいは一軸配向であり、該第二の電極層の表面に垂直な方向にないX線回折での(101)ピークの擬ヴォイト関数のフィッティングによる半価幅f2が0.5°以上3.0°以下である請求項1または2に記載の誘電体素子。   The second electrode layer is mainly composed of perovskite oxide and has (111) preferred orientation or uniaxial orientation, and the (101) peak in X-ray diffraction that is not in the direction perpendicular to the surface of the second electrode layer. 3. The dielectric element according to claim 1, wherein a half-value width f <b> 2 by fitting of a pseudo-Voit function is 0.5 ° to 3.0 °. 前記誘電体層がペロブスカイト構造で、(111)優先配向あるいは一軸配向であり、前記誘電体層の面に垂直な方向にないX線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅f3が1.0°以上6.0°以下である請求項1〜3のいずれかに記載の誘電体素子。   The dielectric layer has a perovskite structure, is (111) preferred orientation or uniaxial orientation, and is obtained by fitting a pseudovoid function of the (101) peak in X-ray diffraction that is not in a direction perpendicular to the plane of the dielectric layer. The dielectric element according to any one of claims 1 to 3, wherein the half width f3 is not less than 1.0 ° and not more than 6.0 °. 下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層が、面心立方晶金属を主成分とする(111)配向であり、X線回折での(111)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅が0.1°以上10°以下の第一の電極層と、該第一の電極層と隣接し、金属酸化物を主成分とする(111)配向層であり、X線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られる半価幅が0.5°以上11°以下の第二の電極層とを有し、
前記誘電体層がペロブスカイト型構造の(111)配向であり、かつX線回折での(101)ピークの擬ヴォイト関数のフィッティングにより得られるの半価幅が1.0°以上12°以下であることを特徴とする誘電体素子。
A dielectric element having a lower electrode layer, a dielectric layer and an upper electrode layer in this order on a substrate,
The lower electrode layer has a (111) orientation mainly composed of a face-centered cubic metal, and a half-value width obtained by fitting a pseudo-vode function of the (111) peak in X-ray diffraction is 0.1 ° or more. A first electrode layer of 10 ° or less, a (111) orientation layer that is adjacent to the first electrode layer and contains a metal oxide as a main component, and a pseudovoid function of the (101) peak in X-ray diffraction A second electrode layer having a half width of 0.5 ° or more and 11 ° or less obtained by fitting,
The dielectric layer has a (111) orientation of a perovskite structure, and a half-value width obtained by fitting a pseudo-vode function of the (101) peak in X-ray diffraction is 1.0 ° or more and 12 ° or less. A dielectric element characterized by the above.
前記基板がSi基板であり、該基板上に膜厚が少なくとも5nmのSiO2層が中間層として設けられている請求項5に記載の誘電体素子。 The dielectric element according to claim 5, wherein the substrate is a Si substrate, and an SiO 2 layer having a thickness of at least 5 nm is provided on the substrate as an intermediate layer. 前記誘電体層の(111)結晶配向度が80%以上である請求項1〜6のいずれかに記載の誘電体素子。   The dielectric element according to claim 1, wherein the dielectric layer has a (111) crystal orientation degree of 80% or more. 前記誘電体層の(111)結晶配向度が99%以上である請求項7に記載の誘電体素子。   The dielectric element according to claim 7, wherein the (111) crystal orientation degree of the dielectric layer is 99% or more. 下部電極層、誘電体層及び上部電極層を、基板上にこの順に有する誘電体素子であって、
前記下部電極層及び前記上部電極層の少なくとも一方が、金属を主成分とする第一の電極層と酸化物を主成分とする第二の電極層とを有し、
前記第一の電極層、前記第二の電極層及び前記誘電体層はそれぞれ単結晶層であり、
前記第一の電極層、前記第二の電極層及び前記誘電体層におけるX線回折測定によるピークに基づいて擬ヴォイト関数のフィッティングにより得られる半価幅をそれぞれ、f1、f2、f3としたとき、下記一般式(1):
f3>f2>f1≧0.1°・・・・・・・(1)
を満たし、かつf1が0.1°以上3°以下であることを特徴とする誘電体素子。
A dielectric element having a lower electrode layer, a dielectric layer and an upper electrode layer in this order on a substrate,
At least one of the lower electrode layer and the upper electrode layer has a first electrode layer mainly containing a metal and a second electrode layer mainly containing an oxide,
The first electrode layer, the second electrode layer and the dielectric layer are each a single crystal layer,
When the half-value widths obtained by fitting the pseudo-Voit function based on the X-ray diffraction measurement peaks in the first electrode layer, the second electrode layer, and the dielectric layer are f1, f2, and f3, respectively. The following general formula (1):
f3>f2> f1 ≧ 0.1 ° (1)
And f1 is not less than 0.1 ° and not more than 3 °.
23を1重量%以上20重量%以下含み、残りがZrO2からなる(100)単結晶膜と、
面心立方晶金属からなる(111)単結晶膜の第一の電極層と、
ペロブスカイト型酸化物の導電性物質からなる(111)単結晶膜の第二の電極層と、
ペロブスカイト型酸化物からなる(111)単結晶の誘電体層と、
を、Si(100)基板上にこの順に有することを特徴とする誘電体素子。
A (100) single crystal film comprising Y 2 O 3 in an amount of 1% by weight to 20% by weight and the balance being ZrO 2 ;
A first electrode layer of a (111) single crystal film made of face centered cubic metal;
A second electrode layer of a (111) single crystal film made of a perovskite oxide conductive material ;
A (111) single crystal dielectric layer made of a perovskite oxide;
On the Si (100) substrate in this order.
請求項1〜10のいずれかに記載の誘電体素子を有することを特徴とする圧電体素子。   A piezoelectric element comprising the dielectric element according to claim 1. 液体を吐出する吐出口に連通する液路と、該液路中の液体に前記吐出口から液体を吐出するためのエネルギーを付与する圧電素子と、を有するインクジェットヘッドにおいて、前記圧電素子が請求項11に記載の圧電素子であることを特徴とするインクジェットヘッド。   An ink jet head comprising: a liquid path communicating with a discharge port that discharges a liquid; and a piezoelectric element that imparts energy for discharging the liquid from the discharge port to the liquid in the liquid path. An inkjet head, which is the piezoelectric element according to 11. 請求項1〜10のいずれかに記載の誘電体素子の製造方法であって、
第一の電極層を形成する時の基板の温度をT1、第二の電極層を形成する時の基板の温度をT2、誘電体層を形成する時の基板の温度をT3とした時、下記の式(2)を満足する誘電体素子の製造方法。
T2≧T3>T1・・・・・・・・・・(2)
A method for manufacturing a dielectric element according to any one of claims 1 to 10,
When the temperature of the substrate when forming the first electrode layer is T1, the temperature of the substrate when forming the second electrode layer is T2, and the temperature of the substrate when forming the dielectric layer is T3, A method for manufacturing a dielectric element satisfying the formula (2).
T2 ≧ T3> T1 (2)
JP2005001364A 2004-01-09 2005-01-06 Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof Expired - Fee Related JP4250593B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001364A JP4250593B2 (en) 2004-01-09 2005-01-06 Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004004748 2004-01-09
JP2005001364A JP4250593B2 (en) 2004-01-09 2005-01-06 Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2005223318A JP2005223318A (en) 2005-08-18
JP4250593B2 true JP4250593B2 (en) 2009-04-08

Family

ID=34998678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001364A Expired - Fee Related JP4250593B2 (en) 2004-01-09 2005-01-06 Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4250593B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007050636A (en) * 2005-08-19 2007-03-01 Fujifilm Corp Liquid discharge head, image recording device and method for manufacturing liquid discharge head
JP5105040B2 (en) * 2005-12-22 2012-12-19 セイコーエプソン株式会社 Method for manufacturing piezoelectric element and method for manufacturing liquid jet head
JP2008258516A (en) * 2007-04-09 2008-10-23 Funai Electric Co Ltd Piezoelectric element and film formation method for crystalline ceramics
JP5381614B2 (en) * 2009-10-26 2014-01-08 セイコーエプソン株式会社 Composite oxide laminate, method for producing composite oxide laminate, and device
JP5834675B2 (en) * 2011-09-16 2015-12-24 株式会社リコー ELECTRO-MACHINE CONVERSION ELEMENT, DROPLET DISCHARGE HEAD, DROPLET DISCHARGE DEVICE, AND IMAGE FORMING DEVICE
US9022531B2 (en) * 2012-02-28 2015-05-05 Canon Kabushiki Kaisha Piezoelectric element, liquid discharge head and liquid discharge apparatus
JP5998537B2 (en) * 2012-03-12 2016-09-28 株式会社リコー Electro-mechanical conversion element, droplet discharge head, and droplet discharge apparatus
JP2013201198A (en) * 2012-03-23 2013-10-03 Ricoh Co Ltd Electromechanical conversion element, manufacturing method of electromechanical conversion element, piezoelectric actuator, droplet discharge head, and ink jet recording device

Also Published As

Publication number Publication date
JP2005223318A (en) 2005-08-18

Similar Documents

Publication Publication Date Title
KR100875315B1 (en) Dielectric element, piezoelectric element, ink jet head and ink jet head manufacturing method
JP4293312B2 (en) Dielectric element, piezoelectric element, ink jet head, ink jet recording apparatus, and manufacturing method thereof
KR100738290B1 (en) Dielectric element, piezoelectric element, ink jet head and ink jet recording apparatus and manufacturing method of same
KR100581257B1 (en) Piezoelectric element, ink jet head, angular velocity sensor, manufacturing method thereof, and ink-jet type recording apparatus
KR100777468B1 (en) Dielectric, piezoelectric member, ink jet head, ink jet recording apparatus and producing method for dielectric
JP4717344B2 (en) Dielectric thin film element, piezoelectric actuator, and liquid discharge head
US7528530B2 (en) Piezoelectric substance, piezoelectric substance element, liquid discharge head, liquid discharge device and method for producing piezoelectric substance
JP4250593B2 (en) Dielectric element, piezoelectric element, ink jet head, and manufacturing method thereof
JP5241087B2 (en) Piezoelectric body, piezoelectric element, liquid discharge head using the piezoelectric element, liquid discharge apparatus, and method for manufacturing the piezoelectric element
JP2005175099A5 (en)
JP5241086B2 (en) Piezoelectric body, piezoelectric element, liquid ejection head and liquid ejection apparatus using the piezoelectric element
JP2004186646A (en) Piezoelectric element, ink jet head, method of manufacturing them, and ink jet-type recording device
JP5121186B2 (en) Piezoelectric body, piezoelectric element, liquid discharge head, and liquid discharge apparatus
JP2005119166A (en) Piezoelectric element, inkjet head, method of manufacturing the same, and inkjet recorder
JP4282079B2 (en) Piezoelectric element and liquid discharge head including the element
JP2007088445A (en) Piezoelectric, piezoelectric element, liquid ejection head, liquid ejector and process for producing piezoelectric
JP2003188431A (en) Piezo-electric device, ink jet head and method for manufacturing them and ink jet recording device
JP2004071945A (en) Actuators and liquid jet head
JP2004128174A (en) Actuator and liquid injection head
JP2007138292A (en) Method for forming perovskite type oxide film, piezoelectric element, liquid discharge head and liquid discharge device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081022

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090107

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120123

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4250593

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130123

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140123

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees