JP4248963B2 - Timing device - Google Patents
Timing device Download PDFInfo
- Publication number
- JP4248963B2 JP4248963B2 JP2003284243A JP2003284243A JP4248963B2 JP 4248963 B2 JP4248963 B2 JP 4248963B2 JP 2003284243 A JP2003284243 A JP 2003284243A JP 2003284243 A JP2003284243 A JP 2003284243A JP 4248963 B2 JP4248963 B2 JP 4248963B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- pulse signal
- reset
- frequency
- operation cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
本発明は、２つのマイクロコンピュータを並行して作動させ、各マイクロコンピュータにより計時処理を行う計時装置における各マイクロコンピュータの動作サイクルの異常検知に関する。 The present invention relates to detection of an abnormality in the operation cycle of each microcomputer in a timing device that operates two microcomputers in parallel and performs time-measurement processing with each microcomputer.
従来より、マイクロコンピュータを用いたシステムにおいては、マイクロコンピュータの暴走が生じたときにマイクロコンピュータをリセットしてその作動を停止するために、ウォッチドッグタイマ回路が設けられている。ウォッチドッグタイマ回路は、マイクロコンピュータの正常動作時に該マイクロコンピュータから間欠的に出力されるパルス信号の有無を監視し、暴走により該パルス信号の出力が停止したときにマイクロコンピュータのリセット端子にリセット信号を出力するように構成される。 2. Description of the Related Art Conventionally, in a system using a microcomputer, a watchdog timer circuit is provided to reset the microcomputer and stop its operation when the microcomputer runs away. The watchdog timer circuit monitors the presence or absence of a pulse signal that is intermittently output from the microcomputer during normal operation of the microcomputer. When the output of the pulse signal stops due to runaway, a reset signal is output to the microcomputer reset terminal. Is configured to output.
また、例えば、ガス器具の作動を制御するコントローラにおいて、ガスバーナの燃焼時間を監視するためのタイマを、ソフトウェアによる計時処理によって構成したものがあるが、マイクロコンピュータに入力される基準クロック信号の周波数が電源電圧の変動等によって変化すると、それに応じてマイクロコンピュータの動作サイクルが変化する。 Further, for example, in a controller that controls the operation of a gas appliance, there is a timer configured to monitor the combustion time of the gas burner by a time measurement process by software, but the frequency of the reference clock signal input to the microcomputer is If it changes due to fluctuations in the power supply voltage or the like, the operation cycle of the microcomputer changes accordingly.
そして、マイクロコンピュータの動作サイクルの変化が大きいときには、タイマによる計時時間が実際の経過時間から大きくずれ、ガスバーナの燃焼時間を正確に監視することができなくなる。そこで、ウォッチドッグタイマ回路に、マイクロコンピュータからウォッチドッグタイマ回路に入力されるパルス信号の周波数（マイクロコンピュータの動作サイクルに依存する）が、所定の周波数範囲内にあるか否かを検知する機能を設け、該パルス信号の周波数が該周波数範囲内から逸脱したときにも、ウォッチドッグタイマ回路からマイクロコンピュータに対してリセット信号を出力するようにした燃焼装置が提案されている（例えば、特許文献１参照）。 When the change in the operation cycle of the microcomputer is large, the time measured by the timer is greatly deviated from the actual elapsed time, and the combustion time of the gas burner cannot be accurately monitored. Therefore, the watchdog timer circuit has a function of detecting whether or not the frequency of the pulse signal input to the watchdog timer circuit from the microcomputer (depending on the operation cycle of the microcomputer) is within a predetermined frequency range. A combustion apparatus has been proposed in which a reset signal is output from a watchdog timer circuit to a microcomputer even when the frequency of the pulse signal deviates from the frequency range (for example, Patent Document 1). reference).
しかし、マイクロコンピュータを２個用いて各マイクロコンピュータにより計時処理を行う場合に、各マイクロコンピュータの動作サイクルの異常を検知するためには、各マイクロコンピュータごとに上述したパルス信号が所定の周波数範囲内にあるか否かを検知する機能を有するウォッチドッグタイマ回路を設ける必要がある。そのため、回路部品の点数増加により、コストがアップすると共に部品の実装スペースの増大により回路基板のサイズがアップするという不都合がある。
本発明は、上記背景を鑑みてなされたものであり、２個のマイクロコンピュータを有して、各マイクロコンピュータにより計時処理を行う計時装置において、各マイクロコンピュータの動作サイクルの異常を検知する機能を、部品の実装スペースの増大を抑制して低コストで提供することを目的とする。 The present invention has been made in view of the above-described background, and has a function of detecting an abnormality in an operation cycle of each microcomputer in a time measuring apparatus that has two microcomputers and performs time measurement processing with each microcomputer. An object of the present invention is to provide a low cost by suppressing an increase in mounting space of components.
本発明は上記目的を達成するためになされたものであり、第１の発振回路から出力されるクロック信号に基づく第１の動作サイクルで作動する第１のマイクロコンピュータと、第２の発振回路から出力されるクロック信号に基づく第２の動作サイクルで作動する第２のマイクロコンピュータとを並行して稼動させ、該第１のマイクロコンピュータ及び該第２のマイクロコンピュータにより所定の計時処理を行う計時装置の改良に関する。 The present invention has been made to achieve the above object, and includes a first microcomputer that operates in a first operation cycle based on a clock signal output from the first oscillation circuit, and a second oscillation circuit. A time measuring device that operates in parallel with a second microcomputer that operates in a second operation cycle based on a clock signal that is output, and performs a predetermined time measuring process by the first microcomputer and the second microcomputer. Regarding improvements.
そして、前記第１のマイクロコンピュータは、前記第１の動作サイクルを基準とした計時処理により所定周波数の第１のパルス信号を出力する手段を有し、前記第２のマイクロコンピュータは、前記第１のパルス信号を入力して、前記第２の動作サイクルを基準とした計時処理により前記第１のパルス信号の周波数を算出する周波数算出手段を有して、前記周波数算出手段により算出された前記第１のパルス信号の周波数が、前記第１の動作サイクル及び前記第２の動作サイクルが正常であると判断し得る周波数範囲から逸脱したときに、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータをリセットするリセット手段を備えたことを特徴とする。 The first microcomputer has means for outputting a first pulse signal having a predetermined frequency by a time measurement process based on the first operation cycle, and the second microcomputer has the first microcomputer. And a frequency calculating means for calculating the frequency of the first pulse signal by a time measurement process based on the second operation cycle, and the first frequency signal calculated by the frequency calculating means. The first microcomputer and the second microcomputer when the frequency of one pulse signal deviates from a frequency range in which it can be determined that the first operation cycle and the second operation cycle are normal. A reset means for resetting is provided.
かかる本発明によれば、前記第１の発振回路の異常等により前記第１の動作サイクルが変化すると、前記第１のマイクロコンピュータから出力される前記第１のパルス信号の周波数が変化する。そして、前記第２のコンピュータの前記周波数算出手段により算出される前記第１のパルス信号の周波数が前記周波数範囲から逸脱すると、前記リセット手段により前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータが共にリセットされる。 According to the present invention, when the first operation cycle changes due to abnormality of the first oscillation circuit, the frequency of the first pulse signal output from the first microcomputer changes. When the frequency of the first pulse signal calculated by the frequency calculation means of the second computer deviates from the frequency range, the reset microcomputer causes the first microcomputer and the second microcomputer to be Both are reset.
また、前記第２の発振回路の異常等により前記第２の動作サイクルが変化すると、前記第２のマイクロコンピュータの前記周波数算出手段により、前記第２の動作サイクルを基準として算出される前記第１のパルス信号の周波数が変化する。そして、前記周波数算出手段により算出される前記第１のパルス信号の周波数が前記周波数範囲から逸脱すると、前記リセット手段により前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータが共にリセットされる。 Further, when the second operation cycle changes due to an abnormality of the second oscillation circuit, etc., the first microcomputer is calculated based on the second operation cycle by the frequency calculation means of the second microcomputer. The frequency of the pulse signal changes. When the frequency of the first pulse signal calculated by the frequency calculation means deviates from the frequency range, both the first microcomputer and the second microcomputer are reset by the reset means.
したがって、前記第１の動作サイクルと前記第２の動作サイクルのうちの少なくともいずれか一方の異常が生じたときに、前記周波数算出手段により算出される前記第１のパルス信号の周波数が変化し、該周波数が前記周波数範囲から逸脱したときに前記リセット手段により前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータがリセットされる。 Therefore, when an abnormality occurs in at least one of the first operation cycle and the second operation cycle, the frequency of the first pulse signal calculated by the frequency calculation unit changes, When the frequency deviates from the frequency range, the first microcomputer and the second microcomputer are reset by the reset means.
そして、本発明においては、前記周波数算出手段は前記第２のマイクロコンピュータにおけるソフトウェア処理により実現され、ハードウェアによる構成は前記リセット手段のみで済む。そのため、部品コストの増加と部品実装スペースの増大を抑制して、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータの動作サイクルの異常を検知する機能を実現することができる。 In the present invention, the frequency calculation means is realized by software processing in the second microcomputer, and the hardware configuration is only the reset means. Therefore, it is possible to realize a function of detecting an abnormality in the operation cycle of the first microcomputer and the second microcomputer while suppressing an increase in component cost and an increase in component mounting space.
また、前記第２のマイクロコンピュータは、正常動作時に第２のパルス信号を間欠的に出力し、該第２のパルス信号の出力が停止したときに、前記第１のマイクロコンピュータのリセット端子及び前記第２のマイクロコンピュータのリセット端子にリセット信号を出力するウォッチドックタイマ回路を備え、前記リセット手段は、前記第２のマイクロコンピュータからの前記第２のパルス信号の出力を停止して、前記ウォッチドッグタイマ回路から前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータのリセット端子にリセット信号を出力することによって、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータをリセットすることを特徴とする。 The second microcomputer intermittently outputs a second pulse signal during normal operation, and when the output of the second pulse signal is stopped, the reset terminal of the first microcomputer and the second microcomputer A watchdog timer circuit for outputting a reset signal to a reset terminal of a second microcomputer, wherein the reset means stops outputting the second pulse signal from the second microcomputer, and The first microcomputer and the second microcomputer are reset by outputting a reset signal from a timer circuit to reset terminals of the first microcomputer and the second microcomputer.
かかる本発明によれば、前記第２のマイクロコンピュータの暴走時に前記第２のマイクロコンピュータをリセットするために一般的に設けられる前記ウォッチドッグタイマを転用して前記リセット手段を構成する。そのため、新たな部品の追加が抑制され、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータの動作サイクルの異常を検知する機能を、さらに低コスト及び省スペースを図って実現することができる。 According to the present invention, the reset means is configured by diverting the watchdog timer generally provided for resetting the second microcomputer when the second microcomputer is out of control. Therefore, the addition of new parts is suppressed, and the function of detecting an abnormality in the operation cycle of the first microcomputer and the second microcomputer can be realized with lower cost and space saving.
本発明の実施の形態の一例を、図１〜図２を参照して説明する。図１は計時装置の回路図、図２は図１に示したマイクロコンピュータの作動フローチャートである。 An example of an embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a circuit diagram of the timing device, and FIG. 2 is an operation flowchart of the microcomputer shown in FIG.
図１を参照して、本実施の形態の計時装置は、ガスバーナ（図示しない）を備えたガス器具の作動を制御するコントローラの一部を構成するものであり、メインのマイクロコンピュータ１（以下、メインマイコン１という。本発明の第２のマイクロコンピュータに相当する）とサブのマイクロコンピュータ２（以下、サブマイコン２という。本発明の第１のマイクロコンピュータに相当する）による計時処理によって、ガスバーナの作動時間の制御及び監視を行なうための時間等を計測する。 Referring to FIG. 1, the timing device of the present embodiment constitutes a part of a controller that controls the operation of a gas appliance provided with a gas burner (not shown). The main microcomputer 1 (corresponding to the second microcomputer of the present invention) and the sub-microcomputer 2 (hereinafter referred to as sub-microcomputer 2; corresponding to the first microcomputer of the present invention) are used to measure the gas burner. Measure the time for controlling and monitoring the operating time.
メインマイコン１のクロック端子（ＣＫm）には、発振回路４（本発明の第２の発振回路に相当する）から出力されるクロック信号（ＣＫ２）が入力され、メインマイコン１は該クロック信号（ＣＫ２）に同期した動作サイクル（Ｃyc2，本発明の第２の動作サイクルに相当する）で作動する。また、サブマイコン２のクロック端子（ＣＫs）には、発振回路５（本発明の第１の発振回路に相当する）から出力されるクロック信号（ＣＫ１）が入力され、サブマイコン２は該クロック信号（ＣＫ１）に同期した動作サイクル（Ｃyc1，本発明の第１の動作サイクルに相当する）で作動する。 The clock signal (CK2) output from the oscillation circuit 4 (corresponding to the second oscillation circuit of the present invention) is input to the clock terminal (CKm) of the main microcomputer 1, and the main microcomputer 1 receives the clock signal (CK2). ) In synchronization with the operation cycle (Cyc2, which corresponds to the second operation cycle of the present invention). The clock signal (CK1) output from the oscillation circuit 5 (corresponding to the first oscillation circuit of the present invention) is input to the clock terminal (CKs) of the sub-microcomputer 2, and the sub-microcomputer 2 receives the clock signal. It operates in an operation cycle (Cyc1, corresponding to the first operation cycle of the present invention) synchronized with (CK1).
また、ウォッチドッグタイマ回路３のクロック端子（ＣＫw）は、メインマイコン１の出力端子（ＯＵＴm1）と接続され、リセット出力端子（ＲＳＴw）は、メインマイコン１のリセット端子（ＲＳＴm）及びＡＮＤゲート７の入力端子と接続されている。
The clock terminal (CKw) of the
ウォッチドッグタイマ回路３は、メインマイコン１の出力端子（ＯＵＴm1）からクロック端子（ＣＫw）にロジック高レベルのパルス信号（Ｐｕ2_sig，本発明の第２のパルス信号に相当する）が入力されたときに、予め設定された時間のタイマをスタートさせる。
The
そして、タイマがタイムアップする前にクロック入力端子（ＣＫw）に再びパルス信号（Ｐｕ2_sig）が入力されたときは、ウォッチドッグタイマ回路３はタイマを再スタートさせる。一方、タイマがタイマアップしたときには、ウォッチドッグタイマ回路３は、リセット出力端子（ＲＳＴw）からロジック低レベルのリセット信号（ＲＳ_sig）を出力する。これにより、メインマイコン１のリセット端子（ＲＳＴm）にロジック低レベルの信号が入力されてメインマイコン１がリセットされ、また、ＡＮＤゲート７の出力端子からサブマイコン２のリセット端子（ＲＳＴs）にロジック低レベルの信号が入力されてサブマイコン２もリセットされる。
When the pulse signal (Pu2_sig) is input again to the clock input terminal (CKw) before the timer expires, the
また、安全回路６はメインマイコン１の出力端子（ＯＵＴm1）から出力されるパルス信号（Ｐu2_sig）の有無を監視し、該パルス信号（Ｐu2_sig）が出力されなくなったときに、ガスバーナへの燃料ガスの供給を遮断してガスバーナの燃焼を強制的に停止する。 Further, the safety circuit 6 monitors the presence or absence of a pulse signal (Pu2_sig) output from the output terminal (OUTm1) of the main microcomputer 1, and when the pulse signal (Pu2_sig) is not output, the fuel gas is supplied to the gas burner. Shut off the supply and forcibly stop the combustion of the gas burner.
次に、メインマイコン１の動作サイクル（Ｃyc2）及びサブマイコン２の動作サイクル（Ｃyc1）の異常検知について説明する。ガス器具のコントローラへの電源供給が開始されると、メインマイコン１及びサブマイコン２は作動を開始し、サブマイコン２は、正常にプログラムを実行している間は動作サイクル（Ｃyc1）に基づく計時処理によって、所定周波数のパルス信号（Ｐu1_sig）をメインマイコン１に出力する。 Next, abnormality detection of the operation cycle (Cyc2) of the main microcomputer 1 and the operation cycle (Cyc1) of the sub-microcomputer 2 will be described. When the power supply to the controller of the gas appliance is started, the main microcomputer 1 and the sub microcomputer 2 start to operate, and the sub microcomputer 2 keeps timing based on the operation cycle (Cyc1) while executing the program normally. By processing, a pulse signal (Pu1_sig) having a predetermined frequency is output to the main microcomputer 1.
また、メインマイコン１は、プログラムの実行中に図２に示したフローチャートに従って、サブマイコン２の動作サイクル及びメインマイコン１の動作サイクルの異常を検知する。 Further, the main microcomputer 1 detects an abnormality in the operation cycle of the sub-microcomputer 2 and the operation cycle of the main microcomputer 1 according to the flowchart shown in FIG. 2 during execution of the program.
メインマイコン１は、ＳＴＥＰ１〜ＳＴＥＰ４のループを繰り返し実行し、ＳＴＥＰ１でウォッチドッグタイマ回路３のタイマ設定時間よりも短い周期でパルス信号（Ｐu2_sig）を間欠的に出力する。また、ＳＴＥＰ２でサブマイコン２から出力される第１のパルス信号（Ｐu1_sig）を入力し、次のＳＴＥＰ３で第１のパルス信号（Ｐu1_sig）の周波数を算出する。そして、続くＳＴＥＰ４で、メインマイコン１は、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）が予め定められた周波数範囲（下限周波数≦Ｐu1_fc≦上限周波数）内にあるか否かを判断する。
The main microcomputer 1 repeatedly executes the loop of STEP1 to STEP4, and intermittently outputs the pulse signal (Pu2_sig) at a cycle shorter than the timer set time of the
なお、ＳＴＥＰ３において、メインマイコン１が第１のパルス信号（Ｐu1_sig）の周波数を算出する機能が、本発明の周波数算出手段に相当する。
In
ここで、発振回路５に供給される電源電圧の異常や、発振回路５自体の不良等により、サブマイコン２に入力されるクロック信号（ＣＫ1）の周波数が基準周波数からずれると、それに応じてサブマイコン２の動作サイクル（Ｃyc1）が変化する。そして、サブマイコン２は動作サイクル（Ｃyc1）に基づく計時処理を行って第１のパルス信号（Ｐu1_sig）の周波数を設定している。そのため、動作サイクル（Ｃyc1）が変化するとそれに応じて第１のパルス信号（Ｐu1_sig）の周波数が変化する。 Here, if the frequency of the clock signal (CK1) input to the sub-microcomputer 2 deviates from the reference frequency due to an abnormality in the power supply voltage supplied to the oscillation circuit 5 or a defect in the oscillation circuit 5 itself, the sub frequency is accordingly changed. The operation cycle (Cyc1) of the microcomputer 2 changes. Then, the sub-microcomputer 2 sets the frequency of the first pulse signal (Pu1_sig) by performing a time measurement process based on the operation cycle (Cyc1). Therefore, when the operation cycle (Cyc1) changes, the frequency of the first pulse signal (Pu1_sig) changes accordingly.
また、発振回路４に供給される電源電圧の異常や、発振回路４自体の不良等により、メインマイコン１に入力されるクロック信号（ＣＫ2）の周波数が基準周波数からずれると、それに応じてメインマイコン１の動作サイクル（Ｃyc2）が変化する。そして、メインマイコン１は動作サイクル（Ｃyc2）に基づく計時処理を行って第１のパルス信号（Ｐu1_sig）の周波数を算出している。そのため、動作サイクル（Ｃyc2）が変化すると、算出される第１のパルス信号（Ｐu1_sig）の周波数（Ｐu1_sig）が変化する。 Further, if the frequency of the clock signal (CK2) input to the main microcomputer 1 deviates from the reference frequency due to an abnormality in the power supply voltage supplied to the oscillation circuit 4 or a defect in the oscillation circuit 4 itself, the main microcomputer is accordingly changed. 1 operation cycle (Cyc2) changes. Then, the main microcomputer 1 performs a time measurement process based on the operation cycle (Cyc2) to calculate the frequency of the first pulse signal (Pu1_sig). Therefore, when the operation cycle (Cyc2) changes, the frequency (Pu1_sig) of the calculated first pulse signal (Pu1_sig) changes.
したがって、メインマイコン１による第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）は、サブマイコン２の動作サイクル（Ｃyc1）が変化した場合、及びメインマイコン１の動作サイクル（Ｃyc2）が変化した場合のいずれの場合であっても変化する。 Therefore, the calculated value (Pu1_fc) of the frequency of the first pulse signal (Pu1_sig) by the main microcomputer 1 changes when the operation cycle (Cyc1) of the sub-microcomputer 2 changes and when the operation cycle (Cyc2) of the main microcomputer 1 changes. It will change in any case.
そのため、ＳＴＥＰ４で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）が周波数範囲（下限周波数≦Ｐu1_fc≦上限周波数）内にあるか否かを判断することによって、メインマイコン１は、サブマイコン２の動作サイクル（Ｃyc1）の異常とメインマイコン１の動作サイクル（Ｃyc2）の異常とを検知することができる。 Therefore, in STEP 4, by determining whether the calculated value (Pu1_fc) of the frequency of the first pulse signal (Pu1_sig) is within the frequency range (lower limit frequency ≦ Pu1_fc ≦ upper limit frequency), the main microcomputer 1 An abnormality in the operation cycle (Cyc1) of the sub-microcomputer 2 and an abnormality in the operation cycle (Cyc2) of the main microcomputer 1 can be detected.
そして、ＳＴＥＰ４で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）が周波数範囲内にあり、サブマイコン２の動作サイクル（Ｃyc1）及びメインマイコン１の動作サイクル（Ｃyc2）が正常であると判断できるときはＳＴＥＰ１に戻る。一方、ＳＴＥＰ４で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐul_fc）が正常周波数範囲から逸脱したときには、サブマイコン２の動作サイクル（Ｃyc1）とメインマイコン１の動作サイクル（Ｃyc2）とのうちの少なくともいずれか一方が異常であると判断できるため、ＳＴＥＰ５に進む。 In STEP 4, the calculated value (Pu1_fc) of the frequency of the first pulse signal (Pu1_sig) is within the frequency range, and the operation cycle (Cyc1) of the sub microcomputer 2 and the operation cycle (Cyc2) of the main microcomputer 1 are normal. If it can be determined that there is, the process returns to STEP1. On the other hand, when the calculated value (Pul_fc) of the first pulse signal (Pu1_sig) deviates from the normal frequency range in STEP 4, the operation cycle (Cyc1) of the sub-microcomputer 2 and the operation cycle (Cyc2) of the main microcomputer 1 are Since at least one of them can be determined to be abnormal, the process proceeds to STEP5.
そして、ＳＴＥＰ５で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐul_fc）がゼロであったときは、サブマイコン２が暴走してプログラムの実行が停止していると判断できるため、ＳＴＥＰ１０に分岐して、メインマイコン１は、出力端子（ＯＵＴm2）からロジック高レベルのサブマイコンリセット信号（ＲＳm_sig）を出力する。 Then, in STEP5, when the calculated value (Pul_fc) of the frequency of the first pulse signal (Pu1_sig) is zero, it can be determined that the sub-microcomputer 2 runs out of control and execution of the program is stopped. The main microcomputer 1 outputs a sub-microcomputer reset signal (RSm_sig) having a logic high level from the output terminal (OUTm2).
これにより、サブマイコンリセット信号（ＲＳm_sig）が反転ゲート８を介してＡＮＤゲート７に入力され、ＡＮＤゲート７からサブマイコン２のリセット端子（ＲＳＴs）にロジック低レベルの信号が出力されて、サブマイコン２がリセットされる。リセットによりサブマイコン２の暴走が停止し、サブマイコン２は初期状態から作動を再開する。
As a result, the sub-microcomputer reset signal (RSm_sig) is input to the AND
一方、ＳＴＥＰ５で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐul_fc）がゼロでなかったときには、ＳＴＥＰ６に進んで、メインマイコン１は第２のパルス信号（Ｐu2_sig）の出力を停止する。これにより、ウォッチドッグタイマ回路３のタイマがタイムアップし、ウォッチドッグタイマ回路３のリセット出力端子（ＲＳＴw）からロジック低レベルの信号が出力される。
On the other hand, when the calculated value (Pul_fc) of the frequency of the first pulse signal (Pu1_sig) is not zero in STEP5, the process proceeds to STEP6 and the main microcomputer 1 stops the output of the second pulse signal (Pu2_sig). . As a result, the timer of the
そして、ウォッチドッグタイマ回路３のリセット出力端子（ＲＳＴw）から出力されたロジック低レベルの信号は、メインマイコン１のリセット端子（ＲＳＴm）に入力されてメインマイコン１がリセットされる。また、ウォッチドッグタイマ回路３のリセット出力端子（ＲＳＴw）から出力されたロジック低レベルの信号は、ＡＮＤゲート７に入力されてＡＮＤゲート７からロジック低レベルの信号がサブマイコン２のリセット端子（ＲＳＴs）に出力され、サブマイコン２がリセットされる。
The logic low level signal output from the reset output terminal (RSTw) of the
なお、ＳＴＥＰ６でメインマイコン１が第２のパルス信号（Ｐu2_sig）の出力を停止して、ウォッチドッグタイマ回路３からの出力によりメインマイコン１とサブマイコン２をリセットする構成が、本発明のリセット手段に相当する。
The configuration in which the main microcomputer 1 stops the output of the second pulse signal (Pu2_sig) in STEP 6 and the main microcomputer 1 and the sub-microcomputer 2 are reset by the output from the
このように、メインマイコン１の動作サイクル（Ｃyc2）の異常又はサブマイコン２の動作サイクル（Ｃyc1）の異常が生じると、ウォッチドッグタイマ回路３の作動によりメインマイコン１及びサブマイコン２がリセットされ、メインマイコン１及びサブマイコン２は作動を停止して初期状態に復帰する。
As described above, when the operation cycle (Cyc2) of the main microcomputer 1 or the operation cycle (Cyc1) of the sub-microcomputer 2 occurs, the main microcomputer 1 and the sub-microcomputer 2 are reset by the operation of the
これにより、動作サイクルの異常により、メインマイコン１又はサブマイコン２による計時処理が不良となり、ガスバーナの燃焼時間の制御や監視が正常に行なわれない状態が継続されることを防止することができる。 As a result, it is possible to prevent the state in which the time measurement processing by the main microcomputer 1 or the sub-microcomputer 2 becomes defective due to an abnormality in the operation cycle and the control or monitoring of the combustion time of the gas burner is not normally performed.
なお、本実施の形態では、本発明のリセット手段をウォッチドッグタイマ回路３を転用して構成したが、該リセット手段をウォッチドッグタイマ回路３とは別個に設けてもよい。
In the present embodiment, the reset means of the present invention is configured by diverting the
また、本実施の形態では、ガス器具のコントローラを構成する計時装置に本発明を適用した例を示したが、２個のマイクロコンピュータを有して、各マイクロコンピュータにより計時処理を行う計時装置であれば、本発明の適用が可能である。 In the present embodiment, an example in which the present invention is applied to a timing device that constitutes a controller of a gas appliance has been described. However, the timing device has two microcomputers, and each microcomputer performs timing processing. If so, the present invention can be applied.
また、図２のＳＴＥＰ４で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）が周波数範囲から逸脱したときに、ＳＴＥＰ５を省略して直ちにＳＴＥＰ６を実行し、メインマイコン１とサブマイコン２をリセットするようにしてもよい。 Further, in STEP4 of FIG. 2, when the calculated value (Pu1_fc) of the frequency of the first pulse signal (Pu1_sig) deviates from the frequency range, STEP5 is omitted and STEP6 is immediately executed, and the main microcomputer 1 and the sub microcomputer 2 may be reset.
また、図２のＳＴＥＰ４で、第１のパルス信号（Ｐu1_sig）の周波数の算出値（Ｐu1_fc）が周波数範囲から逸脱したときに、ＳＴＥＰ５を省略してＳＴＥＰ１０を実行し、これにより先にサブマイコン２をリセットしてから次にＳＴＥＰ６を実行してメインマイコン１とサブマイコン２をリセットするようにしてもよい。 Further, in STEP4 of FIG. 2, when the calculated value (Pu1_fc) of the frequency of the first pulse signal (Pu1_sig) deviates from the frequency range, STEP5 is omitted, and STEP10 is executed first. After resetting, the main microcomputer 1 and the sub-microcomputer 2 may be reset by executing STEP 6 next.
１…メインマイコン、２…サブマイコン、３…ウォッチドッグタイマ回路、４，５…発振回路、６…安全回路
DESCRIPTION OF SYMBOLS 1 ... Main microcomputer, 2 ... Sub microcomputer, 3 ... Watchdog timer circuit, 4, 5 ... Oscillation circuit, 6 ... Safety circuit
Claims (2)
前記第１のマイクロコンピュータは、前記第１の動作サイクルを基準とした計時処理により所定周波数の第１のパルス信号を出力する手段を有し、
前記第２のマイクロコンピュータは、前記第１のパルス信号を入力して、前記第２の動作サイクルを基準とした計時処理により前記第１のパルス信号の周波数を算出する周波数算出手段を有して、
前記周波数算出手段により算出された前記第１のパルス信号の周波数が、前記第１の動作サイクル及び前記第２の動作サイクルが正常であると判断し得る周波数範囲から逸脱したときに、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータをリセットするリセット手段を備えたことを特徴とする計時装置。 A first microcomputer that operates in a first operation cycle based on a clock signal output from the first oscillation circuit, and a second microcomputer that operates in a second operation cycle based on a clock signal output from the second oscillation circuit. In a timing device that operates two microcomputers in parallel and performs a predetermined timing process by the first microcomputer and the second microcomputer,
The first microcomputer has means for outputting a first pulse signal having a predetermined frequency by a time measurement process based on the first operation cycle,
The second microcomputer has frequency calculation means for inputting the first pulse signal and calculating a frequency of the first pulse signal by a timing process based on the second operation cycle. ,
When the frequency of the first pulse signal calculated by the frequency calculation means deviates from a frequency range in which it can be determined that the first operation cycle and the second operation cycle are normal, the first pulse signal A time measuring device comprising reset means for resetting the microcomputer and the second microcomputer.
該第２のパルス信号の出力が停止したときに、前記第１のマイクロコンピュータのリセット端子及び前記第２のマイクロコンピュータのリセット端子にリセット信号を出力するウォッチドックタイマ回路を備え、
前記リセット手段は、前記第２のマイクロコンピュータからの前記第２のパルス信号の出力を停止して、前記ウォッチドッグタイマ回路から前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータのリセット端子にリセット信号を出力することによって、前記第１のマイクロコンピュータ及び前記第２のマイクロコンピュータをリセットすることを特徴とする請求項１記載の計時装置。
The second microcomputer intermittently outputs a second pulse signal during normal operation,
A watchdog timer circuit for outputting a reset signal to the reset terminal of the first microcomputer and the reset terminal of the second microcomputer when the output of the second pulse signal is stopped;
The reset means stops the output of the second pulse signal from the second microcomputer and resets the watchdog timer circuit to the reset terminals of the first microcomputer and the second microcomputer. 2. The time measuring apparatus according to claim 1, wherein the first microcomputer and the second microcomputer are reset by outputting a signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003284243A JP4248963B2 (en) | 2003-07-31 | 2003-07-31 | Timing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003284243A JP4248963B2 (en) | 2003-07-31 | 2003-07-31 | Timing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005049312A JP2005049312A (en) | 2005-02-24 |
| JP4248963B2 true JP4248963B2 (en) | 2009-04-02 |
Family
ID=34268907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003284243A Expired - Lifetime JP4248963B2 (en) | 2003-07-31 | 2003-07-31 | Timing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4248963B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5702941B2 (en) * | 2010-03-30 | 2015-04-15 | アズビル株式会社 | Control device |
| JP2014102662A (en) * | 2012-11-19 | 2014-06-05 | Nikki Co Ltd | Microcomputer run-away monitoring device |
-
2003
- 2003-07-31 JP JP2003284243A patent/JP4248963B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005049312A (en) | 2005-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5739290B2 (en) | Electronic control unit | |
| JP2004070913A (en) | Fault detection method, fault detection apparatus, and temperature controller | |
| US9520830B2 (en) | Crystal oscillator | |
| TWI801526B (en) | Fail-safe clock monitor with fault injection | |
| US8311169B2 (en) | Automatic frequency monitoring circuit, electronic device, automatic frequency monitoring method, and automatic frequency monitoring program | |
| JP4248963B2 (en) | Timing device | |
| JP2007026028A (en) | Device for detecting abnormality in microcomputer | |
| JP2014102662A (en) | Microcomputer run-away monitoring device | |
| JP5347631B2 (en) | Microcomputer | |
| JP4194748B2 (en) | Arithmetic control unit | |
| JP7063692B2 (en) | Watchdog timer monitoring system | |
| KR100586521B1 (en) | Display apparatus and control method thereof | |
| JP2008261663A (en) | Electronic watthour meter | |
| JP2015158790A (en) | alarm | |
| JP5627375B2 (en) | Water heater system | |
| JP2004070932A (en) | Fault detection method, device and thermoregulator | |
| JP2011060159A (en) | Microcomputer | |
| JP2013201619A (en) | Clock failure detection device, and clock failure detection method | |
| JP2002333997A (en) | System clock check method for microcomputer | |
| JPH01245322A (en) | Power failure control circuit for microprocessor | |
| JP3032634B2 (en) | Switching device of bridge excitation voltage supply system in strain gauge | |
| JP2010003199A (en) | Semiconductor integrated circuit device | |
| JPS63163290A (en) | Ic inspecting device | |
| JP2003140783A (en) | Semiconductor device | |
| JPH09231105A (en) | Method for detecting program fault |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050805 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4248963 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |