JP4244434B2 - Inequality processing apparatus and storage medium - Google Patents

Inequality processing apparatus and storage medium Download PDF

Info

Publication number
JP4244434B2
JP4244434B2 JP10300199A JP10300199A JP4244434B2 JP 4244434 B2 JP4244434 B2 JP 4244434B2 JP 10300199 A JP10300199 A JP 10300199A JP 10300199 A JP10300199 A JP 10300199A JP 4244434 B2 JP4244434 B2 JP 4244434B2
Authority
JP
Japan
Prior art keywords
inequality
display
solution
integer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP10300199A
Other languages
Japanese (ja)
Other versions
JP2000242801A (en
Inventor
智浩 須藤
俊輔 赤座
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP10300199A priority Critical patent/JP4244434B2/en
Publication of JP2000242801A publication Critical patent/JP2000242801A/en
Application granted granted Critical
Publication of JP4244434B2 publication Critical patent/JP4244434B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Calculators And Similar Devices (AREA)
  • Image Generation (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、不等式の処理に係り、詳細には、不等式を満たす整数解や解の範囲を様々な形態で表示する不等式処理装置及び記憶媒体に関する。
【０００２】
【従来の技術】
従来より、グラフ作成表示機能を備えたグラフ関数電卓が、教育の現場や、エンジニアの技術計算用に利用されている。グラフ関数電卓は、様々な関数演算プログラムを内蔵しており、入力された数式に基づくグラフ作成表示が可能である。そして、従来のグラフ関数電卓では、不等式を処理する場合には、数式によって解表示を行うほか、図２０（Ａ）に示すようなグラフ表示設定画面４ｗによって、グラフ表示の設定を行った上で、図２０（Ｂ）に示すような整数解グラフ表示画面４ｉを表示していた。
【０００３】
すなわち、グラフ表示設定画面４ｗでは、設定項目表示領域４ｘに表示された各種設定項目毎に、設定値選択領域４ｙにおいて設定値を選択または入力する。図２０（Ａ）に示す例では、反転表示されている設定項目「Ｇｒｉｄ」に対して、グリッド（格子点）を表示することを指示する“Ｏｎ”が設定されている。
【０００４】
そして、グラフ表示実行キーの操作に応じて、グラフ表示設定画面４ｗにおける設定内容に基づいて、図２０（Ｂ）に示すように、Ｙ軸表示４ｊ及びＸ軸表示４ｋによって構成される座標系に、複数の不等式を満たす領域を示す不等式解領域表示４ｍが、例えば座標の背景と異なる色で表示される。また、図２０（Ｂ）に示す例では、「Ｇｒｉｄ」が“Ｏｎ”と設定されていることに基づいて、座標が整数値である格子点を示すグリッド表示４ｚが表示されている。
【０００５】
【発明が解決しようとする課題】
数学の問題や、技術的な問題において不等式の処理を行う場合には、その不等式を満たす整数解を求める必要が生じることが多い。しかしながら、従来の不等式処理においては、グリッド表示４ｚによって整数解に相当する座標を表示することは可能であったが、不等式を満足する座標を明確に示すための表示を行うことはできなかった。また、不等式を満足する座標に対応する整数解を表示したり、整数解の個数を表示することができず、教育の現場での数学の問題や、技術的な問題を解決するための利用には、不便な点が多かった。
【０００６】
一方、数学の問題や、技術的な問題において不等式の処理を行う場合には、不等式を満たす解の範囲を求める必要が生ずることも多い。教育の現場では、不等式を満足する解の範囲を式変形により求めた後に、その解の範囲を数直線上に表し、視覚的に明確になるように表して、不等式の学習を行う。特に、複数の不等式を同時に満たすような解の範囲を求める場合は、数直線上に各解の範囲を表現することで重複する範囲を視覚的に容易に理解することが可能となる。しかしながら、従来の不等式処理においては、不等式を満足する解の範囲を数直線上に表示することができず、この点においても教育の現場での数学の問題や、技術的な問題を解決するための利用には、不便な点が多かった。
【０００７】
そこで、本発明の第１の課題は、不等式の整数解に関する各種表示を可能とし、また、不等式を満たす領域を示すグラフ表示内において、整数解に対応する座標を明確に示したり、任意の座標が不等式を満たすか否かを視覚的に容易に確認するための表示を行うことを可能とする不等式処理装置、及び記憶媒体を提供することである。
【０００８】
また、本発明の第２の課題は、不等式の処理過程を視覚的観点及び式処理的観点の両面から容易に理解させるための各種表示を行うことを可能とし、様々な不等式の解法の理解に役立つように、不等式の処理過程や解の範囲等をグラフや数直線で表示することを可能とする不等式処理装置、及び記憶媒体を提供することである。
【０００９】
【課題を解決するための手段】
請求項１記載の発明は、不等式を満足する解の範囲を算出する算出手段と、この算出手段により算出された解の範囲を表示させる表示制御手段と、を備え、前記算出手段は、前記不等式を満足する解の範囲に含まれる整数解を算出する整数解算出手段を更に備え、前記表示制御手段は、この整数解算出手段により算出された整数解を表示させることを特徴としている。
【００１８】
請求項２記載の発明は、不等式を満足する整数解を算出する整数解算出手段と、この整数解算出手段によって算出された整数解の個数を表示させる表示制御手段と、を備えたことを特徴としている。
【００２１】
請求項３記載の発明は、不等式を満足する整数解を算出する整数解算出手段と、不等式を満足する領域をグラフ表示させるグラフ表示制御手段と、このグラフ表示制御手段によって表示された不等式を満足する領域内に、前記整数解算出手段によって算出された整数解に対応する座標をプロット表示するプロット表示制御手段と、を備えたことを特徴としている。
【００２４】
また、請求項４記載の発明のように、請求項３記載の不等式処理装置において、前記整数解算出手段によって算出された整数解を表示させる整数解表示制御手段（図１のＣＰＵ２；図５のＳ２０９）を更に備えることが有効である。
【００２６】
また、請求項５記載の発明は、請求項３記載の不等式処理装置において、前記プロット表示制御手段によって表示されたプロット表示の中から、任意のプロット表示を選択する選択手段と、この選択手段によって選択されたプロット表示を、選択されていることを示す識別表示に変更するとともに、当該選択されたプロット表示の座標に対応する整数解を表示させる整数解表示制御手段と、を更に備えたことを特徴としている。
【００２９】
請求項６記載の発明は、不等式を満足する領域をグラフ表示させるグラフ表示制御手段と、任意の座標値を入力する入力手段と、この入力手段によって入力された座標値に対応する座標をプロット表示するプロット表示制御手段と、前記入力手段によって入力された座標値が前記不等式を満足するか否かを判定し、当該判定結果を表示する判定結果表示制御手段と、を備えたことを特徴としている。
【００３５】
また、請求項７記載の発明は、不等式を満足する解の範囲を算出する算出手段と、この算出手段によって算出された解の範囲を表示させる表示制御手段と、前記算出手段は、少なくとも２つ以上の不等式について、それぞれ満足する解の範囲を算出し、この算出されたそれぞれの解の範囲を満足する領域を表示させる領域表示制御手段を更に備え、前記算出手段は、前記不等式が絶対値を含む不等式であるときは、この不等式において絶対値を外した複数の不等式に展開し、この複数の不等式をそれぞれ満足する解の範囲を算出することを特徴とする。
【００３７】
さらに請求項８記載の発明は、請求項７記載の不等式処理装置において、前記絶対値を含む不等式のグラフ、及び展開された不等式のグラフを表示させるグラフ表示制御手段を更に備えたことを特徴としている。
【００５２】
【発明の実施の形態】
以下、図１〜図１９を参照して本発明に係る不等式処理装置の実施の形態を詳細に説明する。
【００５３】
（第１の実施の形態）
図１〜図３を参照して、本発明の第１の実施の形態における不等式処理装置１について説明する。
【００５４】
まず構成を説明する。
図１は、本発明の第１の実施の形態における不等式処理装置１の構成を示すブロック図である。この図１において、不等式処理装置１は、ＣＰＵ（Central Processing Unit ）２、入力部３、表示部４、表示駆動回路５、ＲＡＭ（Random Access Memory）６、ＲＯＭ（Read Only Memory）７、記憶装置８、及び記憶媒体９によって構成されている。
【００５５】
ＣＰＵ２は、入力部３を介して入力される指示に基づいて、ＲＯＭ７または記憶装置８から所定のプログラムを読み出してＲＡＭ６に一時格納し、当該プログラムに基づく各種処理を実行して不等式処理装置１の各部を集中制御する。すなわち、ＣＰＵ２は、前記読み出した所定プログラムに基づいて各種処理を実行し、その処理結果をＲＡＭ６内のワークエリアに格納するともに、表示駆動回路５を介して表示部４に表示させる。また、入力部３を介して入力される指示に基づいて、前記処理結果を記憶装置８を介して記憶媒体９に保存させる。
【００５６】
また、ＣＰＵ２は、後述する整数解表示処理（図２参照）において、不等式入力領域４ｂに入力された複数の不等式の解を算出し、この算出された解に基づいて、複数の不等式を満たす変数ｘの範囲の最小のｘの整数値をＲＡＭ６に確保する。そして、ＣＰＵ２は、ＲＡＭ６に確保した整数値をｘとした場合に、複数の不等式を満たす変数ｙが存在するか判定して、更に、整数値ｘと整数値ｙの組が複数の不等式を満たすと判別された場合には、当該整数値ｘと整数値ｙの組を解としてＲＡＭ６に確保し、ｙの値を更新して同様の処理を繰り返す。
【００５７】
また、ＣＰＵ２は、整数値ｘと整数値ｙの組が複数の不等式を満たさないと判別された場合には、ｘの値をインクリメントして更新し、更に、この更新されたｘの値が前記複数の不等式を満たす範囲外でない、すなわち更新された整数値ｘは前記複数の不等式の整数解となる可能性があると判別された場合には、再度ステップＳ１０８に移行して同様の整数解の判定を行う。また、ＣＰＵ２は、更新されたｘの値が前記複数の不等式を満たす範囲外である、すなわち更新された整数値ｘ以上の整数値をｘとする整数解は存在しないと判別された場合には、順次確保された整数値ｘと整数値ｙの組による複数不等式の整数解をＲＡＭ６から読み出して、不等式入力画面４ａ内に整数解表示４ｃを表示する。
【００５８】
入力部３は、数字入力キー、上下左右移動キー、各種機能キー等によって構成されるキーボードを備え、押下されたキーの押下信号をＣＰＵ２に出力する。また、この入力部３として、ポインティングデバイス（Pointing Device）であるマウスや、タブレットを備えることとしてもよいし、表示部４と一体となったタッチパネルに対して専用の入力ペンによって入力を行う形態としてもよい。
【００５９】
表示部４は、ＬＣＤ等により構成され、表示駆動回路５から入力される駆動信号に基づく各種表示を行う。表示駆動回路５は、ＣＰＵ２から入力される表示データに基づく駆動信号を生成して、表示部４の表示制御を行う。
【００６０】
ＲＡＭ６は、指定されたアプリケーションプログラム、入力指示、入力データ及び処理結果等を一時格納するワークエリアを有する。
【００６１】
ＲＯＭ７は、不等式処理装置１に対応する基本プログラムを格納している。すなわち、不等式処理装置１の電源がＯＮ状態にされた際に実行する初期表示メニュープログラム、各種関数演算プログラム、後述する整数解表示処理のプログラム等の書き換え不要な基本プログラムを格納している。
【００６２】
記憶装置８は、プログラムやデータ等を記憶する記憶媒体９を有しており、この記憶媒体９は磁気的、光学的記憶媒体、若しくは半導体メモリで構成されている。この記憶媒体９は記憶装置８に固定的に設けたもの、若しくは着脱自在に装着するものであり、この記憶媒体９には当該不等式処理装置１に対応する各種処理プログラム及び各処理プログラムで処理されたデータ等を記憶する。
【００６３】
また、この記憶媒体９に記憶するプログラム、データ等は、通信回線等を介して接続された他の機器から受信して記憶する構成にしてもよく、更に、通信回線等を介して接続された他の機器側に前記記憶媒体９を備えた記憶装置を設け、この記憶媒体９に記憶されているプログラム、データ等を通信回線を介して使用する構成にしてもよい。
【００６４】
次に動作を説明する。
図２は、本実施の形態における不等式処理装置１によって実行される整数解表示処理を示すフローチャートであり、図３は、図２に示す整数解表示処理において整数解表示を行う不等式を入力する不等式入力画面４ａを示す表示例である。
【００６５】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により不等式の整数解表示モードが選択されると（ステップＳ１０１）、ＣＰＵ２は、ＲＯＭ７から所定のプログラムを読み出して、表示駆動回路５を介して表示部４に図３に示すような不等式入力画面４ａを表示させる。そして、ＣＰＵ２は、不等式入力領域４ｂに対する不等式入力を受け付け、入力された不等式を不等式入力領域４ｂ内に表示する（ステップＳ１０２）。
【００６６】
次いで、ＣＰＵ２は、入力部３の確定キーの操作により不等式の入力が終了したか否かを判別し（ステップＳ１０３）、終了していないと判別された場合は（ステップＳ１０３；ＮＯ）、再度ステップＳ１０２に移行し、終了したと判別された場合には（ステップＳ１０３；ＹＥＳ）、更に、入力された複数の不等式を満たす変数の範囲が閉区間であるか否かを判別する（ステップＳ１０４）。
【００６７】
そして、閉区間でないと判別された場合には（ステップＳ１０４；ＮＯ）、ＣＰＵ２は、複数の不等式を満たす解が存在しない旨のエラー表示を行い（ステップＳ１０５）、ステップＳ１１６に移行する。また、閉区間であると判別された場合には（ステップＳ１０４；ＹＥＳ）、ＣＰＵ２は、不等式の演算を行い不等式入力領域４ｂに入力された複数の不等式の解を算出し（ステップＳ１０６）、この算出された解に基づいて、複数の不等式を満たす変数ｘの範囲の最小のｘの整数値をＲＡＭ６に確保する（ステップＳ１０７）。
【００６８】
そして、ＣＰＵ２は、ＲＡＭ６に確保した整数値をｘとした場合に、複数の不等式を満たす変数ｙが存在するか判定して（ステップＳ１０８）、整数値ｘと整数値ｙの組が複数の不等式を満たすか否かを判別する（ステップＳ１０９）。満たすと判別された場合には（ステップＳ１０９；ＹＥＳ）、ＣＰＵ２は、当該整数値ｘと整数値ｙの組を解としてＲＡＭ６に確保し（ステップＳ１１０）、ｙの値を更新し（ステップＳ１１１）、再度ステップＳ１０８に移行する。
【００６９】
また、整数値ｘと整数値ｙの組が複数の不等式を満たさないと判別された場合には（ステップＳ１０９；ＮＯ）、ｘの値をインクリメントして更新し（ステップＳ１１２）、この更新されたｘの値が前記複数の不等式を満たす範囲外であるか否かを判別する（ステップＳ１１３）。そして、範囲外でない、すなわち更新された整数値ｘは前記複数の不等式の整数解となる可能性があると判別された場合には（ステップＳ１１３；ＮＯ）、ＣＰＵ２は、再度ステップＳ１０８に移行して同様の整数解の判定を行う。また、範囲外である、すなわち更新された整数値ｘ以上の整数値をｘとする整数解は存在しないと判別された場合には（ステップＳ１１３；ＹＥＳ）、ＣＰＵ２は、ステップＳ１１０において順次確保された整数値ｘと整数値ｙの組による複数不等式の整数解をＲＡＭ６から読み出して（ステップＳ１１４）、不等式入力画面４ａ内に整数解表示４ｃを表示する（ステップＳ１１５）。
【００７０】
ステップＳ１０５またはステップＳ１１５の処理を終了すると、ＣＰＵ２は、入力部３の操作により不等式の整数解表示モードの終了が指示されたか否かを判別し（ステップＳ１１６）、終了が指示されていないと判別された場合には（ステップＳ１１６；ＮＯ）、再度ステップＳ１０２に移行し、終了が指示されたと判別された場合には（ステップＳ１１６；ＹＥＳ）、一連の整数解表示処理を終了する。
【００７１】
以下、図３及び図４を参照して、図２に示す整数解表示処理が実行された際の表示部４の表示画面の表示例について説明する。
【００７２】
図３（Ａ）に示す不等式入力画面４ａでは、不等式入力領域４ｂには、「２／３Ｘ＞Ｙ＞Ｘ−３」と「Ｙ＞０」の二つの不等式が入力されている。この入力された不等式に対して、図２のステップＳ１０４において、入力された複数の不等式を満たす変数の範囲が閉区間であると判別され、ステップＳ１０６以降の不等式演算の処理が実行されると、図３（Ｂ）に示すように、整数解表示４ｃが表示される。この場合、整数解表示４ｃによって全整数解を表示する代わりに、図４に示すように、整数解個数表示４ｄによって整数解の個数を表示することとしてもよい。
【００７３】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、整数解表示処理（図２参照）において、不等式入力領域４ｂに入力された複数の不等式の解を算出し、この算出された解に基づいて、複数の不等式を満たす変数ｘの範囲の最小のｘの整数値をＲＡＭ６に確保する。そして、ＣＰＵ２は、ＲＡＭ６に確保した整数値をｘとした場合に、複数の不等式を満たす変数ｙが存在するか判定して、更に、整数値ｘと整数値ｙの組が複数の不等式を満たすと判別された場合には、当該整数値ｘと整数値ｙの組を解としてＲＡＭ６に確保し、ｙの値を更新して同様の処理を繰り返す。
【００７４】
また、ＣＰＵ２は、整数値ｘと整数値ｙの組が複数の不等式を満たさないと判別された場合には、ｘの値をインクリメントして更新し、更に、この更新されたｘの値が前記複数の不等式を満たす範囲外でない、すなわち更新された整数値ｘは前記複数の不等式の整数解となる可能性があると判別された場合には、再度ステップＳ１０８に移行して同様の整数解の判定を行う。また、ＣＰＵ２は、更新されたｘの値が前記複数の不等式を満たす範囲外である、すなわち更新された整数値ｘ以上の整数値をｘとする整数解は存在しないと判別された場合には、順次確保された整数値ｘと整数値ｙの組による複数不等式の整数解をＲＡＭ６から読み出して、不等式入力画面４ａ内に整数解表示４ｃを表示する。
【００７５】
したがって、複数の不等式を満足する整数解や整数解の個数を容易に確認することができるため、数学の問題や、技術的な問題等の自然数に関する問題を扱う場合に、その問題の解となり得る数値または数値の組み合わせやそのパターンの数を容易に確認することができる不等式処理装置１を提供することができる。
【００７６】
（第２の実施の形態）
図５及び図６を参照して本発明の第２の実施の形態における不等式処理装置１について説明する。
【００７７】
なお、本第２の実施の形態における不等式処理装置１の構成は、前記第１の実施の形態における不等式処理装置１と同様であるので、構成の図示及び詳細な説明を省略し、以下、本第２の実施の形態における不等式処理装置１によって実行される整数解グラフ表示処理について説明することとする。
【００７８】
図５は、本実施の形態における不等式処理装置１によって実行される整数解グラフ表示処理を示すフローチャートであり、図６は、図５に示す整数解グラフ表示処理において整数解表示を行う不等式を入力する不等式入力画面４ｅ（図６（Ａ））及び整数解のグラフ表示を行う整数解グラフ表示画面４ｉ（図６（Ｂ））を示す表示例である。
【００７９】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により不等式の整数解グラフ表示モードが選択されると（ステップＳ２０１）、ＣＰＵ２は、ＲＯＭ７から所定のプログラムを読み出して、表示駆動回路５を介して表示部４に図６（Ａ）に示すような不等式入力画面４ｅを表示させる。そして、ＣＰＵ２は、左辺表示領域４ｆに対応する不等号表示領域４ｇにおける不等号の選択、及び右辺入力領域４ｈに対する不等式入力を受け付け、選択された不等号を不等号表示領域４ｇに表示するとともに、入力された不等式を右辺入力領域４ｈに表示する（ステップＳ２０２）。
【００８０】
次いで、ＣＰＵ２は、入力部３の確定キーの操作により不等式グラフ作成の実行が指示され（ステップＳ２０３）、更に、整数解グリッド表示を指示するキー入力がなされると（ステップＳ２０４）、入力された複数の不等式を満たす変数の範囲が閉区間であるか否かを判別する（ステップＳ２０５）。
【００８１】
そして、閉区間であると判別された場合には（ステップＳ２０５；ＹＥＳ）、ＣＰＵ２は、不等式の演算を行い不等式入力画面４ｅにおいて入力された複数の不等式の解を算出し（ステップ２０６）、この算出された解に基づいて、図２に示す整数解表示処理のステップＳ１０７〜ステップＳ１１３と同様の処理により、前記複数の不等式を満たす整数解をＲＡＭ６に確保する（ステップＳ２０７）。
【００８２】
次いで、ＣＰＵ２は、表示駆動回路５を介して表示部４に、図６（Ｂ）に示すような整数解グラフ表示画面４ｉを表示させ、この整数解グラフ表示画面４ｉに表示される不等式解領域表示４ｍ内に、ステップＳ２０７においてＲＡＭ６に確保された整数解に対応する座標を示す整数解グリッド表示４ｎを表示する（ステップＳ２０８）。それとともに、ＣＰＵ２は、ステップＳ２０７において確保された複数不等式の整数解をＲＡＭ６から読み出して、整数解グラフ表示画面４ｉ内に整数解表示４ｏを表示する（ステップＳ２０９）。
【００８３】
そして、ＣＰＵ２は、入力部３を介して整数解グラフ表示処理の再実行が指示されたか否かを判別し（ステップＳ２１０）、指示されたと判別された場合には（ステップＳ２１０；ＹＥＳ）、再度ステップＳ２０２に移行し、指示されていないと判別された場合には（ステップＳ２１０；ＮＯ）、一連の整数解グラフ表示処理を終了する。
【００８４】
また、ステップＳ２０５において、入力された複数の不等式を満たす変数の範囲が閉区間でないと判別された場合には（ステップＳ２０５；ＮＯ）、ＣＰＵ２は、複数の不等式を満たす解が存在しない旨のエラー表示を行い（ステップＳ２１１）、更に、入力部３を介して他モード処理の指示が入力されたか否かを判別する（ステップＳ２１２）。そして、入力されたと判別された場合には（ステップＳ２１２；ＹＥＳ）、ＣＰＵ２は、指示入力された他モードの処理へ移行し、入力されていないと判別された場合には（ステップＳ２１２；ＮＯ）、再度ステップＳ２０２に移行する。
【００８５】
以下、図６を参照して、図５に示す整数解グラフ表示処理が実行された際の表示部４の表示画面の表示例について説明する。
【００８６】
図６（Ａ）に示す不等式入力画面４ｅでは、左辺表示領域４ｆには、従属変数Ｙと式の番号を示す数字（１，２，・・・・）との組み合わせによって不等式の左辺が表示されている。また、不等号表示領域４ｇには、不等号を選択入力することが可能となっており、右辺入力領域４ｈには、数値または独立変数Ｘを含む数式を入力することが可能となっている。そして、図６（Ａ）に示す例のように、“Ｙ１＞Ｘ−３”，“Ｙ２＜２／３Ｘ”，“Ｙ３≧０”の３式が入力された状態で、グラフ実行を指示するキー入力がなされると、図６（Ｂ）に示すようなグラフが表示される。
【００８７】
図６（Ｂ）に示す整数解グラフ表示画面４ｉでは、Ｙ軸表示４ｊ及びＸ軸表示４ｋによって構成される座標系に、“Ｙ１＞Ｘ−３”，“Ｙ２＜２／３Ｘ”，“Ｙ３≧０”の３式を満たす領域として不等式解領域表示４ｍが、座標の背景とは異なる色で表示されている。そして、ステップＳ２０８において、全ての整数解に対応する整数解グリッド表示４ｎ，４ｎ，・・・・が表示されるとともに、ステップＳ２０９において、整数解表示４ｏが表示される。
【００８８】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、整数解グラフ表示処理（図５参照）において、不等式入力画面４ｅにおいて入力された複数の不等式の解を算出し、この算出された解に基づいて、前記複数の不等式を満たす整数解をＲＡＭ６に確保する。そして、ＣＰＵ２は、表示駆動回路５を介して表示部４に、図６（Ｂ）に示すような整数解グラフ表示画面４ｉを表示させ、この整数解グラフ表示画面４ｉに表示される不等式解領域表示４ｍ内に、ＲＡＭ６に確保された整数解に対応する座標を示す整数解グリッド表示４ｎを表示する。それとともに、ＣＰＵ２は、確保された複数不等式の整数解をＲＡＭ６から読み出して、整数解グラフ表示画面４ｉ内に整数解表示４ｏを表示する。
【００８９】
したがって、不等式を満足する整数解を、整数解グラフ表示画面４ｉの不等式解領域表示４ｍ内に整数解グリッド表示４ｎによって表示することができるため、整数解の個数やそれぞれの整数解の物理的意味等の不等式の整数解に関する様々な情報を視覚的に確認しやすくすることができる。また、不等式解領域表示４ｍとともに具体的な整数解の値を整数解表示４ｏによって視覚的に確認することがでるため、整数解に関するその他の情報と合わせて考察することにより、不等式についてより多面的に理解することが可能となる。
【００９０】
（第３の実施の形態）
図７及び図８を参照して本発明の第３の実施の形態における不等式処理装置１について説明する。
【００９１】
なお、本第３の実施の形態における不等式処理装置１の構成は、前記第１の実施の形態における不等式処理装置１と同様であるので、構成の図示及び詳細な説明を省略し、以下、本第３の実施の形態における不等式処理装置１によって実行される整数解トレース表示処理について説明することとする。
【００９２】
図７は、本実施の形態における不等式処理装置１によって実行される整数解トレース表示処理を示すフローチャートであり、図８は、図７に示す整数解トレース表示処理において整数解のグラフ表示中でトレースポインタが移動する様子を示す表示例である。
【００９３】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により不等式の整数解トレース表示モードが選択されると（ステップＳ３０１）、ＣＰＵ２は、図５に示す整数解グラフ表示処理のステップＳ２０２〜ステップＳ２０８、ステップＳ２１１及びステップＳ２１２と同様の処理によって、整数解グラフ表示画面４ｉ内に図８（Ａ）に示すようなグラフ表示を行う（ステップＳ３０２〜ステップＳ３１０）。
【００９４】
図８（Ａ）に示すような表示状態において、ＣＰＵ２は、入力部３を介してトレース実行の指示が入力されたか否かを判別し（ステップＳ３１１）、入力されていないと判別された場合には（ステップＳ３１１；ＮＯ）、他処理を行い、入力されたと判別された場合には（ステップＳ３１１；ＹＥＳ）、ｎ番目（ｎは整数解の個数以下の正の整数）の整数解グリッド表示４ｎの位置にトレースポインタ表示４ｐを表示させ（ステップＳ３２１）、このトレースポインタ表示４ｐに対応するｎ番目の整数解グリッド表示４ｎの座標値をポインタ座標表示４ｑとして表示する（ステップＳ３１３）。
【００９５】
更に、ＣＰＵ２は、入力部３を介して右移動指示が入力されたか否かを判別し（ステップＳ３１４）、入力されたと判別された場合には（ステップＳ３１４；ＹＥＳ）、（ｎ＋１）番目の整数解グリッド表示４ｎにトレースポインタ表示４ｐを移動して表示するとともに（ステップＳ３１５）、このトレースポインタ表示４ｐに対応する（ｎ＋１）番目の整数解グリッド表示４ｎの座標値をポインタ座標表示４ｑとして表示する（ステップＳ３１６）。
【００９６】
また、右移動指示が入力されていないと判別された場合には（ステップＳ３１４；ＮＯ）、更に、ＣＰＵ２は、入力部３を介して左移動指示が入力されたか否かを判別し（ステップＳ３１７）、入力されたと判別された場合には（ステップＳ３１７；ＹＥＳ）、（ｎ−１）番目の整数解グリッド表示４ｎにトレースポインタ表示４ｐを移動して表示するとともに（ステップＳ３１８）、このトレースポインタ表示４ｐに対応する（ｎ−１）番目の整数解グリッド表示４ｎの座標値をポインタ座標表示４ｑとして表示する（ステップＳ３１９）。
【００９７】
ステップＳ３１６、ステップＳ３１９の終了後、またはステップＳ３１７において、左移動指示が入力されていないと判別された場合には（ステップＳ３１７；ＮＯ）、ＣＰＵ２は、整数解トレース表示処理の終了指示が入力されたか否かを判別し（ステップＳ３２０）、入力されていないと判別された場合には（ステップＳ３２０；ＮＯ）、再度ステップＳ３１４に移行し、入力されたと判別された場合には（ステップＳ３２０；ＹＥＳ）、一連の整数解トレース表示処理を終了する。
【００９８】
以下、図８を参照して、図７に示す整数解トレース表示処理が実行された際の表示部４の表示画面の表示例について説明する。
【００９９】
図８（Ａ）に示す整数解グラフ表示画面４ｉでは、図７に示すステップＳ３０１〜ステップＳ３１０の処理に基づいて、図６（Ｂ）と同様のグラフ中に、全ての整数解に対応する整数解グリッド表示４ｎ，４ｎ，・・・・が表示されている。このような表示状態で、トレース実行を指示する入力がなされると、図８（Ｂ）に示すように、複数の整数解グリッド表示４ｎ，４ｎ，・・・・の内の一つがトレースポインタ表示４ｐの表示に変更されるとともに、このトレースポインタ表示４ｐに変更された整数解グリッド表示４ｎに対応する座標値がポインタ座標表示４ｑとして表示される。図８（Ｂ）に示す例では、Ｘ軸表示４ｋ上のＸ座標が１である座標に表示されるトレースポインタ表示４ｐに対応して、ポインタ座標表示４ｑとして、（Ｘ，Ｙ）＝（１，０）が表示されている。
【０１００】
図８（Ｂ）に示すような表示状態において、入力部３の右移動キーによって右移動が指示されると、図８（Ｃ）に示すように、トレースポインタ表示４ｐは、次の整数解グリッド表示４ｎに移動するとともに、ポインタ座標表示４ｑは、当該移動先の整数解グリッド表示４ｎに対応する座標値に変更される。図８（Ｃ）に示す例では、Ｘ＝２，Ｙ＝１となる座標に表示されるトレースポインタ表示４ｐに対応して、ポインタ座標表示４ｑとして、（Ｘ，Ｙ）＝（２，１）が表示されている。
【０１０１】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、整数解トレース表示処理（図７参照）において、整数解グラフ表示画面４ｉ内に図８（Ａ）に示すようなグラフ表示を行った上で、入力部３を介してトレース実行の指示が入力されると、ｎ番目（ｎは整数解の個数以下の正の整数）の整数解グリッド表示４ｎの位置にトレースポインタ表示４ｐを表示させ、このトレースポインタ表示４ｐに対応するｎ番目の整数解グリッド表示４ｎの座標値をポインタ座標表示４ｑとして表示する。また、ＣＰＵ２は、入力部３を介して右または左の移動指示が入力された場合には、（ｎ＋１）番目または（ｎ−１）番目の整数解グリッド表示４ｎにトレースポインタ表示４ｐを移動して表示するとともに、このトレースポインタ表示４ｐに対応する（ｎ＋１）番目または（ｎ−１）番目の整数解グリッド表示４ｎの座標値をポインタ座標表示４ｑとして表示する。
【０１０２】
したがって、不等式を満足する整数解を、整数解グラフ表示画面４ｉの不等式解領域表示４ｍ内に整数解グリッド表示４ｎによって表示することができるため、整数解の個数やそれぞれの整数解の物理的意味等の不等式の整数解に関する様々な情報を視覚的に確認しやすくすることができる。また、複数の整数解があるような場合に、任意の整数解に対応する整数解グリッド表示４ｎを選択して、トレースポインタ表示４ｐによって識別表示するとともに、当該トレースポインタ表示４ｐに対応する整数解の具体的な値をポインタ座標表示４ｑによって表示させることができるため、任意の整数解について一つ一つの整数解毎に様々な検討を行うことができ、更に、不等式処理装置１の使い勝手を向上させることができる。
【０１０３】
（第４の実施の形態）
図９〜図１１を参照して本発明の第４の実施の形態における不等式処理装置１について説明する。
【０１０４】
なお、本第４の実施の形態における不等式処理装置１の構成は、前記第１の実施の形態における不等式処理装置１と同様であるので、構成の図示及び詳細な説明を省略し、以下、本第４の実施の形態における不等式処理装置１によって実行される座標検証処理について説明することとする。
【０１０５】
図９は、本実施の形態における不等式処理装置１によって実行される座標検証処理を示すフローチャートであり、図１０は、図８に示す座標検証処理において不等式を満たさない座標値を入力した場合の表示例を示す図であり、図１１は、図８に示す座標検証処理において不等式を満たす座標値を入力した場合の表示例を示す図である。
【０１０６】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により不等式の座標値検証モードが選択されると（ステップＳ４０１）、ＣＰＵ２は、ＲＯＭ７から所定のプログラムを読み出して、表示駆動回路５を介して表示部４に不等式入力画面を表示させ、入力部３を介しての不等式入力を受け付ける（ステップＳ４０２）。そして、ＣＰＵ２は、入力部３の確定キーの操作により不等式の入力が終了したか否かを判別し（ステップＳ４０３）、終了していないと判別された場合は（ステップＳ４０３；ＮＯ）、再度ステップＳ４０２に移行する。
【０１０７】
また、不等式の入力が終了したと判別され（ステップＳ４０３；ＹＥＳ）、更に、入力部３を介してグラフ描画実行指示のキーが入力されると（ステップＳ４０４）、図１０（Ａ）に示すような整数解グラフ表示画面４ｉを表示して、複数の不等式を満たす領域としての不等式解領域表示４ｍ内に、整数解グリッド表示４ｎを表示する（ステップＳ４０５）。
【０１０８】
そして、ＣＰＵ２は、入力された複数の不等式を満たす変数の範囲が閉区間であるか否かを判別し（ステップＳ４０６）、閉区間でないと判別された場合には（ステップＳ４０６；ＮＯ）、複数の不等式を満たす解が存在しない旨のエラー表示を行い（ステップＳ４０７）、ステップＳ４１６に移行する。また、閉区間であると判別された場合には（ステップＳ４０６；ＹＥＳ）、ＣＰＵ２は、図１０（Ｂ）に示すような検証整数解入力領域４ｒに対する（ｘ，ｙ）座標値の入力を受け付け、（ｘ，ｙ）座標値が入力されると（ステップＳ４０８）、入力された（ｘ，ｙ）座標値に対応する座標を、図１０（Ｃ）に示すような整数解対応ポインタ表示４ｓを表示する（ステップＳ４０９）。
【０１０９】
更に、ＣＰＵ２は、入力された（ｘ，ｙ）座標値が、複数不等式を満たすか否か、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置するか否かを判別し（ステップＳ４１０）、複数不等式を満たす、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置すると判別された場合には（ステップＳ４１０；ＹＥＳ；図１１（Ｂ））、整数解対応ポインタ表示４ｓの表示色を、不等式を満たすことを示す色として予め設定された表示色に変更し（ステップＳ４１１）、図１１（Ｂ）に示すように、整数解検証結果表示４ｔとして、不等式の条件を満たす旨のメッセージ表示を行う（ステップＳ４１２）。
【０１１０】
また、入力された（ｘ，ｙ）座標値が複数不等式を満たさない、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置しないと判別された場合には（ステップＳ４１０；ＮＯ；図１０（Ｃ））、整数解対応ポインタ表示４ｓの表示色を、不等式を満たさないことを示す色として予め設定された表示色に変更し（ステップＳ４１４）、図１０（Ｃ）に示すように、整数解検証結果表示４ｔとして、不等式の条件を満たさない旨のメッセージ表示を行う（ステップＳ４１５）。
【０１１１】
ＣＰＵ２は、ステップＳ４１２またはステップＳ４１５の終了後、入力部３を介して座標検証処理の再実行が指示されたか否かを判別し（ステップＳ４１３）、指示されたと判別された場合には（ステップＳ４１３；ＹＥＳ）、再度ステップＳ４０８に移行し、指示されていないと判別された場合には（ステップＳ４１３；ＮＯ）、次いで、入力した不等式を他の不等式に変更する指示が入力されたか否かを判別する（ステップＳ４１６）。そして、変更する指示が入力されたと判別された場合には（ステップＳ４１６；ＹＥＳ）ＣＰＵ２は、再度ステップＳ４０２に移行し、変更する指示が入力されていないと判別された場合には（ステップＳ４１６；ＮＯ）、更に、その他の処理の実行指示が入力されたか否かを判別する（ステップＳ４１７）。そして、入力されたと判別された場合には（ステップＳ４１７；ＹＥＳ）、その他の処理を実行し、入力されていないと判別された場合には（ステップＳ４１７；ＮＯ）、一連の座標検証処理を終了する。
【０１１２】
以下、図１０及び図１１を参照して、図９に示す座標検証処理が実行された際の表示部４の表示画面の表示例について説明する。
【０１１３】
図１０（Ａ）に示す整数解グラフ表示画面４ｉでは、図９に示すステップＳ４０１〜ステップＳ４０５の処理に基づいて、図６（Ｂ）と同様のグラフ中に、全ての整数解に対応する整数解グリッド表示４ｎ，４ｎ，・・・・が表示されている。このような表示状態で、座標検証実行を指示する入力がなされると、図１０（Ｂ）に示すように、検証整数解入力領域４ｒに対する座標値入力を受け付け、図１０（Ｃ）に示すように、検証整数解入力領域４ｒに入力された座標値（６，１）に対応する整数解対応ポインタ表示４ｓを表示する。
【０１１４】
そして、図１０（Ｃ）に示すように、整数解対応ポインタ表示４ｓに対応する座標値が入力された複数の不等式を満たさない、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置しない場合には、不等式を満たさないことを示す色として予め設定された表示色（図中では黒色）で整数解対応ポインタ表示４ｓを表示するとともに、整数解検証結果表示４ｔとして「不等式を満たしません」の表示を行う。
【０１１５】
また、図１１（Ａ）に示すように、検証整数解入力領域４ｒに座標値（４，２）が入力された場合には、整数解対応ポインタ表示４ｓが入力された複数の不等式を満たす、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置するため、図１１（Ｂ）に示すように、座標値（４，２）に対応する整数解対応ポインタ表示４ｓを、不等式を満たすことを示す色として予め設定された表示色（図中では白色）で整数解対応ポインタ表示４ｓを表示するとともに、整数解検証結果表示４ｔとして「不等式を満たします」の表示を行う。
【０１１６】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、座標検証処理処理（図９参照）において、入力部３を介してグラフ描画実行指示のキーが入力されると、図１０（Ａ）に示すような整数解グラフ表示画面４ｉを表示して、複数の不等式を満たす領域としての不等式解領域表示４ｍ内に、整数解グリッド表示４ｎを表示する。そして、ＣＰＵ２は、図１０（Ｂ）に示すように、検証整数解入力領域４ｒに（ｘ，ｙ）座標値が入力されると、入力された（ｘ，ｙ）座標値に対応する座標を、図１０（Ｃ）に示すような整数解対応ポインタ表示４ｓによって表示する。更に、ＣＰＵ２は、入力された（ｘ，ｙ）座標値が、複数不等式を満たす、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置すると判別された場合には、整数解対応ポインタ表示４ｓの表示色を、不等式を満たすことを示す色として予め設定された表示色に変更し、図１１（Ｂ）に示すように、整数解検証結果表示４ｔとして、不等式の条件を満たす旨のメッセージ表示を行う。また、入力された（ｘ，ｙ）座標値が複数不等式を満たさない、すなわち、整数解対応ポインタ表示４ｓが不等式解領域表示４ｍ内に位置しないと判別された場合には、整数解対応ポインタ表示４ｓの表示色を、不等式を満たさないことを示す色として予め設定された表示色に変更し、図１０（Ｃ）に示すように、整数解検証結果表示４ｔとして、不等式の条件を満たさない旨のメッセージ表示を行う。
【０１１７】
したがって、検証整数解入力領域４ｒに入力した任意の座標値が、複数の不等式を満足するか否かを容易に判別して、整数解対応ポインタ表示４ｓの表示色や、整数解検証結果表示４ｔによって視覚的に確認することができるため、不等式と任意の座標値の関係について様々な考察を行うことが可能となり、不等式処理装置１の使い勝手を向上させることができる。
【０１１８】
（第５の実施の形態）
図１２〜図１５を参照して本発明の第５の実施の形態における不等式処理装置１について説明する。
【０１１９】
なお、本第５の実施の形態における不等式処理装置１の構成は、前記第１の実施の形態における不等式処理装置１と同様であるので、構成の図示及び詳細な説明を省略し、以下、本第５の実施の形態における不等式処理装置１によって実行される座標検証処理について説明することとする。
【０１２０】
図１２及び図１３は、本実施の形態における不等式処理装置１によって実行される複数座標検証処理を示すフローチャートであり、図１４は、図１２及び図１３に示す複数座標検証処理において複数の座標値を入力した場合の表示例を示す図であり、図１５は、複数の座標値に対応してグラフ上に示されたプロットをトレースする場合の表示例を示す図である。
【０１２１】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により不等式の複数座標値検証モードが選択されると（ステップＳ５０１）、ＣＰＵ２は、ＲＯＭ７から所定のプログラムを読み出して、表示駆動回路５を介して表示部４に不等式入力画面を表示させ、入力部３を介しての不等式入力を受け付ける（ステップＳ５０２）。そして、ＣＰＵ２は、入力部３の確定キーの操作により不等式の入力が終了したか否かを判別し（ステップＳ５０３）、終了していないと判別された場合は（ステップＳ５０３；ＮＯ）、再度ステップＳ５０２に移行する。
【０１２２】
また、不等式の入力が終了したと判別され（ステップＳ５０３；ＹＥＳ）、更に、入力部３を介してグラフ描画実行指示のキーが入力されると（ステップＳ５０４）、図１４（Ａ）に示すような整数解グラフ表示画面４ｉを表示して、複数の不等式を満たす領域としての不等式解領域表示４ｍ内に、整数解グリッド表示４ｎを表示する（ステップＳ５０５）。
【０１２３】
そして、ＣＰＵ２は、入力された複数の不等式を満たす変数の範囲が閉区間であるか否かを判別し（ステップＳ５０６）、閉区間でないと判別された場合には（ステップＳ５０６；ＮＯ）、複数の不等式を満たす解が存在しない旨のエラー表示を行い（ステップＳ５０７）、ステップＳ４１６に移行する。また、閉区間であると判別された場合には（ステップＳ５０６；ＹＥＳ）、ＣＰＵ２は、図１４（Ｂ）に示すような複数検証整数解入力領域４ｕに対する（ｘ，ｙ）座標値の入力を受け付け、（ｘ，ｙ）座標値が入力されると（ステップＳ５０８）、入力された（ｘ，ｙ）座標値をＲＡＭ６内に確保する（ステップＳ５０９）。
【０１２４】
そして、ＣＰＵ２は、入力部３を介して全ての（ｘ，ｙ）座標値の入力の終了を示す指示が入力されたか否かを判別し（ステップＳ５１０）、入力されていないと判別された場合には（ステップＳ５１０；ＮＯ）、再度ステップＳ５０８に移行し、入力されたと判別された場合には（ステップＳ５１０；ＹＥＳ）、入力部３の演算実行キーの入力に従って（ステップＳ５１１）、入力された（ｘ，ｙ）座標値をＲＡＭ６から一つ読み出す（ステップＳ５１２）。次いで、ＣＰＵ２は、当該読み出された（ｘ，ｙ）座標値が、複数不等式を満たすか否かを判別し（ステップＳ５１３）、複数不等式を満たすと判別された場合には（ステップＳ５１３；ＹＥＳ）、当該読み出された（ｘ，ｙ）座標値を示す整数解対応ポインタ表示４ｓを、不等式を満たすことを示す色として予め設定された表示色で表示し（ステップＳ５１４）、図１４（Ｃ）に示すように、複数整数解検証結果表示４ｖ内に、不等式を満たす座標として（ｘ，ｙ）座標値を表示する（ステップＳ５１５）。
【０１２５】
また、入力された（ｘ，ｙ）座標値が複数不等式を満たさないと判別された場合には（ステップＳ５１３；ＮＯ）、当該読み出された（ｘ，ｙ）座標値を示す整数解対応ポインタ表示４ｓを、不等式を満たさないことを示す色として予め設定された表示色で表示し（ステップＳ５１６）、図１４（Ｃ）に示すように、複数整数解検証結果表示４ｖ内に、不等式を満たさない座標として（ｘ，ｙ）座標値を表示する（ステップＳ５１７）。
【０１２６】
ＣＰＵ２は、ステップＳ５１５またはステップＳ５１７の終了後、ステップＳ５０８において入力された全ての（ｘ，ｙ）座標値を、整数解対応ポインタ表示４ｓによってプロット表示したか否かを判別し（ステップＳ５１８）、全てプロット表示していないと判別された場合には（ステップＳ５１８；ＮＯ）、再度ステップＳ５１２に移行する。また、全てプロット表示したと判別された場合には（ステップＳ５１８；ＹＥＳ）、ＣＰＵ２は、更に、入力部３を介してトレース実行の指示が入力されたか否かを判別し（ステップＳ５１９）、入力されていないと判別された場合には（ステップＳ５１９；ＮＯ）、ステップＳ５２８に移行する。
【０１２７】
また、トレース実行の指示が入力されたと判別された場合には（ステップＳ５１９；ＹＥＳ）、ＣＰＵ２は、図１５（Ａ）に示すように１番目の入力座標値を示す整数解対応ポインタ表示４ｓとしてのプロット表示上に、トレースポインタ表示４ｐを表示し（ステップＳ５２０）、複数整数解検証結果表示４ｖ内の該当座標値を反転表示する（ステップＳ５２１）。
【０１２８】
更に、ＣＰＵ２は、入力部３の左右移動キーの操作によって、左右移動の指示が入力されたか否かを判別し（ステップＳ５２２）、入力されていないと判別された場合には（ステップＳ５２２；ＮＯ）、ステップＳ５２７に移行する。また、左右移動の指示が入力されたと判別された場合には（ステップＳ５２２；ＹＥＳ）、ＣＰＵ２は、直前に表示されていたトレースポインタ表示４ｐの表示を消去し（ステップＳ５２３）、複数整数解検証結果表示４ｖ内の反転表示を通常の表示に復帰させる（ステップＳ５２４）。更に、ＣＰＵ２は、ステップＳ５２３において消去されたトレースポインタ表示４ｐによって示される座標値から、左右移動キーの操作に対応して定まるｎ番目の入力座標値を示す整数解対応ポインタ表示４ｓとしてのプロット表示上に、トレースポインタ表示４ｐを表示し（ステップＳ５２５）、複数整数解検証結果表示４ｖ内の該当座標値を反転表示する（ステップＳ５２６）。
【０１２９】
次いで、ＣＰＵ２は、トレース実行処理の終了指示が入力されたか否かを判別し（ステップＳ５２７）、入力されていないと判別された場合には（ステップＳ５２７；ＮＯ）、再度ステップＳ５２２に移行し、入力されたと判別された場合には（ステップＳ５２７；ＹＥＳ）、更に、その他の処理の実行指示が入力されたか否かを判別する（ステップＳ５２８）。そして、入力されたと判別された場合には（ステップＳ５２８；ＹＥＳ）、その他の処理を実行し、入力されていないと判別された場合には（ステップＳ５２８；ＮＯ）、一連の複数座標検証処理を終了する。
【０１３０】
以下、図１４及び図１５を参照して、図１２及び図１３に示す複数座標検証処理が実行された際の表示部４の表示画面の表示例について説明する。
【０１３１】
図１４（Ａ）に示す整数解グラフ表示画面４ｉでは、図１２に示すステップＳ５０１〜ステップＳ５０５の処理に基づいて、図６（Ｂ）と同様のグラフ中に、全ての整数解に対応する整数解グリッド表示４ｎ，４ｎ，・・・・が表示されている。このような表示状態で、複数座標検証実行を指示する入力がなされると、図１４（Ｂ）に示すように、複数検証整数解入力領域４ｕに対する座標値入力を受け付け、図１４（Ｃ）に示すように、複数検証整数解入力領域４ｕに入力された全ての座標値（１，０），（３，１），（２，５），（４，４），（６，１）に対応する複数の整数解対応ポインタ表示４ｓを表示する。
【０１３２】
そして、図１４（Ｃ）に示すように、整数解対応ポインタ表示４ｓに対応する座標値が入力された複数の不等式を満たす場合、すなわち、不等式解領域表示４ｍ内に位置する整数解対応ポインタ表示４ｓに対しては、不等式を満たすことを示す色として予め設定された表示色（図中では白色）で表示するとともに、このような整数解対応ポインタ表示４ｓに対応する座標値は、複数整数解検証結果表示４ｖ内の「不等式を満たす」の欄に表示する。図１４（Ｃ）に示す例では、座標値（１，０），（３，１）は、入力された複数の不等式を満たすため、複数整数解検証結果表示４ｖ内の上方の「不等式を満たす」の欄に表示されている。
【０１３３】
また、図１４（Ｃ）に示すように、整数解対応ポインタ表示４ｓに対応する座標値が入力された複数の不等式を満たさない場合、すなわち、不等式解領域表示４ｍ内に位置しない整数解対応ポインタ表示４ｓに対しては、不等式を満たさないことを示す色として予め設定された表示色（図中では黒色）で表示するとともに、このような整数解対応ポインタ表示４ｓに対応する座標値は、複数整数解検証結果表示４ｖ内の「不等式を満たさない」の欄に表示する。図１４（Ｃ）に示す例では、座標値（２，５），（４，４），（６，１）は、入力された複数の不等式を満たさないため、複数整数解検証結果表示４ｖ内の下方の「不等式を満たさない」の欄に表示されている。
【０１３４】
更に、図１４（Ｃ）に示すような表示状態で、図１３に示すステップＳ５１９において、トレース実行の指示が入力されたと判別されると、図１５（Ａ）に示すように、一番目に入力された座標値（１，０）に対応する整数解対応ポインタ表示４ｓの代わりにトレースポインタ表示４ｐが表示されるとともに、複数整数解検証結果表示４ｖ内の座標値（１，０）は反転表示される。図１５（Ａ）に示す例では、座標値（１，０）は、入力された複数の不等式を満たすため、トレースポインタ表示４ｐは、不等式を満たすことを示す色として予め設定された表示色（図中では白色）で表示されている。
【０１３５】
また、図１５（Ａ）に示すような表示状態で、入力部３の左右移動キーの操作によりトレースポインタ表示４ｐの移動が指示されると、当該左右移動キー操作に応じた位置の、例えば、座標値（２，５）に対応する整数解対応ポインタ表示４ｓの代わりにトレースポインタ表示４ｐが表示されるとともに、複数整数解検証結果表示４ｖ内の座標値（２、５）は反転表示される。図１５（Ｂ）に示す例では、座標値（２，５）は、入力された複数の不等式を満たさないため、トレースポインタ表示４ｐは、不等式を満たさないことを示す色として予め設定された表示色（図中では黒色）で表示されている。
【０１３６】
なお、複数整数解検証結果表示４ｖ内の座標値の表示色を、トレースポインタ表示４ｐと同一の表示色で表示することとしてもよい。
【０１３７】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、複数座標検証処理処理（図１２及び図１３参照）において、入力部３を介してグラフ描画実行指示のキーが入力されると、図１４（Ａ）に示すような整数解グラフ表示画面４ｉを表示して、複数の不等式を満たす領域としての不等式解領域表示４ｍ内に、整数解グリッド表示４ｎを表示する。そして、ＣＰＵ２は、検証整数解入力領域４ｒに（ｘ，ｙ）座標値が入力されると、入力された（ｘ，ｙ）座標値をＲＡＭ６内に確保する。更に、ＣＰＵ２は、入力部３の演算実行キーの入力に従って、入力された（ｘ，ｙ）座標値をＲＡＭ６から一つ読み出し、当該読み出された（ｘ，ｙ）座標値が、複数不等式を満たすと判別された場合には、当該読み出された（ｘ，ｙ）座標値を示す整数解対応ポインタ表示４ｓを、不等式を満たすことを示す色として予め設定された表示色で表示し、図１４（Ｃ）に示すように、複数整数解検証結果表示４ｖ内に、不等式を満たす座標として（ｘ，ｙ）座標値を表示する。また、入力された（ｘ，ｙ）座標値が複数不等式を満たさないと判別された場合には、当該読み出された（ｘ，ｙ）座標値を示す整数解対応ポインタ表示４ｓを、不等式を満たさないことを示す色として予め設定された表示色で表示し、図１４（Ｃ）に示すように、複数整数解検証結果表示４ｖ内に、不等式を満たさない座標として（ｘ，ｙ）座標値を表示する。
【０１３８】
また、ＣＰＵ２は、トレース実行の指示が入力されると、図１５（Ａ）に示すように１番目の入力座標値を示す整数解グリッド表示４ｎとしてのプロット表示上に、トレースポインタ表示４ｐを表示し、複数整数解検証結果表示４ｖ内の該当座標値を反転表示する。更に、ＣＰＵ２は、入力部３の左右移動キーの操作によって、左右移動の指示が入力されると、消去されたトレースポインタ表示４ｐによって示される座標値から、左右移動キーの操作に対応して定まるｎ番目の入力座標値を示す整数解グリッド表示４ｎとしてのプロット表示上に、トレースポインタ表示４ｐを表示し、複数整数解検証結果表示４ｖ内の該当座標値を反転表示する。
【０１３９】
したがって、複数検証整数解入力領域４ｕに入力した任意の複数の座標値が、複数の不等式を満足するか否かを容易に判別して、それぞれの座標値に対応する整数解対応ポインタ表示４ｓの表示色や、複数整数解検証結果表示４ｖ内の表示によって視覚的に確認することができるため、複数の不等式と各座標値の関係について様々な考察を行うことが可能となり、不等式処理装置１の使い勝手を向上させることができる。
【０１４０】
また、任意の座標値に対応する整数解対応ポインタ表示４ｓを選択して、トレースポインタ表示４ｐによって識別表示するとともに、当該トレースポインタ表示４ｐに対応して複数整数解検証結果表示４ｖ内に表示される整数解を反転表示によって識別表示させることができるため、任意の複数の座標値について一つ一つの座標値毎に様々な検討を行うことができ、更に、不等式処理装置１の使い勝手を向上させることができる。
【０１４１】
（第６の実施の形態）
次に、図１６〜図１９を参照して本発明の第６の実施の形態における不等式処理装置１について説明する。
【０１４２】
なお、本第６の実施の形態における不等式処理装置１の構成は、前記第１の実施の形態における不等式処理装置１と同様であるので、構成の図示及び詳細な説明を省略し、以下、本第６の実施の形態における不等式処理装置１によって実行される絶対値不等式演算処理について説明することとする。
【０１４３】
図１６及び図１７は、本実施の形態における不等式処理装置１によって実行される絶対値不等式演算処理を示すフローチャートであり、図１８及び図１９は、図１６及び図１７に示す絶対値不等式演算処理における各段階の表示例を示す図である。
【０１４４】
不等式処理装置１は、入力部３を介して各種メニュー選択を行うことができるプログラムをＲＯＭ７内に格納しており、入力部３のキー操作により絶対値不等式演算モードが選択されると（ステップＳ６０１）、ＣＰＵ２は、ＲＯＭ７から所定のプログラムを読み出して、表示駆動回路５を介して表示部４に不等式入力画面４ａを表示させ、入力部３を介しての不等式入力を受け付ける（ステップＳ６０２；図１８（Ａ）参照）。そして、ＣＰＵ２は、入力部３の確定キーの操作により不等式の入力が終了したか否かを判別し（ステップＳ６０３）、終了していないと判別された場合は（ステップＳ６０３；ＮＯ）、再度ステップＳ６０２に移行する。
【０１４５】
また、不等式の入力が終了したと判別されると（ステップＳ６０３；ＹＥＳ）、入力された不等式をＲＡＭ６内に確保し、その後、図１８（Ｂ）に示すようなグラフ表示画面４ｌを表示して、Ｙ軸表示４ｊ及びＸ軸表示４ｋにより表される座標に、入力された不等式を示すグラフを描画する（ステップＳ６０４；図１８（Ａ）のｇ１０）。この時描画されるグラフは、入力された不等式をそのまま表すグラフであり、絶対値を含む不等式が入力されている場合は、絶対値を含む式を示すグラフが描画される。
【０１４６】
そして、入力部３から絶対値展開命令Ｍ１（図１８（Ｃ）参照）が入力されると（ステップＳ６０５；ＹＥＳ）、ＣＰＵ２は、ＲＡＭ６に記憶されている入力された不等式を読み出し、まず、この不等式のタイプが｜ＡＸ＋Ｂ｜＜Ｃまたは√（ＡＸ＋Ｂ）2＜Ｃのタイプであるか否かを判別する（ステップＳ６０６）。入力された不等式のタイプが何れのタイプにも該当しない場合は（ステップＳ６０６；ＮＯ）、他の処理へ移行する。
【０１４７】
入力された不等式のタイプが｜ＡＸ＋Ｂ｜＜Ｃまたは√（ＡＸ＋Ｂ）2＜Ｃである場合は（ステップＳ６０６；ＹＥＳ）、更に入力された不等式の右辺の数値の正負を判断する（ステップＳ６０７；Ｃ≧０）。右辺の数値Ｃが負の数である場合、即ちＣ≧０でない場合は（ステップＳ６０７；ＮＯ）、この不等式は実数の範囲で解を持たないので、表示部４に解がない旨の表示“ＮＯ ＳＯＬＵＴＩＯＮ”を行う（ステップＳ６０８；図示せず）。
【０１４８】
右辺の数値が０以上である場合、即ち、Ｃ≧０である場合は（ステップＳ６０７；ＹＥＳ）、入力された不等式に含まれる絶対値を外した不等式「ＡＸ＋Ｂ＜Ｃ ａｎｄ ＡＸ＋Ｂ＞−Ｃ」に展開し、ＲＡＭ６内に格納するとともに、図１８（Ｃ）に示すように表示部４に表示させる（ステップＳ６０９）。
ここで、展開された不等式「ＡＸ＋Ｂ＜Ｃ ａｎｄ ＡＸ＋Ｂ＞−Ｃ」には、不等式ｅ１「ＡＸ＋Ｂ＜Ｃ」と不等式ｅ２「ＡＸ＋Ｂ＞−Ｃ」とが含まれており、この不等式ｅ１及びｅ２は「ａｎｄ」条件が設定される。
【０１４９】
次にＣＰＵ２は、展開グラフｇ２０を描画する（ステップＳ６１０；図１８（Ｃ）のｇ２０）。展開グラフとは、展開された式に含まれる各不等式ｅ１「ＡＸ＋Ｂ＜Ｃ」及びｅ２「ＡＸ＋Ｂ＞−Ｃ」を示すグラフであり、Ｙ＝ＡＸ＋Ｂを示すグラフｇ２１，Ｙ＝Ｃを示すグラフｇ２２，Ｙ＝−Ｃを示すグラフｇ２３の３つのグラフにより構成される。ＣＰＵ２は、Ｙ＝ＡＸ＋Ｂ，Ｙ＝Ｃ，Ｙ＝−Ｃの各式を生成してＲＡＭ６に記憶するとともに、Ｙ軸表示４ｊとＸ軸表示４ｋとからなる座標上に上記３つのグラフｇ２１，ｇ２２，ｇ２３を描画する。
【０１５０】
その後、ＣＰＵ２は、入力部３から不等式演算命令Ｍ２が入力されると、展開された式を解の範囲を示す形に変形して解く（ステップＳ６１１）。即ち、ＣＰＵ２は、展開された式に含まれる不等式ｅ１「ＡＸ＋Ｂ＜Ｃ」と不等式ｅ２「ＡＸ＋Ｂ＞−Ｃ」とをそれぞれ式変形し、この各式ｅ１，ｅ２がそれぞれ「Ｘ＜（Ｃ−Ｂ）／Ａ」、「Ｘ＜（−Ｃ−Ｂ）／Ａ」の形になるまで式変形を繰り返し行う。各式ｅ１，ｅ２がそれぞれ「Ｘ＜（Ｃ−Ｂ）／Ａ」、「Ｘ＜（−Ｃ−Ｂ）／Ａ」の形になった時点で（ステップＳ６１２；ＹＥＳ）、ステップＳ６１３へ移行する。各式ｅ１，ｅ２が「Ｘ＜（Ｃ−Ｂ）／Ａ」、「Ｘ＜（−Ｃ−Ｂ）／Ａ」の形に変形されない時点では（ステップＳ６１２；ＮＯ）、式変形を続行する。
【０１５１】
式変形が終了し、展開された式が「Ｘ＜（Ｃ−Ｂ）／Ａ ａｎｄ Ｘ＜（−Ｃ−Ｂ）／Ａ」の形に変形された場合は、この式変形後の式に含まれる不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」と不等式ｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」とを表示部４に表示する（図１９（Ａ）参照）とともに、この二つの不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」とｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」とをＲＡＭ６に記憶する。更にこの二つの不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」とｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」とを示す数直線グラフｇ３０を表示する（ステップＳ６１３；図１９（Ａ）参照）。
【０１５２】
数直線グラフｇ３０には、数直線ｇ３１に対して、端点マークｇ３２，ｇ３２が表示されるとともに、この端点マークｇ３２，ｇ３２からそれぞれ、左方に伸ばした直線により示される範囲表示ｇ３５と、右方に伸ばした直線により示される範囲表示ｇ３５が表示され、さらに各端点マークｇ３２，ｇ３２の真下には、解の範囲の端点の数値を示す端点数値表示ｇ３３，ｇ３４が表示される。この例では、入力された不等式に含まれる不等号が「＜」または「＞」のタイプであるので、端点マークを「○」（白抜きのマーク）で表しているが、入力された不等式に含まれる不等号が「≦」または「≧」のタイプの場合は、端点マークを「●」（内部を塗りつぶしたマーク）で表してもよい。
【０１５３】
その後、入力部３からａｎｄ結合命令Ｍ３（図１９（Ｂ）参照）が入力されると（ステップＳ６１４；ＹＥＳ）、ＣＰＵ２はＲＡＭから不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」を読み出し、さらにこの各式ｅ３，ｅ４が「ａｎｄ」の関係であるか否かを判断する（ステップＳ６１５）。即ち、この二つの式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」に重複範囲があるか否かを判断する。
【０１５４】
二つの式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」に重複範囲がある場合は、「ａｎｄ」の関係であるとして（ステップＳ６１５；ＹＥＳ）、この２式をａｎｄ結合することにより解の領域（結合解）を生成する。ここでａｎｄ結合とは、複数の解の範囲を同時に満たす（重複する）領域を定義する。即ち、ＣＰＵ２は、不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」をａｎｄ結合すると、結合解ｅ５「（−Ｃ−Ｂ）／Ａ＜Ｘ＜（Ｃ−Ｂ）／Ａ」を生成し、この結合解に基づく解の領域をＲＡＭ６に記憶するともに、表示部４に表示する（ステップＳ６１６；図１９（Ｂ）参照）。
【０１５５】
更に、ＣＰＵ２は、表示されている数直線グラフｇ３０の範囲表示ｇ３５の重複した部分を、背景の色や表示パターンと異ならせて識別可能に表示する（ステップＳ６１７；図１９（Ｂ）のｇ３６）。
【０１５６】
その後、ＣＰＵ２は、二つの不等式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」を同時に満たす解の領域（結合解）ｅ５「（−Ｃ−Ｂ）／Ａ＜Ｘ＜（Ｃ−Ｂ）／Ａ」に含まれる整数解を算出し、算出した整数解をＲＡＭ６に記憶する（ステップＳ６１８）。そして、ＣＰＵ２は、算出した整数解をＲＡＭ６から読み出して（ステップＳ６１９）、表示部６に表示させる（ステップＳ６２０；図１９（Ｃ）のｅ６）。
【０１５７】
ステップＳ６１４において入力部３からａｎｄ結合命令Ｍ３が入力されなかった場合や、ステップＳ６１５において二つの式ｅ３「Ｘ＜（Ｃ−Ｂ）／Ａ」及びｅ４「Ｘ＜（−Ｃ−Ｂ）／Ａ」に重複範囲がなく「ａｎｄ」の関係がないと判断された場合は、その他の処理へ移行する。
【０１５８】
ステップＳ６０１からステップＳ６２０の処理が終了した時点で、ＣＰＵ２は、入力部３の操作により絶対値不等式演算モードの終了が指示されたか否かを判別し（ステップＳ６２１）、終了が指示されていないと判別された場合には（ステップＳ６２１；ＮＯ）、再度ステップＳ６０２へ移行し、終了が指示されたと判別された場合には（ステップＳ６２１；ＹＥＳ）、一連の絶対値不等式演算処理を終了する。
【０１５９】
以下、図１８及び図１９を参照して、図１６及び図１７に示す絶対値不等式演算処理が実行された際の各段階における表示部４の表示画面の表示例について説明する。
【０１６０】
図１８（Ａ）に示す不等式入力画面４ａでは、不等式入力領域４ｂに絶対値を含む不等式「｜２Ｘ＋１｜＜５」が入力され、表示されている。不等式の入力が終了すると、図１８（Ｂ）に示すように、Ｙ軸表示４ｊ及びＸ軸表示４ｋからなる座標が表示されたグラフ表示画面４ｌへ表示を切り替え、この座標内に、入力された絶対値を含む不等式「｜２Ｘ＋１｜＜５」のグラフｇ１０が描画される。この段階で表示されるグラフｇ１０は、「Ｙ＝｜２Ｘ＋１｜」を示すグラフｇ１１と「Ｙ＝５」を示すグラフｇ１２とから成る。
【０１６１】
図１８（Ｂ）に示すように入力された絶対値を含む不等式を示すグラフｇ１０が表示された状態で、入力部３から「ａｂｓＥｘｐａｎｄ（｜２Ｘ＋１｜＜５）」として、入力された不等式「｜２Ｘ＋１｜＜５」に対する絶対値展開命令Ｍ１が入力されると、この不等式のタイプが識別される。この例の場合は、入力された不等式のタイプが「｜ＡＸ＋Ｂ｜＜Ｃ」のタイプであり（Ａ＝２、Ｂ＝１、Ｃ＝５）、さらにＣ≧０なので、入力された不等式は「ＡＸ＋Ｂ＜Ｃ ａｎｄ ＡＸ＋Ｂ＞−Ｃ」の形に展開される。即ち、「２Ｘ＋１＜５ ａｎｄ ２Ｘ＋１＞−５」と展開されて、図１８（Ｃ）に示すように表示される。
【０１６２】
図１８（Ｃ）において表示されているように、展開された式には不等式ｅ１「２Ｘ＋１＜５」及び不等式ｅ２「２Ｘ＋１＞−５」とが含まれており、表示画面右側には、不等式ｅ１「２Ｘ＋１＜５」に対する式番号である［１］、及び不等式ｅ２「２Ｘ＋１＞−５」に対する式番号である［２］が付されて表示されている。
【０１６３】
図１８（Ｃ）では、更に、不等式ｅ１及びｅ２を示す展開グラフｇ２０が描画されている。この例の場合は、展開グラフｇ２０は「Ｙ＝２Ｘ＋１」を示すグラフｇ２１、「Ｙ＝５」を示すグラフｇ２２、及び「Ｙ＝−５」を示すグラフｇ２３から成る。
【０１６４】
この段階で、図１９（Ａ）に示すように不等式演算命令Ｍ２が入力されると、図１６のステップＳ６１１の処理により、不等式ｅ１「２Ｘ＋１＜５」及び不等式ｅ２「２Ｘ＋１＞−５」の解がそれぞれ求められ、各式がそれぞれ「Ｘ＜（Ｃ−Ｂ）／Ａ」、「Ｘ＞（−Ｃ−Ｂ）／Ａ」の形に変形され、変形後の式が表示されるとともに、数直線グラフｇ３０が表示される。この例の場合は、不等式ｅ１「２Ｘ＋１＜５」及び不等式ｅ２「２Ｘ＋１＞−５」は、それぞれ解の範囲ｅ３「Ｘ＜２」及び解の範囲ｅ４「Ｘ＞−３」に変形されて表示されるとともに、数直線グラフｇ３０にその解の範囲が表される。また、解の範囲ｅ３「Ｘ＜２」を示す式番号［８］及び解の範囲ｅ３「Ｘ＞−３」を示す式番号［９］が各解の範囲ｅ３，ｅ４に付されて表示されている。
【０１６５】
また、図１９（Ａ）に示す数直線グラフｇ３０には、数直線ｇ３１に対して、端点マークｇ３２，ｇ３２が表示されるとともに、この端点マークｇ３２，ｇ３２からそれぞれ、左方に伸ばした直線で表される解の範囲ｅ３「Ｘ＜２」を示す範囲表示ｇ３５と、右方に伸ばした直線で表される解の範囲ｅ４「Ｘ＞−３」を示す範囲表示ｇ３５が表示され、さらに各端点マークｇ３２，ｇ３２の真下には、解の範囲の端点の数値を示す端点数値表示ｇ３３，ｇ３４が表示される。この例の場合は、左側の端点数値表示ｇ３３には「−３」、右側の端点数値表示ｇ３４には「２」が表示される。
【０１６６】
図１９（Ａ）に示す表示状態で、入力部３から「ａｎｄＣｏｎｎｅｃｔ（ｅｑｎ（８），ｅｑｎ（９））」として、式番号［８］の式と式番号［９］の式とをａｎｄ結合させるためのａｎｄ結合命令Ｍ３が入力されると、式番号［８］により示される解の範囲ｅ３と式番号［９］により示される解の範囲ｅ４とがＲＡＭ６から読み出され、解の範囲ｅ３と解の範囲ｅ４とに重複する範囲があるか否かが判断される。この例の場合は、解の範囲ｅ３と解の範囲ｅ４との重複する範囲がａｎｄ結合されて、結合解ｅ５「−３＜Ｘ＜２」を得ると共に、その解の領域が図１９（Ｂ）に示すように表示される。
【０１６７】
更に図１９（Ｂ）では、数直線グラフｇ３０の範囲表示ｇ３５，ｇ３５の互いに重なる範囲、即ち、結合解ｅ５「−３＜Ｘ＜２」に対応する解の領域ｇ３６が表示されている。領域ｇ３６は、背景の表示と異なる色または表示パターンで表示される。
【０１６８】
その後、図１９（Ｃ）に示すように、結合解ｅ５に含まれる整数解ｅ６「−２，−１，０，１」が算出されて表示される。
【０１６９】
以上説明したように、本実施の形態における不等式処理装置１によれば、ＣＰＵ２は、絶対値不等式演算処理（図１６及び図１７参照）において、入力部３を介して、図１８（Ａ）に示すように絶対値を含む不等式が入力されると、グラフ表示画面４ｌに表示を切り替え、図１８（Ｂ）に示すように入力された絶対値を含む不等式を示すグラフｇ１０を描画し、更に入力部３を介して絶対値展開命令Ｍ１が入力されると、入力された不等式のタイプを確認して解を算出できるか否かを判別し、その後、入力された不等式を絶対値を外した不等式に展開して図１８（Ｃ）に示すように表示する。更に、この展開した不等式に含まれる各不等式ｅ１及びｅ２から展開グラフｇ２０を描画する。
【０１７０】
そして、ＣＰＵ２は、展開した不等式に含まれる各不等式ｅ１及びｅ２をそれぞれ解いて、解の範囲ｅ３及びｅ４を算出し、算出された解の範囲ｅ３及びｅ４を式で表示するとともに、図１９（Ａ）に示すように数直線グラフｇ３０に表示する。更に入力部３を介してａｎｄ結合命令Ｍ３が入力されると、ＣＰＵ２は、算出された解の範囲ｅ３及びｅ４の重複する範囲を求め、重複する範囲がある場合は、解の範囲ｅ３及びｅ４をａｎｄ結合して、結合解ｅ５を生成し、この解に基づく解の領域を図１９（Ｂ）に示すように表示する。更に、表示されている数直線グラフｇ３０に重複範囲表示ｇ３６を表示する。その後、ＣＰＵ２は、結合解ｅ５に含まれる整数解ｅ６を算出し、算出された整数解ｅ６を図１９（Ｃ）に示すように表示する。
【０１７１】
したがって、絶対値を含む不等式が入力された場合は、入力された不等式を絶対値を外した不等式に展開して、展開後の各不等式ｅ１，ｅ２を表示し、更に各不等式ｅ１，ｅ２の解の範囲ｅ３，ｅ４を算出して表示することができるので、絶対値を含む不等式の解法を学習する者の理解を助けることが可能となる。
【０１７２】
また、複数の不等式の解の範囲ｅ３，e４を数直線グラフｇ３０に表示し、更に複数の不等式の解の範囲ｅ３，ｅ４の重複する範囲を結合して結合解ｅ５を生成し、数直線グラフｇ３０上においては対応する解の領域として識別可能に表示するので、複数の不等式を同時に満足する解の範囲を視覚的に容易に確認することができる。この際、複数の不等式を満足する各解の範囲ｅ３，ｅ４や結合解ｅ５は、式による表示と数直線による表示との双方で表示されるので、使用者は視覚的な観点と式処理的な観点との両面から、複数の不等式を同時に扱う問題を理解することが可能となる。
【０１７３】
さらに、入力された不等式のグラフｇ１０、展開グラフｇ２０、または数直線グラフｇ３０の描画、及び、不等式の展開、式変形の過程、解の範囲ｅ３，ｅ４、結合解ｅ５等の各種表示は段階的に行われるので、絶対値を含む不等式を解くための各段階的な解法を式、処理的な観点及び視覚的な観点の両面から明確に把握することが可能となり、不等式の学習を効率よく行うことが可能となる。
【０１７４】
なお、本第６の実施の形態では、絶対値を含む不等式を１次式とし、不等号を「＜」として説明したが、絶対値の中の式を２次以上の式や、多項式、非線形代数まで広げた式として、様々なパターンの不等式に適用してもよく、また不等号を「＜」の他、「＞」、「≦」、または「≧」としてもよい。この際、入力された不等式のパターンによって、絶対値を外して展開した後の式は、二つ以上の式になる場合もあるが、二つ以上の式である場合に、解の範囲のａｎｄ結合や数直線表示等を適用することが考えられる。
【０１７５】
【発明の効果】
請求項１記載の発明によれば、不等式の解の範囲を容易に確認することができるため、数学の問題や技術的な問題等を扱う場合に、有効な不等式処理装置を提供することができる。
【０１７６】
請求項１記載の発明によれば、さらに、不等式を満足する整数解を容易に確認することができるため、数学の問題や、技術的な問題等の自然数に関する問題を扱う場合に、有効な不等式処理装置を提供することができる。
【０１７８】
請求項２記載の発明によれば、不等式を満足する整数解の個数を容易に確認することができるため、数学の問題や、技術的な問題等の自然数に関する問題を扱う場合に、その問題の解となり得るパターンの数を容易に確認することができる。
【０１７９】
請求項３記載の発明によれば、不等式を満足する整数解を、グラフ表示中にプロット表示することができるため、整数解の個数やそれぞれの整数解の物理的意味等の不等式の整数解に関する様々な情報を視覚的に確認しやすくすることができる。
【０１８０】
請求項４記載の発明によれば、請求項３記載の発明の効果に加えて、具体的な整数解の値を視覚的に確認することができるため、整数解に関するその他の情報と合わせて考察することにより、不等式についてより多面的に理解することが可能となる。
【０１８１】
請求項５記載の発明によれば、請求項３記載の発明の効果に加えて、複数の整数解があるような場合に、任意の整数解に対応するプロット表示を選択して識別表示するとともに、当該プロット表示に対応する整数解の具体的な値を表示させることができるため、任意の整数解について一つ一つの整数解毎に様々な検討を行うことができ、更に、不等式処理装置の使い勝手を向上させることができる。
【０１８２】
請求項６記載の発明によれば、入力した任意の座標値が、所定の不等式を満足するか否かを容易に判別して視覚的に確認することができるため、不等式と整数解の関係について様々な考察を行うことが可能となり、不等式処理装置の使い勝手を向上させることができる。
【０１８３】
請求項７記載の発明によれば、少なくとも２つ以上の不等式について、それぞれ満足する解の範囲を容易に確認することができるとともに、それぞれの解の範囲を満足する領域も容易に確認することができるため、数学の問題や、技術的な問題等において複数の不等式を扱う場合に有効な不等式処理装置を提供することができる。
【０１８４】
請求項７記載の発明によれば、さらに、不等式に含まれる絶対値を外して展開した複数の不等式の各々について解の範囲を容易に確認でき、また、それぞれの解の範囲を満足する領域を容易に確認することが可能であるので、絶対値を含む不等式を扱う場合にその解法を段階的に確認することが可能な不等式処理装置を提供することができる。
【０１８５】
請求項８記載の発明によれば、請求項７の発明の効果に加えて、絶対値を含む不等式のグラフと展開された不等式のグラフとを容易に確認することができるので、複数の不等式の解の範囲やそのそれぞれの解の範囲を満足する領域を算出する過程において、不等式の解析をより多面的に行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態における不等式処理装置１の構成を示すブロック図である。
【図２】第１の実施の形態における不等式処理装置１によって実行される整数解表示処理を示すフローチャートである。
【図３】図２に示す整数解表示処理において整数解表示を行う不等式を入力する不等式入力画面４ａを示す表示例である。
【図４】図２に示す整数解表示処理において整数解表示を行う不等式を入力する不等式入力画面４ａを示す表示例の変形例である。
【図５】第２の実施の形態における不等式処理装置１によって実行される整数解グラフ表示処理を示すフローチャートである。
【図６】図５に示す整数解グラフ表示処理において整数解表示を行う不等式を入力する不等式入力画面４ｅ（図６（Ａ））及び整数解のグラフ表示を行う整数解グラフ表示画面４ｉ（図６（Ｂ））を示す表示例である。
【図７】第３の実施の形態における不等式処理装置１によって実行される整数解トレース表示処理を示すフローチャートである。
【図８】図７に示す整数解トレース表示処理において整数解のグラフ表示中でトレースポインタが移動する様子を示す表示例である。
【図９】第４の実施の形態における不等式処理装置１によって実行される座標検証処理を示すフローチャートである。
【図１０】図８に示す座標検証処理において不等式を満たさない座標値を入力した場合の表示例を示す図である。
【図１１】図８に示す座標検証処理において不等式を満たす座標値を入力した場合の表示例を示す図である。
【図１２】第５の実施の形態における不等式処理装置１によって実行される複数座標検証処理を示すフローチャート（その１）である。
【図１３】第５の実施の形態における不等式処理装置１によって実行される複数座標検証処理を示すフローチャート（その２）である。
【図１４】図１２及び図１３に示す複数座標検証処理において複数の座標値を入力した場合の表示例を示す図である。
【図１５】複数の座標値に対応してグラフ上に示されたプロットをトレースする場合の表示例を示す図である。
【図１６】第６の実施の形態における不等式処理装置１によって実行される絶対値不等式演算処理を示すフローチャート（その１）である。
【図１７】第６の実施の形態における不等式処理装置１によって実行される絶対値不等式演算処理を示すフローチャート（その２）である。
【図１８】図１６及び図１７に示す絶対値不等式演算処理における各段階の表示例を示す図（その１）である。
【図１９】図１６及び図１７に示す絶対値不等式演算処理における各段階の表示例を示す図（その２）である。
【図２０】従来のグラフ関数電卓によって不等式を処理する場合の、グラフ表示の設定及びグラフ表示の例を示す図である。
【符号の説明】
１ 不等式処理装置
２ ＣＰＵ
３ 入力部
４ 表示部
５ 表示駆動回路
６ ＲＡＭ
７ ＲＯＭ
８ 記憶装置
９ 記憶媒体
４ａ 不等式入力画面
４ｂ 不等式入力領域
４ｃ 整数解表示
４ｄ 整数解個数表示
４ｅ 不等式入力画面
４ｆ 左辺表示領域
４ｇ 不等号表示領域
４ｈ 右辺入力領域
４ｉ 整数解グラフ表示画面
４ｊ Ｙ軸表示
４ｋ Ｘ軸表示
４ｌ グラフ表示画面
４ｍ 不等式解領域表示
４ｎ 整数解グリッド表示
４ｏ 整数解表示
４ｐ トレースポインタ表示
４ｑ ポインタ座標表示
４ｒ 検証整数解入力領域
４ｓ 整数解対応ポインタ表示
４ｔ 整数解検証結果表示
４ｕ 複数検証整数解入力領域
４ｖ 複数整数解検証結果表示
４ｗ グラフ表示設定画面
４ｘ 設定項目表示領域
４ｙ 設定値選択領域
４ｚ グリッド表示
ｇ１０ 絶対値を含む不等式のグラフ
ｇ２０ 展開グラフ
ｇ３０ 数直線グラフ
ｇ３１ 数直線
ｇ３２ 端点マーク
ｇ３３ 端点数値表示
ｇ３４ 端点数値表示
ｇ３５ 範囲表示
ｇ３６ 重複範囲表示
ｅ１ 不等式
ｅ２ 不等式
ｅ３ 解の範囲
ｅ４ 解の範囲
ｅ５ 解の領域（結合解）
ｅ６ 整数解
Ｍ１ 絶対値展開命令
Ｍ２ 不等式演算命令
Ｍ３ ａｎｄ結合命令[0001]
BACKGROUND OF THE INVENTION
The present invention relates to inequality processing, and more particularly, to an inequality processing apparatus and a storage medium that display integer solutions and solution ranges that satisfy the inequality in various forms.
[0002]
[Prior art]
Conventionally, a graph scientific calculator having a graph creation / display function has been used for teaching and technical calculation by engineers. The graph scientific calculator incorporates various function calculation programs, and can create and display graphs based on input mathematical formulas. In the conventional graph scientific calculator, when processing inequalities, in addition to displaying solutions using mathematical formulas, the graph display setting screen 4w as shown in FIG. The integer solution graph display screen 4i as shown in FIG.
[0003]
That is, on the graph display setting screen 4w, a setting value is selected or input in the setting value selection area 4y for each of various setting items displayed in the setting item display area 4x. In the example shown in FIG. 20A, “On” for instructing to display a grid (lattice point) is set for the setting item “Grid” displayed in reverse video.
[0004]
Then, according to the operation of the graph display execution key, as shown in FIG. 20B, the coordinate system configured by the Y-axis display 4j and the X-axis display 4k is changed to the coordinate system based on the setting contents on the graph display setting screen 4w. The inequality solution area display 4m indicating an area satisfying a plurality of inequalities is displayed in a color different from the coordinate background, for example. In the example shown in FIG. 20B, a grid display 4z indicating a grid point whose coordinates are integer values is displayed based on the fact that “Grid” is set to “On”.
[0005]
[Problems to be solved by the invention]
When processing inequalities in mathematical problems or technical problems, it is often necessary to find an integer solution that satisfies the inequalities. However, in the conventional inequality processing, it was possible to display coordinates corresponding to the integer solution by the grid display 4z, but it was not possible to display for clearly indicating the coordinates satisfying the inequality. In addition, the integer solution corresponding to the coordinates satisfying the inequality cannot be displayed or the number of integer solutions cannot be displayed, so it can be used to solve mathematical problems and technical problems in the field of education. There were many inconveniences.
[0006]
On the other hand, when inequality processing is performed on a mathematical problem or a technical problem, it is often necessary to obtain a solution range that satisfies the inequality. In the field of education, after obtaining a range of a solution satisfying the inequality by formula transformation, the range of the solution is represented on a number line and expressed so as to be visually clear, and the inequality is learned. In particular, when finding a range of solutions that simultaneously satisfy a plurality of inequalities, it is possible to easily understand the overlapping ranges visually by expressing the range of each solution on a number line. However, in the conventional inequality processing, the range of solutions satisfying the inequality cannot be displayed on the number line, and in this respect too, in order to solve mathematical problems and technical problems in the field of education. There were many inconveniences in using.
[0007]
Therefore, the first problem of the present invention is to enable various displays relating to integer solutions of inequalities, and to clearly indicate coordinates corresponding to integer solutions or to display arbitrary coordinates in a graph display showing a region satisfying the inequalities. It is an object to provide an inequality processing device and a storage medium that can perform a display for easily visually confirming whether or not the inequality satisfies an inequality.
[0008]
In addition, the second problem of the present invention is that it is possible to perform various displays for easily understanding the inequality processing process from both a visual viewpoint and a formula processing viewpoint, and for understanding various inequality solutions. In order to be useful, it is to provide an inequality processing apparatus and a storage medium that can display a processing process of an inequality, a range of a solution, and the like by a graph or a number line.
[0009]
[Means for Solving the Problems]
The invention according to claim 1 is a calculation unit that calculates a range of a solution that satisfies the inequality; a display control unit that displays the range of the solution calculated by the calculation unit; The calculation means further comprises an integer solution calculation means for calculating an integer solution included in a solution range that satisfies the inequality, and the display control means calculates the integer solution calculated by the integer solution calculation means. Display It is characterized by that.
[0018]
Claim 2 The described invention includes an integer solution calculating unit that calculates an integer solution that satisfies the inequality, and a display control unit that displays the number of integer solutions calculated by the integer solution calculating unit.
[0021]
Claim 3 The described invention includes an integer solution calculating means for calculating an integer solution satisfying the inequality, a graph display control means for displaying a region satisfying the inequality in a graph, and an area satisfying the inequality displayed by the graph display control means. And a plot display control unit that plots and displays coordinates corresponding to the integer solution calculated by the integer solution calculating unit.
[0024]
Claims 4 Like the claimed invention, the claims 3 In the described inequality processing apparatus, it is effective to further include integer solution display control means (CPU 2 in FIG. 1; S209 in FIG. 5) for displaying the integer solution calculated by the integer solution calculating means.
[0026]
Claims 5 The described invention is claimed. 3 In the described inequality processing apparatus, the selection means for selecting an arbitrary plot display and the plot display selected by the selection means are selected from the plot displays displayed by the plot display control means. And an integer solution display control means for displaying an integer solution corresponding to the coordinates of the selected plot display.
[0029]
Claim 6 The described invention includes a graph display control means for displaying a region satisfying the inequality in a graph, an input means for inputting an arbitrary coordinate value, and a plot display for plotting coordinates corresponding to the coordinate value input by the input means. It is characterized by comprising control means and determination result display control means for determining whether the coordinate value input by the input means satisfies the inequality and displaying the determination result.
[0035]
Claims 7 Invention described The calculation means for calculating the range of solutions satisfying the inequality, the display control means for displaying the range of solutions calculated by the calculation means, and the calculation means satisfy each of at least two or more inequalities. It further comprises region display control means for calculating a range of solutions and displaying a region satisfying each of the calculated ranges of the solutions, and the calculation unit is configured to display the inequality when the inequality is an inequality including an absolute value. It is developed into a plurality of inequalities with absolute values removed from the inequalities, and a range of solutions satisfying the plurality of inequalities is calculated. .
[0037]
Further claims 8 The described invention is claimed. 7 The inequality processing apparatus described above is further characterized by further comprising graph display control means for displaying the inequality graph including the absolute value and the developed inequality graph.
[0052]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the inequality processing apparatus according to the present invention will be described in detail with reference to FIGS.
[0053]
(First embodiment)
With reference to FIGS. 1-3, the inequality processing apparatus 1 in the 1st Embodiment of this invention is demonstrated.
[0054]
First, the configuration will be described.
FIG. 1 is a block diagram showing a configuration of an inequality processing apparatus 1 according to the first embodiment of the present invention. In FIG. 1, an inequality processing device 1 includes a CPU (Central Processing Unit) 2, an input unit 3, a display unit 4, a display drive circuit 5, a RAM (Random Access Memory) 6, a ROM (Read Only Memory) 7, and a storage device. 8 and a storage medium 9.
[0055]
The CPU 2 reads out a predetermined program from the ROM 7 or the storage device 8 based on an instruction input via the input unit 3, temporarily stores it in the RAM 6, executes various processes based on the program, and executes the various processes of the inequality processing device 1. Centralized control of each part. That is, the CPU 2 executes various processes based on the read predetermined program, stores the processing results in the work area in the RAM 6, and causes the display unit 4 to display the processing results. In addition, based on an instruction input via the input unit 3, the processing result is stored in the storage medium 9 via the storage device 8.
[0056]
In addition, in the integer solution display process (see FIG. 2), which will be described later, the CPU 2 calculates a plurality of inequalities input to the inequality input area 4b, and a variable that satisfies the plurality of inequalities based on the calculated solutions. The minimum integer value of x in the range of x is secured in the RAM 6. Then, when the integer value secured in the RAM 6 is x, the CPU 2 determines whether there is a variable y that satisfies a plurality of inequalities, and a set of the integer value x and the integer value y satisfies a plurality of inequalities. Is determined, the set of the integer value x and the integer value y is secured in the RAM 6 as a solution, the value of y is updated, and the same processing is repeated.
[0057]
If the CPU 2 determines that the set of the integer value x and the integer value y does not satisfy a plurality of inequalities, the CPU 2 increments and updates the value of x, and the updated value of x is When it is determined that the integer value x is not out of the range satisfying the plurality of inequalities, that is, the updated integer value x may be an integer solution of the plurality of inequalities, the process proceeds to step S108 again and a similar integer solution is obtained. Make a decision. Further, when the CPU 2 determines that the updated value x is out of the range satisfying the plurality of inequalities, that is, it is determined that there is no integer solution having an integer value x equal to or greater than the updated integer value x. Then, an integer solution of a plurality of inequalities obtained by sequentially securing the integer value x and the integer value y is read from the RAM 6, and the integer solution display 4c is displayed in the inequality input screen 4a.
[0058]
The input unit 3 includes a keyboard composed of numeric input keys, up / down / left / right movement keys, various function keys, and the like, and outputs a pressed signal of the pressed key to the CPU 2. In addition, the input unit 3 may include a mouse or a tablet that is a pointing device (Pointing Device), or a touch panel integrated with the display unit 4 may be input using a dedicated input pen. Also good.
[0059]
The display unit 4 is configured by an LCD or the like, and performs various displays based on the drive signal input from the display drive circuit 5. The display drive circuit 5 generates a drive signal based on the display data input from the CPU 2 and performs display control of the display unit 4.
[0060]
The RAM 6 has a work area for temporarily storing designated application programs, input instructions, input data, processing results, and the like.
[0061]
The ROM 7 stores a basic program corresponding to the inequality processing device 1. That is, it stores basic programs that do not need to be rewritten, such as an initial display menu program, various function calculation programs, and an integer solution display processing program described later, which are executed when the power of the inequality processing device 1 is turned on.
[0062]
The storage device 8 includes a storage medium 9 that stores programs, data, and the like, and the storage medium 9 is configured by a magnetic or optical storage medium or a semiconductor memory. The storage medium 9 is fixedly attached to the storage device 8 or is detachably mounted. The storage medium 9 is processed by various processing programs and processing programs corresponding to the inequality processing device 1. Store the data.
[0063]
Further, the program, data, and the like stored in the storage medium 9 may be configured to be received and stored from other devices connected via a communication line or the like, and further connected via a communication line or the like. A storage device including the storage medium 9 may be provided on the other device side, and a program, data, and the like stored in the storage medium 9 may be used via a communication line.
[0064]
Next, the operation will be described.
FIG. 2 is a flowchart showing an integer solution display process executed by the inequality processing apparatus 1 according to the present embodiment. FIG. 3 shows an inequality for inputting an inequality for displaying an integer solution in the integer solution display process shown in FIG. It is a display example which shows the input screen 4a.
[0065]
The inequality processing device 1 stores a program capable of selecting various menus via the input unit 3 in the ROM 7, and when the inequality integer solution display mode is selected by a key operation of the input unit 3 (step In step S101), the CPU 2 reads a predetermined program from the ROM 7 and causes the display unit 4 to display an inequality input screen 4a as shown in FIG. Then, the CPU 2 receives an inequality input for the inequality input area 4b, and displays the input inequality in the inequality input area 4b (step S102).
[0066]
Next, the CPU 2 determines whether or not the input of the inequality is ended by operating the confirmation key of the input unit 3 (step S103). If it is determined that the input is not ended (step S103; NO), the step is again performed. If it is determined that the process has been completed (step S103; YES), it is further determined whether or not the range of variables that satisfy the plurality of input inequalities is a closed interval (step S104).
[0067]
If it is determined that it is not a closed section (step S104; NO), the CPU 2 displays an error message indicating that there is no solution that satisfies a plurality of inequalities (step S105), and proceeds to step S116. On the other hand, if it is determined that it is a closed section (step S104; YES), the CPU 2 calculates an inequality and calculates a plurality of inequalities input to the inequality input area 4b (step S106). Based on the calculated solution, the minimum integer value of x in the range of the variable x satisfying the plurality of inequalities is secured in the RAM 6 (step S107).
[0068]
Then, when the integer value secured in the RAM 6 is x, the CPU 2 determines whether there is a variable y that satisfies a plurality of inequalities (step S108), and the set of the integer value x and the integer value y includes a plurality of inequalities. It is determined whether or not the condition is satisfied (step S109). If it is determined that it is satisfied (step S109; YES), the CPU 2 secures the set of the integer value x and the integer value y in the RAM 6 as a solution (step S110), and updates the value of y (step S111). Then, the process proceeds to step S108 again.
[0069]
If it is determined that the set of integer value x and integer value y does not satisfy a plurality of inequalities (step S109; NO), the value of x is incremented and updated (step S112). It is determined whether or not the value of x is outside the range that satisfies the plurality of inequalities (step S113). If it is determined that there is a possibility that the updated integer value x is an integer solution of the plurality of inequalities (step S113; NO), the CPU 2 proceeds to step S108 again. The same integer solution is determined. On the other hand, if it is determined that there is no integer solution that is out of range, that is, an integer value x equal to or greater than the updated integer value x (step S113; YES), the CPU 2 is sequentially secured in step S110. The integer solution of a plurality of inequalities by the set of the integer value x and the integer value y is read from the RAM 6 (step S114), and the integer solution display 4c is displayed in the inequality input screen 4a (step S115).
[0070]
When the process of step S105 or step S115 is completed, the CPU 2 determines whether or not the end of the inequality integer solution display mode is instructed by the operation of the input unit 3 (step S116), and determines that the end is not instructed. If it is determined (step S116; NO), the process proceeds to step S102 again. If it is determined that the end is instructed (step S116; YES), the series of integer solution display processing ends.
[0071]
A display example of the display screen of the display unit 4 when the integer solution display process shown in FIG. 2 is executed will be described below with reference to FIGS.
[0072]
In the inequality input screen 4a shown in FIG. 3A, two inequalities “2 / 3X>Y> X-3” and “Y> 0” are input to the inequality input area 4b. With respect to the input inequality, in step S104 in FIG. 2, it is determined that the range of the variable that satisfies the plurality of input inequality is a closed interval, and the processing of the inequality calculation after step S106 is executed. As shown in FIG. 3B, an integer solution display 4c is displayed. In this case, instead of displaying all integer solutions by the integer solution display 4c, as shown in FIG. 4, the number of integer solutions may be displayed by the integer solution number display 4d.
[0073]
As described above, according to the inequality processing apparatus 1 in the present embodiment, the CPU 2 calculates solutions of a plurality of inequalities input to the inequality input area 4b in the integer solution display process (see FIG. 2). Based on the calculated solution, the minimum integer value of x in the range of the variable x satisfying the plurality of inequalities is secured in the RAM 6. Then, when the integer value secured in the RAM 6 is x, the CPU 2 determines whether there is a variable y that satisfies a plurality of inequalities, and a set of the integer value x and the integer value y satisfies a plurality of inequalities. Is determined, the set of the integer value x and the integer value y is secured in the RAM 6 as a solution, the value of y is updated, and the same processing is repeated.
[0074]
If the CPU 2 determines that the set of the integer value x and the integer value y does not satisfy a plurality of inequalities, the CPU 2 increments and updates the value of x, and the updated value of x is When it is determined that the integer value x is not out of the range satisfying the plurality of inequalities, that is, the updated integer value x may be an integer solution of the plurality of inequalities, the process proceeds to step S108 again and a similar integer solution is obtained. Make a decision. Further, when the CPU 2 determines that the updated value x is out of the range satisfying the plurality of inequalities, that is, it is determined that there is no integer solution having an integer value x equal to or greater than the updated integer value x. Then, an integer solution of a plurality of inequalities obtained by sequentially securing the integer value x and the integer value y is read from the RAM 6, and the integer solution display 4c is displayed in the inequality input screen 4a.
[0075]
Therefore, since it is possible to easily check the number of integer solutions and integer solutions that satisfy multiple inequalities, the problem can be solved when dealing with problems related to natural numbers such as mathematical problems and technical problems. It is possible to provide an inequality processing apparatus 1 that can easily confirm a numerical value or a combination of numerical values and the number of patterns.
[0076]
(Second Embodiment)
The inequality processing apparatus 1 in the second embodiment of the present invention will be described with reference to FIGS.
[0077]
Since the configuration of the inequality processing apparatus 1 in the second embodiment is the same as that of the inequality processing apparatus 1 in the first embodiment, the illustration and detailed description of the configuration are omitted. The integer solution graph display process executed by the inequality processing apparatus 1 in the second embodiment will be described.
[0078]
FIG. 5 is a flowchart showing an integer solution graph display process executed by the inequality processing apparatus 1 in the present embodiment, and FIG. 6 inputs an inequality for displaying an integer solution in the integer solution graph display process shown in FIG. It is a display example which shows the inequality input screen 4e (FIG. 6 (A)) to perform and the integer solution graph display screen 4i (FIG. 6 (B)) which performs the graph display of an integer solution.
[0079]
The inequality processing apparatus 1 stores a program capable of selecting various menus via the input unit 3 in the ROM 7, and when the inequality integer solution graph display mode is selected by a key operation of the input unit 3 ( In step S201), the CPU 2 reads a predetermined program from the ROM 7 and causes the display unit 4 to display the inequality input screen 4e as shown in FIG. Then, the CPU 2 accepts selection of an inequality sign in the inequality sign display area 4g corresponding to the left side display area 4f and inequality input to the right side input area 4h, displays the selected inequality sign in the inequality sign display area 4g, and inputs the inequality. Is displayed in the right side input area 4h (step S202).
[0080]
Next, the CPU 2 is instructed to execute inequality graph creation by operating the confirmation key of the input unit 3 (step S203), and further, when a key input for instructing integer solution grid display is made (step S204), the input is made. It is determined whether or not the variable range satisfying the plurality of inequalities is a closed interval (step S205).
[0081]
If it is determined that the current section is a closed section (step S205; YES), the CPU 2 calculates an inequality and calculates a plurality of inequalities input on the inequality input screen 4e (step 206). Based on the calculated solution, an integer solution satisfying the plurality of inequalities is secured in the RAM 6 by the same processing as the step S107 to step S113 of the integer solution display processing shown in FIG. 2 (step S207).
[0082]
Next, the CPU 2 causes the display unit 4 to display the integer solution graph display screen 4i as shown in FIG. 6B via the display drive circuit 5, and the inequality solution area displayed on the integer solution graph display screen 4i. An integer solution grid display 4n indicating coordinates corresponding to the integer solution secured in the RAM 6 in step S207 is displayed in the display 4m (step S208). At the same time, the CPU 2 reads the integer solution of the multiple inequalities secured in step S207 from the RAM 6, and displays the integer solution display 4o in the integer solution graph display screen 4i (step S209).
[0083]
Then, the CPU 2 determines whether or not re-execution of the integer solution graph display process is instructed via the input unit 3 (step S210). If it is determined that the instruction is instructed (step S210; YES), the CPU 2 again. The process proceeds to step S202, and if it is determined that no instruction is given (step S210; NO), the series of integer solution graph display processing is terminated.
[0084]
If it is determined in step S205 that the range of variables that satisfy the plurality of input inequalities is not a closed section (step S205; NO), the CPU 2 indicates that there is no solution that satisfies the plurality of inequalities. Display is performed (step S211), and it is further determined whether or not an instruction for other mode processing is input via the input unit 3 (step S212). When it is determined that the input has been made (step S212; YES), the CPU 2 proceeds to the process of the other mode in which the instruction is input, and when it is determined that the input has not been made (step S212; NO). Then, the process proceeds to step S202 again.
[0085]
Hereinafter, a display example of the display screen of the display unit 4 when the integer solution graph display process shown in FIG. 5 is executed will be described with reference to FIG.
[0086]
In the inequality input screen 4e shown in FIG. 6A, the left side of the inequality is displayed in the left side display area 4f by the combination of the dependent variable Y and the number (1, 2,...) Indicating the number of the formula. ing. An inequality sign can be selected and input in the inequality sign display area 4g, and a numerical value or a mathematical expression including the independent variable X can be input in the right side input area 4h. Then, as in the example shown in FIG. 6A, the execution of the graph is instructed in the state where three formulas “Y1> X-3”, “Y2 <2 / 3X”, and “Y3 ≧ 0” are input. When key input is performed, a graph as shown in FIG. 6B is displayed.
[0087]
In the integer solution graph display screen 4i shown in FIG. 6B, “Y1> X-3”, “Y2 <2 / 3X”, “Y3” are added to the coordinate system constituted by the Y-axis display 4j and the X-axis display 4k. The inequality solution area display 4m is displayed in a color different from the background of the coordinates as an area satisfying the three expressions ≧ 0 ”. In step S208, integer solution grid displays 4n, 4n,... Corresponding to all integer solutions are displayed, and in step S209, an integer solution display 4o is displayed.
[0088]
As described above, according to the inequality processing apparatus 1 in the present embodiment, the CPU 2 calculates solutions of a plurality of inequalities input on the inequality input screen 4e in the integer solution graph display process (see FIG. 5). Based on the calculated solution, an integer solution that satisfies the plurality of inequalities is secured in the RAM 6. Then, the CPU 2 displays the integer solution graph display screen 4i as shown in FIG. 6B on the display unit 4 via the display drive circuit 5, and the inequality solution area displayed on the integer solution graph display screen 4i. An integer solution grid display 4n indicating coordinates corresponding to the integer solution secured in the RAM 6 is displayed in the display 4m. At the same time, the CPU 2 reads the secured integer solution of the plural inequalities from the RAM 6 and displays the integer solution display 4o in the integer solution graph display screen 4i.
[0089]
Therefore, since the integer solution satisfying the inequality can be displayed by the integer solution grid display 4n in the inequality solution area display 4m of the integer solution graph display screen 4i, the number of integer solutions and the physical meaning of each integer solution are displayed. Various information related to integer solutions of inequality such as can be easily confirmed visually. Moreover, since the value of a specific integer solution can be visually confirmed by the integer solution display 4o together with the inequality solution area display 4m, the inequality is more multifaceted by considering it together with other information related to the integer solution. Can be understood.
[0090]
(Third embodiment)
An inequality processing apparatus 1 according to the third embodiment of the present invention will be described with reference to FIGS.
[0091]
The configuration of the inequality processing apparatus 1 in the third embodiment is the same as that of the inequality processing apparatus 1 in the first embodiment. Therefore, the illustration and detailed description of the configuration are omitted. An integer solution trace display process executed by the inequality processing apparatus 1 in the third embodiment will be described.
[0092]
FIG. 7 is a flowchart showing the integer solution trace display process executed by the inequality processing apparatus 1 according to the present embodiment. FIG. 8 shows the trace during the integer solution graph display in the integer solution trace display process shown in FIG. It is a display example which shows a mode that a pointer moves.
[0093]
The inequality processing device 1 stores a program capable of selecting various menus via the input unit 3 in the ROM 7, and when the inequality integer solution trace display mode is selected by a key operation of the input unit 3 ( In step S301), the CPU 2 performs processing similar to that in steps S202 to S208, step S211 and step S212 of the integer solution graph display processing shown in FIG. 5 as shown in FIG. 8A in the integer solution graph display screen 4i. A simple graph is displayed (steps S302 to S310).
[0094]
In the display state as shown in FIG. 8A, the CPU 2 determines whether or not a trace execution instruction has been input via the input unit 3 (step S311). (Step S311; NO), if other processing is performed and it is determined that the input is made (Step S311; YES), the nth (n is a positive integer less than or equal to the number of integer solutions) integer solution grid display 4n The trace pointer display 4p is displayed at the position (step S321), and the coordinate value of the nth integer solution grid display 4n corresponding to the trace pointer display 4p is displayed as the pointer coordinate display 4q (step S313).
[0095]
Further, the CPU 2 determines whether or not a right movement instruction is input via the input unit 3 (step S314). If it is determined that the instruction is input (step S314; YES), the (n + 1) th integer is determined. The trace pointer display 4p is moved and displayed on the solution grid display 4n (step S315), and the coordinate value of the (n + 1) th integer solution grid display 4n corresponding to the trace pointer display 4p is displayed as the pointer coordinate display 4q. (Step S316).
[0096]
When it is determined that the right movement instruction is not input (step S314; NO), the CPU 2 further determines whether or not the left movement instruction is input via the input unit 3 (step S317). ) If it is determined that it has been input (step S317; YES), the trace pointer display 4p is moved and displayed on the (n-1) th integer solution grid display 4n (step S318), and this trace pointer is displayed. The coordinate value of the (n-1) th integer solution grid display 4n corresponding to the display 4p is displayed as the pointer coordinate display 4q (step S319).
[0097]
After step S316, step S319, or when it is determined in step S317 that the left movement instruction has not been input (step S317; NO), the CPU 2 receives an integer solution trace display process end instruction. If it is determined that the input has not been made (step S320; NO), the process proceeds to step S314 again. If it is determined that the input has been made (step S320; YES) ), A series of integer solution trace display processing is terminated.
[0098]
Hereinafter, a display example of the display screen of the display unit 4 when the integer solution trace display process shown in FIG. 7 is executed will be described with reference to FIG.
[0099]
On the integer solution graph display screen 4i shown in FIG. 8A, integers corresponding to all integer solutions in the same graph as in FIG. 6B based on the processing in steps S301 to S310 shown in FIG. Solution grid displays 4n, 4n,... Are displayed. When an input for instructing trace execution is made in such a display state, one of a plurality of integer solution grid displays 4n, 4n,... Is displayed as a trace pointer as shown in FIG. The coordinate value corresponding to the integer solution grid display 4n changed to the trace pointer display 4p is displayed as the pointer coordinate display 4q. In the example shown in FIG. 8B, the pointer coordinate display 4q is (X, Y) = (1) corresponding to the trace pointer display 4p displayed at the coordinate whose X coordinate is 1 on the X axis display 4k. , 0) is displayed.
[0100]
In the display state as shown in FIG. 8B, when a right movement is instructed by the right movement key of the input unit 3, the trace pointer display 4p displays the next integer solution grid as shown in FIG. 8C. While moving to the display 4n, the pointer coordinate display 4q is changed to a coordinate value corresponding to the integer solution grid display 4n of the movement destination. In the example shown in FIG. 8C, the pointer coordinate display 4q is (X, Y) = (2, 1) corresponding to the trace pointer display 4p displayed at the coordinates where X = 2 and Y = 1. Is displayed.
[0101]
As described above, according to the inequality processing apparatus 1 in the present embodiment, the CPU 2 in the integer solution trace display process (see FIG. 7), as shown in FIG. 8A in the integer solution graph display screen 4i. When a trace execution instruction is input via the input unit 3 after a simple graph display, the trace is performed at the position of the nth integer solution grid display 4n (n is a positive integer equal to or less than the number of integer solutions). The pointer display 4p is displayed, and the coordinate value of the nth integer solution grid display 4n corresponding to the trace pointer display 4p is displayed as the pointer coordinate display 4q. Further, when a right or left movement instruction is input through the input unit 3, the CPU 2 moves the trace pointer display 4p to the (n + 1) th or (n-1) th integer solution grid display 4n. The coordinate value of the (n + 1) th or (n-1) th integer solution grid display 4n corresponding to the trace pointer display 4p is displayed as the pointer coordinate display 4q.
[0102]
Therefore, since the integer solution satisfying the inequality can be displayed by the integer solution grid display 4n in the inequality solution area display 4m of the integer solution graph display screen 4i, the number of integer solutions and the physical meaning of each integer solution are displayed. Various information related to integer solutions of inequality such as can be easily confirmed visually. Further, when there are a plurality of integer solutions, the integer solution grid display 4n corresponding to an arbitrary integer solution is selected and displayed by the trace pointer display 4p, and the integer solution corresponding to the trace pointer display 4p is displayed. Can be displayed by the pointer coordinate display 4q, so that various examinations can be performed for each integer solution for any integer solution, and the usability of the inequality processing apparatus 1 is improved. Can be made.
[0103]
(Fourth embodiment)
An inequality processing apparatus 1 according to a fourth embodiment of the present invention will be described with reference to FIGS.
[0104]
The configuration of the inequality processing apparatus 1 in the fourth embodiment is the same as that of the inequality processing apparatus 1 in the first embodiment. Therefore, the illustration and detailed description of the configuration are omitted. A coordinate verification process executed by the inequality processing apparatus 1 according to the fourth embodiment will be described.
[0105]
FIG. 9 is a flowchart showing the coordinate verification process executed by the inequality processing apparatus 1 in the present embodiment, and FIG. 10 is a table when coordinate values that do not satisfy the inequality are input in the coordinate verification process shown in FIG. FIG. 11 is a diagram illustrating a display example when coordinate values satisfying the inequality are input in the coordinate verification process illustrated in FIG. 8.
[0106]
The inequality processing device 1 stores a program capable of selecting various menus via the input unit 3 in the ROM 7, and when an inequality coordinate value verification mode is selected by a key operation of the input unit 3 (Step S1). In S401, the CPU 2 reads a predetermined program from the ROM 7, displays an inequality input screen on the display unit 4 via the display drive circuit 5, and accepts an inequality input via the input unit 3 (step S402). Then, the CPU 2 determines whether or not the input of the inequality is ended by operating the confirmation key of the input unit 3 (step S403). When it is determined that the input is not ended (step S403; NO), the step is again performed. The process proceeds to S402.
[0107]
Further, when it is determined that the input of the inequality has been completed (step S403; YES), and further, a key for executing a graph drawing instruction is input via the input unit 3 (step S404), as shown in FIG. The integer solution graph display screen 4i is displayed, and the integer solution grid display 4n is displayed in the inequality solution region display 4m as a region satisfying a plurality of inequalities (step S405).
[0108]
Then, the CPU 2 determines whether or not the range of the variable that satisfies the plurality of input inequalities is a closed section (step S406). When it is determined that the range is not a closed section (step S406; NO), An error display indicating that there is no solution satisfying the inequality is performed (step S407), and the process proceeds to step S416. If it is determined that the current section is a closed section (step S406; YES), the CPU 2 accepts input of (x, y) coordinate values for the verification integer solution input area 4r as shown in FIG. , (X, y) coordinate values are input (step S408), the coordinates corresponding to the input (x, y) coordinate values are displayed in the integer solution corresponding pointer display 4s as shown in FIG. It is displayed (step S409).
[0109]
Further, the CPU 2 determines whether or not the input (x, y) coordinate values satisfy a plurality of inequalities, that is, whether or not the integer solution corresponding pointer display 4s is positioned in the inequality solution area display 4m ( Step S410), when it is determined that a plurality of inequalities are satisfied, that is, that the integer solution corresponding pointer display 4s is located in the inequality solution area display 4m (Step S410; YES; FIG. 11B), the integer solution corresponding pointer The display color of the display 4s is changed to a display color set in advance as a color indicating that the inequality is satisfied (step S411), and as shown in FIG. 11B, the integer solution verification result display 4t is displayed as an inequality condition. A message indicating that the condition is satisfied is displayed (step S412).
[0110]
If it is determined that the input (x, y) coordinate values do not satisfy a plurality of inequalities, that is, the integer solution corresponding pointer display 4s is not located in the inequality solution area display 4m (step S410; NO; 10C), the display color of the integer solution corresponding pointer display 4s is changed to a display color set in advance as a color indicating that the inequality is not satisfied (step S414), and as shown in FIG. 10C. As the integer solution verification result display 4t, a message indicating that the inequality condition is not satisfied is displayed (step S415).
[0111]
The CPU 2 determines whether or not re-execution of the coordinate verification process is instructed via the input unit 3 after the end of step S412 or step S415 (step S413). If it is determined that the instruction has been instructed (step S413). YES), the process again proceeds to step S408, and if it is determined that no instruction has been given (step S413; NO), then it is determined whether an instruction to change the input inequality to another inequality has been input. (Step S416). When it is determined that an instruction to change is input (step S416; YES), the CPU 2 proceeds to step S402 again, and when it is determined that an instruction to change is not input (step S416; NO) Further, it is determined whether or not an instruction to execute other processing is input (step S417). If it is determined that it has been input (step S417; YES), other processing is executed. If it is determined that it has not been input (step S417; NO), a series of coordinate verification processing ends. To do.
[0112]
Hereinafter, a display example of the display screen of the display unit 4 when the coordinate verification process illustrated in FIG. 9 is executed will be described with reference to FIGS. 10 and 11.
[0113]
On the integer solution graph display screen 4i shown in FIG. 10 (A), integers corresponding to all integer solutions in the same graph as in FIG. 6 (B) based on the processing in steps S401 to S405 shown in FIG. Solution grid displays 4n, 4n,... Are displayed. When an input for instructing the execution of coordinate verification is made in such a display state, as shown in FIG. 10 (B), the coordinate value input to the verification integer solution input area 4r is accepted and as shown in FIG. 10 (C). The integer solution corresponding pointer display 4s corresponding to the coordinate value (6, 1) input to the verification integer solution input area 4r is displayed.
[0114]
Then, as shown in FIG. 10C, the coordinate values corresponding to the integer solution corresponding pointer display 4s do not satisfy the plurality of inequalities inputted, that is, the integer solution corresponding pointer display 4s is in the inequality solution area display 4m. When not positioned, the integer solution corresponding pointer display 4s is displayed in a display color (black in the figure) set in advance as a color indicating that the inequality is not satisfied, and the integer solution verification result display 4t is displayed as “Satisfy inequality. “No” is displayed.
[0115]
As shown in FIG. 11A, when the coordinate value (4, 2) is input to the verification integer solution input area 4r, the integer solution corresponding pointer display 4s satisfies the plurality of inequalities that are input. That is, since the integer solution corresponding pointer display 4s is located in the inequality solution area display 4m, as shown in FIG. 11B, the integer solution corresponding pointer display 4s corresponding to the coordinate value (4, 2) is changed to the inequality. The integer solution corresponding pointer display 4 s is displayed in a display color (white in the figure) set in advance as a color indicating that it is satisfied, and “Inequalities are satisfied” is displayed as the integer solution verification result display 4 t.
[0116]
As described above, according to the inequality processing device 1 in the present embodiment, the CPU 2 receives a graph drawing execution instruction key via the input unit 3 in the coordinate verification processing (see FIG. 9). The integer solution graph display screen 4i as shown in FIG. 10A is displayed, and the integer solution grid display 4n is displayed in the inequality solution region display 4m as a region satisfying a plurality of inequalities. Then, as shown in FIG. 10B, when the (x, y) coordinate value is input to the verification integer solution input area 4r, the CPU 2 sets the coordinates corresponding to the input (x, y) coordinate value. The integer solution corresponding pointer display 4s as shown in FIG. Further, when it is determined that the input (x, y) coordinate values satisfy a plurality of inequalities, that is, the integer solution corresponding pointer display 4s is located in the inequality solution area display 4m, the CPU 2 supports the integer solution. The display color of the pointer display 4s is changed to a display color set in advance as a color indicating that the inequality is satisfied, and as shown in FIG. 11B, the integer solution verification result display 4t satisfies the condition of the inequality. Message display. If it is determined that the input (x, y) coordinate values do not satisfy a plurality of inequalities, that is, the integer solution corresponding pointer display 4s is not located in the inequality solution area display 4m, the integer solution corresponding pointer display is performed. The display color of 4s is changed to a display color set in advance as a color indicating that the inequality is not satisfied, and as shown in FIG. 10C, the integer solution verification result display 4t does not satisfy the condition of the inequality. Message display.
[0117]
Therefore, it is easily determined whether any coordinate value input to the verification integer solution input area 4r satisfies a plurality of inequalities, and the display color of the integer solution corresponding pointer display 4s and the integer solution verification result display 4t are determined. Therefore, various considerations can be made on the relationship between the inequality and an arbitrary coordinate value, and the usability of the inequality processing apparatus 1 can be improved.
[0118]
(Fifth embodiment)
With reference to FIGS. 12-15, the inequality processing apparatus 1 in the 5th Embodiment of this invention is demonstrated.
[0119]
Note that the configuration of the inequality processing apparatus 1 in the fifth embodiment is the same as that of the inequality processing apparatus 1 in the first embodiment, and therefore the illustration and detailed description of the configuration are omitted. The coordinate verification process executed by the inequality processing apparatus 1 in the fifth embodiment will be described.
[0120]
12 and 13 are flowcharts showing the multi-coordinate verification process executed by the inequality processing apparatus 1 in the present embodiment, and FIG. 14 shows a plurality of coordinate values in the multi-coordinate verification process shown in FIGS. FIG. 15 is a diagram showing a display example when tracing a plot shown on the graph corresponding to a plurality of coordinate values.
[0121]
The inequality processing device 1 stores a program capable of performing various menu selections via the input unit 3 in the ROM 7, and when the inequality multiple coordinate value verification mode is selected by a key operation of the input unit 3 ( In step S501), the CPU 2 reads a predetermined program from the ROM 7, displays an inequality input screen on the display unit 4 via the display drive circuit 5, and accepts an inequality input via the input unit 3 (step S502). Then, the CPU 2 determines whether or not the input of the inequality is ended by operating the confirmation key of the input unit 3 (step S503). When it is determined that the input is not ended (step S503; NO), the step is performed again. The process proceeds to S502.
[0122]
Further, when it is determined that the input of the inequality has been completed (step S503; YES), and further, a key for executing a graph drawing instruction is input via the input unit 3 (step S504), as shown in FIG. The integer solution graph display screen 4i is displayed, and the integer solution grid display 4n is displayed in the inequality solution region display 4m as a region satisfying a plurality of inequalities (step S505).
[0123]
Then, the CPU 2 determines whether or not the range of the variable that satisfies the plurality of input inequalities is a closed section (step S506), and when it is determined that the range is not a closed section (step S506; NO), An error display indicating that there is no solution satisfying the inequality is performed (step S507), and the process proceeds to step S416. If it is determined that the current section is a closed section (step S506; YES), the CPU 2 inputs (x, y) coordinate values to the multiple verification integer solution input area 4u as shown in FIG. When the (x, y) coordinate value is received (step S508), the input (x, y) coordinate value is secured in the RAM 6 (step S509).
[0124]
Then, the CPU 2 determines whether or not an instruction indicating the end of the input of all (x, y) coordinate values has been input via the input unit 3 (step S510). (Step S510; NO), the process proceeds to step S508 again. When it is determined that the input has been made (step S510; YES), the input is performed according to the input of the calculation execution key of the input unit 3 (step S511). One (x, y) coordinate value is read from the RAM 6 (step S512). Next, the CPU 2 determines whether or not the read (x, y) coordinate value satisfies a plurality of inequalities (step S513). If it is determined that the plurality of inequalities are satisfied (step S513; YES) ), The integer solution corresponding pointer display 4s indicating the read (x, y) coordinate value is displayed in a display color set in advance as a color indicating that the inequality is satisfied (step S514), and FIG. (X, y) coordinate values are displayed as coordinates satisfying the inequality in the multiple integer solution verification result display 4v (step S515).
[0125]
If it is determined that the input (x, y) coordinate values do not satisfy a plurality of inequalities (step S513; NO), the integer solution corresponding pointer indicating the read (x, y) coordinate values. The display 4s is displayed in a display color set in advance as a color indicating that the inequality is not satisfied (step S516). As shown in FIG. 14C, the inequality is satisfied in the multiple integer solution verification result display 4v. The (x, y) coordinate value is displayed as a missing coordinate (step S517).
[0126]
After completion of step S515 or step S517, the CPU 2 determines whether or not all (x, y) coordinate values input in step S508 have been plotted and displayed by the integer solution corresponding pointer display 4s (step S518). When it is determined that all the plots are not displayed (step S518; NO), the process proceeds to step S512 again. If it is determined that all the plots are displayed (step S518; YES), the CPU 2 further determines whether or not a trace execution instruction is input via the input unit 3 (step S519). If it is determined that it has not been performed (step S519; NO), the process proceeds to step S528.
[0127]
If it is determined that a trace execution instruction has been input (step S519; YES), the CPU 2 displays an integer solution corresponding pointer display 4s indicating the first input coordinate value as shown in FIG. The trace pointer display 4p is displayed on the plot display (step S520), and the corresponding coordinate value in the multiple integer solution verification result display 4v is displayed in reverse (step S521).
[0128]
Further, the CPU 2 determines whether or not a left / right movement instruction has been input by operating the left / right movement key of the input unit 3 (step S522). If it is determined that the instruction has not been input (step S522; NO) ), The process proceeds to step S527. If it is determined that an instruction to move left and right is input (step S522; YES), the CPU 2 erases the display of the trace pointer display 4p displayed immediately before (step S523), and verifies a plurality of integer solutions. The reverse display in the result display 4v is returned to the normal display (step S524). Further, the CPU 2 displays a plot display as an integer solution corresponding pointer display 4s indicating the nth input coordinate value determined in accordance with the operation of the left / right movement key from the coordinate values indicated by the trace pointer display 4p erased in step S523. The trace pointer display 4p is displayed above (step S525), and the corresponding coordinate value in the multiple integer solution verification result display 4v is displayed in reverse (step S526).
[0129]
Next, the CPU 2 determines whether or not an instruction to end the trace execution process has been input (step S527). If it is determined that it has not been input (step S527; NO), the process proceeds to step S522 again. If it is determined that it has been input (step S527; YES), it is further determined whether or not an instruction to execute other processing has been input (step S528). If it is determined that it has been input (step S528; YES), other processing is executed. If it is determined that it has not been input (step S528; NO), a series of multiple coordinate verification processing is performed. finish.
[0130]
Hereinafter, a display example of the display screen of the display unit 4 when the multi-coordinate verification process illustrated in FIGS. 12 and 13 is executed will be described with reference to FIGS. 14 and 15.
[0131]
On the integer solution graph display screen 4i shown in FIG. 14 (A), integers corresponding to all integer solutions in the graph similar to FIG. 6 (B) based on the processing in steps S501 to S505 shown in FIG. Solution grid displays 4n, 4n,... Are displayed. When an input for instructing execution of multiple coordinate verification is made in such a display state, as shown in FIG. 14B, coordinate value input for the multiple verification integer solution input area 4u is accepted, and FIG. As shown, it corresponds to all coordinate values (1, 0), (3, 1), (2, 5), (4, 4), (6, 1) input to the multiple verification integer solution input area 4u. A plurality of integer solution corresponding pointer displays 4s are displayed.
[0132]
Then, as shown in FIG. 14C, when the coordinate values corresponding to the integer solution corresponding pointer display 4s satisfy a plurality of input inequalities, that is, the integer solution corresponding pointer display located in the inequality solution area display 4m. 4s is displayed in a display color (white in the figure) set in advance as a color indicating that the inequality is satisfied, and coordinate values corresponding to the integer solution corresponding pointer display 4s are a plurality of integer solutions. It is displayed in the column “satisfy inequality” in the verification result display 4v. In the example shown in FIG. 14C, the coordinate values (1, 0) and (3, 1) satisfy the plurality of input inequalities, and therefore satisfy the “inequalities” above the multiple integer solution verification result display 4v. "Is displayed in the""column.
[0133]
Further, as shown in FIG. 14C, when the coordinate values corresponding to the integer solution corresponding pointer display 4s do not satisfy a plurality of input inequalities, that is, the integer solution corresponding pointer not located in the inequality solution area display 4m. The display 4s is displayed in a display color (black in the figure) set in advance as a color indicating that the inequality is not satisfied, and there are a plurality of coordinate values corresponding to the integer solution corresponding pointer display 4s. Displayed in the column “not satisfy inequality” in the integer solution verification result display 4v. In the example shown in FIG. 14C, the coordinate values (2, 5), (4, 4), (6, 1) do not satisfy the plurality of input inequalities. Is displayed in the column “does not satisfy the inequality”.
[0134]
Further, in the display state as shown in FIG. 14C, when it is determined in step S519 shown in FIG. 13 that a trace execution instruction has been inputted, as shown in FIG. The trace pointer display 4p is displayed instead of the integer solution corresponding pointer display 4s corresponding to the coordinate value (1,0), and the coordinate value (1,0) in the multiple integer solution verification result display 4v is displayed in reverse video. Is done. In the example shown in FIG. 15A, since the coordinate value (1, 0) satisfies a plurality of input inequalities, the trace pointer display 4p displays a preset display color (color indicating that the inequalities are satisfied) It is displayed in white in the figure.
[0135]
Further, in the display state as shown in FIG. 15A, when the movement of the trace pointer display 4p is instructed by the operation of the left / right movement key of the input unit 3, the position corresponding to the left / right movement key operation, for example, The trace pointer display 4p is displayed instead of the integer solution corresponding pointer display 4s corresponding to the coordinate value (2, 5), and the coordinate values (2, 5) in the multiple integer solution verification result display 4v are displayed in reverse video. . In the example shown in FIG. 15B, since the coordinate value (2, 5) does not satisfy the plurality of input inequalities, the trace pointer display 4p is a display set in advance as a color indicating that the inequalities are not satisfied. It is displayed in color (black in the figure).
[0136]
The display color of the coordinate values in the multiple integer solution verification result display 4v may be displayed in the same display color as the trace pointer display 4p.
[0137]
As described above, according to the inequality processing device 1 in the present embodiment, the CPU 2 receives a graph drawing execution instruction key via the input unit 3 in the multi-coordinate verification processing (see FIGS. 12 and 13). When input, an integer solution graph display screen 4i as shown in FIG. 14A is displayed, and an integer solution grid display 4n is displayed in an inequality solution region display 4m as a region satisfying a plurality of inequalities. Then, when the (x, y) coordinate value is input to the verification integer solution input area 4r, the CPU 2 secures the input (x, y) coordinate value in the RAM 6. Further, the CPU 2 reads one input (x, y) coordinate value from the RAM 6 in accordance with the input of the calculation execution key of the input unit 3, and the read (x, y) coordinate value represents a plurality of inequalities. If it is determined that the value is satisfied, the integer solution corresponding pointer display 4s indicating the read (x, y) coordinate value is displayed in a display color set in advance as a color indicating that the inequality is satisfied. As shown in FIG. 14 (C), (x, y) coordinate values are displayed as coordinates satisfying the inequality in the multiple integer solution verification result display 4v. When it is determined that the input (x, y) coordinate values do not satisfy a plurality of inequalities, the integer solution corresponding pointer display 4s indicating the read (x, y) coordinate values is displayed as the inequalities. Displayed in a display color set in advance as a color indicating that it is not satisfied, and, as shown in FIG. 14C, (x, y) coordinate values as coordinates that do not satisfy the inequality in the multiple integer solution verification result display 4v Is displayed.
[0138]
Further, when an instruction to execute the trace is input, the CPU 2 displays the trace pointer display 4p on the plot display as the integer solution grid display 4n indicating the first input coordinate value as shown in FIG. Then, the corresponding coordinate values in the multiple integer solution verification result display 4v are displayed in reverse video. Further, when an instruction for left / right movement is input by operating the left / right movement key of the input unit 3, the CPU 2 determines from the coordinate value indicated by the erased trace pointer display 4p corresponding to the operation of the left / right movement key. The trace pointer display 4p is displayed on the plot display as the integer solution grid display 4n indicating the nth input coordinate value, and the corresponding coordinate value in the multiple integer solution verification result display 4v is highlighted.
[0139]
Therefore, it is easily determined whether any of a plurality of coordinate values input to the multiple verification integer solution input area 4u satisfies a plurality of inequalities, and the integer solution corresponding pointer display 4s corresponding to each coordinate value is displayed. Since it can be visually confirmed by the display color and the display in the multiple integer solution verification result display 4v, it is possible to perform various considerations on the relationship between the plurality of inequalities and each coordinate value. Usability can be improved.
[0140]
In addition, the integer solution corresponding pointer display 4s corresponding to an arbitrary coordinate value is selected and displayed by the trace pointer display 4p, and displayed in the multiple integer solution verification result display 4v corresponding to the trace pointer display 4p. The integer solution can be identified and displayed by reverse display, so that various examinations can be made for each of a plurality of arbitrary coordinate values, and the usability of the inequality processing device 1 is improved. be able to.
[0141]
(Sixth embodiment)
Next, an inequality processing apparatus 1 according to a sixth embodiment of the present invention will be described with reference to FIGS.
[0142]
The configuration of the inequality processing apparatus 1 in the sixth embodiment is the same as that of the inequality processing apparatus 1 in the first embodiment. Therefore, the illustration and detailed description of the configuration are omitted. An absolute value inequality calculation process executed by the inequality processing apparatus 1 in the sixth embodiment will be described.
[0143]
FIGS. 16 and 17 are flowcharts showing the absolute value inequality calculation processing executed by the inequality processing apparatus 1 in the present embodiment, and FIGS. 18 and 19 show the absolute value inequality calculation processing shown in FIGS. 16 and 17. It is a figure which shows the example of a display of each step in.
[0144]
The inequality processing apparatus 1 stores a program capable of selecting various menus via the input unit 3 in the ROM 7, and when the absolute value inequality calculation mode is selected by a key operation of the input unit 3 (step S601). The CPU 2 reads a predetermined program from the ROM 7, displays the inequality input screen 4a on the display unit 4 via the display drive circuit 5, and accepts the inequality input via the input unit 3 (step S602; FIG. 18). (See (A)). Then, the CPU 2 determines whether or not the input of the inequality is ended by operating the confirmation key of the input unit 3 (step S603). When it is determined that the input is not ended (step S603; NO), the step is performed again. The process proceeds to S602.
[0145]
If it is determined that the input of the inequality is completed (step S603; YES), the input inequality is secured in the RAM 6, and then a graph display screen 4l as shown in FIG. 18B is displayed. Then, a graph showing the input inequality is drawn at the coordinates represented by the Y-axis display 4j and the X-axis display 4k (step S604; g10 in FIG. 18A). The graph drawn at this time is a graph representing the input inequality as it is. When an inequality including an absolute value is input, a graph indicating an expression including the absolute value is drawn.
[0146]
When the absolute value expansion instruction M1 (see FIG. 18C) is input from the input unit 3 (step S605; YES), the CPU 2 reads the input inequality stored in the RAM 6, The inequality type is | AX + B | <C or √ (AX + B) 2 It is determined whether or not it is <C type (step S606). When the input inequality type does not correspond to any type (step S606; NO), the process proceeds to another process.
[0147]
The type of inequality entered is | AX + B | <C or √ (AX + B) 2 If <C (step S606; YES), it is further determined whether the numerical value on the right side of the input inequality is positive or negative (step S607; C ≧ 0). When the numerical value C on the right side is a negative number, that is, when C ≧ 0 is not satisfied (step S607; NO), this inequality has no solution in the real number range, so that the display unit 4 indicates that there is no solution. “NO SOLUTION” is performed (step S608; not shown).
[0148]
If the numerical value on the right side is 0 or more, that is, if C ≧ 0 (step S607; YES), the inequality “AX + B <C and AX + B> −C” is obtained by removing the absolute value included in the input inequality. The data is expanded and stored in the RAM 6 and displayed on the display unit 4 as shown in FIG. 18C (step S609).
Here, the expanded inequality “AX + B <C and AX + B> −C” includes the inequality e1 “AX + B <C” and the inequality e2 “AX + B> −C”. An “and” condition is set.
[0149]
Next, the CPU 2 draws a development graph g20 (step S610; g20 in FIG. 18C). The expanded graph is a graph showing each inequality e1 “AX + B <C” and e2 “AX + B> −C” included in the expanded formula, a graph g21 indicating Y = AX + B, a graph g22 indicating Y = C, The graph is composed of three graphs g23 indicating Y = −C. The CPU 2 generates Y = AX + B, Y = C, and Y = −C expressions and stores them in the RAM 6, and also displays the above three graphs g21 and g22 on the coordinates composed of the Y-axis display 4j and the X-axis display 4k. , G23.
[0150]
Thereafter, when the inequality calculation instruction M2 is input from the input unit 3, the CPU 2 transforms the expanded expression into a form indicating the range of the solution (step S611). In other words, the CPU 2 transforms the inequality e1 “AX + B <C” and the inequality e2 “AX + B> −C” included in the expanded expression, respectively, and the expressions e1 and e2 respectively change to “X <(C−B ) / A ”and“ X <(− C−B) / A ”. When the respective expressions e1 and e2 are in the form of “X <(C−B) / A” and “X <(− C−B) / A” (step S612; YES), the process proceeds to step S613. . When the respective equations e1 and e2 are not transformed into the form of “X <(C−B) / A” and “X <(− C−B) / A” (step S612; NO), the equation transformation is continued.
[0151]
When the expression modification is completed and the expanded expression is transformed into the form of “X <(CB) / A and X <(− CB) / A”, it is included in the expression after the expression modification. Inequalities e3 “X <(C−B) / A” and inequality e4 “X <(− C−B) / A” are displayed on the display unit 4 (see FIG. 19A). The inequalities e3 “X <(C−B) / A” and e4 “X <(− C−B) / A” are stored in the RAM 6. Further, a number line graph g30 indicating these two inequalities e3 “X <(C−B) / A” and e4 “X <(− C−B) / A” is displayed (step S613; FIG. 19A). reference).
[0152]
In the number line graph g30, end point marks g32 and g32 are displayed with respect to the number line g31, and a range display g35 indicated by a straight line extending leftward from the end point marks g32 and g32, A range display g35 indicated by a straight line extending in the range is displayed, and further, end point numerical values display g33, g34 indicating the numerical values of the end points of the solution range are displayed immediately below the end point marks g32, g32. In this example, since the inequality sign included in the input inequality is of type “<” or “>”, the end point mark is represented by “○” (open mark), but it is included in the input inequality. When the inequality sign is “≦” or “≧” type, the end point mark may be represented by “●” (a mark in which the inside is filled).
[0153]
Thereafter, when an and combination instruction M3 (see FIG. 19B) is input from the input unit 3 (step S614; YES), the CPU 2 reads inequalities e3 “X <(C−B) / A” and e4 “from the RAM. X <(− C−B) / A ”is read out, and further, it is determined whether or not the respective expressions e3 and e4 have the relationship“ and ”(step S615). That is, it is determined whether or not there is an overlapping range in the two expressions e3 “X <(C−B) / A” and e4 “X <(− C−B) / A”.
[0154]
If there is an overlapping range in the two expressions e3 “X <(C−B) / A” and e4 “X <(− C−B) / A”, the relationship is “and” (step S615; YES) ), And by combining these two expressions, a solution region (joined solution) is generated. Here, the AND combination defines a region that simultaneously satisfies (overlaps) a plurality of solution ranges. That is, when the CPU 2 AND-combines the inequalities e3 “X <(CB) / A” and e4 “X <(− CB) / A”, the combined solution e5 “(−CB) / A < X <(C−B) / A ”is generated, and the solution area based on this combined solution is stored in the RAM 6 and displayed on the display unit 4 (step S616; see FIG. 19B).
[0155]
Further, the CPU 2 displays the overlapping portion of the range display g35 of the displayed number line graph g30 so as to be distinguishable from the background color or display pattern (step S617; g36 in FIG. 19B). .
[0156]
Thereafter, the CPU 2 simultaneously satisfies the two inequalities e3 “X <(C−B) / A” and e4 “X <(− C−B) / A” (combined solution) e5 “(−C− The integer solution included in “B) / A <X <(C−B) / A” is calculated, and the calculated integer solution is stored in the RAM 6 (step S618). Then, the CPU 2 reads the calculated integer solution from the RAM 6 (step S619) and displays it on the display unit 6 (step S620; e6 in FIG. 19C).
[0157]
If the and combination command M3 is not input from the input unit 3 in step S614, or in step S615, the two expressions e3 “X <(C−B) / A” and e4 “X <(− C−B) / A” "" And there is no overlapping range, and it is determined that there is no relationship between "and", the process proceeds to other processing.
[0158]
When the processing from step S601 to step S620 is completed, the CPU 2 determines whether or not the end of the absolute value inequality calculation mode is instructed by the operation of the input unit 3 (step S621), and the end is not instructed. If it is determined (step S621; NO), the process proceeds to step S602 again. If it is determined that the end is instructed (step S621; YES), the series of absolute value inequality calculation processing is terminated.
[0159]
Hereinafter, display examples of the display screen of the display unit 4 at each stage when the absolute value inequality arithmetic processing shown in FIGS. 16 and 17 is executed will be described with reference to FIGS.
[0160]
On the inequality input screen 4a shown in FIG. 18A, the inequality “| 2X + 1 | <5” including the absolute value is input and displayed in the inequality input area 4b. When the input of the inequality is completed, as shown in FIG. 18B, the display is switched to the graph display screen 4l on which coordinates including the Y-axis display 4j and the X-axis display 4k are displayed. A graph g10 of the inequality “| 2X + 1 | <5” including the absolute value is drawn. The graph g10 displayed at this stage includes a graph g11 indicating “Y = | 2X + 1 |” and a graph g12 indicating “Y = 5”.
[0161]
As shown in FIG. 18B, in a state where the graph g10 indicating the inequality including the input absolute value is displayed, “absExpand (| 2X + 1 | <5)” is input as “absExpand (| 2X + 1 | <5)”. When the absolute value expansion instruction M1 for 2X + 1 | <5 is input, the type of this inequality is identified. In this example, since the type of the input inequality is “| AX + B | <C” (A = 2, B = 1, C = 5) and C ≧ 0, the input inequality is “ AX + B <C and AX + B> −C ”. That is, it is expanded as “2X + 1 <5 and 2X + 1> −5” and displayed as shown in FIG.
[0162]
As shown in FIG. 18C, the expanded expression includes the inequality e1 “2X + 1 <5” and the inequality e2 “2X + 1> −5”, and the inequality e1 is displayed on the right side of the display screen. [1] which is an equation number for “2X + 1 <5” and [2] which is an equation number for inequality e2 “2X + 1> −5” are displayed.
[0163]
In FIG. 18C, a development graph g20 showing the inequalities e1 and e2 is further drawn. In this example, the development graph g20 includes a graph g21 indicating “Y = 2X + 1”, a graph g22 indicating “Y = 5”, and a graph g23 indicating “Y = −5”.
[0164]
At this stage, when the inequality operation instruction M2 is input as shown in FIG. 19A, the processing of step S611 in FIG. 16 solves the inequality e1 “2X + 1 <5” and the inequality e2 “2X + 1> −5”. Are respectively transformed into the form of “X <(CB) / A” and “X> (− CB) / A”, and the transformed expressions are displayed and numerical values are displayed. A straight line graph g30 is displayed. In this example, the inequality e1 “2X + 1 <5” and the inequality e2 “2X + 1> -5” are transformed into the solution range e3 “X <2” and the solution range e4 “X> −3”, respectively. In addition, the range of the solution is represented in the number line graph g30. Also, an equation number [8] indicating the solution range e3 “X <2” and an equation number [9] indicating the solution range e3 “X> −3” are attached to the solution ranges e3 and e4 and displayed. ing.
[0165]
Also, in the number line graph g30 shown in FIG. 19A, end point marks g32 and g32 are displayed with respect to the number line g31, and straight lines extending leftward from the end point marks g32 and g32, respectively. A range display g35 indicating a solution range e3 “X <2” and a range display g35 indicating a solution range e4 “X> −3” expressed by a straight line extending to the right are displayed. Directly below the end point marks g32 and g32, end point numerical value displays g33 and g34 indicating the numerical values of the end points of the solution range are displayed. In this example, “−3” is displayed on the left endpoint numerical display g33, and “2” is displayed on the right endpoint numerical display g34.
[0166]
In the display state shown in FIG. 19A, the expression unit [8] and the expression number [9] are AND-linked as “andConnect (eqn (8), eqn (9))” from the input unit 3. When the AND combination instruction M3 is input, the solution range e3 indicated by the equation number [8] and the solution range e4 indicated by the equation number [9] are read from the RAM 6, and the solution range e3 And whether there is an overlapping range in the solution range e4. In the case of this example, overlapping ranges of the solution range e3 and the solution range e4 are combined and an combined solution e5 “−3 <X <2” is obtained, and the solution region is shown in FIG. ) Is displayed.
[0167]
Further, in FIG. 19B, a range where the range displays g35 and g35 of the number line graph g30 overlap each other, that is, a solution region g36 corresponding to the combined solution e5 “−3 <X <2” is displayed. The region g36 is displayed in a color or display pattern different from the background display.
[0168]
Thereafter, as shown in FIG. 19C, the integer solution e6 “−2, −1, 0, 1” included in the combined solution e5 is calculated and displayed.
[0169]
As described above, according to the inequality processing device 1 in the present embodiment, the CPU 2 performs the absolute value inequality arithmetic processing (see FIGS. 16 and 17) via the input unit 3 in FIG. As shown, when an inequality including an absolute value is input, the display is switched to the graph display screen 41, and a graph g10 indicating the inequality including the input absolute value is drawn as shown in FIG. When the absolute value expansion instruction M1 is input via the part 3, it is determined whether or not the solution can be calculated by checking the type of the input inequality, and then the inequality obtained by removing the absolute value from the input inequality. And is displayed as shown in FIG. Further, a development graph g20 is drawn from the inequalities e1 and e2 included in the developed inequalities.
[0170]
Then, the CPU 2 solves the inequalities e1 and e2 included in the developed inequalities, calculates the solution ranges e3 and e4, displays the calculated solution ranges e3 and e4 as equations, and FIG. A number line graph g30 is displayed as shown in A). Further, when the AND combination instruction M3 is input via the input unit 3, the CPU 2 obtains an overlapping range of the calculated solution ranges e3 and e4, and when there are overlapping ranges, the solution ranges e3 and e4. Are combined to generate a combined solution e5, and a solution region based on this solution is displayed as shown in FIG. Further, an overlapping range display g36 is displayed on the displayed number line graph g30. Thereafter, the CPU 2 calculates an integer solution e6 included in the combined solution e5, and displays the calculated integer solution e6 as shown in FIG.
[0171]
Therefore, when an inequality including an absolute value is input, the input inequality is expanded into an inequality from which the absolute value is removed, and the expanded inequalities e1 and e2 are displayed. Further, the solutions of the inequalities e1 and e2 are displayed. Range e3, e4 can be calculated and displayed, so that it becomes possible to help the person who learns how to solve inequalities including absolute values.
[0172]
Further, a plurality of inequality solution ranges e3 and e4 are displayed on a number line graph g30, and a combined solution e5 is generated by combining overlapping ranges of the plurality of inequality solution ranges e3 and e4. Since it is displayed on the g30 as a corresponding solution area in an identifiable manner, a range of solutions that simultaneously satisfy a plurality of inequalities can be easily confirmed visually. At this time, each of the solution ranges e3 and e4 and the combined solution e5 satisfying a plurality of inequalities is displayed both by the expression and the number line. It is possible to understand the problem of dealing with multiple inequalities simultaneously from both sides.
[0173]
Further, the drawing of the input inequality graph g10, the expansion graph g20, or the number line graph g30 and the various displays such as the expansion of the inequality, the process of the expression transformation, the range of solutions e3, e4, the combined solution e5, etc. It is possible to clearly understand each stepwise solution method for solving inequalities including absolute values from both the formula, processing viewpoint and visual viewpoint, and efficiently learn the inequalities. It becomes possible.
[0174]
In the sixth embodiment, the inequality including the absolute value is a linear expression and the inequality sign is “<”. However, the expression in the absolute value is a quadratic or higher-order expression, a polynomial, a nonlinear algebra. As an expression extended to the above, it may be applied to inequalities of various patterns, and the inequality sign may be “>”, “≦”, or “≧” in addition to “<”. At this time, depending on the pattern of the input inequality, the expression after expanding the absolute value may be two or more expressions, but in the case of two or more expressions, the solution range and It is conceivable to apply a combination or a number line display.
[0175]
【The invention's effect】
According to the first aspect of the present invention, since the range of the inequality solution can be easily confirmed, it is possible to provide an effective inequality processing device when dealing with mathematical problems and technical problems. .
[0176]
Claim 1 According to the described invention, further Since an integer solution that satisfies the inequality can be easily confirmed, an effective inequality processing device can be provided when dealing with problems related to natural numbers such as mathematical problems and technical problems.
[0178]
Claim 2 According to the described invention, since the number of integer solutions satisfying the inequality can be easily confirmed, when dealing with problems related to natural numbers such as mathematical problems and technical problems, the problem can be solved. The number of patterns can be easily confirmed.
[0179]
Claim 3 According to the described invention, since the integer solution satisfying the inequality can be plotted in the graph display, various information on the integer solution of the inequality such as the number of integer solutions and the physical meaning of each integer solution Can be easily confirmed visually.
[0180]
Claim 4 According to the described invention, the claims 3 In addition to the effects of the described invention, it is possible to visually confirm the value of a specific integer solution, so that the inequalities can be understood more multifaceted by considering together with other information on integer solutions. Is possible.
[0181]
Claim 5 According to the described invention, the claims 3 In addition to the effects of the described invention, when there are a plurality of integer solutions, a plot display corresponding to an arbitrary integer solution is selected and identified, and a specific integer solution corresponding to the plot display is specified. Since a value can be displayed, various examinations can be performed for each integer solution for an arbitrary integer solution, and the usability of the inequality processing apparatus can be improved.
[0182]
Claim 6 According to the described invention, since it is possible to easily determine and visually confirm whether or not an arbitrary coordinate value input satisfies a predetermined inequality, various considerations regarding the relationship between the inequality and the integer solution are possible. And the usability of the inequality processing apparatus can be improved.
[0183]
Claim 7 According to the described invention, for at least two or more inequalities, the range of solutions that satisfy each can be easily confirmed, and the region that satisfies the range of each solution can also be easily confirmed. It is possible to provide an inequality processing apparatus that is effective when dealing with a plurality of inequalities in mathematical problems and technical problems.
[0184]
Claim 7 According to the described invention, further Since it is possible to easily confirm the range of the solution for each of the plurality of inequalities expanded by removing the absolute value included in the inequality, and it is possible to easily confirm the region satisfying the range of each solution, It is possible to provide an inequality processing apparatus capable of checking a solution step by step when handling an inequality including an absolute value.
[0185]
Claim 8 According to the described invention, the claims 7 In addition to the effect of the invention, since the inequality graph including the absolute value and the expanded inequality graph can be easily confirmed, the range of solutions of the multiple inequalities and the range of the respective solutions are satisfied. In the process of calculating the region, the inequality can be analyzed in many ways.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an inequality processing apparatus 1 according to a first embodiment of the present invention.
FIG. 2 is a flowchart showing an integer solution display process executed by the inequality processing apparatus 1 in the first embodiment.
FIG. 3 is a display example showing an inequality input screen 4a for inputting an inequality for displaying an integer solution in the integer solution display process shown in FIG. 2;
4 is a modified example of a display example showing an inequality input screen 4a for inputting an inequality for displaying an integer solution in the integer solution display process shown in FIG.
FIG. 5 is a flowchart showing integer solution graph display processing executed by the inequality processing apparatus 1 according to the second embodiment.
6 is an inequality input screen 4e (FIG. 6A) for inputting an inequality for displaying an integer solution in the integer solution graph display process shown in FIG. 5, and an integer solution graph display screen 4i for displaying an integer solution graph (FIG. 6). 6 (B)) is a display example.
FIG. 7 is a flowchart showing an integer solution trace display process executed by the inequality processing apparatus 1 in the third embodiment.
8 is a display example showing a state in which the trace pointer moves during the integer solution graph display in the integer solution trace display processing shown in FIG. 7; FIG.
FIG. 9 is a flowchart showing a coordinate verification process executed by the inequality processing apparatus 1 according to the fourth embodiment.
10 is a diagram showing a display example when a coordinate value that does not satisfy the inequality is input in the coordinate verification process shown in FIG. 8;
11 is a diagram showing a display example when coordinate values satisfying the inequality are input in the coordinate verification processing shown in FIG. 8; FIG.
FIG. 12 is a flowchart (part 1) illustrating a multi-coordinate verification process executed by the inequality processing apparatus 1 according to the fifth embodiment.
FIG. 13 is a flowchart (part 2) illustrating a multi-coordinate verification process executed by the inequality processing apparatus 1 according to the fifth embodiment.
14 is a diagram showing a display example when a plurality of coordinate values are input in the multiple coordinate verification process shown in FIGS. 12 and 13. FIG.
FIG. 15 is a diagram illustrating a display example when tracing a plot shown on a graph corresponding to a plurality of coordinate values;
FIG. 16 is a flowchart (No. 1) showing an absolute value inequality calculation process executed by the inequality processing apparatus 1 in the sixth embodiment;
FIG. 17 is a flowchart (part 2) illustrating an absolute value inequality calculation process executed by the inequality processing apparatus 1 according to the sixth embodiment.
FIG. 18 is a diagram (No. 1) illustrating a display example of each stage in the absolute value inequality calculation processing illustrated in FIGS. 16 and 17;
19 is a diagram (No. 2) illustrating a display example of each stage in the absolute value inequality calculation processing illustrated in FIGS. 16 and 17. FIG.
FIG. 20 is a diagram illustrating an example of graph display setting and graph display when an inequality is processed by a conventional graph scientific calculator.
[Explanation of symbols]
1 Inequality processing equipment
2 CPU
3 Input section
4 display section
5 Display drive circuit
6 RAM
7 ROM
8 Storage device
9 Storage media
4a Inequalities input screen
4b Inequalities input area
4c integer solution display
4d Integer solution number display
4e Inequalities input screen
4f Left side display area
4g inequality sign display area
4h Right side input area
4i integer solution graph display screen
4j Y axis display
4k X-axis display
4l graph display screen
4m inequality solution area display
4n integer solution grid display
4o Integer solution display
4p Trace pointer display
4q pointer coordinate display
4r verification integer solution input area
4s Integer solution pointer display
4t integer solution verification result display
4u Multiple verification integer solution input area
4v Multiple integer solution verification result display
4w Graph display setting screen
4x setting item display area
4y Setting value selection area
4z grid display
g10 Inequality graph including absolute value
g20 expanded graph
g30 number line graph
g31 number line
g32 Endpoint mark
g33 End point numerical display
g34 End point numerical value display
g35 Range display
g36 Overlapping range display
e1 inequality
e2 inequality
e3 Solution range
e4 Solution range
e5 Solution domain (joint solution)
e6 integer solution
M1 Absolute value expansion instruction
M2 inequality operation instruction
M3 and join instruction

Claims (13)

不等式を満足する解の範囲を算出する算出手段と、
この算出手段によって算出された解の範囲を表示させる表示制御手段と、
を備えた不等式処理装置において、
前記算出手段は、前記不等式を満足する解の範囲に含まれる整数解を算出する整数解算出手段を更に備え、
前記表示制御手段は、この整数解算出手段により算出された整数解を表示させることを特徴とする不等式処理装置。 A calculating means for calculating a range of solutions satisfying the inequality;
Display control means for displaying the range of solutions calculated by the calculation means;
In an inequality processing apparatus comprising:
The calculating means further comprises an integer solution calculating means for calculating an integer solution included in a range of solutions satisfying the inequality,
The inequality processing apparatus, wherein the display control means displays the integer solution calculated by the integer solution calculation means. 不等式を満足する整数解を算出する整数解算出手段と、
この整数解算出手段によって算出された整数解の個数を表示させる表示制御手段と、
を備えたことを特徴とする不等式処理装置。An integer solution calculating means for calculating an integer solution satisfying the inequality;
Display control means for displaying the number of integer solutions calculated by the integer solution calculation means;
An inequality processing apparatus comprising: 不等式を満足する整数解を算出する整数解算出手段と、
不等式を満足する領域をグラフ表示させるグラフ表示制御手段と、
このグラフ表示制御手段によって表示された不等式を満足する領域内に、前記整数解算出手段によって算出された整数解に対応する座標をプロット表示するプロット表示制御手段と、
を備えたことを特徴とする不等式処理装置。An integer solution calculating means for calculating an integer solution satisfying the inequality;
A graph display control means for displaying a region satisfying the inequality in a graph;
Plot display control means for plotting and displaying coordinates corresponding to the integer solution calculated by the integer solution calculation means in a region satisfying the inequality displayed by the graph display control means;
An inequality processing apparatus comprising: 前記整数解算出手段によって算出された整数解を表示させる整数解表示制御手段を更に備えたことを特徴とする請求項３記載の不等式処理装置。4. The inequality processing apparatus according to claim 3 , further comprising integer solution display control means for displaying the integer solution calculated by the integer solution calculating means. 前記プロット表示制御手段によって表示されたプロット表示の中から、任意のプロット表示を選択する選択手段と、
この選択手段によって選択されたプロット表示を、選択されていることを示す識別表示に変更するとともに、当該選択されたプロット表示の座標に対応する整数解を表示させる整数解表示制御手段と、
を更に備えたことを特徴とする請求項３記載の不等式処理装置。Selection means for selecting an arbitrary plot display from among the plot displays displayed by the plot display control means;
An integer solution display control means for changing the plot display selected by the selection means to an identification display indicating that it is selected, and displaying an integer solution corresponding to the coordinates of the selected plot display,
The inequality processing apparatus according to claim 3 , further comprising: 不等式を満足する領域をグラフ表示させるグラフ表示制御手段と、
任意の座標値を入力する入力手段と、
この入力手段によって入力された座標値に対応する座標をプロット表示するプロット表示制御手段と、
前記入力手段によって入力された座標値が前記不等式を満足するか否かを判定し、当該判定結果を表示する判定結果表示制御手段と、
を備えたことを特徴とする不等式処理装置。A graph display control means for displaying a region satisfying the inequality in a graph;
An input means for inputting arbitrary coordinate values;
Plot display control means for plotting coordinates corresponding to the coordinate values input by the input means;
Determination result display control means for determining whether or not the coordinate value input by the input means satisfies the inequality, and displaying the determination result;
An inequality processing apparatus comprising: 不等式を満足する解の範囲を算出する算出手段と、
この算出手段によって算出された解の範囲を表示させる表示制御手段と、
を備えた不等式処理装置において、
前記算出手段は、少なくとも２つ以上の不等式について、それぞれ満足する解の範囲を算出し、
この算出されたそれぞれの解の範囲を満足する領域を表示させる領域表示制御手段を更に備え、
前記算出手段は、前記不等式が絶対値を含む不等式であるときは、この不等式において絶対値を外した複数の不等式に展開し、この複数の不等式をそれぞれ満足する解の範囲を算出することを特徴とする不等式処理装置。 A calculating means for calculating a range of solutions satisfying the inequality;
Display control means for displaying the range of solutions calculated by the calculation means;
In an inequality processing apparatus comprising:
The calculation means calculates a range of satisfying solutions for at least two or more inequalities,
It further comprises region display control means for displaying a region that satisfies the calculated range of each solution.
When the inequality is an inequality including an absolute value, the calculating means expands the inequality into a plurality of inequalities from which the absolute value is removed, and calculates a range of solutions that respectively satisfy the plurality of inequality. An inequality processing device. 前記絶対値を含む不等式のグラフ、及び展開された不等式のグラフを表示させるグラフ表示制御手段を更に備えたことを特徴とする請求項７記載の不等式処理装置。8. The inequality processing apparatus according to claim 7 , further comprising graph display control means for displaying the inequality graph including the absolute value and the expanded inequality graph. コンピュータが実行可能なプログラムを格納した記憶媒体であって、
不等式を満足する解の範囲を算出するためのコンピュータが実行可能なプログラムコードと、
この算出された解の範囲を表示させるためのコンピュータが実行可能なプログラムコードと、
前記不等式を満足する解の範囲に含まれる整数解を算出するためのコンピュータが実行可能なプログラムコードと、
この算出された整数解を表示させるためのコンピュータが実行可能なプログラムコードと、
を備えたことを特徴とする記憶媒体。A storage medium storing a computer-executable program,
Program code executable by a computer to calculate a range of solutions satisfying the inequality;
A computer-executable program code for displaying the calculated solution range;
A computer-executable program code for calculating an integer solution included in a range of solutions satisfying the inequality;
A computer-executable program code for displaying the calculated integer solution;
A storage medium comprising: コンピュータが実行可能なプログラムを格納した記憶媒体であって、
不等式を満足する整数解を算出するためのコンピュータが実行可能なプログラムコードと、
前記算出された整数解の個数を表示させるためのコンピュータが実行可能なプログラムコードと、
を含むプログラムを格納したことを特徴とする記憶媒体。A storage medium storing a computer-executable program,
Computer-executable program code for calculating an integer solution satisfying the inequality;
Program code executable by a computer for displaying the calculated number of integer solutions;
A storage medium characterized by storing a program including: コンピュータが実行可能なプログラムを格納した記憶媒体であって、
不等式を満足する整数解を算出するためのコンピュータが実行可能なプログラムコードと、
不等式を満足する領域をグラフ表示させるためのコンピュータが実行可能なプログラムコードと、
前記表示された不等式を満足する領域内に、前記算出された整数解に対応する座標をプロット表示するためのコンピュータが実行可能なプログラムコードと、
を含むプログラムを格納したことを特徴とする記憶媒体。A storage medium storing a computer-executable program,
Computer-executable program code for calculating an integer solution satisfying the inequality;
A program code executable by a computer to display a graph of a region satisfying the inequality;
A program code executable by a computer for plotting and displaying coordinates corresponding to the calculated integer solution in a region satisfying the displayed inequality;
A storage medium characterized by storing a program including: コンピュータが実行可能なプログラムを格納した記憶媒体であって、
不等式を満足する領域をグラフ表示させるためのコンピュータが実行可能なプログラムコードと、
任意の座標値を入力するためのコンピュータが実行可能なプログラムコードと、
前記入力された座標値に対応する座標をプロット表示するためのコンピュータが実行可能なプログラムコードと、
前記入力された座標値が前記不等式を満足するか否かを判定し、当該判定結果を表示するためのコンピュータが実行可能なプログラムコードと、
を含むプログラムを格納したことを特徴とする記憶媒体。A storage medium storing a computer-executable program,
A program code executable by a computer to display a graph of a region satisfying the inequality;
Computer-executable program code for inputting arbitrary coordinate values;
Program code executable by a computer for plotting and displaying coordinates corresponding to the input coordinate values;
A program code executable by a computer for determining whether the input coordinate value satisfies the inequality and displaying the determination result;
A storage medium characterized by storing a program including: コンピュータが実行可能なプログラムを格納した記憶媒体であって、
少なくとも２つ以上の不等式について、それぞれ満足する解の範囲を算出するためのコンピュータが実行可能なプログラムコードと、
この算出された解の範囲を表示させるためのコンピュータが実行可能なプログラムコードと、
前記算出された解の範囲を満足する領域を表示させるためのコンピュータが実行可能なプログラムコードと、
前記不等式が絶対値を含む不等式であるときは、この不等式において絶対値を外した複数の不等式に展開し、この複数の不等式をそれぞれ満足する解の範囲を算出するためのコンピュータが実行可能なプログラムコードと、
を含むプログラムを格納したことを特徴とする記憶媒体。 A storage medium storing a computer-executable program,
A computer-executable program code for calculating a range of satisfying solutions for at least two inequalities;
A computer-executable program code for displaying the calculated solution range;
Program code executable by a computer for displaying an area satisfying the calculated solution range;
When the inequality is an inequality including an absolute value, a computer-executable program for developing a plurality of inequalities from which absolute values are removed in the inequality and calculating a range of solutions that respectively satisfy the plurality of inequalities Code,
A storage medium characterized by storing a program including:
JP10300199A 1998-12-24 1999-04-09 Inequality processing apparatus and storage medium Expired - Lifetime JP4244434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10300199A JP4244434B2 (en) 1998-12-24 1999-04-09 Inequality processing apparatus and storage medium

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10-367793 1998-12-24
JP36779398 1998-12-24
JP10300199A JP4244434B2 (en) 1998-12-24 1999-04-09 Inequality processing apparatus and storage medium

Publications (2)

Publication Number Publication Date
JP2000242801A JP2000242801A (en) 2000-09-08
JP4244434B2 true JP4244434B2 (en) 2009-03-25

Family

ID=26443672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10300199A Expired - Lifetime JP4244434B2 (en) 1998-12-24 1999-04-09 Inequality processing apparatus and storage medium

Country Status (1)

Country Link
JP (1) JP4244434B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5104045B2 (en) * 2007-05-31 2012-12-19 カシオ計算機株式会社 Graph display device and control program thereof
JP4325712B2 (en) 2007-08-31 2009-09-02 カシオ計算機株式会社 Inequality calculator
JP2009230437A (en) * 2008-03-21 2009-10-08 Casio Comput Co Ltd Mathematical equation arithmetic device and mathematical equation arithmetic processing program
JP5521668B2 (en) * 2010-03-17 2014-06-18 カシオ計算機株式会社 Inequality display device and inequality display program
JP5585243B2 (en) * 2010-06-25 2014-09-10 カシオ計算機株式会社 Graphic display device and program
JP5892094B2 (en) * 2013-03-21 2016-03-23 カシオ計算機株式会社 Graph display control device, graph display control method, and graph display control program

Also Published As

Publication number Publication date
JP2000242801A (en) 2000-09-08

Similar Documents

Publication Publication Date Title
EP2237230B1 (en) Graph display control apparatus and graph display control method
JP6333798B2 (en) Numerical controller
JP4244434B2 (en) Inequality processing apparatus and storage medium
JP3975588B2 (en) Electronic device and storage medium
JP2003281102A (en) Graph display controller
JP5104045B2 (en) Graph display device and control program thereof
JP2005071147A (en) Graph display controller and program
JP5358946B2 (en) Electronic device and program with graph display function
JP4168977B2 (en) Graph display control device and graph display control program
JP2000200339A (en) Set figure display controller and storage medium
JP2008090766A (en) Shape model creation device
JP3972815B2 (en) Electronic device and program
JP2000250680A (en) Formula input device and storage medium
JP3164730B2 (en) Tabular circuit description generator and method
JP3176414B2 (en) Sheet metal development diagram creation system
JP2009059183A (en) Inequality calculator
JP3900055B2 (en) Logarithmic graph drawing apparatus and logarithmic graph drawing processing program
JPH10240720A (en) Information processor
JP2000227904A (en) Calculator and storage medium
JPH08273001A (en) Three-dimensional image processing system
JPH11248870A (en) Time indication method for information processor having schedule function, information processor and recorded medium
JP3789450B2 (en) CAD system
KR100512970B1 (en) Electronic apparatus having a time device capable of displaying input-state for time data and a method processing thereof
JP4979257B2 (en) Mesh coarse / fine control device, mesh coarse / fine control method, and program
JPH08179750A (en) Graph display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081229

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

EXPY Cancellation because of completion of term