JP4241363B2

JP4241363B2 - 表示装置

Info

Publication number: JP4241363B2
Application number: JP2003421618A
Authority: JP
Inventors: 寛小林
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-12-18
Filing date: 2003-12-18
Publication date: 2009-03-18
Anticipated expiration: 2023-12-18
Also published as: JP2005184400A

Description

１つの発明は、レベルシフト回路に関する。また、発明の１つは、かかるレベルシフト回路を用いた表示装置の垂直駆動回路に関する。また、発明の１つは、かかるレベルシフト回路を用いた表示装置に関する。

レベルシフト回路は、入力信号をレベルシフトする目的で使用される。図１に、従来回路例を示す。このレベルシフト回路は、差動入力段（Ｐ１、Ｐ２）と、そのドレイン側に接続されたカレントミラー段（Ｎ１、Ｎ２）と、出力バッファ段（ＩＮＶ１、ＩＮＶ２）とでなる。

差動入力段は、ソース側が電源電圧ＶDD（例えば１５〔Ｖ〕）に接続された一対のＰ形ＭＯＳトランジスタでなる。一方、カレントミラー段は、一対のＮ形ＭＯＳトランジスタでなる。また、出力バッファは、２段のインバータでなる。

入力信号ＩＮは、Ｎ形ＭＯＳトランジスタＮ２のソース端と、Ｐ形ＭＯＳトランジスタＰ１のゲート端とに与えられる。一方、反転入力信号ＩＮＢは、Ｎ形ＭＯＳトランジスタＮ１のソース端と、Ｐ形ＭＯＳトランジスタＰ２のゲート端とに与えられる。

出力信号ＯＵＴは、Ｐ形ＭＯＳトランジスタＰ２とＮ形ＭＯＳトランジスタＮ２の接続中点の電位として与えられる。このレベルシフト段では、入力信号ＩＮが“Ｈ”レベル（例えば５〔Ｖ〕。

また例えば３．３〔Ｖ〕）のとき、Ｐ形ＭＯＳトランジスタＰ２がオンとなる。この結果、出力信号ＯＵＴは“Ｈ”レベル（ＶDD）となる。

一方、このレベルシフト段では、入力信号ＩＮが“Ｌ”レベル（例えば０〔Ｖ〕）のとき、Ｐ形ＭＯＳトランジスタＰ１がオンとなる。続いて、Ｎ形ＭＯＳトランジスタＮ２がオンになる。この結果、出力信号ＯＵＴは“Ｌ”レベル（０〔Ｖ〕）となる。
特開２００１−２１６７９６号公報

ところが、図１に示すレベルシフト段は、レベルシフト動作を継続的に実行する。このため、微小の入力信号が常にレベルシフト回路に与えられる。このため、レベルシフト回路には、常時、貫通電流が流れることになる。

特に、直流成分の割合が多い入力信号の場合には、周波数成分よりも直流成分が多くなる。この結果、レベルシフト回路が消費する電流に占める貫通電流の割合が多くなる。しかし、昨今における低消費電力化の要求を満たすには更なる改良が望まれる。

本発明の１つは、以上の技術的課題を考慮してなされたものである。すなわち、消費電力の少ないレベルシフト回路を実現することを目的とする。また、その応用回路を提案することを目的とする。

かかる目的を実現するため、図２に示すレベルシフト回路１を提案する。なお、図２は、レベルシフト回路１の制御信号をシフトレジスタ２の出力を用いて生成する場合について表している。

すなわち、図２は、同期関係にあるシフトレジスタ２の出力を用いてレベルシフト回路１の制御信号を生成する場合について表している。もっとも、制御信号は、シフトレジスタ２の出力以外のタイミング信号によっても生成可能である。

従って、他のタイミング信号を用いる場合には、後述するシフトレジスタの出力に関する記載を、他のタイミング信号に読み替えれば良い。

図２の場合について説明を続ける。レベルシフト回路１は、少なくともシフトレジスタ２がデータを入力してから出力するまでの間、一定レベルの入力信号をレベルシフトして出力する関係にあるものとする。

この場合、レベルシフト回路１は、以下の４つの回路部を用いてレベルシフト動作を実行する。４つの回路部は、レベルシフト部１Ａ、入力部１Ｂ、出力部１Ｃ、論理回路部１Ｄの４つである。

レベルシフト部１Ａは、従来回路と同様、入力信号のレベルをシフトして出力する回路部である。ここでのシフトは、レベルを上げる場合だけでなく、レベルを下げる場合も含まれる。

入力部１Ｂは、レベルシフト部１Ａへの入力信号の供給を選択的に停止する機能を有する回路部である。出力部１Ｃは、レベルシフト部１Ａの出力信号を選択的に保持する機能を有する回路部である。

論理回路部１Ｄは、入力部１Ｂにおける入力信号の供給停止と供給再開を制御する回路部である。また、論理回路部１Ｄは、出力部１Ｃにおける出力信号の保持とその解除を制御する回路部である。

図２の場合、論理回路部１Ｄには、シフトレジスタ２の初段出力と最終段出力が入力される。論理回路部１Ｄは、シフトレジスタ２の初段出力の検出時、入力部１Ｂによるレベルシフト部１Ａへの入力信号の供給を停止させ、同時に出力部１Ｃに出力信号を保持させる。

この結果、レベルシフト部１Ａの貫通電流も流れなくなる。同時に、レベルシフト部１Ａからの出力も停止される。ただし、出力段１Ｃは、出力信号を保持するため、一定レベルの出力信号の出力が継続される。

なお、他のタイミング信号を制御信号の生成に用いる場合には、その検出時に上述の処理を実行する。このタイミング信号の検出は、入力信号の直流成分が開始された直後に行われるのが望ましい。

また、論理回路部１Ｄは、シフトレジスタ２の最終段出力の検出時、入力部１Ｂによるレベルシフト部１Ａへの入力信号の供給を再開させ、同時に出力部１Ｃによる出力信号の保持を解除させる。

この結果、再びレベルシフト部１Ａに現れる出力信号は、入力信号に追従して変化する状態になる。また、出力段１Ｃも出力信号の保持が解除される。このため、出力段１Ｃに現れる出力信号は、入力信号に追従して変化する状態になる。

この場合も、他のタイミング信号を制御信号の生成に用いる場合には、その検出時に上述の処理を実行する。このタイミング信号の検出は、入力信号の直流成分が終了する直前に行われるのが望ましい。

なお、シフトレジスタ２は、タイミング信号を得るために使用する。従って、シフトレジスタ２とレベルシフト回路１とは、必ずしも同じ基板、同じモジュール、同じチップに搭載されなくても良い。

また、同期関係にあるシフトレジスタ２との間に前記特定の関係が成立するレベルシフト１であれば、用途は問わない。例えば、表示装置の駆動回路に使用するレベルシフト回路に好適である。この場合、シフトレジスタ２は水平駆動回路を構成し、レベルシフト回路１は垂直駆動回路を構成する。

表示装置の垂直駆動回路が扱う垂直クロック信号は、交流成分よりも直流成分が非常に多い信号である。この直流期間は、水平駆動回路のシフトレジスタがドットクロックを転送する期間よりも長い。すなわち、前記特定の関係を満たしている。

従って、このレベルシフト回路は、表示装置の垂直駆動回路に好適である。この結果、レベルシフト回路に貫通電流が流れる期間は短縮される。かくして、垂直駆動回路の消費電力が低下する。勿論、表示装置の消費電力低下にも有効である。

なお、表示装置は、表示単位がマトリクス状に配置されたものであれば、種類は問わない。例えば、液晶ディスプレイ（パネル）、プラズマディスプレイ（パネル）、フィールドエミッションディスプレイ（パネル）、ＬＥＤ（Light Emitting Diode）ディスプレイ、有機ＥＬ（electro luminescence ）ディスプレイその他に適用し得る。また、表示単位は、例えばドット、画素を意味する。

この他、表示装置の駆動方式は、アクティブマトリクス方式だけでなく、単純マトリクス方式でも良い。また、レベルシフト回路（垂直駆動回路）は、表示パネル（表示装置とも言う）と一体に形成しても、駆動ＩＣとして表示パネルとは別に形成しも良い。

このレベルシフト回路を用いて、一定期間の直流期間を有する入力信号をレベルシフトすることにより、貫通電流が流れる期間を削減できる。これにより、消費電力の少ないレベルシフト回路を実現できる。

また、このレベルシフト回路を用いることにより、表示装置の垂直駆動回路を低消費電力化できる。また、この垂直駆動回路を表示装置に搭載することにより、表示装置の低消費電力化に寄与できる。

以下、アクティブマトリックス型の液晶表示装置（ＬＣＤ：Liquid Crystal Display）を例に、発明に係るレベルシフト回路を説明する。なお、本明細書で特に図示又は記載していない技術は、当該技術分野において知られているものを適用する。

（１）液晶表示装置の構成
図３に、液晶表示装置１０の概略構成を示す。液晶表示装置１０は、パネル上に形成された表示領域１１と、水平走査駆動回路１２と、垂直走査駆動回路１３とを有する。

表示領域１１には、信号線とゲート線が交差するように形成される。これら２線の交点位置は、表示単位であるドットに対応する。

また、これら２線の交点位置には、各ドットの点灯又は消灯を制御するアクティブ素子が形成されている。アクティブ素子に信号電圧を与えるのが信号線であり、アクティブ素子のゲートを制御するのがゲート線である。

信号線に印加する信号電圧は、水平走査駆動回路１２から与えられる。また、ゲート線に印加するゲート電圧は、垂直走査駆動回路１３から与えられる。水平走査駆動回路１２は、シフトレジスタ１２Ａ、ゲート回路１２Ｂ、サンプルホールド回路１２Ｃを有する。

シフトレジスタ１２Ａは、各信号線に画像信号を供給するタイミングを与える回路として機能する。すなわち、シフトレジスタ１２Ａは、１水平期間内に選択パルスを順次転送し、信号線に対応する各シフトレジスタ段から選択パルスを出力する。

サンプルホールド回路１２Ｃは、選択パルスの入力により画像信号をサンプルホールドし、その信号電圧を各信号線に印加する。ゲート回路１２Ｂは、各種のタイミング制御用である。

垂直走査駆動回路１３は、シフトレジスタ１３Ａ、レベルシフト回路１３Ｂを有する。シフトレジスタ１３Ａは、１水平期間毎に順次１個の選択パルスを転送し、ゲート線に対応する各段から選択パルスを出力する。この選択パルス（以下「垂直クロック信号」ともいう。）によって選択されたアクティブ素子に、信号線を通じて画像信号が印加される。

レベルシフト回路１３Ｂは、選択パルスをパネル内の駆動電圧に昇圧するために用いられる。昇圧された選択パルスにより、アクティブ素子がオン動作する。これにより、アクティブ素子は、画像信号の読み込みが可能な状態になる。

（２）回路ブロックの構成
図４に、液晶表示装置１０の詳細な回路ブロック構成を示す。なお、図４は、水平走査駆動回路１２と垂直走査駆動回路１３との接続関係を主に表している。

水平走査駆動回路１２と垂直走査駆動回路１３は互いに同期関係にある。垂直走査駆動回路１３には、水平走査駆動回路１２を構成するシフトレジスタ１２Ａの初段出力Ｓ１と最終段出力Ｓ２が入力される。

なお、シフトレジスタ１２Ａは、信号線分のシフトレジスタ段１２Ａ１の直列接続でなる。各シフトレジスタ段１２Ａ１の出力は、２段のインバータで構成された出力バッファ１２Ａ２に入力される。出力バッファ１２Ａ２の出力は、対応する信号線に出力される。

ただし、初段のシフトレジスタ段１２Ａ１の場合、出力バッファ１２Ａ２の出力が２つに分岐され、その１つが初段出力Ｓ１として垂直走査駆動回路１３のレベルシフト回路１３Ｂに与えられる。

一方、最終段のシフトレジスタ段１２Ａ１の場合も、出力バッファ１２Ａ２の出力が２つに分岐され、その１つが最終段出力Ｓ２として垂直走査駆動回路１３のレベルシフト回路１３Ｂに与えられる。

レベルシフト回路１３Ｂは、レベルシフタ段１３Ｂ１と、論理回路１３Ｂ２とを有する。論理回路１３Ｂ２は、シフトレジスタ１２Ａの初段出力Ｓ１及び最終段出力Ｓ２に基づいてレベルシフト段１３Ｂ１の動作を決める制御信号Ｓ３を生成する。

論理回路１３Ｂ２は、シフトレジスタ１２Ａの初段出力Ｓ１のタイミングでレベルシフト段１３Ｂ１のレベルシフト動作を停止し、最終段出力Ｓ２のタイミングでレベルシフト動作を再開する。

論理回路１３Ｂ２は、例えばＲＳフロップフロップで構成する。この場合、例えば初段出力Ｓ１をリセット入力に与え、最終段出力Ｓ２をセット入力に与える。このとき、ＲＳフリップフロップの出力は、初段出力Ｓ１で“Ｌ”レベルになり、最終段出力Ｓ２で“Ｈ”レベルになる。

（３）レベルシフト段の構成
図５に、レベルシフト段１３Ｂ１の回路構成例を示す。図５は、説明のための等価回路である。従って、原理的に同等の動作が可能であれば、回路構成はこれに限らない。

レベルシフト段１３Ｂ１は、入力部１３Ｂ１１、レベルシフト部１３Ｂ１２、出力部１３Ｂ１３を有する。このうち、レベルシフト部１３Ｂ１２の構成は、従来回路（図１）と同じである。すなわち、差動入力段（Ｐ１、Ｐ２）と、そのドレイン側に接続されたカレントミラー段（Ｎ１、Ｎ２）とを有する。

入力部１３Ｂ１１は、制御信号Ｓ３に基づいて、レベルシフト部１３Ｂ１２を停止又は再開する回路部である。本例の場合、入力部１３Ｂ１１は、差動入力段（Ｐ１、Ｐ２）の制御用として、Ｐ形ＭＯＳトランジスタＰ１１及びＰ１２を有する。

また、入力部１３Ｂ１１は、カレントミラー段（Ｎ１、Ｎ２）の制御用として、アナログスイッチ１４Ａ及び１４Ｂを有する。

この他、入力部１３Ｂ１１は、アナログスイッチ１４Ａ及び１４Ｂと、出力部１３Ｂ１３との制御用に制御信号Ｓ３を論理反転して出力するインバータ１５を有している。

また、出力部１３Ｂ１３は、従来回路（図１）と同様の出力バッファ段（ＩＮＶ１、ＩＮＶ２）と、初段のインバータＩＮＶ１と共にラッチ回路を構成するクロックドインバータ１６とを有している。

具体的な接続は以下の通りである。まず、Ｐ形ＭＯＳトランジスタＰ１１及びＰ１２について説明する。Ｐ形ＭＯＳトランジスタＰ１１は、そのソース端が電源電圧ＶDDと接続され、ドレイン端が差動入力段を構成するＰ形ＭＯＳトランジスタＰ１のゲート端に接続される。

このＰ形ＭＯＳトランジスタＰ１１は、ゲート端に印加される制御信号Ｓ３によりオン又はオフ制御される。

例えば、制御信号Ｓ３が“Ｈ”レベルのとき、Ｐ形ＭＯＳトランジスタＰ１１はオフ状態になる。この結果、差動入力段を構成するＰ形ＭＯＳトランジスタＰ１の接続は従来回路と同じになる。一方、制御信号Ｓ３が“Ｌ”レベルのとき、Ｐ形ＭＯＳトランジスタＰ１１はオン状態になる。

この結果、差動入力段を構成するＰ形ＭＯＳトランジスタＰ１のゲート端には電源電圧ＶDDが印加される。この結果、差動入力段を構成するＰ形ＭＯＳトランジスタＰ１は強制的にオフ制御される。他方のＰ形ＭＯＳトランジスタＰ１２についても同様である。

次に、アナログスイッチ１４Ａ及び１４Ｂについて説明する。図６（Ａ）及び（Ｂ）に、アナログスイッチ１４Ａ及び１４Ｂの回路構成例を示す。アナログスイッチ１４Ａ及び１４Ｂは、Ｎ形ＭＯＳトランジスタＮ１３とＰ形ＭＯＳトランジスタＰ１３でなる。

Ｎ形ＭＯＳトランジスタＮ１３のゲート端には制御信号Ｓ３が与えられ、Ｐ形ＭＯＳトランジスタＰ１３のゲート端には制御信号Ｓ３の反転信号が与えられる。

アナログスイッチ１４Ａ及び１４Ｂは、いずれも制御信号Ｓ３が“Ｈ”レベルのとき“開”状態になり、制御信号Ｓ３が“Ｌ”レベルのとき“閉”状態になる。

アナログスイッチ１４Ａ及び１４Ｂが“開”状態のとき、入力信号ＩＮ及び反転入力信号ＩＮＢがカレントミラー段に与えられる。“開”状態のとき、レベルシフト段は、従来回路（図１）と同じ接続構成になる。

一方、アナログスイッチ１４Ａ及び１４Ｂが“閉”状態のとき、差動入力段及びカレントミラー段への入力信号ＩＮ及び反転入力信号ＩＮＢへの供給が遮断される。このことは、貫通電流が流れ得ないことを意味する。

続いて、出力段１３Ｂ１３を構成するクロックドインバータ１６について説明する。図７に、クロックドインバータ１６の回路構成例を示す。クロックドインバータ１６は、一般的なインバータ（Ｎ１４、Ｐ１４）の両端にスイッチとして機能するＮ形ＭＯＳトランジスタＮ１５とＰ形ＭＯＳトランジスタＰ１５とを配置してなる。

これらスイッチとしてのトランジスタＮ１５及びＰ１５は、制御信号Ｓ３が“Ｈ”レベルのとき“開”状態になり、制御信号Ｓ３が“Ｌ”レベルのとき“閉”状態になる。スイッチ（Ｎ１５、Ｐ１５）が“開”状態のとき、インバータ（Ｎ１４、Ｐ１４）の両端がオープンとなり、インバータとしては動作しなくなる。

一方、スイッチ（Ｎ１５、Ｐ１５）が“閉”状態のとき、インバータの両端は各電源に短絡した状態になる。この結果、インバータとして動作する。

なお、クロックドインバータ１６がインバータとして動作するとき、インバータＩＮＶ１と共にラッチ回路として機能する。この結果、前段の差動入力段が停止中の場合にも、一定電位の出力が継続的に出力されることになる。

（４）レベルシフト回路の動作
図８に、レベルシフト回路１３Ｂの処理動作を示す。レベルシフト回路１３Ｂには、レベルシフト前の垂直クロック信号が入力される。この垂直クロック信号は、１水平期間に１つの選択パルス（“Ｈ”レベル）である。図８（Ａ）に、垂直クロック信号を示す。

垂直クロック信号は、入力信号ＩＮとしてアナログスイッチ１４Ｂに入力される。一方、垂直クロック信号の反転信号は、反転入力信号ＩＮＢとしてアナログスイッチ１４Ａに入力される。

新たな水平走査期間の開始直後では、図８（Ｃ）に示すように、制御信号Ｓ３は“Ｈ”レベルである。このため、アナログスイッチ１４Ａ及び１４Ｂは“閉”状態である。また、差動入力段（Ｐ１、Ｐ２）を制御するＰ形ＭＯＳトランジスタＰ１１及びＰ１２は共にオフ状態である。

このため、差動入力段（Ｐ１、Ｐ２）では、通常のレベルシフト動作が実行される。この結果、差動入力段（Ｐ１、Ｐ２）の出力端（Ｐ２とＮ２の接続中点）からは、入力信号ＩＮをレベルシフトしたものが出力される（図８（Ｂ））。

またこのとき、クロックドインバータ１６は動作しておらず、出力部１３Ｂ１３からは当該レベルシフトした信号波形が出力される。すなわち、この時点では、入力信号ＩＮの波形変化に追従して出力波形も同相で変化する。

やがて、水平走査期間内での各ドットへの画像信号の供給が開始される。同時に、水平走査駆動回路１２を構成するシフトレジスタ１２Ａに選択パルスが入力される。続いて、シフトレジスタ１２Ａの初段出力Ｓ１が論理回路１３Ｂ２に入力される（図８（Ｄ））。

論理回路１３Ｂ２に初段出力Ｓ１が入力されると同時に、制御信号Ｓ３の信号レベルは“Ｌ”レベルに変化する。制御信号Ｓ３の信号レベルは“Ｌ”レベルに変化すると、アナログスイッチ１４Ａ、１４Ｂが“開”状態になる。

また同時に、差動入力段（Ｐ１、Ｐ２）がその制御トランジスタＰ１１、Ｐ１２によってオフ状態に制御される。

すなわち、図８（Ｂ）に示すように、レベルシフト動作は完全に停止する。これにより、差動入力段（Ｐ１、Ｐ２）、カレントミラー段（Ｎ１、Ｎ２）に流れていた貫通電流が完全に遮断される。

同時に、差動入力段（Ｐ１、Ｐ２）から出力部１３Ｂ１３へのレベルシフト信号の出力も停止する。また同時に、クロックドインバータ１６が動作を開始する。クロックドインバータ１６は、初段インバータＩＮＶ１の出力信号Ｓ４を反転し、反転出力Ｓ５として初段インバータＩＮＶ１の入力端へ帰還する。

これにより、レベルシフト動作の停止後も、初段インバータＩＮＶ１には一定レベルの入力信号が入力され続ける。このように、初段インバータＩＮＶ１とクロックドインバータ１６がラッチ回路として機能する。

やがて、水平走査期間の終了付近に近づくと、シフトレジスタ１２Ａの最終出力段から最終段出力Ｓ２が論理回路１３Ｂ２に入力される（図８（Ｅ））。この最終段出力Ｓ２をトリガーとして、論理回路１３Ｂ２は、制御信号Ｓ３を再び“Ｈ”レベルに立ち上げる。

これにより、レベルシフト動作が再開されると共に、出力部１３Ｂ１３におけるラッチ動作も停止する。この結果、出力部１３Ｂ１３の出力端には、再び入力信号に追従して変化する出力信号が現れる。

（５）実施形態の効果
以上のように、実施形態例の場合、レベルシフト回路１３Ｂで電流が消費されるは、入力信号が周波数成分を含むときだけである。すなわち、帰線期間を含めたわずかな時間だけである。

このように、レベルシフト回路１３Ｂは、従来回路（図１）では電流が消費されていた期間（すなわち、直流成分をレベルシフトする期間）の貫通電流を停止できる。これにより、消費電力の低減を実現できる。

また、実施形態に係るレベルシフト回路１３Ｂは、シフトレジスタ１２Ａの初段出力と最終段出力の２つを用いて制御信号Ｓ３を生成する。このため、水平走査駆動信号の走査方向に依存することがない。

従って、画像信号を左右反転して入力する場合にも、全くの変更を必要とせずに対応できる。勿論、上下反転する場合にも同様に適用できる。

（６）他の実施形態
前述の実施形態では、表示装置の垂直クロック信号をレベルシフトする場合について述べたが、勿論これに限らない。レベルシフトの対象とする入力信号は、直流成分が占める割合が多いほど効果的である。

もっとも、直流成分の占める割合が少ない場合でも、直流期間に無駄に消費されていた電流を無くすことができるので、低消費電力化を期待できる。

前述の実施形態では、差動増幅形のレベルシフト回路１３Ｂについて説明したが、勿論これに限らない。特に、直流成分のレベルシフト時に、貫通電流が流れるタイプのレベルシフト回路であれば全ての回路構成に有効である。

前述の実施形態では、水平走査駆動回路１２を構成するシフトレジスタ１２Ａの出力信号によりレベルシフト回路１３Ｂの制御信号Ｓ３を生成したが、他の水平走査系のパルス信号を用いても同様の制御を実現できる。例えば、水平走査駆動信号のスタートパルスを、レベルシフト動作の停止信号に用いても良い。

前述の実施形態では、論理回路をＲＳフリップフロップで構成したが、同様の出力が可能なゲート回路を用いて構成しても良い。

前述の実施形態では、電界効果トランジスタ（特に、ＭＯＳトランジスタ）を用いてレベルシフト回路を構成したが、バイポーラトランジスタを用いても良い。

前述の実施形態では、低消費電力形のレベルシフト回路を液晶表示装置に搭載する場合について説明したが、低消費電力化が要求される各種の電子機器に適用し得る。例えば、携帯型の電子機器に好適である。

例えば、携帯電話機、情報処理装置（コンピュータ）、テレビジョン受像器、印刷装置、ゲーム機、オーディオ機器その他に適用できる。

レベルシフト回路の従来例を示す図である。発明に係るレベルシフト段のブロック構成例を示す図である。液晶表示装置の概略構成例を示す図である。液晶表示装置の詳細な回路ブロック構成を示す図である。レベルシフト段の回路例を示す図である。アナログスイッチの回路例を示す図である。クロックドインバータの回路例を示す図である。レベルシフト回路の内部に現れるタイミング波形を示す図である。

符号の説明

１レベルシフト回路
１Ａレベルシフト部
１Ｂ入力部
１Ｃ出力部
１Ｄ論理回路部
２シフトレジスタ
１０液晶表示装置
１１表示領域
１２水平走査駆動回路
１３垂直走査駆動回路
１３Ａシフトレジスタ
１３Ｂレベルシフト回路
１３Ｂ１レベルシフト段
１３Ｂ２論理回路

Claims

表示単位がマトリクス状に配置された表示部と、
前記表示単位に対応するデータ値を供給する複数のデータ信号線と、
前記表示単位へのデータ値の書き込みを制御する複数の走査信号線と、
前記複数のデータ信号線に対応するデータ値の書き込みタイミングを与える選択パルスを、１水平期間内に第１のシフトレジスタの初段から最終段まで順次転送し、当該選択パルスに基づいてサンプルホールドしたデータ値を対応するデータ信号線に印加する水平駆動回路と、
前記データ値の書き込みタイミングを与える垂直クロック信号を、１水平期間毎に順次転送する第２のシフトレジスタと、前記垂直クロック信号を昇圧するレベルシフト回路とを有する垂直駆動回路と
を有し、
前記レベルシフト回路は、
前記垂直クロック信号を昇圧して出力するレベルシフト部と、
前記レベルシフト部に対する前記垂直クロック信号の供給を選択的に停止する機能を有する入力部と、
前記レベルシフト部から出力される前記垂直クロック信号を選択的に保持する機能を有する出力部と、
前記第１のシフトレジスタの初段出力の検出時には、前記入力部を制御して前記レベルシフト部に対する前記垂直クロック信号の供給を停止させると共に、前記出力部を制御して前記レベルシフト部から直前に出力されていた前記垂直クロック信号の電圧を保持させ、前記第１のシフトレジスタの最終段出力の検出時には、前記入力部を制御して前記レベルシフト部に対する前記垂直クロック信号の供給を再開させると共に、前記出力部を制御して前記垂直クロック信号の保持を解除させる論理回路部と
を有する表示装置。