JP4234165B2 - 多重導波路構造を用いた帯域信号伝送装置 - Google Patents

多重導波路構造を用いた帯域信号伝送装置 Download PDF

Info

Publication number
JP4234165B2
JP4234165B2 JP2006281496A JP2006281496A JP4234165B2 JP 4234165 B2 JP4234165 B2 JP 4234165B2 JP 2006281496 A JP2006281496 A JP 2006281496A JP 2006281496 A JP2006281496 A JP 2006281496A JP 4234165 B2 JP4234165 B2 JP 4234165B2
Authority
JP
Japan
Prior art keywords
signal transmission
line
band signal
compensation
output lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006281496A
Other languages
English (en)
Other versions
JP2007159101A (ja
Inventor
ホヨン キム
ギョンイク チョ
ボウ キム
ウンス ナン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060050225A external-priority patent/KR100790760B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2007159101A publication Critical patent/JP2007159101A/ja
Application granted granted Critical
Publication of JP4234165B2 publication Critical patent/JP4234165B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Waveguides (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、帯域信号伝送装置に関し、特に、低温セラミックス材質上に多段導波路構造を有する帯域信号伝送装置に関する。
従来、一般的な伝送装置は、図1に示されるように、低温セラミックス材質を有する基板10上に、超高周波集積回路MMIC30から単一ワイヤリング(wiring)40を行い、単一の金属面を有する導波路形態よりなる金属薄膜伝送路20を構成している。
この際、低温セラミックス基板10上に装着される超高周波集積回路30から発生する電気的な信号を効率的に伝達するためには、伝送路の抵抗特性が伝達周波数に適合するように、すなわち抵抗値が0に近く、且つ周波数に対して平坦であり、透過率が高くなければならない。
しかし、このような単純な構造の伝送装置は、図2に示されるように、低周波では透過率が優れた特性を示すが、10GHz以上の高周波では、金属薄膜伝送路20に寄生するキャパシタンスやインダクタンスの影響により抵抗特性が適合せず、透過特性が益々悪くなる。
このような単純構造の金属薄膜伝送路20が有する欠点を回避するために、2つの伝送路に分離して伝達する構造を有するウィルキンソン電力分配器(Wilkinsen Power Divider)を用いた伝送装置が開発された。
図3aは、一般的なウィルキンソン電力分配器を用いた伝送装置の構成を示す図である。
図3aのように、ウィルキンソン電力分配器を用いた伝送装置は、基板10上に超高周波集積回路MMIC30からダブルワイヤリング40aを行い、2つの金属面を有する導波路形態よりなる金属薄膜伝送路70を構成することによって、1つの入力電力が2つの出力端子に電力を分配するようになる。
このような構成を有するウィルキンソン電力分配器は、従来、集中素子及び分布素子を用いて具現したが、最近、無線通信周波数が増加するに従って関連素子の小型化が図られ、電力分配器もやはり小型化される傾向にある。
図3bは、従来技術に係るウィルキンソン電力分配器の回路図である。図3cは、図3bの回路図における寄生成分を共に示す図である。
図3bのように、50オーム(ohm)のインピーダンスを有する入力ライン50と、入力ライン50の一端に形成され、2つに分岐した70.7オームのインピーダンスを有するトランスフォーマーライン(transformer line)60とが設けられており、トランスフォーマーライン60の終端に各々形成され、50オームのインピーダンスを有する2つの出力ライン70、80が連結されている。また、2つの出力ライン70、80間に100オームの抵抗を連結することで、出力端子70、80間の隔離度を向上させる隔離抵抗90が設けられた構造となっている。
この際、トランスフォーマーライン60は、導電性に優れた材料を利用し、隔離抵抗90は、チップ抵抗又は薄膜抵抗を利用する。
しかし、前述の方法は、100オームの隔離抵抗90を50オームのトランスフォーマーライン60にチップ抵抗または薄膜抵抗を用いて連結する過程において、寄生キャパシタンス100や寄生インダクタンス110という寄生成分の発生を不可避的に伴う。すなわち、このような寄生成分は、実際の製作過程で意図的に追加したものではなく、製作過程で製作者の意図とは関係なく発生するものである。
したがって、ウィルキンソン電力分配器の場合にも、発生する寄生成分の存在を完全に除去できないので、性能低下に影響を及ぼし、また、この影響は、図4のように、動作周波数が増加するにつれて、透過率を顕著に減少させる原因となる。
これにより、低温セラミックス基板10上に装着される50GHz以上の超高周波集積回路MMIC30では、ウィルキンソン電力分配器の場合にも、寄生成分である寄生キャパシタンスや寄生インダクタンスに起因して電気信号の伝達特性が劣化するという問題点を依然として有している。
特開平1―305703号公報 大韓民国特許出願公開第1999―0031577号明細書
本発明は、前述のような問題点を解決するためになされたもので、その目的は、低温セラミックス基板に装着される50GHz以上の超高周波集積回路MMICから発生する電気的な信号を効率的に伝達する多重導波路構造を用いた帯域信号伝送装置を提供することにある。
本発明の他の目的は、隔離抵抗の周辺に発生する寄生成分を除去することで、入出力特性を向上させることができる多重導波路構造を用いた帯域信号伝送装置を提供することにある。
本発明のさらに他の目的は、従来のウィルキンソン電力分配器において分離される導波路の二重線路を幅及び長さを異ならしめて直列で連結し、2つの分離線の適当な間隔を用いて、誘起される寄生成分を補償できる帯域信号伝送装置を提供することにある。
このような目的を達成するために、本発明の一態様に係る多重導波路構造を用いた帯域信号伝送装置は、基板と、前記基板上に超高周波集積回路(MMIC)からワイヤリングされて分離された少なくとも2つ以上の金属面が幅及び長さのいずれか一方以上を異ならしめて少なくとも2段以上で直列連結された多段導波路形態の信号伝送路と、を備えることを特徴とする。
好ましくは、前記基板は、低温セラミックス材質、誘電体、磁性体、半導体のうち1種又は2種以上の複合材料で構成されることを特徴とする。
好ましくは、前記超高周波集積回路は、50GHz帯域以上で使われることを特徴とする。
好ましくは、前記信号伝送路は、前記超高周波集積回路(MMIC)からダブルワイヤリングされて分離された2つの第1の金属面を有する第1の二重線路と、前記第1の二重線路に各々直列で連結される幅及び長さが前記第1の金属面と異なる2つの金属面を有する第2の二重線路と、を備えて構成されることを特徴とする。
好ましくは、前記第1の二重線路は、70オームのインピーダンスを有し、前記第2の二重線路は、100オームのインピーダンスを有することを特徴とする。
好ましくは、前記信号伝送路は、電気信号を入力される入力ラインと、前記入力ラインの一端に連結され、少なくとも2つ以上に分岐するトランスフォーマーラインと、前記トランスフォーマーラインの終端に各々二重線路で連結される第1及び第2の出力ラインと、前記第1及び第2の出力ライン間に連結され、線路間の隔離度を向上させる第1の隔離抵抗と、前記第1及び第2の出力ラインの終端に隣り合う線路と幅及び長さを異ならしめて直列で連結される第3及び第4の出力ラインと、前記第3及び第4の出力ライン間に連結され、線路間の隔離度を向上させる第2の隔離抵抗と、前記第2の隔離抵抗の両端に並列で連結され、隣接線路の寄生成分を補償する補償手段とを備えて構成されることを特徴とする。
好ましくは、前記補償手段は、前記第2の隔離抵抗の両端に並列で連結され、隣接線路の寄生キャパシタンス成分を補償する補償キャパシタと、前記第2の隔離抵抗の両端および前記補償キャパシタの両端に並列で連結され、隣接線路の寄生インダクタンス成分を補償する補償インダクタとで構成されることを特徴とする。
好ましくは、前記第1及び第2の出力ラインは、50オームのインピーダンスを有し、前記第3及び第4の出力ラインは、100オームのインピーダンスを有する。
好ましくは、前記第1及び第2の隔離抵抗は、100オームの値を有し、前記補償キャパシタンスは、10〜90pFのキャパシタンス値を有し、前記補償インダクタは、1〜9nHのインピーダンス値を有することを特徴とする。
好ましくは、前記補償キャパシタ及び補償インダクタの値は、前記第3及び第4の出力ライン間の間隔を用いて調節することを特徴とする。
好ましくは、前記補償キャパシタ及び補償インダクタは、単独または複合的に構成されることを特徴とする。
好ましくは、前記補償キャパシタ及び補償インダクタは、チップ型または一括工程のうち少なくとも1つにより形成されることを特徴とする。
好ましくは、前記第1及び第2の隔離抵抗は、チップ型及び薄膜型のうち少なくとも1つで構成されることを特徴とする。
好ましくは、前記信号伝送路は、一端が前記第3及び第4の出力ラインの終端に直列で連結され、他端が前記MMICからワイヤリングされて連結される第5及び第6の出力ラインと、前記第5及び第6の出力ライン間に連結され、線路間の隔離度を向上させる第3隔離抵抗と、をさらに備えて構成されることを特徴とする。
本発明に係る多重導波路構造を用いた帯域信号伝送装置は、電力分配器形態を有する二重構造の導波路で設計製作し、動作周波数がMHz帯域からGHz帯域またはTHz帯域に増加することによって、電気信号の伝達特性を向上させることができ、入出力特性を向上させることができる。
本発明の他の目的、特性及び利点は、添付の図面を参照した実施例の詳細な説明から明らかになるだろう。
以下、添付の図面を参照して、本発明に係る多重導波路構造を用いた帯域信号伝送装置の好ましい実施例について説明する。この際、帯域信号伝送装置の出力ラインは、2つまたはそれ以上とすることができるが、本明細書では、説明の簡略化のために、2つの出力ラインを有する帯域信号伝送装置を使用したものに限定して説明する。しかし、設計者に応じて、それ以上の出力ラインを有する帯域信号伝送装置を使用することができる。
図5は、本発明に係る多重導波路構造を用いた帯域信号伝送装置の構成を示す図である。
図5に示されるように、帯域信号伝送装置は、基板200と、前記基板200上に超高周波集積回路MMIC230からダブルワイヤリング40aを行うことによって分離された2つの金属面が幅及び長さを異ならしめて少なくとも2段以上で直列連結された多段導波路形態を有するミリメートル波帯域の信号伝送路210、220とで構成する。
この際、基板200は、低温セラミックス材質、誘電体、磁性体、半導体などよりなる群から選ばれた1種または2種以上の複合的材料で構成されることが好ましい。また、超高周波集積回路230は、50〜75GHz帯域で使用する回路であって、それ以上である数THz帯域で使われる回路にも適用可能である。
信号伝送路210、220についてさらに詳細に説明すれば、超高周波集積回路MMIC230からダブルワイヤリングを行うことによって分離された2つの第1の金属面を有する第1の二重線路220と、第1の二重線路220に各々直列で連結され且つ幅及び長さが第1の金属面と異なる2つの第2の金属面を有する第2の二重線路210とで構成される。この際、本明細書では、多段導波路形態を有する信号伝送路を2段に限定しているが、必要に応じて、さらに多い段を有する導波路形態を構成することが可能である。
第1の二重線路220は、50オームのインピーダンスを有し、第2の二重線路210は、100オームのインピーダンスを有することが好ましい。
図6aは、図5の構成を有する帯域信号伝送装置の多重導波路の回路図である。図6aでは、多重導波路で発生する寄生成分を全て共に表示している。
図6aのように、多重導波路の回路図は、電気信号を入力される入力ライン50と、前記入力ライン50の一端に連結され、少なくとも2つ以上に分岐されるトランスフォーマーライン60と、トランスフォーマーライン60の終端に各々二重線路で連結する第1及び第2の出力ライン70a、80aと、第1及び第2の出力ライン70a、80a間に連結され、ライン間の隔離度を向上させる第1の隔離抵抗212と、第1及び第2の出力ライン70a、80aの終端に隣り合う二重線路と幅及び長さを異ならしめて直列で連結される第3及び第4の出力ライン70b、80bと、第3及び第4の出力ライン70b、80b間に連結され、線路間の隔離度を向上させる第2の隔離抵抗222と、第2の隔離抵抗222の両端に並列で連結され、隣接線路の寄生キャパシタンス成分を補償する補償キャパシタ224と、第2の隔離抵抗222の両端と補償キャパシタ224との間に並列で連結され、隣接線路の寄生インダクタンス成分を補償する補償インダクタ226とで構成される。
この際、入力ライン50は、50オームのインピーダンスを、トランスフォーマーライン60は、70.7オームのインピーダンスを、第1及び第2の出力ライン70a、80aは、50オームのインピーダンスを、そして第3及び第4の出力ライン70b、80bは、100オームのインピーダンスを有することが好ましい。また、第1及び第2の隔離抵抗212、222は、100オームまたは100オームより大きいか、または小さい値を有するように構成され、補償キャパシタンス224は、10〜90pFのキャパシタンス値を、補償インダクタ226は1〜9nHインダクタンス値を有するように構成されることが好ましい。
この際、補償キャパシタ224及び補償インダクタ226の値は、第3及び第4の出力ライン70b、80b間の間隔を用いて調節するようになる。また、補償キャパシタ224または補償インダクタ226は、単独または複合的に構成され、チップ型または一括工程により製作することが好ましい。また、その材料と大きさが限定されるわけではない。
また、第1及び第2の隔離抵抗212、222は、チップ型または薄膜型で構成されることが好ましい。
このように、第1及び第2の出力ライン70a、80aを有する第2の二重線路210と適当な間隔をもって形成された前記第3及び第4の出力ライン70b、80bを有する第1の二重線路220を介して、第2の二重線路210から誘起される寄生成分である寄生キャパシタンス214及び寄生インダクタンス216が、第1の二重線路220に構成された補償キャパシタ224及び補償インダクタ226から誘起される補償キャパシタンス及び補償インダクタンスと直列で連結されることによって、互いに加減され、補償効果を得るようになる。
この際、第1の二重線路220及び第2の二重線路210とが特定の周波数で共振回路を形成するようになる。したがって、これにより形成される共振周波数が、伝送周波数の中心周波数となるように、分岐線の長さ及び幅を調節することで、キャパシタンスとインダクタンスを調節する。
図6bは、図5の構成を有する多重導波路構造を用いた帯域信号伝送装置の構成においてMMICからワイヤリングされた部分を共に示す詳細回路図であって、図6bは、帯域信号伝送装置から発生する寄生成分を全て共に示している。
図6bを参照して説明すれば、図6aと同じ回路図を有し、差異点としては、MMIC230からダブルワイヤリングされる部分40aに連結され、線路間の隔離度を向上させる第3隔離抵抗300と、第3隔離抵抗300と並列で連結され、ダブルワイヤリングされる線路から誘起される寄生成分である寄生キャパシタンス310及び寄生インダクタンス320とをさらに備えて構成される。
この際、図1のような単一線路の形態を有する場合のように、単一線路とMMIC30が単一ワイヤリングされる場合には、隔離抵抗と寄生成分のインダクタンスをチップまたは薄膜形態で補償しなければならない。したがって、回路を追加に付加しなければならないので、製造が複雑となり、ワイヤリングの正確な値を測定することが難しいので、製造方法において容易ではなかった。
しかし、本発明は、分岐線の延長により、前記ワイヤリング40aをMMIC230に二重で連結することによって、単一のワイヤリングで発生する不可避な寄生インダクタンスや寄生キャパシタンスを、ダブルワイヤリングを用いて、隔離抵抗300、寄生キャパシタンス301、寄生インダクタンス302などが発生させ、これを補償キャパシタ224、補償インダクタ226を通じて互いに補償されるように設計した。
このように、本発明は、伝達特性を向上させるために、第2の二重線路220における寄生成分を補償するために構成される第2の隔離抵抗222、補償キャパシタ224及び補償インダクタ226をMMIC40aとのダブルワイヤリングを通じて発生する隔離抵抗300、寄生キャパシタンス301、インダクタンス302などをも考慮して適当な値を有するように調節しなければならない。
本発明に係る伝送装置は、二重に作製される分岐線路により発生する寄生成分を、補償キャパシタ224及び補償インダクタ226により相殺することで、超高周波で出力端子間に隔離度を向上させることによって、帯域信号伝送装置の入出力特性が、従来の帯域信号伝送装置に比べて図7に示されるように非常に優れた特性を示している。
以上において説明した本発明は、本発明が属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形及び変更が可能であるので、上述した実施形態及び添付された図面に限定されるものではない。
従来技術に係る帯域信号伝送装置の構成を示す図である。 図1の伝送路に信号を伝送する時の周波数別特性を示す図である。 一般的なウィルキンソン電力分配器を用いた伝送装置の構成を示す図である。 従来技術に係るウィルキンソン電力分配器の回路図である。 図3bの回路図における寄生成分を共に示す図である。 図3aの伝送路に信号を伝送する時の周波数別特性を示す図である。 本発明に係る多重導波路構造を用いた帯域信号伝送装置の構成を示す図である。 図5の構成を有する帯域信号伝送装置において多重導波路構造の回路図である。 図5の構成を有する多重導波路構造を用いた帯域信号伝送装置の構成においてMMICからワイヤリングされた部分を共に示す詳細回路図である。 図5の伝送装置に信号を伝送する時の周波数別特性を示す図である。
符号の説明
10、200 基板
20 金属薄膜伝送路
30、230 超高周波集積回路(MMIC)
40 単一ワイヤリング
40a ダブルワイヤリング
50 入力ライン
60 トランスフォーマーライン
70、70a、70b80、80a、80b 出力ライン
90、212、222、300 隔離抵抗
100、310 寄生キャパシタンス
110、320 寄生インダクタンス
210、220 伝送路
224 補償キャパシタ
226 補償インダクタ

Claims (9)

  1. 基板と、
    前記基板上に超高周波集積回路(MMIC)からワイヤリング(wiring)されて分離された少なくとも2つ以上の金属面が幅及び長さのいずれか一方以上を異ならしめて少なくとも2段以上で直列連結された多段導波路形態の信号伝送路と
    を備え、
    前記信号伝送路は、
    電気信号を入力される入力ラインと、
    前記入力ラインの一端に連結され、少なくとも2つ以上に分岐するトランスフォーマーライン(transformer line)と、
    前記トランスフォーマーラインの終端に、各々二重線路で連結される第1及び第2の出力ラインと、
    前記第1及び第2の出力ライン間に連結され、線路間の隔離度を向上させる第1の隔離抵抗と、
    前記第1及び第2の出力ラインの終端に、隣り合う線路と幅及び長さを異ならしめて直列で連結される第3及び第4の出力ラインと、
    前記第3及び第4の出力ライン間に連結され、線路間の隔離度を向上させる第2の隔離抵抗と、
    前記第2の隔離抵抗の両端に並列で連結され、隣接線路の寄生成分を補償する補償手段と
    を備えて構成され、
    前記補償手段は、
    前記第2の隔離抵抗の両端に並列で連結され、隣接線路の寄生キャパシタンス成分を補償する補償キャパシタと、
    前記第2の隔離抵抗の両端および前記補償キャパシタの両端に並列で連結され、隣接線路の寄生インダクタンス成分を補償する補償インダクタと
    で構成され、
    前記補償キャパシタ及び補償インダクタの値は、前記第3及び第4の出力ライン間の間隔を用いて調節することを特徴とする帯域信号伝送装置。
  2. 前記基板は、誘電体、磁性体、半導体のうち1種又は2種以上の複合材料で構成されることを特徴とする請求項1に記載の帯域信号伝送装置。
  3. 前記超高周波集積回路は、50GHz帯域以上で使われることを特徴とする請求項1に記載の帯域信号伝送装置。
  4. 前記第1及び第2の出力ラインは、50オームのインピーダンスを有し、前記第3及び第4の出力ラインは、100オームのインピーダンスを有することを特徴とする請求項1に記載の帯域信号伝送装置。
  5. 前記第1及び第2の隔離抵抗は、100オームの値を有し、前記補償キャパシタンスは、10〜90pFのキャパシタンス値を有し、前記補償インダクタは、1〜9nHのインピーダンス値を有することを特徴とする請求項1に記載の帯域信号伝送装置。
  6. 前記補償キャパシタ及び補償インダクタは、単独に構成されることを特徴とする請求項1に記載の帯域信号伝送装置。
  7. 前記補償キャパシタ及び補償インダクタは、チップ型により形成されることを特徴とする請求項1に記載の帯域信号伝送装置。
  8. 前記第1及び第2の隔離抵抗は、チップ型及び薄膜型のうち少なくとも1つで構成されることを特徴とする請求項1に記載の帯域信号伝送装置。
  9. 前記伝送路は、
    一端が前記第3及び第4の出力ラインの終端に直列で連結され、他端が前記MMICからワイヤリングされて連結される第5及び第6の出力ラインと、
    前記第5及び第6の出力ライン間に連結され、線路間の隔離度を向上させる第3隔離抵抗と
    をさらに備えて構成されることを特徴とする請求項1に記載の帯域信号伝送装置。
JP2006281496A 2005-12-08 2006-10-16 多重導波路構造を用いた帯域信号伝送装置 Expired - Fee Related JP4234165B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20050120034 2005-12-08
KR1020060050225A KR100790760B1 (ko) 2005-12-08 2006-06-05 다중 도파로 구조를 이용한 대역 신호 전송기

Publications (2)

Publication Number Publication Date
JP2007159101A JP2007159101A (ja) 2007-06-21
JP4234165B2 true JP4234165B2 (ja) 2009-03-04

Family

ID=38242804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006281496A Expired - Fee Related JP4234165B2 (ja) 2005-12-08 2006-10-16 多重導波路構造を用いた帯域信号伝送装置

Country Status (1)

Country Link
JP (1) JP4234165B2 (ja)

Also Published As

Publication number Publication date
JP2007159101A (ja) 2007-06-21

Similar Documents

Publication Publication Date Title
US7509100B2 (en) Antenna interface unit
US7215218B2 (en) Balun transformer with means for reducing a physical dimension thereof
US6005454A (en) Radio frequency power divider/combiner circuit having conductive lines and lumped circuits
EP1831995B1 (en) A power device and a method for controlling a power device
US7855614B2 (en) Integrated circuit transmission lines, methods for designing integrated circuits using the same and methods to improve return loss
US20080068113A1 (en) Filter circuit
JP4216080B2 (ja) アンテナインターフェイスユニット
EP3624257B1 (en) Power divider/combiner
KR100529581B1 (ko) 초고주파 윌켄슨 전력분배기
CN112424994A (zh) 分支线耦合器
US7495530B2 (en) Dual-band filter
US10438732B2 (en) Monolithic wideband trifilar transformer
JP4234165B2 (ja) 多重導波路構造を用いた帯域信号伝送装置
US20080136566A1 (en) Signal transmission line for millimeter-wave band
JP5065667B2 (ja) 高周波電力増幅器
JP2000315903A (ja) 薄膜広帯域カップラ
JP4708317B2 (ja) 電力分配合成回路
KR100790760B1 (ko) 다중 도파로 구조를 이용한 대역 신호 전송기
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
JP2005101946A (ja) 電力分配合成器
US10218404B2 (en) Interconnect element circuitry for RF electronics
JP5089502B2 (ja) ブランチラインカプラおよびウィルキンソン分配回路
JP2007006063A (ja) 平衡信号処理装置
JP2007201596A (ja) 電力分配回路
WO2022224564A1 (ja) アンテナ装置、通信装置、整合回路装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081121

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081210

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees