JP4231316B2 - Manufacturing method of ceramic wiring board - Google Patents
Manufacturing method of ceramic wiring board Download PDFInfo
- Publication number
- JP4231316B2 JP4231316B2 JP2003083758A JP2003083758A JP4231316B2 JP 4231316 B2 JP4231316 B2 JP 4231316B2 JP 2003083758 A JP2003083758 A JP 2003083758A JP 2003083758 A JP2003083758 A JP 2003083758A JP 4231316 B2 JP4231316 B2 JP 4231316B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- glass
- glass component
- mass
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、セラミック配線基板とその製造方法に関するものである。
【0002】
【従来技術】
従来、セラミック配線基板は、セラミック絶縁層が多層に積層された絶縁基板の表面または内部にメタライズ配線層が配設された構造からなり、代表的な例として、LSI等の半導体素子収納用パッケージが挙げられる。このようなパッケージとしては、絶縁層がアルミナ等のセラミックスからなるものが多用されていたが、最近では、銅メタライズと同時焼成を可能にしたガラスセラミックスなどの低温で焼成される配線基板が実用化されつつある。
【0003】
このようなセラミック配線基板においては、伝送速度が誘電率の平方根に反比例することから、絶縁基板の低誘電率化が進んでおり、絶縁材料の誘電率としては5〜8が一般的であるが、近年では、使用周波数がますます高周波化されてきているため、より低誘電率の基板材料が要求されている。
【0004】
このような低誘電率化を図るべく、絶縁基板材料の改良が進められているが、このような絶縁基板の低誘電率化を図る1つの方法として、図3に示すように、絶縁基板11中に、誘電率が実質的には1である気孔12を導入する、言い換えれば絶縁基板11を多孔質化することによって低誘電率化を図ることが提案されている(例えば、特許文献1、2、3)。この特許文献1,2では、微細気孔を生じさせるためのカーボン粉末を含有するグリーンシート両面に、カーボン粉末を含有しないセラミックペーストを塗布し、これにパンチングにより穴加工を施し、導体ペーストを埋め込み、さらに導体ペーストを印刷し、積層、同時焼成することが記載されている。
【0005】
【特許文献1】
特開平12−185977号公報
【0006】
【特許文献2】
特開2002−308678号公報
【0007】
【特許文献3】
特公平7−72092号公報
【0008】
【発明が解決しようとする課題】
しかしながら、上記特許文献1,2の構造の場合、図3に示すように、メタライズ配線層13やビア導体14と気孔12が直接的に接触している部分が発生する結果、高温高湿雰囲気に曝された場合に、メタライズ配線層13やビア導体14から気孔12を経由してマイグレーションが発生し、その結果、回路の信頼性が低下するという問題があった。
【0009】
このような問題に対して、特許文献3では、多孔質のグリーンシートの表裏面に緻密質層を形成可能なセラミックペーストを塗ることが記載されている。この方法によれば、メタライズ配線層間でのマイグレーションは抑制できるとしてもビア導体が多くの気孔と接触しているために、マイグレーションが発生したり、ビア導体間の絶縁抵抗が低下するなどの問題があった。
【0010】
しかも、特許文献3の方法は、グリーンシート表面に別途ペーストを塗布するという工程の煩雑さはもちろんのこと、異なる材質のペーストを塗布し乾燥することによるテープの伸び縮みが起因し、焼成後の収縮バラツキが発生するという問題点があった。
【0011】
従って本発明は、気孔を多量に含有する低誘電率の絶縁層に対して形成したメタライズ配線層やビア導体の信頼性を高めたセラミック配線基板とその製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明者は、上記のような気孔を多量に含む絶縁層に対してメタライズ配線層やビア導体を形成する場合において、基板内部に設けられたメタライズ配線層やビア導体の周囲に隣接する気孔を極力少なく出来、その結果、メタライズ配線層の周囲に存在する気孔によるマイグレーションなどの発生を抑制できることを見出した。
【0015】
すなわち、本発明のセラミック配線基板の製造方法は、屈伏点が600〜800℃のガラス粉末を20質量%以上含有し、焼成後の閉気孔率が5〜20%、比誘電率が6以下であるセラミック組成物からなるグリーンシートに形成された貫通孔内に、銅を主体とする金属成分100質量部に対して、屈伏点が600〜800℃のガラス成分1〜10質量部と、クオーツ,フォルステライトおよびウラストナイトのうちのいずれかのフィラー1〜10質量部とを含有する導体ペーストを充填してビア導体を形成するとともに、前記グリーンシート表面に、銅を主体とする金属成分100質量部に対して、屈伏点が600〜800℃のガラス成分1〜10質量部と、クオーツ,フォルステライトおよびウラストナイトのうちのいずれかのフィラー1〜10質量部とを含有する導体ペーストを印刷塗布して導体パターンを形成した後、前記導体パターンおよび前記ビア導体を形成したグリーンシートを複数積層し、800〜1050℃の非酸化性雰囲気中で焼成することを特徴とするものである。
【0016】
なお、前記導体パターン用の導体ペースト中のガラス成分の屈伏点および前記ビア導体用の導体ペースト中のガラス成分の屈伏点が前記セラミック組成物中のガラスの屈伏点以下であることが望ましく、前記導体パターン用の導体ペースト中のガラス成分および前記ビア導体用の導体ペースト中のガラス成分が、前記セラミック組成物中のガラス成分と同一のガラス組成物からなることが望ましい。これにより、メタライズ配線層近傍の気孔中にガラス成分が侵入し、気孔を消滅させる事が出来る。
【0018】
またさらに、前記導体パターン用の導体ペースト中の前記ガラス成分および前記ビア導体用の導体ペースト中のガラス成分の平均粒径は、前記セラミック組成物中のガラスの平均粒径以下であることがより望ましく、これによっても気孔中へのガラスの侵入を促進する事が出来る。印刷性とガラス侵入の観点から平均粒径は0.5〜5μmが好適である。
【0019】
【発明の実施の形態】
本発明のセラミック配線基板Aは、たとえば、図1に示すように、複数の絶縁層1a〜1eを積層してなる絶縁基板1と、絶縁層1a〜1d間に、絶縁層1a〜1dと同時焼成して形成された銅メタライズ配線層2(以下で、単にメタライズ配線層と呼ぶことがある)と、絶縁層1a〜1dを貫通して形成され、銅メタライズ配線層2を接続する銅ビア導体3(以下で、単にビア導体と呼ぶことがある)を具備する。
【0020】
また、絶縁層1a〜1dは、図2の要部拡大図に示すように、気孔4が多量に導入されることによって、絶縁層1a〜1dの低誘電率化が図れている。具体的には、5%以上、特に10%以上、さらには15%以上の閉気孔率を有し、比誘電率が6以下、特に5以下、さらには4以下であることが、銅メタライズ配線層2を伝送する高周波信号の損失を低減する上で重要である。なお、基板の強度を維持する上では、閉気孔率は20%以下であることが望ましい。
【0021】
メタライズ配線層2は、銅または銀を主成分とする低抵抗の導体材料によって形成することが高周波信号の伝送損失を低減する上で望ましい。
【0022】
そして、かかる低抵抗導体材料からなるメタライズ配線層2と絶縁層とを同時焼成する上で、絶縁層1は、800〜1050℃の低温で焼成可能なセラミックスであることが望ましい。
【0023】
かかる点で、絶縁層は、ガラス成分とセラミックフィラー成分との複合体からなることが望ましい。
【0024】
ガラス成分としては、SiO2を含むガラス、例えば硼珪酸ガラス、バリウム珪酸ガラス、アルカリ珪酸ガラスなどの周知のガラス成分20〜80質量%と、セラミックフィラー成分20〜80質量%を好適に用いることができる。フィラー成分としては、Al2O3、SiO2、アルカリ酸化物、アルカリ土類酸化物のうち少なくとも1種を含有し、例えば、アルミナ、ディオプサイト、コージェライト、ムライト、石英、クリストバライト、セルジアン、フォルステライト、アルカリ珪酸塩、スピネル、CaTiO3、SrTiO3、BaTiO3の群から選ばれる少なくとも1種を含有することが望ましい。
【0025】
特に、ガラスやフィラーは、その目的に応じて適宜使い分ける事が可能であり、例えば、高強度化を図る上では、フィラーとしてAl2O3、ディオプサイト、コージェライト、ムライト、スピネルの群から選ばれる少なくとも1種が好適となり、高熱膨張が所望であれば石英、クリストバライト、セルジアン、フォルステライト、アルカリ珪酸塩などが好適となる。
【0026】
本発明におけるメタライズ配線層2及びビア導体3は、メタライズ配線層2およびビア導体3の断面を観察した場合、ビア導体3およびメタライズ配線層2の周囲に接触する絶縁層中の気孔径5μm以上の気孔の数がメタライズ配線層およびビア導体の周囲長さ100μmあたり2個以下、特に1個以下、さらには0個であることが重要である。即ち、このメタライズ配線層2およびビア導体3の周囲にて接触する気孔の数が上記よりも多いと、接触している気孔を通じて、マイグレーションが発生し、メタライズ配線層間やビア導体間での絶縁信頼性が低下してしまう。
【0027】
このように、メタライズ配線層2およびビア導体3の周囲にて接触する気孔の数を制御することによって、セラミック配線基板Aの絶縁層2が高気孔率を有するものであっても、メタライズ配線層およびビア導体間のマイグレーションの発生を抑制できる。しかも、従来のように、異種の絶縁材料を使用することがないために、異種材料間の収縮挙動の相違などによる収縮バラツキや反り、剥がれなどの発生を防止し、絶縁層の気孔率を最大限に生かした低誘電率の配線基板を得ることができる。
【0028】
上記の本発明における配線基板Aにおいては、メタライズ配線層2およびビア導体3が、いずれも銅以外に、ガラス(非晶質)を1質量%以上、金属酸化物フィラー(結晶質)としてクオーツとフォルステライトとウラストナイトのうちのいずれかのフィラーを1質量%以上含むことが望ましい。
【0029】
これは、メタライズ配線層2やビア導体3中にガラスを含有せしめることによって、メタライズ配線層2やビア導体3に接していた気孔中にガラスが侵入し気孔を埋めることができる。
【0030】
従って、前記ガラス量が1質量%未満の場合、メタライズ配線層近傍の気孔中にガラス成分が侵入しなくなり、気孔が残存する結果、メタライズ配線層2およびビア導体3の周囲にて接触する気孔の数を低減することが困難となる。このガラス量は1.5質量%以上、さらには2質量%以上であることが望ましい。なお、メタライズ配線層2やビア導体3の低抵抗を維持する上では、ガラス量は10質量%以下、特に5質量%以下であることが望ましい。
【0031】
また、金属酸化物フィラー量が1質量%未満の場合、銅粉末の焼結が脱バインダー中に始まり、脱バイ不良による気孔が焼結体中に残留しやすくなるために、メタライズ配線層2およびビア導体3の周囲にて接触する気孔の数を低減することが困難となる。この金属酸化物フィラー量は1.5質量%以上、特に2質量%以上であることが望ましい。なお、メタライズ配線層2やビア導体3の低抵抗を維持する上では、金属酸化物フィラー量は10質量%以下、特に5質量%以下であることが望ましい。
【0032】
また、前記導体ペースト中のガラス粉末は、前記セラミック組成物中のガラス粉末と同一のガラス組成物からなることが望ましい。これにより、メタライズ配線層近傍の気孔中にガラス成分が侵入しやすくなり、気孔を効果的に消滅させることが出来る。
【0033】
さらに、前記導体ペースト中のガラス粉末および前記セラミック組成物中のガラス粉末の屈伏点は、前記絶縁層を形成するガラスの屈伏点以下であることが望ましく、これにより、気孔中へのガラスの侵入を促進することが出来る。脱バインダー性とガラスの侵入の観点から、屈伏点は600〜800℃が好適である。
【0034】
またさらに、前記導体ペースト中の前記ガラスの平均粒径は、前記絶縁層を形成するガラスの平均粒径以下であることがより望ましく、これによっても気孔中へのガラスの侵入を促進することが出来る。印刷性とガラス侵入の観点から平均粒径は0.5〜5μmが好適である。0.5μm未満ではガラス成分の凝集が起こり、気孔中へのガラスの進入がまばらとなり、気孔の残留が生じやすくなる。また、5μm以下とすることで導体ペーストの印刷性を向上できる。
【0035】
次に、本発明のセラミック配線基板の製造方法について説明する。まず、上述したようなガラスとセラミックフィラーによってガラスセラミック組成物を調合する。かかるガラスセラミック組成物は、それ単体で焼成条件を制御することで5〜10%の閉気孔率を有するセラミックスを製造することができるが、さらなる低誘電率化のために閉気孔率を増大させる、または安定して形成するために、かかるガラスセラミック組成物に、焼成時に飛散する添加物(カーボン、BN、樹脂など)を添加したり、ガラス中に気体を発生する発泡源(例えば、水和物)を形成させて、気孔を発生させることもできる。これらの手法を用いて、焼成後に、閉気孔率が5〜20%程度になるように制御する。
【0036】
次に、上記のガラスセラミック組成物に、適当な有機樹脂バインダーを添加した後、所望の成形手段、例えば、射出成形、押し出し成形、ドクターブレード法、カレンダーロール法等の周知の成形方法により任意のグリーンシートに成形する。
【0037】
得られたグリーンシートはNCパンチャーや金型などによりスルーホール加工が施され、所望の金属材料からなる導体ペーストを充填しヴィアホールとし、更に所望のパターンを導体ペーストでスクリーン印刷法やグラビア印刷法などの公知の手法により形成する。
【0038】
この時、用いる導体ペーストとして、銅を主体とする低抵抗金属粉末100質量部に対しガラスを1質量部以上、10質量部以下、酸化物フィラーを1質量部以上、10質量部以下の割合で添加するとともに、これに樹脂、溶剤を加え混錬したものを用いる。低抵抗金属粉末は印刷性の観点から球状のものが好適で、平均粒径が1〜5μmのものが更に好適である。
【0039】
導体ペースト中に配合するガラスは、メタライズ配線層やビア導体の周囲の気孔中にガラスを侵入させるという観点から前記ガラスセラミック組成物中のガラスの屈伏点以下の屈伏点を有すること、前記セラミック組成物中のガラス粉末と同一のガラス組成物からなること、ガラス粉末の平均粒径が、前記セラミック組成物中のガラス粉末の平均粒径以下であること、ガラス粉末の屈伏点が、いずれも600〜800℃であること、ガラス粉末の平均粒径が0.5〜5μmであることの群から選ばれる少なくとも1つ以上を満足するものであることが望ましい。
【0040】
なお、メタライズ配線層とビアホール導体については全く同じ組成のペーストを用いても良いし、適宜構成比率を変えた組成でもよい。
【0041】
次に、上記のようにして導体ペーストが塗布および導体ペーストが充填されたセラミックグリーンシートを、それぞれを所望の層構成により積層し、一体化することにより、セラミック基板用グリーンシート積層体を得る。
【0042】
次に、グリーンシート積層体の焼成にあたっては、まず、成形のために配合したバインダー成分を除去する。バインダーの除去は、100〜700℃の水蒸気を含有する窒素雰囲気中で行うことができる。この時、成形体の収縮開始温度は700〜850℃程度であることが望ましく、かかる収縮開始温度がこれより低いとバインダーの除去が困難となるため、成形体中の結晶化ガラスの特性、特に屈伏点を前述したように制御することが必要となる。
【0043】
焼成は、850〜950℃の加湿された窒素などの非酸化性雰囲気中で行う。これによりガラスセラミック組成物を焼結させて、開気孔率が2%以下、閉気孔率が5〜20%の焼結体を作製する。それとともに、メタライズ配線層およびビア導体に接していた気孔中には、メタライズ配線層やビア導体中のガラス成分が溶出し気孔に充填される結果、メタライズ配線層やビア導体に接している気孔の数を減少させることができる。
【0044】
本発明のセラミック配線基板は、配線基板の上面またはキャビティを設けた内部に半導体素子、LED素子などの電気素子を収納したBGA(ボールグリッドアレイ)やCSP(チップスケールパッケージ)、LCC(リードレスチップキャリア)などの電気素子収納パッケージや、各種多層基板として応用することができる。とりわけ、信号周波数が1GHz以上、特に5GHz以上、さらには30GHz以上のマイクロ波やミリ波などを用いる高周波用として特に好適に利用される。
【0045】
【実施例】
高い気孔率を有する絶縁基板形成用のガラスセラミック組成物として、質量比でSiO2/BaO/B2O3/CaO/Al2O3=44/23/14/12/7の組成からなる平均粒径が3.5μmのガラスAを50体積%と、平均粒径が3μmのクオーツ50体積%にアクリル樹脂12%、可塑剤4%と適宜のトルエンを加えスラリー化したものをドクターブレード法により厚さ100μmのグリーンシートを成形した。その後、このグリーンシートにNCパンチングにより直径50μmのスルーホール加工を施した。
【0046】
一方、平均粒径3μmの球状銅粉末100質量部に対し、表1の組成からなり、平均粒径が0.3〜8μmのガラス、平均粒径が3μmの金属酸化物フィラーを表2の比率で添加混合し、さらにアクリル樹脂、テルピネオールを加え導体ペーストを調製し、これを前記スルーホールにスクリーン印刷法によって充填するとともに、グリーンシートの表面に回路パターンに印刷してメタライズ配線層を形成した。同様にして作製したセラミックグリーンシートを複数枚積層圧着した後、700℃×1時間の脱バインダー処理の後、900℃×1時間の条件で加湿された窒素雰囲気中で焼成した。
【0047】
また、メタライズ配線層およびビア導体を形成せずにグリーンシートを積層して上記と同様に焼成した。作製した焼結体の開気孔率および閉気孔率を測定した。測定は、アルキメデス法により行った。
【0048】
作製したガラスセラミック配線基板について、断面を観察して、断面に露出しているビア導体およびメタライズ配線層の絶縁層との界面付近を観察し、メタライズ配線層およびビア導体の各周囲長さ100μmの界面長さにおいて、メタライズ配線層およびビア導体と接している気孔の数を観察した。各試料について、100μmの部分を10箇所測定し、その平均を表1に示した。
【0049】
また、マイグレーションの試験を次のようにして行った。焼成後の厚みが50μmのグリーンシート上に40×40μmのベタ層を印刷し、これを2枚重ね合わせ、85℃、85%、5.5Vの高温高湿バイアス試験を実施し、1000時間後の絶縁抵抗の変化を測定した。判定は、106Ω以上を良とした。さらに、メタライズ配線層のシート抵抗を測定した。
【0050】
【表1】
【0051】
【表2】
【0052】
表2の結果からも明らかなように、メタライズ配線層およびビア導体に接触する気孔径5μm以上の気孔の数がメタライズ配線層およびビア導体の各周囲長さ100μmあたり2個以下である配線基板は、いずれも絶縁抵抗が106Ω以上で、低いシート抵抗を維持していた。
【0053】
【発明の効果】
以上詳述した通り、本発明のセラミック配線基板の製造方法によれば、屈伏点が600〜800℃のガラス成分を20質量%以上含有し、焼成後の閉気孔率が5〜20%、比誘電率が6以下であるセラミック組成物からなるグリーンシートに形成された貫通孔内に、銅を主体とする金属成分100質量部に対して、屈伏点が600〜800℃のガラス成分1〜10質量部と、クオーツ,フォルステライトおよびウラストナイトのうちのいずれかのフィラー1〜10質量部とを含有する導体ペーストを充填してビア導体を形成するとともに、前記グリーンシート表面に、銅を主体とする金属成分100質量部に対して、屈伏点が600〜800℃のガラス成分1〜10質量部と、クオーツ,フォルステライトおよびウラストナイトのうちのいずれかのフィラー1〜10質量部とを含有する導体ペーストを印刷塗布して導体パターンを形成した後、前記導体パターンおよび前記ビア導体を形成したグリーンシートを複数積層し、800〜1050℃の非酸化性雰囲気中で焼成することにより、絶縁層が高い閉気孔率を有しながらも、配線基板中の銅メタライズ配線層や銅ビア導体の周囲の、銅メタライズ配線層や銅ビア導体と接触した気孔径5μm以上の気孔の数を少なくすることで、マイグレーションの発生を抑制でき、従来法による異種絶縁材料のペーストを塗布乾燥するなどの手法に比較してテープの伸び縮みも防止でき、焼成後の収縮バラツキもなく、絶縁材料の閉気孔率導入による低誘電率化を最大限に生かした配線基板を提供することができる。
【図面の簡単な説明】
【図1】本発明のセラミック配線基板の概略断面図である。
【図2】本発明のセラミック配線基板の要部拡大断面図である。
【図3】従来のセラミック配線基板の要部拡大断面図である。
【符号の説明】
1、11・・・高気孔率層
2・・・低気孔率層
3、13・・・配線層
4、14・・・ビアホール
5、15・・・気孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a ceramic wiring board and a manufacturing method thereof.
[0002]
[Prior art]
Conventionally, a ceramic wiring substrate has a structure in which a metallized wiring layer is disposed on or inside an insulating substrate in which ceramic insulating layers are laminated in multiple layers. As a typical example, a package for housing a semiconductor element such as an LSI is used. Can be mentioned. As such a package, an insulating layer made of ceramics such as alumina has been widely used. Recently, a wiring substrate that is fired at a low temperature such as glass ceramics that can be fired simultaneously with copper metallization has been put into practical use. It is being done.
[0003]
In such a ceramic wiring board, since the transmission speed is inversely proportional to the square root of the dielectric constant, the dielectric constant of the insulating board has been reduced, and the dielectric constant of the insulating material is generally 5-8. In recent years, since the frequency of use has been increased, a substrate material having a lower dielectric constant has been demanded.
[0004]
In order to achieve such a low dielectric constant, improvements have been made to insulating substrate materials. As one method for reducing the dielectric constant of such an insulating substrate, as shown in FIG. It has been proposed to reduce the dielectric constant by introducing
[0005]
[Patent Document 1]
JP-A-12-185977 [0006]
[Patent Document 2]
Japanese Patent Laid-Open No. 2002-308678
[Patent Document 3]
Japanese Patent Publication No. 7-72092 [0008]
[Problems to be solved by the invention]
However, in the case of the structures of
[0009]
With respect to such a problem,
[0010]
In addition, the method of
[0011]
Accordingly, an object of the present invention is to provide a ceramic wiring board with improved reliability of a metallized wiring layer or via conductor formed on a low dielectric constant insulating layer containing a large amount of pores, and a method for manufacturing the same.
[0012]
[Means for Solving the Problems]
In the case where the metallized wiring layer and via conductor are formed on the insulating layer containing a large amount of pores as described above, the present inventor has pores adjacent to the periphery of the metallized wiring layer and via conductor provided in the substrate. As a result, it was found that migration can be suppressed due to pores existing around the metallized wiring layer.
[0015]
That is, the method for producing a ceramic wiring board of the present invention contains 20% by mass or more of glass powder having a yield point of 600 to 800 ° C., a closed porosity after firing of 5 to 20%, and a relative dielectric constant of 6 or less. In a through-hole formed in a green sheet made of a ceramic composition, with respect to 100 parts by mass of a metal component mainly composed of copper, 1 to 10 parts by mass of a glass component having a yield point of 600 to 800 ° C., quartz, A via paste is formed by filling a conductor paste containing 1 to 10 parts by mass of any one of forsterite and wollastonite, and 100 masses of a metal component mainly composed of copper on the surface of the green sheet. 1 to 10 parts by mass of a glass component having a yield point of 600 to 800 ° C., and a filler of quartz, forsterite and wollastonite After forming a conductor pattern by printing and applying a conductor paste containing 10 parts by mass to 10 parts by mass, a plurality of green sheets on which the conductor pattern and the via conductor are formed are stacked, and in a non-oxidizing atmosphere at 800 to 1050 ° C. It is characterized by firing.
[0016]
It is desirable that the yield point of the glass component in the conductor paste for the conductor pattern and the yield point of the glass component in the conductor paste for the via conductor are not more than the yield point of the glass in the ceramic composition, It is desirable that the glass component in the conductor paste for the conductor pattern and the glass component in the conductor paste for the via conductor are made of the same glass composition as the glass component in the ceramic composition. As a result, the glass component penetrates into the pores near the metallized wiring layer, and the pores can be eliminated.
[0018]
Furthermore, the average particle size of the glass component in the conductor paste for the conductor pattern and the glass component in the conductor paste for the via conductor is less than the average particle size of the glass in the ceramic composition. Desirably, this can also promote the penetration of the glass into the pores. The average particle size is preferably 0.5 to 5 μm from the viewpoint of printability and glass penetration.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
The ceramic wiring board A of the present invention, for example, as shown in FIG. 1, is simultaneously with the insulating layers 1a to 1d between the
[0020]
In addition, as shown in the enlarged view of the main part of FIG. 2, the insulating layers 1 a to 1 d can reduce the dielectric constant of the insulating layers 1 a to 1 d by introducing a large amount of pores 4. Specifically, it is a copper metallized wiring having a closed porosity of 5% or more, particularly 10% or more, more preferably 15% or more, and a relative dielectric constant of 6 or less, particularly 5 or less, or even 4 or less. This is important in reducing the loss of the high-frequency signal transmitted through the
[0021]
The
[0022]
Then, when the metallized
[0023]
In this respect, the insulating layer is preferably made of a composite of a glass component and a ceramic filler component.
[0024]
As the glass component, a glass containing SiO 2 , for example, a well-known glass component such as borosilicate glass, barium silicate glass, or alkali silicate glass, 20 to 80% by mass, and a ceramic filler component 20 to 80% by mass is preferably used. it can. The filler component contains at least one of Al 2 O 3 , SiO 2 , alkali oxide, alkaline earth oxide, such as alumina, diopsite, cordierite, mullite, quartz, cristobalite, serdian, It is desirable to contain at least one selected from the group consisting of forsterite, alkali silicate, spinel, CaTiO 3 , SrTiO 3 , and BaTiO 3 .
[0025]
In particular, glass and filler can be properly used depending on the purpose. For example, in order to increase the strength, the filler may be selected from the group consisting of Al 2 O 3 , diopsite, cordierite, mullite, and spinel. At least one selected is suitable, and quartz, cristobalite, serdian, forsterite, alkali silicate, etc. are suitable if high thermal expansion is desired.
[0026]
The metallized
[0027]
In this way, even if the insulating
[0028]
In the above-described wiring board A in the present invention, the metallized
[0029]
This is because glass is contained in the metallized
[0030]
Therefore, when the glass amount is less than 1% by mass, the glass component does not enter the pores near the metallized wiring layer, and the pores remain. As a result, the pores in contact around the metallized
[0031]
Further, when the amount of the metal oxide filler is less than 1% by mass, the sintering of the copper powder starts during the debinding, and pores due to defective debonding are likely to remain in the sintered body. It becomes difficult to reduce the number of pores in contact around the via
[0032]
Moreover, it is desirable that the glass powder in the conductor paste is made of the same glass composition as the glass powder in the ceramic composition. As a result, the glass component easily enters the pores in the vicinity of the metallized wiring layer, and the pores can be effectively eliminated.
[0033]
Furthermore, it is desirable that the yield point of the glass powder in the conductor paste and the glass powder in the ceramic composition is equal to or less than the yield point of the glass forming the insulating layer, whereby the glass penetrates into the pores. Can be promoted. From the viewpoint of debinding and glass penetration, the yield point is preferably 600 to 800 ° C.
[0034]
Furthermore, the average particle size of the glass in the conductor paste is more preferably equal to or less than the average particle size of the glass forming the insulating layer, and this also promotes the penetration of the glass into the pores. I can do it. The average particle size is preferably 0.5 to 5 μm from the viewpoint of printability and glass penetration. When the thickness is less than 0.5 μm, the glass components are aggregated, the glass enters the pores sparsely, and the pores are likely to remain. Moreover, the printability of a conductor paste can be improved by setting it as 5 micrometers or less.
[0035]
Next, the manufacturing method of the ceramic wiring board of this invention is demonstrated. First, a glass ceramic composition is prepared with the glass and ceramic filler as described above. Such a glass-ceramic composition can produce a ceramic having a closed porosity of 5 to 10% by controlling the firing conditions by itself, but increases the closed porosity for further lowering the dielectric constant. In order to form stably, an additive (carbon, BN, resin, etc.) that is scattered during firing is added to such a glass ceramic composition, or a foaming source that generates gas in the glass (for example, hydration) Pores can also be generated. Using these techniques, the closed porosity is controlled to about 5 to 20% after firing.
[0036]
Next, after adding an appropriate organic resin binder to the above glass ceramic composition, any desired molding means such as injection molding, extrusion molding, doctor blade method, calender roll method, etc. may be used. Mold into green sheets.
[0037]
The obtained green sheet is subjected to through-hole processing with an NC puncher or mold, filled with a conductive paste made of a desired metal material to form a via hole, and further, a screen printing method or a gravure printing method with a desired pattern using the conductive paste. It forms by well-known methods, such as.
[0038]
At this time, as a conductor paste to be used, glass is 1 part by mass or more and 10 parts by mass or less and oxide filler is 1 part by mass or more and 10 parts by mass or less with respect to 100 parts by mass of low resistance metal powder mainly composed of copper. In addition to this, a kneaded mixture of resin and solvent is used. The low-resistance metal powder is preferably spherical from the viewpoint of printability, and more preferably having an average particle diameter of 1 to 5 μm.
[0039]
The glass blended in the conductor paste has a yield point below the yield point of the glass in the glass ceramic composition from the viewpoint of allowing the glass to penetrate into the pores around the metallized wiring layer and via conductor, the ceramic composition It consists of the same glass composition as the glass powder in the product, the average particle size of the glass powder is equal to or less than the average particle size of the glass powder in the ceramic composition, and the yield point of the glass powder is 600 It is desirable to satisfy at least one or more selected from the group of ˜800 ° C. and an average particle size of the glass powder of 0.5 to 5 μm.
[0040]
In addition, about the metallized wiring layer and the via-hole conductor, a paste having exactly the same composition may be used, or a composition in which the composition ratio is appropriately changed may be used.
[0041]
Next, the ceramic green sheets coated with the conductive paste and filled with the conductive paste as described above are laminated in a desired layer configuration and integrated to obtain a green sheet laminate for a ceramic substrate.
[0042]
Next, in firing the green sheet laminate, first, the binder component blended for molding is removed. The removal of the binder can be performed in a nitrogen atmosphere containing water vapor at 100 to 700 ° C. At this time, the shrinkage start temperature of the molded body is preferably about 700 to 850 ° C., and if the shrinkage start temperature is lower than this, it becomes difficult to remove the binder. It is necessary to control the yield point as described above.
[0043]
Firing is performed in a non-oxidizing atmosphere such as humidified nitrogen at 850 to 950 ° C. Thus, the glass ceramic composition is sintered to produce a sintered body having an open porosity of 2% or less and a closed porosity of 5 to 20%. At the same time, in the pores in contact with the metallized wiring layer and via conductor, the glass component in the metalized wiring layer and via conductor elutes and fills the pores. As a result, the pores in contact with the metalized wiring layer and via conductor The number can be reduced.
[0044]
The ceramic wiring board of the present invention includes a BGA (ball grid array), a CSP (chip scale package), and an LCC (leadless chip) in which electrical elements such as semiconductor elements and LED elements are housed in an upper surface of the wiring board or inside a cavity. The present invention can be applied to electrical element storage packages such as carriers) and various multilayer substrates. In particular, the present invention is particularly suitably used for high-frequency applications using microwaves or millimeter waves having a signal frequency of 1 GHz or more, particularly 5 GHz or more, and further 30 GHz or more.
[0045]
【Example】
As a glass ceramic composition for forming an insulating substrate having a high porosity, an average composition composed of SiO 2 / BaO / B 2 O 3 / CaO / Al 2 O 3 = 44/23/14/12/7 in terms of mass ratio Glass blade A having a particle diameter of 3.5 μm and 50 vol% quartz having an average particle diameter of 3 μm and a slurry obtained by adding 12% acrylic resin, 4% plasticizer and appropriate toluene to form a slurry. A green sheet having a thickness of 100 μm was formed. Thereafter, through-hole processing with a diameter of 50 μm was performed on this green sheet by NC punching.
[0046]
On the other hand, with respect to 100 parts by mass of spherical copper powder having an average particle size of 3 μm, the composition shown in Table 1 is used. Then, an acrylic resin and terpineol were added to prepare a conductor paste, which was filled in the through hole by screen printing, and printed on a circuit pattern on the surface of the green sheet to form a metallized wiring layer. A plurality of ceramic green sheets produced in the same manner were laminated and pressure-bonded, and after a binder removal treatment at 700 ° C. for 1 hour, firing was performed in a humidified nitrogen atmosphere at 900 ° C. for 1 hour.
[0047]
Further, a green sheet was laminated without forming the metallized wiring layer and the via conductor and fired in the same manner as described above. The open porosity and closed porosity of the produced sintered body were measured. The measurement was performed by the Archimedes method.
[0048]
About the produced glass ceramic wiring board, the cross section is observed, and the vicinity of the interface between the via conductor exposed in the cross section and the insulating layer of the metallized wiring layer is observed, and each peripheral length of the metallized wiring layer and the via conductor is 100 μm. In the interface length, the number of pores in contact with the metallized wiring layer and the via conductor was observed. For each sample, 10 portions of 100 μm were measured, and the average is shown in Table 1.
[0049]
In addition, a migration test was performed as follows. A 40 × 40 μm solid layer was printed on a green sheet having a thickness of 50 μm after firing, and two of these layers were stacked and subjected to a high-temperature, high-humidity bias test at 85 ° C., 85%, 5.5 V, and 1000 hours later The change in insulation resistance was measured. The judgment was 10 6 Ω or more as good. Furthermore, the sheet resistance of the metallized wiring layer was measured.
[0050]
[Table 1]
[0051]
[Table 2]
[0052]
As is clear from the results in Table 2, the number of pores having a pore diameter of 5 μm or more in contact with the metallized wiring layer and via conductor is 2 or less per 100 μm perimeter length of the metalized wiring layer and via conductor. In either case, the insulation resistance was 10 6 Ω or more and the low sheet resistance was maintained.
[0053]
【The invention's effect】
As described in detail above, according to the method for manufacturing a ceramic wiring board of the present invention, the glass component having a yield point of 600 to 800 ° C. is contained in an amount of 20% by mass or more, and the closed porosity after firing is 5 to 20%. In a through hole formed in a green sheet made of a ceramic composition having a dielectric constant of 6 or less, a
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a ceramic wiring board according to the present invention.
FIG. 2 is an enlarged cross-sectional view of a main part of a ceramic wiring board according to the present invention.
FIG. 3 is an enlarged cross-sectional view of a main part of a conventional ceramic wiring board.
[Explanation of symbols]
DESCRIPTION OF
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083758A JP4231316B2 (en) | 2003-03-25 | 2003-03-25 | Manufacturing method of ceramic wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083758A JP4231316B2 (en) | 2003-03-25 | 2003-03-25 | Manufacturing method of ceramic wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296544A JP2004296544A (en) | 2004-10-21 |
JP4231316B2 true JP4231316B2 (en) | 2009-02-25 |
Family
ID=33399140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083758A Expired - Fee Related JP4231316B2 (en) | 2003-03-25 | 2003-03-25 | Manufacturing method of ceramic wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4231316B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011088952A1 (en) | 2010-01-21 | 2011-07-28 | Evonik Degussa Gmbh | Process for coarse decarburization of a silicon melt |
WO2011088953A1 (en) | 2010-01-21 | 2011-07-28 | Evonik Degussa Gmbh | Process for decarburization of a silicon melt |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232343A (en) * | 2009-03-26 | 2010-10-14 | Murata Mfg Co Ltd | Electronic component and manufacturing method thereof |
-
2003
- 2003-03-25 JP JP2003083758A patent/JP4231316B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011088952A1 (en) | 2010-01-21 | 2011-07-28 | Evonik Degussa Gmbh | Process for coarse decarburization of a silicon melt |
WO2011088953A1 (en) | 2010-01-21 | 2011-07-28 | Evonik Degussa Gmbh | Process for decarburization of a silicon melt |
Also Published As
Publication number | Publication date |
---|---|
JP2004296544A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH039636B2 (en) | ||
WO2007032167A1 (en) | Ceramic multilayer substrate and process for producing the same | |
JP2006229144A (en) | Wiring board and its manufacturing method | |
JP4780995B2 (en) | Glass ceramic sintered body and wiring board using the same | |
JP4231316B2 (en) | Manufacturing method of ceramic wiring board | |
JP2006236921A (en) | Conductive paste, ceramic wiring board using it and its manufacturing method | |
JP4077625B2 (en) | Low temperature fired porcelain composition and method for producing low temperature fired porcelain | |
JP2003342064A (en) | Glass ceramic sintered compact and multilayer wiring board | |
JP3377898B2 (en) | Low temperature firing porcelain composition | |
JPH1116418A (en) | Copper metallized composition and glass ceramic wiring board using it | |
JP2009182285A (en) | Wiring board and method of manufacturing the same | |
JP5004548B2 (en) | Low-temperature fired porcelain, method for producing the same, and wiring board using the same | |
JP3363299B2 (en) | Low temperature firing porcelain composition | |
JP4762711B2 (en) | Ceramic sintered body and wiring board | |
JP2008030995A (en) | Multilayered ceramic substrate and its manufacturing method as well as composite green sheet for manufacturing multilayered ceramic substrate | |
JP2004083373A (en) | High thermal expansion porcelain formulation, high thermal expansion porcelain, its manufacturing method, multilayered wiring board, and its mounting structure | |
JPH11251700A (en) | Copper-metallized composition and glass ceramic wiring board using the composition | |
JPH1153940A (en) | Copper metalized composition and glass ceramic wiring board using it | |
JPH11186727A (en) | Wiring board and manufacture thereof | |
KR0173233B1 (en) | Manufacturing method of low dielectric rate multi-ceramic circuit board | |
JP2551046B2 (en) | Multilayer circuit board | |
JP2010278117A (en) | Method of manufacturing wiring board | |
JP4812696B2 (en) | Low temperature fired porcelain composition | |
JP4099054B2 (en) | Copper metallized composition, wiring board and method for producing the same | |
JP2003277170A (en) | Composition for wiring conductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4231316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |