JP4215416B2 - プラズマディスプレイパネルの低電圧駆動装置及び方法 - Google Patents
プラズマディスプレイパネルの低電圧駆動装置及び方法 Download PDFInfo
- Publication number
- JP4215416B2 JP4215416B2 JP2001254023A JP2001254023A JP4215416B2 JP 4215416 B2 JP4215416 B2 JP 4215416B2 JP 2001254023 A JP2001254023 A JP 2001254023A JP 2001254023 A JP2001254023 A JP 2001254023A JP 4215416 B2 JP4215416 B2 JP 4215416B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- switch
- voltage
- waveform
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title description 12
- 230000000630 rising effect Effects 0.000 claims description 10
- 230000000087 stabilizing effect Effects 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰと略称す）の低電圧駆動装置及び方法に関するもので、詳しくは、直流バイアス電圧を印加し、アドレス放電時にセル内の壁電荷を適切に減少させることで、アドレスに供給される電圧を減少させることができるようにしたＰＤＰの低電圧駆動装置及び方法に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）は、各隔壁によって隔離された放電セル内で、Ｈｅ−Ｎｅ又はＮｅ−Ｘｅのような不活性混合ガスが放電時に発生する紫外線によって、各隔壁やセルの底部に形成された赤／緑／青色蛍光物質を刺激して励起させ、励起状態の蛍光物質が接地に遷移するとき発生する可視光線により文字及びグラフィックのような画像を表示するようになっている。
【０００３】
ＰＤＰは、画像を表示するために、陰極線管のような電子銃を必要としないので、陰極線管を使用した表示装置に比べて厚さが薄くて軽く、高鮮明で大型化が可能である。一方、電極、誘電体層及び放電ガスなどを備え、充放電によって動作するため、電荷を充電するコンデンサのような機能を有しているので、充放電の際、多量のエネルギーを消耗して、大きさが大きいほど消耗エネルギーも増加するという特性をも持っている。
【０００４】
従って、ＰＤＰのエネルギー消耗の効率化を図るため、３電極交流面放電型ＰＤＰを使用している。この３電極交流面放電型ＰＤＰは、放電時に表面に壁電荷が蓄積されて、放電によって発生するスパッタリングから各電極を保護するので、低電圧に駆動することができ、かつ寿命が長くなるという長所がある。
【０００５】
そして、従来の３電極交流面放電型ＰＤＰにおいては、図５及び図６に示したように、上部基板１０と下部基板９０とを備えている。上部基板１０にはその下面に形成されたスキャン電極２０Ｙ及びサステイン電極２０Ｚと、スキャン電極２０Ｙ及びサステイン電極２０Ｚを形成させた上部基板１０の表面にそれらの電極を覆うように形成されてＰＤＰが放電されるとき発生する壁電荷を蓄積する上部誘電体層３０と、上部誘電体層３０の表面に形成されてＰＤＰが放電するとき発生するスパッタリングによって上部誘電体層３０が損傷するのをを防止して、２次電子の放出効果を向上させる保護膜４０とが形成されている。一方上部基板９０にはその表面に形成されたアドレス電極８０Ｘと、アドレス電極８０Ｘが形成された下部基板９０の表面に形成されて電荷を蓄積する下部誘電体層７０と、下部誘電体層７０の上に形成された隔壁５０と、隔壁５０及び下部誘電体層７０に塗布された蛍光体６０とを備えている。
【０００６】
スキャン電極２０Ｙ及び２０Ｚは、夫々透明電極２２Ｙ、２２Ｚと金属バス電極２１Ｙ、２１Ｚとにより構成されている。それらの金属バス電極２１Ｙ、２１Ｚは、透明電極２２Ｙ、２２Ｚの線幅より小さい線幅で、透明電極２２Ｙ、２２Ｚの面端に形成されて、透明電極２２Ｙ、２２Ｚの高抵抗による電圧降下を低減させている。
【０００７】
前述したように、スキャン電極２０Ｙとサステイン（放電維持電極）２０Ｚが平行に形成された上部基板１０には、誘電体層３０と保護膜４０が積層されて、誘電体層３０にはＰＤＰの放電時に発生する壁電荷が蓄積されて、保護膜４０はＰＤＰの放電時に発生したスパッタリングによって誘電体層３０が損傷されることを防止して２次電子の放出効率を上昇させている。
【０００８】
一方、下部基板９０には下部誘電体層７０を成膜するとともにその上に隔壁５０が形成されて、それらの下部誘電体層７０、隔壁５０の表面に上記蛍光体６０が塗布されている。下部基板９０上のアドレス電極８０Ｘは、スキャン電極２０Ｙ及び放電維持電極２０Ｚと交差される方向に形成され、隔壁５０はアドレス電極８０Ｘと平行に形成されている。隔壁５０は、放電時に発生する紫外線及び可視光線が隣接する放電セルにリークすることを防止している。
【０００９】
蛍光体６０は、ＰＤＰが放電されるとき発生する紫外線によって励起されて、赤／緑／青中一つの可視光線を発生させる。上／下部基板１０、９０と隔壁５０間に形成された放電セルの放電空間には、放電のためのＨｅ−Ｘｅのような不活性混合ガスが注入されてある。
【００１０】
このように構成された従来の３電極交流面放電型ＰＤＰは、画像の階調を実現するために、１つのフレームを発光回数が相違する複数のサブフィールドに分割して駆動するようになっている。しかも、分割された複数の各サブフィールドを放電を均一にするためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数に従って階調を実現する維持放電期間にさらに分割している。
【００１１】
例えば、２５６階調で画像を表示しようとする場合、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）を８つの各サブフィールド（ＳＦ１〜ＳＦ８）に分割して、その８つの各サブフィールド（ＳＦ１〜ＳＦ８）をそれぞれリセット期間、アドレス期間及び維持放電期間に分割しているる。各サブフィールド（ＳＦ１〜ＳＦ８）のリセット期間とアドレス期間は、各サブフィールド毎に同じであるが、維持放電期間は、各サブフィールドで２n（ｎ＝０、１、２、３、４、５、６、７）の比率にしたがって変化する。各サブフィールドで維持放電期間が相違するため、画像の階調を実現することができる。
【００１２】
以下、従来３電極交流面放電型ＰＤＰの動作に対し、図７（Ａ）〜（Ｃ）を用いて説明する。
【００１３】
図７に示したように、ＰＤＰは、１つのサブフィールドがリセット期間、アドレス期間及び維持放電期間に分けて駆動される。
【００１４】
又、リセット期間には、スキャン電極２０Ｙに上昇傾斜波形（ｒａｍｐ１）及び下降傾斜波形（ｒａｍｐ２）が連続的に供給される。上昇傾斜波形（ｒａｍｐ１）が供給されるときに、スキャン電極２０Ｙと放電維持電極２０Ｚ間に微弱な放電を起こしながら、誘電体層３０に壁電荷を蓄積し、降下傾斜波形（ｒａｍｐ２）が供給されるときには、セル内の壁電荷が適当量除去されて駆動回路の動作マージンを十分に確保する。
【００１５】
また、このリセット期間には、スキャン電極２０Ｙに上昇傾斜波形（ｒａｍｐ１）を供給することによって、表示されていないリセット期間の放電で付随する可視光線を最大限少なくしてコントラスト比を向上させて、パネル全体に均一な壁電荷を形成してアドレス放電に必要な駆動電圧を低減させるようにしている。
【００１６】
アドレス期間には、アドレス電極８０Ｘに正極性のデータパルスが供給されて、データパルスに同期されるようにスキャン電極２０Ｙに負極性のスキャンパルスがそれぞれのスキャン電極に順次供給される。
【００１７】
データパルスが供給されるセルは、データパルスとスキャンパルス間の電圧差に該当する電圧及びセル内の壁電荷によって蓄積された内部壁電圧が追加されてアドレス放電が行われる。
【００１８】
サステイン電極による維持放電期間には、スキャン電極２０Ｙとサステインの放電維持電極２０Ｚに相互間に交番にサステインパルス（ｓｕｓｐ）が供給されて、アドレス放電によって選択された各セルがサステインパルスが供給される毎にサステイン放電を起こす。このように輝度の相対比に従ったサステイン放電が全て励起された後には、放電維持電極２０Ｚに三角波形状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００１９】
このように、従来のＰＤＰは、リセット期間にセル内の壁電荷を放電させることで、アドレス放電に必要な電圧を低減させるようにしている。
【００２０】
【発明が解決しようとする課題】
然るに、このような従来のＰＤＰは、アドレス放電を行うために６０Ｖ以上の電圧が要求されるため、ＰＤＰを駆動するための電力消耗が増加して、使用部品の価格も上昇し、製造及び維持原価が上昇するという不都合な点があった。
また、高電圧になる程、壁電荷数が減少するため、ＰＤＰの効率が低下するという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、アドレス放電時に外部に供給される電圧を最適に低減して電源使用効率を向上することができるプラズマディスプレイパネルの低電圧駆動方法及びその装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るプラズマディスプレイパネルの低電圧駆動方法は、ＰＤＰの画像階調を実現するための１つのフレームを夫々相違するサブフィールドに分割して駆動する段階と、サブフィールドをリセット期間、アドレス期間及び維持放電期間に夫々分割して、リセット期間の間、傾斜波形を供給する段階と、傾斜波形が下降するとき放電される壁電荷を低減させるために直流バイアス電圧を印加する段階とを備えることを特徴とする。
本発明に係るプラズマディスプレイパネルの低電圧駆動装置は、画像が表示される電極交流面放電型プラズマディスプレイパネルと、そのプラズマディスプレイパネルに接続されて放電維持電圧が供給される維持駆動部と、直流バイアス電圧が供給されるバイアス電圧供給部と、スキャン電極に接続された駆動集積回路とを備えることを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明実施形態に係るＰＤＰの低電圧駆動装置は、図１に示したように、放電維持電圧Ｖｓｕｓが供給される維持駆動部１００と、直流バイアス電圧が供給されるバイアス電圧供給部２００と、リセット電圧Ｖｒｓｔの供給を制御するリセットアップスイッチｓｗ３と、スキャン電圧Ｖｓｃｎの供給を制御するスキャンスイッチｓｗ５と、スキャン電極Ｙに接続された駆動集積回路（ＩＣ）３００と、第１ノードｎ１と第２ノード間に接続されたリセットアップ反転スイッチｓｗ２と、第２ノードｎ２と第３ノードｎ３間に接続されたスキャン反転スイッチｓｗ４とを備えている。
【００２３】
バイアス電圧供給部２００は、バイアス電圧供給源Ｖｂｉａｓと、それと第１ノードｎ１と間に接続されたリセットダウンスイッチＳＷ１と、バイアス電圧供給源Ｖｂｉａｓと接地電圧ＧＮＤ間に接続された抵抗２９０とを含む。抵抗２９０はスイッチＳＷ１へ接続されている第４ノードｎ４に供給されるバイアス電圧（Ｖｂｉａｓ）を安定化させるために設けられている。
【００２４】
バイアス電圧供給部２００の具体例を図２に示す。リセットダウン制御信号が供給される第１ダイオード２１０及び第１抵抗２２０と、第１ダイオード２１０及び第１抵抗２２０に並列接続された可変抵抗２３０と、可変抵抗２３０に連結されたリセットダウンスイッチＳＷ１と、リセットダウンスイッチＳＷ１に直列接続された第３ダイオード２８０と、第３ダイオード２８０にカソードを共通に接続された第２ダイオード２６０と、第２ダイオード２６０に並列に接続された第４抵抗２７０と、それらの第２ダイオード２６０、第４抵抗２７０と第１抵抗２２０との間に直列に接続された第３抵抗２４０及びコンデンサ２５０と、リセットダウンスイッチｓｗ１に供給されるバイアス電圧を安定化させる第５抵抗２９０とを備えている。
【００２５】
各ダイオード２１０、２６０、２８０は入力される逆電流を防止し、第３抵抗２４０及び第４抵抗２７０は第１ノードｎ１から第３ダイオード２８０を介して入力される電圧を安定化させ、第１抵抗２２０はリセットダウンスイッチＳＷ１とコンデンサ２５０との交差点である第７ノードｎ７の電圧を安定化させる。
【００２６】
可変抵抗２３０及びコンデンサ２５０は、その時定数によってリセット期間の間にＰＤＰのスキャン電極Ｙに入力される傾斜波形の傾きを決定する。
【００２７】
リセットダウンスイッチＳＷ１は、ＮチャンネルのＭＯＳＦＥＴを利用することもできるし、スイッチングを制御できる他のトランジスタを使用することもできる。
【００２８】
以下、このように構成される本発明実施形態に係るＰＤＰの低電圧駆動方法を図１〜図３を用いて説明する。
【００２９】
本発明に係るＰＤＰの低電圧駆動方法は、ＰＤＰが駆動されている間図３（Ａ）〜（Ｈ）に示したように、サブフィールドはリセット期間、アドレス期間及びサステインの維持放電期間に夫々分割される。
【００３０】
リセット期間の初期時点で、上記リセットアップ反転スイッチｓｗ２及びスキャン反転スイッチｓｗ４がターンオンされ、維持駆動部１００から発生される放電維持電圧Ｖｓｕｓが上記駆動集積回路３００に入力され、スキャン電極Ｙに供給される。このようにして放電維持電圧Ｖｓｕｓが入力されると、スキャン電極Ｙの電圧は放電維持電圧Ｖｓｕｓまで上昇する。
【００３１】
放電維持電圧Ｙが放電維持電圧Ｖｓｕｓまで上昇すると、リセットアップスイッチｓｗ３がターンオンされ、リセットアップ反転スイッチｓｗ２はターンオフされて、スキャン電極Ｙの電圧がリセット電圧まで上昇する。
【００３２】
スキャン電極Ｙが放電維持電圧Ｖｓｕｓまで上昇すると、リセットアップスイッチｓｗ３がターンオンされ、上記リセットアップ反転スイッチｓｗ２はターンオフされて、スキャン電極Ｙの電圧がリセット電圧まで上昇する。
【００３３】
スキャン電極Ｙに上昇傾斜波形ｒａｍｐ１が供給されると、上昇傾斜波形ｒａｍｐ１は、スキャン電極Ｙと放電維持電極Ｚ間に微弱な放電を発生させて、その放電によってスキャン電極Ｙと放電維持電極Ｚ間に壁電荷を蓄積させる。
【００３４】
壁電荷が均一に蓄積されると、リセットアップスイッチｓｗ３がターンオフされ、リセットアップ反転スイッチｓｗ２及びリセットダウンスイッチｓｗ１がターンオンされて、スキャン電極Ｙに直流バイアス電圧（Ｖｂｉａｓ）が供給される。
【００３５】
スキャン電極Ｙは、直流バイアス電圧によって可変抵抗２３０とコンデンサ２５０間の時定数によって決定される下降傾斜ｒａｍｐ２の傾斜度で直流バイアス電圧Ｖｂａｉｓまで下降される。
【００３６】
この下降ｒａｍｐ２の傾斜は、傾斜度が低いほどいい。傾斜度が激しすぎると、壁電荷がスキャン電極Ｙ及び放電維持電極Ｚに均一に蓄積されないため、アドレス放電が不均一になって、波形が不安定になる。
【００３７】
下降ｒａｍｐ２は、接地電圧ＧＮＤまで落ちることなく、正極性で加えられる直流バイアス電圧Ｖｂａｓｉｓが残るまでしか降下しないので、そのバイアス分が残り、その文の電荷を残して、アドレス放電に不必要な最小限の壁電荷を除去させる。
【００３８】
すなわち、下降傾斜波形ｒａｍｐ２が完全に降下せず直流バイアス電圧Ｖｂａｉｓだけ残るので、セル内の壁電荷残留量が多くなり、アドレス放電の前のセル内の壁電圧は従来より高くなって、アドレス放電に必要なデータパルス及びスキャンパルスの電圧を低くすることができる。
【００３９】
アドレス期間にはアドレス電極Ｘに正極性データパルスが供給されて、そのデータパルスに同期されて、スキャンスイッチｓｗ５がターンオンされ、スキャン反転スイッチｓｗ４がターンオフされるので、データパルスに同期されたスキャンパルスがスキャン電極Ｙに供給される。又、データパルスが供給されるセルはデータパルスとスキャンパルス間の電圧差に該当する電圧にセル内の壁電圧が加算されてアドレス放電される。
【００４０】
スキャンパルスとデータパルスの値が小さいほど、アドレス放電をするためＰＤＰに印加される外部電圧が小さくなる。
【００４１】
維持放電期間にはスキャン電極Ｙと放電維持電極Ｚに相互にサステインパルス（ｓｕｓｐ）が供給される。
【００４２】
図３（Ｂ）に示したように、アドレス放電によって選択された各セルは、サステインパルスが供給される毎にサステイン放電を起こして、全てのサステイン放電が起こった後には共通放電維持電極Ｚに三角波形状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００４３】
壁電荷の除去量を低減させるほどアドレス動作マージンも減少させるため、直流バイアス電圧（Ｖｂｉａｓ）の大きさはアドレス動作マージンを考慮に入れて決定されなければならない。
【００４４】
すなわち、直流バイアス電圧（Ｖｂｉａｓ）が所定値以上に設定されると、データが供給されないセル内の壁電圧も大きくなるため、所望しないセルのアドレス放電が起こることがある。
【００４５】
従って、このような点を解決するために、アドレス期間にも直流バイアス電圧を印加する必要がある。
【００４６】
そのため、本発明実施形態に係るＰＤＰの低電圧駆動方法においては、図４（Ａ）〜（Ｃ）に示したように、アドレス期間内に放電維持電極Ｚに直流バイアス電圧（Ｖｂａｉｓ２）を印加して、放電維持電極Ｚ上の電圧をリセット期間より低く調整する。そのバイアス電圧（Ｖｂａｉｓ２）をリセット期間の下降傾斜波形ｒａｍｐ２に供給される直流バイアス電圧より高く設定して、アドレス放電に必要な電圧を従来よりも一層低減させることができる。
【００４７】
【発明の効果】
以上説明したように、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及び方法においては、リセット期間の下降傾斜波形ｒａｍｐ２が供給されるときスキャン電極に直流バイアス電圧を印加して、スキャン電極に供給される下降傾斜波形の電圧幅を小さくさせ、リセット期間に除去される壁電荷を最小化して、アドレス放電時にセル内の壁電圧を増加することで、アドレス放電に必要な外部供給電圧を低減し得るため、消費電力を節減し得るという効果がある。
【００４８】
また、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及び方法においては、低電圧部品を使用できるため、小型化は無論で、原価を低減し得るという効果がある。
【００４９】
さらに、アドレス期間に放電維持電極を低減して、下降傾斜波形に供給される直流バイアス電圧によって発生するアドレス誤放電を防止するため、アドレス放電時に低電圧を供給するようにしたのでアドレス放電を安定的に動作させることができるという効果がある。
【００５０】
さらに、バイアス電圧を安定化させる素子を利用してＰＤＰの低電圧駆動回路を構成させるため、その構造が極めて簡単になるという効果がある。
【図面の簡単な説明】
【図１】 本発明実施形態に係るＰＤＰの低電圧駆動装置を示したブロック図である。
【図２】 本実施形態に係るバイアス電圧供給部を示したブロック図である。
【図３】 本実施形態に係るＰＤＰの低電圧アドレス駆動方法を示した波形図である。
【図４】 本実施形態に係るＰＤＰの低電圧駆動方法を示した波形図である。
【図５】 従来の３電極交流面放電型ＰＤＰの構造を示した斜視図である。
【図６】 従来の３電極交流面放電型ＰＤＰの１つのセルを示した縦断面図である。
【図７】 従来の３電極交流面放電型ＰＤＰのサブフィールドに供給される駆動波形を示した波形図である。
【符号の説明】
１００：維持駆動部 ２００：バイアス電圧供給部 ３００：駆動集積回路
【発明の属する技術分野】
本発明は、プラズマディスプレイパネル（ＰＤＰと略称す）の低電圧駆動装置及び方法に関するもので、詳しくは、直流バイアス電圧を印加し、アドレス放電時にセル内の壁電荷を適切に減少させることで、アドレスに供給される電圧を減少させることができるようにしたＰＤＰの低電圧駆動装置及び方法に関するものである。
【０００２】
【従来の技術】
プラズマディスプレイパネル（ＰＤＰ）は、各隔壁によって隔離された放電セル内で、Ｈｅ−Ｎｅ又はＮｅ−Ｘｅのような不活性混合ガスが放電時に発生する紫外線によって、各隔壁やセルの底部に形成された赤／緑／青色蛍光物質を刺激して励起させ、励起状態の蛍光物質が接地に遷移するとき発生する可視光線により文字及びグラフィックのような画像を表示するようになっている。
【０００３】
ＰＤＰは、画像を表示するために、陰極線管のような電子銃を必要としないので、陰極線管を使用した表示装置に比べて厚さが薄くて軽く、高鮮明で大型化が可能である。一方、電極、誘電体層及び放電ガスなどを備え、充放電によって動作するため、電荷を充電するコンデンサのような機能を有しているので、充放電の際、多量のエネルギーを消耗して、大きさが大きいほど消耗エネルギーも増加するという特性をも持っている。
【０００４】
従って、ＰＤＰのエネルギー消耗の効率化を図るため、３電極交流面放電型ＰＤＰを使用している。この３電極交流面放電型ＰＤＰは、放電時に表面に壁電荷が蓄積されて、放電によって発生するスパッタリングから各電極を保護するので、低電圧に駆動することができ、かつ寿命が長くなるという長所がある。
【０００５】
そして、従来の３電極交流面放電型ＰＤＰにおいては、図５及び図６に示したように、上部基板１０と下部基板９０とを備えている。上部基板１０にはその下面に形成されたスキャン電極２０Ｙ及びサステイン電極２０Ｚと、スキャン電極２０Ｙ及びサステイン電極２０Ｚを形成させた上部基板１０の表面にそれらの電極を覆うように形成されてＰＤＰが放電されるとき発生する壁電荷を蓄積する上部誘電体層３０と、上部誘電体層３０の表面に形成されてＰＤＰが放電するとき発生するスパッタリングによって上部誘電体層３０が損傷するのをを防止して、２次電子の放出効果を向上させる保護膜４０とが形成されている。一方上部基板９０にはその表面に形成されたアドレス電極８０Ｘと、アドレス電極８０Ｘが形成された下部基板９０の表面に形成されて電荷を蓄積する下部誘電体層７０と、下部誘電体層７０の上に形成された隔壁５０と、隔壁５０及び下部誘電体層７０に塗布された蛍光体６０とを備えている。
【０００６】
スキャン電極２０Ｙ及び２０Ｚは、夫々透明電極２２Ｙ、２２Ｚと金属バス電極２１Ｙ、２１Ｚとにより構成されている。それらの金属バス電極２１Ｙ、２１Ｚは、透明電極２２Ｙ、２２Ｚの線幅より小さい線幅で、透明電極２２Ｙ、２２Ｚの面端に形成されて、透明電極２２Ｙ、２２Ｚの高抵抗による電圧降下を低減させている。
【０００７】
前述したように、スキャン電極２０Ｙとサステイン（放電維持電極）２０Ｚが平行に形成された上部基板１０には、誘電体層３０と保護膜４０が積層されて、誘電体層３０にはＰＤＰの放電時に発生する壁電荷が蓄積されて、保護膜４０はＰＤＰの放電時に発生したスパッタリングによって誘電体層３０が損傷されることを防止して２次電子の放出効率を上昇させている。
【０００８】
一方、下部基板９０には下部誘電体層７０を成膜するとともにその上に隔壁５０が形成されて、それらの下部誘電体層７０、隔壁５０の表面に上記蛍光体６０が塗布されている。下部基板９０上のアドレス電極８０Ｘは、スキャン電極２０Ｙ及び放電維持電極２０Ｚと交差される方向に形成され、隔壁５０はアドレス電極８０Ｘと平行に形成されている。隔壁５０は、放電時に発生する紫外線及び可視光線が隣接する放電セルにリークすることを防止している。
【０００９】
蛍光体６０は、ＰＤＰが放電されるとき発生する紫外線によって励起されて、赤／緑／青中一つの可視光線を発生させる。上／下部基板１０、９０と隔壁５０間に形成された放電セルの放電空間には、放電のためのＨｅ−Ｘｅのような不活性混合ガスが注入されてある。
【００１０】
このように構成された従来の３電極交流面放電型ＰＤＰは、画像の階調を実現するために、１つのフレームを発光回数が相違する複数のサブフィールドに分割して駆動するようになっている。しかも、分割された複数の各サブフィールドを放電を均一にするためのリセット期間、放電セルを選択するためのアドレス期間及び放電回数に従って階調を実現する維持放電期間にさらに分割している。
【００１１】
例えば、２５６階調で画像を表示しようとする場合、１／６０秒に該当するフレーム期間（１６．６７ｍｓ）を８つの各サブフィールド（ＳＦ１〜ＳＦ８）に分割して、その８つの各サブフィールド（ＳＦ１〜ＳＦ８）をそれぞれリセット期間、アドレス期間及び維持放電期間に分割しているる。各サブフィールド（ＳＦ１〜ＳＦ８）のリセット期間とアドレス期間は、各サブフィールド毎に同じであるが、維持放電期間は、各サブフィールドで２n（ｎ＝０、１、２、３、４、５、６、７）の比率にしたがって変化する。各サブフィールドで維持放電期間が相違するため、画像の階調を実現することができる。
【００１２】
以下、従来３電極交流面放電型ＰＤＰの動作に対し、図７（Ａ）〜（Ｃ）を用いて説明する。
【００１３】
図７に示したように、ＰＤＰは、１つのサブフィールドがリセット期間、アドレス期間及び維持放電期間に分けて駆動される。
【００１４】
又、リセット期間には、スキャン電極２０Ｙに上昇傾斜波形（ｒａｍｐ１）及び下降傾斜波形（ｒａｍｐ２）が連続的に供給される。上昇傾斜波形（ｒａｍｐ１）が供給されるときに、スキャン電極２０Ｙと放電維持電極２０Ｚ間に微弱な放電を起こしながら、誘電体層３０に壁電荷を蓄積し、降下傾斜波形（ｒａｍｐ２）が供給されるときには、セル内の壁電荷が適当量除去されて駆動回路の動作マージンを十分に確保する。
【００１５】
また、このリセット期間には、スキャン電極２０Ｙに上昇傾斜波形（ｒａｍｐ１）を供給することによって、表示されていないリセット期間の放電で付随する可視光線を最大限少なくしてコントラスト比を向上させて、パネル全体に均一な壁電荷を形成してアドレス放電に必要な駆動電圧を低減させるようにしている。
【００１６】
アドレス期間には、アドレス電極８０Ｘに正極性のデータパルスが供給されて、データパルスに同期されるようにスキャン電極２０Ｙに負極性のスキャンパルスがそれぞれのスキャン電極に順次供給される。
【００１７】
データパルスが供給されるセルは、データパルスとスキャンパルス間の電圧差に該当する電圧及びセル内の壁電荷によって蓄積された内部壁電圧が追加されてアドレス放電が行われる。
【００１８】
サステイン電極による維持放電期間には、スキャン電極２０Ｙとサステインの放電維持電極２０Ｚに相互間に交番にサステインパルス（ｓｕｓｐ）が供給されて、アドレス放電によって選択された各セルがサステインパルスが供給される毎にサステイン放電を起こす。このように輝度の相対比に従ったサステイン放電が全て励起された後には、放電維持電極２０Ｚに三角波形状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００１９】
このように、従来のＰＤＰは、リセット期間にセル内の壁電荷を放電させることで、アドレス放電に必要な電圧を低減させるようにしている。
【００２０】
【発明が解決しようとする課題】
然るに、このような従来のＰＤＰは、アドレス放電を行うために６０Ｖ以上の電圧が要求されるため、ＰＤＰを駆動するための電力消耗が増加して、使用部品の価格も上昇し、製造及び維持原価が上昇するという不都合な点があった。
また、高電圧になる程、壁電荷数が減少するため、ＰＤＰの効率が低下するという不都合な点があった。
本発明は、このような従来の課題に鑑みてなされたもので、アドレス放電時に外部に供給される電圧を最適に低減して電源使用効率を向上することができるプラズマディスプレイパネルの低電圧駆動方法及びその装置を提供することを目的とする。
【００２１】
【課題を解決するための手段】
このような目的を達成するため、本発明に係るプラズマディスプレイパネルの低電圧駆動方法は、ＰＤＰの画像階調を実現するための１つのフレームを夫々相違するサブフィールドに分割して駆動する段階と、サブフィールドをリセット期間、アドレス期間及び維持放電期間に夫々分割して、リセット期間の間、傾斜波形を供給する段階と、傾斜波形が下降するとき放電される壁電荷を低減させるために直流バイアス電圧を印加する段階とを備えることを特徴とする。
本発明に係るプラズマディスプレイパネルの低電圧駆動装置は、画像が表示される電極交流面放電型プラズマディスプレイパネルと、そのプラズマディスプレイパネルに接続されて放電維持電圧が供給される維持駆動部と、直流バイアス電圧が供給されるバイアス電圧供給部と、スキャン電極に接続された駆動集積回路とを備えることを特徴とする。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態に対し、図面を用いて説明する。
本発明実施形態に係るＰＤＰの低電圧駆動装置は、図１に示したように、放電維持電圧Ｖｓｕｓが供給される維持駆動部１００と、直流バイアス電圧が供給されるバイアス電圧供給部２００と、リセット電圧Ｖｒｓｔの供給を制御するリセットアップスイッチｓｗ３と、スキャン電圧Ｖｓｃｎの供給を制御するスキャンスイッチｓｗ５と、スキャン電極Ｙに接続された駆動集積回路（ＩＣ）３００と、第１ノードｎ１と第２ノード間に接続されたリセットアップ反転スイッチｓｗ２と、第２ノードｎ２と第３ノードｎ３間に接続されたスキャン反転スイッチｓｗ４とを備えている。
【００２３】
バイアス電圧供給部２００は、バイアス電圧供給源Ｖｂｉａｓと、それと第１ノードｎ１と間に接続されたリセットダウンスイッチＳＷ１と、バイアス電圧供給源Ｖｂｉａｓと接地電圧ＧＮＤ間に接続された抵抗２９０とを含む。抵抗２９０はスイッチＳＷ１へ接続されている第４ノードｎ４に供給されるバイアス電圧（Ｖｂｉａｓ）を安定化させるために設けられている。
【００２４】
バイアス電圧供給部２００の具体例を図２に示す。リセットダウン制御信号が供給される第１ダイオード２１０及び第１抵抗２２０と、第１ダイオード２１０及び第１抵抗２２０に並列接続された可変抵抗２３０と、可変抵抗２３０に連結されたリセットダウンスイッチＳＷ１と、リセットダウンスイッチＳＷ１に直列接続された第３ダイオード２８０と、第３ダイオード２８０にカソードを共通に接続された第２ダイオード２６０と、第２ダイオード２６０に並列に接続された第４抵抗２７０と、それらの第２ダイオード２６０、第４抵抗２７０と第１抵抗２２０との間に直列に接続された第３抵抗２４０及びコンデンサ２５０と、リセットダウンスイッチｓｗ１に供給されるバイアス電圧を安定化させる第５抵抗２９０とを備えている。
【００２５】
各ダイオード２１０、２６０、２８０は入力される逆電流を防止し、第３抵抗２４０及び第４抵抗２７０は第１ノードｎ１から第３ダイオード２８０を介して入力される電圧を安定化させ、第１抵抗２２０はリセットダウンスイッチＳＷ１とコンデンサ２５０との交差点である第７ノードｎ７の電圧を安定化させる。
【００２６】
可変抵抗２３０及びコンデンサ２５０は、その時定数によってリセット期間の間にＰＤＰのスキャン電極Ｙに入力される傾斜波形の傾きを決定する。
【００２７】
リセットダウンスイッチＳＷ１は、ＮチャンネルのＭＯＳＦＥＴを利用することもできるし、スイッチングを制御できる他のトランジスタを使用することもできる。
【００２８】
以下、このように構成される本発明実施形態に係るＰＤＰの低電圧駆動方法を図１〜図３を用いて説明する。
【００２９】
本発明に係るＰＤＰの低電圧駆動方法は、ＰＤＰが駆動されている間図３（Ａ）〜（Ｈ）に示したように、サブフィールドはリセット期間、アドレス期間及びサステインの維持放電期間に夫々分割される。
【００３０】
リセット期間の初期時点で、上記リセットアップ反転スイッチｓｗ２及びスキャン反転スイッチｓｗ４がターンオンされ、維持駆動部１００から発生される放電維持電圧Ｖｓｕｓが上記駆動集積回路３００に入力され、スキャン電極Ｙに供給される。このようにして放電維持電圧Ｖｓｕｓが入力されると、スキャン電極Ｙの電圧は放電維持電圧Ｖｓｕｓまで上昇する。
【００３１】
放電維持電圧Ｙが放電維持電圧Ｖｓｕｓまで上昇すると、リセットアップスイッチｓｗ３がターンオンされ、リセットアップ反転スイッチｓｗ２はターンオフされて、スキャン電極Ｙの電圧がリセット電圧まで上昇する。
【００３２】
スキャン電極Ｙが放電維持電圧Ｖｓｕｓまで上昇すると、リセットアップスイッチｓｗ３がターンオンされ、上記リセットアップ反転スイッチｓｗ２はターンオフされて、スキャン電極Ｙの電圧がリセット電圧まで上昇する。
【００３３】
スキャン電極Ｙに上昇傾斜波形ｒａｍｐ１が供給されると、上昇傾斜波形ｒａｍｐ１は、スキャン電極Ｙと放電維持電極Ｚ間に微弱な放電を発生させて、その放電によってスキャン電極Ｙと放電維持電極Ｚ間に壁電荷を蓄積させる。
【００３４】
壁電荷が均一に蓄積されると、リセットアップスイッチｓｗ３がターンオフされ、リセットアップ反転スイッチｓｗ２及びリセットダウンスイッチｓｗ１がターンオンされて、スキャン電極Ｙに直流バイアス電圧（Ｖｂｉａｓ）が供給される。
【００３５】
スキャン電極Ｙは、直流バイアス電圧によって可変抵抗２３０とコンデンサ２５０間の時定数によって決定される下降傾斜ｒａｍｐ２の傾斜度で直流バイアス電圧Ｖｂａｉｓまで下降される。
【００３６】
この下降ｒａｍｐ２の傾斜は、傾斜度が低いほどいい。傾斜度が激しすぎると、壁電荷がスキャン電極Ｙ及び放電維持電極Ｚに均一に蓄積されないため、アドレス放電が不均一になって、波形が不安定になる。
【００３７】
下降ｒａｍｐ２は、接地電圧ＧＮＤまで落ちることなく、正極性で加えられる直流バイアス電圧Ｖｂａｓｉｓが残るまでしか降下しないので、そのバイアス分が残り、その文の電荷を残して、アドレス放電に不必要な最小限の壁電荷を除去させる。
【００３８】
すなわち、下降傾斜波形ｒａｍｐ２が完全に降下せず直流バイアス電圧Ｖｂａｉｓだけ残るので、セル内の壁電荷残留量が多くなり、アドレス放電の前のセル内の壁電圧は従来より高くなって、アドレス放電に必要なデータパルス及びスキャンパルスの電圧を低くすることができる。
【００３９】
アドレス期間にはアドレス電極Ｘに正極性データパルスが供給されて、そのデータパルスに同期されて、スキャンスイッチｓｗ５がターンオンされ、スキャン反転スイッチｓｗ４がターンオフされるので、データパルスに同期されたスキャンパルスがスキャン電極Ｙに供給される。又、データパルスが供給されるセルはデータパルスとスキャンパルス間の電圧差に該当する電圧にセル内の壁電圧が加算されてアドレス放電される。
【００４０】
スキャンパルスとデータパルスの値が小さいほど、アドレス放電をするためＰＤＰに印加される外部電圧が小さくなる。
【００４１】
維持放電期間にはスキャン電極Ｙと放電維持電極Ｚに相互にサステインパルス（ｓｕｓｐ）が供給される。
【００４２】
図３（Ｂ）に示したように、アドレス放電によって選択された各セルは、サステインパルスが供給される毎にサステイン放電を起こして、全てのサステイン放電が起こった後には共通放電維持電極Ｚに三角波形状の小さい除去信号（Ｅｒａｓｅ）が供給される。
【００４３】
壁電荷の除去量を低減させるほどアドレス動作マージンも減少させるため、直流バイアス電圧（Ｖｂｉａｓ）の大きさはアドレス動作マージンを考慮に入れて決定されなければならない。
【００４４】
すなわち、直流バイアス電圧（Ｖｂｉａｓ）が所定値以上に設定されると、データが供給されないセル内の壁電圧も大きくなるため、所望しないセルのアドレス放電が起こることがある。
【００４５】
従って、このような点を解決するために、アドレス期間にも直流バイアス電圧を印加する必要がある。
【００４６】
そのため、本発明実施形態に係るＰＤＰの低電圧駆動方法においては、図４（Ａ）〜（Ｃ）に示したように、アドレス期間内に放電維持電極Ｚに直流バイアス電圧（Ｖｂａｉｓ２）を印加して、放電維持電極Ｚ上の電圧をリセット期間より低く調整する。そのバイアス電圧（Ｖｂａｉｓ２）をリセット期間の下降傾斜波形ｒａｍｐ２に供給される直流バイアス電圧より高く設定して、アドレス放電に必要な電圧を従来よりも一層低減させることができる。
【００４７】
【発明の効果】
以上説明したように、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及び方法においては、リセット期間の下降傾斜波形ｒａｍｐ２が供給されるときスキャン電極に直流バイアス電圧を印加して、スキャン電極に供給される下降傾斜波形の電圧幅を小さくさせ、リセット期間に除去される壁電荷を最小化して、アドレス放電時にセル内の壁電圧を増加することで、アドレス放電に必要な外部供給電圧を低減し得るため、消費電力を節減し得るという効果がある。
【００４８】
また、本発明に係るプラズマディスプレイパネル（ＰＤＰ）の低電圧駆動装置及び方法においては、低電圧部品を使用できるため、小型化は無論で、原価を低減し得るという効果がある。
【００４９】
さらに、アドレス期間に放電維持電極を低減して、下降傾斜波形に供給される直流バイアス電圧によって発生するアドレス誤放電を防止するため、アドレス放電時に低電圧を供給するようにしたのでアドレス放電を安定的に動作させることができるという効果がある。
【００５０】
さらに、バイアス電圧を安定化させる素子を利用してＰＤＰの低電圧駆動回路を構成させるため、その構造が極めて簡単になるという効果がある。
【図面の簡単な説明】
【図１】 本発明実施形態に係るＰＤＰの低電圧駆動装置を示したブロック図である。
【図２】 本実施形態に係るバイアス電圧供給部を示したブロック図である。
【図３】 本実施形態に係るＰＤＰの低電圧アドレス駆動方法を示した波形図である。
【図４】 本実施形態に係るＰＤＰの低電圧駆動方法を示した波形図である。
【図５】 従来の３電極交流面放電型ＰＤＰの構造を示した斜視図である。
【図６】 従来の３電極交流面放電型ＰＤＰの１つのセルを示した縦断面図である。
【図７】 従来の３電極交流面放電型ＰＤＰのサブフィールドに供給される駆動波形を示した波形図である。
【符号の説明】
１００：維持駆動部 ２００：バイアス電圧供給部 ３００：駆動集積回路
Claims (2)
- 画像が表示される３電極交流面放電型プラズマディスプレイパネルと、
上記プラズマディスプレイパネルに接続されて放電維持電圧（Ｖsus）を供給する維持駆動部（１００）と、
上記維持駆動部（１００）に接続されて第１の直流バイアス電圧（Ｖbais）を供給するバイアス電圧供給部（２００）と、
スキャン電極に接続される駆動集積回路（３００）と、
上記維持駆動部および上記バイアス電圧供給部を上記駆動集積回路に接続可能にするリセットアップ反転スイッチ（ＳＷ２）と、
上記駆動集積回路へのリセット電圧の供給を制御するリセットアップスイッチ（ＳＷ３）と
を備え、
さらに、上記バイアス電圧供給部（２００）は、
上記第１の直流バイアス電圧を供給するためのリセットダウンスイッチ（ＳＷ１）と、
サブフィールドのリセット期間に、上記リセットアップ反転スイッチが導通されることにより、導通した上記リセットアップ反転スイッチを介して上記維持駆動部からの急峻な上昇波形を示すステップアップ波形が上記スキャン電極に供給されて上記放電維持電圧に達し、さらに上記リセットアップ反転スイッチが非導通とされ上記リセットアップスイッチが導通されることにより、導通した上記リセットアップスイッチを介して上昇傾斜波形を示すランプアップ波形が上記スキャン電極に供給されてリセット電圧に達した後、上記リセットアップスイッチが非導通とされ上記リセットアップ反転スイッチが導通されることにより、導通した上記リセットアップ反転スイッチを介して上記維持駆動部からの急峻な下降波形を示すステップダウン波形が上記スキャン電極に供給されると、リセットダウン制御信号により上記リセットダウンスイッチを導通させて、導通した上記リセットダウンスイッチを介して下降傾斜波形を示すランプダウン波形を上記スキャン電極に供給させ、上記スキャン電極に印加される最終電圧として、上記リセットダウンスイッチの上記導通時点で上記スキャン電極と対の放電維持電極に供給された電圧を上記リセット期間後のアドレス期間で減じるために上記放電維持電極に供給される第２の直流バイアス電圧（Ｖbais２）より絶対値が小さい、接地電圧を基準として決定された上記第１の直流バイアス電圧を供給させるリセットダウン制御部と、
上記リセットダウンスイッチの一端と接地との間に接続され、上記リセットダウンスイッチの上記一端を介して供給される上記第１の直流バイアス電圧を安定化する電圧安定抵抗（２９０）と
を備えることを特徴とするプラズマディスプレイパネルの低電圧駆動装置。 - プラズマディスプレイパネルの画像階調を実現するために、１つのフレームを夫々相違するサブフィールドに分割して駆動する段階と、
上記サブフィールドをリセット期間、アドレス期間及び維持放電期間に夫々分割して、上記リセット期間では、リセットアップ反転スイッチを導通させることにより、導通した上記リセットアップ反転スイッチを介して維持駆動部からの急峻な上昇波形を示すステップアップ波形をスキャン電極に供給して放電維持電圧（Ｖsus）に上昇させ、さらに上記リセットアップ反転スイッチを非導通としリセットアップスイッチを導通させることにより、導通した上記リセットアップスイッチを介して上昇傾斜波形を示すランプアップ波形を上記スキャン電極に供給してリセット電圧に上昇させるとともに、上記リセット電圧に上昇後に、上記リセットアップスイッチを非導通とし上記リセットアップ反転スイッチを導通させることにより、導通した上記リセットアップ反転スイッチを介して上記維持駆動部からの急峻な下降波形を示すステップダウン波形を上記スキャン電極に供給し、さらにリセットダウン制御信号に基づきリセットダウンスイッチを導通させることにより、導通したリセットダウンスイッチを介して下降傾斜波形を示すランプダウン波形を上記スキャン電極に供給する段階と、
上記ランプダウン波形を上記スキャン電極に供給したときの上記スキャン電極に印加される最終電圧として、上記ステップダウン波形が上記スキャン電極に供給された時点で上記スキャン電極と対の放電維持電極に供給された電圧を上記リセット期間後のアドレス期間で減じるために上記放電維持電極に供給される直流バイアス電圧（Ｖbais２）より絶対値が小さい、接地電圧を基準として決定された直流バイアス電圧（Ｖbais）を印加する段階と
を順次行うことを特徴とするプラズマディスプレイパネルの低電圧駆動方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0049372A KR100366942B1 (ko) | 2000-08-24 | 2000-08-24 | 플라즈마 디스플레이 패널의 저전압 어드레스 구동방법 |
| KR2000-49372 | 2000-08-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002156943A JP2002156943A (ja) | 2002-05-31 |
| JP4215416B2 true JP4215416B2 (ja) | 2009-01-28 |
Family
ID=19685028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001254023A Expired - Fee Related JP4215416B2 (ja) | 2000-08-24 | 2001-08-24 | プラズマディスプレイパネルの低電圧駆動装置及び方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6590345B2 (ja) |
| JP (1) | JP4215416B2 (ja) |
| KR (1) | KR100366942B1 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489273B1 (ko) * | 2002-10-02 | 2005-05-17 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100490631B1 (ko) * | 2003-05-14 | 2005-05-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 및 이의 구동방법 |
| JP2005037606A (ja) * | 2003-07-18 | 2005-02-10 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置の駆動方法 |
| KR100603298B1 (ko) * | 2003-10-17 | 2006-07-20 | 삼성에스디아이 주식회사 | 패널 구동 장치 |
| KR100542227B1 (ko) | 2004-03-10 | 2006-01-10 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 |
| KR100521479B1 (ko) | 2004-03-19 | 2005-10-12 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동장치와 구동방법 |
| KR100739072B1 (ko) | 2004-05-28 | 2007-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그의 구동 방법 |
| KR100590011B1 (ko) * | 2004-08-13 | 2006-06-14 | 삼성에스디아이 주식회사 | 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치 |
| JP4636901B2 (ja) * | 2005-02-28 | 2011-02-23 | 日立プラズマディスプレイ株式会社 | プラズマディスプレイ装置およびその駆動方法 |
| KR100599696B1 (ko) * | 2005-05-25 | 2006-07-12 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 전원 장치 |
| US7719490B2 (en) * | 2005-08-17 | 2010-05-18 | Lg Electronics Inc. | Plasma display apparatus |
| KR100667360B1 (ko) * | 2005-09-20 | 2007-01-12 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치 및 그의 구동 방법 |
| KR100710251B1 (ko) * | 2005-12-30 | 2007-04-20 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 장치 |
| KR100765528B1 (ko) * | 2006-01-24 | 2007-10-10 | 엘지전자 주식회사 | 플라즈마 표시장치 |
| KR100884537B1 (ko) * | 2007-10-04 | 2009-02-18 | 삼성에스디아이 주식회사 | 플라즈마 표시 장치 및 그 구동 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2149289A1 (en) * | 1994-07-07 | 1996-01-08 | Yoshifumi Amano | Discharge display apparatus |
| JP2845836B2 (ja) * | 1996-09-18 | 1999-01-13 | 松下電子工業株式会社 | プラズマディスプレイパネルの輝度制御方法 |
| US6271810B1 (en) * | 1998-07-29 | 2001-08-07 | Lg Electronics Inc. | Plasma display panel using radio frequency and method and apparatus for driving the same |
| JP2000172228A (ja) * | 1998-12-01 | 2000-06-23 | Mitsubishi Electric Corp | Ａｃ放電を利用した表示パネルの駆動方法 |
-
2000
- 2000-08-24 KR KR10-2000-0049372A patent/KR100366942B1/ko not_active IP Right Cessation
-
2001
- 2001-08-23 US US09/934,470 patent/US6590345B2/en not_active Expired - Fee Related
- 2001-08-24 JP JP2001254023A patent/JP4215416B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100366942B1 (ko) | 2003-01-09 |
| KR20020016199A (ko) | 2002-03-04 |
| US6590345B2 (en) | 2003-07-08 |
| US20020047589A1 (en) | 2002-04-25 |
| JP2002156943A (ja) | 2002-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109098B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| US7872616B2 (en) | Plasma display apparatus and driving method thereof | |
| US20070091046A1 (en) | Method for driving plasma display panel | |
| JP4215416B2 (ja) | プラズマディスプレイパネルの低電圧駆動装置及び方法 | |
| JP2005338839A (ja) | プラズマ表示パネルの駆動方法及びプラズマ表示装置 | |
| JP2004310108A (ja) | プラズマディスプレイパネル及びそれの駆動方法 | |
| KR20060014694A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| US20070139360A1 (en) | Apparatus and method of driving plasma display panel | |
| KR20030015779A (ko) | 플라즈마 디스플레이 패널의 구동 방법 | |
| JP2005331956A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JP2005004213A (ja) | プラズマディスプレイパネルのリセット方法及び装置 | |
| JP2004361963A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2005338842A (ja) | プラズマディスプレイ装置 | |
| JP2005331956A5 (ja) | ||
| US7710352B2 (en) | Plasma display panel comprising energy recovery circuit and driving method thereof | |
| KR100582205B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2005122114A (ja) | プラズマディスプレイパネルの駆動装置 | |
| KR100482340B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 방법 | |
| JP5126439B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| JP5131383B2 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR100666106B1 (ko) | 플라즈마 디스플레이 장치 | |
| JP2005321802A (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| WO2010143403A1 (ja) | プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 | |
| KR100381267B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법 | |
| KR101069867B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 구동장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060208 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060407 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |