JP4211132B2 - IC test equipment - Google Patents
IC test equipment Download PDFInfo
- Publication number
- JP4211132B2 JP4211132B2 JP11407999A JP11407999A JP4211132B2 JP 4211132 B2 JP4211132 B2 JP 4211132B2 JP 11407999 A JP11407999 A JP 11407999A JP 11407999 A JP11407999 A JP 11407999A JP 4211132 B2 JP4211132 B2 JP 4211132B2
- Authority
- JP
- Japan
- Prior art keywords
- execution
- test
- test program
- time
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、IC試験プログラムの実行時間を表示するIC試験装置に関する。
【0002】
【従来の技術】
従来のIC(Integrated Circuit:集積回路)試験装置に係るIC試験プログラムの実行時間を測定・表示する方法の一例を、図6〜図7を参照して説明する。図6は、従来のIC試験装置100の機能ブロックを示す図である。IC試験装置100は、IC試験装置本体20と、入力装置11と、表示装置12とから構成されており、IC試験装置本体20は、IC試験部3と、試験プログラム4と、試験時間カウント装置5と、表示制御装置6とから構成されている。また、試験時間カウント装置5は、試験時間カウント部5Aと、試験時間カウント制御ソフトウェア(以下、「ソフトウェア」を適宜「ソフト」と略称する。)5Bとから構成されており、表示制御装置6は、表示制御ソフト6Aから構成されている。
【0003】
ここで、試験プログラム4と、試験時間カウント制御ソフト5Bと、表示制御ソフト6Aはそれぞれが独立したソフトウェアであり、実際にはそれぞれのソフトウェアを動作実行するための実行部(例えば、CPU(Central Processing Unit)等)が存在するが、各ソフトウェアにおける当該実行部の動作説明を容易にするため、以下、ソフトウェア自体が動作実行することとして説明する。
【0004】
IC試験装置100において、試験プログラム4の実行時間を測定・表示するために、まず、入力装置11から試験プログラム4の試験時間カウント取得を実行する旨の指示入力が行われると、当該指示が試験時間カウント制御ソフト5Bに入力される。
【0005】
次いで、試験時間カウント制御ソフト5Bは、試験時間カウント部5Aのカウント値を初期化して、試験時間カウント部5Aにカウントを開始させる。そして、試験時間カウント制御ソフト5Bは、試験プログラム4の実行開始を指示することにより、試験プログラム4によってIC試験部3に保持されている被試料ICの試験が開始される。
【0006】
試験プログラム4の実行が終了すると、試験時間カウント制御ソフト5Bは、試験時間カウント部5Aにカウントの終了を指示する。そして、当該カウント値が表示制御ソフト6Aに出力されると、表示制御ソフト6Aは、当該カウント値をキャラクタデータに変換して、表示装置12にキャラクタで表示出力する。
【0007】
図7は、IC試験装置100における表示装置12に表示された試験時間の一例を示す図である。図7において、IC試験の試験プログラムの実行時間は、12.111secであった旨表示されている。
【0008】
このように、従来のIC試験装置における試験プログラムの実行時間の表示は、当該試験プログラムの実行開始から実行終了までの時間のみが表示装置に表示されるものであった。
【0009】
一方、試験プログラムには、様々なIC試験を行うための一連の処理が記述されている。このため、試験プログラムの記述を見直すことによって、IC試験全体に係る試験時間を短縮させることが可能である。
【0010】
【発明が解決しようとする課題】
しかしながら、従来のIC試験装置は、上記の通り、試験プログラムの実行時間のみが表示されるため、試験プログラムの実行時間を実行命令毎に表示させることによって、実行命令毎の実行時間を解析し、試験プログラム記述の冗長性を発見・改善して、IC試験全体に係る試験時間の短縮化を図ることが困難であった。
【0011】
また、実行命令毎に実行時間を表示させる場合であっても、実行時間のみがキャラクタで表示されることは、実行時間の確認は容易であるが、IC試験全体における各実行命令の割合が把握し難い。
【0012】
さらに、試験プログラム記述の解析作業は、本格的なIC試験を行う前に行われるのが通常であり、また、種々のIC試験装置全てを改造するには多大なコストが必要であるため、従来のIC試験装置自体への改造を行わずに、別途、試験プログラム記述の解析作業用の装置を追加・取り外しできることが理想である。
【0013】
本発明の課題は、従来の試験時間カウント装置を用いて、IC試験を行うための試験プログラムの実行命令単位の実行時間を記録・出力できるIC試験装置を提供することである。
【0014】
【課題を解決するための手段】
請求項1記載の発明のIC試験装置は、IC試験プログラムの各実行命令の実行時間を、当該実行命令に対応づけて記憶する記憶手段(例えば、データ記録部8A)と、前記IC試験プログラムを実行する実行手段(例えば、IC試験部3及び試験プログラム4)と、前記実行手段によって実行されるIC試験プログラムの実行時間を実行開始から少なくとも前記IC試験プログラムの実行終了まで累積的にカウントする累計手段(例えば、試験時間カウント部5A及び試験時間カウントソフトウェア5B)と、前記実行手段が前記IC試験プログラムを実行中に、前記IC試験プログラムの実行命令毎に、前記累計手段によって累積的にカウントされた実行時間を読み出して、前記記憶手段に記憶させる読出手段(例えば、試験プログラム監視ソフトウェア8B及び統括制御ソフトウェア9C)と、 各実行命令に対応して前記記憶手段に記憶された前記累積的にカウントされた実行時間から直前の実行命令に対応して記憶された前記累積的にカウントされた実行時間を減算することで各実行命令のみに係る実行時間を求める算出手段と、を備えたことを特徴としている。
【0015】
この請求項1記載の発明のIC試験装置によれば、
記憶手段は、IC試験プログラムの各実行命令の実行時間を、当該実行命令に対応づけて記憶し、実行手段は、前記IC試験プログラムを実行し、累計手段は、前記実行手段によって実行されるIC試験プログラムの実行時間を実行開始から累計し、読出手段は、前記実行手段が前記IC試験プログラムを実行中に、前記IC試験プログラムの実行命令毎に、前記累計手段によって累計された実行時間を読み出して、前記記憶手段に記憶させる。
【0016】
したがって、実行命令毎の実行時間を把握することができるため、試験プログラム記述の冗長性を発見・改善して、IC試験全体に係る試験時間の短縮化を図ることができる。
【0017】
また、請求項2記載の発明は、
請求項1記載のIC試験装置において、
前記記憶手段によって記憶された実行命令と実行時間を、実行命令毎にキャラクタで表示するキャラクタ表示手段(例えば、表示制御ソフトウェア8C)を更に備えたことを特徴としている。
【0018】
この請求項2記載の発明によれば、請求項1記載の発明の効果に加えて、従来のIC試験装置において利用されていたキャラクタ表示の表示装置を用いて、実行命令毎の実行時間を表示させることができるため、本発明を適用するためのコストを低減させることが可能となる。
【0019】
また、請求項3記載の発明は、
請求項1または2記載のIC試験装置において、
前記記憶手段によって記憶された実行命令と実行時間に基づいて、画像データを作成・表示する画像作成手段(例えば、画像制御ソフトウェア9B)を更に備えたことを特徴としている。
【0020】
この請求項3記載の発明によれば、請求項1または2記載の発明の効果に加えて、実行命令と実行時間が画像データとして表示されるため、IC試験時間全体における各実行命令の実行時間の割合を容易に把握することができる。
【0021】
また、請求項4記載の発明のように、
請求項3記載のIC試験装置において、
前記画像作成手段は、前記記憶手段によって記憶された実行命令と実行時間に基づいて、前記画像データとして、棒グラフや折れ線グラフを作成・表示することとしてもよい。
【0022】
この請求項4記載の発明によれば、請求項3記載の発明の効果に加えて、IC試験時間全体における各実行命令の実行時間の割合を、より分かり易く表示させることができる。
【0023】
また、請求項5記載の発明のように、請求項1〜4のいずれか記載のIC試験装置において、前記読出手段は、前記IC試験プログラム中に挿入された計測位置情報(例えば、計測命令コード)毎に、前記累計手段によって累積的にカウントされた実行時間を読み出して、前記記憶手段に記憶させることとしてもよい。
【0024】
この請求項5記載の発明によれば、請求項1〜4記載の発明の効果に加えて、試験プログラムに膨大な数の実行命令が含まれている場合にも、所望の数に分割された試験プログラムの実行時間を得ることができるとともに、試験プログラム中の、冗長性があると思われる記述の前後に、適宜計測位置情報を埋め込むことによって、試験プログラムの解析作業を更に効率的に行うことが可能である。
【0025】
【発明の実施の形態】
以下、図1〜図5を参照して本発明を適用したIC試験装置1の実施の形態を詳細に説明する。
【0026】
本発明を適用したIC試験装置1は、従来のIC試験装置100(図6参照)に、試験時間記録・出力装置8と、画像制御装置9を更に備えた構成であり、試験プログラム4内の実行命令毎の実行時間が試験時間カウント装置5によってカウント(計測)されるとともに、試験時間記録・出力装置8に記録されて、最終的に、画像制御装置9によって画像データとして各実行命令毎の実行時間が表示装置12に表示される装置である。
【0027】
まず構成を説明する。
図1は、本実施の形態におけるIC試験装置1の機能ブロック図である。本実施の形態のIC試験装置1では、従来の図6に示したIC試験装置100と同一の部分には同一符号を付している。
【0028】
図1において、IC試験装置1は、IC試験装置本体10と、入力装置11と、表示装置12とから構成されており、IC試験装置本体10は、IC試験部3と、試験プログラム4と、試験時間カウント装置5と、試験時間記録・出力装置8と、画像制御装置9とから構成されている。
【0029】
ここで、試験プログラム4の他、後述する試験時間カウント制御ソフトウェア(以下、「ソフトウェア」を適宜「ソフト」と略称する。)5B、試験プログラム監視ソフト8B、表示制御ソフト8C、画像制御ソフト9B、統括制御ソフト9Cは、それぞれが独立したソフトウェアであり、実際にはそれぞれのソフトウェアを動作実行するための実行部(例えば、CPU等)が存在するが、各ソフトウェアにおける当該実行部の動作説明を容易にするため、以下、ソフトウェア自体が動作実行することとして説明する。
【0030】
また、図1において、IC試験部3は、試験プログラム4に従って、実際に被測定ICの試験を行う試験部であり、試験プログラム4には、種々のIC試験を行うための試験手順として、IC試験部3内の各部の動作手順等が記述されている。
【0031】
試験時間カウント装置5は、従来のIC試験装置100と同様、試験プログラム4の試験実行時間をカウント(計測)する試験時間カウント部5Aと、試験時間カウント部5Aを制御する試験時間カウント制御ソフト5Bとから構成されている。試験時間カウント部5Aの出力は、通常は、従来のIC試験装置100の構成と同様に、表示制御装置6(図6参照)に設定されているが、実行命令単位の試験実行時間の計測を行う場合には、統括制御ソフト9Cによって、データ記録部8Aに設定されて、計測したカウント値を実行命令単位毎にデータ記録部8Aに出力する。
【0032】
試験時間記録・出力装置8は、データ記録部8Aと、試験プログラム監視ソフト8Bと、表示制御ソフト8Cとから構成されており、試験プログラム監視ソフト8Bは、各実行命令の試験プログラム4における位置を監視して、データ記録部8Aに出力し、データ記録部8Aは、試験時間カウント部5Aから出力されるカウント値と、試験プログラム監視ソフト8Bから出力される各実行命令の命令位置を記録する。また、表示制御ソフト8Cは、データ記録部8Aによって記録されたカウント値と命令位置を、従来のIC試験装置100の表示制御ソフト6Aと同様に、キャラクタデータに変換して表示出力するものであるが、出力先は、仮想的な表示装置として機能する仮想端末9Aである。
【0033】
画像制御装置9は、仮想端末9Aと、画像制御ソフト9Bと、統括制御ソフト9Cとから構成されており、仮想端末9Aは、実際には表示しない、仮想的な表示装置として機能する端末であり、表示制御ソフト8Cから入力されるキャラクタデータに変換された各実行命令のカウント値と命令位置を、画像制御ソフト9Bに出力する。画像制御ソフト9Bは、仮想端末9Aから入力された各実行命令のカウント値と命令位置に基づいて、グラフ表示するための画像データを作成して、表示装置12に表示させる。
【0034】
統括制御ソフト9Cは、実行命令単位の試験実行時間の計測を行うため、試験時間カウント制御ソフト5B、試験プログラム監視ソフト8B、表示制御ソフト8C等を統括的に制御するものであり、試験時間カウント制御ソフト5Bに対して試験時間を取得する旨の指示信号を出力し、試験時間カウント部5Aの出力をデータ記録部8Aに記録する旨の指示信号を出力するとともに、表示制御ソフト8Cの出力を仮想端末9Aに設定する。
【0035】
入力装置11は、試験プログラム4を実行して、試験プログラム4における各実行命令毎の試験実行時間の計測を開始する旨の指示入力が行われる装置であり、当該指示入力は、統括制御ソフト9Cに出力される。
【0036】
次に動作を説明する。
図2は、IC試験装置1が、試験プログラム4の各実行命令毎の試験実行時間を画像表示するまでの動作を示すフローチャートである。
【0037】
まず、ステップS1において、入力装置11から試験プログラム4の各実行命令毎の試験実行時間の画像表示を行う旨の指示入力がなされると、当該指示が統括制御ソフト9Cに入力される。そして、統括制御ソフト9Cは、試験時間カウント制御ソフト5Bと、試験プログラム監視ソフト8Bと、表示制御ソフト8Cに実行開始の指示信号を出力する。実行開始の指示信号を入力した試験時間カウント制御ソフト5Bは、試験時間カウント部5Aのカウント値の出力をデータ記録部8Aに設定して、試験時間カウント部5Aにカウント開始を指示するとともに、試験プログラム4にIC試験の実行開始の指示信号を出力する。
【0038】
次に、ステップS2において、統括制御ソフト9Cから実行開始の指示信号を入力した試験プログラム監視ソフト8Bは、試験プログラム4の実行を監視して、実行している命令のプログラム上の位置を読み込み、データ記録部8Aに当該命令位置を出力するとともに、試験時間カウント部5Aから出力された当該命令位置に対応する当該命令のカウント値を、当該命令位置と併せて記録させる。そして、試験プログラム監視ソフト8Bは、試験プログラム4の実行命令毎に、プログラム上の位置とカウント値をデータ記録部8Aに記録させる処理を、試験プログラム4が終了するまで繰り返し実行する。
【0039】
次いで、ステップS3において、表示制御ソフト8Cは、データ記録部8Aに記録されている試験プログラム4の実行命令毎のプログラム上の実行位置とカウント値を順次入力し、キャラクタデータに変換して、表示データとして仮想端末9Aに出力する。
【0040】
ここで、キャラクタデータに変換されたデータは、試験プログラム4の実行命令毎のプログラム上の位置と、実行命令毎の実行時間である。実行時間は、求める位置のカウント値から直前のカウント値の差を求めることにより算出される。
【0041】
ステップS4において、仮想端末9Aが、表示制御ソフト8Cから出力されたデータを画像制御ソフト9Bに出力すると、画像制御ソフト9Bは、当該データに基づいて、グラフ表示するための画像データを作成する。
【0042】
次いで、ステップS5において、画像制御ソフト9Bによって作成された画像データが表示装置12へ出力され、表示装置12に画像として表示される。
【0043】
ここで、図3に、一例として、データ記録部8Aが記録した、試験時間カウント部5Aから出力されたカウント値と、試験プログラム監視ソフト8Bから出力された試験プログラム4の実行命令位置とのデータイメージを示す。図3において、カウント値は、試験プログラム4の実行開始からカウントされた値であるため、累積されている。
【0044】
また、図4に、一例として、表示制御ソフト8Cが仮想端末9Aに出力するデータのイメージ図を示す。図4において、LINEとは、試験プログラム4における実行命令毎のプログラム上の位置を表し、TIMEとは、その命令の実行時間を表している。また、TIMEの各値は、図3における累積されたカウント値から求まる、当該命令のみに係る実行時間である。
【0045】
また、図5に、表示装置12に表示された画像データの一例を示す。図5において、画像データに表示されたグラフは、横軸が試験プログラム4における各実行命令のプログラム上の位置を表しており、縦軸が実行時間を表している。また、棒グラフは各命令毎の実行時間を表しており、折れ線グラフが試験プログラム4の実行開始から実行終了までの累計時間を表す2次元グラフである。
【0046】
以上のように、本発明を適用したIC試験装置1は、従来のIC試験装置100に、試験時間記録・出力装置8と、画像制御装置9を更に備えた構成であり、試験プログラム4内の実行命令毎の実行時間が試験時間カウント装置5によってカウントされるとともに、試験時間記録・出力装置8に記録されて、最終的に、画像制御装置9によって画像データとして各実行命令毎の実行時間が表示装置12に表示される。
【0047】
したがって、試験プログラムの試験時間が画像データとして、実行命令毎に表示されるため、試験時間全体における各実行命令の割合を容易に把握することができる。このため、試験プログラムの解析効率を向上させて、試験プログラムの冗長な記述を改善することが可能であり、IC試験に係る試験時間の短縮/高効率化が求められている今日において、その目的を達成することが可能である。
【0048】
また,IC試験装置1は、従来のIC試験装置に試験時間記録・出力装置8と、画像制御装置9を更に備えた構成であるため、従来のIC試験装置の資源を変更・改造する必要がない。即ち、試験時間記録・出力装置8及び画像制御装置9を開発するだけで本発明の適用が可能であるため、開発効率に優れ、また、1台の試験時間記録・出力装置8及び画像制御装置9を開発するだけで、複数の従来のIC試験装置へ適用することが可能である。
【0049】
なお、本発明は、上記実施の形態の内容に限定されるものではなく、本発明の趣旨を逸脱しない範囲で適宜変更可能であり、例えば、試験プログラム4中の所望位置に計測命令コードを埋め込んで、当該計測命令コード毎に試験時間を計測するような構成としてもよい。その場合には、試験プログラム4に膨大な数の実行命令が含まれている場合にも、最終的なグラフ表示として、所望の数に分割された試験プログラム4の実行時間が表示されるため、分かり易い表示を得ることが可能である。また、試験プログラム4中の、冗長性があると思われる記述の前後に、適宜計測命令コードを埋め込むことによって、試験プログラム4の解析作業を更に効率的に行うことが可能である。
【0050】
また、データ記録部8Aに記録された各実行命令のカウント値と命令位置を画像制御ソフト9Bに直接出力し、画像制御ソフト9Bがグラフ表示するための画像データを作成することとしてもよい。
【0051】
また、表示制御ソフト8Cによってキャラクタデータに変換されたカウント値と命令位置を、表示装置12へ出力し、キャラクタデータとして表示することとしてもよい。
【0052】
【発明の効果】
請求項1記載の発明によれば、実行命令毎の実行時間を把握することができるため、試験プログラム記述の冗長性を発見・改善して、IC試験全体に係る試験時間の短縮化を図ることができる。
【0053】
請求項2記載の発明によれば、請求項1記載の発明の効果に加えて、従来のIC試験装置において利用されていたキャラクタ表示の表示装置を用いて、実行命令毎の実行時間を表示させることができるため、本発明を適用するためのコストを低減させることが可能となる。
【0054】
請求項3記載の発明によれば、請求項1または2記載の発明の効果に加えて、実行命令と実行時間が画像データとして表示されるため、IC試験時間全体における各実行命令の実行時間の割合を容易に把握することができる。
【0055】
請求項4記載の発明によれば、請求項3記載の発明の効果に加えて、IC試験時間全体における各実行命令の実行時間の割合を、より分かり易く表示させることができる。
【0056】
請求項5記載の発明によれば、請求項1〜4記載の発明の効果に加えて、試験プログラムに膨大な数の実行命令が含まれている場合にも、所望の数に分割された試験プログラムの実行時間を得ることができるとともに、試験プログラム中の、冗長性があると思われる記述の前後に、適宜計測位置情報を埋め込むことによって、試験プログラムの解析作業を更に効率的に行うことが可能である。
【図面の簡単な説明】
【図1】本発明を適用したIC試験装置1の機能ブロックを示す図。
【図2】図1のIC試験装置1が、試験プログラム4の各実行命令毎の試験実行時間を画像表示するまでの動作を示すフローチャート。
【図3】図1のデータ記録部8Aが記録した、試験時間カウント部5Aから出力されたカウント値と、試験プログラム監視ソフト8Bから出力された試験プログラム4の実行命令位置とのデータイメージを示す図。
【図4】図1の表示制御ソフト8Cが仮想端末9Aに出力するデータのイメージを示す図。
【図5】図1の表示装置12に表示された画像データの一例を示す図。
【図6】従来のIC試験装置100の機能ブロックを示す図。
【図7】従来のIC試験装置100における表示装置12に表示された試験時間の一例を示す図。
【符号の説明】
1、100 IC試験装置
3 IC試験部
4 試験プログラム
5 試験時間カウント装置
5A 試験時間カウント部
5B 試験時間カウント制御ソフトウェア
6 表示制御装置
6A 表示制御ソフトウェア
8 試験時間記録・出力装置
8A データ記録部
8B 試験プログラム監視ソフトウェア
8C 表示制御ソフトウェア
9 画像制御装置
9A 仮想端末
9B 画像制御ソフトウェア
9C 統括制御ソフトウェア
11 入力装置
12 表示装置[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC test apparatus that displays an execution time of an IC test program.
[0002]
[Prior art]
An example of a method for measuring and displaying the execution time of an IC test program according to a conventional IC (Integrated Circuit) test apparatus will be described with reference to FIGS. FIG. 6 is a diagram showing functional blocks of the conventional
[0003]
Here, each of the
[0004]
In the
[0005]
Next, the test time
[0006]
When the execution of the
[0007]
FIG. 7 is a diagram illustrating an example of the test time displayed on the
[0008]
Thus, the display of the execution time of the test program in the conventional IC test apparatus is such that only the time from the start of execution of the test program to the end of execution is displayed on the display device.
[0009]
On the other hand, the test program describes a series of processes for performing various IC tests. For this reason, it is possible to shorten the test time concerning the whole IC test by reviewing the description of the test program.
[0010]
[Problems to be solved by the invention]
However, since the conventional IC test apparatus displays only the execution time of the test program as described above, the execution time of each execution instruction is analyzed by displaying the execution time of the test program for each execution instruction. It was difficult to find and improve the redundancy of the test program description and to shorten the test time for the entire IC test.
[0011]
Even if the execution time is displayed for each execution instruction, it is easy to check the execution time that only the execution time is displayed in characters, but the ratio of each execution instruction in the entire IC test is known. It is hard to do.
[0012]
Furthermore, analysis of test program descriptions is usually performed before full-scale IC testing is performed, and since it is necessary to remodel all of the various IC test apparatuses, a large amount of cost is required. Ideally, it is possible to add / remove a device for analysis work described in the test program separately without modifying the IC test device itself.
[0013]
An object of the present invention is to provide an IC test apparatus capable of recording and outputting the execution time of an execution instruction unit of a test program for performing an IC test using a conventional test time counting apparatus.
[0014]
[Means for Solving the Problems]
The IC test apparatus according to the first aspect of the invention includes a storage unit (for example, the
[0015]
According to the IC test apparatus of the invention described in
The storage means stores the execution time of each execution instruction of the IC test program in association with the execution instruction, the execution means executes the IC test program, and the accumulation means includes an IC executed by the execution means. The execution time of the test program is accumulated from the start of execution, and the reading means reads the execution time accumulated by the accumulation means for each execution instruction of the IC test program while the execution means is executing the IC test program. To be stored in the storage means.
[0016]
Therefore, since the execution time for each execution instruction can be grasped, the redundancy of the test program description can be found and improved, and the test time for the entire IC test can be shortened.
[0017]
The invention according to
The IC test apparatus according to
Characteristic display means (for example,
[0018]
According to the second aspect of the invention, in addition to the effect of the first aspect of the invention, the execution time for each execution instruction is displayed by using the character display device used in the conventional IC test apparatus. Therefore, the cost for applying the present invention can be reduced.
[0019]
The invention according to
The IC test apparatus according to
The image processing device further includes image creation means (for example,
[0020]
According to the invention described in
[0021]
Further, as in the invention according to
The IC test apparatus according to
The image creation means may create and display a bar graph or a line graph as the image data based on the execution command and execution time stored in the storage means.
[0022]
According to the fourth aspect of the invention, in addition to the effect of the third aspect of the invention, the ratio of the execution time of each execution instruction in the entire IC test time can be displayed in a more easily understandable manner.
[0023]
Moreover, in the IC test apparatus according to any one of
[0024]
According to the fifth aspect of the invention, in addition to the effects of the first to fourth aspects of the invention, even when a large number of execution instructions are included in the test program, the test program is divided into a desired number. The test program execution time can be obtained, and the test program analysis work can be performed more efficiently by embedding measurement position information as appropriate before and after the description that seems redundant in the test program. Is possible.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of an
[0026]
The
[0027]
First, the configuration will be described.
FIG. 1 is a functional block diagram of an
[0028]
In FIG. 1, an
[0029]
Here, in addition to the
[0030]
In FIG. 1, an
[0031]
As with the conventional
[0032]
The test time recording / output device 8 includes a
[0033]
The image control device 9 includes a virtual terminal 9A,
[0034]
The
[0035]
The
[0036]
Next, the operation will be described.
FIG. 2 is a flowchart showing an operation until the
[0037]
First, in step S1, when an instruction is input to display an image of the test execution time for each execution instruction of the
[0038]
Next, in step S2, the test
[0039]
Next, in step S3, the
[0040]
Here, the data converted into the character data is the position on the program for each execution instruction of the
[0041]
In step S4, when the virtual terminal 9A outputs the data output from the
[0042]
Next, in step S <b> 5, the image data created by the image control software 9 </ b> B is output to the
[0043]
Here, in FIG. 3, as an example, data recorded by the
[0044]
FIG. 4 shows an image diagram of data output to the virtual terminal 9A by the
[0045]
FIG. 5 shows an example of image data displayed on the
[0046]
As described above, the
[0047]
Therefore, since the test time of the test program is displayed as image data for each execution instruction, the ratio of each execution instruction in the entire test time can be easily grasped. Therefore, it is possible to improve the analysis efficiency of the test program and improve the redundant description of the test program. Can be achieved.
[0048]
Further, since the
[0049]
The present invention is not limited to the contents of the above-described embodiment, and can be appropriately changed without departing from the spirit of the present invention. For example, a measurement instruction code is embedded at a desired position in the
[0050]
Alternatively, the count value and instruction position of each execution instruction recorded in the
[0051]
Further, the count value and the command position converted into the character data by the
[0052]
【The invention's effect】
According to the first aspect of the present invention, since the execution time for each execution instruction can be grasped, the redundancy of the test program description is discovered and improved, and the test time for the entire IC test is shortened. Can do.
[0053]
According to the invention described in
[0054]
According to the invention described in
[0055]
According to the invention described in
[0056]
According to the invention described in
[Brief description of the drawings]
FIG. 1 is a functional block diagram of an
2 is a flowchart showing an operation until the
3 shows a data image of the count value output from the test
4 is a diagram showing an image of data output to the virtual terminal 9A by the
FIG. 5 is a view showing an example of image data displayed on the
6 is a diagram showing functional blocks of a conventional
7 is a diagram showing an example of a test time displayed on a
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1,100
Claims (5)
前記IC試験プログラムを実行する実行手段と、
前記実行手段によって実行されるIC試験プログラムの実行時間を実行開始から少なくとも前記IC試験プログラムの実行終了まで累積的にカウントする累計手段と、
前記実行手段が前記IC試験プログラムを実行中に、前記IC試験プログラムの実行命令毎に、前記累計手段によって累積的にカウントされた実行時間を読み出して、前記記憶手段に記憶させる読出手段と、
各実行命令に対応して前記記憶手段に記憶された前記累積的にカウントされた実行時間から直前の実行命令に対応して記憶された前記累積的にカウントされた実行時間を減算することで各実行命令のみに係る実行時間を求める算出手段と、
を備えたことを特徴とするIC試験装置。Storage means for storing the execution time of each execution instruction of the IC test program in association with the execution instruction;
Execution means for executing the IC test program;
Totalizing means for cumulatively counting the execution time of the IC test program executed by the execution means from the start of execution to at least the end of execution of the IC test program ;
A reading means for reading the execution time cumulatively counted by the accumulating means for each execution instruction of the IC test program while the execution means is executing the IC test program;
By subtracting the cumulatively counted execution time stored corresponding to the immediately preceding execution instruction from the cumulatively counted execution time stored in the storage means corresponding to each execution instruction. A calculation means for obtaining an execution time relating only to an execution instruction;
An IC test apparatus comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11407999A JP4211132B2 (en) | 1999-04-21 | 1999-04-21 | IC test equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11407999A JP4211132B2 (en) | 1999-04-21 | 1999-04-21 | IC test equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000304812A JP2000304812A (en) | 2000-11-02 |
JP4211132B2 true JP4211132B2 (en) | 2009-01-21 |
Family
ID=14628543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11407999A Expired - Lifetime JP4211132B2 (en) | 1999-04-21 | 1999-04-21 | IC test equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4211132B2 (en) |
-
1999
- 1999-04-21 JP JP11407999A patent/JP4211132B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000304812A (en) | 2000-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3406739B2 (en) | Handy type on-site equipment inspection device | |
US5115502A (en) | Method and apparatus for determining internal status of a processor using simulation guided by acquired data | |
US4813009A (en) | Method and apparatus for determining internal status of a processor | |
JP4211132B2 (en) | IC test equipment | |
US20060136190A1 (en) | Method of evaluating system performance | |
JP2007292757A (en) | Method, code and device for storing test result | |
JP2616563B2 (en) | User interface evaluation device | |
JP2004501472A (en) | Method and apparatus for optimizing a test program | |
JP2000215082A (en) | Playback test system for distributed object environment | |
CN112527571A (en) | CPU instruction set coverage rate calculation method and device | |
JP3228126B2 (en) | Testing system | |
JP3693765B2 (en) | Test program creation device | |
JP5326800B2 (en) | Analysis apparatus and analysis method | |
JP2525393B2 (en) | Logic simulation test coverage method | |
CN112882916A (en) | IO performance data acquisition method and related device | |
JPH05100907A (en) | Inclusive rate measuring system for firmware | |
JPS62139050A (en) | Instruction test system by control of maintenance and diagnosis processor | |
CN118226228A (en) | Method and device for testing key circuit, electronic equipment and storage medium | |
JPH0336651A (en) | Control memory read inspecting system | |
JP5071734B2 (en) | Data processing apparatus and semiconductor test apparatus using the same | |
JPH11161516A (en) | Covering rate measurement instrument | |
JP3231251B2 (en) | Watt hour meter | |
CN115994705A (en) | Method and device for displaying correlation between business target and business index | |
JP2002109898A (en) | Operation verifying method for memory test pattern, semiconductor test device, and semiconductor device | |
JPS61279951A (en) | Instrumentation system for program including factor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050311 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050311 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061002 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081020 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171107 Year of fee payment: 9 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20171107 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |