JP4206587B2

JP4206587B2 - Wireless transmission device and wireless reception device

Info

Publication number: JP4206587B2
Application number: JP33073199A
Authority: JP
Inventors: 隆志臼居
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-11-19
Filing date: 1999-11-19
Publication date: 2009-01-14
Anticipated expiration: 2019-11-19
Also published as: JP2001148680A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の端末を無線で接続する無線ＬＡＮなどの無線送信装置および無線受信装置に関するものである。
【０００２】
【従来の技術】
コンピュータの高機能化に伴い、複数のコンピュータを接続してＬＡＮ（Local Area Network）を構成し、ファイルやデータの共有化を図ったり、電子メールやデータの転送を行うことが盛んに行われている。従来のＬＡＮは、光ファイバや同軸ケーブル、あるいはツィストペアケーブルを用いて、有線で各コンピュータが接続されている。
【０００３】
ところが、このような有線によるＬＡＮでは、接続のための工事が必要であり、手軽にＬＡＮを構築することが難しいと共に、有線によるＬＡＮでは、ケーブルが煩雑になる。そこで、従来の有線方式によるＬＡＮの配線からユーザを解放するシステムとして、無線ＬＡＮが注目されている。
【０００４】
無線ＬＡＮとしては、従来、スペクトラム拡散を用いて、ＣＤＭＡ（Code Divsion Multiple Access）でデータ通信を行うようにしたものが提案されている。ＣＤＭＡ方式では、送信データにＰＮ符号（Psuedeo Noise Code）が乗算され、送信データのスペクトラムが広げられる。このようにスペクトラム拡散されて送られてきたデータは、送信側と同様のＰＮ符号を乗算することにより復調される。ＣＤＭＡ方式は、秘話性が高いと共に、耐干渉性に優れているという特徴がある。
【０００５】
【発明が解決しようとする課題】
近年、情報のマルチメディア化が進み、画像データや音声データのようなデータ量の大きいデータが扱われることが多くなってきている。このことから、無線ＬＡＮに対しても、画像データや音声データのようなデータ量の大きなデータを送れるように、転送レートを高速化することが要求されてきている。ところが、スペクトラム拡散変調では、例えば、３０Ｍｂｐｓ程度の高速レートでデータ転送を行うと、３００ＭＨｚ以上の帯域幅が必要になってくる。このような広い帯域幅は、現在の周波数割り当てでは確保することができず、また、このような広い帯域幅を確保して通信を行うことは困難である。
【０００６】
また、スペクトラム拡散では、受信信号を復調するために、送られてきたデータの符号の位相に、復調のために受信機で発生するクロック信号の位相を合わせるための同期捕捉時間が必要である。このため、スペクトラム拡散では、高速で同期獲得を行うために、同期用のビット列が各パケットに挿入されており、このような同期用のビット列のために、有効データ以外のビット数が増加し、通信効率が低下するという問題が生じる。
【０００７】
この問題を解決する一つの方法として、スペクトル拡散変調の代わりに、ＯＦＤＭ（Orthogonal Frequency Division Multiplexing）変調で送信データを変調する。それぞれの無線通信端末において、データの送受信をＯＦＤＭ変調方式に従って行う送受信装置を備え、さらに、送信装置に同期獲得用の同期符号を生成する同期符号生成回路と、受信装置に同期符号を検出し、当該同期符号の検出タイミングに応じて受信タイミングを制御する同期検出回路及びタイミング制御回路を備える。また、複数の通信端末各々の間にそれぞれ通信を行う無線ＬＡＮシステムでは、各通信端末において、送信データをＯＦＤＭ変調方式に従って変調し、ＯＦＤＭ変調信号の送信単位であるシンボルを形成し、所定のシンボル数のフレーム構造で時分割でデータの多重化を行う、いわゆるＴＤＭＡ（Time division multiple access ）方式が採用されている。そして、フレーム毎に同期獲得用の同期符号を付加して、ＯＦＤＭ変調された情報データとともに送信する。これによって、送信データを受信する通信端末において、同期符号を検出し、その検出タイミングに応じてローカルのタイマーを設定し、当該タイマーを時間の基準として送受信のタイミングを制御することができる。
【０００８】
これまでに、同期獲得用の同期符号として、ＰＮ符号、即ち、疑似乱数列で構成された符号が用いられる。例えば、これまでに提案されている種々の無線通信システムでは、同期符号としてＭ系列が一般的に利用されている。これらの無線通信システムでは、データをＯＦＤＭ変調して送り、１フレームを単位としてＴＤＭＡによりデータ通信を行う。そして、１フレームの先頭で同期信号としてＭ系列を送る。受信側ではこのＭ系列を基準にして、送受信タイミングを設定する。無線通信制御端末からの制御情報よって、各無線通信制御端末の送信及び受信時間を指示するようにしている。ＯＦＤＭ方式を用いると、ＯＦＤＭの性質から、転送レートを上げることができ、また、ジッタが生じても、誤りなく復調することができる。そして、１フレームの先頭のＭ系列を基準にして送受信タイミングが設定されるため、各無線通信端末のタイマは等しく設定され、受信時には、この時間情報を利用して、フレーム内の必要なシンボルのみ復調してデータを再生することができる。このため、各バースト毎に受信に先立って同期獲得する必要はなく、各バースト毎に同期用のビットを配する必要はない。従って、フレーム内のビットを効率よく利用することができる。
【０００９】
しかし、同期信号としてＰＮ符号を用いる場合、当該ＰＮ符号を生成する生成回路が必要である。このため、ＰＮ符号の代わりにＯＦＤＭ変調されたある特定のデータ列を同期信号として用いる方法が提案されている。これによって、通信端末の送信装置において、同期信号の発生は容易、簡便になる。その反面、ＯＦＤＭ復調の際に同期タイミングが不正確という問題が生じる。さらに、ＯＦＤＭ変調信号は、ＰＮ符号と異なり、複素数であるため、通信端末の受信装置において、相関演算によって同期信号を検出するために、複素数の乗算処理が必要であり、回路規模が大きくなる。
【００１０】
例えば、同期信号として、３２サンプルのデータを用いることを例として考察する。同期信号をＰＮ符号で構成された場合、相関器は複素数と実数との乗算回路３２段によって構成することができる。一方、同期信号をＯＦＤＭ変調信号によって構成された場合、相関器を構成するために、複素数同士の乗算回路を３２段備えなければならない。このため、実数部のみからなるＰＮ符号の同期信号を検出する場合に比べて、複素数のＯＦＤＭ変調信号の同期信号を検出する場合、相関器の規模がほぼ４倍に膨らむという不利益がある。さらに、ＰＮ符号の場合は、乗算器は実質的に加算回路によって実現でき、非常に簡単な回路構成で実現できるが、複素数であるＯＦＤＭ変調信号の場合、単に加算回路では実現することが困難である。
【００１１】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ＯＦＤＭ変調信号によって同期信号を構成する場合、同期信号の検出を容易に実現でき、検出精度を維持しながら、検出回路の構成を簡素化できる無線送信装置および無線受信装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の無線送信装置は、複数の無線通信装置からなる無線通信ネットワークにおいて、情報を送信する無線送信装置であって、制御データ及び情報データをＯＦＤＭ変調するデータ変調手段と、同期検出用符号系列をＯＦＤＭ変調し、変調信号のうち所定の部分信号を用いて同期信号を発生する同期信号発生手段と、上記同期信号と制御データと情報データを含むフレームを生成するフレーム生成手段と、上記フレームを送信する送信手段と、を有する。
本発明の無線受信装置は、複数の無線通信装置からなる無線通信ネットワークにおいて、情報を受信する受信装置であって、同期検出用符号系列をＯＦＤＭ変調し、変調信号のうち所定の部分信号を用いて形成される同期信号と、ＯＦＤＭ方式で変調された制御データ及び情報データを含むフレームを受信する受信手段と、上記同期信号を検出する同期検出手段と、を有する。
また、本発明の無線通信システムは、無線通信端末と、上記無線通信端末を制御する無線通信制御端末とを有する無線通信システムであって、上記無線通信制御端末は、データの送受信をＯＦＤＭ方式で行う送信手段及び受信手段と、同期検出用符号系列をＯＦＤＭ変調し、変調信号のうち所定の部分信号を用いて同期信号を発生する同期信号発生手段とを備え、上記無線通信端末は、データの送受信をＯＦＤＭ方式で行う送信手段及び受信手段と、同期信号を検出する同期検出手段と、上記同期検出手段により設定されるタイマ手段とを備え、上記無線通信端末と上記無線通信制御端末との間は、ＯＦＤＭ方式でデータを変調し、所定シンボル数のフレーム構造でＴＤＭＡ方式でデータの多重化を行い、上記無線通信制御端末は、上記フレーム毎に上記無線通信端末に上記同期信号を送信する同期信号送信手段と、上記無線通信端末は、上記同期検出手段によって上記同期信号を検出したタイミングに応じて上記タイマを設定し、上記タイマを基準に送信及び受信タイミングを設定する通信制御手段とを有する。
【００１３】
また、本発明の無線通信システムは、データ通信を行う複数の無線通信端末と、無線通信の制御を行う無線通信制御端末とからなる無線通信システムであって、上記無線通信制御端末は、データの送受信をＯＦＤＭ方式で行う送信手段及び受信手段と、同期検出用符号系列をＯＦＤＭ変調し、変調信号のうち所定の部分信号を用いて同期信号を発生する同期信号発生手段とを備え、上記無線通信端末は、データの送受信をＯＦＤＭ方式で行う送信手段及び受信手段と、同期信号を検出する同期検出手段と、上記同期検出手段により設定されるタイマ手段とを備え、上記複数の無線通信端末及び上記無線通信制御端末の夫々の間は、ＯＦＤＭ方式でデータを変調し、所定シンボル数のフレーム構造でＴＤＭＡ方式でデータの多重化を行い、上記無線通信制御端末は、上記フレーム毎に上記複数の無線通信端末に上記同期信号を送信する同期信号送信手段と、上記各無線通信端末は、上記同期検出手段によって上記同期信号を検出したタイミングに応じて上記タイマを設定し、上記タイマを基準に送信及び受信タイミングを設定する通信制御手段とを有する。
【００１４】
また、本発明では、好適には、上記同期信号発生手段は、上記ＯＦＤＭ変調信号のうち、実数部のデータを用いて上記同期信号を発生する。また、上記同期信号発生手段は、上記ＯＦＤＭ変調信号のうち、虚数部のデータを用いて上記同期信号を発生する。
【００１５】
また、本発明では、好適には、上記同期信号送信手段は、上記同期信号を少なくとも２回送信し、そのうち先頭及び／または最終の同期信号は、発生される同期信号を１８０度位相回転した信号である。
【００１６】
さらに、本発明では、好適には、上記同期検出手段は、受信信号のうち実数部と虚数部をそれぞれ所定の同期検出パターンデータとの相関演算を行い、実数部と虚数部の相関値を算出する相関演算回路と、上記実数部と虚数部の相関値に基づいて絶対値を算出する絶対値演算回路と、上記絶対値と所定のしきい値とを比較し、当該比較結果に応じて、上記同期信号の検出タイミングを示す同期検出信号を出力する比較回路とを有する。
【００１７】
【発明の実施の形態】
図１は本発明に係る無線通信システムの第１の実施形態を示す回路図である。図１において、無線通信端末１０１Ａ、１０１Ｂ及び無線通信制御端末１０２から構成されている無線通信システムを例示している。
図示のように、無線通信端末１０１Ａと１０１Ｂは、コンピュータ等のデータ端末１０３Ａと１０３Ｂに、無線通信ユニット１０４Ａと１０４Ｂをそれぞれ接続して構成されている。無線通信制御端末１０２は、データ端末１０６に、無線通信ユニット１０５を接続して構成される。複数の無線通信端末１０１Ａ、１０１Ｂの間でデータ通信が行われ、無線通信制御端末１０２により、各無線通信端末１０１Ａ、１０１Ｂの間のデータ通信が制御される。なお、無線通信制御端末１０２は、無線通信ユニット１０５だけでも構成できる。
【００１８】
無線通信端末１０１Ａと１０１Ｂ側の各無線通信ユニット１０４Ａ、１０４Ｂは、夫々送信部１１１Ａ、１１１Ｂ、受信部１１２Ａ、１１２Ｂ及び制御部１１３Ａ、１１３Ｂからなる。送信部１１１Ａ、１１１Ｂ及び受信部１１２Ａ、１１２Ｂは、ＯＦＤＭ変調方式により変調される情報データを無線で伝送する構成となっている。
【００１９】
無線通信制御端末１０２側の無線通信ユニット１０５は、送信部１１５、受信部１１６、制御部１１７とからなる。送信部１１５、受信部１１６は、ＯＦＤＭ変調方式により無線でデータ通信を行える構成とされている。また、この無線通信制御端末１０２側の無線通信ユニット１０５には、無線通信端末のデータ通信の割り当て時間に関する資源情報を格納するための資源情報メモリ１１８が設けられている。
【００２０】
このシステムでは、データ通信がＯＦＤＭ変調方式で行われる。そして、例えばＯＦＤＭの１４７４５５シンボル（約４ｍ秒に相当する）を１フレームとし、このフレーム内でＴＤＭＡ方式でデータが送られる。
【００２１】
１フレームの先頭には、無線通信制御端末１０２の無線通信ユニット１０５から、同期獲得用の同期信号が送信される。この同期信号の符号は、各無線通信端末１０１Ａ、１０１Ｂ無線通信ユニット１０４Ａ、１０４Ｂで受信され、それぞれ同期信号の受信タイミングを基準として、データの送受信のタイミングが設定される。
【００２２】
無線通信端末１０１Ａ、１０１Ｂからデータ通信の要求がある場合には、無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ、１０４Ｂから、通信制御端末１０２の無線通信ユニット１０５に送信要求が送られる。無線通信制御端末１０２の無線通信ユニット１０５では、この送信要求と資源情報とに基づいて各無線通信端末１０１Ａ、１０１Ｂの送信割り当て時間が決定され、この送信割り当て時間を含む制御情報が無線通信制御端末１０２の無線通信ユニット１０５から各無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ、１０４Ｂに送られる。各無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ、１０４Ｂで、この送信割り当て時間に従って、データの送受信が行われる。このとき、データの送受信のタイミングは、１フレームの先頭に送られてくる同期獲得用の同期信号を基準にして設定される。
【００２３】
図２は、無線通信制御端末１０２側の無線通信ユニット１０５の構成を示すものである。図２において、１１は通信コントローラであり、この通信コントローラ１１を介して、データ端末とのデータのやり取りが行われる。
【００２４】
通信コントローラ１１からの送信データは、ＤＱＰＳＫ（Differencially Encoded Quadrature Phase Shift Keying）変調回路１２に供給される。ＤＱＰＳＫ変調回路１２により、送信データがＤＱＰＳＫで変調される。
【００２５】
ＤＱＰＳＫ変調回路１２の出力がシリアル/ パラレル変換回路１３に供給される。シリアル/ パラレル変換回路１３で、シリアルデータがパラレルデータに変換される。シリアル/ パラレル変換回路１３の出力がＩＦＦＴ（Inverse Fast Fourier Transform）回路１４に供給される。ＩＦＦＴ回路１４により、送信データが周波数領域のデータにマッピングされ、これが逆フーリエ変換され、時間領域のデータに変換される。ＩＦＦＴ回路１４の出力がパラレル/ シリアル変換回路１５に供給される。
【００２６】
シリアル/ パラレル変換回路１３、ＩＦＦＴ回路１４、パラレル/ シリアル変換回路１５は、ＯＦＤＭ方式によりマルチキャリアの信号に変換するものである。ＯＦＤＭ方式は、周波数間隔をｆ0 として各キャリアを直交させて符号間干渉がないようにした複数のサブキャリアを使用して、各サブキャリアに低ビットレートの信号を割り当て、全体として高いビットレートを得られるようにしたものである。
【００２７】
図３は、ＯＦＤＭ方式の伝送波形のスペクトラムを示すものである。図３に示すように、ＯＦＤＭ方式では、互いに直交する周波数間隔ｆ₀のサブキャリアを使って、信号が伝送される。
【００２８】
ＯＦＤＭ方式において、変調信号の生成は、送信データを周波数領域にマッピングし、逆ＦＦＴにより周波数領域から時間領域に変換することにより行われる。復号は、逆に、ｆ₀間隔毎に受信した波形を取り込み、ＦＦＴにより、時間領域の信号を周波数領域の信号に変換することにより行われる。
【００２９】
この例では、図４に示すように、シリアル/ パラレル変換回路１３により、ＤＱＰＳＫ変調回路１２の出力の５１サンプルがパラレルデータに変換され、周波数領域にマッピングされる。このシリアル/ パラレル変換回路１３の出力は、ＩＦＦＴ回路１４により時間領域のデータに変換され、ＩＦＦＴ回路１４からは、６４サンプルの有効シンボルが出力される。シフトレジスタで構成されたパラレル／シリアル変換回路１５によって、この６４サンプルの有効シンボルに対して、８シンボルのガードインターバルが付加される。
【００３０】
従って、この例では、図５に示すように、ＯＦＤＭ変調信号の１送信単位である１シンボルは、６４サンプルの有効シンボルと、８サンプルのガードインターバルの７２サンプルからなる。シンボル周期Ｔsymbolは、例えば（Ｔsymbol＝１．９５３μ秒）であり、サンプル周期Ｔsampleは、例えば（Ｔsample＝２７．１２７ｎ秒）であり、サンプル周波数ｆsampleは、例えば（ｆsample＝３６．８６４ＭＨｚ）である。
【００３１】
ＯＦＤＭ方式は、複数のサブキャリアに分散してデータを送信しているので、１シンボル当たりの時間が長くなる。そして、時間軸でガードインターバルを設けているため、ジッタに対する影響やマルチパスに対する影響を受け難いという特徴がある。なお、ガードインターバルは、有効シンボル長の１〜２割り程度に選ばれている。
【００３２】
つまり、ＯＦＤＭ方式では、復調時にＦＦＴの際に連続する受信信号の中から有効シンボル長を切り出して、ＦＦＴを行う必要がある。ジッタ等によりこのように有効シンボルを切り出す際に誤差があったとしても、ガードインターバルが存在するため、周波数成分は変化せず、位相差のみが生じる。このため、信号中に既知パターンを挿入して位相補正を行うか、差動符号化を用いて位相差を打ち消すことにより復調が可能である。通常のＱＰＳＫ変調のみの場合、各ビット毎にタイミングを合わせる必要があるが、ＯＦＤＭ方式の場合、数ビットずれても感度が数ｄＢ劣化するのみで、復調が可能である。
【００３３】
図６には、位相補正のため送信信号に既知のパターンを挿入した場合の一例を示している。図示のように、合計５２本のサブキャリアのうち、４本のサブキャリアは既知のデータを用いてＢＰＳＫ変調される。他の４８本のサブキャリアはデータ伝送用であり、それぞれ送信データに応じて、例えば、ＱＰＳＫ変調方式または１６ＱＡＭ変調方式によって変調され伝送される。
既知のパターンで挿入される４本のサブキャリアはパイロットキャリア（Pilot carrier ）と呼ばれ、これに対して送信データに応じて変調された他のキャリアはデータキャリア（Data carrier）と呼ばれる。図７は、データキャリアとパイロットキャリアそれぞれの信号点の配置を示している。受信側では、パイロットキャリアを受信し、当該パイロットキャリアの位相に応じて、他のデータキャリアに対して位相補正を行い、復調誤りの発生を抑制する。
【００３４】
図２において、パラレル/ シリアル変換回路１５の出力がスイッチ回路１６の端子１６Ａに供給される。スイッチ回路１６の端子１６Ｂには、同期信号発生回路３１によって発生された所定のＯＦＤＭ変調信号からなる同期信号が供給される。
【００３５】
スイッチ回路１６の出力が周波数変換回路１７に供給される。周波数変換回路１７には、ＰＬＬシンセサイザ１８から局部発振信号が供給される。周波数変換回路１７により、送信信号が所定の周波数に変換される。送信周波数としては、例えば、準マイクロ波帯の２．４ＧＨｚ、５．２ＧＨｚ、５．８ＧＨｚ、１９ＧＨｚ、２４ＧＨｚ及び６０ＧＨｚ帯等を用いることが考えられる。
【００３６】
周波数変換回路１７の出力がパワーアンプ１９に供給される。パワーアンプ１９で、送信信号が電力増幅される。パワーアンプ１９の出力がスイッチ回路２０の端子２０Ａに供給される。スイッチ回路２０は、送信時と受信時とにより切り換えられるもので、データ送信時には、スイッチ回路２０は、端子２０Ａ側に切り換えられる。スイッチ回路２０の出力がアンテナ２１に供給される。
【００３７】
アンテナ２１からの受信信号は、スイッチ回路２０に供給される。データ受信時には、スイッチ回路２０は、端子２０Ｂ側に切り換えられる。スイッチ回路２０の出力は、ＬＮＡ（Low Noise Amplifier ）２２を介して増幅された後、周波数変換回路２３に供給される。
【００３８】
周波数変換回路２３には、ＰＬＬシンセサイザ１８から局部発振信号が供給される。周波数変換回路２３により、受信信号が中間周波数信号に変換される。
【００３９】
周波数変換回路２３の出力がシリアル/ パラレル変換回路２４に供給される。このシリアル/ パラレル変換回路２４の出力がＦＦＴ回路２５に供給される。ＦＦＴ回路２５の出力がパラレル/ シリアル変換回路２６に供給される。
【００４０】
シリアル/ パラレル変換回路２４、ＦＦＴ回路２５、パラレル/ シリアル変換回路２６は、ＯＦＤＭ方式の復号を行うものである。つまり、シリアル/ パラレル変換回路２４で、有効データが切り出され、受信波形がｆ₀間隔毎に取り込まれて、パラレルデータに変換される。このシリアル/ パラレル変換回路２４の出力はＦＦＴ回路２５に供給され、ＦＦＴ回路２５で、時間領域の信号が周波数領域の信号に変換される。このように、ｆ₀間隔毎にサンプリングした波形をＦＦＴすることにより、ＯＦＤＭ方式の復号が行われる。
【００４１】
パラレル/ シリアル変換回路２６の出力がＤＱＰＳＫ復調回路２７に供給される。ＤＱＰＳＫ復調回路２７で、ＤＱＰＳＫの復調処理が行われる。ＤＱＰＳＫ復調回路２７の出力が通信コントローラ１１に供給される。通信コントローラ１１の出力から受信データが出力される。
【００４２】
無線通信ユニット１０５の全体の動作は、コントローラ２８により制御される。データの送信及び受信は、コントローラ２８からの指令に基づいて、通信コントローラ１１により制御される。
【００４３】
この無線通信システムでは、１フレームを単位としてＴＤＭＡ方式でデータを送るようにし、１フレームの先頭の１シンボルには、同期信号を送るようにしている。このような制御を実現するために、無線通信制御端末１０２の無線通信ユニット１０５には、同期信号発生回路３１と、資源情報メモリ３０と、タイマ２９とが設けられる。１フレームの先頭のシンボルのタイミングで、スイッチ回路１６が端子１６Ｂ側に切り換えられる。これにより、フレーム先頭のタイミングで、１シンボルの同期信号が送信される。
【００４４】
各無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ、１０４Ｂから送信要求が送られると、この送信要求がアンテナ２１で受信され、ＦＦＴ回路２５でＯＦＤＭの復調が行われ、ＤＱＰＳＫ復調回路２７でＤＱＰＳＫの復調が行われて、通信コントローラ１１に供給される。そして、復調された受信データは、通信コントローラ１１からコントローラ２８に送られる。
【００４５】
コントローラ２８には、資源情報メモリ３０が設けられている。この資源情報メモリ３０には、１フレームで送られる各無線通信端末１０１Ａ、１０１Ｂの割り当て時間に関する資源情報が格納される。コントローラ２８で、受信された送信要求と通信資源残量とに基づいて、各無線通信端末１０１Ａ、１０１Ｂの送信割り当て時間が決定される。この送信割り当てのための制御情報は、コントーラ２８から通信コントローラ１１に送られる。そして、通信コントローラ１１からのデータは、ＤＱＰＳＫ変調回路１２でＤＱＰＳＫ変調され、ＩＦＦＴ回路１４でＯＦＤＭによる変換が行われ、アンテナ２１から各無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ、１０４Ｂに向けて送られる。
【００４６】
図８は、無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ及び１０４Ｂの構成を示すものである。図８において、送信データは、通信コントローラ５１を介して入力される。通信コントローラ５１からの送信データは、ＤＱＰＳＫ変調回路５２に供給される。ＤＱＰＳＫ変調回路５２により、送信データがＤＱＰＳＫで変調される。
【００４７】
ＤＱＰＳＫ変調回路５２の出力がシリアル/ パラレル変換回路５３に供給される。シリアル/ パラレル変換回路５３で、シリアルデータがパラレルデータに変換される。シリアル/ パラレル変換回路５３の出力がＩＦＦＴ回路５４に供給される。ＩＦＦＴ回路５４により、送信データが周波数領域のデータにマッピングされ、これが逆フーリエ変換され、時間領域のデータに変換される。ＩＦＦＴ回路５４の出力がパラレル/ シリアル変換回路５５に供給される。シリアル/ パラレル変換回路５３、ＩＦＦＴ回路５４、パラレル/ シリアル変換回路５５は、ＯＦＤＭ方式によりマルチキャリアの信号に変換するものである。
【００４８】
パラレル/ シリアル変換回路５５の出力が周波数変換回路５７に供給される。周波数変換回路５７には、ＰＬＬシンセサイザ５８から局部発振信号が供給される。周波数変換回路５７により、送信信号が所定の周波数に変換される。
【００４９】
周波数変換回路５７の出力がパワーアンプ５９に供給される。パワーアンプ５９で、送信信号が電力増幅される。パワーアンプ５９の出力がスイッチ回路６０の端子６０Ａに供給される。データ送信時には、スイッチ回路６０は、端子６０Ａ側に切り換えられる。スイッチ回路６０の出力がアンテナ６１に供給される。
【００５０】
アンテナ６１からの受信信号は、スイッチ回路６０に供給される。データ受信時には、スイッチ回路６０は、端子６０Ｂ側に切り換えられる。スイッチ回路６０の出力は、ＬＮＡ６２を介して増幅された後、周波数変換回路６３に供給される。
【００５１】
周波数変換回路６３には、ＰＬＬシンセサイザ６８から局部発振信号が供給される。周波数変換回路６３により、受信信号が中間周波数信号に変換される。
周波数変換回路６３の出力がシリアル/ パラレル変換回路６４に供給されると共に、同期検出回路７１に供給される。
【００５２】
シリアル/ パラレル変換回路６４の出力がＦＦＴ回路６５に供給される。ＦＦＴ回路６５の出力がパラレル/ シリアル変換回路６６に供給される。シリアル/ パラレル変換回路６４、ＦＦＴ回路６５、パラレル/ シリアル変換回路６６は、ＯＦＤＭ方式の復調を行うものである。
【００５３】
パラレル/ シリアル変換回路６６の出力がＤＱＰＳＫ復調回路６７に供給される。ＤＱＰＳＫ復調回路６７で、ＤＱＰＳＫの復調処理が行われる。ＤＱＰＳＫ復調回路６７の出力が通信コントローラ５１に供給される。通信コントローラ５１の出力から受信データが出力される。
【００５４】
無線通信ユニット１０４Ａまたは１０４Ｂの全体の動作は、コントローラ６８により制御される。データの送信及びデータの受信は、コントローラ６８からの指令に基づいて、通信コントローラ５１により制御される。
【００５５】
このシステムでは、１フレームを単位としてＴＤＭＡ方式でデータを送るようにし、１フレームの先頭の１シンボルには、無線通信制御端末１０２の無線通信ユニット１０５から同期獲得用の同期信号が送られてくる。このような制御を実現するために、無線通信ユニット１０４Ａ、１０４Ｂには、同期信号を検出するための同期検出回路７１とタイマ７２とが設けられる。フレームの先頭のタイミングで、無線通信制御端末１０２の無線通信ユニット１０５から送られてくる同期信号がアンテナ６１で受信され、同期検出回路７１に送られる。同期検出回路７１は、受信された符号と予め設定されている符号との相関を検出し、相関が強いと判断されると、相関検出信号が出力される。このような同期検出回路７１は、例えば、マッチトフィルタにより実現できる。同期検出回路７１の出力がタイマ７２に送られる。タイマ７２の時間は、同期検出回路７１からの同期検出信号に基づいて設定される。
【００５６】
送りたいデータがある場合には、コントローラ６８からの指令により、通信コントローラ５１から送信要求が送られる。この送信要求は、ＤＱＰＳＫ変調回路５２でＤＱＰＳＫ変調され、ＩＦＦＴ回路５４でＯＦＤＭによる変換が行われ、アンテナ６１から、無線通信制御端末１０２に向けて送られる。この送信要求は、無線通信制御端末１０２で受信され、無線通信制御端末１０２からは、送信割り当て時間を含む制御情報が返される。
【００５７】
この制御情報は、アンテナ６１で受信され、ＦＦＴ回路６５でＯＦＤＭの復調が行われ、ＤＱＰＳＫ復調回路６７でＤＱＰＳＫの復調が行われて、通信コントローラ５１に供給される。そして、復調された受信データは、通信コントローラ５１からコントローラ６８に送られる。
【００５８】
この制御情報には、送信時間に関する情報が含まれている。これらの時間は、タイマ７２の時間を基準にして設定される。タイマ７２は、同期検出回路７１の出力に基づき、無線通信制御端末から送られてきた同期信号のタイミングにより設定されている。
【００５９】
タイマ７２により、送信開始時間になったと判断されると、コントローラ６８からの指令により、通信コントローラ５１から送信データが出力され、この送信データは、ＤＱＰＳＫ変調回路５２でＤＱＰＳＫ変調され、ＩＦＦＴ回路５４でＯＦＤＭによる変換が行われ、アンテナ６１から出力される。また、タイマ７２により受信時間になったと判断されると、コントローラ６８からの指令により、ＦＦＴ回路６５により受信データの復調処理が行われる。
【００６０】
このように、この無線通信システムでは、データをＯＦＤＭによりマルチキャリアを使って伝送している。ＯＦＤＭ波は、前述したように、ジッタに強く、数サンプルずれていても復調は可能である。しかしながら、それ以上ずれて、２シンボルに跨がってしまうと復調ができない。従って、ある程度のタイミング設定を行う必要がある。そこで、このシステムでは、例えば１４７４５５シンボル（４ｍ秒）を１フレームとし、このフレーム内でＴＤＭＡ方式でデータを送るようにし、各フレームの先頭の１シンボルには、同期信号を配置し、この同期信号を利用して、復調タイミングを設定するようにしている。
【００６１】
受信したＯＦＤＭ波に対して受信クロックが６．８ｐｐｍ（１ｐｐｍは百万分の１）のずれを有していると、４ｍ秒の１フレームの間に、２７．２ｎ秒の時間差が蓄積する。これは、３６．８６４ＭＨｚのサンプリングレートに相当する。従って、６．８ｐｐｍ程度の精度を持つクロックを用意すれば、確実に復調できることになる。
【００６２】
図９は、１フレームの構成を示すものである。図９に示すように、１フレームは、制御データ伝送時間と、情報データ伝送時間とに分けられる。制御データ伝送時間は、非同期でデータ通信が行われ、情報伝送時間では、アイソクロナス（等時的に）でデータ通信が行われる。無線通信制御端末１０２から同期信号からなる同期用のシンボルを送り、各無線通信端末１０１Ａ、１０１Ｂから無線通信制御端末１０２に送信要求を送り、無線通信制御端末１０２から各無線通信端末１０１Ａ、１０１Ｂに送信割り当て時間を含む制御情報を送るような通信は、制御データ伝送時間に、非同期通信で行われる。そして、この送信割り当て時間に従って、各無線通信端末１０１Ａ、１０１Ｂの間で行うデータ通信は、情報伝送時間にアイソクロナスで行われる。
【００６３】
以下、本実施形態の通信端末及び通信制御端末における同期信号発生回路及び同期検出回路の動作原理を示す。同期信号発生回路は、例えば、図２に示す無線通信制御端末１０２の無線通信ユニット１０５に含まれる同期信号発生回路３１であり、同期検出回路は、例えば、図８に示す無線通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａ及び１０４Ｂに含まれる同期検出回路７１である。
【００６４】
図１０は、ＯＦＤＭ波の同期信号の発生方法を示す図である。図１０（ａ）に示すように、ＯＦＤＭ波の同期符号は、所定の符号系列、例えば、６４個のデータからなる符号系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝に対して、６４ポイントの逆フーリエ変換（ＩＦＦＴ）を行うことで生成される。ＩＦＦＴによって生成される６４個のデータ｛ｙ₀，ｙ₁，ｙ₂，…，ｙ₆₃｝を同期符号系列として各フレームの先頭に送信される。
【００６５】
なお、ＩＦＦＴ処理によって、実数部と虚数部として、それぞれ６４個のデータからなるデータ系列が得られる。これら実数部と虚数部のデータ系列をあわせて同期信号として、各フレームの先頭に送信すると、受信側において、同期検出のため複素数の乗算演算を行う必要が生じるので、同期検出回路の構成が複雑になり、回路規模が大きくなる問題がある。このため、本実施形態では、ＩＦＦＴ処理によって生じた実数部と虚数部のデータ系列の何れかを同期信号として用いる。即ち、ＩＦＦＴ処理の結果、実数部あるいは虚数部のデータ系列を同期信号として、各フレームの先頭に送信する。これに応じて、受信側では、受信信号に対して通常の実数データに対する相関処理で同期検出ができ、回路構成が簡素で、例えば、通常のＰＮ系列で構成された同期信号とほぼ同じ回路規模で同期検出を可能となる。
【００６６】
同期符号のデータ系列の生成方法として、６４個のデータ系列において、４つおきのに所定の値が入れられ、その他のデータがすべて“０”に保持される。即ち、データ系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝において、データｘ₀，ｘ₄，ｘ₈，…，ｘ₆₀がそれぞれ所定の値をもち、それ以外の各データｘ₁，ｘ₂，ｘ₃，ｘ₅…は、すべて“０”に保持される。
【００６７】
図１０（ｂ）は、上述したデータ系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝に対して、ＩＦＦＴの結果を示している。図示のように、ＩＦＦＴによって得られたデータ系列｛ｙ₀，ｙ₁，ｙ₂，…，ｙ₆₃｝は、４つの繰り返し波形をもつデータ系列である。
【００６８】
図２に示す無線通信制御端末１０２の無線通信ユニット１０５の同期信号発生回路３１において、予め与えられたデータ系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝に応じて、ＩＦＦＴによって生成されたデータ系列｛ｙ₀，ｙ₁，ｙ₂，…，ｙ₆₃｝を同期信号として提供する。なお、同期信号発生回路３１は、データ系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝を提供することもできる。この場合、同期信号発生回路３１によって出力されるデータ系列｛ｘ₀，ｘ₁，ｘ₂，…，ｘ₆₃｝が所定のタイミングでＩＦＦＴ回路１４に入力され、当該ＩＦＦＴ１４によって逆フーリエ変換し、データ系列｛ｙ₀，ｙ₁，ｙ₂，…，ｙ₆₃｝が生成される。さらに、パラレル/ シリアル変換回路１５によって時間軸上のシリアルな符号系列に変換され、これを同期信号として、フレームの先頭に送信される。
【００６９】
図１１、１２及び１３は、無線通信制御端子１０２の無線通信ユニット１０５におけるＯＦＤＭ変調部分及び送信部分回路の幾つかの構成例を示すブロック図である。
図１１は、同期符号発生回路３１によって生成される同期符号がＩＦＦＴ変換回路によって変換して送信する場合の回路構成を示している。図示のように、情報データ系列と同期符号系列は、選択スイッチ１１０によって選択され、シリアル／パラレル変換回路１１３によってパラレルデータに変換され、ＩＦＦＴ回路１１４に入力される。ＩＦＦＴ処理の結果、実数部データ系列Ｒｅと虚数部データ系列Ｉｍがそれぞれ生成される。
【００７０】
スイッチ１１６によって、虚数部のデータＩｍまたはデータ“０”が選択され、パラレル／シリアル変換回路１１５に入力される。パラレル／シリアル変換回路１１５によって出力されるシリアルデータがＤ／Ａコンバータ１２０によってアナログ信号に変換され、されに直交変調回路１２１によって直交変調され、送信回路１２２によって増幅され、アンテナによって送信される。
【００７１】
スイッチ１１０及び１１６は、選択制御信号Ｓ_W に応じて、入力信号を選択する。なお、選択制御信号Ｓ_W は、例えば、通信ユニット１０５のコントローラ２８によって供給される。各フレームの先頭に同期信号を送信する場合、スイッチ１１０によって同期符号系列が選択され、シリアル／パラレル変換回路１１３によって変換され、ＩＦＦＴ回路１１４に入力される。この場合、同期信号発生回路３１によって生成される同期符号は、例えば、図１０に示すデータ系列｛ｘ₀ ，ｘ₁ ，ｘ₂ ，…，ｘ₆₃｝である。当該データ系列がＩＦＦＴ処理後、実数部と虚数部がそれぞれ生成される。
【００７２】
実数部のデータがパラレル／シリアル変換回路１１５に入力され、虚数部のデータがスイッチ１１６によって、すべてデータ“０”に置き換えられる。即ち、同期信号を送信する場合には、ＩＦＦＴによって得られた実数部のデータのみが送信され、虚数部のデータはすべて“０”に設定される。
【００７３】
同期信号を送信した後、情報データが送信される。この場合、スイッチ１１０によって、情報データ系列が選択され、シリアル／パラレル変換回路１１３に入力される。スイッチ１１６によって、ＩＦＦＴ回路１１４から出力される虚数部のデータＩｍが選択され、実数部のデータＲｅとともにパラレル／シリアル変換回路１１５に入力されるので、情報データに応じたＯＦＤＭ変調信号が送信される。
【００７４】
図１２は、同期符号発生回路３１によって生成される同期符号がＩＦＦＴ変換せずに直接送信される場合の回路構成を示している。図示のように、情報データがシリアル／パラレル変換回路１１３を介してＩＦＦＴ回路１１４に入力され、ＩＦＦＴ処理の結果、実数部データ系列Ｒｅと虚数部データ系列Ｉｍがそれぞれ生成される。実数部データ系列Ｒｅと虚数部データ系列Ｉｍがパラレル／シリアル変換回路１１５によって、シリアルデータに変換される。
【００７５】
スイッチ１３０及び１３２によって、パラレル／シリアル変換回路１１５の出力データまたは同期信号発生回路３１によって生成される同期符号の何れかが選択され、Ｄ／Ａコンバータ１２０に出力される。フレームの先頭に同期信号を送信する場合、スイッチ１３０によって同期符号が選択され、Ｄ／Ａコンバータ１２０に入力される。さらに、スイッチ１３２によってデータ“０”がＤ／Ａコンバータ１２０に入力される。スイッチ１３０と１３２から入力されたデータがそれぞれ送信データの実数部と虚数部として、アナログ信号に変換され、さらに直交変調回路１２１によって変調され、送信される。
この場合に、同期信号発生回路３１によって供給される同期符号は、予めＩＦＦＴ処理したあとのデータ系列であり、例えば、図１０に示すデータ系列｛ｙ₀，ｙ₁，ｙ₂，…，ｙ₆₃｝である。即ち、同期信号発生回路３１によって生成される同期符号は、実数部として、虚数部をすべてデータ“０”に設定されたデータ系列によって同期信号が生成され、フレームの先頭に送信される。
【００７６】
同期信号送信後、情報データの送信が行われる。この場合、スイッチ１３０及び１３２によってパラレル／シリアル変換回路１１５から出力される実数部と虚数部のデータ系列がそれぞれ選択され、Ｄ／Ａコンバータ１２０に入力されるので、情報データに応じたＯＦＤＭ変調信号が送信される。
なお、スイッチ１３０及び１３２を選択する選択制御信号Ｓ_Wは、図１１に示した例と同様に、例えば、無線通信ユニット１０５のコントローラ２８によって供給される。
【００７７】
図１３は、同期符号をシリアル／パラレル変換回路１１３を介して、ＩＦＦＴ回路１１４に入力し、ＩＦＦＴ回路１１４から得られた実数部データと虚数部データのうち、実数部データのみで同期信号を形成する例を示している。ただし、この例では、図１１に示す回路と異なり、同期信号を形成する場合、虚数部データを“０”に設定することなく、実数部データと同じデータが設定される。
【００７８】
同期符号を構成するデータ系列は、４個おきに値が設定され、その他のデータはすべて“０”に設定される場合、送信される同期信号シンボルにおいて、４つのキャリアおきにエネルギーが与えられている。このため、同期信号のＯＦＤＭ変調波はエネルギーは通常のＯＦＤＭ変調信号の１／４程度しかない。さらに、図１１の回路を用いる場合、ＩＦＦＴによって得た実数部データと虚数部データのうち、実数部データのみが用いられ、虚数部データがすべて“０”に置き換えられる。このため、送信される同期信号のエネルギーは、通常のＯＦＤＭ変調波の１／８程度しかない。受信側では、受信される同期信号のエネルギーが弱いと、同期検出精度が低下するおそれがある。
【００７９】
これを解決するため、送信側では、同期信号のエネルギーを８倍にする必要がある。即ち、同期信号の振幅を２√２倍すればよい。これを実現するため、図１３に示す回路例では、同期信号を送信する場合に、ＩＦＦＴ回路１１４によって出力される実数部データを２倍にし、さらに虚数部に実数部と同じデータを設定する。これによって、直交変調回路１２１によって直交変調される同期信号の振幅は、ＩＦＦＴ回路１１４の出力データの実数部のみを用いる場合に比べて２√２倍となり、同期信号のエネルギーは、通常のＯＦＤＭ変調信号と同程度になる。
【００８０】
なお、上述した図１１、１２及び１３では、ＩＦＦＴ回路１１４の出力信号のうち実数部データのみを用いて同期信号を生成する例を示しているが、本発明はこれに限定されるものではなく、例えば、図１１の回路では、ＩＦＦＴ回路１１４の出力データのうち、実数部のデータをすべて“０”に置き換え、虚数部のデータのみをそのまま出力して、同期信号を送信することができる。また、図１２の回路では、実数部にデータ“０”を設定し、虚数部に同期符号を設定した複素数に基づいて、同期信号を送信することができる。さらに、図１３の場合、ＩＦＦＴ回路１１４によって出力される虚数部データを２倍にして、同期信号を生成することも可能である。
【００８１】
次に、無線通信ユニット１０５において、同期信号発生回路３１の具体的な構成例を説明する。図１４は、シフトレジスタ２１１によって構成された同期信号発生回路の一例を示している。ここで、例えば、６４ワードのシフトレジスタ２１１によって同期信号が生成される。図１５は、同期信号生成時の動作を示す波形図である。
【００８２】
図１５に示すように、シフトレジスタ２１１にクロック信号ＣＫが供給される。ロード信号ＬＤの立ち上がりエッジに応じて、６４ワードのデータがシフトレジスタ２１１にロードされ、クロック信号ＣＫの立ち上がりエッジに応じて、８ビットの符号データが順次出力される。ロード信号ＬＤは、例えば、各フレームの先頭のタイミングにあわせて制御されるので、シフトレジスタ２１１によって出力される符号系列は、同期符号として図１１、１２または１３に示す回路に出力され、各フレームの先頭に送信される。
【００８３】
図１６は、ＲＯＭ２１１及びカウンタ２２２によって構成された同期信号発生回路の一例を示している。ＲＯＭ２２１には、予め同期信号を形成するためのデータがアドレス順に格納されている。同期信号を出力するとき、カウンタ２２２によって生成されるアドレスに記憶されているデータが読み出される。なお、ＲＯＭ２２１の容量は、少なくとも記憶するデータ系列の数分が必要である。例えば、６４ワードのデータを記憶する場合、６４ワードの容量が最低限必要である。また、上述したように、同期信号を形成するデータ系列のうち、実質的に意味をもつデータがその四分の一しかない。このためＲＯＭ２２１は、必要なデータのみを記憶するだけの容量があればよい。
【００８４】
図１７は、図１６に示す同期信号発生回路の動作時の波形を示している。カウンタ２２２にクロック信号ＣＫが供給される。ロード信号ＬＤに応じて、カウンタ２２２がリセットされ、カウント動作が開始し、例えば、クロック信号ＣＫの入力タイミングに応じてカウンタ２２２のカウント値が＋１逓増する。当該カウント値がアドレスとしてＲＯＭ２２１に入力される。ＲＯＭ２２１は、入力されるアドレスによって指定されたメモリ番地の記憶データを読み出して出力する。これによって、例えば、クロック信号ＣＫのタイミングに従って、ＲＯＭ２２１から８ビットずつデータが出力される。この出力データが同期符号として同期符号として図１１、１２または１３に示す回路に出力され、各フレームの先頭に送信される。
【００８５】
図１８は、本実施形態における通信端末１０１Ａ、１０１Ｂの無線通信ユニット１０４Ａまたは１０４Ｂの同期検出回路７１の構成を示すブロック図である。この同期検出回路は、予め設定された同期検出パターンデータを用いて、受信信号との相関演算によって、各フレーム先頭に送信される同期信号を検出し、同期検出信号Ｓ_orを出力する。この同期検出信号Ｓ_orは、無線通信ユニット１０４Ａまたは１０４Ｂにおけるタイマーの基準時間となる。
【００８６】
図１８に示す同期検出回路は、シフトレジスタ２００，２０４、加算回路２０２，２０６、絶対値演算回路２０８及び比較回路２１０によって構成されている。シフトレジスタ２００及び２０４には、それぞれ受信回路から出力される受信信号の実数部及び虚数部のデータが入力される。これらの受信データがそれぞれのシフトレジスタによって順次シフトされ、各レジスタのデータがそれぞれ複数の乗算器によって係数ｈ_n-1，ｈ_n-2，…，ｈ₁，ｈ₀と乗算され、乗算の結果が加算回路２０２及び２０６にそれぞれ入力される。
【００８７】
乗算器の係数ｈ_n-1，ｈ_n-2，…，ｈ₁，ｈ₀は、同期検出パターンデータに応じて設定される。例えば、それぞれの係数は、データの“−１”、“０”または“＋１”によって構成される。
【００８８】
加算回路２０２と２０６によってそれぞれ実数部及び虚数部の相関値が出力され、これらの相関値が実数データ及び虚数データとして、絶対値演算回路２０８に入力され、絶対値Ｃ_orが算出される。絶対値Ｃ_orが比較回路２１０によって所定のしきい値ＴＨと比較され、当該比較の結果に応じて、例えば、絶対値Ｃ_orがしきい値ＴＨを越えたとき、同期検出信号Ｓ_syncが出力される。
【００８９】
上述したように、無線通信システムにおいて、送信側によって、フレームの先頭に同期信号が送信される。受信側では、受信した信号に対して、予め得られた同期検出用パターンに基づき、同期信号を検出する。当該検出パターンは、例えば、同期信号を生成するための同期符号に基づいて、ｎ個のデータからなるデータ系列｛ｈ₀，ｈ₁，ｈ₂，…，ｈ_n-1｝にである。当該同期検出パターンに応じて、乗算器の係数がそれぞれ設定される。
【００９０】
上述した同期検出回路によって、受信信号と同期検出パターンとの相関を求める、いわゆるマッチトフィルタ処理が行われる。相関処理の結果、相関関数Ｃ_orが予め設定されたしきい値ＴＨを越えたとき、同期信号が検出されるとして、同期検出信号Ｓ_syncが出力される。受信装置では、当該同期検出信号Ｓ_syncのタイミングに応じてタイマーを制御する。それぞれの通信端末は、タイマーによって制御されたタイミングで信号の送受信を行う。例えば、受信時にタイマーによってＦＦＴ窓が設定され、当該ＦＦＴ窓の中に受信信号に対してＦＦＴ処理を行い、受信信号をＯＦＤＭ復調する。
【００９１】
同期検出パターンを形成するデータ系列｛ｈ₀，ｈ₁，ｈ₂，…，ｈ_n-1｝の各々のデータは、例えば、＋１、０または−１によって構成されている。ここで、例えば、各々のデータが＋１あるいは−１の何れかによって構成されているとすると、相関関数を求める同期検出回路の構成をもっと簡略化できる。
【００９２】
図１９は、この場合の同期検出回路の構成例を示している。図示のように、同期パターンの各々のデータｈ_i（ｉ＝０，１，２，…，ｎ−１）に応じて、ｈ_iが“−１”のとき、対応する入力データに−１を乗じて、ｈ_iが“＋１”のとき、対応するデータがそのまま加算回路２０２または２０６に入力し、加算回路２０２または２０６によって実数部と虚数の相関値がそれぞれ算出される。絶対値演算回路２０８によって、絶対値が算出され、しきい値ＴＨとの比較の結果に応じて、同期検出信号_orが出力される。
この例の同期検出回路において、相関関数を求める演算が簡単に実現でき、同期検出回路を単純な論理回路によって構成することができる。
【００９３】
図２０及び図２１は、同期検出精度を向上させるための改良例を示している。図２０に示すように、フレームの先頭に同期信号ＳＹＮＣを連続して２回送信する。受信側において、受信信号に対して、同期検出パターンを用いて相関演算を行った結果、各々の同期信号ＳＹＮＣに対して、同期検出信号が出力される。このため、同期信号一つのみを用いる場合に比べて、同期検出が確実に行え、同期検出の信頼性が向上する。
【００９４】
図２１は、同期検出精度をさらに向上させるための改良例を示している。この例では、フレームの先頭に同期信号が３回出力される。同図（ａ）は、同じ同期信号ＳＹＮＣを３回連続して出力される例を示している。この場合、受信側において、予め設定された同期検出パターンによって受信信号との相関演算を行い、その結果、同期検出信号が３回出力されるので、同期検出の信頼性がさらに改善される。
【００９５】
図２１（ｂ）は、３つの同期信号のうち、最初の２つはＳＹＮＣであり、３つ目はＳＹＮＣの反転信号−ＳＹＮＣ（同期信号ＳＹＮＣを１８０度位相回転させた信号）である。さらに、図２１（ｃ）は、３つの同期信号のうち、最初の同期信号は１８０度位相回転させた同期信号−ＳＹＮＣであり、あとの２つはＳＹＮＣそのままである。このように、３つの同期信号を同じパターンで形成し、そのうち何れか一つは、位相を１８０度回転した同期信号で構成することによって、受信側では、同期検出パターンを用いて相関処理を行った結果、３つの同期信号のうち何個目の同期信号が検出されたかを、相関演算の結果によって判断できるので、同期検出の信頼性が向上し、検出タイミングに応じてタイマーを高精度に制御可能である。
【００９６】
【発明の効果】
以上説明したように、本発明によれば、データをＯＦＤＭ方式で送り、１フレームを単位としてＴＤＭＡによりデータ通信を行う。そして、各々のフレームの先頭にＯＦＤＭ波の同期信号を送信する。同期符号に対してＯＦＤＭ変調した符号系列のうち、実数部または虚数部の何れかを用いて同期信号を形成することによって、受信側において、実数の相関演算処理のみで同期信号を検出でき、同期検出回路を簡素化でき、小規模の回路によって同期信号を検出でき、送受信のタイミングを高精度で制御できる利点がある。
【図面の簡単な説明】
【図１】本発明に係る無線通信システムの一実施形態を示す回路図であり、無線通信システム全体の構成を示すブロック図である。
【図２】本発明が適用される無線通信システムにおける通信制御端末の無線通信ユニットの一例を示すブロック図である。
【図３】ＯＦＤＭ変調方式を説明するためのスペクトラム図である。
【図４】本発明が適用される無線通信システムにおけるＯＦＤＭ変調の説明するためのブロック図である。
【図５】本発明が適用される無線通信システムにおけるＯＦＤＭ変調信号のシンボルの構成図である。
【図６】位相補正用のパイロットキャリアが挿入される場合のサブキャリアの配置を示す図である。
【図７】データキャリアとパイロットの信号点配置を示す図である。
【図８】本発明が適用される無線通信システムにおける通信端末の無線通信ユニットの一例を示すブロック図である。
【図９】本発明が適用される無線通信システムのフレームの構成を説明するための図である。
【図１０】本発明の無線通信システムに用いられるＯＦＤＭ波同期信号の生成方法を説明するための図である。
【図１１】通信制御端末の無線通信ユニットにおける同期信号及び情報データを送信する部分回路の一例を示す回路図である。
【図１２】通信制御端末の無線通信ユニットにおける同期信号及び情報データを送信する部分回路の他の例を示す回路図である。
【図１３】通信制御端末の無線通信ユニットにおける同期信号及び情報データを送信する部分回路であり、同期信号の送信エネルギーの低下が防げる回路例を示す回路図である。
【図１４】同期信号発生回路の一例を示す回路図である。
【図１５】図１４に示す同期信号発生回路の動作時の波形図である。
【図１６】同期信号発生回路の他の例を示す回路図である。
【図１７】図１６に示す同期信号発生回路の動作時の波形図である。
【図１８】同期信号検出回路の構成を示すブロック図である。
【図１９】同期信号検出回路の他の構成例を示すブロック図である。
【図２０】同期検出精度を改善する方法を示す図である。
【図２１】同期検出精度を改善する他の方法を示す図である。
【符号の説明】
１４，５４…ＩＦＦＴ回路、３１…同期信号発生回路、７１…同期検出回路，１０１，１０１Ｂ…無線通信端末、１０２…無線通信制御端末、１０４Ａ、１０４Ｂ、１０５…無線通信ユニット、２１１…シフトレジスタ、２２１…ＲＯＭ、２２２…カウンタ。[0001]
BACKGROUND OF THE INVENTION
  The present invention provides a wireless LAN such as a wireless LAN for connecting a plurality of terminals wirelessly.Transmitting apparatus and wireless receiving apparatusIt is about.
[0002]
[Prior art]
As computers become more sophisticated, many computers are connected to form a LAN (Local Area Network) to share files and data, and to transfer e-mail and data. Yes. In a conventional LAN, computers are connected by wire using optical fibers, coaxial cables, or twisted pair cables.
[0003]
However, in such a wired LAN, connection work is required, and it is difficult to easily construct the LAN, and in the wired LAN, the cable becomes complicated. Therefore, wireless LANs are attracting attention as a system for releasing users from conventional wired LAN wiring.
[0004]
Conventionally, wireless LANs that perform data communication by code division multiple access (CDMA) using spread spectrum have been proposed. In the CDMA system, transmission data is multiplied by a PN code (Psuedeo Noise Code) to broaden the spectrum of the transmission data. Data transmitted in such a spread spectrum is demodulated by multiplying the same PN code as that on the transmission side. The CDMA system is characterized by high secrecy and excellent interference resistance.
[0005]
[Problems to be solved by the invention]
In recent years, information is becoming multimedia, and data having a large amount of data such as image data and audio data is often handled. For this reason, it has been required to increase the transfer rate so that a large amount of data such as image data and audio data can be sent to the wireless LAN. However, in spread spectrum modulation, for example, if data transfer is performed at a high rate of about 30 Mbps, a bandwidth of 300 MHz or more is required. Such a wide bandwidth cannot be secured by the current frequency allocation, and it is difficult to perform communication while securing such a wide bandwidth.
[0006]
Also, in the spread spectrum, in order to demodulate the received signal, a synchronization acquisition time is required to match the phase of the clock signal generated in the receiver for demodulation with the phase of the code of the transmitted data. For this reason, in spread spectrum, in order to acquire synchronization at high speed, a bit string for synchronization is inserted into each packet, and for such a bit string for synchronization, the number of bits other than valid data increases, The problem that communication efficiency falls arises.
[0007]
As one method for solving this problem, transmission data is modulated by OFDM (Orthogonal Frequency Division Multiplexing) modulation instead of spread spectrum modulation. Each wireless communication terminal includes a transmission / reception device that performs transmission / reception of data according to the OFDM modulation scheme, and further, a synchronization code generation circuit that generates a synchronization code for synchronization acquisition in the transmission device, and a synchronization code detected in the reception device, A synchronization detection circuit and a timing control circuit for controlling the reception timing according to the detection timing of the synchronization code are provided. In addition, in a wireless LAN system that performs communication among a plurality of communication terminals, each communication terminal modulates transmission data according to an OFDM modulation scheme to form a symbol that is a transmission unit of an OFDM modulated signal, and a predetermined symbol A so-called TDMA (Time Division Multiple Access) system is employed in which data is multiplexed in a time division manner with a number of frame structures. Then, a synchronization code for synchronization acquisition is added for each frame, and transmitted together with the OFDM-modulated information data. Thus, a communication terminal that receives transmission data can detect a synchronization code, set a local timer according to the detection timing, and control transmission / reception timing using the timer as a time reference.
[0008]
Up to now, a PN code, that is, a code composed of a pseudo random number sequence has been used as a synchronization code for acquiring synchronization. For example, in various wireless communication systems proposed so far, an M sequence is generally used as a synchronization code. In these wireless communication systems, data is OFDM-modulated and transmitted, and data communication is performed by TDMA in units of one frame. Then, the M sequence is sent as a synchronization signal at the beginning of one frame. On the receiving side, the transmission / reception timing is set based on the M series. The transmission and reception times of each wireless communication control terminal are instructed by control information from the wireless communication control terminal. When the OFDM method is used, the transfer rate can be increased due to the nature of OFDM, and even if jitter occurs, it can be demodulated without error. Since the transmission / reception timing is set with reference to the first M sequence of one frame, the timer of each wireless communication terminal is set equal, and at the time of reception, only the necessary symbols in the frame are used by using this time information. Demodulated data can be reproduced. For this reason, it is not necessary to acquire synchronization prior to reception for each burst, and there is no need to provide a synchronization bit for each burst. Therefore, the bits in the frame can be used efficiently.
[0009]
However, when a PN code is used as the synchronization signal, a generation circuit that generates the PN code is required. For this reason, a method has been proposed in which a specific data sequence modulated by OFDM instead of the PN code is used as a synchronization signal. Thereby, the generation of the synchronization signal is easy and simple in the transmission device of the communication terminal. On the other hand, there is a problem that the synchronization timing is inaccurate during OFDM demodulation. Furthermore, since the OFDM modulated signal is a complex number unlike a PN code, a complex number multiplication process is required to detect a synchronization signal by correlation calculation in the receiving device of the communication terminal, resulting in an increase in circuit scale.
[0010]
  For example, consider using 32 samples of data as a synchronization signal. When the synchronization signal is composed of a PN code, the correlator can be composed of 32 stages of multiplication circuits of complex numbers and real numbers. On the other hand, the synchronization signal is converted into an OFDM modulated signal.By issueIf configured, 32 stages of complex number multiplication circuits must be provided in order to form a correlator. For this reason, there is a disadvantage that the scale of the correlator is increased approximately four times when detecting the synchronization signal of the complex OFDM modulation signal compared to the case of detecting the synchronization signal of the PN code consisting only of the real part. Furthermore, in the case of the PN code, the multiplier can be realized substantially by an adder circuit and can be realized by a very simple circuit configuration. However, in the case of a complex number OFDM modulation signal, it is difficult to realize it simply by an adder circuit. is there.
[0011]
  The present invention has been made in view of such circumstances, and an object of the present invention is to easily detect the synchronization signal when the synchronization signal is configured by the OFDM modulation signal, while maintaining the detection accuracy. Wireless that simplifies configurationTransmitting apparatus and wireless receiving apparatusIs to provide.
[0012]
[Means for Solving the Problems]
  To achieve the above objective,A radio transmission apparatus according to the present invention is a radio transmission apparatus for transmitting information in a radio communication network composed of a plurality of radio communication apparatuses, a data modulation means for OFDM-modulating control data and information data, and a synchronization detection code sequence A synchronization signal generation means for generating a synchronization signal using a predetermined partial signal of the modulation signal, a frame generation means for generating a frame including the synchronization signal, control data, and information data, and the frame Transmitting means for transmitting.
  A radio reception apparatus according to the present invention is a reception apparatus that receives information in a radio communication network including a plurality of radio communication apparatuses, performs OFDM modulation on a synchronization detection code sequence, and uses a predetermined partial signal of the modulated signal Receiving means for receiving a frame including control data and information data modulated by the OFDM method, and synchronization detecting means for detecting the synchronization signal.
  Also,The radio communication system of the present invention is a radio communication system having a radio communication terminal and a radio communication control terminal for controlling the radio communication terminal, wherein the radio communication control terminal performs transmission and reception of data in the OFDM scheme. Means and a receiving means, and a synchronization signal generating means for OFDM-modulating the synchronization detection code sequence and generating a synchronization signal using a predetermined partial signal of the modulated signal, wherein the wireless communication terminal transmits and receives data Transmission means and reception means performed in the OFDM system, synchronization detection means for detecting a synchronization signal, and timer means set by the synchronization detection means, between the radio communication terminal and the radio communication control terminal, The radio communication control terminal modulates data by the OFDM scheme, multiplexes data by the TDMA scheme with a frame structure of a predetermined number of symbols, and the radio communication control terminal Synchronization signal transmitting means for transmitting the synchronization signal to the wireless communication terminal, and the wireless communication terminal sets the timer according to the timing at which the synchronization signal is detected by the synchronization detection means, and transmits based on the timer. And communication control means for setting the reception timing.
[0013]
The wireless communication system according to the present invention is a wireless communication system including a plurality of wireless communication terminals that perform data communication and a wireless communication control terminal that performs control of wireless communication. The wireless communication system includes: transmission means and reception means for performing transmission / reception in an OFDM system; and synchronization signal generation means for generating a synchronization signal by OFDM-modulating a synchronization detection code sequence and using a predetermined partial signal of the modulation signal. The terminal includes a transmission unit and a reception unit that perform transmission / reception of data in the OFDM system, a synchronization detection unit that detects a synchronization signal, and a timer unit that is set by the synchronization detection unit. Between each of the wireless communication control terminals, the data is modulated by the OFDM method, the data is multiplexed by the TDMA method with a frame structure of a predetermined number of symbols, The line communication control terminal transmits a synchronization signal to the plurality of wireless communication terminals for each frame, and each wireless communication terminal responds to the timing at which the synchronization signal is detected by the synchronization detection means. Communication control means for setting the timer and setting transmission and reception timings based on the timer.
[0014]
In the present invention, it is preferable that the synchronization signal generating means generates the synchronization signal using data of a real part of the OFDM modulation signal. The synchronization signal generating means generates the synchronization signal using the imaginary part of the OFDM modulation signal.
[0015]
In the present invention, it is preferable that the synchronization signal transmitting means transmits the synchronization signal at least twice, and the first and / or last synchronization signal is a signal obtained by rotating the generated synchronization signal by 180 degrees. It is.
[0016]
Further, in the present invention, preferably, the synchronization detection means performs a correlation calculation between the real part and the imaginary part of the received signal with predetermined synchronization detection pattern data, and calculates a correlation value between the real part and the imaginary part. A correlation calculation circuit, an absolute value calculation circuit that calculates an absolute value based on the correlation value of the real part and the imaginary part, and the absolute value and a predetermined threshold value are compared, and according to the comparison result, And a comparison circuit that outputs a synchronization detection signal indicating the detection timing of the synchronization signal.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a circuit diagram showing a first embodiment of a wireless communication system according to the present invention. FIG. 1 illustrates a wireless communication system including wireless communication terminals 101A and 101B and a wireless communication control terminal 102.
As illustrated, the wireless communication terminals 101A and 101B are configured by connecting wireless communication units 104A and 104B to data terminals 103A and 103B such as computers, respectively. The wireless communication control terminal 102 is configured by connecting a wireless communication unit 105 to a data terminal 106. Data communication is performed between the plurality of wireless communication terminals 101A and 101B, and the wireless communication control terminal 102 controls data communication between the wireless communication terminals 101A and 101B. Note that the wireless communication control terminal 102 can be configured with only the wireless communication unit 105.
[0018]
Each of the wireless communication units 104A and 104B on the wireless communication terminals 101A and 101B side includes a transmission unit 111A and 111B, a reception unit 112A and 112B, and a control unit 113A and 113B, respectively. The transmitters 111A and 111B and the receivers 112A and 112B are configured to wirelessly transmit information data modulated by the OFDM modulation scheme.
[0019]
The wireless communication unit 105 on the wireless communication control terminal 102 side includes a transmission unit 115, a reception unit 116, and a control unit 117. The transmission unit 115 and the reception unit 116 are configured to be able to perform data communication wirelessly using the OFDM modulation method. The wireless communication unit 105 on the wireless communication control terminal 102 side is provided with a resource information memory 118 for storing resource information related to the data communication allocation time of the wireless communication terminal.
[0020]
In this system, data communication is performed by the OFDM modulation method. For example, OFDM 147455 symbols (corresponding to about 4 milliseconds) are defined as one frame, and data is transmitted by the TDMA system within this frame.
[0021]
A synchronization signal for synchronization acquisition is transmitted from the wireless communication unit 105 of the wireless communication control terminal 102 at the head of one frame. The code of the synchronization signal is received by each of the wireless communication terminals 101A and 101B wireless communication units 104A and 104B, and the data transmission / reception timing is set based on the reception timing of the synchronization signal.
[0022]
When there is a request for data communication from the wireless communication terminals 101A and 101B, a transmission request is sent from the wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B to the wireless communication unit 105 of the communication control terminal 102. In the wireless communication unit 105 of the wireless communication control terminal 102, the transmission allocation time of each of the wireless communication terminals 101A and 101B is determined based on this transmission request and resource information, and the control information including this transmission allocation time is stored in the wireless communication control terminal. The wireless communication unit 105 of the wireless communication unit 102 sends the wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B. The wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B perform data transmission / reception according to the transmission allocation time. At this time, the data transmission / reception timing is set with reference to a synchronization signal for synchronization acquisition sent to the head of one frame.
[0023]
FIG. 2 shows the configuration of the wireless communication unit 105 on the wireless communication control terminal 102 side. In FIG. 2, reference numeral 11 denotes a communication controller, and data is exchanged with a data terminal via the communication controller 11.
[0024]
Transmission data from the communication controller 11 is supplied to a DQPSK (Differentially Encoded Quadrature Phase Shift Keying) modulation circuit 12. The transmission data is modulated by DQPSK by the DQPSK modulation circuit 12.
[0025]
The output of the DQPSK modulation circuit 12 is supplied to the serial / parallel conversion circuit 13. Serial data is converted into parallel data by the serial / parallel conversion circuit 13. The output of the serial / parallel conversion circuit 13 is supplied to an IFFT (Inverse Fast Fourier Transform) circuit 14. The IFFT circuit 14 maps transmission data to frequency domain data, which is subjected to inverse Fourier transform and converted to time domain data. The output of the IFFT circuit 14 is supplied to the parallel / serial conversion circuit 15.
[0026]
The serial / parallel conversion circuit 13, the IFFT circuit 14, and the parallel / serial conversion circuit 15 convert multi-carrier signals by the OFDM method. The OFDM scheme uses a plurality of subcarriers that are orthogonal to each other and have no intersymbol interference with a frequency interval of f0, and assigns a low bit rate signal to each subcarrier, thereby increasing the overall bit rate. It is intended to be obtained.
[0027]
FIG. 3 shows a spectrum of an OFDM transmission waveform. As shown in FIG. 3, in the OFDM system, the frequency intervals f orthogonal to each other.₀The signal is transmitted using the subcarriers.
[0028]
In the OFDM method, a modulation signal is generated by mapping transmission data in the frequency domain and converting the frequency domain into the time domain by inverse FFT. Decryption, conversely, f₀This is performed by capturing a received waveform at each interval and converting a time domain signal into a frequency domain signal by FFT.
[0029]
In this example, as shown in FIG. 4, 51 samples of the output of the DQPSK modulation circuit 12 are converted into parallel data by the serial / parallel conversion circuit 13 and mapped to the frequency domain. The output of the serial / parallel conversion circuit 13 is converted into time domain data by the IFFT circuit 14, and 64 samples of valid symbols are output from the IFFT circuit 14. The parallel / serial conversion circuit 15 constituted by a shift register adds a guard interval of 8 symbols to the 64 symbols of effective symbols.
[0030]
Therefore, in this example, as shown in FIG. 5, one symbol, which is one transmission unit of the OFDM modulated signal, consists of 64 samples of valid symbols and 72 samples of a guard interval of 8 samples. The symbol period Tsymbol is, for example (Tsymbol = 1.953 μsec), the sample period Tsample is, for example, (Tsample = 27.127 nsec), and the sample frequency fsample is, for example, (fsample = 36.864 MHz).
[0031]
In the OFDM scheme, data is transmitted by being distributed over a plurality of subcarriers, so the time per symbol becomes long. Since the guard interval is provided on the time axis, there is a feature that it is difficult to be affected by jitter and multipath. The guard interval is selected to be about 10 to 20% of the effective symbol length.
[0032]
That is, in the OFDM method, it is necessary to perform FFT by extracting an effective symbol length from received signals that are continuous during FFT during demodulation. Even if there is an error in cutting out an effective symbol due to jitter or the like, since there is a guard interval, the frequency component does not change and only a phase difference occurs. For this reason, demodulation is possible by inserting a known pattern in the signal and performing phase correction, or by canceling the phase difference using differential encoding. In the case of only normal QPSK modulation, it is necessary to adjust the timing for each bit. However, in the case of the OFDM system, demodulation is possible with only a few dB degradation in sensitivity even if there is a shift of several bits.
[0033]
FIG. 6 shows an example when a known pattern is inserted into the transmission signal for phase correction. As shown in the figure, out of a total of 52 subcarriers, 4 subcarriers are BPSK modulated using known data. The other 48 subcarriers are used for data transmission, and are modulated and transmitted by, for example, the QPSK modulation method or the 16QAM modulation method according to the transmission data.
Four subcarriers inserted in a known pattern are called pilot carriers, and other carriers modulated in accordance with transmission data are called data carriers. FIG. 7 shows the arrangement of signal points for the data carrier and the pilot carrier. On the receiving side, a pilot carrier is received, and phase correction is performed on other data carriers in accordance with the phase of the pilot carrier to suppress the occurrence of demodulation errors.
[0034]
In FIG. 2, the output of the parallel / serial conversion circuit 15 is supplied to the terminal 16 </ b> A of the switch circuit 16. A synchronization signal composed of a predetermined OFDM modulation signal generated by the synchronization signal generation circuit 31 is supplied to the terminal 16B of the switch circuit 16.
[0035]
The output of the switch circuit 16 is supplied to the frequency conversion circuit 17. A local oscillation signal is supplied from the PLL synthesizer 18 to the frequency conversion circuit 17. The transmission signal is converted into a predetermined frequency by the frequency conversion circuit 17. As the transmission frequency, for example, it is conceivable to use a quasi-microwave band of 2.4 GHz, 5.2 GHz, 5.8 GHz, 19 GHz, 24 GHz, and 60 GHz.
[0036]
The output of the frequency conversion circuit 17 is supplied to the power amplifier 19. The transmission signal is amplified by the power amplifier 19. The output of the power amplifier 19 is supplied to the terminal 20A of the switch circuit 20. The switch circuit 20 is switched between transmission and reception. When data is transmitted, the switch circuit 20 is switched to the terminal 20A side. The output of the switch circuit 20 is supplied to the antenna 21.
[0037]
A reception signal from the antenna 21 is supplied to the switch circuit 20. At the time of data reception, the switch circuit 20 is switched to the terminal 20B side. The output of the switch circuit 20 is amplified via an LNA (Low Noise Amplifier) 22 and then supplied to the frequency conversion circuit 23.
[0038]
A local oscillation signal is supplied from the PLL synthesizer 18 to the frequency conversion circuit 23. The frequency conversion circuit 23 converts the received signal into an intermediate frequency signal.
[0039]
The output of the frequency conversion circuit 23 is supplied to the serial / parallel conversion circuit 24. The output of the serial / parallel conversion circuit 24 is supplied to the FFT circuit 25. The output of the FFT circuit 25 is supplied to the parallel / serial conversion circuit 26.
[0040]
The serial / parallel conversion circuit 24, the FFT circuit 25, and the parallel / serial conversion circuit 26 perform OFDM decoding. That is, valid data is cut out by the serial / parallel conversion circuit 24, and the received waveform is f.₀Captured at intervals and converted to parallel data. The output of the serial / parallel conversion circuit 24 is supplied to an FFT circuit 25, and the FFT circuit 25 converts a time domain signal into a frequency domain signal. Thus, f₀The OFDM sampling is performed by performing FFT on the waveform sampled at intervals.
[0041]
The output of the parallel / serial conversion circuit 26 is supplied to the DQPSK demodulation circuit 27. The DQPSK demodulation circuit 27 performs DQPSK demodulation processing. The output of the DQPSK demodulation circuit 27 is supplied to the communication controller 11. Received data is output from the output of the communication controller 11.
[0042]
The overall operation of the wireless communication unit 105 is controlled by the controller 28. Transmission and reception of data are controlled by the communication controller 11 based on a command from the controller 28.
[0043]
In this wireless communication system, data is transmitted by the TDMA method in units of one frame, and a synchronization signal is transmitted to one symbol at the head of one frame. In order to realize such control, the wireless communication unit 105 of the wireless communication control terminal 102 is provided with a synchronization signal generating circuit 31, a resource information memory 30, and a timer 29. At the timing of the first symbol of one frame, the switch circuit 16 is switched to the terminal 16B side. Thereby, a synchronization signal of one symbol is transmitted at the timing of the head of the frame.
[0044]
When a transmission request is transmitted from the wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B, the transmission request is received by the antenna 21, the OFDM circuit 25 demodulates OFDM, and the DQPSK demodulation circuit 27 performs DQPSK. Demodulation is performed and supplied to the communication controller 11. The demodulated received data is sent from the communication controller 11 to the controller 28.
[0045]
The controller 28 is provided with a resource information memory 30. The resource information memory 30 stores resource information related to the allocation time of each of the wireless communication terminals 101A and 101B transmitted in one frame. The controller 28 determines the transmission allocation time for each of the wireless communication terminals 101A and 101B based on the received transmission request and the remaining communication resource. Control information for this transmission assignment is sent from the controller 28 to the communication controller 11. Data from the communication controller 11 is DQPSK modulated by the DQPSK modulation circuit 12, converted by OFDM in the IFFT circuit 14, and directed from the antenna 21 to the wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B. Sent.
[0046]
FIG. 8 shows the configuration of the wireless communication units 104A and 104B of the wireless communication terminals 101A and 101B. In FIG. 8, transmission data is input via the communication controller 51. Transmission data from the communication controller 51 is supplied to the DQPSK modulation circuit 52. The transmission data is modulated by DQPSK by the DQPSK modulation circuit 52.
[0047]
The output of the DQPSK modulation circuit 52 is supplied to the serial / parallel conversion circuit 53. Serial data is converted into parallel data by the serial / parallel conversion circuit 53. The output of the serial / parallel conversion circuit 53 is supplied to the IFFT circuit 54. The IFFT circuit 54 maps the transmission data to frequency domain data, which is subjected to inverse Fourier transform and converted to time domain data. The output of the IFFT circuit 54 is supplied to the parallel / serial conversion circuit 55. The serial / parallel conversion circuit 53, the IFFT circuit 54, and the parallel / serial conversion circuit 55 convert the signals into multicarrier signals by the OFDM method.
[0048]
The output of the parallel / serial conversion circuit 55 is supplied to the frequency conversion circuit 57. A local oscillation signal is supplied from the PLL synthesizer 58 to the frequency conversion circuit 57. The transmission signal is converted into a predetermined frequency by the frequency conversion circuit 57.
[0049]
The output of the frequency conversion circuit 57 is supplied to the power amplifier 59. The power signal is amplified by the power amplifier 59. The output of the power amplifier 59 is supplied to the terminal 60A of the switch circuit 60. At the time of data transmission, the switch circuit 60 is switched to the terminal 60A side. The output of the switch circuit 60 is supplied to the antenna 61.
[0050]
A reception signal from the antenna 61 is supplied to the switch circuit 60. At the time of data reception, the switch circuit 60 is switched to the terminal 60B side. The output of the switch circuit 60 is amplified via the LNA 62 and then supplied to the frequency conversion circuit 63.
[0051]
A local oscillation signal is supplied from the PLL synthesizer 68 to the frequency conversion circuit 63. The frequency conversion circuit 63 converts the received signal into an intermediate frequency signal.
The output of the frequency conversion circuit 63 is supplied to the serial / parallel conversion circuit 64 and also supplied to the synchronization detection circuit 71.
[0052]
The output of the serial / parallel conversion circuit 64 is supplied to the FFT circuit 65. The output of the FFT circuit 65 is supplied to the parallel / serial conversion circuit 66. The serial / parallel conversion circuit 64, the FFT circuit 65, and the parallel / serial conversion circuit 66 perform OFDM demodulation.
[0053]
The output of the parallel / serial conversion circuit 66 is supplied to the DQPSK demodulation circuit 67. The DQPSK demodulation circuit 67 performs DQPSK demodulation processing. The output of the DQPSK demodulation circuit 67 is supplied to the communication controller 51. Received data is output from the output of the communication controller 51.
[0054]
The overall operation of the wireless communication unit 104A or 104B is controlled by the controller 68. Data transmission and data reception are controlled by the communication controller 51 based on a command from the controller 68.
[0055]
In this system, data is transmitted by the TDMA method in units of one frame, and a synchronization signal for acquiring synchronization is transmitted from the radio communication unit 105 of the radio communication control terminal 102 to the first symbol of one frame. . In order to realize such control, the wireless communication units 104A and 104B are provided with a synchronization detection circuit 71 and a timer 72 for detecting a synchronization signal. The synchronization signal transmitted from the wireless communication unit 105 of the wireless communication control terminal 102 is received by the antenna 61 at the timing of the beginning of the frame, and is transmitted to the synchronization detection circuit 71. The synchronization detection circuit 71 detects the correlation between the received code and a preset code, and outputs a correlation detection signal when it is determined that the correlation is strong. Such a synchronization detection circuit 71 can be realized by, for example, a matched filter. The output of the synchronization detection circuit 71 is sent to the timer 72. The time of the timer 72 is set based on the synchronization detection signal from the synchronization detection circuit 71.
[0056]
When there is data to be sent, a transmission request is sent from the communication controller 51 according to a command from the controller 68. This transmission request is DQPSK modulated by the DQPSK modulation circuit 52, converted by OFDM by the IFFT circuit 54, and sent from the antenna 61 toward the radio communication control terminal 102. This transmission request is received by the wireless communication control terminal 102, and the wireless communication control terminal 102 returns control information including a transmission allocation time.
[0057]
This control information is received by the antenna 61, OFDM demodulated by the FFT circuit 65, DQPSK demodulated by the DQPSK demodulating circuit 67, and supplied to the communication controller 51. The demodulated received data is sent from the communication controller 51 to the controller 68.
[0058]
This control information includes information related to the transmission time. These times are set based on the time of the timer 72. The timer 72 is set based on the timing of the synchronization signal sent from the wireless communication control terminal based on the output of the synchronization detection circuit 71.
[0059]
When it is determined by the timer 72 that the transmission start time has come, transmission data is output from the communication controller 51 in accordance with a command from the controller 68, and this transmission data is DQPSK modulated by the DQPSK modulation circuit 52 and is output by the IFFT circuit 54. Conversion by OFDM is performed and output from the antenna 61. If it is determined by the timer 72 that the reception time has come, the FFT circuit 65 performs demodulation processing on the received data in response to a command from the controller 68.
[0060]
Thus, in this wireless communication system, data is transmitted using multicarrier by OFDM. As described above, the OFDM wave is resistant to jitter and can be demodulated even if it is shifted by several samples. However, if it deviates further and straddles two symbols, it cannot be demodulated. Therefore, it is necessary to set some timing. Therefore, in this system, for example, 147455 symbols (4 milliseconds) are set as one frame, and data is transmitted by the TDMA system in this frame, and a synchronization signal is arranged in the first symbol of each frame, and this synchronization signal is transmitted. Is used to set the demodulation timing.
[0061]
If the received clock has a deviation of 6.8 ppm (1 ppm is one millionth) with respect to the received OFDM wave, a time difference of 27.2 nsec is accumulated in one frame of 4 msec. This corresponds to a sampling rate of 36.864 MHz. Therefore, if a clock having an accuracy of about 6.8 ppm is prepared, it can be demodulated reliably.
[0062]
FIG. 9 shows the structure of one frame. As shown in FIG. 9, one frame is divided into a control data transmission time and an information data transmission time. The control data transmission time is asynchronous data communication, and the information transmission time is isochronous (isochronously) data communication. The wireless communication control terminal 102 sends a synchronization symbol composed of a synchronization signal, the wireless communication terminals 101A and 101B send transmission requests to the wireless communication control terminal 102, and the wireless communication control terminal 102 sends the wireless communication terminals 101A and 101B. Communication such as sending control information including transmission allocation time is performed asynchronously during control data transmission time. And according to this transmission allocation time, the data communication performed between each of the wireless communication terminals 101A and 101B is performed isochronously during the information transmission time.
[0063]
Hereinafter, the operation principle of the synchronization signal generation circuit and the synchronization detection circuit in the communication terminal and the communication control terminal of this embodiment will be described. The synchronization signal generation circuit is, for example, the synchronization signal generation circuit 31 included in the wireless communication unit 105 of the wireless communication control terminal 102 illustrated in FIG. 2, and the synchronization detection circuit is, for example, the wireless communication terminals 101A and 101B illustrated in FIG. The synchronization detection circuit 71 included in the wireless communication units 104A and 104B.
[0064]
FIG. 10 is a diagram illustrating a method for generating an OFDM wave synchronization signal. As shown in FIG. 10A, the synchronization code of the OFDM wave is a predetermined code sequence, for example, a code sequence {x₀, X₁, X₂, ..., x₆₃} Is subjected to a 64-point inverse Fourier transform (IFFT). 64 data generated by IFFT {y₀, Y₁, Y₂, ..., y₆₃} Is sent to the beginning of each frame as a synchronization code sequence.
[0065]
In addition, the data series which consists of 64 data as a real part and an imaginary part is obtained by IFFT processing. If these real part and imaginary part data sequences are combined and transmitted as a synchronization signal to the beginning of each frame, the reception side needs to perform complex multiplication operations for synchronization detection, so the structure of the synchronization detection circuit is complicated. Therefore, there is a problem that the circuit scale becomes large. For this reason, in this embodiment, one of the data series of the real part and the imaginary part generated by the IFFT process is used as the synchronization signal. That is, as a result of the IFFT processing, a data sequence of the real part or the imaginary part is transmitted as a synchronization signal to the head of each frame. Correspondingly, on the receiving side, synchronization can be detected by correlation processing for normal real data with respect to the received signal, the circuit configuration is simple, for example, the circuit scale is almost the same as that of a synchronous signal configured with a normal PN sequence. Can detect synchronization.
[0066]
As a method for generating a data sequence of a synchronization code, a predetermined value is entered every fourth in 64 data sequences, and all other data is held at “0”. That is, the data series {x₀, X₁, X₂, ..., x₆₃}, The data x₀, X_Four, X₈, ..., x₆₀Each has a predetermined value, and other data x₁, X₂, X_Three, X_FiveAre all held at “0”.
[0067]
FIG. 10B shows the data series {x₀, X₁, X₂, ..., x₆₃}, The result of IFFT is shown. As shown, the data series {y₀, Y₁, Y₂, ..., y₆₃} Is a data series having four repetitive waveforms.
[0068]
In the synchronization signal generation circuit 31 of the wireless communication unit 105 of the wireless communication control terminal 102 shown in FIG.₀, X₁, X₂, ..., x₆₃}, A data sequence {y generated by IFFT₀, Y₁, Y₂, ..., y₆₃} As a synchronization signal. Note that the synchronization signal generation circuit 31 generates a data series {x₀, X₁, X₂, ..., x₆₃} Can also be provided. In this case, the data series {x₀, X₁, X₂, ..., x₆₃} Is input to the IFFT circuit 14 at a predetermined timing and subjected to inverse Fourier transform by the IFFT 14 to obtain a data sequence {y₀, Y₁, Y₂, ..., y₆₃} Is generated. Further, it is converted into a serial code sequence on the time axis by the parallel / serial conversion circuit 15 and transmitted to the head of the frame as a synchronization signal.
[0069]
11, 12, and 13 are block diagrams illustrating some configuration examples of the OFDM modulation part and the transmission part circuit in the wireless communication unit 105 of the wireless communication control terminal 102.
FIG. 11 shows a circuit configuration when the synchronization code generated by the synchronization code generation circuit 31 is converted by the IFFT conversion circuit and transmitted. As illustrated, the information data sequence and the synchronization code sequence are selected by the selection switch 110, converted to parallel data by the serial / parallel conversion circuit 113, and input to the IFFT circuit 114. As a result of the IFFT process, a real part data series Re and an imaginary part data series Im are generated.
[0070]
The switch 116 selects the data Im or data “0” of the imaginary part and inputs it to the parallel / serial conversion circuit 115. The serial data output from the parallel / serial conversion circuit 115 is converted into an analog signal by the D / A converter 120, and then orthogonally modulated by the orthogonal modulation circuit 121, amplified by the transmission circuit 122, and transmitted by the antenna.
[0071]
  The switches 110 and 116 are connected to the selection control signal S._W The input signal is selected according to the above. The selection control signal S_W For example,communication unitSupplied by 105 controller 28. When a synchronization signal is transmitted at the head of each frame, a synchronization code sequence is selected by the switch 110, converted by the serial / parallel conversion circuit 113, and input to the IFFT circuit 114. In this case, the synchronization code generated by the synchronization signal generation circuit 31 is, for example, the data sequence {x shown in FIG.₀ , X₁ , X₂ , ..., x₆₃}. After the data series is subjected to IFFT processing, a real part and an imaginary part are generated.
[0072]
The real part data is input to the parallel / serial conversion circuit 115, and the imaginary part data is all replaced with data “0” by the switch 116. That is, when transmitting a synchronization signal, only the real part data obtained by IFFT is transmitted, and all the imaginary part data is set to “0”.
[0073]
After transmitting the synchronization signal, the information data is transmitted. In this case, the information data series is selected by the switch 110 and input to the serial / parallel conversion circuit 113. The switch 116 selects the imaginary part data Im output from the IFFT circuit 114 and inputs it to the parallel / serial conversion circuit 115 together with the real part data Re, so that an OFDM modulated signal corresponding to the information data is transmitted. .
[0074]
FIG. 12 shows a circuit configuration when the synchronization code generated by the synchronization code generation circuit 31 is directly transmitted without IFFT conversion. As shown in the figure, information data is input to the IFFT circuit 114 via the serial / parallel conversion circuit 113, and a real part data series Re and an imaginary part data series Im are generated as a result of the IFFT processing. The real part data series Re and the imaginary part data series Im are converted into serial data by the parallel / serial conversion circuit 115.
[0075]
Either the output data of the parallel / serial conversion circuit 115 or the synchronization code generated by the synchronization signal generation circuit 31 is selected by the switches 130 and 132 and output to the D / A converter 120. When a synchronization signal is transmitted at the head of the frame, a synchronization code is selected by the switch 130 and input to the D / A converter 120. Further, data “0” is input to the D / A converter 120 by the switch 132. Data input from the switches 130 and 132 is converted into an analog signal as a real part and an imaginary part of transmission data, respectively, and further modulated by the quadrature modulation circuit 121 and transmitted.
In this case, the synchronization code supplied by the synchronization signal generation circuit 31 is a data sequence after IFFT processing in advance, for example, the data sequence {y shown in FIG.₀, Y₁, Y₂, ..., y₆₃}. That is, the synchronization code generated by the synchronization signal generation circuit 31 is generated as a real number part, and a synchronization signal is generated by a data series in which all imaginary part parts are set to data “0”, and transmitted to the head of the frame.
[0076]
After the synchronization signal is transmitted, information data is transmitted. In this case, since the data series of the real part and the imaginary part output from the parallel / serial conversion circuit 115 are respectively selected by the switches 130 and 132 and input to the D / A converter 120, the OFDM modulated signal corresponding to the information data Is sent.
It should be noted that the selection control signal S for selecting the switches 130 and 132._WIs supplied by the controller 28 of the wireless communication unit 105, for example, as in the example shown in FIG.
[0077]
In FIG. 13, the synchronization code is input to the IFFT circuit 114 via the serial / parallel conversion circuit 113, and the synchronization signal is formed only from the real part data of the real part data and the imaginary part data obtained from the IFFT circuit 114. An example is shown. However, in this example, unlike the circuit shown in FIG. 11, when the synchronization signal is formed, the same data as the real part data is set without setting the imaginary part data to “0”.
[0078]
When a value is set for every four data sequences constituting the synchronization code and all other data is set to “0”, energy is given every four carriers in the transmitted synchronization signal symbol. Yes. For this reason, the OFDM modulation wave of the synchronization signal has only about ¼ energy of a normal OFDM modulation signal. Furthermore, when the circuit of FIG. 11 is used, only real part data is used among real part data and imaginary part data obtained by IFFT, and all imaginary part data is replaced with “0”. For this reason, the energy of the transmitted synchronization signal is only about 1/8 of a normal OFDM modulated wave. On the receiving side, if the energy of the received synchronization signal is weak, the synchronization detection accuracy may decrease.
[0079]
In order to solve this, it is necessary to increase the energy of the synchronization signal by 8 times on the transmission side. That is, the amplitude of the synchronization signal may be multiplied by 2√2. In order to realize this, in the circuit example shown in FIG. 13, when transmitting a synchronization signal, the real part data output by the IFFT circuit 114 is doubled, and the same data as the real part is set in the imaginary part. As a result, the amplitude of the synchronization signal orthogonally modulated by the orthogonal modulation circuit 121 is 2√2 times that in the case where only the real part of the output data of the IFFT circuit 114 is used, and the energy of the synchronization signal is the normal OFDM modulation. It becomes the same level as the signal.
[0080]
11, 12, and 13 described above show examples in which the synchronization signal is generated using only the real part data of the output signal of the IFFT circuit 114, the present invention is not limited to this. For example, in the circuit of FIG. 11, the data of the real part in the output data of the IFFT circuit 114 can be all replaced with “0”, and only the data of the imaginary part can be output as it is and the synchronization signal can be transmitted. In the circuit of FIG. 12, a synchronization signal can be transmitted based on a complex number in which data “0” is set in the real part and a synchronization code is set in the imaginary part. Further, in the case of FIG. 13, the imaginary part data output from the IFFT circuit 114 can be doubled to generate the synchronization signal.
[0081]
Next, a specific configuration example of the synchronization signal generation circuit 31 in the wireless communication unit 105 will be described. FIG. 14 shows an example of a synchronization signal generation circuit configured by the shift register 211. Here, for example, a synchronization signal is generated by a 64-word shift register 211. FIG. 15 is a waveform diagram showing an operation when generating a synchronization signal.
[0082]
As shown in FIG. 15, the clock signal CK is supplied to the shift register 211. In response to the rising edge of the load signal LD, 64 words of data are loaded into the shift register 211, and 8-bit code data is sequentially output in response to the rising edge of the clock signal CK. For example, since the load signal LD is controlled in accordance with the timing of the head of each frame, the code sequence output by the shift register 211 is output as a synchronization code to the circuit shown in FIG. Sent to the beginning of.
[0083]
FIG. 16 shows an example of a synchronization signal generating circuit constituted by the ROM 211 and the counter 222. The ROM 221 stores data for forming a synchronization signal in the order of addresses. When outputting the synchronization signal, the data stored in the address generated by the counter 222 is read. The capacity of the ROM 221 is required to be at least the number of data series to be stored. For example, when storing 64 words of data, a minimum capacity of 64 words is required. Further, as described above, only a quarter of the data series forming the synchronization signal is substantially meaningful. Therefore, the ROM 221 only needs to have a capacity for storing only necessary data.
[0084]
FIG. 17 shows waveforms during the operation of the synchronization signal generating circuit shown in FIG. A clock signal CK is supplied to the counter 222. The counter 222 is reset in response to the load signal LD, and the count operation starts. For example, the count value of the counter 222 increases by +1 in accordance with the input timing of the clock signal CK. The count value is input to the ROM 221 as an address. The ROM 221 reads out and outputs the storage data at the memory address designated by the input address. Thereby, for example, data is output from the ROM 221 8 bits at a time according to the timing of the clock signal CK. This output data is output as a synchronization code to the circuit shown in FIG. 11, 12 or 13 as a synchronization code, and transmitted to the head of each frame.
[0085]
FIG. 18 is a block diagram illustrating a configuration of the synchronization detection circuit 71 of the wireless communication unit 104A or 104B of the communication terminal 101A or 101B in the present embodiment. This synchronization detection circuit detects a synchronization signal transmitted at the head of each frame by a correlation calculation with a received signal using preset synchronization detection pattern data, and detects a synchronization detection signal S._orIs output. This synchronization detection signal S_orIs the reference time of the timer in the wireless communication unit 104A or 104B.
[0086]
The synchronization detection circuit shown in FIG. 18 includes shift registers 200 and 204, addition circuits 202 and 206, an absolute value calculation circuit 208, and a comparison circuit 210. Data of the real part and the imaginary part of the received signal output from the receiving circuit is input to the shift registers 200 and 204, respectively. These received data are sequentially shifted by the respective shift registers, and the data in each register is converted into a coefficient h by a plurality of multipliers._n-1, H_n-2, ..., h₁, H₀And the multiplication results are input to the addition circuits 202 and 206, respectively.
[0087]
Multiplier coefficient h_n-1, H_n-2, ..., h₁, H₀Is set according to the synchronization detection pattern data. For example, each coefficient is constituted by data “−1”, “0”, or “+1”.
[0088]
The correlation values of the real part and the imaginary part are output by the adder circuits 202 and 206, respectively. These correlation values are input to the absolute value calculation circuit 208 as real number data and imaginary number data, and the absolute value C_orIs calculated. Absolute value C_orIs compared with a predetermined threshold value TH by the comparison circuit 210. Depending on the result of the comparison, for example, the absolute value C_orWhen the value exceeds the threshold value TH, the synchronization detection signal S_syncIs output.
[0089]
As described above, in the wireless communication system, the transmission side transmits a synchronization signal at the head of the frame. On the receiving side, the synchronization signal is detected based on the synchronization detection pattern obtained in advance for the received signal. The detection pattern is, for example, based on a synchronization code for generating a synchronization signal, a data sequence consisting of n data {h₀, H₁, H₂, ..., h_n-1}. Multiplier coefficients are set in accordance with the synchronization detection pattern.
[0090]
By the above-described synchronization detection circuit, so-called matched filter processing for obtaining a correlation between the received signal and the synchronization detection pattern is performed. As a result of the correlation processing, the correlation function C_orWhen the signal exceeds a preset threshold value TH, a synchronization signal is detected._syncIs output. In the receiving apparatus, the synchronization detection signal S_syncThe timer is controlled according to the timing. Each communication terminal transmits and receives signals at a timing controlled by a timer. For example, an FFT window is set by a timer at the time of reception, FFT processing is performed on the received signal in the FFT window, and the received signal is OFDM demodulated.
[0091]
Data series forming synchronization detection pattern {h₀, H₁, H₂, ..., h_n-1} Is constituted by, for example, +1, 0, or -1. Here, for example, if each data is constituted by either +1 or -1, the configuration of the synchronization detection circuit for obtaining the correlation function can be further simplified.
[0092]
FIG. 19 shows a configuration example of the synchronization detection circuit in this case. As shown, each data h of the synchronization pattern_iDepending on (i = 0, 1, 2,..., N−1), h_iIs "-1", the corresponding input data is multiplied by -1 and h_iIs “+1”, the corresponding data is input to the adder circuit 202 or 206 as it is, and the adder circuit 202 or 206 calculates the correlation value between the real part and the imaginary number, respectively. The absolute value is calculated by the absolute value calculation circuit 208, and the synchronization detection signal is determined according to the result of the comparison with the threshold value TH._orIs output.
In the synchronization detection circuit of this example, the calculation for obtaining the correlation function can be easily realized, and the synchronization detection circuit can be configured by a simple logic circuit.
[0093]
20 and 21 show an improved example for improving the synchronization detection accuracy. As shown in FIG. 20, the synchronization signal SYNC is continuously transmitted twice at the head of the frame. As a result of performing correlation calculation on the reception signal using the synchronization detection pattern on the reception side, a synchronization detection signal is output for each synchronization signal SYNC. For this reason, compared with the case where only one synchronization signal is used, the synchronization detection can be reliably performed, and the reliability of the synchronization detection is improved.
[0094]
FIG. 21 shows an improved example for further improving the synchronization detection accuracy. In this example, the synchronization signal is output three times at the beginning of the frame. FIG. 5A shows an example in which the same synchronization signal SYNC is output three times in succession. In this case, the reception side performs a correlation operation with the received signal using a preset synchronization detection pattern, and as a result, the synchronization detection signal is output three times, so that the reliability of synchronization detection is further improved.
[0095]
FIG. 21B shows that the first two of the three synchronization signals are SYNC, and the third is an inverted signal of SYNC-SYNC (a signal obtained by rotating the synchronization signal SYNC by 180 degrees). Further, in FIG. 21C, among the three synchronization signals, the first synchronization signal is the synchronization signal -SYNC rotated by 180 degrees, and the other two are the SYNC as they are. In this way, three synchronization signals are formed in the same pattern, and any one of them is composed of a synchronization signal whose phase is rotated by 180 degrees, and the receiving side performs correlation processing using the synchronization detection pattern. As a result, it is possible to determine how many of the three sync signals have been detected based on the result of the correlation calculation, improving the reliability of sync detection and controlling the timer with high accuracy according to the detection timing. Is possible.
[0096]
【The invention's effect】
  As explained above,According to the present inventionThe data is transmitted by OFDM, and data communication is performed by TDMA in units of one frame. Then, an OFDM wave synchronization signal is transmitted at the head of each frame. By forming the synchronization signal using either the real part or the imaginary part of the code sequence that is OFDM-modulated with respect to the synchronization code, the reception side can detect the synchronization signal only by the correlation processing of the real number, The detection circuit can be simplified, the synchronization signal can be detected by a small circuit, and the transmission / reception timing can be controlled with high accuracy.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of a wireless communication system according to the present invention, and is a block diagram showing a configuration of the entire wireless communication system.
FIG. 2 is a block diagram illustrating an example of a wireless communication unit of a communication control terminal in a wireless communication system to which the present invention is applied.
FIG. 3 is a spectrum diagram for explaining an OFDM modulation scheme;
FIG. 4 is a block diagram for explaining OFDM modulation in a wireless communication system to which the present invention is applied.
FIG. 5 is a configuration diagram of symbols of an OFDM modulated signal in a wireless communication system to which the present invention is applied.
FIG. 6 is a diagram showing an arrangement of subcarriers when a pilot carrier for phase correction is inserted.
FIG. 7 is a diagram showing signal point arrangement of a data carrier and a pilot.
FIG. 8 is a block diagram illustrating an example of a wireless communication unit of a communication terminal in a wireless communication system to which the present invention is applied.
FIG. 9 is a diagram for explaining a frame configuration of a radio communication system to which the present invention is applied;
FIG. 10 is a diagram for explaining a method of generating an OFDM wave synchronization signal used in the wireless communication system of the present invention.
FIG. 11 is a circuit diagram illustrating an example of a partial circuit that transmits a synchronization signal and information data in a wireless communication unit of a communication control terminal.
FIG. 12 is a circuit diagram showing another example of a partial circuit for transmitting a synchronization signal and information data in a wireless communication unit of a communication control terminal.
FIG. 13 is a circuit diagram showing an example of a circuit that is a partial circuit that transmits a synchronization signal and information data in a wireless communication unit of a communication control terminal, and that can prevent a decrease in transmission energy of the synchronization signal.
FIG. 14 is a circuit diagram showing an example of a synchronization signal generating circuit.
15 is a waveform diagram during operation of the synchronization signal generating circuit shown in FIG. 14;
FIG. 16 is a circuit diagram showing another example of the synchronization signal generating circuit.
17 is a waveform diagram during operation of the synchronization signal generating circuit shown in FIG. 16;
FIG. 18 is a block diagram illustrating a configuration of a synchronization signal detection circuit.
FIG. 19 is a block diagram illustrating another configuration example of the synchronization signal detection circuit.
FIG. 20 is a diagram illustrating a method for improving synchronization detection accuracy.
FIG. 21 is a diagram illustrating another method for improving the synchronization detection accuracy.
[Explanation of symbols]
14, 54 ... IFFT circuit, 31 ... Synchronization signal generation circuit, 71 ... Synchronization detection circuit, 101, 101B ... Wireless communication terminal, 102 ... Wireless communication control terminal, 104A, 104B, 105 ... Wireless communication unit, 211 ... Shift register, 221 ... ROM, 222 ... counter.

Claims

In a wireless communication network composed of a plurality of wireless communication devices, a wireless transmission device that transmits information ,
Data modulation means for OFDM modulating control data and information data;
A synchronization signal generating means for OFDM-modulating the synchronization detection code sequence and generating a synchronization signal using a predetermined partial signal of the modulated signal ;
Frame generating means for generating a frame including the synchronization signal, control data, and information data;
Transmitting means for transmitting the frame;
A wireless transmission device comprising:

The synchronization signal consists of a real part signal,
The wireless transmission device according to claim 1.

The synchronization signal consists of an imaginary part signal,
The wireless transmission device according to claim 1.

The transmission means transmits the synchronization signal at least twice.
The wireless transmission device according to claim 1.

The transmission means transmits the synchronization signal at least twice, and the leading and / or final synchronization signal is a signal obtained by rotating the synchronization signal generated by the synchronization signal generation means by 180 degrees.
The wireless transmission device according to claim 1.

When generating the synchronization signal, the synchronization signal generating means performs modulation by setting data every m (m is a natural number, m> 1) among a plurality of subcarriers.
The wireless transmission device according to claim 1.

In a wireless communication network composed of a plurality of wireless communication devices, a receiving device that receives information,
A receiving means for receiving a frame including a synchronization signal formed by OFDM modulation of a synchronization detection code sequence and using a predetermined partial signal of the modulation signal, and control data and information data modulated by the OFDM method;
Synchronization detection means for detecting the synchronization signal;
A wireless receiver characterized by comprising:

Timer means set by the synchronization detection means;
Communication control means for setting the timer according to the timing at which the synchronization signal is detected by the synchronization detection means, and for setting the reception timing based on the timer;
The wireless reception apparatus according to claim 7.

The synchronization detection means includes a correlation calculation circuit that calculates a correlation value between the real part and the imaginary part by performing a correlation calculation between the real part and the imaginary part of the received signal with predetermined synchronization detection pattern data.
The wireless receiving apparatus according to claim 7 .

The synchronization detection means includes an absolute value calculation circuit that calculates an absolute value based on a correlation value between the real part and the imaginary part,
A comparison circuit that compares the absolute value with a predetermined threshold value and outputs a synchronization detection signal indicating the detection timing of the synchronization signal according to the comparison result;
The wireless receiver according to claim 9.