JP4197293B2 - Ａ／ｄ変換器、ｄ／ａ変換器 - Google Patents

Description

本発明は、デジタルフィルタを備えたＡ／Ｄ変換器、Ｄ／Ａ変換器に関する。

Ａ／Ｄ、Ｄ／Ａ変換技術は、情報のデジタル化による高速性及び高信頼性が要求される情報化社会と、全ての情報がアナログ信号で表現される自然界とを結ぶ上で必要不可欠な技術であり、その用途は音声処理、映像処理、アナログ信号制御など多岐にわたる。

Ａ／Ｄ変換とは、アナログ信号を離散時間でサンプリングし、さらに振幅情報の量子化を行ってデジタル信号へと変換する工程を指す。しかしＡ／Ｄ変換後のデジタル信号には、量子化により生じる量子化雑音、サンプリングによる折り返し雑音が含まれるため、これらの雑音を除去する工程が必要とされる。これを実現する手段としてデジタルフィルタが一般的に用いられる。

Ｄ／Ａ変換とは、離散時間で表現されたデジタル信号をホールドすることにより連続時間領域で表現し、さらにスムージングフィルタにより量子化された振幅情報を滑らかに遷移させる工程を指す。スムージングフィルタは、アナログ回路にて実現されるため回路規模とトレードオフの関係にあるが、比較的緩やかな周波数遷移を有するフィルタである。故にデジタル回路において、スムージングフィルタで除去できない近接する折り返し雑音を除去する必要があり、これを実現する手段としてもデジタルフィルタが用いられる。

Ａ／Ｄ変換及びＤ／Ａ変換のどちらにも用いられるデジタルフィルタは、雑音を取り除くこと、及び必要としているスペクトルを抽出することを目的としており、その形態はローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ及びバンドリジェクションフィルタの４種類に大きく分類される。これらのデジタルフィルタの周波数特性は、通過域、遷移域及び阻止域の３領域に分類でき、フィルタの構成や次数によりそれぞれの領域での形態が決定される。

Ａ／Ｄ変換及びＤ／Ａ変換を利用する回路に音声ＣＯＤＥＣ（ＣＯｄｅｒ ａｎｄ ＤＥＣｏｄｅｒ）回路がある。音声ＣＯＤＥＣ回路は、マイクから入力された音声アナログ信号をデジタル信号へ変換するとともに、デジタル信号で表現された音声をアナログ信号へ変換し、スピーカから音声を出力することを主な機能とする。音声に関わるＡ／Ｄ、Ｄ／Ａ変換技術には、２０Ｈｚ〜２０ｋＨｚにおよぶ可聴帯域の信号成分を歪み無く変換すること、及び可聴帯域以外の信号成分を確実に除去することが求められる。

このような周波数成分の操作はデジタルフィルタにより実現されるが、理想形フィルタ（遷移域における周波数特性の傾きが無限大であるもの）に近くなればなるほど構成次数が上がり、回路規模の増大を招くため、フィルタを複数段に分割し、徐々に帯域外の雑音成分を除去して必要帯域の周波数成分を取り出す構成をとるのが一般的である。

図５は、音声ＣＯＤＥＣ回路に用いられる従来のＡ／Ｄ変換器５００の概略を示す説明図である。Ａ／Ｄ変換器５００は、サンプリングにより生じる折り返し雑音を予め除去するアンチエイリアシングフィルタ１と、データレートDR＝１２８Ｆｓ（Ｆｓは得ようとするデジタル信号のサンプリング周波数）でアナログ信号をサンプリングし、さらに量子化を行ってデジタル信号に変換するＡ／Ｄコンバータ２と、ダウンサンプリングによる折り返し雑音を除去するＳＩＮＣフィルタ３と、データレートDR＝４Ｆｓにダウンサンプリングするデシメータ４ａと、デシメータ４ａの出力から直流成分を除去するハイパスフィルタ５と、ダウンサンプリングにより発生する折り返し雑音を除去するローパスフィルタ６と、データレートDR＝Ｆｓにダウンサンプリングするデシメータ４ｃとを備える。

Ａ／Ｄコンバータ２におけるサンプリングレートは、例えば、±Ｆｓ／２にスペクトル帯域が制限された入力アナログ信号に対してＦｓ以上必要であり、実際にはその数倍から数十倍と高いため、Ａ／Ｄコンバータ２で変換されたデジタル信号はダウンサンプリングによりサンプリングレートを落とす必要がある。しかしながら、単にダウンサンプリングを実施してしまうと必要となる信号帯域内に折り返し雑音及び量子化雑音が混入し、特性の著しい劣化を招くため、信号帯域外雑音を除去しながらダウンサンプリングを行わなければならない。

図５では、Ａ／Ｄコンバータ２の入力アナログ信号（±Ｆｓ／２に帯域制限されているとする）に対して１２８倍（データレートDR＝１２８Ｆｓ）でサンプリングを行っており、ＳＩＮＣフィルタ３（櫛型フィルタとも呼ばれる）で４Ｆｓの帯域における雑音を除去した後、デシメータ４ａでデータレートを４Ｆｓまで落としている。

次にハイパスフィルタ５により入力音声信号のＤＣ成分を除去した後、ローパスフィルタ６を通してＦｓにおける雑音を除去した上で、デシメータ４ｃによりデータレートをＦｓまでダウンサンプリングし、デジタルデータをＦｓのデータレートで出力している。

図５ではＳＩＮＣフィルタの出力においてデシメータ４ａでデータレートを１２８Ｆｓから４Ｆｓまでダウンサンプリングを実施しているが、この比率は任意である。例えば、Ｆｓまでダウンサンプリングすることも可能であるが、その場合は、それに対応する急峻なＳＩＮＣフィルタが、必要とする信号を一部減衰させてしまうなど、信号帯域内に影響を及ぼす可能性があり、これを補完する目的でローパスフィルタ６の周波数特性を微調整する必要が生じる。その場合、ローパスフィルタ６の細かな周波数特性を実現するために設計パラメータが多く必要となり、その結果回路規模が増大する恐れがある。

逆にＳＩＮＣフィルタ３の出力を４Ｆｓまで落とさないケースも考えられる。この場合、ＳＩＮＣフィルタ３の構成は簡単なものでよいため、ＳＩＮＣフィルタ３単体では回路規模は減少する。しかしながら、後段に続くローパスフィルタ６を急峻に実現する必要があり、ローパスフィルタ６の回路規模が増大するという傾向が表れる。

以上よりデジタルフィルタの構成と、フィルタへ入力されるデータのサンプリングレートは、回路規模とのトレードオフで大半が決定される。

しかしながら、従来のＡ／Ｄ変換器にあっては、デジタルフィルタに求められる特性が変わった場合、例えば、ハイパスフィルタ５の周波数特性に対して、遷移域において２倍の傾きを実現することが求められたとすると、フィルタの構成もデータレートもほぼ確定しているため、フィルタの次数を上げることにより要求特性を満足する手段を選ばざるを得ない。

このように、従来の音声ＣＯＤＥＣ回路向けＡ／Ｄ変換器の構成においては、直流成分除去用ハイパスフィルタの遷移域に急峻な特性が求められた場合、フィルタの次数を上げることで要求を満足することができるが、次数の増加に伴って回路規模が増大する。

本発明は、ハイパスフィルタの設計において回路規模の増大を抑えつつ、遷移域における急峻な特性を実現するＡ／Ｄ変換器、Ｄ／Ａ変換器を提供することを目的とする。

デジタルフィルタは入力信号のデータレート（本発明ではサンプリングレートと等価である）に合わせて動作するため、周波数特性は動作レートに依存する性質をもつ。この性質を活かし、デジタルフィルタへの入力信号データレートを落とすことにより、デジタルフィルタの次数を上げることなく、遷移域における急峻な周波数変化を実現する。

サンプリングレートがＦｓである時、表現可能な周波数帯域は標本化定理からＦｓ／２であることが知られている。サンプリングレートが１／２倍のＦｓ／２となった時、表現可能な周波数帯域も１／２倍され、Ｆｓ／４となる。

図２は、ハイパスフィルタの周波数特性を示す説明図である。横軸は周波数、縦軸は信号振幅であり、図２（ａ）はサンプリングレートＦｓの場合の周波数特性、図２（ｂ）はサンプリングレートＦｓ／２の場合の周波数特性を示す。例えば、図２（ａ）に示すように、サンプリングレートがＦｓである時のハイパスフィルタの遷移域が周波数ｆａ１、ｆｃ１であったとすると、サンプリングレートが１／２倍されることにより、この２つの周波数は図２（ｂ）に示すように周波数ｆａ１／２、ｆｃ１／２に移動する。すると遷移域における傾きが、”α＝ΔＡ／（ｆｃ１−ｆａ１）”（図２（ａ）参照）から”β＝ΔＡ／（（ｆｃ１−ｆａ１）／２）＝２α”（図２（ｂ）参照）と２倍になる（ΔＡは遷移域における振幅値の増分）。

上述のサンプリングレートによる傾きの変化を利用すると、ハイパスフィルタを要求されている遷移域の傾きより緩く設計しておいてサンプリングレートの調節により所望の傾きを得ることが可能となる。また、本手法を導入することにより、フィルタの構成次数を上げることなく、回路面積の増大を抑制することができる。

本発明のＡ／Ｄ変換器は、サンプリングにより生じる折り返し雑音に対応する周波数成分を除去するアンチエイリアシングフィルタと、前記アンチエイリアシングフィルタから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、前記Ａ／Ｄコンバータの出力信号から、ダウンサンプリングによる生じる折り返し雑音に対応する周波数成分を除去するＳＩＮＣフィルタと、前記ＳＩＮＣフィルタの出力信号をダウンサンプリングする第１のデシメータと、前記第１のデシメータの出力信号から、ダウンサンプリングによる生じる折り返し雑音に対応する周波数成分を除去するローパスフィルタと、前記ローパスフィルタの出力信号をダウンサンプリングする第２のデシメータと、前記第２のデシメータの出力信号から直流成分を除去するハイパスフィルタと、前記ハイパスフィルタの出力信号をダウンサンプリングする第３のデシメータとを備える。

本発明のＤ／Ａ変換器は、デジタル入力信号をアップサンプリングする第１のインタポレータと、前記第１のインタポレータの出力信号から直流成分を除去するハイパスフィルタと、前記ハイパスフィルタの出力信号をアップサンプリングする第２のインタポレータと、前記第２のインタポレータの出力信号から帯域外雑音を除去する第１のローパスフィルタと、前記第１のローパスフィルタの出力信号をアップサンプリングする第３のインタポレータと、前記第３のインタポレータの出力信号から帯域外雑音を除去する第２のローパスフィルタと、前記第２のローパスフィルタのデジタル出力信号をアナログ信号に変換するＤ／Ａコンバータと、前記Ｄ／Ａコンバータのアナログ出力信号を滑らかにするスムージングフィルタとを備える。

本発明によれば、ハイパスフィルタの周波数特性に対し、遷移域における急峻な変化が要求された場合でも、デジタルフィルタの次数を上げることなく、入力信号のサンプリングレートを落とすだけで急峻な変化を実現し、かつ回路規模の増大を抑制することが可能となる。また、要求される周波数特性に変化が無い場合であっても、サンプリングレートを下げることによりデジタルフィルタの次数を下げ、回路規模の削減をも実現することが可能となる。

（実施の形態１）
図１は、本発明の実施の形態１のＡ／Ｄ変換器１００の概略構成を示すブロック図である。Ａ／Ｄ変換器１００は、サンプリングにより生じる折り返し雑音を予め除去するアンチエイリアシングフィルタ１と、サンプリングレートが１２８Ｆｓ（Ｆｓは得ようとするデジタル信号のデータレート）でアナログ信号をデジタル信号に変換するＡ／Ｄコンバータ２と、ダウンサンプリングによる折り返し雑音を除去するＳＩＮＣフィルタ（櫛型フィルタ）３と、データレートDR＝４Ｆｓにダウンサンプリングする第１のデシメータ４ａと、ダウンサンプリングによる折り返し雑音を除去するためのローパスフィルタ５と、データレートDR＝２Ｆｓにダウンサンプリングする第２のデシメータ４ｂと、デシメータ４ｂの出力信号から直流成分を除去するハイパスフィルタ６と、ハイパスフィルタ６の出力信号をデータレートDR＝Ｆｓにダウンサンプリングする第３のデシメータ４ｃとを備える。

アンチエイリアシングフィルタ１は、Ａ／Ｄコンバータ２におけるサンプリングによって生じる必要信号帯域内への雑音の折り返しを予め除去する。

ＳＩＮＣフィルタ３は、Ａ／Ｄコンバータ２によって１２８倍にオーバーサンプリングされたデジタル信号を４Ｆｓまで間引くために、予め４Ｆｓ付近の雑音を除去する目的で用いられる。ＳＩＮＣフィルタ３により４Ｆｓ近傍の雑音を低減した後で、デシメータ４ａによりダウンサンプリングする。

ローパスフィルタ５はデシメータ４ｂで更に２Ｆｓまで間引くために、予め２Ｆｓ付近の雑音を除去する。ローパスフィルタ５をこの位置に挿入することにより、ハイパスフィルタ６の手前でデータレートを２Ｆｓまで下げることが可能となり、その結果ハイパスフィルタ６の回路規模削減を図ることができる。

ここで、ハイパスフィルタ６に入力されるデジタル信号のサンプリングレートを２Ｆｓにする別の構成について考察をする。例えば、従来例として示した図５の構成のままデシメータ４ａによりデータレートを２Ｆｓまで下げることも可能である。しかしながら、この構成ではＳＩＮＣフィルタ３で除去しきれていない雑音が折り返されて必要信号帯域に侵入し、Ｓ／Ｎの著しい劣化を招くため好ましくない。

あるいは、従来例として示した図５の構成のままデシメータ４ａによりデータレートを２Ｆｓまで下げ、さらにＳＩＮＣフィルタ３で２Ｆｓ付近の雑音を予め除去すれば、必要信号帯域内への雑音の侵入は起こらない。しかしながら、ＳＩＮＣフィルタ３を２Ｆｓ付近の雑音を除去できるように構築した場合、ＳＩＮＣフィルタ３のカットオフ周波数が著しく減少し、必要信号帯域を削る可能性があるため、これを補完すべくローパスフィルタ６の周波数特性を微調整する必要が生じる。

この場合は、ローパスフィルタ６の周波数特性を微調整するために設計パラメータが多く必要（次数が増加）となり、回路規模が増大する。故に図１に示す本実施の形態の様に、ローパスフィルタ５で２Ｆｓの雑音を除去した上で、デシメータ４ｂでサンプリングレートを２Ｆｓに落とす構成が望ましい。

この場合、ハイパスフィルタ６の入力信号が２Ｆｓのデータレートであるため、ハイパスフィルタ６は２Ｆｓで動作すれば良く、その際の周波数特性は従来例の４Ｆｓでの動作と比べ、同一のフィルタであっても遷移域における周波数特性の傾きは２倍に急峻になる。

このことを詳しく説明するために、（１）式として離散フーリエ変換の式を示す。

ただし、

式（１）はＮ点離散フーリエ変換を表しており、ｘ（ｎ）は周期Ｎの周期離散時間信号である。ここで、信号ｘ（ｎ）が連続時間信号ｘ（ｔ）の周期Ｔｓでのサンプリング信号であることを考え、式（１）にパラメータＴｓを導入すると式（３）のように書くことができる。

式（３）におけるωｋは２πｋ／Ｎ／Ｔｓであり、スペクトルＸ（ｊωｋ）が２π／Ｎ／Ｔｓ間隔で離散的に表わされることを表現している。故にサンプリング周期をＴｓ'（＝２Ｔｓ）と２倍に引き伸ばした場合、スペクトルＸ（ｊωｋ）は２π／Ｔｓ'、すなわち（２π／Ｎ／Ｔｓ）／２間隔で表現される。サンプリング周期がＴｓからＴｓ'に変化した場合であっても、同一のｋ値に対してＸ（ｊωｋ）の値は変化しない。しかし、ωｋの間隔は１／２へ狭まることから、サンプリング周期がＴｓである時と比較して、スペクトルが周波数軸上で１／２に圧縮されていることになる。このことから、サンプリングレートの変化が、フィルタの遷移域における傾きを操作することが理解される。

以上に示したように本実施の形態の回路構成を用いることによりハイパスフィルタ６の回路面積削減を実現できる。本実施の形態にはサンプリングレートを細かく規定してあるが、この値は１例であり、組み合わせは任意でよい。重要なのはローパスフィルタ５をハイパスフィルタ６の前に配置した上で、ハイパスフィルタ６の直前でダウンサンプリングしている点である。

（実施の形態２）
図３は、本発明の実施の形態２のＤ／Ａ変換器２００の概略構成を示すブロック図である。Ｄ／Ａ変換器２００は、デジタル入力信号のデータレートを２Ｆｓまで上げる第１のインタポレータ７ａと、実施の形態１と同様ＤＣ成分の除去を目的とするハイパスフィルタ６と、データレートを４Ｆｓまで上げる第２のインタポレータ７ｂと、デジタル入力信号のもつＦｓ間隔で繰り返されるスペクトルのうち２Ｆｓ、３Ｆｓにおけるスペクトルを除去し、４Ｆｓ毎にスペクトルが繰り返されるようにする役割をもつ第１のローパスフィルタ５と、データレートを１２８Ｆｓまで上げる第３のインタポレータ７ｃと、４Ｆｓおきに存在しているスペクトルを除去する第２のローパスフィルタ８と、デジタル信号をアナログ信号に変換するＤ／Ａコンバータ９と、離散値で表現されるデジタル信号を連続したアナログ信号に変換する役割に加え、第３のインタポレータ７ｃにより１２８Ｆｓ帯域にシフトされた折り返しスペクトルを除去し、必要帯域のスペクトルだけを取り出す目的で使用されるスムージングフィルタ１０とを備える。

本実施の形態に示すＤ／Ａ変換器２００の構成においても、ハイパスフィルタ６のデジタル入力信号のデータレートを２Ｆｓに設定することでハイパスフィルタ６の遷移域における周波数特性を急峻にすることができる。

（実施の形態３）
図４は、実施の形態１に示したＡ／Ｄ変換器１００と、実施の形態２に示したＤ／Ａ変換器２００とを組み合わせたＡ／Ｄ及びＤ／Ａ変換器３００の概略構成を示すブロック図である。本実施の形態のＡ／Ｄ及びＤ／Ａ変換器３００は、アンチエイリアシングフィルタ１と、Ａ／Ｄコンバータ２と、ＳＩＮＣフィルタ（櫛型フィルタ）３と、第１〜第３のデシメータ４ａ、４ｂ、４ｃと、第１のローパスフィルタ５と、ハイパスフィルタ６と、第１〜第３のインタポレータ７ａ、７ｂ、７ｃと、第２のローパスフィルタ８と、Ｄ／Ａコンバータ９と、スムージングフィルタ１０と、制御信号に応答して切り替わるＡ端子とＢ端子とを有し、Ａ／Ｄ変換とＤ／Ａ変換のデータパスを切り替えるための共有化手段として第１〜第３のスイッチ１１ａ、１１ｂ、１１ｃを備える。

それぞれの役割は、実施の形態１及び２に記したものと同様である。Ａ／Ｄ及びＤ／Ａ変換器３００は、スイッチ１１ａ、１１ｂ、１１ｃの制御信号が０である時はＡ端子を選択してＡ／Ｄ変換器として機能し、制御信号が１である時はＢ端子を選択してＤ／Ａ変換器として機能する。

すなわち、第１〜第３のスイッチ１１ａ、１１ｂ、１１ｃの制御信号が０である時は、ＳＩＮＣフィルタ３の出力信号は第１のローパスフィルタ５を通り、第２のデシメータ４ｂにより２Ｆｓまでデータレートを落とした後で、ハイパスフィルタ６に入力する。そして第３のデシメータ４ｃによりＦｓのデータレートで出力する形をとり、実施の形態１に示したＡ／Ｄ変換器１００と同様の動作を行う。

一方、第１〜第３のスイッチ１１ａ、１１ｂ、１１ｃの制御信号が１である時は、デジタル入力信号を第１のインタポレータ７ａで２Ｆｓへアップサンプリングした後で、ハイパスフィルタ６を通過し、第２のインタポレータ７ｂで４Ｆｓまでデータレートを上げた後、第１のローパスフィルタ５に入力し、実施の形態２に示したＤ／Ａ変換器２００と同様の動作を行う。

本実施の形態においても、データレートの具体的数値は一例であり、どのような値でも構わない。ただし、Ａ／Ｄ変換動作においては、第１のローパスフィルタ５とハイパスフィルタ６の間に第２のデシメータ４ｂを挿入すること、またＤ／Ａ変換動作においてはハイパスフィルタ６の後で第２のインタポレータ７ｂによってアップサンプリングし、第１のローパスフィルタ５に入力する形が重要であり、この構成が本発明における重要な点である。

以上の説明では、音声ＣＯＤＥＣ回路に用いられるＡ／Ｄ変換器及びＤ／Ａ変換器に焦点を当てているが、映像処理など他の用途に用いられるＡ／Ｄ、Ｄ／Ａ変換器に対しても本発明を適用することは可能である。

本発明のＡ／Ｄ及びＤ／Ａ変換器は、ハイパスフィルタの周波数特性に対し、遷移域における急峻な変化が要求された場合でも、デジタルフィルタの次数を上げることなく、入力信号のサンプリングレートを落とすだけで急峻な変化を実現し、かつ回路規模の増大を抑制することができるという効果を有し、デジタルフィルタを備えたＡ／Ｄ及びＤ／Ａ変換器等として有用である。

本発明の実施の形態１のＡ／Ｄ変換器の一態様の概略構成を示すブロック図 ハイパスフィルタの周波数特性を示す説明図 本発明の実施の形態２のＤ／Ａ変換器の一態様の概略構成を示すブロック図 本発明の実施の形態３のＡ／Ｄ及びＤ／Ａ変換器の一態様の概略構成を示すブロック図 Ａ／Ｄ変換器の従来の概略構成を示すブロック図

符号の説明

１ アンチエイリアシングフィルタ
２ Ａ／Ｄコンバータ
３ ＳＩＮＣフィルタ（櫛型フィルタ）
４ａ、４ｂ、４ｃ デシメータ
５ ローパスフィルタ
６ ハイパスフィルタ
７ａ、７ｂ、７ｃ インタポレータ
８ ローパスフィルタ
９ Ｄ／Ａコンバータ
１０ スムージングフィルタ
１１ａ、１１ｂ、１１ｃ スイッチ

Claims (4)

1. サンプリングにより生じる折り返し雑音に対応する周波数成分を除去するアンチエイリアシングフィルタと、
   前記アンチエイリアシングフィルタから出力されるアナログ信号をデジタル信号に変換するＡ／Ｄコンバータと、
   前記Ａ／Ｄコンバータの出力信号から、ダウンサンプリングによる生じる折り返し雑音に対応する周波数成分を除去するＳＩＮＣフィルタと、
   前記ＳＩＮＣフィルタの出力信号をダウンサンプリングする第１のデシメータと、
   前記第１のデシメータの出力信号から、ダウンサンプリングによる生じる折り返し雑音に対応する周波数成分を除去するローパスフィルタと、
   前記ローパスフィルタの出力信号をダウンサンプリングする第２のデシメータと、
   前記第２のデシメータの出力信号から直流成分を除去するハイパスフィルタと、
   前記ハイパスフィルタの出力信号をダウンサンプリングする第３のデシメータと、
   を備えるＡ／Ｄ変換器。
2. デジタル入力信号をアップサンプリングする第１のインタポレータと、
   前記第１のインタポレータの出力信号から直流成分を除去するハイパスフィルタと、
   前記ハイパスフィルタの出力信号をアップサンプリングする第２のインタポレータと、
   前記第２のインタポレータの出力信号から帯域外雑音を除去する第１のローパスフィルタと、
   前記第１のローパスフィルタの出力信号をアップサンプリングする第３のインタポレータと、
   前記第３のインタポレータの出力信号から帯域外雑音を除去する第２のローパスフィルタと、
   前記第２のローパスフィルタのデジタル出力信号をアナログ信号に変換するＤ／Ａコンバータと、
   前記Ｄ／Ａコンバータのアナログ出力信号を滑らかにするスムージングフィルタと、
   を備えるＤ／Ａ変換器。
3. 請求項１記載のＡ／Ｄ変換器及び請求項２記載のＤ／Ａ変換器を備えるＡ／Ｄ及びＤ／Ａ変換器であって、前記Ａ／Ｄ変換器のハイパスフィルタ及びローパスフィルタと前記Ｄ／Ａ変換器のハイパスフィルタ及びローパスフィルタとを共有する手段を備えるＡ／Ｄ及びＤ／Ａ変換器。
4. 前記共有する手段は、前記第２のデシメータの出力又は前記第１のインタポレータの出力を選択して前記ハイパスフィルタへ供給する第１のスイッチと、
   前記ハイパスフィルタの出力を前記第３のデシメータ又は前記第２のインタポレータへ供給する第２のスイッチと
   前記第１のデシメータの出力又は前記第２のインタポレータの出力を選択して前記ローパスフィルタへ供給する第３のスイッチと、を備える請求項３記載のＡ／Ｄ及びＤ／Ａ変換器。

Images