JP4179091B2 - Power distribution circuit and frequency multiplier - Google Patents
Power distribution circuit and frequency multiplier Download PDFInfo
- Publication number
- JP4179091B2 JP4179091B2 JP2003281308A JP2003281308A JP4179091B2 JP 4179091 B2 JP4179091 B2 JP 4179091B2 JP 2003281308 A JP2003281308 A JP 2003281308A JP 2003281308 A JP2003281308 A JP 2003281308A JP 4179091 B2 JP4179091 B2 JP 4179091B2
- Authority
- JP
- Japan
- Prior art keywords
- harmonic
- power distribution
- frequency
- output terminal
- distribution circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
本発明は、例えばマイクロ波・ミリ波帯で用いられる電力分配回路等の技術分野に関する。 The present invention relates to a technical field such as a power distribution circuit used in a microwave / millimeter wave band, for example.
従来、マイクロ波・ミリ波帯における同一周波数の電力を等分、あるいは任意の比に分配する回路として、ウィルキンソン電力分配回路及びその改良形が多く提案されてきた。これに対し、基本波と高調波が混合した電力から、基本波成分と高調波成分を分離して取り出す電力分配回路については、多くは提案されていない。以下図面を参照して、従来の基本波と高調波を分離する電力分配回路について説明する。 Conventionally, many Wilkinson power distribution circuits and their improvements have been proposed as circuits for distributing power of the same frequency in the microwave and millimeter wave bands equally or in any ratio. On the other hand, many power distribution circuits that separate and extract the fundamental wave component and the harmonic component from the power in which the fundamental wave and the harmonic wave are mixed have not been proposed. A conventional power distribution circuit that separates fundamental waves and harmonics will be described below with reference to the drawings.
図17は、基本波(周波数f0)と2次高調波(周波数2f0)を分離する従来の電力分配回路の構成例を示す図である。図17に示すように、この従来の電力分配回路は基本波出力回路54と2次高調波出力回路55を備えて構成され、基本波出力回路54は誘導素子54aと容量素子54bで構成された低域通過フィルタから構成され、2次高調波出力回路55は誘導素子55bと容量素子55aで構成された高域通過フィルタから構成されている。
FIG. 17 is a diagram showing a configuration example of a conventional power distribution circuit that separates a fundamental wave (frequency f0) and a second harmonic (frequency 2f0). As shown in FIG. 17, this conventional power distribution circuit includes a fundamental wave output circuit 54 and a second harmonic output circuit 55, and the fundamental wave output circuit 54 includes an
低域通過フィルタでは、基本波電力を低損失で通過させ、2次以上の高調波成分を十分な抑圧比で阻止するように各誘導素子54a、及び容量素子54bの値が設定される。
In the low-pass filter, the values of the
一方、高域通過フィルタでは、2次以上の高調波成分を低損失で通過させ、基本波成分を十分な抑圧比で阻止するように各誘導素子55b及び容量素子55aの値が設定される。
On the other hand, in the high-pass filter, the values of the
そして、入力端子51から少なくとも基本波成分と2次高調波成分を含む電力が入力されると、基本波出力端子52から基本波電力が、2次高調波出力端子53から2次高調波電力が出力されるようになっている。
When power including at least a fundamental wave component and a second harmonic component is input from the
図18は、基本波(f0)と2次高調波(2f0)を分離する従来の電力分配回路の他の構成例を示す図である。図18に示すように、この従来の電力分配回路においても、基本波出力回路54と2次高調波出力回路55を備えて構成され、基本波出力回路54は誘導素子54c,54fと容量素子54d,54eで構成された帯域通過フィルタから構成され、2次高調波出力回路55は誘導素子55c,55fと容量素子55d,55eで構成された帯域通過フィルタから構成されている。
FIG. 18 is a diagram showing another configuration example of a conventional power distribution circuit that separates the fundamental wave (f0) and the second harmonic (2f0). As shown in FIG. 18, this conventional power distribution circuit is also configured to include a fundamental wave output circuit 54 and a second harmonic output circuit 55. The fundamental wave output circuit 54 includes
基本波出力回路54の帯域通過フィルタは、基本波電力を低損失で通過させ、基本波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子54c,54fと容量素子54d,54eの値が設定される。
The band-pass filter of the fundamental wave output circuit 54 passes the fundamental wave power with a low loss and blocks the
一方、2次高調波出力回路55の帯域通過フィルタは、2次高調波成分を低損失で通過させ、2次高調波帯域外の周波数成分を十分な抑圧比で阻止するように各誘導素子55c,55fと容量素子55d,55eの値が設定される。
On the other hand, the bandpass filter of the second harmonic output circuit 55 passes each second harmonic component with a low loss and blocks each
そして、入力端子51から少なくとも基本波成分と2次高調波成分を含む電力が入力されると、基本波出力端子52から基本波電力が、2次高調波出力端子53から2次高調波電力が出力されるようになっている。
When power including at least a fundamental wave component and a second harmonic component is input from the
図19は、基本波(f0)とn次高調波(nf0:nは2以上のいずれかの整数)を分離する従来の電力分配回路の構成例を示す図である。図19に示すような回路例は、特許文献1に開示されている。この電力分配回路は、基本波出力回路54とn次高調波出力回路57を備えて構成され、基本波出力回路54は基本波出力用線路54gから構成され、n次高調波出力回路57は高周波出力用線路57hと増幅器57gとから構成されている。また、増幅器57gは、n次高調波のみを増幅するような周波数特性を有するよう設計される。
FIG. 19 is a diagram showing a configuration example of a conventional power distribution circuit that separates the fundamental wave (f0) and the nth harmonic (nf0: n is any integer of 2 or more). A circuit example as shown in FIG. 19 is disclosed in
図20は、基本波とn次高調波を分離する従来の電力分配回路の他の構成例を示す図である。図20に示すような回路例も、特許文献1に開示されている。この電力分配回路においても、基本波出力回路54とn次高調波出力回路57を備えて構成され、基本波出力回路54は、n次高調波周波数(nf0)における1/4波長の電気長を有する伝送線路61、当該伝送線路61に並列に接続されたn次高調波周波数(nf0)における1/4波長の電気長を有する先端開放スタブ62、及び伝送線路61に直列に接続された伝送線路63から構成される。一方、n次高調波出力回路57は、基本波周波数(f0)における1/4波長の電気長を有する伝送線路64と、n次高調波周波数を中心周波数とし且つその入力端に基本波周波数における短絡点を有する帯域通過フィルタ65から構成される。
しかしながら、図17又は図18に示すような従来の電力分配回路では、多数の誘導素子及び容量素子から構成される低域通過フィルタ、高域通過フィルタ、及び帯域通過フィルタを使用しているおり、このようなフィルタは複雑な構成を有し、特に高周波帯では設計精度の確保が困難であるという問題があった。 However, the conventional power distribution circuit as shown in FIG. 17 or 18 uses a low-pass filter, a high-pass filter, and a band-pass filter composed of a large number of inductive elements and capacitive elements. Such a filter has a complicated configuration, and there is a problem that it is difficult to ensure design accuracy particularly in a high frequency band.
また、図19に示すような従来の電力分配回路では、周波数選択性を有する増幅器57gが使用されているため、特許文献1において指摘されている通り、小型化が困難、消費電力増加、製造コスト増大、といった問題があった。
Further, in the conventional power distribution circuit as shown in FIG. 19, since an amplifier 57g having frequency selectivity is used, as pointed out in
また、図20に示すような従来の電力分配回路では、基本波出力回路54に設けられた先端開放スタブ62が、基本波における基本波出力回路54の入力インピーダンスZ1aに影響を与える。この影響により基本波電力の一部が反射され、電力分配回路としての特性が劣化するという問題があった。また、n次高調波出力回路57側に帯域通過フィルタ65を用いている為、回路構成が複雑になり設計精度の確保が困難であるという問題があった。 In the conventional power distribution circuit as shown in FIG. 20, the open-ended stub 62 provided in the fundamental wave output circuit 54 affects the input impedance Z1a of the fundamental wave output circuit 54 in the fundamental wave. Due to this influence, there is a problem that a part of the fundamental wave power is reflected and the characteristics as a power distribution circuit deteriorate. Further, since the band pass filter 65 is used on the nth harmonic output circuit 57 side, there is a problem that the circuit configuration is complicated and it is difficult to ensure the design accuracy.
本発明は以上の点に鑑み為されたもので、簡易な構成で、基本波と2次高調波を分離する電力分配回路等、更には基本波と2k次高調波(k=1,2,・・・n)を順次分離する電力分配回路等を提供することを課題とする。 The present invention has been made in view of the above points, and has a simple configuration, a power distribution circuit that separates the fundamental wave and the second harmonic, and the fundamental wave and the 2 k harmonic (k = 1, 2). ,..., N) are sequentially provided to provide a power distribution circuit or the like.
上記課題を解決するために、第1の発明に係る電力分配回路は、入力端子から入力された入力波に含まれる基本波を基本波出力端子に出力する基本波出力手段と、前記入力端子から入力された入力波に含まれる2次高調波を2次高調波出力端子に出力する2次高調波出力手段と、を備えた電力分配回路であって、前記基本波出力手段は、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有するインターディジタルキャパシタを備え、前記インターディジタルキャパシタは、前記入力端子と前記基本波出力端子との間に介挿されており、前記2次高調波出力手段は、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する第1伝送線路と、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する先端開放スタブと、を備え、前記第1伝送線路は、前記入力端子から前記2次高調波出力端子との間に介挿されており、前記先端開放スタブの端子は、前記第1伝送線路から前記2次高調波出力端子との間に設けられていることを特徴とする。 In order to solve the above-described problem, a power distribution circuit according to a first aspect of the present invention includes a fundamental wave output unit that outputs a fundamental wave included in an input wave input from an input terminal to a fundamental wave output terminal, and the input terminal. A second harmonic output means for outputting the second harmonic contained in the input wave to the second harmonic output terminal, wherein the fundamental wave output means comprises the fundamental wave Comprising an interdigital capacitor having an electrical length in the range of ± 10% before and after a quarter wavelength at a frequency of, and the interdigital capacitor is interposed between the input terminal and the fundamental wave output terminal, The second harmonic output means includes a first transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency, and ± around a quarter wavelength of the fundamental wave frequency. 10% With a top end open stub having an electrical length of circumference, wherein the first transmission line is interposed between the second harmonic output from the input terminal, terminal of the open stub is characterized that you have provided between said second harmonic wave output terminal from said first transmission line.
また、第1の発明に係る電力分配回路は、前記基本波の周波数は、中心周波数を基準とする所定の幅を有しており、前記インターディジタルキャパシタ、前記第1伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における1/4波長の前後±10%の範囲の電気長を有することを特徴とする。 In the power distribution circuit according to the first invention, the frequency of the fundamental wave has a predetermined width with a center frequency as a reference, and the interdigital capacitor, the first transmission line, and the open end Each of the stubs has an electrical length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave.
また、第1の発明に係る電力分配回路は、前記第1伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記2次高調波出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする。 In the power distribution circuit according to the first aspect of the present invention, the characteristic impedance of the first transmission line may be before and after the load impedance connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. It is characterized by being in the range of 10%.
また、第1の発明に係る電力分配回路は、前記先端開放スタブの分岐点から前記2次高調波出力端子との間に前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2伝送線路が介挿されていることを特徴とする。 Further, the power distribution circuit according to the first aspect of the present invention has a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency between the branch point of the open-ended stub and the second harmonic output terminal. A second transmission line having an electrical length is interposed.
また、第1の発明に係る電力分配回路は、前記第1伝送線路及び前記第2伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記2次高調波出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする。 In the power distribution circuit according to the first invention, characteristic impedances of the first transmission line and the second transmission line are connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. The load impedance is in the range of ± 10% before and after the load impedance.
第2の発明に係る電力分配回路は、第k(kは自然数)入力端子から入力された入力波に含まれる2(k−1)次高調波を2(k−1)次高調波出力端子に出力する2(k−1)次高調波出力手段と、前記第k入力端子から入力された入力波に含まれる2(k−1)次高調波を除く高調波を第k出力端子に出力する第k出力手段と、を備えた第k電力分配回路と、前記第k出力端子から出力され第(k+1)入力端子から入力された高調波に含まれる2k次高調波を2k次高調波出力端子に出力する2k次高調波出力手段と、前記第(k+1)入力端子から入力された入力波に含まれる2k次高調波を除く高調波を第(k+1)出力端子に出力する第(k+1)出力手段と、を備えた第(k+1)電力分配回路と、を具備する電力分配回路であって、前記2(k−1)次高調波出力手段は、前記2(k−1)次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第kインターディジタルキャパシタを備え、前記第kインターディジタルキャパシタは、前記第k入力端子と前記2 (k−1) 次高調波出力端子との間に介挿されており、前記第k出力手段は、前記2(k−1)次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第k伝送線路と、前記2(k−1)次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第k先端開放スタブと、を備え、前記第k伝送線路は、前記第k入力端子から前記第k出力端子との間に介挿されており、前記第k先端開放スタブは、前記第k伝送線路から前記第k出力端子との間に設けられ、前記2k次高調波出力手段は、前記2k次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)インターディジタルキャパシタを備え、前記第(k+1)インターディジタルキャパシタは、前記第(k+1)入力端子と前記2 k 次高調波出力端子との間に介挿されており、前記第(k+1)出力手段は、前記2k次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)伝送線路と、前記2k次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)先端開放スタブと、を備え、前記第(k+1)伝送線路は、前記第(k+1)入力端子から前記第(k+1)出力端子との間に介挿されており、前記第(k+1)先端開放スタブは、前記第(k+1)伝送線路から前記第(k+1)出力端子との間に設けられていることを特徴とする。 A power distribution circuit according to a second aspect of the present invention provides a 2 (k−1) order harmonic output terminal that converts a 2 (k−1) order harmonic contained in an input wave input from a k th (k is a natural number) input terminal. 2 (k-1) -order harmonic output means for outputting to the k-th output terminal and harmonics excluding the 2 (k-1) -order harmonic included in the input wave input from the k-th input terminal the k output means, and the k power distribution circuit wherein the first k output from the output terminal the (k + 1) 2 k harmonic of 2 k th harmonic contained in harmonics input from the input terminal to 2k order harmonic output means for outputting to the wave output terminal and harmonics excluding the 2 k order harmonic contained in the input wave input from the (k + 1) th input terminal are output to the (k + 1) th output terminal. A power distribution circuit comprising: a (k + 1) th power distribution circuit comprising: (k + 1) th output means. A is the 2 (k-1) th harmonic components output means, said 2 (k-1) k-th inter having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the harmonics The k-th interdigital capacitor is interposed between the k-th input terminal and the 2 (k−1) -order harmonic output terminal, and the k-th output means includes (K−1) the k-th transmission line having an electrical length in the range of ± 10% before and after the quarter wavelength at the frequency of the second harmonic, and the quarter wavelength at the frequency of the second (k−1) harmonic. A k-th open end stub having an electrical length in a range of ± 10% before and after the k-th transmission line is interposed between the k-th input terminal and the k-th output terminal, The k-th open end stub is connected to the k-th output terminal from the k-th transmission line. Provided between said 2 k harmonic output means comprises a (k + 1) th interdigital capacitor having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k-th harmonic The (k + 1) -th interdigital capacitor is interposed between the (k + 1) -th input terminal and the 2 k-th order harmonic output terminal, and the (k + 1) -th output means has the 2 k-th order output means. and the (k + 1) transmission line having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the harmonic, of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k-th harmonic An (k + 1) th open end stub having an electrical length, and the (k + 1) th transmission line is interposed between the (k + 1) th input terminal and the (k + 1) th output terminal, (K + 1) tip open Stub, and the first (k + 1) from said transmission line (k + 1) th feature that you have provided between the output terminal.
また、第2の発明に係る電力分配回路は、前記2(k-1)次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、前記第kインターディジタルキャパシタ、前記第k伝送線路、及び前記第k先端開放スタブは、それぞれ、前記2(k-1)次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有し、前記第(k+1)インターディジタルキャパシタ、前記第(k+1)伝送線路、及び前記第(k+1)先端開放スタブは、それぞれ、前記2k次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有することを特徴とする。 In the power distribution circuit according to the second invention, the frequency of the 2 (k−1) -order harmonic has a predetermined width with a center frequency as a reference, and the k-th interdigital capacitor, Each of the k-th transmission line and the k-th open end stub has an electrical length in the range of ± 10% before and after a quarter wavelength at the center frequency of the 2 (k-1) -order harmonic. The (k + 1) interdigital capacitor, the (k + 1) -th transmission line, and the (k + 1) -th open-ended stub are each within a range of ± 10% around a quarter wavelength at the center frequency of the 2 k- order harmonic. It has an electrical length.
また、第2の発明に係る電力分配回路は、前記第k伝送線路及び前記第(k+1)伝送線路の特性インピーダンスが、前記第k入力端子、前記2(k-1)次高調波出力端子、前記2k次高調波出力端子、及び第(k+1)出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする。 The power distribution circuit according to the second invention is characterized in that the characteristic impedances of the k-th transmission line and the (k + 1) -th transmission line are the k-th input terminal, the 2 (k-1) -order harmonic output terminal, It is a range of ± 10% before and after the load impedance connected to the 2 k order harmonic output terminal and the (k + 1) th output terminal.
また、第2の発明に係る電力分配回路は、前記第k先端開放スタブの分岐点から前記第k出力端子との間に前記2(k-1)次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2の第k伝送線路が介挿され、前記第(k+1)先端開放スタブの分岐点から前記第(k+1)出力端子との間に前記2k次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2の第(k+1)伝送線路が介挿されていることを特徴とする。 A power distribution circuit according to a second aspect of the present invention provides a ¼ wavelength at a frequency of the 2 (k−1) -order harmonic between the branch point of the k-th open end stub and the k-th output terminal. A second k-th transmission line having an electrical length in the range of ± 10% before and after is inserted, and the 2 k-th order is placed between the branch point of the (k + 1) -end open stub and the (k + 1) -th output terminal. A second (k + 1) th transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength at a harmonic frequency is interposed.
また、第2の発明に係る電力分配回路は、前記第k伝送線路、前記第2の第k伝送線路、前記第(k+1)伝送線路、及び前記第2の第(k+1)伝送線路の特性インピーダンスが、前記第k入力端子、前記2(k-1)次高調波出力端子、前記2k次高調波出力端子、及び第(k+1)出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする。 According to a second aspect of the present invention, there is provided a power distribution circuit including characteristic impedances of the kth transmission line, the second kth transmission line, the (k + 1) th transmission line, and the second (k + 1) th transmission line. Is a range of ± 10% before and after the load impedance connected to the k-th input terminal, the 2 (k-1) -order harmonic output terminal, the 2 k- order harmonic output terminal, and the (k + 1) -th output terminal It is characterized by being.
また、第2の発明に係る電力分配回路は、前記第(k+1)電力分配回路の第(k+1)入力端子と前記第k電力分配回路の第k出力端子とが接続される構成で、少なくとも3以上の前記電力分配回路が順次直列に接続されていることを特徴とする。 According to a second aspect of the present invention, there is provided a power distribution circuit in which the (k + 1) th input terminal of the (k + 1) th power distribution circuit and the kth output terminal of the kth power distribution circuit are connected, and at least 3 The above power distribution circuits are sequentially connected in series.
また、第2の発明に係る電力分配回路は、前記第(k+1)電力分配回路の第(k+1)入力端子と前記第k電力分配回路の第k出力端子とが接続される構成で、第1電力分配回路から第n(nは自然数)電力分配回路までの少なくとも3以上の前記電力分配回路が順次直列に接続されており、前記第1伝送線路から第n伝送線路、及び前記第2の第1伝送線路から前記第2の第n伝送線路の特性インピーダンスが、第1入力端子、及び1次高調波出力端子から2(n-1)次高調波出力端子、並びに第n出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする。 According to a second aspect of the present invention, there is provided a power distribution circuit in which a (k + 1) th input terminal of the (k + 1) th power distribution circuit is connected to a kth output terminal of the kth power distribution circuit. At least three or more power distribution circuits from a power distribution circuit to an nth (n is a natural number) power distribution circuit are sequentially connected in series, the first transmission line to the nth transmission line, and the second second power distribution circuit. The characteristic impedance from the first transmission line to the second nth transmission line is connected from the first input terminal and the first harmonic output terminal to the second (n-1) th harmonic output terminal and the nth output terminal. The load impedance is in the range of ± 10% before and after the load impedance.
第3の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と2次高調波電力を含む混合波を出力する逓倍回路と、上記第1の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。 A frequency multiplier according to a third aspect of the invention is a frequency multiplier that receives fundamental wave power and outputs a mixed wave including at least fundamental wave power and second harmonic power, and a power distribution circuit according to the first aspect of the invention. The output terminal of the multiplication circuit and the input terminal of the power distribution circuit are connected.
第4の発明に係る周波数逓倍器は、基本波電力が入力され、少なくとも基本波電力と2k次高調波電力(kは1からnまでの自然数)を含む混合波を出力する逓倍回路と、上記第2の発明に係る電力分配回路とを備え、前記逓倍回路の出力端子と前記電力分配回路の入力端子が接続されていることを特徴とする。 A frequency multiplier according to a fourth aspect of the present invention is a frequency multiplier that receives fundamental wave power and outputs a mixed wave including at least fundamental wave power and 2 k- order harmonic power (k is a natural number from 1 to n); The power distribution circuit according to the second aspect of the present invention is provided, wherein an output terminal of the multiplication circuit and an input terminal of the power distribution circuit are connected.
第3又は第4の発明に係る周波数逓倍器は、前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする。 In the frequency multiplier according to the third or fourth aspect of the invention, the multiplier circuit is provided on an active element, an input matching circuit and a bias supply circuit provided on an input side of the active element, and an output side of the active element. And an output matching circuit, a bias supply circuit, and a fundamental wave termination circuit.
第3又は第4の発明に係る周波数逓倍器は、前記基本波終端回路は、基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする。 In the frequency multiplier according to the third or fourth aspect of the present invention, the fundamental wave termination circuit includes an open-ended stub and a resistor having an electrical length in a range of ± 10% before and after a quarter wavelength at the fundamental frequency. It is configured.
第3又は第4の発明に係る周波数逓倍器は、前記抵抗は、可変抵抗であることを特徴とする。 In the frequency multiplier according to the third or fourth invention, the resistor is a variable resistor.
上記発明によれば、単純な回路構成で基本波と2次高調波の分離出力を可能にすることができる。また、単純な回路構成で、基本波と2i(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び2i(i=1,2,・・・,n)次高調波を順次分離出力することができる。 According to the above invention, the fundamental wave and the second harmonic can be separated and output with a simple circuit configuration. Further, with a simple circuit configuration, from an input wave including a fundamental wave and 2 i (i = 1, 2,..., N) order harmonics, the fundamental wave and 2 i (i = 1, 2,...・, N) The second harmonics can be separated and output sequentially.
以下、図面を参照して本発明の最良の実施形態について詳細に説明する。 Hereinafter, the best embodiment of the present invention will be described in detail with reference to the drawings.
[第一の実施形態]
先ず、本発明の第一の実施形態における電力分配回路(電力分配器)の構成について説明する。
[First embodiment]
First, the configuration of the power distribution circuit (power distributor) in the first embodiment of the present invention will be described.
図1は、第一の実施形態における電力分配回路の構成例を示す図である。図1に示すように、電力分配回路D1は、入力端子1と、基本波出力端子2と、2次高調波出力端子3と、入力端子1から入力された入力波に含まれる基本波(基本波成分)を基本波出力端子2から出力する基本波出力手段としての基本波出力回路4と、入力端子1から入力された入力波に含まれる2次高調波(2次高調波成分)を2次高調波出力端子3から出力する2次高調波出力手段としての2次高調波出力回路5と、を備えて構成されている。
FIG. 1 is a diagram illustrating a configuration example of a power distribution circuit according to the first embodiment. As shown in FIG. 1, the power distribution circuit D <b> 1 includes an
基本波出力回路4は、上記基本波の周波数(f0)(以下、「基本波周波数」という)における1/4波長(λ)の前後±10%の範囲の電気長(望ましくは、基本波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、基本波周波数における1/4波長の電気長とする)を有するインターディジタルキャパシタ6を備えて構成されている。
The fundamental
また、2次高調波出力回路5は、基本波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、基本波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、基本波周波数における1/4波長の電気長とする)を有する第1伝送線路としての伝送線路7と、基本波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、基本波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、基本波周波数における1/4波長の電気長とする)を有する先端開放スタブ8と、を備えて構成されており、伝送線路7は、入力端子1から2次高調波出力端子3との間に介挿されており、先端開放スタブ8は、伝送線路7から2次高調波出力端子3との間で分岐して(伝送線路7の2次高調波出力端子3側に並列に接続されて)設けられている。伝送線路7の特性インピーダンスは、システムインピーダンス(入力端子1、基本波出力端子2、及び2次高調波出力端子3に接続される負荷インピーダンス)の前後±10%の範囲となるように設定されている(以下の説明では、伝送線路7の特性インピーダンスがシステムインピーダンスに等しいとする)。図1の例では、インターディジタルキャパシタ6を2本のフィンガーで構成しているが、より多数のフィンガーで構成することも可能である。
The second harmonic output circuit 5 has an electrical length in the range of ± 10% before and after the quarter wavelength at the fundamental frequency (preferably an electrical length in the range of ± 5% before and after the quarter wavelength at the fundamental frequency. In the following description, the transmission line 7 is a first transmission line having an electrical length of ¼ wavelength at the fundamental frequency, and ± 10% before and after the ¼ wavelength at the fundamental frequency. (Desirably, the electrical length is in the range of ± 5% before and after the quarter wavelength at the fundamental frequency, but in the following description, the electrical length is at the quarter wavelength at the fundamental frequency) The transmission line 7 is inserted between the
次に、第一の実施形態における電力分配回路の動作について説明する。 Next, the operation of the power distribution circuit in the first embodiment will be described.
上述の通り、基本波出力回路4を構成するインターディジタルキャパシタ6は、基本波周波数における1/4波長の電気長を有するように設計されているため、基本波電力を低損失で通過させ、且つ2次高調波(周波数:2f0)成分を十分な抑圧比で阻止する。入力端子1から基本波出力回路4を見込んだ入力インピーダンスZ1aは、基本波周波数においてシステムインピーダンスZ0(入力端子1、基本波出力端子2、及び2次高調波出力端子3に接続される負荷インピーダンス)に等しく、2次高調波の周波数(2f0)(以下、「2次高調波周波数」という)において開放である。
As described above, the interdigital capacitor 6 constituting the fundamental
一方、2次高調波出力回路5は、基本波周波数における1/4波長の電気長を有する伝送線路7と、基本波周波数における1/4波長の電気長を有する先端開放スタブ8とから構成されているため、入力端子1から2次高調波出力回路5を見込んだ入力インピーダンスZ1bは基本波周波数において開放となる。従って、基本波成分は2次高調波出力回路5により阻止される。一方、2次高調波周波数においては、先端開放スタブ8の入力インピーダンスZosは開放となる。即ち、2次高調波成分に先端開放スタブ8は影響を与えない。伝送線路7の特性インピーダンスは、システムインピーダンスZ0に等しいので、Z1bは2次高調波周波数においてZ0に等しい。従って、2倍波(2次高調波)成分は、反射すること無く2次高調波出力回路5を通過することになる。
On the other hand, the second harmonic output circuit 5 includes a transmission line 7 having an electrical length of ¼ wavelength at the fundamental frequency and an open-ended stub 8 having an electrical length of ¼ wavelength at the fundamental frequency. Therefore, the input impedance Z1b allowing the second harmonic output circuit 5 from the
以上により、入力端子1より少なくとも基本波と2次高調波を含む入力波としての混合波電力が入力された場合、基本波電力は、基本波出力端子2に出力され、2次高調波出力端子3には出力されず、逆に2次高調波電力は、2次高調波出力端子3に出力され、基本波出力端子2には出力されないようになっている。
As described above, when mixed wave power as an input wave including at least a fundamental wave and a second harmonic is input from the
次に、第一の実施形態における電力分配回路D1のアイソレーション特性について説明する。上述したものと同様の原理により、基本波出力端子2の入力インピーダンスZ2は、2次高調波周波数において開放であり、2次高調波出力端子3における入力インピーダンスZ3は基本波周波数において短絡である。従って、基本波出力端子2と2次高調波出力端子3の間では、基本波周波数と2次高調波周波数の両方で良好なアイソレーション特性が実現される。
Next, the isolation characteristic of the power distribution circuit D1 in the first embodiment will be described. Based on the same principle as described above, the input impedance Z2 of the fundamental
次に、第一の実施形態における電力分配回路D1を電力合成回路として使用した場合の動作について説明する。基本波出力端子2の入力インピーダンスZ2は、Z1bが基本波周波数で開放であることから、基本波周波数においてシステムインピーダンスZ0に等しい。従って、基本波出力端子2から入力された基本波は、無反射で基本波出力回路4に入力される。Z1bが基本波周波数で開放であるから、基本波出力回路4を通過した基本波電力はすべて入力端子1に出力される。同様に、2次高調波出力端子3の入力インピーダンスZ3は、Z1aが2次高調波周波数で開放であること、Zosが2次高調波周波数において開放であること、及び伝送線路7の特性インピーダンスがシステムインピーダンスZ0に等しいことから、2次高調波周波数においてシステムインピーダンスZ0に等しい。従って、2次高調波出力端子3から入力された2次高調波は、無反射で2次高調波出力回路5に入力される。Z1aが2次高調波周波数で開放であるから、2次高調波出力回路5を通過した2次高調波電力はすべて入力端子1に出力される。以上から、第一の実施形態における電力分配回路D1は、基本波電力と2倍波電力を合成して基本波・2倍波合成電力を得る為の電力合成回路としても使用可能である。
Next, the operation when the power distribution circuit D1 in the first embodiment is used as a power combining circuit will be described. The input impedance Z2 of the fundamental
次に、第一の実施形態における電力分配回路D1の動作についてシミュレーション結果を用いて説明する。このシミュレーションでは、基本波周波数(f0)は20GHz、2次高調波周波数(2f0)は40GHzとし、システムインピーダンスZ0を50Ωとした。インターディジタルキャパシタ6、伝送線路7、先端開放スタブ8は全て、80μm厚の砒化ガリウム上に2μm厚の金配線で形成することを想定した。またSパラメータの表記にあたっては、入力端子1を端子1(ポート1)、基本波出力端子2を端子2(ポート2)、2次高調波出力端子3を端子3(ポート3)とそれぞれ定義した。
Next, the operation of the power distribution circuit D1 in the first embodiment will be described using simulation results. In this simulation, the fundamental frequency (f0) was 20 GHz, the second harmonic frequency (2f0) was 40 GHz, and the system impedance Z0 was 50Ω. It was assumed that the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 were all formed of 2 μm thick gold wiring on 80 μm gallium arsenide. In the notation of the S parameter, the
図2は、入力端子1と基本波出力端子2の間の挿入損失の周波数依存性を示す図である。図2に示すように、基本波周波数(20GHz)における挿入損失は0.1dB以下であり、基本波が低損失に透過されることが分かる。逆に、2次高調波周波数(40GHz)における挿入損失は約18dBであり、2次高調波は十分な抑圧比で阻止されることが分かる。
FIG. 2 is a diagram showing the frequency dependence of the insertion loss between the
図3は、入力端子1と2次高調波出力端子3の間の挿入損失の周波数依存性を示す図である。図3に示すように、2次高調波周波数(40GHz)における挿入損失は0.1dB以下であり、2次高調波が低損失に透過されることが分かる。逆に、基本波周波数(20GHz)における挿入損失は40dB以上であり、基本波は十分な抑圧比で阻止されることが分かる。
FIG. 3 is a diagram showing the frequency dependence of the insertion loss between the
図4は、入力端子1の反射損失の周波数依存性を示す図である。図4に示すように、基本波周波数(20GHz)における反射損失は約28dB、2次高調波周波数(40GHz)における反射損失は約39dBと良好な反射特性が実現されていることが分かる。
FIG. 4 is a diagram showing the frequency dependence of the reflection loss of the
図5は、基本波出力端子2の反射損失の周波数依存性を示す図である。図5に示すように、基本波周波数(20GHz)における反射損失は約28dBで、良好な反射特性が実現されていることが分かる。
FIG. 5 is a diagram showing the frequency dependence of the reflection loss of the fundamental
図6は、2次高調波出力端子3の反射損失の周波数依存性を示す図である。図6に示すように、2次高調波周波数(40GHz)における反射損失は約28dBで、良好な反射特性が実現されていることが分かる。
FIG. 6 is a diagram showing the frequency dependence of the reflection loss of the second
図7は、基本波出力端子2と2次高調波出力端子3の間の挿入損失の周波数依存性を示す(アイソレーション特性)図である。図7に示すように、基本波周波数(20GHz)における挿入損失は40dB以上、2次高調波周波数における挿入損失は約18dBと、基本波周波数と2次高調波周波数の両方で良好なアイソレーション特性が実現されていることが分かる。
FIG. 7 is a diagram (isolation characteristic) showing the frequency dependence of the insertion loss between the fundamental
以上説明したように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波とその2倍波(2次高調波)とを含む入力波から、基本波と2倍波を分離して電力出力とすることができる。そして、その際の挿入損失や反射/アイソレーション特性は、所定の基本波周波数(上記実施形態では20GHz)とその2倍波周波数(上記実施形態では40GHz)の場合に最適化されている。 As described above, according to the power distribution circuit in the above embodiment, the fundamental wave and the second harmonic are generated from the input wave including the fundamental wave and the second harmonic (second harmonic) with a simple circuit configuration. It can be separated into power output. The insertion loss and reflection / isolation characteristics at that time are optimized for a predetermined fundamental frequency (20 GHz in the above embodiment) and its double frequency (40 GHz in the above embodiment).
なお、本発明に係る電力分配回路は、使用周波数が若干ずれた場合にも、十分に電力分配回路として機能することができる(第二の実施形態〜第九の実施形態における電力分配回路においても同様)。例えば、図2に示す入力端子1と基本波出力端子2の間の挿入損失をみると、基本波周波数が設計値の20GHzに対して上下10%の範囲(即ち、18〜22GHzの範囲)内であれば、基本波に対する損失はほとんどなく(0.3dB以下)、また2倍波(36〜44GHz)に対しては十分大きな損失(約13dB以上)を維持しており、十分な抑圧比をもって基本波のみを基本波出力端子2に出力することができる。
Note that the power distribution circuit according to the present invention can sufficiently function as a power distribution circuit even when the operating frequency is slightly shifted (also in the power distribution circuits in the second to ninth embodiments). The same). For example, when looking at the insertion loss between the
また、同様の周波数範囲に対して図3に示す入力端子1と2次高調波出力端子3の間の挿入損失は、2倍波(2次高調波)に対する損失は小さく(0.6dB以下)、また、基本波に対しては十分大きな損失(約15dB以上)を維持しており、十分な抑圧比をもって2倍波のみを2次高調波出力端子3に出力することができる。
Further, with respect to the same frequency range, the insertion loss between the
その他、図4〜図6に示す反射損失、図7で示すアイソレーションに関しても同様であり、基本波の周波数が所定値から上下10%程度ずれた場合でも十分な反射/アイソレーション特性を維持することができる。 The same applies to the reflection loss shown in FIGS. 4 to 6 and the isolation shown in FIG. 7, and sufficient reflection / isolation characteristics are maintained even when the frequency of the fundamental wave deviates by about 10% from the predetermined value. be able to.
このような回路設計上の基本波周波数と、通過させる信号周波数とのずれの程度は、そのずれに起因する挿入損失/反射損失/アイソレーション特性等の劣化の程度とシステムの要求とのトレードオフによって許容範囲が定められる。その最大範囲は上述のように±10%程度であるが、望ましくは±5%以内となるようにする(第二の実施形態〜第九の実施形態における電力分配回路においても同様)。 The degree of deviation between the fundamental frequency in circuit design and the signal frequency to be passed is a trade-off between the degree of deterioration of insertion loss / reflection loss / isolation characteristics and the system requirements caused by the deviation. The allowable range is determined by. The maximum range is about ± 10% as described above, but preferably within ± 5% (the same applies to the power distribution circuits in the second to ninth embodiments).
また、本発明に係る電力分配回路は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる(第二の実施形態〜第九の実施形態における電力分配回路においても同様)。つまり、本発明に係る電力分配回路は、単一の基本波周波数に固定された場合だけではなく、基本波周波数が中心周波数を基準とする所定の幅を持って変動するような場合、つまり、基本波が複数の周波数を持ち得る場合や周波数バンドをなす場合においても電力分配回路として使用可能である。この場合、インターディジタルキャパシタ6、伝送線路7、及び先端開放スタブ8は、それぞれ、基本波の中心周波数における1/4波長の前後±10%の範囲の電気長を有するように設計される。また、この場合、使用する周波数が、本電力分配回路の設計基本波周波数の最大±10%以内、望ましくは±5%以内となるように、本電力分配回路を設計すればよい。 The power distribution circuit according to the present invention can function as a power distribution circuit for frequencies having a certain width (the same applies to the power distribution circuits in the second to ninth embodiments). ). That is, the power distribution circuit according to the present invention is not only fixed to a single fundamental frequency, but also when the fundamental frequency fluctuates with a predetermined width based on the center frequency, that is, Even when the fundamental wave can have a plurality of frequencies or in a frequency band, it can be used as a power distribution circuit. In this case, the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 are each designed to have an electrical length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave. In this case, the power distribution circuit may be designed so that the frequency to be used is within ± 10% at maximum of the design fundamental frequency of the power distribution circuit, preferably within ± 5%.
また、上記実施形態において、周波数と波長とは反比例の関係に有ることを考慮すると、上記電力分配回路を構成するインターディジタルキャパシタ6、伝送線路7、及び先端開放スタブ8の電気長は、電力分配回路を通過・電力分配される基本波の1/4波長から若干ずれていてもよいことは明らかである。この許容される電気長のずれの程度は、上述した許容される周波数ずれから導かれるが、概ね基本波周波数の1/4波長に対して、最大±10%以内、望ましくは±5%以内と考えてよい(第二の実施形態〜第九の実施形態における電力分配回路においても同様)。 In the above embodiment, considering that the frequency and the wavelength are in an inversely proportional relationship, the electrical lengths of the interdigital capacitor 6, the transmission line 7, and the open-ended stub 8 constituting the power distribution circuit are as follows. Obviously, it may be slightly shifted from the quarter wavelength of the fundamental wave that is passed and distributed through the circuit. The allowable degree of deviation of the electrical length is derived from the above-described allowable frequency deviation, but is generally within ± 10% at maximum, preferably within ± 5% with respect to a quarter wavelength of the fundamental frequency. It may be considered (the same applies to the power distribution circuits in the second to ninth embodiments).
[第二の実施形態]
次に、本発明の第二の実施形態における電力分配回路について説明する。
[Second Embodiment]
Next, a power distribution circuit according to the second embodiment of the present invention will be described.
図8は、第二の実施形態における電力分配回路の構成例を示す図である。なお、図8に示す電力分配回路D2において、図1に示す電力分配回路D1と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 8 is a diagram illustrating a configuration example of a power distribution circuit according to the second embodiment. In the power distribution circuit D2 shown in FIG. 8, the same components as those of the power distribution circuit D1 shown in FIG.
図8に示すように、電力分配回路D2においては、2次高調波出力回路5に、基本波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、基本波周波数における1/4波長の前後±5%の範囲の電気長)を有する第2伝送線路としての伝送線路9が設けられている。より具体的には、2次高調波出力回路5には、先端開放スタブ8の分岐点Xから2次高調波出力端子3との間に伝送線路9が介挿されている。このような電力分配回路D2における伝送線路7と伝送線路9の特性インピーダンスは、システムインピーダンス(入力端子1、基本波出力端子2、及び2次高調波出力端子3に接続される負荷インピーダンス)の前後±10%の範囲となるように設定されている。
As shown in FIG. 8, in the power distribution circuit D2, the second harmonic output circuit 5 is connected to the electrical length in the range of ± 10% before and after the quarter wavelength at the fundamental frequency (preferably, 1 at the fundamental frequency). A transmission line 9 as a second transmission line having an electrical length in the range of ± 5% before and after / 4 wavelength is provided. More specifically, in the second harmonic output circuit 5, a transmission line 9 is interposed between the branch point X of the open end stub 8 and the second
このような電力分配回路D2の動作原理は、第一の実施形態における電力分配回路D1と同様である。第一の実施形態では基本波周波数における2次高調波出力端子3の入力インピーダンスZ3が短絡であったのに対し、第二の実施形態では開放となる点が異なる。但し、基本波周波数出力端子2と2次高調波出力端子3の間で、基本波周波数、2倍波周波数(2次高調波周波数)の両方で良好なアイソレーション特性が実現されることに変わりはない。第一の実施形態と第二の実施形態は、電力分配回路の応用により使い分けられる。
The operating principle of such a power distribution circuit D2 is the same as that of the power distribution circuit D1 in the first embodiment. The input impedance Z3 of the second
このような第二の実施形態における電力分配回路においても、第一の実施形態における電力分配回路と同様の効果を得ることができる。 In such a power distribution circuit in the second embodiment, the same effect as that of the power distribution circuit in the first embodiment can be obtained.
[第三の実施形態]
次に、本発明の第三の実施形態における電力分配回路の構成について説明する。
[Third embodiment]
Next, the configuration of the power distribution circuit in the third embodiment of the present invention will be described.
図9は、第三の実施形態における電力分配回路の構成例を示す図である。なお、図9に示す電力分配回路D3において、図1に示す電力分配回路D1と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 9 is a diagram illustrating a configuration example of the power distribution circuit according to the third embodiment. In the power distribution circuit D3 shown in FIG. 9, the same components as those of the power distribution circuit D1 shown in FIG.
図9に示すように、電力分配回路D3においては、2i(i=k-1,k,・・・,n)次高調波の混合波を、2(k-1)次高調波(kは自然数であり、k=1の場合は基本波を表す)とそれ以外の混合波(2(k-1)次高調波を除く高調波)に分離する第k電力分配回路12が、第1電力分配回路10から第n電力分配回路14(nは2以上の自然数)まで順次接続され構成されている。以下の説明では、電力分配回路D3における第k電力分配回路12と第(k+1)電力分配回路13を例にとって説明する。 As shown in FIG. 9, in the power distribution circuit D3, a mixed wave of the 2 i (i = k−1, k,..., N) order harmonic is converted into the 2 (k−1) order harmonic (k Is a natural number and represents a fundamental wave when k = 1) and a k- th power distribution circuit 12 that separates into other mixed waves (harmonics excluding 2 (k-1) -order harmonics). The power distribution circuit 10 to the n-th power distribution circuit 14 (n is a natural number of 2 or more) are sequentially connected and configured. In the following description, the kth power distribution circuit 12 and the (k + 1) th power distribution circuit 13 in the power distribution circuit D3 will be described as an example.
第k電力分配回路12は、第k入力端子21から入力された入力波(混合波)に含まれる2(k-1)次高調波を2(k-1)次高調波出力端子17に出力する2(k-1)次高調波出力手段としての2(k-1)次高調波出力回路24と、第k入力端子21から入力された入力波(混合波)に含まれる2(k-1)次高調波を除く高調波を第k出力端子22に出力する第k出力手段としての第k出力回路25とを備えて構成されている。
The k-th power distribution circuit 12 outputs the 2 (k-1) -order harmonic included in the input wave (mixed wave) input from the k-th input terminal 21 to the 2 (k-1) -order harmonic output terminal 17. 2 (k-1) order
2(k-1)次高調波出力回路24は、2(k-1)次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2(k-1)次高調波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、2(k-1)次高調波周波数における1/4波長の電気長とする)を有する第kインターディジタルキャパシタ24aを備えて構成されている。
The 2 (k-1) order
また、第k出力回路25は、2(k-1)次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2(k-1)次高調波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、2(k-1)次高調波周波数における1/4波長の電気長とする)を有する第k伝送線路25aと、2(k-1)次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2(k-1)次高調波周波数における1/4波長の前後±5%の範囲の電気長であるが、以下の説明では、2(k-1)次高調波周波数における1/4波長の電気長とする)を有する第k先端開放スタブ25bと、を備えて構成されており、第k伝送線路25aは、第k入力端子21から第k出力端子22との間に介挿されており、第k先端開放スタブ25bは、第k伝送線路25aから第k出力端子22との間で分岐して設けられている。
Also, the
一方、第(k+1)電力分配回路13は、第k出力端子22から出力され第(k+1)入力端子23から入力された高調波(混合波)に含まれる2k次高調波を2k次高調波出力端子18に出力する2k次高調波出力手段としての2k次高調波出力回路24Yと、上記第(k+1)入力端子23から入力された高調波(混合波)に含まれる2k次高調波を除く高調波を第(k+1)出力端子22Yに出力する第(k+1)出力手段としての第(k+1)出力回路25Yとを備えて構成されている。
On the other hand, the (k + 1) -th power distribution circuit 13 converts the 2 k- order harmonics included in the harmonics (mixed waves) output from the k-
2k次高調波出力回路24Yは、2k次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2k次高調波周波数における1/4波長の前後±5%の範囲の電気長である)を有する第(k+1)インターディジタルキャパシタ24Yaを備えて構成されている。 2 k-th harmonic output circuit 24Y, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, ± before and after the quarter-wavelength at the 2 k-th harmonic frequency of 5 (K + 1) interdigital capacitor 24Ya having an electrical length in the range of%.
また、第(k+1)出力回路25Yは、2k次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2k次高調波周波数における1/4波長の前後±5%の範囲の電気長)を有する第(k+1)伝送線路25Yaと、2k次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2k次高調波周波数における1/4波長の前後±5%の範囲の電気長を有する第(k+1)先端開放スタブ25Ybと、を備えて構成されており、第(k+1)伝送線路25Yaは、第(k+1)入力端子23から第(k+1)出力端子22Yとの間に介挿されており、第(k+1)先端開放スタブ25Ybは、第(k+1)伝送線路25Yaから第(k+1)出力端子22Yとの間で分岐して設けられている。
Further, the (k + 1) output circuit 25Y, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, ± before and after the quarter-wavelength at the 2 k harmonic frequency and the (k + 1) transmission line 25Ya having an electrical length) of 5% range, the electrical length of about ± 10% in the range of 1/4 wavelength at the 2 k harmonic frequency (preferably, 2 k harmonic frequency (K + 1) th open-ended stub 25Yb having an electrical length in the range of ± 5% before and after the quarter wavelength at (k + 1) th transmission line 25Ya. 23 to the (k + 1)
図9に示す電力分配回路D3においては、第(k+1)電力分配回路13の第(k+1)入力端子23と第k電力分配回路12の第k出力端子22とが接続される構成で、第1電力分配回路10から第n電力分配回路14が順次直列に接続されるようになっており、第1伝送線路から第n伝送線路までの特性インピーダンスが、システムインピーダンス(第1入力端子1、1次高調波出力端子15、2次高調波出力端子16、・・・、2(k-1)次高調波出力端子17、2k次高調波出力端子18、・・・、2n-1次高調波出力端子19、及び第n出力端子20に接続される負荷インピーダンス)の前後±10%の範囲となるように設定されている。なお、図9に示す電力分配回路D3が、第k電力分配回路12と第(k+1)電力分配回路13のみから構成(2つの電力分配回路で構成)されている場合には、第k伝送線路25a及び第(k+1)伝送線路25Yaの特性インピーダンスは、システムインピーダンス(第k入力端子21、2(k-1)次高調波出力端子17、2k次高調波出力端子18、及び第(k+1)出力端子22Yに接続される負荷インピーダンス)の前後±10%の範囲となるように設定される。
In the power distribution circuit D3 illustrated in FIG. 9, the (k + 1) th input terminal 23 of the (k + 1) th power distribution circuit 13 and the
次に、第三の実施形態における電力分配回路の動作について説明する。なお、第k入力端子21に、2i(i=k-1,k,・・・,n)次高調波の混合波が入力する場合を想定する。 Next, the operation of the power distribution circuit in the third embodiment will be described. It is assumed that a mixed wave of the 2 i (i = k−1, k,..., N) order harmonic is input to the kth input terminal 21.
2(k-1)次高調波出力回路24は、2(k-1)次高調波周波数における1/4波長の電気長とする)を有する第kインターディジタルキャパシタ24aで構成されている為、2(k-1)次高調波を低損失で通過させ、2i(i=k-1,k,・・・,n)次高調波を阻止する。
2 (k-1) order
一方、第k出力回路25に含まれる第k先端開放スタブ25bは、2(k-1)次高調波周波数における1/4波長の電気長を有する為、2i(i=k-1,k,・・・,n)次高調波周波数において、その入力インピーダンスZos[k]は開放となる。つまり、第k出力回路25中の先端開放スタブ25aは、2i(i=k-1,k,・・・,n)次高調波に影響を与えない。従って、2i(i=k-1,k,・・・,n)次高調波は、第k出力回路25を通過し、第k出力端子22に達する。逆に、第k出力回路25の入力インピーダンスZ1b[k]は、2(k-1)次高調波周波数において開放となり、2(k-1)次高調波は阻止されることになる。
On the other hand, the k-th open-ended
そして、入力端子1に、基本波(1次高調波)及び2i(i=1,2,・・・,n)次高調波の混合波が入力された場合、上記の動作が第1電力分配回路から第n電力分配回路まで繰り返され、基本波及び2i(i=1,2,・・・,n)次高調波が、1次高調波出力端子15から2n-1次高調波出力端子19、及び第n出力端子20に順次出力され分離されることになる。
When a fundamental wave (first harmonic) and a mixed wave of 2 i (i = 1, 2,..., N) harmonics are input to the
このように、上記実施形態における電力分配回路によれば、単純な回路構成で、基本波と2i(i=1,2,・・・,n)次高調波とを含む入力波から、基本波及び2i(i=1,2,・・・,n)次高調波を、順次分離して電力出力とすることができる。 As described above, according to the power distribution circuit of the above embodiment, the basic circuit and the fundamental wave and the 2 i (i = 1, 2,. The wave and the 2 i (i = 1, 2,..., N) order harmonics can be sequentially separated into a power output.
なお、第3実施形態においても、第1及び2実施形態と同様、電力分配回路D3は、ある程度の幅を持った周波数に対して、電力分配回路として機能することができる。この場合、例えば、2(k-1)次高調波及び2k次高調波は、それぞれ、中心周波数を基準とする所定の幅を有しているとすると、第kインターディジタルキャパシタ24a、第k伝送線路25a、及び第k先端開放スタブ25bは、それぞれ、2(k-1)次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有し、第(k+1)インターディジタルキャパシタ24Ya、第(k+1)伝送線路25Ya、及び第(k+1)先端開放スタブ25Ybは、それぞれ、2k次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有するように設計される。
Also in the third embodiment, as in the first and second embodiments, the power distribution circuit D3 can function as a power distribution circuit for frequencies having a certain width. In this case, for example, assuming that the 2 (k−1) -order harmonic and the 2 k- order harmonic have predetermined widths with respect to the center frequency, respectively, the k-th interdigital capacitor 24a, the k-th harmonic. Each of the
[第四の実施形態]
次に、本発明の第四の実施形態における電力分配回路について説明する。
[Fourth embodiment]
Next, a power distribution circuit according to a fourth embodiment of the present invention will be described.
図10は、第四の実施形態における電力分配回路の構成例を示す図である。なお、図10に示す電力分配回路D4において、図9に示す電力分配回路D4と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 10 is a diagram illustrating a configuration example of the power distribution circuit according to the fourth embodiment. In the power distribution circuit D4 shown in FIG. 10, the same components as those of the power distribution circuit D4 shown in FIG.
図10に示すように、電力分配回路D4においては、第k出力回路25に、2(k-1)次高調波周波数における1/4波長の前後±10%の範囲の電気長(望ましくは、2(k-1)次高調波周波数における1/4波長の前後±5%の範囲の電気長)を有する第2の第k伝送線路25cが設けられている。より具体的には、第k出力回路25には、第k先端開放スタブ25bの分岐点から第k出力端子22との間に第2の第k伝送線路25cが介挿されている。
As shown in FIG. 10, in the power distribution circuit D4, the k-th output circuit 25 has an electrical length in the range of ± 10% before and after the quarter wavelength at the 2 (k-1) -order harmonic frequency (preferably, A second k- th transmission line 25c having an electrical length in the range of ± 5% before and after a quarter wavelength at 2 (k-1) -order harmonic frequency is provided. More specifically, in the k-th output circuit 25, a second k-th transmission line 25c is interposed between the branch point of the k-th
このような第2の第k伝送線路は、図10に示すように、第1電力分配回路10から第n電力分配回路14のそれぞれに設けられている。そして、第1伝送線路から第n伝送線路、及び第2の第1伝送線路から第2の第n伝送線路までの特性インピーダンスは、システムインピーダンス(第1入力端子1、1次高調波出力端子15、2次高調波出力端子16、・・・、2(k-1)次高調波出力端子17、2k次高調波出力端子18、・・・、2n-1次高調波出力端子19、及び第n出力端子20に接続される負荷インピーダンス)の前後±10%の範囲となるように設定される。
Such a second k-th transmission line is provided in each of the first power distribution circuit 10 to the n-th
このような第四の実施形態における電力分配回路においても、第三の実施形態における電力分配回路と同様の効果を得ることができる。 In such a power distribution circuit in the fourth embodiment, the same effect as that of the power distribution circuit in the third embodiment can be obtained.
[第五の実施形態]
次に、本発明の第五の実施形態として、上記第一の実施形態における電力分配回路を適用した周波数逓倍器について説明する。
[Fifth embodiment]
Next, a frequency multiplier to which the power distribution circuit in the first embodiment is applied will be described as a fifth embodiment of the present invention.
図11は、第五の実施形態における周波数逓倍器の構成例を示す図である。なお、図11に示す電力分配回路28において、図1に示す電力分配回路D1と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 11 is a diagram illustrating a configuration example of a frequency multiplier according to the fifth embodiment. In the power distribution circuit 28 shown in FIG. 11, the same components as those of the power distribution circuit D1 shown in FIG.
図11に示すように、周波数逓倍器D5は、逓倍回路26と電力分配回路28とを備えており、逓倍回路26の出力端子と電力分配回路28の入力端子とが基本波・2次高調波混合波出力端子27で接続されている。逓倍回路26は、入力端子1から入力された基本波電力を、少なくとも基本波電力と2次高調波電力を含む混合波電力に変換し、これを混合波出力端子27に出力するようになっている。電力分配回路28は、第一の実施形態で述べた通り、基本波と2次高調波の混合電力を、基本波電力と2次高調波電力に分離して出力する。
As shown in FIG. 11, the frequency multiplier D5 includes a multiplier circuit 26 and a power distribution circuit 28, and an output terminal of the multiplier circuit 26 and an input terminal of the power distribution circuit 28 are fundamental waves and second harmonics. The mixed wave output terminal 27 is connected. The multiplier circuit 26 converts the fundamental wave power input from the
こうして、周波数逓倍器D5は、基本波電力を入力し、基本波電力と2次高調波電力の両方を分離して出力することができる。なお、基本波入力から、基本波と2次高調波を分離して出力する場合、本実施形態のように逓倍回路26に全基本波電力を入力し、逓倍回路26の出力側で基本波電力と2次高調波電力を分離する形式の他に、逓倍回路26の入力側で先に基本波電力を分離し、逓倍回路26の出力側に2次高調波用の帯域通過フィルタ等を設ける形式も考えられる。本発明で本実施形態のような形式を採用したのは、次のような2つの理由による。第一に、2次高調波の出力レベルは一般的に、基本波入力レベルに非常に強く依存する。従って、先に基本波入力を分離し入力レベルを下げてしまうと、高調波出力レベルが大きく低下し所望の高調波出力レベルを確保できない場合が多くなる。但し定量的な議論は、非線型素子の非線型特性、基本波入力レベル、所望の基本波及び高調波の出力レベル等を踏まえた上で行う必要がある。第二に、逓倍回路26の入力側で先に基本波電力を分離する場合においても、当該入力側に基本波のウィルキンソン電力分配回路が必要となる。従って、素子数やチップ面積の観点においても本実施形態に示した形式が大きく不利となることは無い。 Thus, the frequency multiplier D5 can input the fundamental wave power and separate and output both the fundamental wave power and the second harmonic power. When the fundamental wave and the second harmonic are separated and output from the fundamental wave input, the entire fundamental wave power is input to the multiplication circuit 26 as in the present embodiment, and the fundamental wave power is output on the output side of the multiplication circuit 26. In addition to the form of separating the second harmonic power and the second harmonic power, the fundamental wave power is first separated on the input side of the multiplier circuit 26, and the band pass filter for the second harmonic is provided on the output side of the multiplier circuit 26. Is also possible. The reason why the format of the present embodiment is adopted in the present invention is as follows. First, the output level of the second harmonic generally depends very strongly on the fundamental input level. Therefore, if the fundamental wave input is first separated and the input level is lowered, the harmonic output level is greatly reduced, and the desired harmonic output level cannot be ensured in many cases. However, the quantitative discussion needs to be made in consideration of the nonlinear characteristics of the nonlinear element, the fundamental wave input level, the desired fundamental wave and harmonic output levels, and the like. Second, even when the fundamental wave power is first separated on the input side of the multiplier 26, a fundamental Wilkinson power distribution circuit is required on the input side. Therefore, the form shown in the present embodiment does not greatly disadvantage from the viewpoint of the number of elements and the chip area.
[第六の実施形態]
次に、本発明の第六の実施形態として、第五の実施形態の周波数逓倍器D5における逓倍回路26の一構成例を示した場合の周波数逓倍器について説明する。
[Sixth embodiment]
Next, as a sixth embodiment of the present invention, a frequency multiplier when a configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.
図12は、第六の実施形態における周波数逓倍器の構成例を示す図である。なお、図12に示す電力分配回路28において、図1に示す電力分配回路D1と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 12 is a diagram illustrating a configuration example of a frequency multiplier according to the sixth embodiment. In the power distribution circuit 28 shown in FIG. 12, the same components as those of the power distribution circuit D1 shown in FIG.
図12に示すように、周波数逓倍器D6における逓倍回路26は、能動素子としてのヘテロバイポーラトランジスタ(HBT)29、HBT29の入力側に設けられた入力整合回路30及びベースバイアス供給回路32、HBT29の出力側に設けられた出力整合回路31及びコレクタバイアス回路33並びに基本波終端回路35を備えて構成されている。また、逓倍回路26の入力段及び出力段には、直流遮断容量34a,34bが設けられている。
As shown in FIG. 12, the frequency multiplier 26 in the frequency multiplier D6 includes a heterobipolar transistor (HBT) 29 as an active element, an input matching circuit 30 provided on the input side of the
ここで、入力整合回路30は、伝送線路36aと先端開放スタブ37aとから構成されている。また、出力整合回路31は、伝送線路36bと先端開放スタブ37bとから構成されている。また、ベースバイアス回路32は、伝送線路38、ベースバイアス端子39、及び高周波接地容量40aとから構成されている。また、コレクタバイアス回路33は、伝送線路41、コレクタバイアス端子42、及び高周波接地容量40bとから構成されている。また、基本波終端回路35は、抵抗43と基本波周波数における1/4波長の前後±10%の範囲の電気長を有する先端開放スタブ44とから構成されている。
Here, the input matching circuit 30 includes a transmission line 36a and a tip
このような構成の逓倍回路26は、入力端子1からの基本波電力の入力に対し、HBT29の非線形性を利用して2次高調波電力を発生させ、基本波と2次高調波の混合波電力を出力する機能を有する。基本波電力と2次高調波電力の出力バランスは、抵抗43の抵抗値の設定により制御可能である。そして、混合波出力端子27に出力された基本波と2次高調波の混合電力は、電力分配回路28により、基本波電力と2次高調波電力に分離される。
The multiplying circuit 26 configured as described above generates second harmonic power using the nonlinearity of the
次に、第六の実施形態における周波数逓倍器の動作についてハーモニック・バランス法によるシミュレーション結果を用いて説明する。図13は、入力端子1から周波数20GHz、振幅1.4Vp-pの基本波を入力した場合の各出力端子における出力波形を示す図であり、(A)は混合波出力端子27における出力波形を、(B)は基本波出力端子2における出力波形を、(C)は2次高調波出力端子3における出力波形をそれぞれ示している。図13に示すように、混合波出力端子27に出力された基本波と2次高調波の混合波が、電力分配回路28により基本波成分と2次高調波電力に分離されていることが分かる。
Next, the operation of the frequency multiplier in the sixth embodiment will be described using simulation results by the harmonic balance method. FIG. 13 is a diagram showing output waveforms at each output terminal when a fundamental wave having a frequency of 20 GHz and an amplitude of 1.4 Vp-p is input from the
[第七の実施形態]
次に、本発明の第七の実施形態として、第五の実施形態の周波数逓倍器D5における逓倍回路26の他の構成例を示した場合の周波数逓倍器について説明する。
[Seventh embodiment]
Next, as a seventh embodiment of the present invention, a frequency multiplier when another configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.
図14は、第七の実施形態における周波数逓倍器の構成例を示す図である。なお、図14における周波数逓倍器D7において、図12に示す周波数逓倍器D6と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 14 is a diagram illustrating a configuration example of a frequency multiplier according to the seventh embodiment. In addition, in the frequency multiplier D7 in FIG. 14, the same components as those in the frequency multiplier D6 shown in FIG.
図14に示すように、周波数逓倍器D7における逓倍回路26においては、出力整合回路31に、伝送線路36c、先端開放スタブ37cを付加している。これらの付加により、基本波周波数と2次高調波周波数の両方で、より良好な出力整合の実現を可能としている。
As shown in FIG. 14, in the frequency multiplier 26 in the frequency multiplier D7, a transmission line 36c and an
[第八の実施形態]
次に、本発明の第八の実施形態として、第五の実施形態の周波数逓倍器D5における逓倍回路26の更に他の構成例を示した場合の周波数逓倍器について説明する。
[Eighth embodiment]
Next, as an eighth embodiment of the present invention, a frequency multiplier in a case where still another configuration example of the multiplier circuit 26 in the frequency multiplier D5 of the fifth embodiment is shown will be described.
図15は、第八の実施形態における周波数逓倍器の構成例を示す図である。なお、図15における周波数逓倍器D8において、図12に示す周波数逓倍器D6と同様の構成部分については同一の符号を付し重複した説明を省略するものとする。 FIG. 15 is a diagram illustrating a configuration example of a frequency multiplier according to the eighth embodiment. In addition, in the frequency multiplier D8 in FIG. 15, the same components as those in the frequency multiplier D6 shown in FIG.
図15に示すように、周波数逓倍器D8における逓倍回路26においては、抵抗43を可変としている。この可変抵抗値の制御により、基本波出力端子2に出力される基本波電力と、2次高調波出力端子3に出力される2次高調波電力のバランスを制御することが可能である。
As shown in FIG. 15, in the frequency multiplier 26 in the frequency multiplier D8, the resistor 43 is variable. By controlling the variable resistance value, it is possible to control the balance between the fundamental wave power output to the fundamental
[第九の実施形態]
次に、本発明の第九の実施形態として、上記第五〜八実施形態における周波数逓倍器を適用した光通信用送信機フロントエンドについて説明する。
[Ninth embodiment]
Next, as a ninth embodiment of the present invention, a transmitter front end for optical communication to which the frequency multiplier in the fifth to eighth embodiments is applied will be described.
図16は、第九の実施形態における光通信用送信機フロントエンドのブロック例を示す図である。図16に示す光通信用送信機フロントエンドにおける周波数逓倍器45には、図11、図12、図14、及び図15の何れか一図に示した周波数逓倍器が適用される。 FIG. 16 is a block diagram illustrating an example of a transmitter front end for optical communication according to the ninth embodiment. The frequency multiplier shown in any one of FIGS. 11, 12, 14, and 15 is applied to the frequency multiplier 45 in the transmitter front end for optical communication shown in FIG.
図16に示すように、光通信用送信機フロントエンドは、周波数逓倍器45、MUX(マルチプレクサ)回路46、識別回路47、及び変調器ドライバ48等を備えて構成されている。周波数逓倍器45は、入力端子1から入力される基本波周波数のクロック信号から、基本波及び2次高調波周波数のクロック信号を発生させ、それぞれ、MUX回路46、識別回路47に供給するようになっている。なお、その他の構成部分の動作については、本発明と直接の関係がないので説明を省略する。
As shown in FIG. 16, the transmitter front end for optical communication includes a frequency multiplier 45, a MUX (multiplexer) circuit 46, an identification circuit 47, a modulator driver 48, and the like. The frequency multiplier 45 generates a clock signal having a fundamental frequency and a second harmonic frequency from a clock signal having a fundamental frequency input from the
以上、本発明の一実施形態を説明したが、本発明の具体的な構成は、上記実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計変更等があっても、本発明の範囲に含まれる。 Although one embodiment of the present invention has been described above, the specific configuration of the present invention is not limited to the above embodiment, and even if there is a design change or the like without departing from the gist of the present invention, It is included in the scope of the invention.
1・・・入力端子
2・・・基本波出力端子
3・・・2次高調波出力端子
4・・・基本波出力回路
5・・・2次高調波出力回路
6・・・インターディジタルキャパシタ
7、9・・・伝送線路
8・・・先端開放スタブ
10・・・第1電力分配回路
11・・・第2電力分配回路
12・・・第k電力分配回路
13・・・第(k+1)電力分配回路
14・・・第n電力分配回路
15・・・1次高周波出力端子
16・・・2次高周波出力端子
17・・・2(k-1)次高調波出力端子
18・・・2k次高調波出力端子
19・・・2(n-1)次高調波出力端子
20・・・第n出力端子
21・・・第k入力端子
22・・・第k出力端子
23・・・第(k+1)入力端子
24・・・2(k-1)次高調波出力回路
24Y・・・2k次高調波出力回路
25・・・第k出力回路
25Y・・・第(k+1)出力回路
26・・・逓倍回路
27・・・基本波・2次高調波混合波出力端子
28・・・電力分配回路
29・・・ヘテロ接合バイポーラトランジスタ(HBT)
30・・・入力整合回路
31・・・出力整合回路
32・・・ベースバイアス回路
33・・・コレクタバイアス回路
34a,34b・・・直流遮断容量
35・・・基本波終端回路
36a,36b,36c,38,41・・・伝送線路
37a,37b,37c,44・・・先端開放スタブ
39・・・ベースバイアス端子
40a,40b・・・高周波接地容量
42・・・コレクタバイアス端子
43・・・抵抗
45・・・周波数逓倍器
46・・・MUX回路
47・・・識別回路
48・・・変調器ドライバ
49・・・データ信号入力端子
D1〜D4・・・電力分配回路
D5〜D8・・・周波数逓倍器
DESCRIPTION OF
30 ... Input matching circuit 31 ... Output matching circuit 32 ... Base bias circuit 33 ...
Claims (17)
前記基本波出力手段は、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有するインターディジタルキャパシタを備え、
前記インターディジタルキャパシタは、前記入力端子と前記基本波出力端子との間に介挿されており、
前記2次高調波出力手段は、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する第1伝送線路と、前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する先端開放スタブと、を備え、
前記第1伝送線路は、前記入力端子から前記2次高調波出力端子との間に介挿されており、
前記先端開放スタブの端子は、前記第1伝送線路から前記2次高調波出力端子との間に設けられていることを特徴とする電力分配回路。 A fundamental wave output means for outputting a fundamental wave included in an input wave input from the input terminal to a fundamental wave output terminal; and a second harmonic wave included in the input wave input from the input terminal as a second harmonic output terminal. A second harmonic output means for outputting to the power distribution circuit,
The fundamental wave output means includes an interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at the frequency of the fundamental wave,
The interdigital capacitor is interposed between the input terminal and the fundamental wave output terminal,
The second harmonic output means includes a first transmission line having an electrical length in a range of ± 10% before and after a quarter wavelength of the fundamental wave frequency, and ± around a quarter wavelength of the fundamental wave frequency. An open-ended stub having an electrical length in the range of 10% ,
The first transmission line is interposed between the input terminal and the second harmonic output terminal,
It said tip terminal of the open stub, the power distribution circuit, characterized that you have provided between said second harmonic wave output terminal from said first transmission line.
前記基本波の周波数は、それぞれ、中心周波数を基準とする所定の幅を有しており、
前記インターディジタルキャパシタ、前記第1伝送線路、及び前記先端開放スタブは、それぞれ、前記基本波の中心周波数における1/4波長の前後±10%の範囲の電気長を有することを特徴とする電力分配回路。 The power distribution circuit according to claim 1,
Each frequency of the fundamental wave has a predetermined width based on the center frequency,
The interdigital capacitor, the first transmission line, and the open-ended stub each have an electric length in a range of ± 10% before and after a quarter wavelength at the center frequency of the fundamental wave. circuit.
前記第1伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記2次高調波出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 1 or 2,
The characteristic impedance of the first transmission line, the input terminal, the fundamental wave output terminal, and power to the front and rear ± 10% range der wherein Rukoto load impedance connected to the second harmonic output terminal Distribution circuit.
前記先端開放スタブの分岐点から前記2次高調波出力端子との間に前記基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2伝送線路が介挿されていることを特徴とする電力分配回路。 The power distribution circuit according to claim 1 ,
A second transmission line having an electrical length in the range of ± 10% before and after a quarter wavelength of the fundamental wave frequency is interposed between the branch point of the open stub and the second harmonic output terminal. A power distribution circuit.
前記第1伝送線路及び前記第2伝送線路の特性インピーダンスが、前記入力端子、前記基本波出力端子、及び前記2次高調波出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 4 ,
The characteristic impedance of the first transmission line and the second transmission line is within a range of ± 10% before and after the load impedance connected to the input terminal, the fundamental wave output terminal, and the second harmonic output terminal. Power distribution circuit characterized by
前記第k出力端子から出力され第(k+1)入力端子から入力された高調波に含まれる2 k 次高調波を2 k 次高調波出力端子に出力する2 k 次高調波出力手段と、前記第(k+1)入力端子から入力された入力波に含まれる2 k 次高調波を除く高調波を第(k+1)出力端子に出力する第(k+1)出力手段と、を備えた第(k+1)電力分配回路と、
を具備する電力分配回路であって、
前記2 (k−1) 次高調波出力手段は、前記2 (k−1) 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第kインターディジタルキャパシタを備え、
前記第kインターディジタルキャパシタは、前記第k入力端子と前記2 (k−1) 次高調波出力端子との間に介挿されており、
前記第k出力手段は、前記2 (k−1) 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第k伝送線路と、前記2 (k−1) 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第k先端開放スタブと、を備え、
前記第k伝送線路は、前記第k入力端子から前記第k出力端子との間に介挿されており、
前記第k先端開放スタブは、前記第k伝送線路から前記第k出力端子との間に設けられており、
前記2 k 次高調波出力手段は、前記2 k 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)インターディジタルキャパシタを備え、
前記第(k+1)インターディジタルキャパシタは、前記第(k+1)入力端子と前記2 k 次高調波出力端子との間に介挿されており、
前記第(k+1)出力手段は、前記2 k 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)伝送線路と、前記2 k 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第(k+1)先端開放スタブと、を備え、
前記第(k+1)伝送線路は、前記第(k+1)入力端子から前記第(k+1)出力端子との間に介挿されており、
前記第(k+1)先端開放スタブは、前記第(k+1)伝送線路から前記第(k+1)出力端子との間に設けられていることを特徴とする電力分配回路。 The k (k is a natural number) 2 included in the input waves inputted from the input terminal (k-1) the next harmonic 2 (k-1) 2 to output the next harmonic output terminal (k-1) order harmonics Wave output means, and k- th output means for outputting harmonics excluding 2 (k−1) -order harmonics included in the input wave input from the k-th input terminal to the k-th output terminal. k power distribution circuit;
Said output from the k output terminals a (k + 1) 2 k harmonics output means for outputting the 2 k th harmonic wave included in the harmonic wave input from the input terminal to the 2 k harmonic output terminal, said first (K + 1) th power distribution unit comprising: (k + 1) th output means for outputting to the (k + 1) th output terminal harmonics excluding the 2 kth order harmonic included in the input wave input from the (k + 1) input terminal Circuit,
A power distribution circuit comprising:
The 2 (k-1) order harmonic output means includes a k- th interdigital capacitor having an electrical length in a range of ± 10% before and after a quarter wavelength at the frequency of the 2 (k-1) order harmonic. ,
The k-th interdigital capacitor is interposed between the k-th input terminal and the 2 (k−1) -order harmonic output terminal;
Wherein said k output means, said 2 (k-1) and the k transmission line having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the next harmonic, the 2 (k-1) following A k-th open-ended stub having an electrical length in the range of ± 10% before and after a quarter wavelength at a harmonic frequency,
The kth transmission line is interposed between the kth input terminal and the kth output terminal;
The k-th open end stub is provided between the k-th transmission line and the k-th output terminal;
The 2 k harmonic output means comprises a (k + 1) th interdigital capacitor having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k-th harmonic,
The (k + 1) -th interdigital capacitor is interposed between the (k + 1) -th input terminal and the 2 k- order harmonic output terminal,
Wherein the (k + 1) output means, and the (k + 1) transmission line having an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k-th harmonic, the frequency of the 2 k-th harmonic A (k + 1) th open-ended stub having an electrical length in the range of ± 10% before and after the quarter wavelength of
The (k + 1) th transmission line is interposed between the (k + 1) th input terminal and the (k + 1) th output terminal,
Wherein the (k + 1) open stub, the first (k + 1) from said transmission line (k + 1) th power distribution circuit, characterized that you have provided between the output terminal.
前記2 (k−1) 次高調波の周波数は、中心周波数を基準とする所定の幅を有しており、
前記第kインターディジタルキャパシタ、前記第k伝送線路、及び前記第k先端開放スタブは、それぞれ、前記2 (k−1) 次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有し、
前記第(k+1)インターディジタルキャパシタ、前記第(k+1)伝送線路、及び前記第(k+1)先端開放スタブは、それぞれ、前記2k次高調波の中心周波数における1/4波長の前後±10%の範囲の電気長を有することを特徴とする電力分配回路。 The power distribution circuit according to claim 6, wherein
The frequency of the 2 (k−1) order harmonic has a predetermined width based on the center frequency,
The k-th interdigital capacitor, the k-th transmission line, and the k-th open-ended stub are each within a range of ± 10% before and after a quarter wavelength at the center frequency of the 2 (k−1) -order harmonic. Has an electrical length,
The (k + 1) -th interdigital capacitor, the (k + 1) -th transmission line, and the (k + 1) -th open-ended stub each have a range of ± 10% before and after a quarter wavelength at the center frequency of the 2k-order harmonic. power distribution circuit, characterized in Rukoto which have a electrical length of.
前記第k伝送線路及び前記第(k+1)伝送線路の特性インピーダンスが、前記第k入力端子、前記2 (k−1) 次高調波出力端子、前記2 k 次高調波出力端子、及び第(k+1)出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 6 or 7,
The characteristic impedances of the k-th transmission line and the (k + 1) -th transmission line are the k-th input terminal, the 2 (k−1) -order harmonic output terminal, the 2 k- order harmonic output terminal, and the (k + 1 ) -th transmission line. ) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the output terminal .
前記第k先端開放スタブの分岐点から前記第k出力端子との間に前記2 (k−1) 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2の第k伝送線路が介挿され、
前記第(k+1)先端開放スタブの分岐点から前記第(k+1)出力端子との間に前記2 k 次高調波の周波数における1/4波長の前後±10%の範囲の電気長を有する第2の第(k+1)伝送線路が介挿されていることを特徴とする電力分配回路。 In the power distribution circuit according to claim 6,
The from the branch point before Symbol k-th open stub having an electrical length of the 2 (k-1) before and after ± 10% of the range of a quarter wavelength at the frequency of the next harmonic between the k-th output terminal 2 k-th transmission line is inserted,
The before SL (k + 1) th of the open stub branch point has an electrical length of about ± 10% of the range of a quarter wavelength at the frequency of the 2 k harmonics between the first (k + 1) output terminal 2 (k + 1) th power distribution circuit, characterized in Rukoto transmission line are inserted.
前記第k伝送線路、前記第2の第k伝送線路、前記第(k+1)伝送線路、及び前記第2の第(k+1)伝送線路の特性インピーダンスが、前記第k入力端子、前記2(k−1)次高調波出力端子、前記2k次高調波出力端子、及び第(k+1)出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 9 , wherein
The characteristic impedances of the kth transmission line, the second kth transmission line, the (k + 1) th transmission line , and the second (k + 1) th transmission line are the kth input terminal, the 2 (k− 1) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the second harmonic output terminal, the 2 kth harmonic output terminal, and the (k + 1) th output terminal.
前記第(k+1)電力分配回路の第(k+1)入力端子と前記第k電力分配回路の第k出力端子とが接続される構成で、少なくとも3以上の前記電力分配回路が順次直列に接続されていることを特徴とする電力分配回路。 The power distribution circuit according to any one of claims 6 to 9,
A configuration in which the (k + 1) th input terminal of the (k + 1) th power distribution circuit and the kth output terminal of the kth power distribution circuit are connected, and at least three or more power distribution circuits are sequentially connected in series. A power distribution circuit.
前記第(k+1)電力分配回路の第(k+1)入力端子と前記第k電力分配回路の第k出力端子とが接続される構成で、第1電力分配回路から第n(nは自然数)電力分配回路までの少なくとも3以上の前記電力分配回路が順次直列に接続されており、
前記第1伝送線路から第n伝送線路、及び前記第2の第1伝送線路から前記第2の第n伝送線路の特性インピーダンスが、第1入力端子、及び1次高調波出力端子から2(n−1)次高調波出力端子、並びに第n出力端子に接続される負荷インピーダンスの前後±10%の範囲であることを特徴とする電力分配回路。 The power distribution circuit according to claim 9 , wherein
The (k + 1) th input terminal of the (k + 1) th power distribution circuit is connected to the kth output terminal of the kth power distribution circuit, and the nth (n is a natural number) power distribution from the first power distribution circuit. At least three or more of the power distribution circuits up to the circuit are sequentially connected in series;
The characteristic impedances of the first transmission line to the nth transmission line and the second first transmission line to the second nth transmission line are 2 ( n) from the first input terminal and the first harmonic output terminal. −1) A power distribution circuit having a range of ± 10% before and after the load impedance connected to the second harmonic output terminal and the nth output terminal.
前記逓倍回路は、能動素子と、当該能動素子の入力側に設けられた入力整合回路及びバイアス供給回路と、前記能動素子の出力側に設けられた出力整合回路及びバイアス供給回路並びに基本波終端回路と、を備えることを特徴とする周波数逓倍器。 The frequency multiplier according to claim 13 or 14,
The multiplication circuit includes an active element, an input matching circuit and a bias supply circuit provided on the input side of the active element, an output matching circuit and a bias supply circuit provided on the output side of the active element, and a fundamental wave termination circuit If, frequency multiplier, characterized in Rukoto equipped with.
前記基本波終端回路は、基本波の周波数における1/4波長の前後±10%の範囲の電気長を有する先端開放スタブと抵抗を備えて構成されていることを特徴とする周波数逓倍器。 The frequency multiplier according to claim 15,
The fundamental frequency termination circuit includes an open-ended stub and a resistor having an electrical length in a range of ± 10% before and after a quarter wavelength at a fundamental frequency, and a frequency multiplier.
前記抵抗は、可変抵抗であることを特徴とする周波数逓倍器。 In the frequency multiplier according to claim 1 6,
The resistance, frequency multiplier, wherein the variable resistor der Rukoto.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281308A JP4179091B2 (en) | 2003-07-28 | 2003-07-28 | Power distribution circuit and frequency multiplier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003281308A JP4179091B2 (en) | 2003-07-28 | 2003-07-28 | Power distribution circuit and frequency multiplier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005051499A JP2005051499A (en) | 2005-02-24 |
JP4179091B2 true JP4179091B2 (en) | 2008-11-12 |
Family
ID=34266857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003281308A Expired - Fee Related JP4179091B2 (en) | 2003-07-28 | 2003-07-28 | Power distribution circuit and frequency multiplier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4179091B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5288939B2 (en) * | 2008-08-13 | 2013-09-11 | 三菱電機株式会社 | High frequency oscillation source |
JP6297427B2 (en) * | 2014-06-26 | 2018-03-20 | 株式会社Nttドコモ | Harmonic filter and nonlinearity measuring device |
CN110048682A (en) * | 2019-04-17 | 2019-07-23 | 杭州电子科技大学富阳电子信息研究院有限公司 | A kind of broadband continuous type power amplifier and design method based on multiple stage secondary harmonic controling |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5543285B2 (en) * | 1972-08-25 | 1980-11-05 | ||
JPS5352336A (en) * | 1976-10-22 | 1978-05-12 | Mitsubishi Electric Corp | Dividing filter |
JPS58177011A (en) * | 1982-04-10 | 1983-10-17 | Fujitsu Ltd | Oscillation multiplier |
JPH057764Y2 (en) * | 1986-01-10 | 1993-02-26 | ||
JPS62119001U (en) * | 1986-01-20 | 1987-07-28 | ||
JPH0274066A (en) * | 1988-09-09 | 1990-03-14 | Toshiba Corp | Semiconductor integrated circuit element |
JPH02104002A (en) * | 1988-10-12 | 1990-04-17 | Fuji Elelctrochem Co Ltd | Microwave multiplexer |
JPH02295202A (en) * | 1989-05-09 | 1990-12-06 | Nec Corp | Direct current preventing circuit |
US5333219A (en) * | 1992-12-17 | 1994-07-26 | At&T Bell Laboratories | Asymmetric Y-branch optical device |
JPH09200165A (en) * | 1996-01-18 | 1997-07-31 | Daihen Corp | Channel separation filter, psk demodulator and psk receiver |
JP3224509B2 (en) * | 1996-06-14 | 2001-10-29 | 三菱電機株式会社 | Microwave multiplier |
AUPP512098A0 (en) * | 1998-08-07 | 1998-08-27 | Alcatel Alsthom Compagnie Generale D'electricite | Dual band combiner arrangement |
JP3413634B2 (en) * | 1999-10-27 | 2003-06-03 | 独立行政法人産業技術総合研究所 | Pitch estimation method and apparatus |
JP3865043B2 (en) * | 2001-04-06 | 2007-01-10 | 日本電気株式会社 | Return loss suppression circuit |
-
2003
- 2003-07-28 JP JP2003281308A patent/JP4179091B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005051499A (en) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3086469B1 (en) | Doherty power amplifier, communication device and system | |
JPH11127040A (en) | Highly efficient linear power amplifier operated at pluralities of frequency bands | |
EP2660973B1 (en) | Doherty amplifier | |
JP2007329641A (en) | Frequency bandwidth switching amplifier | |
JP2000509582A (en) | Odd-order MESFET frequency multiplier | |
JPH0870207A (en) | Impedance matching circuit | |
CN108011168B (en) | Novel Wilkinson power divider capable of terminating complex impedance | |
JP4179091B2 (en) | Power distribution circuit and frequency multiplier | |
JP2001196862A (en) | Single balance mixer | |
JPH03250807A (en) | Power synthesis type multi-stage amplifier | |
CN213717039U (en) | Miniaturized low-pass Wilkinson power divider | |
CN113794447A (en) | Active frequency multiplier, frequency multiplication amplifying circuit and MMIC chip | |
JP2005101946A (en) | Power divider/combiner | |
JP2001111348A (en) | Threefold-multiplier | |
KR101731563B1 (en) | Apparatus for Matching Impedance for Removing Reflection Noise of Motor Driver | |
JP2008054174A (en) | 90-degree hybrid circuit | |
JP2003174338A (en) | Distribution amplifier and distribution differential amplifier | |
KR100378676B1 (en) | TRAVELLING-WAVE AMPLIFIER HAVING A π-TYPE OUTPUT TRANSMISSION LINE STRUCTURE | |
JP6135316B2 (en) | Harmonic suppression circuit | |
CN215299477U (en) | Miniaturized low-pass microstrip 3dB coupler | |
JP2008263286A (en) | Variable frequency amplifier | |
JPH03201709A (en) | Distributed microwave amplifier | |
US9147923B2 (en) | Differential mode amplifier driving circuit | |
JP2004088203A (en) | Frequency multiplier | |
JPH10209788A (en) | Variable phase shifter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060613 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4179091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |