JP2008263286A - Variable frequency amplifier - Google Patents
Variable frequency amplifier Download PDFInfo
- Publication number
- JP2008263286A JP2008263286A JP2007102832A JP2007102832A JP2008263286A JP 2008263286 A JP2008263286 A JP 2008263286A JP 2007102832 A JP2007102832 A JP 2007102832A JP 2007102832 A JP2007102832 A JP 2007102832A JP 2008263286 A JP2008263286 A JP 2008263286A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- frequency
- switch
- capacitance
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、主としてVHF帯、UHF帯、マイクロ波帯およびミリ波帯で用いられる周波数可変増幅器に関する。 The present invention relates to a frequency variable amplifier mainly used in a VHF band, a UHF band, a microwave band, and a millimeter wave band.
図16は、従来の周波数可変増幅器の構成を示した図である。この従来の周波数可変増幅器は、入力端子1、半導体素子2、第1の伝送線路51、第2の伝送線路52、第1のスイッチ53、第2のスイッチ54、第1のオープンスタブ55、および第2のオープンスタブ56で構成される。
FIG. 16 is a diagram showing a configuration of a conventional frequency variable amplifier. This conventional variable frequency amplifier includes an
ここで、入力端子1と半導体素子2との間にある、第1の伝送線路51、第2の伝送線路52、第1のスイッチ53、第2のスイッチ54、第1のオープンスタブ55、および第2のオープンスタブ56で構成される回路は、入力整合回路に相当する。
Here, the
入力端子1と半導体素子2との間に、第1の伝送線路51および第2の伝送線路52が直列接続されている。そして、一端が第1のオープンスタブ55と直列接続された第1のスイッチ53の他端が、第1の伝送線路51と第2の伝送線路52との間に並列接続されている。さらに、一端が第2のオープンスタブ56と直列接続された第2のスイッチ54の他端が、第2の伝送線路52と入力端子1との間に並列接続されている。なお、ここでは説明を簡単にするために、オープンスタブの本数が2本の場合について示している。
A
次に、動作について説明する。入力端子1から入力された信号は、入力端子1のインピーダンスを半導体素子2の入力インピーダンスに変成する入力整合回路を通って半導体素子2に入力され、増幅される。整合する周波数の切り替えは、第1のスイッチ53と第2のスイッチ54のどちらか一方をオンにすることにより行われる。
Next, the operation will be described. A signal input from the
図17は、図16に示した従来の周波数可変増幅器において、第1のスイッチ53をオフ、第2のスイッチ54をオンにしたときの擬似的な等価回路である。また、図18は、図16に示した従来の周波数可変増幅器において、第1のスイッチ53をオン、第2のスイッチ54をオフにしたときの擬似的な等価回路である。入力整合回路は、それぞれ直列の伝送線路と1本の並列のオープンスタブで構成されることになる。
FIG. 17 is a pseudo equivalent circuit when the
図19は、ある高域の周波数での半導体素子2の入力インピーダンスと、ある低域の周波数での半導体素子2の入力インピーダンスを入力端子1のインピーダンスに変成する模式図である。図19に示すように、低域の周波数では、第1のスイッチ53をオフ、第2のスイッチ54をオンにすることにより、入力端子1のインピーダンスへの整合が実現される。
FIG. 19 is a schematic diagram in which the input impedance of the
また、高域の周波数では、第1のスイッチ53をオン、第2のスイッチ54をオフにすることにより、入力端子1のインピーダンスへの整合が実現される。これにより、先の図16に示した回路は、周波数可変増幅器として動作することとなる。
Further, at a high frequency, matching the impedance of the
このように、従来の周波数可変増幅器は、整合する1つの周波数に対し、スイッチを1つだけオンにして整合に使用し、残りのスイッチはオフにして整合には寄与しないようにしている。すなわち、半導体素子2の入力インピーダンスから入力端子1のインピーダンスへの変成は、1段の変成回路により行われる(例えば、非特許文献1参照)。
As described above, in the conventional variable frequency amplifier, for one frequency to be matched, only one switch is turned on and used for matching, and the remaining switches are turned off so as not to contribute to matching. That is, the transformation from the input impedance of the
しかしながら、従来技術には次のような課題がある。
図20は、従来の周波数可変増幅器において整合された周波数の周波数帯域を模式的に示した図である。この図20に示すように、従来の周波数可変増幅器は、整合されるそれぞれの周波数の帯域が狭くなるという問題があった。さらに、整合する周波数を増やす場合には、直列の伝送線路とオープンスタブを増やす必要があり、回路のサイズが大きくなるという問題もあった。
However, the prior art has the following problems.
FIG. 20 is a diagram schematically showing frequency bands of frequencies matched in a conventional frequency variable amplifier. As shown in FIG. 20, the conventional frequency variable amplifier has a problem that the band of each frequency to be matched becomes narrow. Furthermore, when the frequency to be matched is increased, it is necessary to increase the number of serial transmission lines and open stubs, resulting in a problem that the circuit size is increased.
本発明は上述のような課題を解決するためになされたもので、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a frequency variable amplifier that is small in size and has a wide band of matched frequencies.
本発明に係る周波数可変増幅器は、信号の入力端子と信号増幅用の半導体素子との間に入力整合回路を有する周波数可変増幅器において、入力整合回路は、第1の伝送線路と第1の容量と第2の伝送線路と第2の容量とが直列接続された第1の直列回路と、第1のショートスタブと第1のスイッチと第3の伝送線路とが直列接続された第2の直列回路と、第2のショートスタブと第2のスイッチと第4の伝送線路とが直列接続された第3の直列回路とを備え、第1の直列回路は、半導体素子と入力端子との間に接続され、第2の直列回路は、直列回路の一端に相当する第3の伝送線路の一端が第1の容量と第2の伝送線路との間に並列接続され、第3の直列回路は、直列回路の一端に相当する第4の伝送線路の一端が第2の容量と入力端子との間に並列接続される構成を備えるものである。 The frequency variable amplifier according to the present invention is a frequency variable amplifier having an input matching circuit between a signal input terminal and a semiconductor element for signal amplification, wherein the input matching circuit includes a first transmission line, a first capacitor, A first series circuit in which a second transmission line and a second capacitor are connected in series, and a second series circuit in which a first short stub, a first switch, and a third transmission line are connected in series And a third series circuit in which a second short stub, a second switch, and a fourth transmission line are connected in series, and the first series circuit is connected between the semiconductor element and the input terminal. In the second series circuit, one end of a third transmission line corresponding to one end of the series circuit is connected in parallel between the first capacitor and the second transmission line, and the third series circuit is connected in series. One end of the fourth transmission line corresponding to one end of the circuit is connected to the second capacitor and the input terminal. Those having a structure that is connected in parallel between.
本発明によれば、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を複数有し、スイッチのオンオフ状態の組合せに応じて複数の周波数に対する整合回路を構成することにより、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることができる。 According to the present invention, a plurality of circuits configured by connecting transmission lines, switches, and short stubs in series are provided, and a matching circuit for a plurality of frequencies is configured according to a combination of on / off states of the switches. In addition, it is possible to obtain a variable frequency amplifier having a wide band of matched frequencies.
以下、本発明の周波数可変増幅器の好適な実施の形態につき図面を用いて説明する。 Hereinafter, preferred embodiments of a variable frequency amplifier according to the present invention will be described with reference to the drawings.
実施の形態1.
図1は、本発明の実施の形態1における周波数可変増幅器の構成図である。本実施の形態1の周波数可変増幅器は、入力端子1、半導体素子2、第1の直列回路10、第2の直列回路20、および第3の直列回路30で構成される。ここで、入力端子1と半導体素子2との間にある第1の直列回路10、第2の直列回路20、および第3の直列回路30で構成される回路は、入力整合回路に相当する。
FIG. 1 is a configuration diagram of a variable frequency amplifier according to
そして、第1の直列回路10は、第1の伝送線路11と、第1の容量12と、第2の伝送線路13と、第2の容量14とを直列接続して構成される。また、第2の直列回路20は、第3の伝送線路21と、第1のスイッチ22と、第1のショートスタブ23とを直列接続して構成される。また、第3の直列回路30は、第4の伝送線路31と、第2のスイッチ32と、第2のショートスタブ33とを直列接続して構成される。
The
入力端子1と半導体素子2の間に、第1の直列回路10が接続されている。さらに、第2の直列回路20は、その一端である第3の伝送線路21の一端を第1の容量12と第2の伝送線路13との間に接続することにより、並列接続されている。同様に、第3の直列回路30は、その一端である第4の伝送線路31の一端を第2の容量14と入力端子1との間に接続することにより、並列接続されている。なお、ここでは、半導体素子2にバイアスを印加する回路および出力整合回路は、省略している。
A
次に、動作について説明する。入力端子1から入力された信号は、入力端子1のインピーダンスを半導体素子2の入力インピーダンスに変成する入力整合回路を通って半導体素子2に入力され、増幅される。
Next, the operation will be described. A signal input from the
このとき、伝送線路、スイッチ、およびショートスタブで構成される第2の直列回路20および第3の直列回路30については、それぞれスイッチをオンにした場合には、伝送線路とスイッチとショートスタブからなるショートスタブとして機能し、スイッチをオフにした場合には、伝送線路のみからなるオープンスタブとして機能する。したがって、スイッチのオンオフ状態の組み合わせにより、ショートスタブとオープンスタブの組み合わせを切り換えることができ、設計の自由度が向上する。
At this time, the
このような入力整合回路を用いることにより、整合される周波数に対し、ショートスタブあるいはオープンスタブの2つの素子を使う結果となり、帯域を広くすることが可能となる。さらに、従来の周波数可変増幅器では、2つの並列素子をそれぞれ1つの整合周波数にのみ使っている。これに対して、本実施の形態1の周波数可変増幅器は、スイッチのオンオフ状態の組み合わせで4つの整合周波数に適用することができ、整合される周波数を増やすことができるという利点もある。 Use of such an input matching circuit results in the use of two elements, a short stub or an open stub, for the frequency to be matched, and the band can be widened. Furthermore, the conventional frequency variable amplifier uses two parallel elements for only one matching frequency. On the other hand, the variable frequency amplifier according to the first embodiment can be applied to four matching frequencies by combining the on / off states of the switches, and has an advantage that the frequency to be matched can be increased.
以上のように、実施の形態1によれば、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を複数有し、スイッチのオンオフ状態の組合せに応じて複数の周波数に対する整合回路を構成することができ、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることができる。 As described above, according to the first embodiment, there are a plurality of circuits configured by connecting transmission lines, switches, and short stubs in series, and a matching circuit for a plurality of frequencies according to combinations of on / off states of the switches. Thus, it is possible to obtain a frequency variable amplifier that is small and has a wide band of matched frequencies.
実施の形態2.
図2は、本発明の実施の形態2における周波数可変増幅器の構成図である。図2の構成は、先の実施の形態1における図1と同一であるが、それぞれの素子の容量値、インダクタンス成分を記号により規定している。具体的には、第1の伝送線路11のインダクタンス成分をL1、第1の容量12の容量値をC1、第2の伝送線路13のインダクタンス成分をL2、第2の容量14の容量値をC2としている。
FIG. 2 is a configuration diagram of the variable frequency amplifier according to the second embodiment of the present invention. The configuration in FIG. 2 is the same as that in FIG. 1 in the first embodiment, but the capacitance value and inductance component of each element are defined by symbols. Specifically, the inductance component of the
そして、本実施の形態2では、それぞれの素子値C1、C2、L1、L2の関係を以下のように選定している。
低域の角周波数ωlで1/(ωlC1)>ωlL1、1/(ωlC2)>ωlL2 (1)
高域の角周波数ωhで1/(ωhC1)<ωhL1、1/(ωhC2)<ωhL2 (2)
And in this
1 / (ω l C1)> ω l L1, 1 / (ω l C2)> ω l L2 at low angular frequency ω l (1)
1 / (ω h C1) <ω h L1, 1 / (ω h C2) <ω h L2 (2) at the high angular frequency ω h
さらに、第1のスイッチ22をオン、第2のスイッチ32をオンにしたときと、第1のスイッチ22をオフ、第2のスイッチ32をオフにしたときとで、2つの周波数帯域を切り換える。なお、半導体素子2の入力インピーダンスの周波数特性は、バイアスを印加する回路により、実軸と交差するようにし、以下の説明では、実軸と交差する周波数を目安に誘導性領域にある周波数帯を高域、容量性領域にある周波数帯を低域としている。
Further, the two frequency bands are switched when the
次に、動作について説明する。図2の回路に低域の周波数の信号が入力された場合、整合回路としては、上式(1)の関係により、第1の伝送線路11による誘導性よりも第1の容量12による容量性が大きく、かつ、第2の伝送線路13による誘導性よりも第2の容量14による容量性が大きくなる。
Next, the operation will be described. When a low-frequency signal is input to the circuit of FIG. 2, the matching circuit is more capacitive by the
また、第1のスイッチ22をオン、第2のスイッチ32をオンにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、2つともショートスタブとして機能する。図3は、図2に示した本発明の実施の形態2の周波数可変増幅器において、第1のスイッチ22をオン、第2のスイッチ32をオンにしたときの擬似的な等価回路である。このように、低域の周波数では、先の図2の回路構成は、擬似的に図3の回路構成と等価になる。
Further, since the
一方、図2の回路に高域の周波数の信号が入力された場合、整合回路としては、上式(2)の関係により、第1の伝送線路11による誘導性が第1の容量12による容量性よりも大きく、かつ、第2の伝送線路13による誘導性が第2の容量14による容量性よりも大きくなる。
On the other hand, when a high-frequency signal is input to the circuit of FIG. 2, the inductivity due to the
また、第1のスイッチ22をオフ、第2のスイッチ32をオフにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、2つともオープンスタブとして機能する。図4は、図2に示した本発明の実施の形態2の周波数可変増幅器において、第1のスイッチ22をオフ、第2のスイッチ32をオフにしたときの擬似的な等価回路である。このように、高域の周波数では、先の図2の回路構成は、擬似的に図4の回路構成と等価になる。
Further, since the
図3に示すように、低域の周波数では、2本の並列ショートスタブと2つの直列容量からなる2段のハイパスフィルタが構成されることになる。また、図4に示すように、高域の周波数では、2本のオープンスタブと2本の直列の伝送線路からなる2段のローパスフィルタが構成されることになる。 As shown in FIG. 3, at a low frequency, a two-stage high-pass filter including two parallel short stubs and two series capacitors is configured. Further, as shown in FIG. 4, at a high frequency, a two-stage low-pass filter including two open stubs and two serial transmission lines is formed.
図5は、本発明の実施の形態2における高域と低域のそれぞれの周波数での半導体素子2の入力インピーダンスを入力端子1のインピーダンスに変成する模式図である。また、図6は、本発明の実施の形態2の周波数可変増幅器において整合された周波数の周波数帯域を模式的に示した図である。先の図3、図4の等価回路として示したように、本実施の形態2の周波数可変増幅器は、2段のフィルタを整合に使用するため、それぞれ周波数帯域が広帯域化できる。
FIG. 5 is a schematic diagram for transforming the input impedance of the
以上のように、実施の形態2によれば、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を複数有し、スイッチのオンオフ状態の組合せに応じて2段のハイパスフィルタと2段のローパスフィルタを切り換えて整合に使用することができ、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることができる。 As described above, according to the second embodiment, there are a plurality of circuits configured by connecting transmission lines, switches, and short stubs in series, and a two-stage high-pass filter according to the combination of on / off states of the switches. A two-stage low-pass filter can be switched and used for matching, and a small frequency variable amplifier having a wide frequency band to be matched can be obtained.
なお、ここでは、第1のスイッチ22をオン、第2のスイッチ32をオンにしたときと、第1のスイッチ22をオフ、第2のスイッチ32をオフにしたときで2つの周波数帯域を切り換える場合について説明した。しかしながら、第1のスイッチ22をオン、第2のスイッチ32をオフ、または、第1のスイッチ22をオフ、第2のスイッチ32をオンにしてもよい。その場合は、整合する周波数や整合するインピーダンスが変わることになる。
Here, the two frequency bands are switched when the
実施の形態3.
本実施の形態3では、先の実施の形態2とは異なる入力整合回路の具体的な構成を説明する。なお、本実施の形態3における周波数可変増幅器の構成は、先の実施の形態2における図2の構成と同じである。
In the third embodiment, a specific configuration of an input matching circuit different from that of the second embodiment will be described. The configuration of the variable frequency amplifier in the third embodiment is the same as the configuration in FIG. 2 in the second embodiment.
図2の回路構成において、本実施の形態3では、それぞれの素子値C1、C2、L1、L2の関係を以下のように選定している。
低域の角周波数ωlで1/(ωlC1)>ωlL1、1/(ωlC2)>ωlL2 (3)
高域の角周波数ωhで1/(ωhC1)<ωhL1、1/(ωhC2)>ωhL2 (4)
In the circuit configuration of FIG. 2, in the third embodiment, the relationship between the element values C1, C2, L1, and L2 is selected as follows.
1 / (ω l C1)> ω l L1, 1 / (ω l C2)> ω l L2 (3) at low frequency ω l
1 / (ω h C1) <ω h L1, 1 / (ω h C2)> ω h L2 (4) at an angular frequency ω h in the high band
さらに、第1のスイッチ22をオン、第2のスイッチ32をオフにしたときと、第1のスイッチ22をオフ、第2のスイッチ32をオンにしたときで、2つの周波数帯域を切り換える。
Furthermore, the two frequency bands are switched when the
次に、動作について説明する。図2の回路に低域の周波数の信号が入力された場合、整合回路としては、上式(3)の関係により、第1の伝送線路11による誘導性よりも第1の容量12による容量性が大きく、かつ、第2の伝送線路13による誘導性よりも第2の容量14による容量性が大きくなる。
Next, the operation will be described. When a low-frequency signal is input to the circuit of FIG. 2, the matching circuit is more capacitive due to the
また、第1のスイッチ22をオン、第2のスイッチ32をオフにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、それぞれショートスタブとオープンスタブとして機能する。図7は、本発明の実施の形態3の周波数可変増幅器において、第1のスイッチ22をオン、第2のスイッチ32をオフにしたときの擬似的な等価回路である。このように、低域の周波数では、先の図2の回路構成は、擬似的に図7の回路構成と等価になる。
Further, since the
一方、図2の回路に高域の周波数の信号が入力された場合、整合回路としては、上式(4)の関係により、第1の伝送線路11による誘導性が第1の容量12による容量性よりも大きく、かつ、第2の伝送線路13による誘導性よりも第2の容量14による容量性が大きくなる。
On the other hand, when a high frequency signal is input to the circuit of FIG. 2, the inductivity of the
また、第1のスイッチ22をオフ、第2のスイッチ32をオンにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、それぞれオープンスタブとショートスタブとして機能する。図8は、本発明の実施の形態3の周波数可変増幅器において、第1のスイッチ22をオフ、第2のスイッチ32をオンにしたときの擬似的な等価回路である。このように、高域の周波数では、先の図2の回路構成は、擬似的に図8の回路構成と等価になる。
In addition, since the
図7に示すように、低域の周波数では、1本の並列ショートスタブと直列容量からなる1段のハイパスフィルタが構成されることになる。また、図8に示すように、高域の周波数では、直列の伝送線路とオープンスタブ、直列容量とショートスタブからなる2段のバンドパスフィルタが構成されることになる。 As shown in FIG. 7, at a low frequency, a one-stage high-pass filter composed of one parallel short stub and a series capacitor is formed. Further, as shown in FIG. 8, at a high frequency, a two-stage band-pass filter including a serial transmission line and an open stub, and a serial capacitor and a short stub is formed.
図9は、本発明の実施の形態3における高域と低域のそれぞれの周波数での半導体素子2の入力インピーダンスを入力端子1のインピーダンスに変成する模式図である。また、図10は、本発明の実施の形態3の周波数可変増幅器において整合された周波数の周波数帯域を模式的に示した図である。図8に示したように、高域の周波数に対しては2段のフィルタを整合に使用するため、周波数帯域が広帯域化できる。
FIG. 9 is a schematic diagram for transforming the input impedance of the
また、高域の周波数において、ローパスフィルタを構成する場合に比べ、必要な帯域以外の利得を落とすことができる。 In addition, at a high frequency, a gain other than the necessary band can be reduced as compared with the case where a low-pass filter is configured.
以上のように、実施の形態3によれば、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を複数有し、スイッチのオンオフ状態の組合せに応じて1段のハイパスフィルタと2段のバンドパスフィルタを切り換えて整合に使用することができ、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることができる。さらに、高域の周波数において、バンドパスフィルタを使用することができ、必要な帯域以外の利得を落とすことが可能な周波数可変増幅器を得ることができる。 As described above, according to the third embodiment, there are a plurality of circuits configured by connecting transmission lines, switches, and short stubs in series, and one-stage high-pass filter according to the combination of on / off states of the switches. A two-stage band-pass filter can be switched and used for matching, and a small frequency variable frequency amplifier having a wide frequency band to be matched can be obtained. Furthermore, a band-pass filter can be used at a high frequency, and a variable frequency amplifier capable of reducing the gain other than the necessary band can be obtained.
なお、ここでは、第1のスイッチ22をオン、第2のスイッチ32をオフにしたときと、第1のスイッチ22をオフ、第2のスイッチ32をオンにしたときで2つの周波数帯域を切り換える場合について説明した。しかしながら、第1のスイッチ22をオン、第2のスイッチ32をオン、または、第1のスイッチ22をオフ、第2のスイッチ32をオフにしてもよい。その場合は、整合する周波数や整合するインピーダンスが変わることになる。
Here, the two frequency bands are switched when the
実施の形態4.
図11は、本発明の実施の形態4における周波数可変増幅器の構成図である。図11の構成は、先の実施の形態2、3における図2の構成と比較すると、入力整合回路が第5の伝送線路41をさらに備えている点が異なっている。この第5の伝送線路41は、第1の伝送線路11と半導体素子2との間に設けられている。
Embodiment 4 FIG.
FIG. 11 is a configuration diagram of the variable frequency amplifier according to the fourth embodiment of the present invention. The configuration of FIG. 11 is different from the configuration of FIG. 2 in the previous second and third embodiments in that the input matching circuit further includes a
そして、本実施の形態4では、それぞれの素子値C1、C2、L1、L2の関係を以下のように選定している。
低域の角周波数ωlで1/(ωlC1)<ωlL1、1/(ωlC2)>ωlL2 (5)
高域の角周波数ωhで1/(ωhC1)<ωhL1、1/(ωhC2)<ωhL2 (6)
And in this Embodiment 4, the relationship of each element value C1, C2, L1, L2 is selected as follows.
1 / (ω 1 C1) <ω 1 L1, 1 / (ω 1 C2)> ω 1 L2 at the angular frequency ω 1 in the low band (5)
1 / (ω h C1) <ω h L1, 1 / (ω h C2) <ω h L2 at the high frequency ω h (6)
さらに、第1のスイッチ22をオフ、第2のスイッチ32をオンにしたときと、第1のスイッチ22をオン、第2のスイッチ32をオフにしたときで、2つの周波数帯域を切り換える。さらに、本実施の形態4では、第5の伝送線路41を備えることにより、バイアス回路を含めた半導体素子2の入力インピーダンスの周波数特性を反転させ、高域の周波数で容量性、低域の周波数で誘導性となるようにしている。
Further, the two frequency bands are switched when the
次に、動作について説明する。図11の回路に低域の周波数の信号が入力された場合、整合回路としては、上式(5)の関係により、第1の伝送線路11による誘導性が第1の容量12による容量性よりも大きく、かつ、第2の伝送線路13による誘導性よりも第2の容量14による容量性が大きくなる。
Next, the operation will be described. When a low-frequency signal is input to the circuit of FIG. 11, the matching circuit is more inductive by the
また、第1のスイッチ22をオフ、第2のスイッチ32をオンにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、それぞれオープンスタブとショートスタブとして機能する。図12は、図11に示した本発明の実施の形態4の周波数可変増幅器において、第1のスイッチ22をオフ、第2のスイッチ32をオンにしたときの擬似的な等価回路である。このように、低域の周波数では、先の図11の回路構成は、擬似的に図12の回路構成と等価になる。
In addition, since the
一方、図11の回路に高域の周波数の信号が入力された場合、整合回路としては、上式(6)の関係により、第1の伝送線路11による誘導性が第1の容量12による容量性よりも大きく、かつ、第2の伝送線路13による誘導性が第2の容量14による容量性よりも大きくなる。
On the other hand, when a high-frequency signal is input to the circuit of FIG. 11, the inductivity due to the
さらに、第1のスイッチ22をオン、第2のスイッチ32をオフにしているため、入力端子1と半導体素子2との間に並列に接続された第2の直列回路20および第3の直列回路30は、それぞれショートスタブとオープンスタブとして機能する。図13は、図11に示した本発明の実施の形態4の周波数可変増幅器において、第1のスイッチ22をオン、第2のスイッチ32をオフにしたときの擬似的な等価回路である。このように、高域の周波数では、先の図11の回路構成は、擬似的に図13の回路構成と等価になる。
Further, since the
図12に示すように、低域の周波数では、直列の伝送線路とオープンスタブ、直列容量とショートスタブからなる2段のバンドパスフィルタが構成されることになる。また、図13に示すように、高域の周波数では、直列の伝送線路とオープンスタブからなる1段のローパスフィルタが構成されることになる。 As shown in FIG. 12, at a low frequency, a two-stage band-pass filter including a serial transmission line and an open stub, and a series capacitor and a short stub is formed. Further, as shown in FIG. 13, at a high frequency, a one-stage low-pass filter including a serial transmission line and an open stub is formed.
図14は、本発明の実施の形態4における高域と低域のそれぞれの周波数での半導体素子2の入力インピーダンスを入力端子1のインピーダンスに変成する模式図である。また、図15は、本発明の実施の形態4の周波数可変増幅器において整合された周波数の周波数帯域を模式的に示した図である。図12に示したように、本実施の形態4の周波数可変増幅器は、低域の周波数に対しては2段のフィルタを整合に使用するため、周波数帯域が広帯域化できる。
FIG. 14 is a schematic diagram for transforming the input impedance of the
また、低域の周波数において、ハイパスフィルタを構成する場合に比べ、必要な帯域以外の利得を落とすことができる。 In addition, a gain other than a necessary band can be reduced at a low frequency compared to the case where a high-pass filter is configured.
以上のように、実施の形態4によれば、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を複数有し、さらに、半導体素子の前段に伝送線路をさらに有することにより、スイッチのオンオフ状態の組合せに応じて2段のバンドパスフィルタと1段のローパスフィルタを切り換えて整合に使用することができ、小型で、かつ、整合される周波数の帯域が広い周波数可変増幅器を得ることができる。さらに、低域の周波数において、バンドパスフィルタを使用することができ、必要な帯域以外の利得を落とすことが可能な周波数可変増幅器を得ることができる。 As described above, according to the fourth embodiment, the transmission line, the switch, and the plurality of circuits configured by connecting the short stubs in series are provided, and further, the transmission line is further provided in the previous stage of the semiconductor element. A two-stage band-pass filter and a one-stage low-pass filter can be used for matching by switching according to the combination of the on / off states of the switch, and a small-sized frequency variable amplifier having a wide frequency band to be matched is obtained. be able to. Furthermore, a band-pass filter can be used at a low frequency, and a variable frequency amplifier capable of reducing the gain outside the necessary band can be obtained.
なお、上述の実施の形態1〜4では、伝送線路、スイッチ、およびショートスタブを直列接続して構成される回路を2つ用いる場合について具体的に説明したが、この構成には限定されず、3つ以上の回路を用いて3つ以上のスイッチのオンオフ状態の組合せを利用することも可能である。また、スイッチのバイアスや半導体素子2のバイアスの直流電流をカットするための容量を、別に設けてもよい。
In the first to fourth embodiments described above, the case where two circuits configured by connecting transmission lines, switches, and short stubs in series are specifically described. However, the present invention is not limited to this configuration. It is also possible to use a combination of on and off states of three or more switches using three or more circuits. Further, a capacitor for cutting the direct current of the bias of the switch and the bias of the
さらに、上述の実施の形態1〜4で説明した入力整合回路を出力整合回路に適用してもよい。入力整合回路に適用した場合には、雑音特性の切り替えなどの低雑音増幅器に、より効果的である。また、出力整合回路に適用した場合には、出力特性の切り替えなどの高出力増幅器の実現に、より効果的である。また、スイッチは、MEMSで構成してもよく、小型化、低損失化に、より効果的である。 Furthermore, the input matching circuit described in the first to fourth embodiments may be applied to the output matching circuit. When applied to an input matching circuit, it is more effective for low noise amplifiers such as switching of noise characteristics. Further, when applied to an output matching circuit, it is more effective for realizing a high output amplifier such as switching of output characteristics. Further, the switch may be composed of MEMS, which is more effective for miniaturization and low loss.
1 入力端子、2 半導体素子、11 第1の伝送線路、12 第1の容量、13 第2の伝送線路、14 第2の容量、21 第3の伝送線路、22 第1のスイッチ、23 第1のショートスタブ、31 第4の伝送線路、32 第2のスイッチ、33 第2のショートスタブ、41 第5の伝送線路。
DESCRIPTION OF
Claims (5)
前記入力整合回路は、
第1の伝送線路と第1の容量と第2の伝送線路と第2の容量とが直列接続された第1の直列回路と、
第1のショートスタブと第1のスイッチと第3の伝送線路とが直列接続された第2の直列回路と、
第2のショートスタブと第2のスイッチと第4の伝送線路とが直列接続された第3の直列回路と
を備え、
前記第1の直列回路は、前記半導体素子と前記入力端子との間に接続され、
前記第2の直列回路は、直列回路の一端に相当する前記第3の伝送線路の一端が前記第1の容量と前記第2の伝送線路との間に並列接続され、
前記第3の直列回路は、直列回路の一端に相当する前記第4の伝送線路の一端が前記第2の容量と前記入力端子との間に並列接続される
構成を備えることを特徴とする周波数可変増幅器。 In a variable frequency amplifier having an input matching circuit between a signal input terminal and a semiconductor element for signal amplification,
The input matching circuit is
A first series circuit in which a first transmission line, a first capacitor, a second transmission line, and a second capacitor are connected in series;
A second series circuit in which a first short stub, a first switch, and a third transmission line are connected in series;
A third series circuit in which a second short stub, a second switch, and a fourth transmission line are connected in series;
The first series circuit is connected between the semiconductor element and the input terminal,
In the second series circuit, one end of the third transmission line corresponding to one end of the series circuit is connected in parallel between the first capacitor and the second transmission line,
The third series circuit includes a configuration in which one end of the fourth transmission line corresponding to one end of the series circuit is connected in parallel between the second capacitor and the input terminal. Variable amplifier.
前記入力整合回路は、低域の周波数において、前記第1の伝送線路による誘導性よりも前記第1の容量による容量性が大きく、かつ前記第2の伝送線路による誘導性よりも前記第2の容量による容量性が大きく、高域の周波数において、前記第1の伝送線路による誘導性が前記第1の容量による容量性よりも大きく、かつ前記第2の伝送線路による誘導性が前記第2の容量による容量性よりも大きくなるように、前記第1の直列回路における前記第1の伝送線路のインダクタンス成分、前記第2の伝送線路のインダクタンス成分、前記第1の容量の容量値、および前記第2の容量の容量値のそれぞれが選定され、前記第2の直列回路中の前記第1のスイッチと前記第3の直列回路中の前記第2のスイッチとのオンオフ状態を組み合わせることにより、整合する高域と低域の周波数を切り換えることを特徴とする周波数可変増幅器。 The frequency variable amplifier according to claim 1,
The input matching circuit has a higher capacitance due to the first capacitance than an inductivity due to the first transmission line at a low frequency, and the second matching than the inductivity due to the second transmission line. Capacitance due to capacitance is large, and at high frequencies, inductivity due to the first transmission line is greater than capacitance due to the first capacitance, and inductivity due to the second transmission line is greater than the second An inductance component of the first transmission line in the first series circuit, an inductance component of the second transmission line, a capacitance value of the first capacitor, and Each of the capacitance values of the two capacitors is selected, and the on / off states of the first switch in the second series circuit and the second switch in the third series circuit are combined. More, the frequency variable amplifier, characterized in that switching the frequency of the high range and low range for matching.
前記入力整合回路は、低域の周波数において、前記第1の伝送線路による誘導性よりも前記第1の容量による容量性が大きく、かつ前記第2の伝送線路による誘導性よりも前記第2の容量による容量性が大きく、高域の周波数において、前記第1の伝送線路による誘導性が前記第1の容量による容量性よりも大きく、かつ前記第2の伝送線路による誘導性よりも前記第2の容量による容量性が大きくなるように、前記第1の直列回路における前記第1の伝送線路のインダクタンス成分、前記第2の伝送線路のインダクタンス成分、前記第1の容量の容量値、および前記第2の容量の容量値のそれぞれが選定され、前記第2の直列回路中の前記第1のスイッチと前記第3の直列回路中の前記第2のスイッチとのオンオフ状態を組み合わせることにより、整合する高域と低域の周波数を切り換えることを特徴とする周波数可変増幅器。 The frequency variable amplifier according to claim 1,
The input matching circuit has a higher capacitance due to the first capacitance than an inductivity due to the first transmission line at a low frequency, and the second matching than the inductivity due to the second transmission line. Capacitance due to capacitance is large, and at high frequencies, the inductivity due to the first transmission line is larger than the capacitance due to the first capacitance, and the second inductivity is greater than the inductivity due to the second transmission line. The first transmission line inductance component, the second transmission line inductance component in the first series circuit, the capacitance value of the first capacitance, and the first capacitance Each of the capacitance values of the two capacitors is selected, and the on / off states of the first switch in the second series circuit and the second switch in the third series circuit are combined. More, the frequency variable amplifier, characterized in that switching the frequency of the high range and low range for matching.
前記入力整合回路は、前記半導体素子と前記第1の直列回路との間に直列に挿入される第5の伝送線路をさらに備えることを特徴とする周波数可変増幅器。 The frequency variable amplifier according to claim 1,
The input matching circuit further includes a fifth transmission line inserted in series between the semiconductor element and the first series circuit.
前記入力整合回路は、低域の周波数において、前記第1の伝送線路による誘導性が前記第1の容量による容量性よりも大きく、かつ前記第2の伝送線路による誘導性よりも前記第2の容量による容量性が大きく、高域の周波数において、前記第1の伝送線路による誘導性が前記第1の容量による容量性よりも大きく、かつ前記第2の伝送線路による誘導性が前記第2の容量による容量性よりも大きくなるように、前記第1の直列回路における前記第1の伝送線路のインダクタンス成分、前記第2の伝送線路のインダクタンス成分、前記第1の容量の容量値、および前記第2の容量の容量値のそれぞれが選定され、前記第2の直列回路中の前記第1のスイッチと前記第3の直列回路中の前記第2のスイッチとのオンオフ状態を組み合わせることにより、整合する高域と低域の周波数を切り換えることを特徴とする周波数可変増幅器。 The variable frequency amplifier according to claim 4, wherein
In the input matching circuit, the inductivity due to the first transmission line is larger than the capacitance due to the first capacitor at a low frequency, and the inductivity due to the second transmission line is higher than the inductivity due to the second transmission line. Capacitance due to capacitance is large, and at high frequencies, inductivity due to the first transmission line is greater than capacitance due to the first capacitance, and inductivity due to the second transmission line is greater than the second An inductance component of the first transmission line in the first series circuit, an inductance component of the second transmission line, a capacitance value of the first capacitor, and Each of the capacitance values of the two capacitors is selected, and the on / off states of the first switch in the second series circuit and the second switch in the third series circuit are combined. More, the frequency variable amplifier, characterized in that switching the frequency of the high range and low range for matching.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102832A JP4936963B2 (en) | 2007-04-10 | 2007-04-10 | Variable frequency amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007102832A JP4936963B2 (en) | 2007-04-10 | 2007-04-10 | Variable frequency amplifier |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008263286A true JP2008263286A (en) | 2008-10-30 |
JP4936963B2 JP4936963B2 (en) | 2012-05-23 |
Family
ID=39985476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007102832A Expired - Fee Related JP4936963B2 (en) | 2007-04-10 | 2007-04-10 | Variable frequency amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4936963B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9296243B2 (en) | 2010-07-28 | 2016-03-29 | Michael Stevenson & Kathleen Stevenson | Printing ink, transfers, and methods of decorating polyolefin articles |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6113706A (en) * | 1984-06-28 | 1986-01-22 | Matsushita Electric Ind Co Ltd | Band pass filter |
JPH1056305A (en) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | Impedance matching circuit and thin film probe for measurement |
JPH11284411A (en) * | 1998-03-27 | 1999-10-15 | Mitsubishi Electric Corp | Frequency characteristic correction device |
JP2000036721A (en) * | 1998-05-12 | 2000-02-02 | Nec Corp | Method and circuit for impedance matching |
JP2001217609A (en) * | 2000-01-31 | 2001-08-10 | Toshiba Corp | Low-pass filter circuit and circuit board |
WO2004082138A1 (en) * | 2003-03-14 | 2004-09-23 | Ntt Docomo Inc. | Matching circuit |
-
2007
- 2007-04-10 JP JP2007102832A patent/JP4936963B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6113706A (en) * | 1984-06-28 | 1986-01-22 | Matsushita Electric Ind Co Ltd | Band pass filter |
JPH1056305A (en) * | 1996-08-09 | 1998-02-24 | Mitsubishi Electric Corp | Impedance matching circuit and thin film probe for measurement |
JPH11284411A (en) * | 1998-03-27 | 1999-10-15 | Mitsubishi Electric Corp | Frequency characteristic correction device |
JP2000036721A (en) * | 1998-05-12 | 2000-02-02 | Nec Corp | Method and circuit for impedance matching |
JP2001217609A (en) * | 2000-01-31 | 2001-08-10 | Toshiba Corp | Low-pass filter circuit and circuit board |
WO2004082138A1 (en) * | 2003-03-14 | 2004-09-23 | Ntt Docomo Inc. | Matching circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4936963B2 (en) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6528845B2 (en) | Antenna matching circuit, antenna circuit, front end circuit and communication device | |
EP1519483A2 (en) | Impedance circuit, and filter circuit, amplifier circuit, semiconductor integrated circuit, electronic component, and wireless communications device using the same | |
US20090002095A1 (en) | Antenna Branching Filter | |
US20060261911A1 (en) | Matching circuit | |
JP2007329641A (en) | Frequency bandwidth switching amplifier | |
JP2010114718A (en) | Phase shifter | |
WO2018032453A1 (en) | Filter | |
JP2005192189A (en) | Balun device | |
US9166555B2 (en) | Phase shifter using bulk acoustic wave resonator | |
KR101548980B1 (en) | High-integration filter type phase shifter | |
JP4936963B2 (en) | Variable frequency amplifier | |
JP2010028440A (en) | Phase shifter | |
WO2009051930A1 (en) | Radio frequency combiner | |
JP6112307B2 (en) | Bandpass filter | |
JP4963241B2 (en) | Phase shift circuit | |
CN106936417B (en) | Miniaturized filter switch based on quasi-lumped parameters | |
JP2008054174A (en) | 90-degree hybrid circuit | |
JP6135316B2 (en) | Harmonic suppression circuit | |
KR20150073712A (en) | T-type dual band impedance matching circuit and the design method thereof | |
JP5305858B2 (en) | Bandwidth variable filter | |
US20230073105A1 (en) | Multiplexer, radio frequency circuit, and communication device | |
JP2013143710A (en) | Matching circuit | |
JP2010124095A (en) | Reflected wave absorption type filter | |
JP2009239682A (en) | Frequency variable circuit and frequency variable amplifier | |
JP2010154232A (en) | Frequency variable filter circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110407 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120221 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |