JP2013143710A - Matching circuit - Google Patents

Matching circuit Download PDF

Info

Publication number
JP2013143710A
JP2013143710A JP2012003689A JP2012003689A JP2013143710A JP 2013143710 A JP2013143710 A JP 2013143710A JP 2012003689 A JP2012003689 A JP 2012003689A JP 2012003689 A JP2012003689 A JP 2012003689A JP 2013143710 A JP2013143710 A JP 2013143710A
Authority
JP
Japan
Prior art keywords
inductor
switch
band
capacitor
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012003689A
Other languages
Japanese (ja)
Other versions
JP5829132B2 (en
Inventor
Hiroshi Hara
浩史 原
Hitoshi Ebihara
均 海老原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2012003689A priority Critical patent/JP5829132B2/en
Publication of JP2013143710A publication Critical patent/JP2013143710A/en
Application granted granted Critical
Publication of JP5829132B2 publication Critical patent/JP5829132B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a compact matching circuit capable of performing matching in a broad band.SOLUTION: A matching circuit includes: a capacitor where one end is connected to an antenna and the other end is connected to the input terminal of a switch for a first band; a first inductor where one end thereof is connected to the other end of the capacitor and the other end is connected to the input terminal of a switch for a second band higher than the first band; and a second inductor where one end thereof is connected to the other end of the first inductor and the other end is grounded.

Description

本発明は、高周波スイッチの整合回路に関する。   The present invention relates to a high-frequency switch matching circuit.

携帯電話のマルチバンド化に対処するために、高周波スイッチの切り替えパスは年々多くなって来ている。各パスにはトランジスタが使われ、パスのオン及びオフが制御される。切り替えパスの増加に伴い、信号を通したいパスに、オフ状態のパスに接続されるトランジスタの寄生容量が無視できないレベルとなってきており、寄生容量による特性劣化を抑えるために、整合回路が用いられるようになっている。具体的には、安価だが特性の良くないＣＭＯＳ（Complementary Metal Oxide Semiconductor）のスイッチを採用する場合に問題になる。   In order to cope with the multi-band cellular phone, the number of switching paths of high-frequency switches has been increasing year by year. A transistor is used for each path, and the on and off of the path is controlled. As the number of switching paths increases, the parasitic capacitance of the transistor connected to the off-state path has become a level that cannot be ignored in the path where signals are to be passed, and a matching circuit is used to suppress characteristic deterioration due to parasitic capacitance. It is supposed to be. Specifically, it becomes a problem when a CMOS (Complementary Metal Oxide Semiconductor) switch having low characteristics but poor characteristics is employed.

従来は、図１に示すような回路が用いられていた。図１の例では、アンテナ１００１に、キャパシタＣ１０１の一端とインダクタＬ１０１の一端とが接続されている。キャパシタＣ１０１の他端は接地されており、インダクタＬ１０１の他端は、インダクタＬ１０２の一端及びキャパシタＣ１０２の一端に接続されている。インダクタＬ１０２の他端は接地されている。また、キャパシタＣ１０２の他端は、スイッチ１００２の入力端子に接続されている。   Conventionally, a circuit as shown in FIG. 1 has been used. In the example of FIG. 1, one end of a capacitor C101 and one end of an inductor L101 are connected to the antenna 1001. The other end of the capacitor C101 is grounded, and the other end of the inductor L101 is connected to one end of the inductor L102 and one end of the capacitor C102. The other end of the inductor L102 is grounded. The other end of the capacitor C102 is connected to the input terminal of the switch 1002.

さらに、このような整合回路の変形例として図２に示すような回路が用いられることもある。アンテナ側の端子に、キャパシタＣ１１１（例えば７ｐＦ）の一端が接続され、キャパシタＣ１１１の他端はキャパシタＣ１１２（例えば０．７ｐＦ）の一端及びインダクタＬ１１１（例えば３．２ｎＨ）の一端が接続されている。キャパシタＣ１１２の他端は接地されている。キャパシタＬ１１１の他端は、インダクタＬ１１２（例えば１０ｎＨ）の一端及びスイッチ１００２の入力端子に接続されている。インダクタＬ１１２の他端は接地されている。   Furthermore, a circuit as shown in FIG. 2 may be used as a modification of such a matching circuit. One end of a capacitor C111 (for example, 7 pF) is connected to a terminal on the antenna side, and the other end of the capacitor C111 is connected to one end of a capacitor C112 (for example, 0.7 pF) and one end of an inductor L111 (for example, 3.2 nH). . The other end of the capacitor C112 is grounded. The other end of the capacitor L111 is connected to one end of an inductor L112 (for example, 10 nH) and an input terminal of the switch 1002. The other end of the inductor L112 is grounded.

図２のような回路において、スイッチ１００２の出力端子における周波数特性を、図３に示す。図３では、横軸は周波数を表し、縦軸はゲインを表す。例えば、携帯電話システムにおいて求められている７００ＭＨｚから２７００ＭＨｚまでの帯域を見てみると、高域側では損失が増加しており、広帯域でのマッチングをとるのが難しくなっている。   FIG. 3 shows frequency characteristics at the output terminal of the switch 1002 in the circuit as shown in FIG. In FIG. 3, the horizontal axis represents frequency and the vertical axis represents gain. For example, when looking at the band from 700 MHz to 2700 MHz required in the mobile phone system, the loss is increased on the high frequency side, and it is difficult to perform matching in a wide band.

また、図４に示すように、アンテナ１００１にダイプレクサ（Diplexer）１００５を導入して、ダイプレクサ１００５が、高域用のスイッチ１００３の入力端子には高域の信号を入力し、低域用のスイッチ１００４の入力端子にには低域の信号を入力するといったような構成を採用する場合もある。しかし、ダイプレクサの回路は素子数が多く、モジュール全体の小型化の障害となる。   Also, as shown in FIG. 4, a diplexer 1005 is introduced to the antenna 1001, and the diplexer 1005 inputs a high-frequency signal to the input terminal of the high-frequency switch 1003, and the low-frequency switch A configuration in which a low-frequency signal is input to the input terminal 1004 may be employed. However, the diplexer circuit has a large number of elements, which is an obstacle to miniaturization of the entire module.

特開平２００５−５７６４２号公報Japanese Patent Application Laid-Open No. 2005-57642 ＷＯ２００８／０８８０４０WO2008 / 0888040 特開２００６−１２９４１９号公報JP 2006-129419 A

従って、本発明の目的は、一側面においては、広帯域でマッチングをとることができる小型の整合回路を提供することである。   Accordingly, an object of the present invention is, in one aspect, to provide a small matching circuit capable of matching in a wide band.

本発明の第１の態様に係る整合回路は、（Ａ）アンテナに一端が接続され、他端が第１の帯域のための、スイッチの入力端子に接続されるキャパシタと、（Ｂ）一端がキャパシタの他端に接続され、他端が第１の帯域より高い第２の帯域のための、スイッチの入力端子に接続される第１のインダクタと、（Ｃ）一端が第１のインダクタの他端に接続され、他端が接地されている第２のインダクタとを有する。   The matching circuit according to the first aspect of the present invention includes: (A) a capacitor having one end connected to the antenna and the other end connected to the input terminal of the switch for the first band; A first inductor connected to the input terminal of the switch for the second band higher than the first band, the other end connected to the other end of the capacitor; A second inductor connected to one end and grounded at the other end.

このように必要な素子の数を減らすことができ小型化が可能となる。また、アンテナと第１の帯域（低域）のための、スイッチの入力端子との間にはキャパシタが接続されているだけなので低損失となる。第２の帯域（高域）についても、第１の帯域のためのスイッチに発生する寄生容量をも活用して、低損失且つ小型化を実現している。   Thus, the number of necessary elements can be reduced and downsizing is possible. Further, since a capacitor is only connected between the antenna and the input terminal of the switch for the first band (low band), the loss is low. For the second band (high band) as well, the parasitic capacitance generated in the switch for the first band is also used to achieve low loss and downsizing.

また、本発明の第１の態様に係る整合回路において、上で述べた第２のインダクタが、直列に接続された第３のインダクタ及び第４のインダクタを有する場合もある。この場合、第３のインダクタの一端が第１のインダクタの他端及び第４のインダクタの一端に接続され、第３のインダクタの他端が、第２の帯域より高い第３の帯域のための、スイッチの入力端子に接続され、第４のインダクタの他端が接地されている場合もある。このように、帯域をさらに分けてスイッチの数が増加する場合にも対処可能である。   In the matching circuit according to the first aspect of the present invention, the second inductor described above may include a third inductor and a fourth inductor connected in series. In this case, one end of the third inductor is connected to the other end of the first inductor and one end of the fourth inductor, and the other end of the third inductor is for the third band higher than the second band. In some cases, the other end of the fourth inductor is connected to the input terminal of the switch and grounded. In this way, it is possible to cope with a case where the number of switches increases by further dividing the bandwidth.

さらに、本発明の第２の態様に係る整合回路は、（Ａ）アンテナに一端が接続され、他端が第１の帯域のための、スイッチの入力端子に接続されるキャパシタと、（Ｂ）一端がキャパシタの他端に接続され、他端が第１の帯域より高い第２の帯域のための、スイッチの入力端子に接続される第１のインダクタと、（Ｃ）一端が第１のインダクタの他端に接続され、他端が第２の帯域より高い第３の帯域のための、スイッチの入力端子に接続される第２のインダクタと、（Ｄ）一端が第２のインダクタの他端に接続され、他端が接地されている第３のインダクタとを有する。   Further, the matching circuit according to the second aspect of the present invention includes (A) a capacitor having one end connected to the antenna and the other end connected to the input terminal of the switch for the first band, and (B) A first inductor having one end connected to the other end of the capacitor and the other end connected to an input terminal of the switch for a second band higher than the first band; and (C) one end of the first inductor A second inductor connected to the input terminal of the switch for the third band, the other end of which is higher than the second band, and (D) one end of the second inductor. And a third inductor having the other end grounded.

なお、以下に述べる実施の形態の回路は回路例に過ぎず、様々な変形が可能である。   Note that the circuits of the embodiments described below are merely circuit examples, and various modifications can be made.

一側面によれば、広帯域でマッチングをとることができる小型の整合回路が得られる。   According to one aspect, a small matching circuit capable of matching in a wide band can be obtained.

図１は、従来の整合回路の一例を示す図である。FIG. 1 is a diagram illustrating an example of a conventional matching circuit. 図２は、従来の整合回路の他の例を示す図である。FIG. 2 is a diagram illustrating another example of a conventional matching circuit. 図３は、従来の整合回路の他の例による周波数特性を示す図である。FIG. 3 is a diagram illustrating frequency characteristics according to another example of a conventional matching circuit. 図４は、従来のダイプレクサを用いる例を示す図である。FIG. 4 is a diagram illustrating an example using a conventional diplexer. 図５は、本実施の形態に係る整合回路を示す図である。FIG. 5 is a diagram showing a matching circuit according to the present embodiment. 図６は、本実施の形態に係る整合回路の動作原理を説明するための図である。FIG. 6 is a diagram for explaining the operating principle of the matching circuit according to the present embodiment. 図７は、高域側の周波数帯域を説明するための図である。FIG. 7 is a diagram for explaining the frequency band on the high frequency side. 図８は、高域側の周波数帯域を示す図である。FIG. 8 is a diagram illustrating a frequency band on the high frequency side. 図９は、高域側の周波数帯域と従来技術の周波数特性との比較をするための図である。FIG. 9 is a diagram for comparing the frequency band on the high frequency side with the frequency characteristics of the prior art. 図１０は、低域側の周波数帯域を説明するための図である。FIG. 10 is a diagram for explaining a low frequency band. 図１１は、低域側の周波数帯域を示す図である。FIG. 11 is a diagram illustrating a frequency band on the low frequency side. 図１２は、低域側の周波数帯域と従来技術の周波数特性との比較をするための図である。FIG. 12 is a diagram for comparing the frequency band on the low frequency side with the frequency characteristics of the prior art. 図１３は、他の実施の形態に係る整合回路を示す図である。FIG. 13 is a diagram illustrating a matching circuit according to another embodiment.

本発明の実施の形態に係る整合回路の一例を図５に示す。本実施の形態に係る整合回路は、キャパシタＣ１と、インダクタＬ１及びＬ２と、２入力多出力（例えば１０出力）のスイッチ１０とを含む。なお、スイッチ１０の低域用の入力端子は、低域の信号を出力する５つの出力端子のいずれかと接続されるようになっている。また、スイッチ１０の高域用の入力端子は、高域の信号を出力する５つの出力端子のいずれかと接続するようになっている。   An example of the matching circuit according to the embodiment of the present invention is shown in FIG. The matching circuit according to the present embodiment includes a capacitor C1, inductors L1 and L2, and a switch 10 having two inputs and multiple outputs (for example, 10 outputs). Note that the low frequency input terminal of the switch 10 is connected to one of five output terminals that output a low frequency signal. The high frequency input terminal of the switch 10 is connected to one of five output terminals that output a high frequency signal.

アンテナ１には、キャパシタＣ１の一端が接続され、キャパシタＣ１の他端は、インダクタＬ１の一端と、スイッチ１の低域用の入力端子とが接続されている。インダクタＬ１の他端は、インダクタＬ２の一端とスイッチ１０の高域用の入力端子とが接続されている。インダクタＬ２の他端は接地されている。   One end of a capacitor C1 is connected to the antenna 1, and the other end of the capacitor C1 is connected to one end of an inductor L1 and a low-frequency input terminal of the switch 1. The other end of the inductor L1 is connected to one end of the inductor L2 and the high frequency input terminal of the switch 10. The other end of the inductor L2 is grounded.

インダクタＬ２は、ＥＳＤ（electro-static discharge）対策のインダクタである。インダクタＬ１も、ＥＳＤ対策用ではあるが、高域用のスイッチに対する整合用でもある。そして、キャパシタＣ１は、インダクタＬ１及びＬ２による低域での不整合をキャンセルするためのキャパシタである。   The inductor L2 is an inductor for ESD (electro-static discharge) countermeasures. The inductor L1 is also used for ESD countermeasures, but is also used for matching with a high-frequency switch. The capacitor C1 is a capacitor for canceling the mismatch in the low band due to the inductors L1 and L2.

アンテナ１とスイッチ１０の低域用の入力端子との間には、キャパシタ１つのみが設けられているので、低損失となっている。また、アンテナ１とスイッチ１０の高域用の入力端子との間には、キャパシタＣ１とインダクタＬ１とが設けられているが、素子数は少なくなっており、小型化に寄与している。   Since only one capacitor is provided between the antenna 1 and the low frequency input terminal of the switch 10, the loss is low. Further, a capacitor C1 and an inductor L1 are provided between the antenna 1 and the high frequency input terminal of the switch 10, but the number of elements is reduced, contributing to downsizing.

より具体的には、図６に模式的に示すように、スイッチ１０の低域側には寄生容量Ｃ２が存在しており、スイッチ１０の高域側には寄生容量Ｃ３も存在している。そのため、インダクタＬ１及びＬ２とキャパシタＣ１とで、寄生容量Ｃ２の効果をキャンセルさせる。また、インダクタＬ１と寄生容量Ｃ２とで、寄生容量Ｃ３の効果をキャンセルさせる。このような作用を奏するように、インダクタＬ１及びＬ２並びにキャパシタＣ１の素子値を決定する。   More specifically, as schematically shown in FIG. 6, the parasitic capacitance C <b> 2 exists on the low frequency side of the switch 10, and the parasitic capacitance C <b> 3 also exists on the high frequency side of the switch 10. Therefore, the effects of the parasitic capacitance C2 are canceled by the inductors L1 and L2 and the capacitor C1. In addition, the effect of the parasitic capacitance C3 is canceled by the inductor L1 and the parasitic capacitance C2. The element values of the inductors L1 and L2 and the capacitor C1 are determined so as to achieve such an action.

例えば、図７に示すように、キャパシタＣ１の素子値を７ｐＦに設定し、インダクタＬ１の素子値を３ｎＨに設定し、インダクタＬ２の素子値を１０ｎＨに設定する。そして、スイッチ１０の低域側の寄生容量Ｃ２の容量を０．８ｐＦと仮定する。この場合における高域側のスイッチ出力の周波数特性を図８に示す。図８では、横軸は周波数を表し、縦軸はゲインを表す。この図ではわかりにくいが、１．７ＧＨｚ乃至２．７ＧＨｚの損失は、従来（図３）と比較して少なくなっている。   For example, as shown in FIG. 7, the element value of the capacitor C1 is set to 7 pF, the element value of the inductor L1 is set to 3 nH, and the element value of the inductor L2 is set to 10 nH. Then, it is assumed that the parasitic capacitance C2 on the low frequency side of the switch 10 is 0.8 pF. FIG. 8 shows the frequency characteristics of the switch output on the high frequency side in this case. In FIG. 8, the horizontal axis represents frequency, and the vertical axis represents gain. Although it is difficult to understand in this figure, the loss of 1.7 GHz to 2.7 GHz is smaller than the conventional one (FIG. 3).

よりわかりやすくするため、図９に、図３で示した従来技術の周波数特性と本実施の形態における周波数特性とを重ねた図を示す。図９でも、横軸は周波数を表し、縦軸はゲインを表す。図９から分かるように、周波数が低い部分で損失が少々大きくなっているが、２．７ＧＨｚの損失を比較すると本実施の形態の方が少なくなっていることが分かる。   For easier understanding, FIG. 9 shows a diagram in which the frequency characteristics of the prior art shown in FIG. 3 and the frequency characteristics in the present embodiment are overlapped. Also in FIG. 9, the horizontal axis represents frequency and the vertical axis represents gain. As can be seen from FIG. 9, the loss is slightly increased at the low frequency part, but it can be seen that the present embodiment has a smaller loss when comparing the loss of 2.7 GHz.

また、インダクタＬ１及びＬ２並びにキャパシタＣ１の素子値は図７と同じに設定し、高域側の寄生容量Ｃ３を図１０に示すように０．２ｐＦと仮定する。この場合における低域側のスイッチ出力の周波数特性を図１１に示す。この図ではわかりにくいが、７００ＭＨｚ乃至１ＧＨｚの損失は、従来（図３）と比較して少なくなっている。   Further, it is assumed that the element values of the inductors L1 and L2 and the capacitor C1 are set to be the same as those in FIG. 7, and the parasitic capacitance C3 on the high frequency side is 0.2 pF as shown in FIG. FIG. 11 shows the frequency characteristics of the low-frequency side switch output in this case. Although it is difficult to understand in this figure, the loss of 700 MHz to 1 GHz is smaller than the conventional one (FIG. 3).

よりわかりやすくするため、図１２に、図３で示した従来技術の周波数特性と本実施の形態における周波数特性とを重ねた図を示す。図１２でも、横軸は周波数を表し、縦軸はゲインを表す。図１２から分かるように、１ＧＨｚ付近では若干損失が大きくなっているが、７００ＭＨｚの損失を比較すると、本実施の形態の方が少なくなっている。   For easier understanding, FIG. 12 shows a diagram in which the frequency characteristics of the prior art shown in FIG. 3 and the frequency characteristics in the present embodiment are overlapped. Also in FIG. 12, the horizontal axis represents frequency, and the vertical axis represents gain. As can be seen from FIG. 12, the loss is slightly larger in the vicinity of 1 GHz, but the loss of this embodiment is smaller when the loss of 700 MHz is compared.

このように、７００ＭＨｚ乃至２．７ＧＨｚの両端については損失が少なくなっている。   Thus, the loss is reduced at both ends of 700 MHz to 2.7 GHz.

なお、携帯電話機の場合、低域のスイッチ出力端子には、デュプレクサ、ローパスフィルタ、ＳＡＷ（Surface Acoustic Wave）フィルタなどが接続される。また、高域のスイッチ出力端子にも、デュプレクサ、ローパスフィルタ、ＳＡＷフィルタなどが接続される。   In the case of a cellular phone, a duplexer, a low-pass filter, a SAW (Surface Acoustic Wave) filter, and the like are connected to a low-frequency switch output terminal. Further, a duplexer, a low-pass filter, a SAW filter, and the like are also connected to the high-frequency switch output terminal.

また、上ではスイッチ出力を高域と低域とに分ける例を示したが、例えば高域、中域、低域といったように３つに分けるようにしても良い。例えば図１３に示すように、アンテナ１には、キャパシタＣ１１の一端を接続し、キャパシタＣ１１の他端は、インダクタＬ１１の一端とスイッチ１１の低域用の入力端子とに接続されている。インダクタＬ１１の他端は、インダクタＬ１２の一端とスイッチ１１の中域用の入力端子とに接続されている。インダクタＬ１２の他端は、インダクタＬ１３の一端とスイッチ１１の高域用の入力端子とに接続されている。さらに、インダクタＬ１３の他端は接地されている。この場合においても、寄生容量を考慮に入れて素子値を決定すれば、低損失な整合回路を構築できる。なお、４以上の帯域に分ける場合も同様である。   Moreover, although the example which divides switch output into a high region and a low region was shown above, you may make it divide into three, for example, a high region, a middle region, and a low region. For example, as shown in FIG. 13, one end of a capacitor C11 is connected to the antenna 1, and the other end of the capacitor C11 is connected to one end of an inductor L11 and a low frequency input terminal of the switch 11. The other end of the inductor L11 is connected to one end of the inductor L12 and the input terminal for the middle band of the switch 11. The other end of the inductor L12 is connected to one end of the inductor L13 and the high frequency input terminal of the switch 11. Further, the other end of the inductor L13 is grounded. Even in this case, if the element value is determined in consideration of the parasitic capacitance, a low-loss matching circuit can be constructed. The same applies when dividing into four or more bands.

以上本発明の実施の形態を説明したが、本発明はこれに限定されるものではない。使用されるスイッチによっては、上で述べた素子値とは異なる素子値を採用する場合もある。   Although the embodiment of the present invention has been described above, the present invention is not limited to this. Depending on the switch used, an element value different from the element value described above may be adopted.

Ｃ キャパシタ
Ｌ インダクタ C Capacitor L Inductor

Claims (2)

アンテナに一端が接続され、他端が第１の帯域のための、スイッチの入力端子に接続されるキャパシタと、
一端が前記キャパシタの前記他端に接続され、他端が前記第１の帯域より高い第２の帯域のための、スイッチの入力端子に接続される第１のインダクタと、
一端が前記第１のインダクタの前記他端に接続され、他端が接地されている第２のインダクタと、
を有する整合回路。 A capacitor having one end connected to the antenna and the other end connected to the input terminal of the switch for the first band;
A first inductor having one end connected to the other end of the capacitor and the other end connected to an input terminal of a switch for a second band higher than the first band;
A second inductor having one end connected to the other end of the first inductor and the other end grounded;
A matching circuit. アンテナに一端が接続され、他端が第１の帯域のための、スイッチの入力端子に接続されるキャパシタと、
一端が前記キャパシタの前記他端に接続され、他端が前記第１の帯域より高い第２の帯域のための、スイッチの入力端子に接続される第１のインダクタと、
一端が前記第１のインダクタの前記他端に接続され、他端が前記第２の帯域より高い第３の帯域のための、前記スイッチの入力端子に接続される第２のインダクタと、
一端が前記第２のインダクタの前記他端に接続され、他端が接地されている第３のインダクタと、
を有する整合回路。 A capacitor having one end connected to the antenna and the other end connected to the input terminal of the switch for the first band;
A first inductor having one end connected to the other end of the capacitor and the other end connected to an input terminal of a switch for a second band higher than the first band;
A second inductor having one end connected to the other end of the first inductor and the other end connected to an input terminal of the switch for a third band higher than the second band;
A third inductor having one end connected to the other end of the second inductor and the other end grounded;
A matching circuit.
JP2012003689A 2012-01-12 2012-01-12 Matching circuit Expired - Fee Related JP5829132B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012003689A JP5829132B2 (en) 2012-01-12 2012-01-12 Matching circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003689A JP5829132B2 (en) 2012-01-12 2012-01-12 Matching circuit

Publications (2)

Publication Number Publication Date
JP2013143710A true JP2013143710A (en) 2013-07-22
JP5829132B2 JP5829132B2 (en) 2015-12-09

Family

ID=49040037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003689A Expired - Fee Related JP5829132B2 (en) 2012-01-12 2012-01-12 Matching circuit

Country Status (1)

Country Link
JP (1) JP5829132B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047355A (en) * 2017-10-27 2019-05-08 (주)파트론 Antenna equipment

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106329132B (en) * 2015-06-17 2019-06-18 北京北广科技股份有限公司 A kind of frequency switching method of medium-wave antenna allotting network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005046070A1 (en) * 2003-11-11 2005-05-19 Murata Manufacturing Co., Ltd. High frequency module
JP2006129419A (en) * 2004-02-27 2006-05-18 Kyocera Corp High-frequency switching circuit, high-frequency module, and wireless communication device
JP2010056735A (en) * 2008-08-27 2010-03-11 Renesas Technology Corp Splitter, semiconductor integrated circuit device, and portable communication terminal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005046070A1 (en) * 2003-11-11 2005-05-19 Murata Manufacturing Co., Ltd. High frequency module
JP2006129419A (en) * 2004-02-27 2006-05-18 Kyocera Corp High-frequency switching circuit, high-frequency module, and wireless communication device
JP2010056735A (en) * 2008-08-27 2010-03-11 Renesas Technology Corp Splitter, semiconductor integrated circuit device, and portable communication terminal

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190047355A (en) * 2017-10-27 2019-05-08 (주)파트론 Antenna equipment
KR101984567B1 (en) * 2017-10-27 2019-09-03 (주)파트론 Antenna equipment

Also Published As

Publication number Publication date
JP5829132B2 (en) 2015-12-09

Similar Documents

Publication Publication Date Title
JP5083125B2 (en) Demultiplexer, semiconductor integrated circuit device and communication portable terminal
CN110739927A (en) Hybrid acoustic inductance-capacitance filter with harmonic suppression
JP6471810B2 (en) Demultiplexer and design method thereof
JP2010177770A (en) Filter, duplexer and communication module
US10148297B2 (en) Splitter
US8581676B2 (en) Common-mode filter
JP2013110619A (en) Amplifier
WO2018032453A1 (en) Filter
CN112019186A (en) High-frequency circuit and communication device
US11601115B2 (en) Electronic RF filter
JP5829132B2 (en) Matching circuit
US11444594B2 (en) Multiplexer
WO2019138786A1 (en) Multiplexer and communication device
US9419582B2 (en) Filter device and duplexer
US11290076B2 (en) Amplifier circuit, front-end circuit, and receiver circuit
US7492239B1 (en) Radio frequency combiner
KR101548811B1 (en) Dual band wireless communication apparatus with advanced harmonic spurious reduction
JP2020028013A (en) Filter and multiplexer
US10886897B2 (en) Filter device and filter module
US11146242B2 (en) Filter device, multiplexer, radio frequency front end circuit, and communication device
US10651823B2 (en) Filter device and multiplexer
US20220052666A1 (en) Filter device and multiplexer
JP5503764B2 (en) Filters, duplexers, communication modules
US20230073105A1 (en) Multiplexer, radio frequency circuit, and communication device
JP3971668B2 (en) Transmission / reception control circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150908

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151021

R150 Certificate of patent or registration of utility model

Ref document number: 5829132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees