JP5503764B2 - Filters, duplexers, communication modules - Google Patents

Filters, duplexers, communication modules Download PDF

Info

Publication number
JP5503764B2
JP5503764B2 JP2013031288A JP2013031288A JP5503764B2 JP 5503764 B2 JP5503764 B2 JP 5503764B2 JP 2013031288 A JP2013031288 A JP 2013031288A JP 2013031288 A JP2013031288 A JP 2013031288A JP 5503764 B2 JP5503764 B2 JP 5503764B2
Authority
JP
Japan
Prior art keywords
filter
parallel
resonators
resonator
inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013031288A
Other languages
Japanese (ja)
Other versions
JP2013123270A (en
Inventor
基揚 原
将吾 井上
匡郁 岩城
潤 堤
政則 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2013031288A priority Critical patent/JP5503764B2/en
Publication of JP2013123270A publication Critical patent/JP2013123270A/en
Application granted granted Critical
Publication of JP5503764B2 publication Critical patent/JP5503764B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本願の開示は、フィルタに関する。また、フィルタを備えたデュープレクサ、通信モジュールに関する。   The present disclosure relates to filters. Moreover, it is related with the duplexer provided with the filter, and the communication module.

携帯電話端末に代表される無線機器の急速な普及により、高周波フィルタへの需要が急速に拡大している。特に、小型で高い急峻性を有する弾性波フィルタへの需要は旺盛である。   Due to the rapid spread of wireless devices such as mobile phone terminals, the demand for high-frequency filters is rapidly expanding. In particular, there is a strong demand for an elastic wave filter having a small size and high steepness.

近年、無線システムの高度化が急速に進展しており、それに伴い、高周波フィルタへの要求仕様は非常に複雑化している。例えば、デュープレクサに含まれる送信フィルタおよび受信フィルタは、通過帯域において低損失であり、相手帯域(送信フィルタの帯域に対する受信フィルタの帯域、および受信フィルタの帯域に対する送信フィルタの帯域)において抑圧が高いことが好ましい。   In recent years, the sophistication of wireless systems has progressed rapidly, and the required specifications for high-frequency filters have become very complex. For example, the transmission filter and the reception filter included in the duplexer have low loss in the pass band and high suppression in the other band (the reception filter band relative to the transmission filter band and the transmission filter band relative to the reception filter band). Is preferred.

一般に、携帯電話端末等に搭載されるフィルタは、通過帯域を広く確保するため、共振子を多段接続することが多い。例えば、特許文献には、ラダーフィルタの一例が開示されている。   In general, a filter mounted on a mobile phone terminal or the like often has multiple stages of resonators connected to ensure a wide passband. For example, patent literature discloses an example of a ladder filter.

特開2004−15397号公報   JP 2004-15397 A

しかしながら、上記従来の構成では、抑圧帯域における減衰極の数を増やすためにラダーフィルタの段数を増加させると、通過帯域の損失を増加させてしまう。   However, in the above-described conventional configuration, if the number of ladder filters is increased in order to increase the number of attenuation poles in the suppression band, the loss in the pass band is increased.

また、並列共振子にインダクタを接続する構成では、減衰極を、最も抑圧を必要とする周波数帯域に配置することが困難である。   Further, in the configuration in which the inductor is connected to the parallel resonator, it is difficult to arrange the attenuation pole in the frequency band that needs the most suppression.

そのため、本発明は、適切な周波数位置に減衰極を配置することができるとともに低損失なフィルタを提供することを目的とする。また、そのようなフィルタを備えたデュープレクサ、通信モジュールを提供することを目的とする。   Therefore, an object of the present invention is to provide a low-loss filter that can dispose an attenuation pole at an appropriate frequency position. Moreover, it aims at providing the duplexer and communication module provided with such a filter.

本願に開示するフィルタは、信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、前記複数の直列共振子のうち二つの直列共振子間の信号線に、少なくとも二つの並列共振子が並列接続され、前記二つの並列共振子にそれぞれインダクタが直列接続され、前記インダクタは、互いに異なるインダクタンスを有するものである。   The filter disclosed in the present application is a filter including a plurality of series resonators connected in series to a signal line and a plurality of parallel resonators connected in parallel to the signal line, At least two parallel resonators are connected in parallel to a signal line between the two series resonators, and inductors are respectively connected in series to the two parallel resonators, and the inductors have different inductances.

本願の開示によれば、高周波帯の適切な周波数位置に減衰極を配置することができ、十分な不要帯域の抑圧を実現することができる。また、フィルタの段数を大幅に増加させずに減衰極を増やすことができるため、通過帯域の損失を低減することができる。   According to the disclosure of the present application, the attenuation pole can be arranged at an appropriate frequency position in the high frequency band, and sufficient suppression of unnecessary bands can be realized. Further, since the number of attenuation poles can be increased without significantly increasing the number of filter stages, it is possible to reduce passband loss.

入力端子Tinと出力端子Toutとに直列に共振子Sを接続した回路図Circuit diagram of connecting the resonators S in series with the input terminal T in and an output terminal T out 入力端子Tinと出力端子Toutとの間に並列に共振子Pを接続した回路図Circuit diagram of connecting the resonator P in parallel between the input terminal T in and an output terminal T out 共振子S及び共振子Pの周波数特性を示す特性図Characteristic diagram showing frequency characteristics of resonator S and resonator P 図1Aに示す共振子Sを直列腕に配し、図1Bに示す共振子Pを並列腕に配した回路図1A is a circuit diagram in which the resonator S shown in FIG. 1A is arranged on the series arm and the resonator P shown in FIG. 1B is arranged on the parallel arm. 図2Aに示すフィルタの周波数特性を示す特性図Characteristic diagram showing frequency characteristics of filter shown in FIG. 2A ラダーフィルタの構成を示す回路図Circuit diagram showing the configuration of the ladder filter ラダーフィルタの構成を示す回路図Circuit diagram showing the configuration of the ladder filter 並列共振子にインダクタンスを接続したフィルタの回路図Circuit diagram of filter with inductance connected to parallel resonator 図4Aに示すフィルタの周波数特性を示す特性図Characteristic diagram showing frequency characteristics of filter shown in FIG. 4A 並列共振子にインダクタンスを接続したフィルタの回路図Circuit diagram of filter with inductance connected to parallel resonator 図4Aに示すフィルタの周波数特性を示す特性図Characteristic diagram showing frequency characteristics of filter shown in FIG. 4A 従来のフィルタの変形例を示す回路図Circuit diagram showing a modification of a conventional filter 従来のフィルタの変形例を示す回路図Circuit diagram showing a modification of a conventional filter 従来のフィルタの変形例を示す回路図Circuit diagram showing a modification of a conventional filter 図6Aに示すフィルタの周波数特性を示す特性図Characteristic diagram showing frequency characteristics of filter shown in FIG. 6A 本実施の形態のフィルタの第1の構成を示す回路図The circuit diagram which shows the 1st structure of the filter of this Embodiment 本実施の形態のフィルタの第2の構成を示す回路図The circuit diagram which shows the 2nd structure of the filter of this Embodiment 本実施の形態のフィルタの変形例を示す回路図The circuit diagram which shows the modification of the filter of this Embodiment 本実施の形態のフィルタの変形例を示す回路図The circuit diagram which shows the modification of the filter of this Embodiment 本実施の形態のフィルタの変形例を示す回路図The circuit diagram which shows the modification of the filter of this Embodiment 従来のフィルタ(図6Aに示すフィルタ)に回路定数を付加した回路図Circuit diagram with circuit constants added to a conventional filter (filter shown in FIG. 6A) 本実施の形態のフィルタ(図10Cに示すフィルタ)に回路定数を付加した回路図Circuit diagram in which circuit constants are added to the filter of the present embodiment (filter shown in FIG. 10C) 図11Bに示すフィルタの周波数特性を示す特性図FIG. 11B is a characteristic diagram showing the frequency characteristics of the filter shown in FIG. 11B. 図12に示す周波数特性と、図11Aに示す従来のフィルタの周波数特性とを示す特性図12 is a characteristic diagram showing the frequency characteristics shown in FIG. 12 and the frequency characteristics of the conventional filter shown in FIG. 11A. 図13におけるZ部の拡大図Enlarged view of portion Z in FIG. 図14AにおけるY部の拡大図Enlarged view of portion Y in FIG. 14A 本実施の形態のフィルタを採用した弾性表面波フィルタ(SAWフィルタ)のチップレイアウトの一例を示す模式図The schematic diagram which shows an example of the chip layout of the surface acoustic wave filter (SAW filter) which employ | adopted the filter of this Embodiment 図15Aに示すフィルタチップを実装可能なプリント基板の平面図Plan view of printed circuit board on which filter chip shown in FIG. 15A can be mounted 本実施の形態のフィルタを採用した圧電薄膜共振子フィルタ(FBARフィルタ)のチップレイアウトの一例を示す模式図The schematic diagram which shows an example of the chip layout of the piezoelectric thin film resonator filter (FBAR filter) which employ | adopted the filter of this Embodiment 図16Aに示すフィルタチップを実装可能なプリント基板の平面図FIG. 16A is a plan view of a printed circuit board on which the filter chip shown in FIG. 16A can be mounted. 本実施の形態のフィルタを備えたデュープレクサのブロック図Block diagram of a duplexer provided with a filter according to the present embodiment RFモジュールのブロック図RF module block diagram ラチスフィルタの回路図Lattice filter circuit diagram

本発明の実施形態におけるフィルタは、上記構成を基本として、以下のような態様をとることができる。   The filter according to the embodiment of the present invention can take the following aspects based on the above configuration.

すなわち、フィルタにおいて、前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている構成とすることができる。   That is, in the filter, the plurality of series resonators and the plurality of parallel resonators may be connected in a ladder shape.

フィルタにおいて、前記複数の直列共振子と前記複数の並列共振子は、ラチス型に接続されている構成とすることができる。   In the filter, the plurality of series resonators and the plurality of parallel resonators may be connected in a lattice form.

フィルタにおいて、互いに異なるインダクタンスを有するインダクタが接続された並列共振子を含む複数の並列共振子が、一つのインダクタを介して接地されている構成とすることができる。   In the filter, a plurality of parallel resonators including parallel resonators to which inductors having different inductances are connected can be grounded through one inductor.

(実施の形態)
〔1.フィルタの原理等〕
上述したように、フィルタは、通過帯域の低損失化と、抑圧帯域における高い抑圧が求められる。さらに近年では、例えば、混変調を防ぐために通過帯域の高調波(2倍波、3倍波)での高い抑圧も要求されることもある。また、例えば、ワイヤレスLAN(Local Area Network)やブルートゥース(登録商標)といった無線システムとの干渉を防ぐため、これらの使用周波数帯での抑圧の要求も存在する。
(Embodiment)
[1. (Principle of filter etc.)
As described above, the filter is required to have a low loss in the pass band and high suppression in the suppression band. Furthermore, in recent years, for example, high suppression at higher harmonics (second harmonic and third harmonic) of the passband may be required to prevent cross modulation. In addition, for example, in order to prevent interference with a wireless system such as a wireless local area network (LAN) or Bluetooth (registered trademark), there is a demand for suppression in these use frequency bands.

低損失な高周波フィルタを実現する手法として、ラダーフィルタが広く用いられている。ラダーフィルタは、共振周波数の異なる二つの共振子を梯子状に結線して構成される高周波フィルタである。図1A〜図1Cを参照して、フィルタの原理を説明する。   Ladder filters are widely used as a technique for realizing a low-loss high-frequency filter. The ladder filter is a high-frequency filter configured by connecting two resonators having different resonance frequencies in a ladder shape. The principle of the filter will be described with reference to FIGS. 1A to 1C.

図1Aは、入力端子Tinと出力端子Toutとに直列に共振子Sを接続した回路である。図1Bは、入力端子Tinと出力端子Toutとの間に並列に共振子Pを接続した回路である。図1Aに示す共振子Sは、共振周波数frs、反共振周波数fasを有する。図1Bに示す共振子Pは、共振周波数frp、反共振周波数fapを有する。図1Cは、共振子Sと共振子Pの共振特性を示す。 Figure 1A is a circuit connecting a resonator S in series with the input terminal T in and an output terminal T out. Figure 1B is a circuit connecting a resonator P in parallel between the input terminal T in and an output terminal T out. The resonator S shown in FIG. 1A has a resonance frequency f rs and an anti-resonance frequency f as . The resonator P shown in FIG. 1B has a resonance frequency f rp and an anti-resonance frequency f ap . FIG. 1C shows the resonance characteristics of the resonator S and the resonator P. FIG.

図2Aは、図1Aに示す共振子Sを直列腕に配し、図1Bに示す共振子Pを並列腕に配した回路図を示す。図2Aにおいて共振子Pの反共振周波数fapと共振子Sの共振周波数frsとがほぼ同じ値を有するとき、図2Bに示すフィルタ特性を実現することができる。すなわち、共振器Pの共振周波数frpと共振子Sの反共振周波数fasとの間を通過帯域とし、共振周波数frpよりも低域側および反共振周波数fasよりも高域側を減衰域とした、バンドパスフィルタを実現することができる。 2A shows a circuit diagram in which the resonator S shown in FIG. 1A is arranged on the series arm and the resonator P shown in FIG. 1B is arranged on the parallel arm. When having substantially the same value and the resonance frequency f rs of the anti-resonance frequency f ap and resonators S of the resonator P in FIG. 2A, it is possible to realize a filter characteristic shown in FIG. 2B. That is, the pass band is between the resonance frequency f rp of the resonator P and the anti-resonance frequency f as of the resonator S, and the lower side than the resonance frequency f rp and the higher side than the anti-resonance frequency f as are attenuated. A bandpass filter can be realized.

一般に、携帯電話端末等に搭載されるフィルタは、通過帯域を図2Bに示す帯域よりも広く確保するため、図2Aに示す共振子を多段接続することが多い。共振子を多段接続するフィルタとして、一対の梯子型回路を多段に接続したラダーフィルタがある。   In general, a filter mounted on a mobile phone terminal or the like often has a multistage connection of resonators shown in FIG. 2A in order to ensure a wider passband than that shown in FIG. 2B. As a filter for connecting resonators in multiple stages, there is a ladder filter in which a pair of ladder circuits are connected in multiple stages.

図3Aは、ラダーフィルタの一例を示す。図3Aに示すように、ラダーフィルタは、共振子を多段接続する際、各段間での反射を防ぐため、隣り合う梯子型回路はミラー反転させた形で接続される。なお、以下の説明において、直列腕に接続された共振子を直列共振子と称し、並列腕に接続された共振子を並列共振子と称する。   FIG. 3A shows an example of a ladder filter. As shown in FIG. 3A, when ladder filters are connected in multiple stages, adjacent ladder circuits are connected in a mirror-inverted form in order to prevent reflection between the stages. In the following description, the resonator connected to the series arm is referred to as a series resonator, and the resonator connected to the parallel arm is referred to as a parallel resonator.

図3Aに示すように共振子を多段接続すると、図中の破線枠に示すように、直列腕において同種の直列共振子が接続されている箇所と、並列腕において同種の並列共振子が接続されている箇所とが存在する。これらの同種の共振子は、図3Bに示すように一つの共振子として容量的に合成することができるため、チップサイズを小型化することができる。なお、特許文献1には、図3Bに示すラダーフィルタの一例が開示されている。   When the resonators are connected in multiple stages as shown in FIG. 3A, the same kind of parallel resonators are connected in the parallel arm and the place where the same kind of series resonator is connected in the series arm as shown in the broken line frame in the figure. And there is a place. Since these similar types of resonators can be capacitively combined as one resonator as shown in FIG. 3B, the chip size can be reduced. Note that Patent Document 1 discloses an example of a ladder filter shown in FIG. 3B.

図3Bに示すラダーフィルタにおいて、前述したように通過帯域の高調波(2倍波、3倍波)において高い抑圧を実現するために、並列共振子にインダクタを接続する構成が提案されている。なお、共振子は、共振動作する周波数帯域外では容量として機能するため、インダクタが接続された並列共振子は共振動作する周波数帯域外ではLC共振子として機能する。   In the ladder filter shown in FIG. 3B, a configuration in which an inductor is connected to the parallel resonator has been proposed in order to realize high suppression in the harmonics (second harmonic and third harmonic) of the passband as described above. Since the resonator functions as a capacitor outside the frequency band in which the resonance operation is performed, the parallel resonator to which the inductor is connected functions as an LC resonator outside the frequency band in which the resonance operation is performed.

図4Aは、並列共振子にインダクタを接続したフィルタを示す。図4Aに示すように、容量Cpを有する二つの並列共振子P11,P12に、それぞれインダクタンスH1,H2を有するインダクタL1,L2を直列接続した場合、図4Bに示すように通過帯域外の周波数f1,f2において減衰極が生成される。減衰極の周波数f1,f2は、以下の数式に基づいて算出することができる。以下の数式において、Cpは並列共振子の容量である。   FIG. 4A shows a filter in which an inductor is connected to a parallel resonator. As shown in FIG. 4A, when inductors L1 and L2 having inductances H1 and H2 are connected in series to two parallel resonators P11 and P12 having a capacitance Cp, a frequency f1 outside the passband as shown in FIG. 4B. , F2 an attenuation pole is generated. The frequencies f1 and f2 of the attenuation pole can be calculated based on the following mathematical formula. In the following formula, Cp is the capacitance of the parallel resonator.

f1=1/{2π(H1・Cp)1/2
f2=1/{2π(H2・Cp)1/2
以上のように並列共振子を増設し、その並列共振子にインダクタを直列接続することで、減衰極の数を増やすことが可能となる。
f1 = 1 / {2π (H1 · Cp) 1/2 }
f2 = 1 / {2π (H2 · Cp) 1/2 }
As described above, the number of attenuation poles can be increased by adding parallel resonators and connecting inductors in series with the parallel resonators.

一方、図5Aに示すように、並列共振子P11,P12に対して一つのインダクタL3を接続した場合、図5Bに示すように通過帯域外の周波数f3において減衰極が生成される。   On the other hand, when one inductor L3 is connected to the parallel resonators P11 and P12 as shown in FIG. 5A, an attenuation pole is generated at a frequency f3 outside the passband as shown in FIG. 5B.

図4Aに示すフィルタは、図6A〜図6Cに示すようないくつかの変形例が考えられるが、いずれも通過帯域の高周波帯にインダクタによって二つの減衰極が生成され、図4Aと等価の回路となる。   The filter shown in FIG. 4A can have several modifications as shown in FIGS. 6A to 6C. In any case, two attenuation poles are generated by an inductor in the high frequency band of the pass band, and the circuit is equivalent to FIG. 4A. It becomes.

ここで、減衰極の数を増やすためにラダーフィルタの段数を増加させると、通過帯域の損失を増加させてしまう。また、並列共振子にインダクタを接続する構成では、減衰極を、最も抑圧を必要とする周波数帯域に配置することが困難である。   Here, if the number of ladder filters is increased in order to increase the number of attenuation poles, the loss in the passband is increased. Further, in the configuration in which the inductor is connected to the parallel resonator, it is difficult to arrange the attenuation pole in the frequency band that needs the most suppression.

例えば、図7は、図6Aに示すフィルタの周波数特性を示した図である。図7に示すように、図6Aに示すフィルタでは、高周波帯に生成される二つの減衰極は、Rx帯とブルートゥース(以下、BTと称する)帯との間(減衰極A)と、Tx2倍波とTx3倍波との間(減衰極B)とに配置される。これらの減衰極を、最も抑圧を必要とする周波数帯域(BT帯、Tx2倍波帯、Tx3倍波帯)に配置することが求められる
下記の実施形態では、高周波帯の適切な周波数位置に減衰極を配置することができるとともに低損失なフィルタを提供することができる。
For example, FIG. 7 is a diagram showing the frequency characteristics of the filter shown in FIG. 6A. As shown in FIG. 7, in the filter shown in FIG. 6A, the two attenuation poles generated in the high frequency band are between the Rx band and the Bluetooth (hereinafter referred to as BT) band (attenuation pole A), and twice the Tx. Between the wave and the Tx triple wave (attenuation pole B). These attenuation poles are required to be arranged in frequency bands (BT band, Tx second harmonic band, Tx third harmonic band) that most require suppression. In the following embodiment, attenuation is performed at an appropriate frequency position in the high frequency band. A pole can be arranged and a low-loss filter can be provided.

〔2.フィルタの構成〕
図8は、本実施の形態にかかるフィルタの第1の構成の回路図である。図8に示すフィルタでは、直列腕(信号線)に直列共振子S11,S12,S13が接続されている。また、隣り合う直列共振子S11及びS12の間に、直列腕(信号線)に対して並列に並列共振子P21,P22が接続されている。また、隣り合う直列共振子S12及びS13の間に、直列腕に対して並列に並列共振子P23,P24が接続されている。また、並列共振子P21には、インダクタL11が接続されている。また、並列共振子P22には、インダクタL12が接続されている。また、並列共振子P23には、インダクタL13が接続されている。また、並列共振子P24には、インダクタL14が接続されている。インダクタL11〜L14は、それぞれ異なるインダクタンス(値)を有する。
[2. Filter configuration
FIG. 8 is a circuit diagram of a first configuration of the filter according to the present embodiment. In the filter shown in FIG. 8, series resonators S11, S12, and S13 are connected to a series arm (signal line). In addition, parallel resonators P21 and P22 are connected in parallel with the series arm (signal line) between adjacent series resonators S11 and S12. Further, parallel resonators P23 and P24 are connected in parallel with the series arm between the adjacent series resonators S12 and S13. In addition, an inductor L11 is connected to the parallel resonator P21. In addition, an inductor L12 is connected to the parallel resonator P22. In addition, an inductor L13 is connected to the parallel resonator P23. In addition, an inductor L14 is connected to the parallel resonator P24. The inductors L11 to L14 have different inductances (values).

図8に示すフィルタでは、一つにまとめられていた並列共振子が並列分割され、各々の並列共振子にそれぞれ異なるインダクタンスを有するインダクタが接続されている。このような回路構成とすることにより、共振子の段数を増やすことなく減衰極を増やすことが可能となる。すなわち、図8に示すフィルタは、共振子の段数が図4Aに示すフィルタなどと同様で4段であるが、減衰極を4カ所に形成することができる(図4Aに示すフィルタでは減衰極は2カ所)。   In the filter shown in FIG. 8, the parallel resonators combined into one are divided in parallel, and inductors having different inductances are connected to the respective parallel resonators. With such a circuit configuration, it is possible to increase the number of attenuation poles without increasing the number of resonator stages. That is, the filter shown in FIG. 8 has the same number of resonator stages as the filter shown in FIG. 4A and has four stages, but can have four attenuation poles (the filter shown in FIG. 4A has four attenuation poles). 2 places).

なお、フィルタの段数は、一つの直列共振子と一つの並列共振子とで1段とする。例えば、図4Aに示す回路では、S11とP11、S12とP11、S13とP12,S14とP12がそれぞれ組となり、合計4段のフィルタを実現している。一方、図8に示す回路では、S11とP21、S12とP22、S13とP23、S14とP24がそれぞれ組となり、合計4段のフィルタを実現している。   Note that the number of stages of the filter is one stage including one series resonator and one parallel resonator. For example, in the circuit shown in FIG. 4A, S11 and P11, S12 and P11, S13 and P12, and S14 and P12 are combined to realize a total of four stages of filters. On the other hand, in the circuit shown in FIG. 8, S11 and P21, S12 and P22, S13 and P23, and S14 and P24 form a set, thereby realizing a total of four stages of filters.

図9は、本実施の形態にかかるフィルタの第2の構成の回路図である。図9に示すフィルタは、直列腕に直列共振子S11,S12,S13が接続されている。また、直列共振子S11及びS12の間に、直列腕に対して並列に並列共振子P21,P22が接続されている。また、直列共振子S12及びS13の間に、直列腕に対して並列に並列共振子P23が接続されている。また、並列共振子P21には、インダクタL11が接続されている。また、並列共振子P22には、インダクタL12が接続されている。また、並列共振子P23には、インダクタL13が接続されている。インダクタL11〜L13は、それぞれ異なるインダクタンスを有する。   FIG. 9 is a circuit diagram of a second configuration of the filter according to the present embodiment. The filter shown in FIG. 9 has series resonators S11, S12, and S13 connected to the series arm. Further, parallel resonators P21 and P22 are connected between the series resonators S11 and S12 in parallel with the series arm. A parallel resonator P23 is connected in parallel with the series arm between the series resonators S12 and S13. In addition, an inductor L11 is connected to the parallel resonator P21. In addition, an inductor L12 is connected to the parallel resonator P22. In addition, an inductor L13 is connected to the parallel resonator P23. The inductors L11 to L13 have different inductances.

図9に示すフィルタでは、一つにまとめられていた並列共振子が並列分割され、各々の並列共振子にそれぞれ異なるインダクタンスを有するインダクタが接続される。このような回路構成とすることにより、共振子の段数を増やすことなく減衰極を増設することが可能となる。すなわち、図9に示すフィルタは、共振子の段数が図4Aに示すフィルタなどと同様で4段であるが、減衰極を3カ所に形成することができる(図4Aに示すフィルタでは減衰極は2カ所)。   In the filter shown in FIG. 9, the parallel resonators combined into one are divided in parallel, and inductors having different inductances are connected to the respective parallel resonators. With such a circuit configuration, it is possible to add attenuation poles without increasing the number of resonator stages. That is, the filter shown in FIG. 9 has four resonator stages similar to the filter shown in FIG. 4A, etc., but can have three attenuation poles (in the filter shown in FIG. 4A, the attenuation poles are 2 places).

なお、本実施の形態におけるフィルタは、一例として、WCDMA_Band2に対応したフィルタとして用いることができる。WCDMA_Band2では、高周波帯に必要とされる減衰極は3つ(BT帯,Tx2倍波帯,Tx3倍波帯)である。したがって、図8に示すフィルタは、WCDMA_Band2に対応することができる。また、図9に示すように、並列共振子とインダクタとを接続したブランチを一つ削除してもWCDMA_Band2に対応することができる。   In addition, the filter in this Embodiment can be used as a filter corresponding to WCDMA_Band2 as an example. In WCDMA_Band2, three attenuation poles are required for the high frequency band (BT band, Tx second harmonic band, Tx third harmonic band). Therefore, the filter shown in FIG. 8 can correspond to WCDMA_Band2. Also, as shown in FIG. 9, even if one branch connecting the parallel resonator and the inductor is deleted, it is possible to cope with WCDMA_Band2.

図10A〜図10Cは、本実施の形態のフィルタの変形例を示す。図10Aに示すフィルタは、インダクタL11を並列共振子P21に接続し、インダクタL12を並列共振子P22に接続し、インダクタL13をインダクタL11,L12,および並列共振子P23に接続している。このとき、インダクタL11及びL13の合成インダクタンスと、インダクタL12及びL13の合成インダクタンスと、インダクタL13のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。   10A to 10C show a modification of the filter according to the present embodiment. In the filter shown in FIG. 10A, the inductor L11 is connected to the parallel resonator P21, the inductor L12 is connected to the parallel resonator P22, and the inductor L13 is connected to the inductors L11, L12 and the parallel resonator P23. At this time, the inductance of each inductor is set so that the combined inductance of the inductors L11 and L13, the combined inductance of the inductors L12 and L13, and the inductance of the inductor L13 do not have the same value.

図10Bに示すフィルタは、インダクタL11を並列共振子P21に接続し、インダクタL12を並列共振子P23に接続し、インダクタL13をインダクタL11,L12,および並列共振子P22に接続している。このとき、インダクタL11及びL13の合成インダクタンスと、インダクタL12及びL13の合成インダクタンスと、インダクタL13のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。   In the filter shown in FIG. 10B, the inductor L11 is connected to the parallel resonator P21, the inductor L12 is connected to the parallel resonator P23, and the inductor L13 is connected to the inductors L11, L12, and the parallel resonator P22. At this time, the inductance of each inductor is set so that the combined inductance of the inductors L11 and L13, the combined inductance of the inductors L12 and L13, and the inductance of the inductor L13 do not have the same value.

図10Cに示すフィルタは、インダクタL11を並列共振子P21に接続し、インダクタL12を並列共振子P24に接続し、インダクタL13をインダクタL11,L12,並列共振子P22,P23に接続している。このとき、インダクタL11及びL13の合成インダクタンスと、インダクタL12及びL13の合成インダクタンスと、インダクタL13のインダクタンスとが同じ値にならないように、各インダクタのインダクタンスを設定する。   In the filter shown in FIG. 10C, the inductor L11 is connected to the parallel resonator P21, the inductor L12 is connected to the parallel resonator P24, and the inductor L13 is connected to the inductors L11 and L12, and the parallel resonators P22 and P23. At this time, the inductance of each inductor is set so that the combined inductance of the inductors L11 and L13, the combined inductance of the inductors L12 and L13, and the inductance of the inductor L13 do not have the same value.

以下、図6Aのフィルタと図10Cのフィルタとの比較について説明する。   Hereinafter, a comparison between the filter of FIG. 6A and the filter of FIG. 10C will be described.

図11Aは、図6Aに示すフィルタに回路定数を付加した図である。図11Bは、本実施の形態のフィルタ(図10Cに示すフィルタ)に回路定数を付加した図である。図11Bに示す回路定数は、一例として、Tx2倍波(3760MHz)の要求抑圧を25dB、Tx3倍波(5640MHz)の要求抑圧を25dB、BT帯(2400〜2500MHz帯)の要求抑圧を30dBとなるように設定した。   FIG. 11A is a diagram in which circuit constants are added to the filter shown in FIG. 6A. FIG. 11B is a diagram in which circuit constants are added to the filter of this embodiment (the filter shown in FIG. 10C). The circuit constants shown in FIG. 11B are, for example, a Tx second harmonic (3760 MHz) required suppression of 25 dB, a Tx third harmonic (5640 MHz) required suppression of 25 dB, and a BT band (2400 to 2500 MHz band) required suppression of 30 dB. Was set as follows.

図12は、図11Bに示す回路定数を有するフィルタの周波数特性を示す。図12に示すように、本実施の形態のフィルタによれば、減衰極を3カ所に形成することができるとともに、それぞれの減衰極を抑圧が必要な周波数帯域に配置することができる。すなわち、減衰極AはBT帯の近くに配置することができ、減衰極BはTx2倍波帯(以下2Tx帯と称する)の近くに配置することができ、減衰極CはTx3倍波帯(以下3Tx帯と称する)の近くに配置することができる。   FIG. 12 shows the frequency characteristics of the filter having the circuit constant shown in FIG. 11B. As shown in FIG. 12, according to the filter of the present embodiment, attenuation poles can be formed at three locations, and each attenuation pole can be arranged in a frequency band that needs to be suppressed. That is, the attenuation pole A can be arranged near the BT band, the attenuation pole B can be arranged near the Tx second harmonic band (hereinafter referred to as 2Tx band), and the attenuation pole C is arranged in the Tx third harmonic band ( (Hereinafter referred to as 3Tx band).

図13は、図12に示す周波数特性(図中の実線)と、図11Aに示す回路定数を有するフィルタの周波数特性(図中の破線)とを示す。図13に示すように、図11Aに示すフィルタでは、減衰極DがRx帯とBT帯との間に配置され、減衰極Eが2Tx帯と3Tx帯との間との間に配置されていたため、最も抑圧させたいBT帯、2Tx帯、および3Tx帯において十分な抑圧を得ることができなかった。一方、本図11Bのフィルタでは、減衰極AがBT帯の近くに配置され、減衰極Bが2Tx帯の近くに配置され、減衰極Cが3Tx帯の近くに配置されるため、最も抑圧させたい周波数帯域を抑圧することができる。   FIG. 13 shows the frequency characteristic (solid line in the figure) shown in FIG. 12 and the frequency characteristic (dashed line in the figure) of the filter having the circuit constant shown in FIG. 11A. As shown in FIG. 13, in the filter shown in FIG. 11A, the attenuation pole D is disposed between the Rx band and the BT band, and the attenuation pole E is disposed between the 2Tx band and the 3Tx band. However, sufficient suppression could not be obtained in the BT band, 2Tx band, and 3Tx band to be most suppressed. On the other hand, in the filter of FIG. 11B, the attenuation pole A is arranged near the BT band, the attenuation pole B is arranged near the 2Tx band, and the attenuation pole C is arranged near the 3Tx band. The desired frequency band can be suppressed.

図14Aは、図13における通過帯域(Z部)を拡大した図である。図14Bは、図14AにおけるY部を拡大した図である。図14A及び図14Bにおいて、実線は図11Bに示すフィルタにおける周波数特性で、破線は図11Aに示すフィルタにおける周波数特性である。図14A及び図14Bに示すように、高周波帯において所望の周波数帯は減衰極によって抑制されるため、ラダーフィルタ自身の減衰量を低く設定できる。その結果、通過帯域の損失も大幅に改善することが可能となる。   FIG. 14A is an enlarged view of the passband (Z portion) in FIG. FIG. 14B is an enlarged view of a Y portion in FIG. 14A. 14A and 14B, the solid line is the frequency characteristic in the filter shown in FIG. 11B, and the broken line is the frequency characteristic in the filter shown in FIG. 11A. As shown in FIGS. 14A and 14B, since the desired frequency band is suppressed by the attenuation pole in the high frequency band, the attenuation amount of the ladder filter itself can be set low. As a result, the loss in the passband can be greatly improved.

図15Aは、本実施の形態のフィルタを採用した弾性表面波フィルタ(SAWフィルタ)のチップレイアウトの一例である。図15Bは、図15Aに示す弾性表面波フィルタをフリップボンディングが可能なプリント基板の平面図である。図15Aに示すフィルタは、図10Cに示すフィルタのチップレイアウトの一例である。図15Aに示すフィルタは、通信装置などに搭載される送信フィルタチップの一例である。図15Aにおいて、バンプ電極11は、図15Bに示すアンテナ端子Antに接続される。バンプ電極12は、図15Bに示すTx端子に接続され、送信回路またはパワーアンプに接続される。バンプ電極13は、図15Bに示すインダクタL11に接続される。バンプ電極14は、図15Bに示すインダクタL12に接続される。バンプ電極15は、図15Bに示すインダクタL13に接続される。バンプ電極11〜15は、互いに導体パターン16で電気的に接続されている。また、バンプ電極間を接続する導体パターン16には、共振子が配されている。また、図15Bに示すインダクタL11,L12,L13は、スパイラルコイルで形成されている。   FIG. 15A is an example of a chip layout of a surface acoustic wave filter (SAW filter) employing the filter of the present embodiment. FIG. 15B is a plan view of a printed circuit board on which the surface acoustic wave filter shown in FIG. 15A can be flip-bonded. The filter illustrated in FIG. 15A is an example of the chip layout of the filter illustrated in FIG. 10C. The filter illustrated in FIG. 15A is an example of a transmission filter chip mounted on a communication device or the like. In FIG. 15A, the bump electrode 11 is connected to the antenna terminal Ant shown in FIG. 15B. The bump electrode 12 is connected to a Tx terminal shown in FIG. 15B and is connected to a transmission circuit or a power amplifier. The bump electrode 13 is connected to the inductor L11 shown in FIG. 15B. The bump electrode 14 is connected to the inductor L12 shown in FIG. 15B. The bump electrode 15 is connected to the inductor L13 shown in FIG. 15B. The bump electrodes 11 to 15 are electrically connected to each other through the conductor pattern 16. A resonator is arranged on the conductor pattern 16 that connects the bump electrodes. Moreover, the inductors L11, L12, and L13 shown in FIG. 15B are formed of spiral coils.

図15Aにおいて、共振子Cs11及びCs12は、図10Cにおける直列共振子S11に相当する。共振子Cs21〜Cs23は、図10Cにおける直列共振子S12に相当する。共振子Cs31〜Cs33は、図10Cにおける直列共振子S13に相当する。共振子Cp11及びCp12は、図10Cにおける並列共振子P21に相当する。共振子Cp21及びCp22は、図10Cにおける並列共振子P22に相当する。共振子Cp3は、図10Cにおける並列共振子P23に相当する。共振子Cp4は、図10Cにおける並列共振子P24に相当する。 In FIG. 15A, the resonators C s11 and C s12 correspond to the series resonator S11 in FIG. 10C. The resonators C s21 to C s23 correspond to the series resonator S12 in FIG. 10C. The resonators C s31 to C s33 correspond to the series resonator S13 in FIG. 10C. The resonators C p11 and C p12 correspond to the parallel resonator P21 in FIG. 10C. The resonators C p21 and C p22 correspond to the parallel resonator P22 in FIG. 10C. The resonator C p3 corresponds to the parallel resonator P23 in FIG. 10C. The resonator C p4 corresponds to the parallel resonator P24 in FIG. 10C.

図16Aは、本実施の形態のフィルタを採用した圧電薄膜共振子フィルタ(FBARフィルタ)のチップレイアウトの一例である。図16Bは、図16Aに示すフィルタチップを実装可能なプリント基板の平面図である。図16Aに示すフィルタは、図10Cに示すフィルタのチップレイアウトの一例である。図16Aに示すフィルタは、通信装置などに搭載される送信フィルタチップの一例である。図16Aにおいて、バンプ電極21は、図16Bに示すアンテナ端子Antに接続される。バンプ電極22は、図16Bに示すTx端子に接続され、送信回路またはパワーアンプに接続される。バンプ電極23は、インダクタL11に接続される。バンプ電極24は、インダクタL12に接続される。バンプ電極25は、インダクタL13に接続される。バンプ電極21〜25は、互いに導体パターン26で電気的に接続されている。また、バンプ電極間を接続する導体パターン26には、共振子が配されている。また、図16Bに示すインダクタL11,L12,L13は、スパイラルコイルで形成されている。   FIG. 16A is an example of a chip layout of a piezoelectric thin film resonator filter (FBAR filter) employing the filter of the present embodiment. FIG. 16B is a plan view of a printed circuit board on which the filter chip shown in FIG. 16A can be mounted. The filter illustrated in FIG. 16A is an example of the chip layout of the filter illustrated in FIG. 10C. The filter illustrated in FIG. 16A is an example of a transmission filter chip mounted on a communication device or the like. In FIG. 16A, the bump electrode 21 is connected to the antenna terminal Ant shown in FIG. 16B. The bump electrode 22 is connected to the Tx terminal shown in FIG. 16B and is connected to a transmission circuit or a power amplifier. The bump electrode 23 is connected to the inductor L11. The bump electrode 24 is connected to the inductor L12. The bump electrode 25 is connected to the inductor L13. The bump electrodes 21 to 25 are electrically connected to each other through a conductor pattern 26. A resonator is arranged on the conductor pattern 26 that connects the bump electrodes. In addition, inductors L11, L12, and L13 shown in FIG. 16B are formed of spiral coils.

図16Aにおいて、共振子Cs1は、図10Cにおける直列共振子S11に相当する。共振子Cs2は、図10Cにおける直列共振子S12に相当する。共振子Cs11及びCs12は、図10Cにおける直列共振子S13に相当する。共振子Cp1は、図10Cにおける並列共振子P21に相当する。共振子Cp2は、図10Cにおける並列共振子P22に相当する。共振子Cp3は、図10Cにおける並列共振子P23に相当する。共振子Cp4は、図10Cにおける並列共振子P24に相当する。 In FIG. 16A, the resonator C s1 corresponds to the series resonator S11 in FIG. 10C. The resonator C s2 corresponds to the series resonator S12 in FIG. 10C. The resonators C s11 and C s12 correspond to the series resonator S13 in FIG. 10C. The resonator C p1 corresponds to the parallel resonator P21 in FIG. 10C. The resonator C p2 corresponds to the parallel resonator P22 in FIG. 10C. The resonator C p3 corresponds to the parallel resonator P23 in FIG. 10C. The resonator C p4 corresponds to the parallel resonator P24 in FIG. 10C.

〔3.デュープレクサの構成〕
図17は、本実施の形態のフィルタを備えたデュープレクサのブロック図である。図17に示すように、デュープレクサ102は、受信フィルタ103と送信フィルタ104とを備えている。デュープレクサ102は、アンテナ101を介して入力される受信信号を受信フィルタ103でフィルタリングし、所望の周波数帯域の受信信号Rxを抽出する。また、デュープレクサ102は、入力される送信信号Txを送信フィルタ104でフィルタリングし、アンテナ101を介して出力する。
[3. (Duplexer configuration)
FIG. 17 is a block diagram of a duplexer including the filter according to the present embodiment. As illustrated in FIG. 17, the duplexer 102 includes a reception filter 103 and a transmission filter 104. The duplexer 102 filters the reception signal input via the antenna 101 by the reception filter 103 and extracts the reception signal Rx in a desired frequency band. Further, the duplexer 102 filters the input transmission signal Tx by the transmission filter 104 and outputs it through the antenna 101.

送信フィルタ104の回路構成は、例えば、図8、図9、図10A、図10Bあるいは図10Cとすることができる。これにより、送信フィルタ104を、例えば、WCDMA_Band2の仕様に対応させることができる。一例として、送信フィルタ104の通過帯域は、1850MHz〜1910MHzとすることができる。相手帯域(受信フィルタ通過帯域)は、1930MHz〜1990MHzである。この場合、Tx2倍波は3760MHz、Tx3倍波は5640MHzとすることができる。また、ブルートゥース規格のシステムとの干渉を防ぐため、2400〜2500MHz帯での抑圧も可能である。   The circuit configuration of the transmission filter 104 can be, for example, FIG. 8, FIG. 9, FIG. 10A, FIG. 10B, or FIG. Thereby, the transmission filter 104 can be made to correspond to the specification of WCDMA_Band2, for example. As an example, the pass band of the transmission filter 104 can be 1850 MHz to 1910 MHz. The other band (reception filter pass band) is 1930 MHz to 1990 MHz. In this case, the Tx second harmonic can be 3760 MHz, and the Tx third harmonic can be 5640 MHz. Further, in order to prevent interference with a Bluetooth standard system, suppression in the 2400 to 2500 MHz band is also possible.

〔4.実施の形態の効果、他〕
本実施の形態によれば、ラダーフィルタにおける並列共振子に、互いにインダクタンスが異なるインダクタを接続する構成としたことにより、フィルタの段数を大幅に増やすことなく減衰極を増やすことができる。また、減衰極を所望の周波数帯域に配置することができるため、所望の周波数帯域を抑圧することができるフィルタを実現することができる。また、通過帯域における抑圧を低減することができる。
[4. Effects of the embodiment, etc.]
According to the present embodiment, it is possible to increase the number of attenuation poles without significantly increasing the number of stages of the filter by connecting the parallel resonators in the ladder filter to inductors having different inductances. Further, since the attenuation pole can be arranged in a desired frequency band, a filter that can suppress the desired frequency band can be realized. Moreover, suppression in the passband can be reduced.

なお、本実施の形態では、比較を明確にするため、フィルタに用いられる全共振子の容量比は表面波デバイスを想定して「16」に固定した。また、フィルタに含まれる複数の直列共振子の共振周波数は、すべて同一とした。また、フィルタに含まれる複数の並列共振子の共振周波数は、すべて同一とした。なお、本実施の形態のフィルタに基づき実際に回路設計を行う際は、各共振子の容量比および共振周波数は任意に設定されうる。   In the present embodiment, the capacitance ratio of all the resonators used in the filter is fixed to “16” assuming a surface wave device in order to clarify the comparison. The resonance frequencies of the plurality of series resonators included in the filter are all the same. The resonance frequencies of the plurality of parallel resonators included in the filter are all the same. When actually designing a circuit based on the filter of the present embodiment, the capacitance ratio and the resonance frequency of each resonator can be set arbitrarily.

本実施の形態では、フィルタの実現例として弾性表面波デバイスを挙げたが、圧電薄膜共振子(FBAR(Film Bulk Acoustic Resonator)型,SMR(Solid Mounted Resonator)型)や、その他セラミックフィルタにおいても適応可能である。   In the present embodiment, a surface acoustic wave device has been described as an example of realization of a filter. However, it is also applicable to a piezoelectric thin film resonator (FBAR (Film Bulk Acoustic Resonator) type, SMR (Solid Mounted Resonator) type) and other ceramic filters. Is possible.

また、本実施の形態のフィルタは、デュープレクサに限らず、複数のデュープレクサをモジュール化したデュープレクサ・バンク・モジュールや、増幅器とデュープレクサをモジュール化したデュープレクサ・アンプ・モジュールのようなRFモジュールにも適応可能である。   The filter of this embodiment is not limited to a duplexer, but can be applied to an RF module such as a duplexer bank module in which a plurality of duplexers are modularized, or a duplexer amplifier module in which an amplifier and a duplexer are modularized. It is.

図18は、デュープレクサ・バンク・モジュールを備えたRFモジュールのブロック図である。図18に示すようにRFモジュールは、スイッチモジュール202、デュープレクサ・バンク・モジュール203、およびアンプモジュール204を備えている。スイッチモジュール202は、アンテナ201a及び201b、デュープレクサ・バンク・モジュール203内のデュープレクサに接続されている。デュープレクサ・バンク・モジュール203は、複数のデュープレクサ203a,203b,203c,・・・を備えている。本実施の形態のフィルタは、デュープレクサ・バンク・モジュール203内のデュープレクサ203a,203b,203c,・・・における受信フィルタおよび/または送信フィルタに搭載することができる。   FIG. 18 is a block diagram of an RF module including a duplexer bank module. As shown in FIG. 18, the RF module includes a switch module 202, a duplexer bank module 203, and an amplifier module 204. The switch module 202 is connected to the duplexers in the antennas 201 a and 201 b and the duplexer bank module 203. The duplexer bank module 203 includes a plurality of duplexers 203a, 203b, 203c,. The filter according to the present embodiment can be mounted on a reception filter and / or a transmission filter in the duplexers 203a, 203b, 203c,... In the duplexer bank module 203.

また、本実施の形態では、ラダーフィルタを一例として挙げて説明したが、図19に示すように、共振子をラチス型に接続したラチスフィルタであっても同様の効果を得ることができる。ラチスフィルタは、二つの信号線と、信号線間に接続された連絡線とを備え、信号線に直列共振子が接続され、連絡線に並列共振子が接続される。並列共振子は、信号線の間に少なくとも二つ並列に接続される。その二つの並列共振子に対して直列にインダクタを接続し、さらにそのインダクタを互いにインダクタンスが異なる素子で実現することにより、本実施の形態と同様の効果を得ることができる。   In the present embodiment, the ladder filter is described as an example. However, as shown in FIG. 19, the same effect can be obtained even with a lattice filter in which resonators are connected in a lattice form. The lattice filter includes two signal lines and a connecting line connected between the signal lines. A series resonator is connected to the signal line, and a parallel resonator is connected to the connecting line. At least two parallel resonators are connected in parallel between the signal lines. By connecting an inductor in series with the two parallel resonators and further realizing the inductor with elements having different inductances, the same effect as in the present embodiment can be obtained.

(付記1)
信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、
前記複数の直列共振子のうち二つの直列共振子間の信号線に、少なくとも二つの並列共振子が並列接続され、
前記二つの並列共振子にインダクタが直列接続され、
前記インダクタは、互いに異なるインダクタンスを有する、フィルタ。
(Appendix 1)
A filter including a plurality of series resonators connected in series to a signal line, and a plurality of parallel resonators connected in parallel to the signal line,
At least two parallel resonators are connected in parallel to a signal line between two of the plurality of series resonators,
An inductor is connected in series to the two parallel resonators,
The inductor is a filter having different inductances.

(付記2)
前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている、付記1記載のフィルタ。
(Appendix 2)
The filter according to appendix 1, wherein the plurality of series resonators and the plurality of parallel resonators are connected in a ladder shape.

(付記3)
前記複数の直列共振子と前記複数の並列共振子は、ラチス型に接続されている、付記1記載のフィルタ。
(Appendix 3)
The filter according to appendix 1, wherein the plurality of series resonators and the plurality of parallel resonators are connected in a lattice form.

(付記4)
互いに異なるインダクタンスを有するインダクタが接続された並列共振子を含む複数の並列共振子が、一つのインダクタを介して接地されている、付記1〜3のいずれか一項に記載のフィルタ。
(Appendix 4)
The filter according to any one of appendices 1 to 3, wherein a plurality of parallel resonators including a parallel resonator to which inductors having different inductances are connected are grounded via one inductor.

(付記5)
信号線に接続される複数の直列共振子と帰還線に接続される複数の並列共振子とによって構成される多段ラダーフィルタにおいて、直列共振子間の少なくとも一つの並列共振子が二つ以上に並列分轄されており、かつ、分轄された各々の共振子に直列に接続されるインダクタンスが異なる値を有する、フィルタ。
(Appendix 5)
In a multistage ladder filter composed of a plurality of series resonators connected to a signal line and a plurality of parallel resonators connected to a feedback line, at least one parallel resonator between the series resonators is parallel to two or more. A filter that is demarcated and that has different inductance values connected in series to each of the demarcated resonators.

(付記6)
二つの信号線に接続される複数の共振子と信号線間を結線する連絡線に接続される複数の共振子とによって構成される多段ラチスフィルタにおいて、連絡線に接続される少なくとも一つの共振子が二つ以上に並列分轄されており、かつ、分轄された各々の共振子に直列に接続されるインダクタンスが異なる値を有する、フィルタ。
(Appendix 6)
At least one resonator connected to a connecting line in a multistage lattice filter including a plurality of resonators connected to two signal lines and a plurality of resonators connected to a connecting line connecting between the signal lines Are divided into two or more in parallel, and the inductances connected in series to each of the divided resonators have different values.

(付記7)
並列分轄され、異なるインダクタンスが接続された並列共振子を含む複数の並列共振子が、一つの共有されたインダクタンスを介して接地されている、付記5記載のフィルタ。
(Appendix 7)
The filter according to appendix 5, wherein a plurality of parallel resonators including parallel resonators that are divided in parallel and connected to different inductances are grounded through a single shared inductance.

(付記8)
共有化されたインダクタンスがパッケージもしくはプリント板に内蔵されている、付記7記載のフィルタ。
(Appendix 8)
The filter according to appendix 7, wherein the shared inductance is built in the package or the printed board.

(付記9)
前記直列共振子、前記並列共振子のうち少なくとも一つは、弾性表面波素子である、付記5〜8のうちいずれか一項に記載のフィルタ。
(Appendix 9)
The filter according to any one of appendices 5 to 8, wherein at least one of the series resonator and the parallel resonator is a surface acoustic wave element.

(付記10)
前記直列共振子、前記並列共振子のうち少なくとも一つは、圧電薄膜共振子である、付記5〜8のうちいずれか一項に記載のフィルタ。
(Appendix 10)
The filter according to any one of appendices 5 to 8, wherein at least one of the series resonator and the parallel resonator is a piezoelectric thin film resonator.

(付記11)
前記直列共振子、前記並列共振子のうち少なくとも一つは、バルク波素子である、付記5〜8のうちいずれか一項に記載のフィルタ。
(Appendix 11)
The filter according to any one of appendices 5 to 8, wherein at least one of the series resonator and the parallel resonator is a bulk wave element.

(付記12)
付記1〜11のうちいずれか一項に記載のフィルタを備えた、デュープレクサ。
(Appendix 12)
The duplexer provided with the filter as described in any one of Additional remarks 1-11.

(付記13)
付記1〜11のうちいずれか一項に記載のフィルタを備えた、通信モジュール。
(Appendix 13)
The communication module provided with the filter as described in any one of Additional remarks 1-11.

本発明は、フィルタ、デュープレクサ、通信モジュールに関する。   The present invention relates to a filter, a duplexer, and a communication module.

S11,S12,S13,S14 直列共振子
P11,P12,P13,P14 並列共振子
S11, S12, S13, S14 Series resonator P11, P12, P13, P14 Parallel resonator

Claims (6)

信号線に直列接続される複数の直列共振子と、前記信号線に並列接続される複数の並列共振子とを含むフィルタであって、
前記複数の直列共振子のうち隣り合う二つの直列共振子間の信号線に、二つの隣り合う並列共振子が並列接続されるとともに、別の隣り合う二つの直列共振子間の信号線に、少なくとも一つの並列共振子が並列接続され、
前記隣り合う二つの直列共振子間の信号線に並列接続された二つの隣り合う並列共振子の一方の並列共振子には第1のインダクタが直列接続され、
前記別の隣り合う二つの直列共振子間の信号線に並列接続された少なくとも一つの並列共振子の一つの並列共振子には第2のインダクタが直列接続され、
前記隣り合う二つの直列共振子間の信号線に並列接続された二つの隣り合う並列共振子の他方の並列共振子及び前記第1のインダクタと、前記別の隣り合う二つの直列共振子間の信号線に並列接続された少なくとも一つの並列共振子の前記一つの並列共振子に直列接続された前記第2のインダクタ、または当該少なくとも一つの並列共振子のうち前記第2のインダクタが直列接続されていない並列共振子及び前記第2のインダクタとに対して、第3のインダクタが接続され、
前記第1、第2、及び第3のインダクタでは、前記第1のインダクタと前記第3のインダクタとの合成インダクタンスと、前記第2のインダクタと前記第3のインダクタとの合成インダクタンスとが同じ値とならないように設定されている、フィルタ。
A filter including a plurality of series resonators connected in series to a signal line, and a plurality of parallel resonators connected in parallel to the signal line,
The signal line between two series resonators adjacent to each other among the plurality of series resonators, and two adjacent parallel resonators are connected in parallel, and the signal line between two other adjacent series resonators, At least one parallel resonator is connected in parallel;
A first inductor is connected in series to one parallel resonator of two adjacent parallel resonators connected in parallel to a signal line between the two adjacent series resonators,
A second inductor is connected in series to one parallel resonator of at least one parallel resonator connected in parallel to the signal line between the other two adjacent series resonators,
Between the other two parallel resonators of the two adjacent parallel resonators connected in parallel to the signal line between the two adjacent series resonators and the first inductor, and the other two adjacent series resonators The second inductor connected in series to the one parallel resonator of at least one parallel resonator connected in parallel to the signal line , or the second inductor of the at least one parallel resonator connected in series. A third inductor is connected to the parallel resonator and the second inductor ,
In the first, second, and third inductors, the combined inductance of the first inductor and the third inductor and the combined inductance of the second inductor and the third inductor have the same value. A filter that is set not to be.
前記複数の直列共振子と前記複数の並列共振子は、ラダー型に接続されている、請求項1記載のフィルタ。   The filter according to claim 1, wherein the plurality of series resonators and the plurality of parallel resonators are connected in a ladder shape. 前記隣り合う二つの直列共振子間の信号線に並列接続された二つの隣り合う並列共振子、及び前記別の隣り合う二つの直列共振子間の信号線に並列接続された少なくとも一つの並列共振子が、前記第3のインダクタを介して接地されている、請求項1または2に記載のフィルタ。 Two adjacent parallel resonators connected in parallel to a signal line between the two adjacent series resonators, and at least one parallel resonance connected in parallel to a signal line between the other two adjacent series resonators The filter according to claim 1 or 2 , wherein a child is grounded via the third inductor . 前記第3のインダクタがパッケージもしくはプリント板に内蔵されている、請求項に記載のフィルタ。 The third inductor is incorporated in a package or printed circuit board, the filter of claim 3. 請求項1〜のうちいずれか一項に記載のフィルタを備えた、デュープレクサ。 The duplexer provided with the filter as described in any one of Claims 1-3 . 請求項1〜のうちいずれか一項に記載のフィルタを備えた、通信モジュール。 The communication module provided with the filter as described in any one of Claims 1-3 .
JP2013031288A 2013-02-20 2013-02-20 Filters, duplexers, communication modules Active JP5503764B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013031288A JP5503764B2 (en) 2013-02-20 2013-02-20 Filters, duplexers, communication modules

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013031288A JP5503764B2 (en) 2013-02-20 2013-02-20 Filters, duplexers, communication modules

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009015477A Division JP5237138B2 (en) 2009-01-27 2009-01-27 Filters, duplexers, communication modules

Publications (2)

Publication Number Publication Date
JP2013123270A JP2013123270A (en) 2013-06-20
JP5503764B2 true JP5503764B2 (en) 2014-05-28

Family

ID=48774950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013031288A Active JP5503764B2 (en) 2013-02-20 2013-02-20 Filters, duplexers, communication modules

Country Status (1)

Country Link
JP (1) JP5503764B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019117106A1 (en) 2017-12-13 2019-06-20 株式会社村田製作所 Filter device and multiplexer

Also Published As

Publication number Publication date
JP2013123270A (en) 2013-06-20

Similar Documents

Publication Publication Date Title
JP5237138B2 (en) Filters, duplexers, communication modules
US6982612B2 (en) Duplexer and communication apparatus with a matching circuit including a trap circuit for harmonic suppression
JP5394847B2 (en) Duplexer
US9035722B2 (en) Ladder filter, duplexer and module
US10615775B2 (en) Multiplexer, transmission apparatus, and reception apparatus
US9065419B2 (en) Ladder filter, duplexer and module
WO2010061477A1 (en) Filter, duplexer and electronic device
US10651821B2 (en) Multiplexer, high-frequency front-end circuit, and communication apparatus
US10958242B2 (en) Acoustic wave filter device, multiplexer, radio-frequency front end circuit, and communication device
JP6411292B2 (en) Ladder filters, duplexers and modules
JP2019220877A (en) Multiplexer
WO2020125208A1 (en) Band-pass filter and method for improving suppression level thereof, duplexer and electronic device
WO2018096799A1 (en) Filter device and multiplexer
JP6385891B2 (en) Ladder filters, duplexers and modules
JPWO2006040923A1 (en) Duplexer
JP5613813B2 (en) Duplexer
WO2020184614A1 (en) Multiplexor, front-end module, and communication device
TWI540850B (en) Wireless communication device and filter thereof
CN111342806A (en) Piezoelectric filter having lamb wave resonator, duplexer, and electronic device
JP2021010062A (en) Extractor
JP5503764B2 (en) Filters, duplexers, communication modules
JP6566170B2 (en) Multiplexer, high-frequency front-end circuit, and communication device
CN213693646U (en) Multiplexer
CN109818594B (en) High-frequency filter and multiplexer
JP6406482B1 (en) Trap filter and filter circuit

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140314

R150 Certificate of patent or registration of utility model

Ref document number: 5503764

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250