JP4178161B2

JP4178161B2 - 映像信号処理装置

Info

Publication number: JP4178161B2
Application number: JP2005514407A
Authority: JP
Inventors: 勝治卯路; 幹男藤原
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-10-01
Filing date: 2004-09-16
Publication date: 2008-11-12
Anticipated expiration: 2024-09-16
Also published as: US20070103598A1; WO2005034510A1; JPWO2005034510A1; CN1864402A; EP1672917A1

Description

本発明は、ディジタル化した映像信号の画像変換を行う映像信号処理装置に関する。

映画などのようにフィルムで撮影した映像や、それと同等のフレーム数（２４フレーム／秒）で撮像するＣＣＤ装置で作製された映像信号を、ＮＴＳＣ方式のＴＶ受像機に表示したり、あるいはＶＣＲ（ＶｉｄｅｏＣａｓｓｅｔｔｅＲｅｃｏｒｄｅｒ）等の記録装置に記録できるようにする映像フォーマット変換がある。このような映像フォーマット変換の一例として、２：３プルダウン方式や２：３：３：２プルダウン方式が知られている。プルダウン方式の映像フォーマット変換では、特許文献１に示されるように、入力側と出力側とでそれぞれ独立した同期系でフォーマット変換を行うことで、フォーマット変換後の映像の視認感をなめらかにしたものが知られている。

このような映像フォーマット変換を実施することで、２４フレーム／秒で構成されるプログレッシブ映像信号（以下、２４Ｐ映像信号という）を、ＮＴＳＣ方式のＴＶ受像機やＶＣＲ装置などの、６０フィールド／秒で構成されるインターレース映像信号（以下、６０Ｉ映像信号という）に精度良く変換することができる。そうすることで、６０Ｉ映像信号でありながら、映画のフィルム（２４Ｐ映像信号）のような視覚効果を得ることができる。

２：３：３：２プルダウン方式の映像変換の一例について図１１、図１２を参照して説明する。

図１１は、２４Ｐ映像信号を６０Ｉ映像信号に変換する映像信号処理装置の構成を示す映像ブロック図である。図１１において、７１は２４Ｐ映像信号の入力端子、７２は２４Ｐ映像信号のフレーム同期信号の入力端子、７３は６０Ｉ映像信号のフレーム同期信号の入力端子、７４、７５はフレームメモリ、７６はフレームメモリの書き込み・読み出し制御器、７７はメモリ出力選択器、７８はプルダウン制御器、７９は６０Ｉ映像信号の出力端子である。

図１２は、図１１の構成を用いて２：３：３：２プルダウン変換を実施した場合のタイミング図である。図１２において、８１は２４Ｐ映像信号のフレーム同期信号のタイミングを示し、８２は２４Ｐ映像信号のタイミングを示し、８３はフレームメモリ７４の書き込み制御タイミングを示し、８４はフレームメモリ７５の書き込み制御タイミングを示し、８５は６０Ｉ映像信号のフレーム同期信号のタイミングを示し、８６は６０Ｉ映像信号のタイミングを示す。

まず、入力端子７１に入力された２４Ｐ映像信号がフレームメモリ７４、７５にそれぞれ書き込まれる。このとき、書き込み・読み出し制御器７６は、入力端子７２に入力された２４Ｐ映像信号のフレーム同期信号に従って、２４Ｐ映像信号のフレームごとに書き込み先（フレームメモリ７４、７５）を切り替えて書き込む。プルダウン制御器７８は、入力端子７３に入力された６０Ｉ映像信号のフレーム同期信号に基づいて、書き込み・読み出し制御器７６を用いて、フレームメモリ７４、７５の読み出し制御を行う。さらに、プルダウン制御器７８は、フレームメモリ７４、７５から読み出した映像信号をメモリ選択器７７で選択しながら出力する。６０Ｉ映像信号に変換された映像信号は、メモリ選択器７７から出力端子７９を介して出力される。

以下、さらに詳細に説明する。図１２の２４Ｐ入力映像信号８２において、時間的に連続する４フレームは順にＡ、Ｂ、Ｃ、Ｄと表されている。この４フレームを、時間軸を合わせながら６０Ｉ映像信号に変換する場合を説明する。

まず、２４Ｐ入力映像信号８２を、フレーム同期信号８１に基づいてフレームメモリ７４、７５に書き込む。すなわち、フレーム同期信号８１に基づいてフレームメモリ７４の書き込み制御信号８３とフレームメモリ７５の書き込み制御信号８４とを生成する。そのうえで、書き込み制御信号８３に基づいて２４Ｐ映像信号のフレーム同期信号８１がＨＩＧＨのときに２４Ｐ入力映像信号８２をフレームメモリ７４に書き込む。一方、書き込み制御信号８４に基づいて２４Ｐ映像信号のフレーム同期信号８１がＬＯＷのときに２４Ｐ入力映像信号８２をフレームメモリ７５に書き込む。

次に、フレームメモリ７４、７５に格納した映像信号を、以下に示すように順次読み出すことで、６０Ｉ映像信号８６を生成する。すなわち、６０Ｉ映像信号８６の第１フレームでは、２４Ｐ入力映像信号８２のフレームＡを奇数ラインからなるフィールドＡｏと偶数ラインからなるフィールドＡｅとに分離したうえで、分離したフィールドＡｏ、Ａｅを６０Ｉ映像信号８６の第１フレームとして読み出す。

同様に６０Ｉ映像信号８６の第２フレームでは、２４Ｐ入力映像信号８２のフレームＢを奇数ラインからなるフィールドＢｏと偶数ラインからなるフィールドＢｅとに分離したうえで、分離したフィールドＢｏ、Ｂｅを６０Ｉ映像信号８６の第２フレームとして読み出す。

６０Ｉ映像信号８６の第３フレームでは、２４Ｐ入力映像信号８２のフレームＢを奇数ラインからなるフィールドＢｏと偶数ラインからなるフィールドＢｅとに分離するとともに、２４Ｐ入力映像信号８２のフレームＣを奇数ラインからなるフィールドＣｏと偶数ラインからなるフィールドＣｅとに分離したうえで、分離したフィールドＢｏとフィールドＣｅとからフレームを構成し、構成したフレームを６０Ｉ映像信号８６の第３フレームとして読み出す。

６０Ｉ映像信号８６の第４フレームでは、２４Ｐ入力映像信号８２のフレームＣを奇数ラインからなるフィールドＣｏと偶数ラインからなるフィールドＣｅとに分離したうえで、分離したフィールドＣｏ、Ｃｅを６０Ｉ映像信号８６の第４フレームとして読み出す。

６０Ｉ映像信号８６の第５フレームでは、２４Ｐ入力映像信号８２のフレームＤを奇数ラインからなるフィールドＤｏと偶数ラインからなるフィールドＤｅとに分離したうえで、分離したフィールドＤｏ、Ｄｅを６０Ｉ映像信号８６の第５フレームとして読み出す。

このようにして２４Ｐ映像信号の各フレームを、フィールドに分離させた状態で読み出したうえで、各フレームのフィールドを、２フィールド（Ａｏ：Ａｅ）→３フィールド（Ｂｏ：Ｂｅ：Ｂｏ）→３フィールド（Ｃｅ：Ｃｏ：Ｃｅ）→２フィールド（Ｄｏ：Ｄｅ）→…という繰り返し周期（以下、２：３：３：２周期という）に基づいて一部重複させた状態で順次読み出すことで、２４Ｐ映像信号を６０Ｉ映像信号に変換する。

図１１の装置構成では、２４Ｐ映像信号の連続する４つのフレームＡ〜Ｄが、所定のフィールド（上述の例ではＢｏ、Ｃｅ）を一部重複させた状態で順次配置されることで６０Ｉ映像信号に変換される。その際の各フレームのフィールド配置周期が、２（Ａフレームは重複なし）：３（ＢフレームはＢｏ重複）：３（ＣフレームはＣｅ重複）：２（Ｄフレームは重複なし）となるため、このような変換方式が２：３：３：２プルダウン方式と呼ばれる。

一方、２４Ｐ映像信号の各フレームは、６０Ｉ映像信号における２フィールド→３フィールド→２フィールド→３フィールド→…という繰り返し周期（以下、２：３周期という）に基づいて順次読み出しながら６０Ｉ映像信号に変換される場合もあり、このような変換方式は２：３プルダウン方式と呼ばれる。
特開２００３−２８４００７号

従来の構成においては、次の課題を有する。２４Ｐ映像信号は、映画フィルムにおいて汎用される映像フォーマットである。６０Ｉ映像信号は、テレビジョン放送の標準的な映像フォーマットの一例である。そのため、２４Ｐ映像信号を、２：３プルダウン方式等の変換フォーマットで６０Ｉに映像信号に変換することで、テレビジョン放送の標準的な表示映像において、映画フィルムと同等の視覚効果を得ることができる。

昨今、アマチュアのビデオ映像作家が取り扱うビデオシステム等において上述の視覚効果と同等の視覚効果を発現させたい、とう要望が出ている。しかしながら、上述の視覚効果を６０Ｉ映像信号等の汎用フォーマットにおいて発現させるためには、入力映像源として２４Ｐ映像信号が必要となるが、２４Ｐ映像信号を得るためにはフィルムに記録された撮影映像データそのもの、もしくは２４Ｐ映像信号を撮影可能な撮影装置が必要となる。

さらに、２４Ｐ映像信号を６０Ｉ映像信号に変換するには、２：３：３：２プルダウン方式などのフォーマット変換が実施されるが、そのようなフォーマット変換装置の構成要素として２つのフレームメモリを必要とする。また、そのフレームメモリに対する書き込み／読み出し制御、特に読み出し制御が複雑になる。さらには、２４Ｐ映像信号から６０Ｉ映像信号への変換におけるタイミング制御（フレーム同期）が必要になる。このように、フォーマット変換は、回路規模の増大、コストアップ、制御の複雑化を伴う。

したがって、本発明は、フィルムで撮影した映像や、それと同等のフレーム数で撮像する撮影装置で作成した映像信号を必要とすることなく簡単な構成と制御方式とによって、フィルムのような視覚効果をもった映像を、ＮＴＳＣ方式の受像機やＶＣＲ装置などで違和感なく表示させることができる映像信号処理装置の提供を目的とする。

本発明の映像信号処理装置は、ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器とを備える。

前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御する。
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定する。

本発明は、映像信号を映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御することで、入力源における視覚効果と同等の視覚効果を映像信号に擬似的に発現させることができる。これにより、本発明はフィルム等における視覚効果を、ＮＴＳＣ方式の受像機やＶＣＲ装置などにおいて違和感なく擬似的に表示可能な映像信号を生成することができる。しかも、本発明は、このような効果を、簡単な回路構成と制御方式とでもって実現することができる。

以下、本発明の最良の実施形態について図を参照して詳細に説明する。各実施の形態の説明を行うまえに、２４Ｐ映像信号が有する視覚効果について説明する。テレビジョン放送の標準的な映像フォーマットの一例である６０Ｉ映像信号では、毎秒３０フレームに分割した動画映像を連続表示しており、しかも、各フレームを２フィールドに分離して表示している。このような多数の動画映像を連続的に表示するため、人間の視覚特性からみて、視聴者は表示映像上にフリッカ（ちらつき）をほとんど視認できない。

これに対して、２４Ｐ映像信号は、１秒間に２４フレームという３０フレームより少ないフレーム数に分割した動画映像を連続表示しており、しかも、各フレームをフィールドに分離することなくフレーム単位で表示している。そのため、２４Ｐ映像信号を表示する場合、視聴者は、６０Ｉ映像信号より表示映像上にフリッカ（表示上のちらつき）を視認しやすい。この場合、視認されるフリッカの発生周期は、２４Ｐ映像信号のフレーム周期（１／２４秒）となる。このようなフリッカは、２４Ｐ映像信号を６０Ｉ映像信号に変換した場合であっても、変換後の６０Ｉ映像信号において視認される。しかも、その場合、視認されるフリッカの発生周期は、元の２４Ｐ映像信号におけるフリッカの発生周期と同様、１／２４秒となる。

上述した２４Ｐ映像信号の視覚効果は、このようなフリッカに起因して生じ、しかも、２４Ｐ映像信号のフレーム周期（１／２４秒）と同様の周期でフリッカが生じることが上記視覚効果を際立たせる要因となっている。

本発明は、このような観察結果に基づき、２４Ｐ映像信号のフレームレートとほぼ同等の周期で６０Ｉ映像信号にフリッカを意図的に発生させている。これにより、２４Ｐ映像信号から変換されたものではないために本来なら上述した視覚効果（フリッカ）が存在しない６０Ｉ映像信号に、上述した視覚効果を擬似的に付与している。

（実施の形態１）
図１は本発明の実施の形態１の映像信号処理装置を示した図である。図２、図３はそれぞれ２：３プルダウン方式、２：３：３：２プルダウン方式に対応する信号変換の様子を示すタイミング図である。

図１において、１１は６０Ｉ映像信号の入力端子、１２は６０Ｉ映像信号のフレーム同期信号の入力端子、１３は変動制御器、１４はゲイン制御器、１５は６０Ｉ映像信号の出力端子である。図２において、２１は６０Ｉ映像信号のフレーム同期信号のタイミングを示し、２２は６０Ｉ映像信号のタイミングを示し、２３は制御値（ゲイン）の制御タイミングを示す。図３において、３１は６０Ｉ映像信号のフレーム同期信号のタイミングを示し、３２は６０Ｉ映像信号のタイミングを示し、３３は制御値の制御タイミングを示す。６０Ｉ映像信号は、フレーム周期が１／３０秒であり、最小映像単位がフィールドとなったインターレース映像信号である。

この映像信号処理装置では、まず、ディジタル化された６０Ｉ入力映像信号２２が入力端子１１からゲイン制御器１４に入力され、６０Ｉ入力映像信号２２のフレーム同期信号２１が入力端子１２から変動制御器１３に入力される。入力端子１１に入力される６０Ｉ入力映像信号２２と、入力端子１２に入力されるフレーム同期信号２１とは、図２、図３に示すように同期しており、さらには全く同一周期で入力される。また、６０Ｉ入力映像信号２２のフレーム同期信号２１は、ＮＴＳＣ方式の６０Ｈｚ毎に反転する。

変動制御器１３は、６０Ｉ映像信号のフレーム同期信号に基づいて、ゲイン制御器１４のゲイン制御値を設定する。具体的には、変動制御器１３は、入力される６０Ｉ入力映像信号２２において連続する５フィールド（２：３プルダウン方式の場合）または１０フィールド（２：３：３：２プルダウン方式の場合）をひとつの映像ブロックとして扱い、その映像ブロック毎にゲイン制御値がフィールド単位で切り替わるようにゲイン制御値を設定する。図２、図３では、６０Ｉ入力映像信号２２を構成する各フィールドに対して、時間順に沿って順次第１フィールド、第２フィールド、…と命名されており、上述した各映像ブロックは、（第１フィールド〜第５フィールド）、（第６フィールド〜第１０フィールド）、…、または（第１フィールド〜第１０フィールド）、…から構成される。以下の説明では、各映像ブロックを代表して初頭映像ブロック（第１〜第５フィールド）または（第１〜第１０フィールド）について説明する。

まず、フィルム映像を表示する際に生じる視覚効果を、２：３プルダウン方式における映像変換周期で擬似的に発生させる場合の制御について図２を参照して説明する。この場合、変動制御器１３では、５フィールドを有する映像ブロックＡ１が設定される。なお、上記フィルム映像を表示する際に生じる視覚効果を、以下、フィルム映像効果といい、上記２：３プルダウン方式における映像変換周期を、以下、２：３プルダウン周期という。

図２における制御値（ゲイン）２３に示されるように、６０Ｉ入力映像信号２２を構成する各映像ブロックＡ１（５フィールド括り）において、第１番目と、第２番目とに位置するフィールド群を、一方の最小映像単位群Ａ１₁として設定し、この最小映像単位群Ａ１₁では、入力映像信号の輝度信号に対してゲインが１．０倍となるように、変動制御器１３は各フィールドのゲイン制御値を設定する。また、各映像ブロックにおいて第３番目と、第４番目と、第５番目に位置するフィールド群を他方の最小映像単位群Ａ１₂として設定し、この最小映像単位群では、入力映像信号の輝度信号に対してゲインが０．９倍となるように、変動制御器１３は各フィールドのゲイン制御値を設定する。

最小映像単位群Ａ１₁、Ａ１₂を判別してゲイン制御値を設定するため、変動制御器１３は、例えば次のように構成される。すなわち、変動制御器１３は、１〜５までの５フィールドを繰り返し計数する巡回カウンタ１３ａを備える。巡回カウンタ１３ａは、６０Ｉ入力映像信号２２を構成する各フィールドに、（１）〜（５）までのカウント値を繰り返し付与する。巡回カウンタ１３ａは、フレーム同期信号２１の両エッジ（つまり変化点）毎にカウントアップする。変動制御器１３は、巡回カウンタ１３ａでカウントアップされたカウント値に基づいてそれぞれの映像ブロックＡ１を認識するとともに、各映像ブロックＡ１におけるフィールド位置を判別する。さらに、変動制御器１３は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群Ａ１₁、Ａ１₂に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器１３は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ１３ａのカウント値とその際のゲイン制御器１４のゲイン調整量との間の対応関係は、最小映像単位群Ａ１₁、Ａ１₂の設定に基づいて予め設定されており、変動制御器１３は、設定されているゲイン調整量とカウント値（最小映像単位群Ａ１₁、Ａ１₂）との間の対応関係を記憶している。２：３プルダウン方式に応じた輝度調整制御の場合、変動制御器１３が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）を示す最小映像単位群Ａ１₁の場合、変動制御器１３は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）、（５）を示す最小映像単位群Ａ１₂の場合、変動制御器１３は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器１４は、変動制御器１３により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、６０Ｉ映像信号入力端子１１から入力される６０Ｉ入力映像信号２２の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、２：３プルダウン周期に相当する２、３フィールド毎（図２参照）に輝度信号のゲイン制御を行う。

次に、２：３：３：２プルダウン方式における映像変換周期でフィルム映像効果を擬似的に発生させる場合の制御について図３を参照して説明する。この場合、変動制御器１３では、１０フィールドを有する映像ブロックＡ２が設定される。なお、上記２：３：３：２プルダウン方式における映像変換周期を、以下、２：３：３：２プルダウン周期という。

図３における制御値（ゲイン）３３に示されるように、６０Ｉ入力映像信号３２の各映像ブロック（１０フィールド括り）Ａ２において、第１番目と、第２番目と、第６番目と、第７番目と第８番目とに位置するフィールド群を、一方の最小映像単位群Ａ２₁として設定し、この最小映像単位群Ａ２₁では、入力映像信号の輝度信号に対してゲインが１．０倍となるように、変動制御器１３は、各フィールドのゲイン制御値を設定する。また、各映像ブロックＡ２において、第３番目と、第４番目と、第５番目と、第９番目と、第１０番目とに位置するフィールド群を、他方の最小映像単位群Ａ２₂として設定し、この最小映像単位群Ａ２₂では、入力映像信号の輝度信号に対してゲインが０．９倍となるように、変動制御器１３は各フィールドのゲイン制御値を設定する。

最小映像単位群Ａ２₁、Ａ２₂を判別してゲイン制御値を設定するため、変動制御器１３は、例えば次のように構成される。すなわち、変動制御器１３は、１〜１０までの１０フィールドを繰り返し計数する巡回カウンタ１３ａを備える。巡回カウンタ１３ａは、６０Ｉ入力映像信号３２を構成する各フィールドに、（１）〜（１０）までのカウント値を繰り返し付与する。変動制御器１３は、巡回カウンタ１３ａでカウントアップされたカウント値に基づいてそれぞれの映像ブロックＡ２を認識するとともに、各映像ブロックＡ２におけるフィールド位置を判別する。さらに、変動制御器１３は、判別したフィールド位置に基づいてそのフィールドがいずれの最小映像単位群Ａ２₁、Ａ２₂に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

巡回カウンタ１３ａのカウント値とその際のゲイン制御器１４のゲイン調整量との間の対応関係は、最小映像単位群Ａ２₁、Ａ２₂の設定に基づいて予め設定されており、変動制御器１３は、設定されているゲイン調整量とカウント値（最小映像単位群Ａ２₁、Ａ２₂）との間の対応関係を記憶している。２：３：３：２プルダウン方式に応じた輝度調整制御の場合、変動制御器１３が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）、（６）、（７）、（８）を示す最小映像単位群Ａ２₁の場合、変動制御器１３は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）、（５）、（９）、（１０）を示す最小映像単位群Ａ２₂の場合、変動制御器１３は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器１４は、変動制御器１３により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、６０Ｉ映像信号入力端子１１から入力される６０Ｉ入力映像信号３２の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、２：３：３：２プルダウン周期に相当する２、３、３、２フィールド毎（図３参照）に輝度信号のゲイン制御を行う。

以上説明した両輝度調整のうちのいずれかを実施することにより、１秒間に２４回輝度信号のゲインが変化することになり、その結果、６０Ｉ出力映像信号に視覚効果として１／２４秒周期でフリッカが発生する。本実施形態の映像信号処理装置は、このちらつきを２：３プルダウン周期あるいは２：３：３：２プルダウン周期に合わせて発生させる。

これにより、入力映像信号が６０Ｉ映像信号であっても、その出力映像信号（６０Ｉ映像信号）に、フィルム映像効果（発生周期１／２４秒のフリッカ）を簡単に付与することができる。ここでいう視覚効果とは、上述したように、２４Ｐ映像信号を表示する際に視聴者に視認され、しかも、２４Ｐ映像信号を６０Ｉ映像信号に変換した際にも残存する視覚効果のことである。

本実施形態の映像信号処理装置では、このような視覚効果を、複数のフィールドメモリを設けることなく、さらには、カウントアップしたフィールド数に応じてゲインを調整するという比較的な簡単な制御で実現している。

なお、２：３プルダウン周期や２：３：３：２プルダウン周期で輝度（ゲイン）を調整する場合、６０Ｉ映像信号のフレームを跨いで輝度（ゲイン）の変化点が配置されるのは避けられない。例えば、図２に示す２：３プルダウン周期では、同一フレームを構成する第５フィールドと第６フィールドとの間や、第７フィールドと第８フィールドとの間に輝度（ゲイン）の変化点が配置される。同様に、図３に２：３：３：２プルダウン周期では、同一フレームを構成する第５フィールドと第６フィールドとの間に輝度（ゲイン）の変化点が配置される。なお、ここでいうフィールドの通し番号は、図２、図３において６０Ｉ入力映像信号２２、３２に対して時間順に沿って連続的に付与された番号であって、最小映像単位群内でのフィールドの配置順を示す番号ではない。

フィールドは本来フレームを分離することで構成されており、同一フレームを構成するフィールドどうしの輝度が一致しなくなると視聴者にとって視覚上の違和感が生じる可能性がある。

このような視覚上の違和感を生じさせる可能性のある輝度（ゲイン）変化点配置を消滅させるには、次のように制御すればよい。すなわち、図４に示すように、輝度（ゲイン）の調整周期を６０Ｉ入力映像信号３２０のフレーム同期信号３１０に同期した１／３０秒としたうえで、設定した１／３０秒の調整周期毎に輝度（ゲイン）を調整する。そうすれば、輝度変化周期が６０Ｉ映像信号の１フレーム周期に対応することになる。そのため、輝度（ゲイン）変化点が６０Ｉ映像信号のフレーム周期（３０Ｈｚ）に一致して上記視覚上の違和感は消滅する。この場合、映像ブロックＡ３は４フィールドとなり、一方の最小映像単位群Ａ３₁は、映像ブロックＡ３内の第１番目と第２番目のフィールドとなり、他方の最小映像単位群Ａ３₂は、映像ブロックＡ３内の第３番目と第４番目のフィールドとなる。

このようなゲイン制御を実施する場合、輝度（ゲイン）の変化周期（フリッカの発生周期）は１／３０秒となり、３０フレーム／秒のフィルム映像を見ているような、本実施の形態と類似の視覚効果が得られるものの、本来所望する輝度（ゲイン）の変化周期１／２４秒よりは若干短い周期となる。しかしながら、両周期の差は比較的小さいため、視覚上の違和感を生じさせる可能性のある輝度（ゲイン）変化点配置の消滅を最優先させる場合には、このような制御を実施してもよい。

なお、この場合、巡回カウンタ１３ａは、６０Ｉ入力映像信号２２を構成する各フィールドに（１）〜（４）までのカウント値を繰り返し付与する。変動制御器１３は、巡回カウンタ１３ａでカウントアップされたカウント値に基づいて制御すべきフィールド（最小映像単位群Ａ３₁、Ａ３₂）を判別し、判別したフィールド（最小映像単位群Ａ３₁、Ａ３₂）に対して、上述したゲイン制御値を設定する。変動制御器１３は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ１３ａのカウント値とその際のゲイン制御器１４のゲイン調整量との間の対応関係は、最小映像単位群Ａ３₁、Ａ３₂の設定に基づいて予め設定されており、変動制御器１３は、設定されているゲイン調整量とカウント値（最小映像単位群Ａ３₁、Ａ３₂）との間の対応関係を記憶している。１／３０秒周期でフリッカを発生させる輝度調整制御の場合、変動制御器１３が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）を示す最小映像単位群Ａ３₁の場合、変動制御器１３は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）を示す最小映像単位群Ａ３₂の場合、変動制御器１３は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器１４は、変動制御器１３により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、６０Ｉ映像信号入力端子１１から入力される６０Ｉ入力映像信号３２０の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、１／３０秒周期に相当する２、２フィールド毎（図４参照）に輝度信号のゲイン制御を行う。

（実施の形態２）
図５は本発明の実施の形態２の映像信号処理装置を示す図である。図６、図７はそれぞれ２：３プルダウン変換方式、２：３：３：２プルダウン変換方式に対応する画像変換の様子を示したタイミング図である。

図５において、４１は６０Ｉ映像信号の入力端子、４２は６０Ｉ映像信号のフレーム同期信号の入力端子、４３はフィールドメモリ、４４は選択器、４５はメモリ制御器、４６はゲイン制御器、４７は変動制御器、４８は６０Ｉ映像信号の出力端子である。

図６において、５１は６０Ｉ映像信号のフレーム同期信号のタイミングを示し、５２は６０Ｉ映像信号のタイミングを示し、５３はフィールドメモリ４３の書き込み制御タイミングを示し、５４はフィールドメモリ４３の読み出し制御タイミングを示し、５５は選択器出力映像信号のタイミングを示し、５６は制御値の制御タイミングを示す。

図７において、６１は６０Ｉ映像信号のフレーム同期信号のタイミングを示し、６２は６０Ｉ映像信号のタイミングを示し、６３はフィールドメモリ４３の書き込み制御タイミングを示し、６４はフィールドメモリ４３の読み出し制御タイミングを示し、６５は選択器出力映像信号のタイミングを示し、６６は制御値の制御タイミングを示す。

以下、この映像信号処理装置による制御動作を説明する。まず、２：３プルダウン周期でフィルム映像効果を６０Ｉ映像信号に擬似的に付与する制御動作について、図６を参照して説明する。

この映像信号処理装置では、まず、ディジタル化された６０Ｉ入力映像信号５２が入力端子４１からフィールドメモリ４３と選択器４４とに入力され、６０Ｉ入力映像信号５２のフレーム同期信号５１が入力端子４２から入力される。入力端子４１に入力される６０Ｉ入力映像信号５２と、入力端子４２に入力されるフレーム同期信号５１とは、図６に示すように同期しており、さらには全く同一周期で入力される。また、６０Ｉ入力映像信号５２のフレーム同期信号５１は、ＮＴＳＣ方式の６０Ｈｚ毎に反転する。

６０Ｉ入力映像信号５２のフレーム同期信号５１はメモリ制御器４５と変動制御器４７に入力される。メモリ制御器４５と変動制御器４７とはフレーム同期信号に基づいて制御動作を実施する。

選択器４４は、入力端子４１に入力した６０Ｉ入力映像信号５２とフィールドメモリ４３の読み出し出力とを択一的に選択して出力する。メモリ制御器４５は、フィールドメモリ４３に対する書き込みと読み出しの制御を行う。また、メモリ制御器４５は、選択器４４の選択動作制御を行う。

メモリ制御器４５は、具体的には例えば次の選択動作制御を実施する。メモリ制御器４５は、１〜５までの５フィールドを繰り返し計数する巡回カウンタ４５ａを備える。巡回カウンタ４５ａは６０Ｉ映像信号入力端子４１に入力される６０Ｉ入力映像信号５２を構成する各フィールドに１〜５のカウント値を繰り返し付与する。

フィールドメモリ４３に書き込むフィールドを示す巡回カウンタ４５ａのカウント値は予め設定されており、メモリ制御器４５は、設定されている書き込み予定のカウント値を記憶している。２：３プルダウン周期でフィルム映像効果を擬似的に付与する場合、書き込み予定のカウント値は、（１）、（３）となる。

メモリ制御器４５は、巡回カウンタ４５ａにより付与された６０Ｉ入力映像信号５２のカウント値が書き込み予定のフィールドを示すカウント値であるタイミングにおいて、６０Ｉ入力映像信号５２の書き込み実行指示を、フィールドメモリ４３に出力する。６０Ｉ入力映像信号５２の書き込み実行指示は、図６に示すフィールドメモリ書き込み制御信号５３としてフィールドメモリ４３に供給される。

また、フィールドメモリ４３から読み出しタイミングを示す巡回カウンタ４５ａのカウント値は予め設定されており、メモリ制御器４５は、設定されている読み出しタイミングのカウント値を記憶している。２：３プルダウン周期でフィルム映像効果を擬似的に付与する場合、読み出しタイミングのカウント値は、（２）、（４）、（５）となる。

メモリ制御器４５は、巡回カウンタ４５ａにより付与されたカウント値が読み出しタイミングのカウント値に該当するタイミングにおいて、読み出し実行指示をフィールドメモリ４３に出力する。読み出し実行指示は、図６に示すフィールドメモリ読み出し制御信号５４としてフィールドメモリ４３に供給される。

２：３プルダウン周期でフィルム映像効果を擬似的に付与する場合、例えば、巡回カウンタ４５ａのカウント値が（１）、（３）を示すタイミングにおいてメモリ制御器４５は、フィールドメモリ４３に６０Ｉ入力映像信号５２の書き込みを指示する。そして、巡回カウンタ４５ａのカウント値が（２）、（４）、（５）を示すタイミングにおいてメモリ制御器４５は、フィールドメモリ４３に読み出しを指示する。

選択器４４による出力選択は、巡回カウンタ４５ａのカウント値により制御され、巡回カウンタ４５ａのカウント値と、選択器４４の出力選択動作との間の連係は予め設定されており、メモリ制御器４５は、設定されている前記連係を記憶している。

選択器４４には、６０Ｉ入力映像信号５２とフィールドメモリ４３の読み出し出力とが入力される。メモリ制御器４５は、巡回カウンタ４５ａにより付与された６０Ｉ入力映像信号５２のフィールドカウント値に基づいて、選択器４４を制御する。具体的には、メモリ制御器４５は、６０Ｉ入力映像信号５２とフィールドメモリ４３の読み出し出力とが切り替えられて出力されるように、選択器４４を制御する。

２：３プルダウン周期でフィルム映像効果を擬似的に付与する場合、選択器４４が記憶している上記連係は次のようになる。すなわち、カウント値（１）、（３）の場合、選択器４４は６０Ｉ映像信号入力端子４１に入力された６０Ｉ入力映像信号５２を選択し、カウント値（２）、（４）、（５）の場合、フィールドメモリ４３の読み出し出力を選択する。

そのため、フィールドメモリ４３に書き込みを実施しているタイミング（巡回カウンタ４５ａのカウント値が（１）、（３）のタイミング）では、選択器４４は入力端子４１から６０Ｉ入力映像信号５２を選択して出力する。一方、フィールドメモリ４３が読み出しを実施しているタイミング（巡回カウンタ４５ａのカウント値が（２）、（４）、（５）のタイミング）では、選択器４４はフィールドメモリ４３の読み出し出力を選択して出力する。これにより、選択器４４は、図６の選択器出力映像信号５５が示すようにフィールドメモリ４３に書き込みが実施された６０Ｉ映像信号を、次の書き込みが実施されるまで繰り返し出力する。

変動制御器４７は、入力端子４２に入力される６０Ｉ入力映像信号５２のフレーム同期信号５１に基づいて、ゲイン制御器４６に対してゲイン制御値を設定する。このとき、変動制御器４７は、ゲイン制御値をフィールド単位で切り替え、しかも、選択器４４から出力される映像信号が直前のフィールドの映像信号と異なる映像信号である場合にゲイン制御値を切り替わるように設定する。具体的には次にように制御する。

２：３プルダウン周期でフィルム映像効果を擬似的に発生させる場合、変動制御器４７では、５フィールドを有する映像ブロックＡ４が設定される。

図６における制御値（ゲイン）５６に示されるように、６０Ｉ入力映像信号５２を構成する各映像ブロック（５フィールド括り）Ａ４において、第１番目と、第２番目とに位置するフィールド群を、一方の最小映像単位群Ａ４₁として設定し、この最小映像単位群Ａ４₁では、入力映像信号の輝度信号に対してゲインが１．０倍となるように、変動制御器４７は各フィールドのゲイン制御値を設定する。また、各映像ブロックＡ４において第３番目と、第４番目と、第５番目に位置するフィールドを他方の最小映像単位群Ａ４₂として設定し、この最小映像単位群Ａ４₂では、入力映像信号の輝度信号に対してゲインが０．９倍となるように、変動制御器４７は各フィールド群のゲイン制御値を設定する。

変動制御器４７は、巡回カウンタ４５ａでカウントアップされたカウント値に基づいてそれぞれの映像ブロックＡ４を認識するとともに、各映像ブロックＡ４におけるフィールド位置を判別する。さらに、変動制御器４７は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群Ａ４₁、Ａ４₂に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器４７は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ４５ａのカウント値とその際のゲイン制御器４６のゲイン調整量との間の対応関係は、最小映像単位群Ａ４₁、Ａ４₂の設定に基づいて予め設定されており、変動制御器４７は、設定されているゲイン調整量とカウント値（最小映像単位群Ａ４₁、Ａ４₂）との間の対応関係を記憶している。２：３プルダウン方式に応じた輝度調整制御の場合、変動制御器４７が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）を示す最小映像単位群Ａ４₁の場合、変動制御器４７は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）、（５）を示す最小映像単位群Ａ４₂の場合、変動制御器４７は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器４６は、変動制御器４７により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、選択器４４が出力する６０Ｉ入力映像信号２２の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、２：３プルダウン周期に相当する２、３フィールド毎に輝度信号のゲイン制御を行う。

次に、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に発生させる場合の制御について図７を参照して説明する。

この場合の制御は基本的には、上述した２：３プルダウン周期でフィルム映像効果を擬似的に発生させる場合の制御と同様であるので、同様である部分や制御についての説明は省略する。

メモリ制御器４５が有する巡回カウンタ４５ａは、１〜１０までの１０フィールドを繰り返し計数する。巡回カウンタ４５ａは６０Ｉ映像信号入力端子４１に入力される６０Ｉ入力映像信号６２を構成する各フィールドに１〜１０のカウント値を繰り返し付与する。

フィールドメモリ４３に書き込むフィールドを示す巡回カウンタ４５ａのカウント値は予め設定されており、メモリ制御器４５は、設定されている書き込み予定のカウント値を記憶している。２：３：３：２プルダウン周期でフィルム映像効果を擬似的に付与する場合、書き込み予定のカウント値は、（１）、（３）、（６）、（９）となる。

メモリ制御器４５は、巡回カウンタ４５ａにより付与された６０Ｉ入力映像信号５２のカウント値が書き込み予定のフィールドを示すカウント値であるタイミングにおいて、６０Ｉ入力映像信号５２の書き込み実行指示を、フィールドメモリ４３に出力する。６０Ｉ入力映像信号５２の書き込み実行指示は、図７に示すフィールドメモリ書き込み制御信号６３としてフィールドメモリ４３に供給される。

また、フィールドメモリ４３から読み出しタイミングを示す巡回カウンタ４５ａのカウント値は予め設定されており、メモリ制御器４５は、設定されている読み出しタイミングのカウント値を記憶している。２：３：３：２プルダウン周期でフィルム映像効果を擬似的に付与する場合、読み出しタイミングのカウント値は、（２）、（４）、（５）、（７）、（８）、（１０）となる。

メモリ制御器４５は、巡回カウンタ４５ａにより付与されたカウント値が読み出しタイミングのカウント値に該当するタイミングにおいて、読み出し実行指示をフィールドメモリ４３に出力する。読み出し実行指示は、図７に示すフィールドメモリ読み出し制御信号６４としてフィールドメモリ４３に供給される。

２：３：３：２プルダウン周期でフィルム映像効果を擬似的に付与する場合、例えば、巡回カウンタ４５ａのカウント値が（１）、（３）、（６）、（９）を示すタイミングにおいてメモリ制御器４５は、フィールドメモリ４３に６０Ｉ入力映像信号６２の書き込みを指示する。そして、巡回カウンタ４５ａのカウント値が（２）、（４）、（５）、（７）、（８）、（１０）を示すタイミングにおいてメモリ制御器４５は、フィールドメモリ４３に読み出しを指示する。

２：３：３：２プルダウン周期でフィルム映像効果を擬似的に付与する場合、選択器４４が記憶している上記連係は次のようになる。すなわち、カウント値（１）、（３）、（６）、（９）の場合、選択器４４は６０Ｉ映像信号入力端子４１に入力される６０Ｉ入力映像信号６２を選択し、カウント値（２）、（４）、（５）（７）、（８）、（１０）の場合、フィールドメモリ４３の読み出し出力を選択する。

そのため、フィールドメモリ４３に書き込みを実施しているタイミング（巡回カウンタ４５ａのカウント値が（１）、（３）、（６）、（９）のタイミング）では、選択器４４は入力端子４１からの６０Ｉ入力映像信号６２を選択して出力する。一方、フィールドメモリ４３が読み出しを実施しているタイミング（巡回カウンタ４５ａのカウント値が（２）、（４）、（５）、（７）、（８）、（１０）のタイミング）では、選択器４４はフィールドメモリ４３の読み出し出力を選択して出力する。これにより、選択器４４は、図７の選択器出力映像信号６５が示すようにフィールドメモリ４３に書き込みが実施された６０Ｉ映像信号を、次の書き込みが実施されるまで繰り返し出力する。

変動制御器４７は、入力端子４２に入力される６０Ｉ映像信号のフレーム同期信号に基づいて、ゲイン制御器４６に対してゲイン制御値を設定する。このとき、変動制御器４７は、ゲイン制御値をフィールド単位で切り替え、しかも、選択器４４から出力される映像信号が直前のフィールドの映像信号と異なる映像信号である場合にゲイン制御値が切り替わるように設定する。具体的には次にように制御する。

２：３：３：２プルダウン周期でフィルム映像効果を擬似的に発生させる場合、変動制御器４７では、１０フィールドを有する映像ブロックＡ５が設定される。

図７における制御値（ゲイン）６６に示されるように、６０Ｉ映像信号６２を構成する各映像ブロック（１０フィールド括り）Ａ５において、第１番目と、第２番目と、第６番目と、第７番目と、第８番目とに位置するフィールド群を、一方の最小映像単位群Ａ５₁として設定し、この最小映像単位群Ａ５₁では、入力映像信号の輝度信号に対してゲインが１．０倍となるように、変動制御器４７は各フィールドのゲイン制御値を設定する。また、各映像ブロックＡ５において第３番目と、第４番目と、第５番目と、第９番目と第１０番目とに位置するフィールドを他方の最小映像単位群Ａ５₂として設定し、この最小映像単位群Ａ５₂では、入力映像信号の輝度信号に対してゲインが０．９倍となるように、変動制御器４７は各フィールドのゲイン制御値を設定する。

変動制御器４７は、巡回カウンタ４１５ａでカウントアップされたカウント値に基づいてそれぞれの映像ブロックＡ５を認識するとともに、各映像ブロックＡ５におけるフィールド位置を判別する。さらに、変動制御器４７は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群Ａ５₁、Ａ５₂に含まれるのかを判別し、その判別結果に基づいてゲイン制御値を設定する。

巡回カウンタ４５ａのカウント値とその際のゲイン制御器４６のゲイン調整量との間の対応関係は、最小映像単位群Ａ５₁、Ａ５₂の設定に基づいて予め設定されており、変動制御器４７は、設定されているゲイン調整量とカウント値（最小映像単位群Ａ５₁、Ａ５₂）との間の対応関係を記憶している。２：３：３：２プルダウン方式に応じた輝度調整制御の場合、変動制御器４７が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）、（６）、（７）、（８）を示す最小映像単位群Ａ５₁の場合、変動制御器４７は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）、（５）、（９）、（１０）を示す最小映像単位群Ａ５₂の場合、変動制御器４７は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器４６は、変動制御器４７により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、選択器４４が出力する６０Ｉ入力映像信号２２の輝度信号に、設定したゲイン制御値を掛け合わせることで映像信号のゲインを変更する。このようにして、２：３：３：２プルダウン周期に相当する２、３、３、２フィールド毎に輝度信号のゲイン制御を行う。

このように、２：３プルダウン周期に相当する２、３フィールド毎、あるいは２：３：３：２プルダウン周期に相当する２、３、３、２フィールド毎に出力される６０Ｉ映像信号の更新と、輝度信号のゲイン制御によるフリッカ効果とを組み合わせることで、２４Ｐ映像信号を入力することなく、６０Ｉ映像信号の入力に対しても、フィルムなどの２４Ｐ映像信号で撮影したような視覚効果を簡単に得ることができる。

なお、メモリ制御器４５が選択器４４の出力を切り替えるタイミングと、変動制御器４７がゲイン制御器４６に対して制御値を切り替えるタイミングとは同一であって、巡回カウンタ４５ａが制御している。巡回カウンタ４５ａは、メモリ制御器４５と変動制御器４７とのいずれに設けてもよい。要は、一方に設けた巡回カウンタ４５ａが生成するタイミングにより、両方が制御されればよい。また、それぞれに独立に巡回カウンタを設けたとしても、結果的にそれらの巡回カウンタが生成するタイミングが同一であれば問題はない。

また、本実施形態においても、実施の形態１と同様、１／３０秒の調整周期毎に輝度（ゲイン）を調整してもよい。

さらには、上述した実施の形態２の説明では、ゲイン制御器４６と変動制御器４７とからなる装置構成（以下、第１の構成Ｂ１という）は、フィールドメモリ４３と選択器４４とメモリ制御器４５とからなる装置構成（以下、第２の構成Ｂ２という）より信号伝送方向の後段側に配置している。しかしながら、図５に示すように、第２の構成Ｂ２は、第１の構成Ｂ１より信号伝送方向の前段側に配置してもよい。

（実施の形態３）
上述した実施の形態１、２では、フィルム映像効果を６０Ｉ映像信号において擬似的に生じさせる装置構成において本発明を実施した。本実施形態は、フィルム映像効果を、５０Ｉ映像信号（ＰＡＬ方式映像信号）において擬似的に生じさせる装置構成において本発明を実施する。

図８は本実施の形態の映像信号処理装置を示した図である。図９は画像変換の様子を示したタイミング図である。

図８において、１１０は５０Ｉ映像信号の入力端子、１２０は５０Ｉ映像信号のフレーム同期信号の入力端子、１３０は変動制御器、１３０ａは、変動制御器１３０が有する巡回カウンタ、１４０はゲイン制御器、１５０は６０Ｉ映像信号の出力端子である。図９において、２１０は５０Ｉ映像信号のフレーム同期信号のタイミングを示し、２２０は５０Ｉ入力映像信号のタイミングを示し、２３０は制御値（ゲイン）の制御タイミングを示す。５０Ｉ映像信号は、フレーム周期が１／２５秒であり、最小映像単位がフィールドとなったインターレース映像信号である。

この映像信号処理装置による信号処理は、基本的には、実施の形態１における映像信号処理装置と同様である。まず、ディジタル化された５０Ｉ入力映像信号２２０が入力端子１１０からゲイン制御器１４０に入力され、５０Ｉ入力映像信号２２０のフレーム同期信号２１０が入力端子１２０から変動制御器１３０に入力される。入力端子１１０に入力される５０Ｉ入力映像信号２２０と、入力端子１２０に入力されるフレーム同期信号２１０とは、図９に示すように同期しており、さらには全く同一周期で入力される。また、５０Ｉ映像信号２２０のフレーム同期信号２１０は、ＰＡＬ方式の１／５０秒毎に反転する。

変動制御器１３０は、５０Ｉ映像信号のフレーム同期信号に基づいて、ゲイン制御器１４０のゲイン制御値を設定する。具体的には、変動制御器１３０は、入力される６０Ｉ入力映像信号２２０において連続する４フィールドをひとつの映像ブロックＡ６として扱い、その映像ブロックＡ６毎にゲイン制御値がフィールド単位で切り替わるようにゲイン制御値を設定する。

図９における制御値（ゲイン）２３０に示されるように、５０Ｉ映像信号２２０の各映像ブロック（４フィールド括り）Ａ６において、第１番目と第２番目に位置するフィールド群を一方の最小映像単位群Ａ６₁として設定し、この最小映像単位群Ａ６₁では、入力映像信号の輝度信号に対してゲインが１．０倍となるように、変動制御器１３は、各フィールドのゲイン制御値を設定する。また、各映像ブロックＡ６において、第３番目と、第４番目に位置するフィールドを他方の最小映像単位群Ａ６₂として設定し、この最小映像単位群Ａ６₂では、入力映像信号の輝度信号に対してゲインが０．９倍となるように、変動制御器１３０は各フィールドのゲイン制御値を設定する。

最小映像単位群Ａ６₁、Ａ６₂を判別してゲイン制御値を設定するため、変動制御器１３は、例えば次のように構成される。すなわち、変動制御器１３０は、１〜４までの４フィールドを繰り返し計数する巡回カウンタ１３０ａを備える。巡回カウンタ１３０ａは、５０Ｉ入力映像信号２２０を構成する各フィールドに（１）〜（４）までのカウント値を繰り返し付与する。変動制御器１３０は、巡回カウンタ１３０ａでカウントアップされたカウント値に基づいてそれぞれの映像ブロックＡ６を認識するとともに、各映像ブロックＡ６におけるフィールド位置を判別する。さらに、変動制御器１３０は、判別したフィールド位置に基づいて、そのフィールドがいずれの最小映像単位群Ａ６₁、Ａ６₂に含まれるかを判別し、その判別結果に基づいてゲイン制御値を設定する。

変動制御器１３０は、この制御ルーチンを繰り返すことでゲイン制御値の設定操作を行う。以下、さらに詳細に説明する。

巡回カウンタ１３０ａのカウント値とその際のゲイン制御器１４のゲイン調整量との間の対応関係は予め設定されており、変動制御器１３０は、設定されているゲイン調整量とカウント値との間の対応関係を記憶している。変動制御器１３０が記憶している上記対応関係は次のようになる。すなわち、カウント値（１）、（２）を示す最小映像単位群Ａ６₁の場合、変動制御器１３０は１．０倍のゲイン調整量を設定し、カウント値（３）、（４）を示す最小映像単位群Ａ６₂の場合、変動制御器１３０は０．９倍のゲイン調整量を設定する。以後、この制御ルーチンを繰り返してゲイン調整量の設定を行う。

ゲイン制御器１４０は、変動制御器１３０により設定されたゲイン制御値にしたがって、実際にゲイン制御を行う。すなわち、５０Ｉ映像信号入力端子１１０から入力される５０Ｉ入力映像信号２２０の輝度信号に、設定したゲイン制御値を掛け合わせることでそのゲインを変更する。このようにして、２、２フィールド毎（図９参照）に輝度信号のゲイン制御を行う。

これにより、入力映像信号が５０Ｉ映像信号であっても、その出力映像信号（５０Ｉ映像信号）に、フィルム映像効果を簡単に擬似的に付与することができる。

この場合、輝度（ゲイン）の変化周期（フリッカの発生周期）は１／２５秒となり、２５フレーム／秒のフレームレートを有する映像をフリッカが生じた状態で表示可能となるものの、本来所望する輝度（ゲイン）の変化周期１／２４秒よりは若干短い周期となる。しかしながら、両周期の差は比較的小さいため、本実施形態の制御においても、２４Ｐ映像信号から得られる視覚効果と同等の視覚効果を得ることができる。さらに本実施形態では、輝度（ゲイン）変化点が、フレーム変化点に完全に一致するため、視覚上の違和感を生じさせることもない。

なお、上述した実施の形態１〜３ではゲインを１．０倍と０．９倍で変動させることによりフリッカを発生させるが、ゲイン制御値はこの値に限らず、２つのゲイン制御値の差が５〜１５％程度、より望ましくは１０％程度とすることで、２４Ｐ映像信号を表示した場合における映像効果を、最も効率よく擬似的に獲得することができる。同様の効果が得られる他のゲイン制御値の例としては、１．０５倍と０．９５倍、１．１倍と１．０倍等があげられる。

また、上述した実施の形態では、６０Ｉ映像信号や５０Ｉ映像信号を信号処理する装置において本発明を実施した。これらの映像信号は、最小映像単位がフィールドであってフレーム周期が１／３０秒や１／２５秒となったインターレース映像信号である、しかしながら、最小映像単位がフレームとなるプログレッシブ映像信号（例えば３０Ｐ映像信号）においても本発明を同様に実施できるのはいうまでもない。

なお、本発明をインターレース映像信号に実施する場合、変動制御器は、各１秒分の映像ブロックの塊を、映像信号のフレーム周期に同期させるのが好ましい。以下、図１０を参照してその理由を説明する。

上述した実施の形態で制御対象となっている６０Ｉ映像信号や５０Ｉ映像信号はインターレース信号である。このようなインターレース信号においては、映像信号の構成要素である各フレームは、一対のフィールドから構成される。これに対して、本願発明の輝度制御は、上述したようにフィールド単位で輝度制御を実施する。

インターレース信号において本発明を実施する場合、輝度信号の変化点がフレームに同期してフレームの境界に位置する状態と、フレームに同期することなくフレーム内部に位置する状態とが生じる。ここで、フレーム内部に位置する状態とは、同一フレームを構成するフィールドとフィールドとの間に輝度変化点が位置する状態をいう。輝度変化点がフレーム内に位置する場合、一つのフレームを構成するフィールドどうしの間で輝度変化が生じてしまう。そのような映像は視聴者に視覚上の違和感を生じさせる。そのため、輝度変化点がフレーム内に位置する状態をできるだけ少なくするのが好ましい。

しかしながら、特に、インターレース映像信号において本発明を実施してフィルム映像効果を擬似的に発生させるためには、輝度変化点がフレーム内に位置する状態は避けられない。このような不都合を生じさせる輝度変化点の配置状態は、次にようにして可及的に少なくすることができる。

本発明において、フィルム映像効果を擬似的に映像信号に生じさせる場合、上述した映像ブロックの各１秒分の塊が映像信号に連続配置される、と見なすことができる。２：３：３：２プルダウン周期でフィルム映像効果を擬似的に６０Ｉ映像信号に生じさせる場合、映像ブロックＡ２（１０フィールド）の６ブロックが各１秒分の塊を構成し、６０Ｉ映像信号には、この映像ブロックＡ２の塊が連続配置される。

図１０は、６０Ｉ映像信号に本発明を実施して、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に生じさせる場合における映像信号の制御状態を示す。図中、（ａ）は、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に生じさせる場合において、各１秒分の映像ブロックの塊がフレーム周期に同期する状態を示す。（ｂ）は、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に生じさせる場合において、各１秒分の映像ブロックの塊がフレーム周期に同期しない状態を示す。

図１０に示すように、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に生じさせる場合、各１秒分の前記映像ブロックの塊がフレーム周期に同期しないと、輝度変化点がフレーム内に位置する状態は、１秒間に１８回出現する。これに対して各１秒分の前記映像ブロックの塊がフレーム周期に同期する場合、輝度変化点がフレーム内に位置する状態は、１秒間に６回となり、１／３まで減少する。

このことから明らかなように、本発明を６０Ｉ映像信号に実施して、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に生じさせる場合、各１秒分の前記映像ブロックの塊をフレーム周期に同期させることで、輝度変化点がフレーム内に位置する状態の発生頻度を低くすることができる。

このような効果を発揮する図１０の制御は、２：３：３：２プルダウン周期でフィルム映像効果を擬似的に発生させる場合だけでなく、図９を参照して実施の形態３で説明した５０Ｉ映像信号に本発明を実施する場合や、図４を参照して実施の形態１の変形例で説明したインターレース映像信号に本発明を実施する場合においても同様に実施することができる。それらの場合においても同様の効果が得られる。

本発明の映像信号処理装置は、フィルムで撮影したような映像を、２４Ｐ映像信号を入力することなく、簡単な回路構成と制御方式でＮＴＳＣ方式、ＰＡＬ方式といった既存の受像機やＶＣＲ装置などに表示、あるいは記録できるという効果を有し、ディジタル化した映像信号の画像変換を行う映像信号処理装置などとして有用である。

本発明の実施の形態１の映像信号処理装置の構成を示すブロック図である。実施の形態１の映像信号処理装置の第１の動作タイミング図である。実施の形態１の映像信号処理装置の第２の動作タイミング図である。実施の形態１の映像信号処理装置の第３の動作タイミング図である。本発明の実施の形態２の映像信号処理装置の構成を示すブロック図である。実施の形態２の映像信号処理装置の第１の動作タイミング図である。実施の形態２の映像信号処理装置の第２の動作タイミング図である。本発明の実施の形態３の映像信号処理装置の構成を示すブロック図である。実施の形態３の映像信号処理装置の動作タイミング図である。本発明の変形例とその参考例との動作タイミング図である。従来の映像信号処理装置を示す映像ブロック図である。従来の映像信号処理装置の動作タイミング図である。

符号の説明

１１６０Ｉ映像信号入力端子
１２６０Ｉ映像信号のフレーム同期信号入力端子
１３変動制御器
１３ａ巡回カウンタ
１４ゲイン制御器
１５６０Ｉ映像信号出力端子
２１６０Ｉ映像信号のフレーム同期信号
２２６０Ｉ入力映像信号
２３制御値（ゲイン）
３１６０Ｉ映像信号のフレーム同期信号
３２６０Ｉ入力映像信号
３３制御値（ゲイン）
４１６０Ｉ映像信号入力端子
４２６０Ｉ映像信号のフレーム同期信号入力端子
４３フィールドメモリ
４４選択器
４５メモリ制御器
４６ゲイン制御器
４７変動制御器
４８６０Ｉ映像信号出力端子
５１６０Ｉ映像信号のフレーム同期信号
５２６０Ｉ入力映像信号
５３フィールドメモリ書き込み制御信号
５４フィールドメモリ読み出し制御信号
５５選択器出力映像信号
５６制御値（ゲイン）
６１６０Ｉ映像信号のフレーム同期信号
６２６０Ｉ入力映像信号
６３フィールドメモリ書き込み制御信号
６４フィールドメモリ読み出し制御信号
６５選択器出力映像信号
６６制御値（ゲイン）
７１２４Ｐ映像信号入力端子
７２２４Ｐ映像信号のフレーム同期信号入力端子
７３６０Ｉ映像信号のフレーム同期信号入力端子
７４フレームメモリ
７５フレームメモリ
７６書き込み・読み出し制御器
７７メモリ出力選択器
７８プルダウン制御器
７９６０Ｉ映像信号出力端子
８１２４Ｐ映像信号のフレーム同期信号
８２２４Ｐ映像信号
８３フレームメモリ７４の書き込み制御信号
８４フレームメモリ７５の書き込み制御信号
８５６０Ｉ映像信号のフレーム同期信号
８６６０Ｉ映像信号

Claims

ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／３０秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記変動制御器は、前記映像ブロックを５フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第１番目、第２番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第３番目、第４番目、第５番目のフィールドから構成する、
映像信号処理装置。
ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／３０秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記変動制御器は、前記映像ブロックを１０フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第１番目、第２番目、第６番目、第７番目、第８番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第３番目、第４番目、第５番目、第９番目、第１０番目のフィールドから構成する、
映像信号処理装置。
ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／３０秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記変動制御器は、前記映像ブロックを４フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第１番目、第２番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第３番目、第４番目のフィールドから構成する、
映像信号処理装置。
ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／２５秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記変動制御器は、前記映像ブロックを４フィールドとして設定するとともに、前記最小映像単位群の一方を、前記映像ブロックの第１番目、第２番目のフィールドから構成し、前記最小映像単位群の他方を、前記映像ブロックの第３番目、第４番目のフィールドから構成する、
映像信号処理装置。
前記変動制御器は、各１秒分の前記映像ブロックの塊を、前記映像信号のフレーム周期に同期させる、
請求項１、２、３、４の映像信号処理装置。
前記変動制御器は、互いに値の異なる２つのゲイン制御値を設定しており、
前記ゲイン制御器は、前記互いに値の異なる２つのゲイン制御値を前記周期に沿って交互に設定することで前記最小映像単位のゲインを周期的に変動させる、
請求項項１、２、３、４の映像信号処理装置。
ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
ディジタル化された映像信号を格納するメモリと、
前記映像信号と前記メモリの出力とを択一的に選択して出力する選択器と、
前記映像信号のフレーム同期信号に基づいて、前記メモリへの前記映像信号の書き込みと前記メモリからの前記映像信号の読み出しと前記選択器の出力とを制御するメモリ制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／３０秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記メモリ制御器は、前記映像ブロックを５フィールドとして設定したうえで、前記映像ブロックの第１番目、第３番目に位置するフィールドの入力タイミングでは、前記メモリに前記第１番目、第３番目のフィールドの書き込みを指示するとともに、前記選択器に前記第１番目、第３番目のフィールドの選択出力を指示し、前記映像ブロックの第２番目、第４番目、第５番目のフィールドの入力タイミングでは、前記メモリに格納データの読み出しを指示するとともに、前記選択器に前記メモリの読み出し出力の選択出力を指示する、
映像信号処理装置。
ディジタル化された映像信号を、その最小映像単位毎にゲイン制御するゲイン制御器と、
複数の前記最小映像単位からなる映像ブロックを設定するとともに、設定した映像ブロックを構成する各最小映像単位における前記ゲイン制御器のゲイン制御値を設定する変動制御器と、
ディジタル化された映像信号を格納するメモリと、
前記映像信号と前記メモリの出力とを択一的に選択して出力する選択器と、
前記映像信号のフレーム同期信号に基づいて、前記メモリへの前記映像信号の書き込みと前記メモリからの前記映像信号の読み出しと前記選択器の出力とを制御するメモリ制御器と、
を備え、
前記ゲイン制御器は、前記映像信号を前記映像ブロックで順次分割したうえで、分割した各映像ブロックを構成する前記最小映像単位それぞれを、前記ゲイン制御値に基づいてゲイン制御し、
前記変動制御器は、前記映像ブロックに、一つ以上の最小映像単位からなる最小映像単位群を複数設定するとともに、各最小映像単位群毎に前記ゲイン制御値を設定するものであり、
前記映像信号は、フレーム周期が１／３０秒であるインターレース映像信号であって、前記最小映像単位はフィールドであり、
前記メモリ制御器は、前記映像ブロックを１０フィールドとして設定したうえで、前記映像ブロックの第１番目、第３番目、第６番目、第９番目に位置するフィールドの入力タイミングでは、前記メモリに前記第１番目、第３番目、第６番目、第９番目のフィールドの書き込みを指示するとともに、前記選択器に前記第１番目、第３番目、第６番目、第９番目のフィールドの選択出力を指示し、前記映像ブロックの第２番目、第４番目、第５番目、第７番目、第８番目、第１０番目に位置するフィールドの入力タイミングでは、前記メモリに格納データの読み出しを指示するとともに、前記選択器に前記メモリの読み出し出力の選択出力を指示する、
映像信号処理装置。
前記ゲイン制御器は、前記選択器の出力のゲイン制御を行う、
請求項７、８の映像信号処理装置。
前記ゲイン制御器は、前記映像信号をゲイン制御したうえで、ゲイン制御した前記映像信号を、前記メモリと前記選択器とに供給する、
請求項７、８の映像信号処理装置。