JP4170050B2 - 発光装置及びそれを用いた電子機器 - Google Patents
発光装置及びそれを用いた電子機器 Download PDFInfo
- Publication number
- JP4170050B2 JP4170050B2 JP2002256232A JP2002256232A JP4170050B2 JP 4170050 B2 JP4170050 B2 JP 4170050B2 JP 2002256232 A JP2002256232 A JP 2002256232A JP 2002256232 A JP2002256232 A JP 2002256232A JP 4170050 B2 JP4170050 B2 JP 4170050B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- transistors
- light emitting
- scanning line
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 40
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910010272 inorganic material Inorganic materials 0.000 description 3
- 239000011147 inorganic material Substances 0.000 description 3
- 230000001603 reducing effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、発光装置及び表示装置の技術に関する。さらには、前記発光装置または表示装置を搭載した電子機器に関する。本明細書における発光装置とは、発光素子から放出される光を利用した装置を指す。発光素子の例としては、有機発光ダイオード（ＯＬＥＤ）素子、無機材料系の発光ダイオード素子、電界放出発光素子（ＦＥＤ素子）などがある。本明細書における表示装置とは、複数の画素をマトリクス状に配置し画像情報を視覚的に伝達する装置、いわゆるディスプレイを指す。
【０００２】
【従来の技術】
近年、画像・映像の表示を行う表示装置の重要性がますます高まっている。表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置として幅広く用いられている。
【０００３】
他方で、発光素子を用いた表示装置、発光装置の開発も進められている。この発光素子には、有機材料、無機材料、薄膜材料、バルク材料、分散材料、と広汎にわたる様々な種類の材料を用いた素子が存在する。
【０００４】
なかでも表示装置向けに現在有望視されている代表的な発光素子は、有機発光ダイオード（ＯＬＥＤ）素子である。ＯＬＥＤ素子を発光素子として用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量であるといった特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長も有している。そのため携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれ、次世代ディスプレイとして注目されている。
【０００５】
特にアクティブマトリクス（ＡＭ）型のＯＬＥＤ表示装置は、パッシブマトリクス（ＰＭ）型では困難な、高解像度（大画素数）、高精細（ファインピッチ）、大画面の表示も可能であるうえ、ＰＭ型を上回る低消費電力動作で高信頼性を有し、実用化への期待は大変強い。
【０００６】
ＯＬＥＤ素子は陽極と、陰極と、該陽極と該陰極との間に挟まれた有機化合物含有層とを有する構造をしている。通常、ＯＬＥＤ素子に流れる電流量とＯＬＥＤ素子の発光輝度とは、概ね比例する関係にある。ＡＭ型ＯＬＥＤ表示装置の画素では、該画素のＯＬＥＤ素子の発光輝度を制御する駆動用トランジスタが、ＯＬＥＤ素子に直列に挿入されている。
【０００７】
ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。他方、後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。
【０００８】
電圧入力方式では通常、画素の駆動用トランジスタのゲート電極にビデオ信号の電圧が直接印加される。そのためＯＬＥＤ素子を定電流発光させる場合、駆動用トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなる。ＯＬＥＤ素子の発光輝度のバラつきは、画面全体でみると砂嵐状あるいは絨毯模様のムラやとして、表示画像の品位を低下させる。製造工程によっては縞状のムラとなることもある。
【０００９】
特に、現在利用可能なＯＬＥＤ素子は発光効率が低く、発光装置としての用途に十分な高輝度を得るためには、比較的大きな電流が必要とされる。その結果、電流能力が低い非晶質（アモルファス）シリコン薄膜トランジスタ（ＴＦＴ）を、駆動用トランジスタとして用いることは難しい。そこで、駆動用トランジスタとしては、多結晶（ポリ）シリコンＴＦＴが用いられる。しかしポリシリコンでは、結晶粒界における欠陥等に起因して、ＴＦＴの電気的特性にバラつきが生じやすい問題がある。
【００１０】
このような電圧入力方式における、ＯＬＥＤ素子駆動電流のバラつきを防ぐための有効な手段の一つとして、電流入力方式がある。電流入力方式では通常、ビデオ信号のデータ電流値を記憶し、記憶した電流値と同一もしくは数倍（１未満を含む正の実数倍）の電流を、ＯＬＥＤ素子駆動電流として供給する。
【００１１】
電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路で、代表的な公知例を図１２（Ａ）に示す（A. Yumoto et al., Proc. Asia Display / IDW '01 p.p.1395-1398 (2001) 等を参照）。５１６がＯＬＥＤ素子である。この画素回路は、カレントミラー回路を用いている。そこでカレントミラーを構成する二つのトランジスタが同一の電気的特性さえ備えていれば、ビデオ信号のデータ電流値を正確に記憶することができる。相異なる画素の駆動用トランジスタの電気的特性間にバラつきがあっても、同一画素内の前記二つのトランジスタが各々同一の電気的特性を備えてさえいれば、ＯＬＥＤ素子の発光輝度のバラつきは防がれることになる。
【００１２】
電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路で、代表的な他の公知例を図１２（Ｂ）に示す（I. M. Hunter et al., Proc. AM-LCD 2000 p.p.249-252 (2000) 等を参照）。６１１がＯＬＥＤ素子である。この画素回路は、駆動用トランジスタのゲート電極にビデオ信号に対応する電圧を書込むときに、駆動用トランジスタ自身のドレイン電極とゲート電極を短絡する。その状態でビデオ信号のデータ電流を流し、その後ゲート電極を電気的に絶縁させる。するとＯＬＥＤ素子を発光させるときに、駆動用トランジスタを飽和領域にて動作させるようにすれば、書込み時のデータ電流と同一値の電流を、駆動用トランジスタはＯＬＥＤ素子に供給する。従って、各画素の駆動用トランジスタに電気的特性のバラつきが存在しても、ＯＬＥＤ素子の発光輝度のバラつきは防がれることになる。
【００１３】
【発明が解決しようとする課題】
図１２（Ａ）（Ｂ）は、上記のように正確にデータ電流値を記憶できるはずであるが、以下の深刻な問題がある。
【００１４】
まず、図１２（Ａ）の画素回路における問題点は、カレントミラーを構成する二つのトランジスタが同一の電気的特性もつことが、前提条件とされていることである。設計時に工夫すれば、両トランジスタを基板上に隣り合わせに作製することも可能であるので、ある程度はバラつきを減少させることができる。とはいえ現在のポリシリコンでは、結晶粒界における欠陥等に起因して、ＴＦＴのしきい値電圧、電界効果移動度等の電気的特性に、なお許容限度を超えるバラつきが残存してしまうのが普通である。
【００１５】
具体的には、例えば６４階調の画像を表示する場合には、輝度バラつきは１％以内程度に抑える必要が生じる。しかし図１２（Ａ）の画素回路では、データ電流値を１％の精度で記憶することは、現在普通に使用されるポリシリコンでは困難である。すなわち、図１２（Ａ）の画素回路を使うのみでは、画面全体でムラがない十分に均一の、高品位表示画像を得ることはできない。
【００１６】
次に、図１２（Ｂ）の画素回路における問題点は、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流とが、同一値になってしまう点である。ＡＭ型ＯＬＥＤ表示装置を作製する場合、両電流を同一値としなくてはならないという点は、事実上はかなり厳しい制約となる。
【００１７】
具体的には、実際のＡＭ型ＯＬＥＤ表示装置においては、信号線等に多量の寄生容量、寄生抵抗がついてしまう。その結果、ビデオ信号データ電流はＯＬＥＤ素子駆動電流よりも大きくする措置をとることが必要な場合が、少なからず生じる。特に、ビデオ信号データ電流をアナログ値にして階調表現する場合には、暗部のビデオ信号データ電流の書込みが非常に困難となる。
【００１８】
本発明は上記問題点の存在に鑑みてなされたものである。まず本発明は、図１２（Ｂ）の画素回路とは異なり、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流との比が「１」に固定されない、ＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。次に本発明は、図１２（Ａ）の画素回路とは異なり、同一画素内の隣接設置されたトランジスタ間においてさえも、電気的特性のバラつきがある程度残存する可能性があることを前提とする。その上で本発明は、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合と比較して、ＯＬＥＤ素子駆動電流のバラつきが十分に抑制されたＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。
【００１９】
なおＯＬＥＤ素子以外の素子を用いた表示装置、発光装置であっても、電流駆動型の素子を用いる場合には、本発明の構成を有効に利用できる。
【００２０】
【課題を解決するための手段】
本発明の表示装置、発光装置は、複数の画素を備えた表示装置であって、該画素は、発光素子と、複数のトランジスタを備えた駆動用素子を有し、少なくとも、前記駆動用素子に備えられた複数のトランジスタが並列接続の状態と、前記駆動用素子に備えられた複数のトランジスタが直列接続の状態とを、とることが可能となる手段を備えていることを特徴とする表示装置である。本明細書における発光装置とは、発光素子から放出される光を利用した装置を指す。発光素子の例としては、有機発光ダイオード（ＯＬＥＤ）素子、無機材料系の発光ダイオード素子、電界放出発光素子（ＦＥＤ素子）などがある。本明細書における表示装置とは、複数の画素をマトリクス状に配置し画像情報を視覚的に伝達する装置、いわゆるディスプレイを指す。
【００２１】
本発明の表示装置、発光装置の画素構成の概略について、図１（Ａ）（Ｂ）を用いて説明する。図１（Ａ）には、複数の画素を有する画素部において、j行i列目に配置された画素１１を示す。図１（Ａ）の画素１１が備えているものを列挙すると、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、第３走査線(Gcj)、第４走査線(Gdj)、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８、駆動用素子１５、容量素子１６、発光素子１７、対向電極１９である。ただし第１スイッチ〜第４スイッチ、第１走査線(Gaj)〜第４走査線(Gdj)等の構成は多少変更させても、実質上の同一物は得られる。その一例が図１（Ｂ）である。図１（Ｂ）では、第４スイッチの撤去、第３走査線の第２走査線への一本化がなされている。これらも実質上は図１（Ａ）と同一であるから、特に断らなくても図１（Ａ）に含まれるものとする。初期化用素子等の付加物がある場合も同様である。
【００２２】
なお図１（Ａ）（Ｂ）において、容量素子１６が設置されているノードの寄生容量が大きい場合などには、容量素子１６は必ずしも明示的に設けていなくてもよい。
【００２３】
また発光素子としては、典型的にはＯＬＥＤ素子が該当するため、本明細書では、発光素子１７を表す記号としてダイオードの記号を用いることがある。図２〜図６、図１２、図１３においては、発光素子を表す記号としてダイオードの記号を用いている。しかし発光素子にダイオード特性は必須ではなく、本発明はダイオード特性をもつ発光素子の場合に限定されない。さらには、本明細書での発光素子は電流駆動型の表示用素子であればよく、自発光により表示機能を担う必要もない。例えば、液晶のような光シャッターだが、電圧値でなく電流値により制御されるものも、本明細書での発光素子に含まれるものとする。
【００２４】
第１スイッチ１２〜第３スイッチ１４や第４スイッチ１８には、トランジスタなどのスイッチング機能を有する半導体素子を１個又は複数個用いることができる。同様に駆動用素子１５にも、トランジスタなどの半導体素子を複数個用いることができる。第１スイッチ１２〜第３スイッチ１４や第４スイッチ１８、駆動用素子１５に用いられる半導体素子の導電型（ｎチャネル型、ｐチャネル型）については、原則としては特に限定はない。もっともこれは、ｎチャネル型もｐチャネル型も使い得るということであって、個々の具体的適用例では、特定の導電型の方が他の導電型よりも好ましい場合もある。
【００２５】
第１スイッチ１２は、第１走査線(Gaj) から与えられる信号によりオン又はオフが決定される。同様に、第２スイッチ１３は第２走査線(Gbj)の信号、第３スイッチ１４は第３走査線(Gcj) の信号、第４スイッチ１８は第４走査線(Gdj) の信号により、オン又はオフが決定される。勿論図１（Ｂ）でも明らかなように、第１走査線(Gaj)、第２走査線(Gbj)、第３走査線(Gcj)、第４走査線(Gdj)の全てが存在することは必須ではないし、ある走査線が他の走査線も兼ねることもある。
【００２６】
図１（Ａ）において、第１スイッチ１２は、信号線(Si)と駆動用素子１５の間に設置されており、画素１１に対する信号の書込みを制御する役割を果たす。また、第２スイッチ１３と第４スイッチ１８とは電源線(Vi)と駆動用素子１５の間に設置されており、電源線(Vi)から画素１１への電流の供給をオンオフ制御する。第３スイッチ１４は駆動用素子１５と発光素子１７との間に設置されており、駆動用素子１５から発光素子１７への電流の供給をオンオフ制御する。
【００２７】
本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号のデータ電流を書込む場合には該複数のトランジスタの接続を並列にし、発光素子１７に電流を流し発光させる場合には該複数のトランジスタの接続を直列にする。図１（Ａ）では、走査線(Gaj〜Gdj)の信号により第１スイッチ〜第４スイッチをオン・オフ制御をすることにより、駆動用素子１５の複数のトランジスタを、並列接続の状態にも直列接続の状態にもすることが可能となる。
【００２８】
ここで、例として駆動用素子１５が４つのトランジスタ２０ａ〜２０ｄで構成された場合の画素１１を図１（Ｃ）（Ｄ）に示し、画素１１における電流の経路について以下に説明する。
【００２９】
図１（Ｃ）は画素１１にデータ電流を書込む場合を示し、図１（Ｄ）は発光素子を発光させる場合を示している。図１（Ｃ）では、４つのトランジスタ２０ａ〜２０ｄは並列接続状態になっており、図１（Ｄ）では、４つのトランジスタ２０ａ〜２０ｄは直列接続状態になっている。なお図１（Ｃ）（Ｄ）において、第１スイッチ１２、第２スイッチ１３、駆動用素子１５、発光素子１７、信号線(Si)及び電源線(Vi)以外の素子、配線は図示を省略する。
【００３０】
最初に、画素１１にデータ電流を書込む場合について説明する。図１（Ｃ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj) 及び 第２走査線(Gbj)から与えられる信号によりオンになる。すると駆動用素子１５は、各トランジスタがダイオード接続状態となり、かつ相互に並列接続状態になる。第３スイッチ１４及び第４スイッチ１８は、第３走査線(Gcj) 及び 第４走査線(Gdj)から与えられる信号によりオフになる。電流経路は、電源線(Vi)が高電位の場合、電源線(Vi)から第２スイッチ１３、駆動用素子１５、第１スイッチ１２を通って、信号線(Si)である。当然、電源線(Vi)が低電位の場合は逆である。このときの電流値ＩWは、ビデオ信号のデータ電流値であり、信号線駆動回路が信号線(Si)に出力する所定の電流値である。
【００３１】
次いで、発光素子１７を発光させる場合について説明する。図１（Ｄ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj) 及び 第２走査線(Gbj)から与えられる信号によりオフになる。すると駆動用素子１５は、各トランジスタが相互に直列接続状態になる。第３スイッチ１４及び第４スイッチ１８は、第３走査線(Gcj) 及び 第４走査線(Gdj)から与えられる信号によりオンになる。電流経路は、電源線(Vi)が高電位の場合、電源線(Vi)からトランジスタ２０ａ、２０ｂ、２０ｃ、２０ｄを通って発光素子１７である。当然、電源線(Vi)が低電位の場合は逆である。このときの電流値ＩEにより、発光素子１７の発光輝度が決まる。
【００３２】
上述したように本発明では、画素にデータ電流を書込むときには、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを並列に使用する（図１（Ｃ））。他方、画素１１が有する発光素子１７に電流を流すとき、すなわち発光素子駆動時には、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを直列に使用する（図１（Ｄ））。従って、もしトランジスタ２０ａ〜２０ｄの電気的特性が同一であると仮定すれば、書込み時の電流値ＩWは、発光素子駆動時の電流値ＩEの１６倍（４2倍）となる。より一般的に、駆動用素子１５を構成するトランジスタの数がｎ個の場合を考えると、該トランジスタの全てが同一の電気的特性をもつとの条件の下では、ビデオ信号書込み時の電流値ＩWと発光素子駆動時の電流値ＩEとの間に次式（１）の関係が成立する。
【数１】
ＩW＝ｎ2×ＩE・・・（１）
【００３３】
なお式（１）が厳密に成立するためには、駆動用素子１５を構成するトランジスタの全てが同一の電気的特性をもつことが条件となる。しかし該トランジスタの電気的特性が、相互に若干のバラつきを伴っている場合であっても、近似的に式（１）が成立するとして扱うことが現実的には可能である。
【００３４】
よって本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号電流を書込む場合と、発光素子を発光させる場合とにおいて、該複数のトランジスタの接続を並列と直列とに切替えて用いることで、書込み時の電流値ＩWと発光素子駆動時の電流値ＩEとを任意に設定することができる特長を有する。
【００３５】
また本発明の別の特長として、駆動用素子１５を構成する各トランジスタの電気的特性が、相互に若干のバラつきを伴っていたとしても、その影響が発光素子駆動電流ＩEに反映されてしまうのを大きく軽減できる点がある。これに関しては具体的な例をとりあげ、実施の形態５において説明する。
【００３６】
図１２（Ａ）のようなカレントミラーを用いる画素回路においても、画素内の二つのトランジスタに関する限り、同一の電気的特性もつことが要求されてしまう問題があった。しかし本発明では同一画素内におけるトランジスタでさえ、相互に電気的特性が若干異なることを既に前提としている。すなわち本発明は、トランジスタの特性バラつきに対する耐性の点において、電流入力方式のカレントミラーを用いる画素回路と比較して、優れている。その結果本発明では、結晶粒界における欠陥等に起因するポリシリコンＴＦＴの電気的特性バラつきが存在しても、発光素子駆動電流ＩEを実用レベルにまで均一化することが可能となる。
【００３７】
【発明の実施の形態】
（実施の形態１）
以上、本発明の表示装置、発光装置の画素の概略を図１を用いて述べた。実施の形態１では、本発明の表示装置、発光装置の画素の具体的例について、図２〜６を用いて説明する。図２〜図５では、駆動用素子１５を構成するトランジスタ数ｎが３の場合の例を挙げる。図６では同ｎが２、４の場合の例を挙げる。
【００３８】
最初の例を、図２を用いて説明する。
【００３９】
図２（Ａ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、駆動用素子１５、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８、容量素子１６、発光素子１７を有する。図２（Ｂ）に示す画素１１は、図２（Ａ）に示す画素１１を具体的にトランジスタで図示した一例である。
【００４０】
図２（Ａ）と図２（Ｂ）の対応関係を記す。ｎチャネル型のトランジスタ７１〜７５は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ７６〜７８は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ７９は第３スイッチ１４に、ｐチャネル型のトランジスタ８５は第４スイッチ１８に相当する。ｐチャネル型のトランジスタ８０〜８２は駆動用素子１５に相当する。容量素子８３は容量素子１６に、発光素子８４は発光素子１７に相当する。
【００４１】
トランジスタ７１〜７５の各ゲート電極は、第１走査線(Gaj)に接続されている。容量素子８３は、トランジスタ８０のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ８０〜８２のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子８３は必ずしも明示的に設けないこともある。
【００４２】
図２（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、トランジスタ７１〜７８をオン、トランジスタ７９、８５をオフにする。このとき、トランジスタ８０〜８２は電流経路上、互いに並列接続の関係になる。一方、発光素子８４に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、トランジスタ７１〜７８をオフ、トランジスタ７９、８５をオンにする。このとき、トランジスタ２５、２６は電流経路上、互いに直列接続の関係になる。
【００４３】
ところで図２（Ａ）は、概念的に図２（Ｂ）を包含するものであるが、同一ではない。例えば第１スイッチ１２は、図２（Ｂ）のトランジスタ７１〜７５のような構成でなく、図２（Ｃ）のトランジスタ３１〜３４のように構成することもできる。また図２（Ｄ）のトランジスタ３５〜３９や、図２（Ｅ）のトランジスタ４１〜４４のように構成することもできる。ただし図２（Ａ）の第１スイッチ１２が、具体的には図２（Ｂ）〜図２（Ｅ）のどの構成であっても、実質上は同一といえる。よって以下の例では、図２（Ａ）のように、スイッチはブロック記号にて表記したものを主に使う。
【００４４】
二番目の例は、図３（Ａ）と図４（Ｃ）である。これらは、駆動用素子１５を構成する３つのトランジスタの接続方法以外の点では、図２（Ａ）と同じである。
【００４５】
例えば図３（Ａ）と図４（Ｃ）の画素回路では、第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図２の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００４６】
図３（Ａ）と図４（Ｃ）とは、駆動用素子１５を構成する３つのトランジスタの接続方法が、図２（Ａ）と異なる。もっとも該３つの各トランジスタが、（電気特性的に常に）ソースドレイン対称であれば、図３（Ａ）と図４（Ｃ）と図２（Ａ）は、いずれも同一の性能をもつはずである。しかし（電気特性的に常に）ソースドレイン対称でなければ、図３（Ａ）と図４（Ｃ）と図２（Ａ）は、やや性能が異なってくる。その場合、並列状態か直列状態かに関わらず、駆動用素子１５を構成する３つのトランジスタいずれにおいても、ソースドレイン（高電位側端子と低電位側端子）の入れ替えがない、図４（Ｃ）は最も回路性能面からは望ましい。しかし反面、回路性能面では多少劣る可能性がある図３（Ａ）と図２（Ａ）も、小さい画素にレイアウトする場合の容易性の観点からは、図４（Ｃ）よりも優れている。
【００４７】
三番目の例である図３（Ｂ）は、容量素子１６の接続位置のみが図３（Ａ）と違っている。
【００４８】
例えば第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図３（Ａ）の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００４９】
図３（Ｂ）は容量素子１６の接続位置が図３（Ａ）と違っているが、そもそも容量素子１６は、駆動用素子１５を構成するトランジスタのゲートソース間電圧を保持するものである。より正確には、駆動用素子１５を構成する３つのトランジスタのうちで、最もソース側にあるトランジスタのゲートソース間電圧を保持するものである。この観点からは、図３（Ａ）よりも図３（Ｂ）の方が忠実な回路と言える。
【００５０】
ただし、図３（Ａ）の回路においても、ビデオ信号データ電流を書込むときには、第２スイッチ１３がオンになっており、発光素子１７に電流を流すときには、第３スイッチ１４がオンになっている。その結果、図３（Ａ）も、ビデオ信号データ電流を書込み時の、駆動用素子１５を構成するトランジスタのゲートソース間電圧は、発光素子１７に電流を流すときに再現されるようになっている。
つまり、図３（Ａ）の回路も図３（Ｂ）の回路も、駆動用素子１５を構成するトランジスタのゲートソース間電圧は保持される点では、同じである。
【００５１】
小さい画素にレイアウトする場合の容易性の観点からは、一般的に図３（Ｂ）よりも図３（Ａ）の方が優れている。
【００５２】
四番目の例は、図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ）である。これらは、図３（Ａ）と第１スイッチ１〜第４スイッチのオンオフ制御方法が異なっている。
【００５３】
まず図３（Ｃ）の回路は、第１走査線(Gaj)〜第４走査線(Gdj)の４本の走査線を用いて、第１スイッチ〜第４スイッチのスイッチを個々にオンオフ制御する。
【００５４】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)と第４走査線(Gdj)に高電位信号・第２走査線(Gbj)と第３走査線(Gcj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)と第４走査線(Gdj)に低電位信号・第２走査線(Gbj)と第３走査線(Gcj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００５５】
図３（Ａ）の回路では、第１走査線(Gaj)と第４走査線(Gdj)が１本にまとめられ、第２走査線(Gbj)と第３走査線(Gcj) が１本にまとめられているのが、図３（Ｃ）の回路では、それぞれが別々の走査線にしてある。そこで、走査動作の安定化に効果がある。反面、走査線の数が増えるので小さい画素にレイアウトするのは困難である。
【００５６】
図３（Ｄ）の回路は、第１走査線(Gaj)のみで、第１スイッチ〜第４スイッチのスイッチを同時にオンオフ制御する。
【００５７】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００５８】
図３（Ａ）の回路では、第１走査線(Gaj)と第２走査線(Gbj)との２走査線を使用しているところ、図３（Ｄ）の回路では、１走査線にまとめてある。そこで走査線の数が少ない分、小さい画素にレイアウトするのが容易となる効果がある。しかし１走査線しかないことから、例えば２走査線の走査タイミングを工夫して、発光素子１７に電流を流す時間を制御することなどができなくなってしまう等の弱点がある。
【００５９】
図４（Ａ）の回路は、第１走査線(Gaj) と第２走査線(Gbj)で第１スイッチ〜第４スイッチのスイッチを同時にオンオフ制御する点は、図３（Ａ）の回路と同じである。しかし図３（Ａ）の回路とは、各走査線がオンオフ制御するスイッチの組合せが異なる。図４（Ａ）の回路は、第１走査線(Gaj)で第１スイッチと第２スイッチを制御し、第２走査線(Gbj)で第３スイッチと第４スイッチを制御する。
【００６０】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６１】
図４（Ａ）の回路は、ビデオ信号データ電流を書込むときにオンするスイッチと、発光素子１７に電流を流すときにオンするスイッチを、別の走査線でオンオフ制御するものである。そこで、動作を安定化させる観点からは優位である。しかし図３（Ａ）の回路では、第２スイッチ１３・第４スイッチ１８にｐチャネル型のスイッチを使用しているところ、図４（Ａ）の回路では、ｎチャネル型のスイッチにしてある。そこで図４（Ａ）の回路では、第１走査線(Gaj) と第２走査線(Gbj)の高電位信号は、図３（Ａ）の回路の場合よりも高くとる必要がある。
【００６２】
図４（Ｂ）の回路は、図４（Ａ）の第１スイッチ１２を分割したものである。すなわち図４（Ａ）の第１スイッチ１２の中で、駆動用素子を構成するトランジスタのゲート電圧を保持・開放する部分だけ、スイッチ１９として分割したものである。そして、スイッチ１９は第１スイッチ１２とは独立に、第３走査線(Gcj)によりオンオフ制御できる。
【００６３】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)と第３走査線(Gcj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３及びスイッチ１９をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)と第３走査線(Gcj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３及びスイッチ１９をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６４】
図４（Ｂ）の回路ではビデオ信号データ電流を書込んだときに、スイッチ１９を第１スイッチ１２よりも早くオフすることができる。そこで動作の安定化が可能である。反面、走査線の数が増えるので小さい画素にレイアウトするのは困難になる。
【００６５】
五番目の例、図５（Ａ）では、駆動用素子を構成する３つのトランジスタがｎチャネル型である。この点が図３（Ａ）異なっている。
【００６６】
第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図３（Ａ）の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６７】
図５（Ａ）は容量素子１６の接続位置も図３（Ａ）と違っているが、そもそも容量素子１６は、駆動用素子１５を構成するトランジスタのゲートソース間電圧を保持するものである。より正確には、駆動用素子１５を構成する３つのトランジスタうちで、最もソース側にあるトランジスタのゲートソース間電圧を保持するものである。図３（Ａ）では、駆動用素子を構成する３つのトランジスタがｐチャネル型であるのに対し、図５（Ａ）では、該３つのトランジスタがｎチャネル型である。そこで、容量素子１６の接続位置は図３（Ａ）とは異なっている。
【００６８】
図５（Ａ）では、駆動用素子を構成する３つのトランジスタがｎチャネル型であるから、ｐチャネル型よりもｎチャネル型の方が理想的なトランジスタを製造工程上作れる場合には、図３（Ａ）よりも有利である。小さい画素にレイアウトする場合の容易性の観点からは、一般的に図５（Ａ）よりも図３（Ａ）の方が優れている。
【００６９】
六番目の例は図５（Ｂ）、図５（Ｃ）である。図５（Ｂ）、図５（Ｃ）の回路では、ビデオ信号データ電流を書込むときの駆動用素子に流れる電流の向きが、これまでの例とは反対になる。図２〜図４の回路では、ビデオ信号データ電流を書込むとき、第１スイッチ１２側が低電位・第２スイッチ１３側が高電位だった。しかし図５（Ｂ）、図５（Ｃ）の回路では、ビデオ信号データ電流を書込むとき、第１スイッチ１２側が高電位・第２スイッチ１３側が低電位である。電源線(Vi)は高電位の電源線であり、電源線(VBi)は低電位の電源線である。
【００７０】
図５（Ｂ）の走査線の信号について説明する。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７１】
図５（Ｃ）の走査線の信号についても説明する。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７２】
七番目の例は図５（Ｄ）である。図５（Ｄ）の回路では、発光素子１７に電流を流すときの駆動用素子に流れる電流の向きが、これまでの例とは反対になる。図２〜図４の回路では、ビデオ信号データ電流を書込むとき、第３スイッチ１４側が低電位・第４スイッチ１８側が高電位だった。しかし図５（Ｄ）の回路では、ビデオ信号データ電流を書込むとき、第３スイッチ１４側が高電位・第４スイッチ１８側が低電位である。
【００７３】
因みに図５（Ｄ）においては、ビデオ信号データ電流を書込むときの駆動用素子に流れる電流の向きは、図５（Ｂ）・図５（Ｃ）の場合と同方向、図２〜図４の場合とは逆方向となっている。
【００７４】
図５（Ｄ）においては、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７５】
図５（Ｄ）は、発光素子１７の陰極側に回路配置する場合に有利である。
【００７６】
以上図２〜図５では、駆動用素子１５を構成するトランジスタ数ｎが３の場合の、本発明の表示装置、発光装置の画素の具体的例について述べた。次に、駆動用素子１５を構成するトランジスタ数ｎが３以外の例として、図６（Ａ）では同ｎが２、図６（Ｂ）では同ｎが４の場合の例を挙げて説明する。なお図６では、第１スイッチ〜第４スイッチをブロック記号ではなくトランジスタにて表記しているが、図２〜図５同様トランジスタの接続には様々なバリエーションが可能である。
【００７７】
図６（Ａ）の例では、第１スイッチを２個、第２スイッチを１個のトランジスタのみという、最少個数のトランジスタで構成し、駆動用素子１５のトランジスタ２５、２６の接続関係の切替えを、走査線(Gaj)で制御する。
【００７８】
ビデオ信号データ電流を書込むときには、走査線(Gaj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４をオンにする。
【００７９】
図６（Ａ）の例は、走査線数及びトランジスタ数を少なく抑えているため、開口率確保や製造不良発生率低減を重視する場合に、適した構成である。
【００８０】
図６（Ｂ）の回路は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、消去用走査線(Gej)、トランジスタ１１１〜１２０、１２２、容量素子１２３、発光素子１２１を有する。ｐチャネル型のトランジスタ１１１〜１１３は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ１１４、１１５は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ１１６は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ１１７〜１２０は駆動用素子１５に相当する。ｐチャネル型のトランジスタ１２２は、ここまでの例の第１スイッチ〜第４スイッチとは異なる、発光時間制御用の付加的なスイッチである。
【００８１】
トランジスタ１１１〜１１６の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ１２２のゲート電極は、消去用走査線(Gej)に接続されている。容量素子１２３は、トランジスタ１１７のゲート・ソース間電圧を保持する役割を担う。
【００８２】
図６（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、トランジスタ１１１〜１１５をオン、トランジスタ１１６をオフにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに並列接続の関係になる。一方、発光素子１２１に電流を流すときには、第１走査線(Gaj)に低電位信号を送り、トランジスタ１１１〜１１５をオフ、トランジスタ１１６をオンにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに直列接続の関係になる。
【００８３】
なお上記の間、消去用走査線(Gej)には低電位信号を送り、トランジスタ１２２をオフしておく。
【００８４】
図６（Ｂ）に示す画素１１においては、消去用走査線(Gej)に送る信号により、発光素子１２１の発光時間を任意に制御できる。すなわち発光素子１２１発光中に、消去用走査線(Gej)に高電位信号をおくり、トランジスタ１２２をオンにすると、トランジスタ１１７がオフとなり発光素子１２１は消光する。ただし発光素子１２１を一度消光させると、再度ビデオ信号データ電流を書込まなくては、発光素子５９を発光させられない。
【００８５】
発光素子の発光時間を任意に制御できることには、利点がある。すなわち、中間階調表現を時間階調方式により表現することが可能となる。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用である。
【００８６】
以上、本発明の表示装置、発光装置の画素１１の例を図２〜６を用いて説明した。しかし本発明の表示装置、発光装置の画素構成は、これらに限定されるわけではない。
【００８７】
（実施の形態２）
実施の形態２では、画素１１の駆動方法を説明する。例として図６（Ｂ）に示した画素１１の場合を取り上げ、図１３を用いて説明する。
【００８８】
最初に、ビデオ信号書込み動作と発光動作について説明する。
【００８９】
まず画素１１の周囲に設けられた走査線駆動回路（図示せず）から出力される信号によって、j行目の第1走査線(Gaj)が選択される。すなわち、第1走査線(Gaj)に低電位（Ｌレベル）信号が出力され、トランジスタ１１１〜１１６のゲート電極が低電位（Ｌレベル）となる。このとき、ｐチャネル型のトランジスタ１１１〜１１５がオンとなり、ｎチャネル型のトランジスタ１１６がオフとなる。そして画素１１の周囲に設けられた信号線駆動回路（図示せず）から、i列目の信号線(Si)を介して画素１１にビデオ信号データ電流ＩWが入力される。
【００９０】
トランジスタ１１１〜１１３がオンすると、トランジスタ１１７〜１２０は、ドレインとゲートが短絡されたダイオード状態となる。すなわち画素１１は、並列な４つのダイオードと回路的に等価となる。この状態で画素１１の電源線(Vi)と信号線(Si)の間に、電流ＩWを流す（図１３（Ａ）を参照）。
【００９１】
並列な４つのダイオードを流れる電流ＩWが定常状態になった後、第1走査線(Gaj)を高電位（Ｈレベル）にする。するとトランジスタ１１１〜１１３はオフとなり、ビデオ信号データ電流ＩWが画素に記憶される。
【００９２】
続いて第1走査線(Gaj)が高電位（Ｈレベル）となると、ｐチャネル型のトランジスタ１１１〜１１５がオフとなり、ｎチャネル型のトランジスタ１１６がオンとなる。トランジスタ１１７〜１２０は直列状態に接続が組みかえられる。このときトランジスタ１２０が飽和領域で動作するように予め電圧条件を設定しておくと、駆動用素子は発光素子に定電流ＩEを供給する。
【００９３】
定電流ＩEの値は、ビデオ信号データ電流ＩWの約１６分の１の大きさである。本実施の形態では、駆動用素子は４つトランジスタにより構成されているためである。より一般的に、駆動用素子がｎ個のトランジスタにより構成されている場合には、電流ＩEは、ビデオ信号データ電流ＩWの約ｎ2分の１の大きさとなる。
【００９４】
このように本実施の形態では、書込みデータ電流ＩWを発光素子駆動電流ＩEの約１６倍と、大きな値にすることができる。そのため寄生容量等のために、発光素子駆動電流ＩE程度の微小電流を、直接速やかに画素に書込むことが難しい場合であっても、ビデオ信号データ電流ＩWを画素に書込むことが可能となる。
【００９５】
なお本実施の形態は、中間階調表現の方法として、アナログビデオ方式を採っていてもよいし、ディジタルビデオ方式を採っていてもよい。アナログビデオ方式の場合、ビデオ信号データ電流として、アナログ的に変化するデータ電流ＩWを用いる。ディジタルビデオ方式の場合は、一つのデータ電流ＩWのみを基準のオン電流として単位輝度を用意する。そして、単位輝度を時間的に足し合わせて階調表現する、時間階調法を用いるのが便利である（ディジタル時間階調法）。あるいは、単位輝度を面積的に足し合わせて階調表現する面積階調法や、時間階調法と面積階調法を組み合わせる方法で、ディジタルビデオ方式を行うこともできる。
【００９６】
また本実施の形態において、アナログビデオ方式、ディジタルビデオ方式いずれを採用したとしても、ビデオ信号データ電流ＩWを０とする場合が必要となることがある。しかしビデオ信号データ電流ＩWを０とする場合は、発光素子の発光輝度を０とするということであるから、ＩWを画素に正確に書込み記憶させる必要はない。したがって、この場合には駆動用素子のトランジスタ１１７〜１２０がオフとなるようなゲート電圧を、直接信号線(Si)に出力してもよい。すなわち例外的に、ビデオ信号を電流値でなく、電圧値で出力してもよい。
【００９７】
次に、発光停止動作について説明する。
【００９８】
まず画素１１の周囲に設けられた別の走査線駆動回路（図示せず）から出力される信号によって、j行目の第２走査線(Gbj)が選択される。すなわち、第２走査線(Gbj)に低電位（Ｌレベル）信号が出力される。ｐチャネル型のトランジスタ１２２は、ゲート電極が低電位（Ｌレベル）となるためにオン状態となる。
【００９９】
するとトランジスタ１１７のソースとゲートが短絡され、オフとなる。その結果、発光素子１２１への電流供給は遮断され、発光は停止する。
【０１００】
このような発光停止動作を利用することによって、発光素子１２１の発光時間を、１列走査時間の制約を受けずに、任意に制御できるが可能となる。その大きな利点として、まず中間階調表現を時間階調方式により表現することが容易となることがある。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行うこと等に利点がある。
【０１０１】
（実施の形態３）
実施の形態３では、本発明の表示装置、発光装置における画素の平面レイアウト（上面図）例を提示する。本例の画素回路は、図２（Ｂ）に示した画素回路である。
【０１０２】
図７には、j行i列目の画素１１を示す。図７において、二点破線で囲んだ領域が画素１１に相当する。点模様の領域は、ポリシリコン膜である。右上り斜線と右下り二重斜線は、それぞれ別の層の導電体膜（金属膜等）である。バツ印は層間の接触点を示す。そして、チェック模様の領域８６は発光素子８４の陽極に相当する。
【０１０３】
第1走査線(Gaj)下には、トランジスタ７１〜７５、８５が形成されている。第２走査線(Gbj)下には、トランジスタ７６〜７９が形成されている。電源線(Vi)の下に容量素子８３が形成されている。
【０１０４】
駆動用素子を構成する３つのトランジスタ８０〜８２は同サイズに揃えて互いに隣接させて形成されている。これにより最初から、同一画素内におけるトランジスタ８０〜８２間のバラつきが、大きくなりにくくすることはできる。本発明の構成である「並列書込み直列駆動」は、駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきの影響を、さらに小さくする手法である。したがって、当初からバラつきが抑えられた複数のトランジスタを駆動用素子に用いるのであれば、本発明の効果を非常に大きく生かすことができ好ましい。発光素子の発光輝度のバラつきは、さらに僅少となる。
【０１０５】
駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきを、できる限り小さくしておくことは、表示装置、発光装置の動作電圧を下げる観点からも望ましい。もし、駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきが大きければ、該複数のトランジスタのＬ／Ｗ比を大きくし、駆動用素子の動作点の電圧を上げる必要があるため、表示装置、発光装置の動作電圧を下げることができなくなるからである。このことは、省電力要求の強い携帯機器向けの表示装置、発光装置などでは、重要となる。
【０１０６】
なお本発明の表示装置、発光装置を作製する工程については、例えば、特開２００１−３４３９３３等を参照できる。駆動用素子を構成する複数のトランジスタは、ソースとドレインについては対称的である方が好ましいが、対称的であることが必須というわけではない。
【０１０７】
また、８０〜８２などのトランジスタの活性層をポリシリコン膜により作成する場合には、現在はアモルファスのシリコン膜を最初に成膜した後で、多結晶化（ポリ化）させる工程をとるのが一般的である。この多結晶化は、レーザー照射かＳＰＣ（固相成長）、あるいは両方を組合わせる等の方法により行うことができる。ここで、線状のレーザー光をスキャンしながら照射することで、微結晶化を行う方法をとる場合、レーザー光強度やスキャン速度のムラを極めて小さくしないと、作成されたポリシリコン膜に線状ムラが出て、それがトランジスタ特性の線状ムラとなってしまう。
【０１０８】
そこで、トランジスタ特性の線状ムラの発生を小さくするために、駆動用素子を構成するトランジスタの向きに対応させて、レーザー光スキャンの方向を工夫してもよい。本発明の表示装置、発光装置を作製する工程では、レーザー光スキャンは縦方向でも、横方向でも、斜め方向でもよい。また、本発明の表示装置、発光装置を作製する工程では、レーザー光スキャンを縦方向と横方向に二重に行ったり、右上左下斜め方向と左上右下斜め方向に二重に行ったりしてもよい。図７のレイアウトの場合なら、Ｘ方向とＹ方向にレーザー光スキャンを二重に行ってもよい。
【０１０９】
（実施の形態４）
実施の形態４では、本発明の表示装置、発光装置の構成の例について図８を用いて説明する。画素内ではなく、装置の全体的な構成の例を説明する。
【０１１０】
本発明の表示装置、発光装置は、基板１８０１上に、複数の画素がマトリクス状に配置された画素部１８０２を有する。画素部１８０２の周辺部には、信号線駆動回路１８０３、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５が配置されている。信号線駆動回路１８０３と、走査線駆動回路１８０４及び１８０５には、ＦＰＣ１８０６を介して、外部より電源、信号が供給される。
【０１１１】
図８（Ａ）の例においては、信号線駆動回路１８０３と、走査線駆動回路１８０４及び１８０５が集積されているが、本発明はこれに限定されるものではない。例えば、第２の走査線駆動回路１８０５を欠いていてもよい。あるいは、信号線駆動回路１８０３、走査線駆動回路１８０４及び１８０５を欠いていてもよい。
【０１１２】
第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５の例を、図８（Ｂ）を用いて説明する。図８（Ｂ）では、走査線駆動回路１８０４及び１８０５はそれぞれ、シフトレジスタ１８２１、バッファ回路１８２２を有している。
【０１１３】
図８（Ｂ）の回路の動作を説明する。シフトレジスタ１８２１は、クロック信号（Ｇ−ＣＬＫ）、クロック反転信号（Ｇ−ＣＬＫｂ）、スタートパルス信号（Ｇ−ＳＰ）に基づき、順次パルスを出力する。該パルスは、バッファ回路１８２２で電流増幅された後、走査線に入力される。こうして走査線は、１行ずつ順次選択状態となる。
【０１１４】
なお必要に応じ、バッファ回路１８２２内にレベルシフタを設置してもよい。レベルシフタにより、電圧振幅を変更することができる。
【０１１５】
次いで、信号線駆動回路１８０３の例を、図８（Ｃ）を用いて説明する。図８（Ｃ）に示す信号線駆動回路１８０３は、シフトレジスタ１８３１、第１のラッチ回路１８３２、第２のラッチ回路１８３３、電圧電流変換回路１８３４を有している。
【０１１６】
図８（Ｃ）の回路の動作を説明する。図８（Ｃ）の回路は、中間階調表示方式として、ディジタル時間階調法を採用した場合の回路である。
【０１１７】
シフトレジスタ１８３１は、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫｂ）、スタートパルス信号（Ｓ−ＳＰ）に基づき、順次サンプリングパルスを第１のラッチ回路１８３２に出力する。各列の第１のラッチ回路１８３２は、該パルスのタイミングに従って、ディジタルビデオ信号を順次読込む。第１のラッチ回路１８３２において、最終列までビデオ信号の読込みが完了すると、第２のラッチ回路１８３３にラッチパルスが入力される。ラッチパルスにより、各列の第１のラッチ回路１８３２に読込まれていたビデオ信号は、一斉に各列の第２のラッチ回路１８３３に転送される。第２のラッチ回路１８３３に転送されたビデオ信号は、電圧電流変換回路１８３４において、適宜形式変換処理され、画素へ転送される。ビデオ信号のうち、オンデータは電流形式に変換され、オフデータは電圧形式のまま電流増幅される。ラッチパルス後、シフトレジスタ１８３１、第１のラッチ回路１８３２は、次行のビデオ信号読込み動作として、上記動作を繰り返す。
【０１１８】
図８（Ｃ）の信号線駆動回路１８０３の構成は一例であり、アナログ階調法を採用した場合には、別の構成となる。またディジタル時間階調法を採用した場合であっても、他の構成にすることはできる。
【０１１９】
（実施の形態５）
実施の形態５では、図９、図１０を用いて、本発明の効果について説明する。説明を簡単にするため、駆動用素子を構成するトランジスタに個数が、２個の場合を例に説明する。具体的な画素回路構成は、図６（Ａ）のとおりであるとする。（ただし図９、図１０では、正負の向きは適宜設定してある。トランジスタがｐチャネル型のときは、正負が入替わる点に注意。）また図９のトランジスタの特性曲線は、簡単にするため理想的なものとしてあり、実際のトランジスタとは若干の差異がある。例えば、チャネル長変調はゼロとしてある。
【０１２０】
トランジスタのソースの電位を基準として、ゲートの電位をＶg、ドレインの電位をＶd、ソースドレイン間に流れる電流をＩdとする。図９（Ａ）（Ｂ）において、曲線８０１〜８０４は、ある一定のゲート電位Ｖg下におけるＩd-Ｖd特性曲線である。一点鎖太曲線８０５は、駆動用素子を構成する２個のトランジスタの一方について、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。すなわち、一点鎖太曲線８０５には、該トランジスタ固有の電気的特性（電界効果移動度、しきい電圧値）が反映されている。同様に、二点鎖太曲線８０６は、駆動用素子を構成する他の一方のトランジスタについて、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。
【０１２１】
図９（Ａ）（Ｂ）は、駆動用素子を構成する２個のトランジスタが各々異なった電気的特性をもっている場合に、本発明の構成である「並列書込み直列駆動」により、発光素子駆動電流がどうなるかを、図的に調べたものである。図９（Ａ）は、２個のトランジスタ間において特に、電界効果移動度の違いが大きい場合の例である。図９（Ｂ）は、２個のトランジスタ間において特に、しきい電圧値の違いが大きい場合の例である。結論としては、各場合で発光素子駆動電流は、８０７の三角矢印の長さで示されるとおりとなる。これについて、以下に簡単に説明する。
【０１２２】
まず、トランジスタ３８、３９の特性曲線として、いずれも等しく、一点鎖太曲線８０５が対応する場合を考える。
【０１２３】
データ電流書込み時には、図２（Ｂ）のトランジスタ３１〜３６がオンとなる。トランジスタ３１〜３４がオンとなることから、駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８、３９の動作点は、一点鎖太曲線８０５上の点であり、データ電流値ＩWにより決まるある一点である。いま、該動作点が８０５と８０１の交点としておく。つまり８０５と８０１の交点の縦軸値Ｉdの２倍が、データ電流値ＩWであるとしておく。
【０１２４】
発光素子発光時には、図２（Ｂ）のトランジスタ３１〜３６がオフとなり、トランジスタ３７、４２がオンとなる。トランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして発光素子発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。発光素子発光時における、トランジスタ３８のＩd-Ｖd曲線は８０１で表され、トランジスタ３９のＩd-Ｖd曲線は８０３で表される。
【０１２５】
図９（Ａ）上で、各一点鎖線矢印は、長さと縦軸座標は等しい。発光素子発光時における、トランジスタ３８の動作点は、左側の一点鎖線矢印の右端と８０１との接点である。そして求めるべき発光素子駆動電流ＩEは、一点鎖線矢印の縦軸座標、すなわち、８０７の実線三角矢印の長さである。なお図９（Ｂ）上でも同様の事情が成立し、求めるべき発光素子駆動電流ＩEは８０７の実線三角矢印の長さである。トランジスタ３８の特性曲線とトランジスタ３９の特性曲線が、いずれも等しい場合には、結果的には求めるべき発光素子駆動電流ＩEは、データ電流値ＩWの４分の１の大きさとなる。
【０１２６】
次に、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応し、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応する場合を考える。データ電流値ＩWは、上で述べたトランジスタ３８、３９の特性曲線としていずれも８０５が対応する場合と、同一とする。
【０１２７】
データ電流書込み時には、図２（Ｂ）の駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８の動作点は二点鎖太曲線８０６上の点であり、トランジスタ３９の動作点は一点鎖太曲線８０５上の点である。そして、トランジスタ３８の動作点の縦軸座標と、トランジスタ３９の動作点の縦軸座標との和は、データ電流値ＩWである。よってトランジスタ３８の動作点は、８０６と８０２の交点となる。トランジスタ３９の動作点は、トランジスタ３８の動作点と横軸座標が等しい、曲線８０５上の点となる。
【０１２８】
発光素子発光時には、図２（Ｂ）のトランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして発光素子発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。発光素子発光時における、トランジスタ３８のＩd-Ｖd曲線は８０２で表される。
【０１２９】
図９（Ａ）上で、同縦軸座標値にある各二点鎖線矢印は、長さが等しい。上の二点鎖線矢印の組が、いま検討している、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応し、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応する場合である。発光素子発光時における、トランジスタ３８の動作点は、左側の該二点鎖線矢印の右端と８０２との接点である。そして求めるべき発光素子駆動電流ＩEは、該二点鎖線矢印の縦軸座標、すなわち、８０７の長点線三角矢印（左側）の長さである。なお図９（Ｂ）上でも同様の事情が成立し、求めるべき発光素子駆動電流ＩEは、８０７の長点線三角矢印（左側）の長さである。
【０１３０】
また別の場合として、トランジスタ３８の特性曲線として一点鎖太曲線８０５が対応し、トランジスタ３９の特性曲線として二点鎖太曲線８０６が対応する場合の検討も、同様にして行うことができる。詳しく述べないが、結果的には図９（Ａ）（Ｂ）とも、求めるべき発光素子駆動電流ＩEは、８０７の長点線三角矢印（右側）の長さとなる。
【０１３１】
さらに別の場合として、トランジスタ３８、３９の特性曲線として、いずれも二点鎖太曲線８０５が対応する場合の検討も、同様に行うことができる。結果的には図９（Ａ）（Ｂ）とも、求めるべき発光素子駆動電流ＩEは、８０７の短点線三角矢印の長さとなる。
【０１３２】
図９（Ａ）（Ｂ）における、８０７の三角矢印の長さから、駆動用素子を構成するトランジスタ３８、３９の特性がバラつきが、発光素子駆動電流ＩEにどのように反映されるかの概略をみることができる。
【０１３３】
比較のために、図９（Ａ）（Ｂ）には８０８の狭角矢印、８０９の広角矢印も掲載してある。８０８の狭角矢印は、電流入力方式でカレントミラー型を用いる画素回路の場合において、上記と同様の検討を行った結果である。すなわち、カレントミラーの二つのトランジスタ間に、上記と同様の特性バラつきが存在したとき、発光素子駆動電流ＩEがどうなるかを示している。８０９の広角矢印は、電圧入力方式の画素回路の場合において、同様の検討を行った結果である。すなわち、異なる画素の発光素子駆動トランジスタ間に、上記と同様の特性バラつきが存在したとき、発光素子駆動電流ＩEがどうなるかを示している。
【０１３４】
図９（Ａ）（Ｂ）の８０７の三角矢印、８０８の狭角矢印、８０９の広角矢印を比較から、次の点がわかる。
【０１３５】
まず、８０７の三角矢印、８０８の狭角矢印では、同一画素内の二つのトランジスタ間にさえ特性バラつきがない限りは、トランジスタの特性曲線が８０５でも８０６でも、発光素子駆動電流ＩEは一定となる。すなわち、電流入力方式でカレントミラー型を用いる画素回路でも、本発明の「並列書込み直列駆動」の画素回路でも、基板全体でトランジスタの特性を一定に揃える必要はなく、同一画素内の二つのトランジスタ間の特性バラつきさえ、抑制すれば十分である。この点は、電圧入力方式の画素回路に対して非常に優位である。
【０１３６】
しかし、同一画素内の二つのトランジスタ間の特性バラつきが存在すると、８０８の狭角矢印では、発光素子駆動電流ＩEのバラつきが大きくなる。すなわち、電流入力方式でカレントミラー型を用いる画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が激しく現れてしまう。極端な場合では、電圧入力方式の画素回路よりも、発光素子駆動電流ＩEのバラつきが大きくなる危険がある。この点、本発明の「並列書込み直列駆動」の画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が、かなり抑制されている。現実の表示装置、発光装置では、トランジスタの特性バラつきは、同一画素内よりも基板全体にわたるものの方が深刻である。したがって同一画素内の二つのトランジスタ間の特性バラつきは、本発明の「並列書込み直列駆動」の画素回路なみに抑制されれば、実用上はほとんど問題がなくなる。
【０１３７】
図１０は、電流入力方式でカレントミラー型を用いる画素回路と、本発明の「並列書込み直列駆動」の画素回路との、定量的な比較をした例である。図１０では、まず同一画素内の二つのトランジスタのうち一方を基準値の特性で固定する。電界効果移動度ｕＦＥの基準値は１００、しきい電圧Ｖｔｈの基準値は３Ｖとした。その上で、同一画素内の他の一方のトランジスタの特性を振って、発光輝度の大きさをシミュレートしている。電界効果移動度ｕＦＥは８０〜１２０、しきい電圧Ｖｔｈは２．５Ｖ〜３．５Ｖ、の各範囲で値を振っている。発光輝度の大きさは、同一画素内の二つのトランジスタとも基準値の特性である場合について発光輝度０、非点灯時について発光輝度−１００、として規格化している。
【０１３８】
図１０（Ａ）が電流入力方式でカレントミラー型を用いる画素回路の場合であり、図１０（Ｂ）が本発明の「並列書込み直列駆動」の画素回路の場合である。同一画素内の二つのトランジスタ間に特性バラつきは、製造工程に大きく依存するものの、現在の標準的な製造工程では、図１０に示される程度の電界効果移動度ｕＦＥ、しきい電圧Ｖｔｈのバラつきは珍しいものではない。とすると一般的には、電流入力方式でカレントミラー型を用いる画素回路の場合では、プラスマイナス２５％程度にも及ぶ表示ムラが発生する可能性があるといえる。他方で、本発明の「並列書込み直列駆動」の画素回路の場合では、表示ムラが実用上許容範囲内に抑えられ得ることがわかる。
【０１３９】
なお図１０のシミュレーションでは、便宜上トランジスタの構造上のパラメータは、現実的な任意の値にとってある。もっともトランジスタの構造上のパラメータを変化させることにより、トランジスタの動作電圧を振ってみれば、動作電圧が高くなるほど輝度バラつきを小さくなることがわかる。
【０１４０】
この実施の形態５では、駆動用素子を構成するトランジスタの個数ｎが２の場合を例に、本発明の効果を説明した。しかし、駆動用素子を構成するトランジスタに個数ｎが３以上の場合においても同様の事情が成立する。ただし駆動用素子を構成するトランジスタの個数ｎが大きくなるほど、ＴＦＴ特性バラつき低減効果は薄くなる。その反面、現在作成可能なポリシリコンＴＦＴ基板の構造及び特性（ＴＦＴ特性のほかに、配線の電気抵抗や寄生容量等まで含む）とＯＬＥＤ素子の発光特性などを勘案すると、本発明をＡＭ型ＯＬＥＤ表示装置に適用する場合には、データ電流値ＩWは発光素子駆動電流ＩEの５倍以上が望ましいことを、本願発明者は見出している。したがって、駆動用素子を構成するトランジスタの個数ｎは３〜５程度が特に利用価値が高い。もっとも表示装置の用途や駆動方法により、ｎが他の値であっても高利用価値となる場合はある。
【０１４１】
また、実施の形態５では、トランジスタ特性を理想的なものとみなしているほか、寄生抵抗や直列に接続したトランジスタのオン抵抗等も無視しているが、これらが現実には多少影響することがある。しかし勿論、表示ムラ抑制に本発明の「並列書込み直列駆動」が有効であることに変わりはない。
【０１４２】
（実施の形態６）
実施の形態６では、本発明の表示装置、発光装置を搭載した電子機器等を、いくつか例示する。
【０１４３】
本発明の表示装置、発光装置を搭載した電子機器として、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い電子機器については、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１１に示す。
【０１４４】
図１１（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の表示装置、発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが不要であり、液晶ディスプレイよりも表示部を薄くすることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【０１４５】
図１１（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置、発光装置は表示部２１０２に用いることができる。
【０１４６】
図１１（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置、発光装置は表示部２２０３に用いることができる。
【０１４７】
図１１（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置、発光装置は表示部２３０２に用いることができる。
【０１４８】
図１１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置、発光装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４９】
図１１（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置、発光装置は表示部２５０２に用いることができる。
【０１５０】
図１１（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の表示装置、発光装置は表示部２６０２に用いることができる。
【０１５１】
図１１（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置、発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【０１５２】
将来に発光素子の発光輝度を安定的に高くすることが可能となれば、本発明の表示装置、発光装置から出力した画像情報を含む光をレンズ等で拡大投影して、フロント型又はリア型のプロジェクターに用いることもできる。
【０１５３】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【０１５４】
【発明の効果】
本発明はＡＭ型表示装置、発光装置において、各画素に設置される駆動用素子を複数のトランジスタにより構成する。その上で、画素にデータ電流を読込むときには該複数のトランジスタを並列接続状態にし、発光素子を発光させるときには該複数のトランジスタを直列接続状態にする。このように、駆動用素子を構成する複数のトランジスタの接続状態を、並列または直列と適宜切替えることを特徴とする。その結果、次のような効果が生じる。
【０１５５】
まず、同一画素内の駆動用素子を構成する複数のトランジスタさえ、バラつきがなければ、表示画面全体で発光輝度のムラが現れてしまうという、表示品位上の重大な欠陥を回避することができる。すなわち、各画素に設置されるトランジスタの電気的特性は、基板全体にわたって観察すると、かなりのバラつきをもつ。このバラつきが発光素子駆動電流ＩEに反映されて、表示画面全体で発光輝度のムラとなってしまうのを防止することができる。ただし、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合においても、同一画素内のカレントミラーの二つのトランジスタさえバラつきがなければ、表示画面全体で発光輝度のムラとなるのを防止することができる。この点で本発明は、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合と同様の効果を有する。
【０１５６】
しかし、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合、同一画素内のカレントミラーの二つのトランジスタ間にバラつきが存在してしまうと、結局発光輝度が画素間で異なってしまうのを防止することができなくなる。その点、本発明の場合では、同一画素内の駆動用素子を構成する複数のトランジスタ間にバラつきが存在しても、その影響は小さく抑制されるため、実用上問題となるほど画素間で発光輝度がバラついてしまうことは防止することができる。
【０１５７】
また、図１２（Ｂ）の画素回路の場合、画素間で発光輝度がバラついてしまうのは防止することができる。しかし、図１２（Ｂ）の画素回路の場合には、画素に書込むデータ電流ＩWと、発光素子を発光させるときの発光素子駆動電流ＩEとの比が、同一値でなくてはならない。これは実用上、非常に厳しい制限である。本発明の場合では、駆動用素子を構成するトランジスタを複数に分割するため、画素に書込むデータ電流ＩWを発光素子駆動電流ＩEよりも大きくすることが可能である。
【０１５８】
本発明は以上のような利点を有することから、実用的なＡＭ型表示装置、発光装置を製造する上で、重要な技術である。
【図面の簡単な説明】
【図１】 本発明の表示装置、発光装置の画素を示す図。
【図２】 本発明の表示装置、発光装置の画素を示す図。
【図３】 本発明の表示装置、発光装置の画素を示す図。
【図４】 本発明の表示装置、発光装置の画素を示す図。
【図５】 本発明の表示装置、発光装置の画素を示す図。
【図６】 本発明の表示装置、発光装置の画素を示す図。
【図７】 本発明の表示装置、発光装置の画素の平面レイアウトを示す図。
【図８】 本発明の表示装置、発光装置を示す図。
【図９】 駆動用素子を構成するトランジスタの特性を示す図。
【図１０】 駆動用素子を構成するトランジスタの特性が変化した場合の本発明の発光装置の表示輝度を示す図。
【図１１】 本発明の表示装置、発光装置を適用した電子機器を示す図。
【図１２】 公知の表示装置、発光装置の画素を示す図。
【図１３】 本発明の表示装置、発光装置の画素における電流の経路を示す図。
【発明の属する技術分野】
本発明は、発光装置及び表示装置の技術に関する。さらには、前記発光装置または表示装置を搭載した電子機器に関する。本明細書における発光装置とは、発光素子から放出される光を利用した装置を指す。発光素子の例としては、有機発光ダイオード（ＯＬＥＤ）素子、無機材料系の発光ダイオード素子、電界放出発光素子（ＦＥＤ素子）などがある。本明細書における表示装置とは、複数の画素をマトリクス状に配置し画像情報を視覚的に伝達する装置、いわゆるディスプレイを指す。
【０００２】
【従来の技術】
近年、画像・映像の表示を行う表示装置の重要性がますます高まっている。表示装置としては、液晶素子を用いて画像の表示を行う液晶表示装置が、高画質、薄型、軽量などの利点を活かして、携帯電話やパソコンをはじめとする種々の用途の表示装置として幅広く用いられている。
【０００３】
他方で、発光素子を用いた表示装置、発光装置の開発も進められている。この発光素子には、有機材料、無機材料、薄膜材料、バルク材料、分散材料、と広汎にわたる様々な種類の材料を用いた素子が存在する。
【０００４】
なかでも表示装置向けに現在有望視されている代表的な発光素子は、有機発光ダイオード（ＯＬＥＤ）素子である。ＯＬＥＤ素子を発光素子として用いたＯＬＥＤ表示装置は、既存の液晶表示装置以上に薄型、軽量であるといった特長に加え、動画表示に適した高応答速度、高視野角、低電圧駆動などの特長も有している。そのため携帯電話や携帯情報端末（ＰＤＡ）をはじめテレビ、モニターなど、幅広い用途が見込まれ、次世代ディスプレイとして注目されている。
【０００５】
特にアクティブマトリクス（ＡＭ）型のＯＬＥＤ表示装置は、パッシブマトリクス（ＰＭ）型では困難な、高解像度（大画素数）、高精細（ファインピッチ）、大画面の表示も可能であるうえ、ＰＭ型を上回る低消費電力動作で高信頼性を有し、実用化への期待は大変強い。
【０００６】
ＯＬＥＤ素子は陽極と、陰極と、該陽極と該陰極との間に挟まれた有機化合物含有層とを有する構造をしている。通常、ＯＬＥＤ素子に流れる電流量とＯＬＥＤ素子の発光輝度とは、概ね比例する関係にある。ＡＭ型ＯＬＥＤ表示装置の画素では、該画素のＯＬＥＤ素子の発光輝度を制御する駆動用トランジスタが、ＯＬＥＤ素子に直列に挿入されている。
【０００７】
ＡＭ型ＯＬＥＤ表示装置において画像を表示する駆動方式には、電圧入力方式と電流入力方式がある。前者の電圧入力方式は、画素に入力するビデオ信号として、電圧値形式データのビデオ信号を入力する。他方、後者の電流入力方式は、画素に入力するビデオ信号として、電流値形式データのビデオ信号を入力する。
【０００８】
電圧入力方式では通常、画素の駆動用トランジスタのゲート電極にビデオ信号の電圧が直接印加される。そのためＯＬＥＤ素子を定電流発光させる場合、駆動用トランジスタの電気的特性が各々の画素間で均一でなくバラつきを有していると、各画素のＯＬＥＤ素子駆動電流にバラつきが生じる。ＯＬＥＤ素子駆動電流のバラつきは、ＯＬＥＤ素子の発光輝度のバラつきとなる。ＯＬＥＤ素子の発光輝度のバラつきは、画面全体でみると砂嵐状あるいは絨毯模様のムラやとして、表示画像の品位を低下させる。製造工程によっては縞状のムラとなることもある。
【０００９】
特に、現在利用可能なＯＬＥＤ素子は発光効率が低く、発光装置としての用途に十分な高輝度を得るためには、比較的大きな電流が必要とされる。その結果、電流能力が低い非晶質（アモルファス）シリコン薄膜トランジスタ（ＴＦＴ）を、駆動用トランジスタとして用いることは難しい。そこで、駆動用トランジスタとしては、多結晶（ポリ）シリコンＴＦＴが用いられる。しかしポリシリコンでは、結晶粒界における欠陥等に起因して、ＴＦＴの電気的特性にバラつきが生じやすい問題がある。
【００１０】
このような電圧入力方式における、ＯＬＥＤ素子駆動電流のバラつきを防ぐための有効な手段の一つとして、電流入力方式がある。電流入力方式では通常、ビデオ信号のデータ電流値を記憶し、記憶した電流値と同一もしくは数倍（１未満を含む正の実数倍）の電流を、ＯＬＥＤ素子駆動電流として供給する。
【００１１】
電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路で、代表的な公知例を図１２（Ａ）に示す（A. Yumoto et al., Proc. Asia Display / IDW '01 p.p.1395-1398 (2001) 等を参照）。５１６がＯＬＥＤ素子である。この画素回路は、カレントミラー回路を用いている。そこでカレントミラーを構成する二つのトランジスタが同一の電気的特性さえ備えていれば、ビデオ信号のデータ電流値を正確に記憶することができる。相異なる画素の駆動用トランジスタの電気的特性間にバラつきがあっても、同一画素内の前記二つのトランジスタが各々同一の電気的特性を備えてさえいれば、ＯＬＥＤ素子の発光輝度のバラつきは防がれることになる。
【００１２】
電流入力方式のＡＭ型ＯＬＥＤ表示装置の画素回路で、代表的な他の公知例を図１２（Ｂ）に示す（I. M. Hunter et al., Proc. AM-LCD 2000 p.p.249-252 (2000) 等を参照）。６１１がＯＬＥＤ素子である。この画素回路は、駆動用トランジスタのゲート電極にビデオ信号に対応する電圧を書込むときに、駆動用トランジスタ自身のドレイン電極とゲート電極を短絡する。その状態でビデオ信号のデータ電流を流し、その後ゲート電極を電気的に絶縁させる。するとＯＬＥＤ素子を発光させるときに、駆動用トランジスタを飽和領域にて動作させるようにすれば、書込み時のデータ電流と同一値の電流を、駆動用トランジスタはＯＬＥＤ素子に供給する。従って、各画素の駆動用トランジスタに電気的特性のバラつきが存在しても、ＯＬＥＤ素子の発光輝度のバラつきは防がれることになる。
【００１３】
【発明が解決しようとする課題】
図１２（Ａ）（Ｂ）は、上記のように正確にデータ電流値を記憶できるはずであるが、以下の深刻な問題がある。
【００１４】
まず、図１２（Ａ）の画素回路における問題点は、カレントミラーを構成する二つのトランジスタが同一の電気的特性もつことが、前提条件とされていることである。設計時に工夫すれば、両トランジスタを基板上に隣り合わせに作製することも可能であるので、ある程度はバラつきを減少させることができる。とはいえ現在のポリシリコンでは、結晶粒界における欠陥等に起因して、ＴＦＴのしきい値電圧、電界効果移動度等の電気的特性に、なお許容限度を超えるバラつきが残存してしまうのが普通である。
【００１５】
具体的には、例えば６４階調の画像を表示する場合には、輝度バラつきは１％以内程度に抑える必要が生じる。しかし図１２（Ａ）の画素回路では、データ電流値を１％の精度で記憶することは、現在普通に使用されるポリシリコンでは困難である。すなわち、図１２（Ａ）の画素回路を使うのみでは、画面全体でムラがない十分に均一の、高品位表示画像を得ることはできない。
【００１６】
次に、図１２（Ｂ）の画素回路における問題点は、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流とが、同一値になってしまう点である。ＡＭ型ＯＬＥＤ表示装置を作製する場合、両電流を同一値としなくてはならないという点は、事実上はかなり厳しい制約となる。
【００１７】
具体的には、実際のＡＭ型ＯＬＥＤ表示装置においては、信号線等に多量の寄生容量、寄生抵抗がついてしまう。その結果、ビデオ信号データ電流はＯＬＥＤ素子駆動電流よりも大きくする措置をとることが必要な場合が、少なからず生じる。特に、ビデオ信号データ電流をアナログ値にして階調表現する場合には、暗部のビデオ信号データ電流の書込みが非常に困難となる。
【００１８】
本発明は上記問題点の存在に鑑みてなされたものである。まず本発明は、図１２（Ｂ）の画素回路とは異なり、画素に書込むビデオ信号データ電流と、ＯＬＥＤ素子を発光させるときのＯＬＥＤ素子駆動電流との比が「１」に固定されない、ＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。次に本発明は、図１２（Ａ）の画素回路とは異なり、同一画素内の隣接設置されたトランジスタ間においてさえも、電気的特性のバラつきがある程度残存する可能性があることを前提とする。その上で本発明は、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合と比較して、ＯＬＥＤ素子駆動電流のバラつきが十分に抑制されたＡＭ型ＯＬＥＤ表示装置を提供することを課題とする。
【００１９】
なおＯＬＥＤ素子以外の素子を用いた表示装置、発光装置であっても、電流駆動型の素子を用いる場合には、本発明の構成を有効に利用できる。
【００２０】
【課題を解決するための手段】
本発明の表示装置、発光装置は、複数の画素を備えた表示装置であって、該画素は、発光素子と、複数のトランジスタを備えた駆動用素子を有し、少なくとも、前記駆動用素子に備えられた複数のトランジスタが並列接続の状態と、前記駆動用素子に備えられた複数のトランジスタが直列接続の状態とを、とることが可能となる手段を備えていることを特徴とする表示装置である。本明細書における発光装置とは、発光素子から放出される光を利用した装置を指す。発光素子の例としては、有機発光ダイオード（ＯＬＥＤ）素子、無機材料系の発光ダイオード素子、電界放出発光素子（ＦＥＤ素子）などがある。本明細書における表示装置とは、複数の画素をマトリクス状に配置し画像情報を視覚的に伝達する装置、いわゆるディスプレイを指す。
【００２１】
本発明の表示装置、発光装置の画素構成の概略について、図１（Ａ）（Ｂ）を用いて説明する。図１（Ａ）には、複数の画素を有する画素部において、j行i列目に配置された画素１１を示す。図１（Ａ）の画素１１が備えているものを列挙すると、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、第３走査線(Gcj)、第４走査線(Gdj)、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８、駆動用素子１５、容量素子１６、発光素子１７、対向電極１９である。ただし第１スイッチ〜第４スイッチ、第１走査線(Gaj)〜第４走査線(Gdj)等の構成は多少変更させても、実質上の同一物は得られる。その一例が図１（Ｂ）である。図１（Ｂ）では、第４スイッチの撤去、第３走査線の第２走査線への一本化がなされている。これらも実質上は図１（Ａ）と同一であるから、特に断らなくても図１（Ａ）に含まれるものとする。初期化用素子等の付加物がある場合も同様である。
【００２２】
なお図１（Ａ）（Ｂ）において、容量素子１６が設置されているノードの寄生容量が大きい場合などには、容量素子１６は必ずしも明示的に設けていなくてもよい。
【００２３】
また発光素子としては、典型的にはＯＬＥＤ素子が該当するため、本明細書では、発光素子１７を表す記号としてダイオードの記号を用いることがある。図２〜図６、図１２、図１３においては、発光素子を表す記号としてダイオードの記号を用いている。しかし発光素子にダイオード特性は必須ではなく、本発明はダイオード特性をもつ発光素子の場合に限定されない。さらには、本明細書での発光素子は電流駆動型の表示用素子であればよく、自発光により表示機能を担う必要もない。例えば、液晶のような光シャッターだが、電圧値でなく電流値により制御されるものも、本明細書での発光素子に含まれるものとする。
【００２４】
第１スイッチ１２〜第３スイッチ１４や第４スイッチ１８には、トランジスタなどのスイッチング機能を有する半導体素子を１個又は複数個用いることができる。同様に駆動用素子１５にも、トランジスタなどの半導体素子を複数個用いることができる。第１スイッチ１２〜第３スイッチ１４や第４スイッチ１８、駆動用素子１５に用いられる半導体素子の導電型（ｎチャネル型、ｐチャネル型）については、原則としては特に限定はない。もっともこれは、ｎチャネル型もｐチャネル型も使い得るということであって、個々の具体的適用例では、特定の導電型の方が他の導電型よりも好ましい場合もある。
【００２５】
第１スイッチ１２は、第１走査線(Gaj) から与えられる信号によりオン又はオフが決定される。同様に、第２スイッチ１３は第２走査線(Gbj)の信号、第３スイッチ１４は第３走査線(Gcj) の信号、第４スイッチ１８は第４走査線(Gdj) の信号により、オン又はオフが決定される。勿論図１（Ｂ）でも明らかなように、第１走査線(Gaj)、第２走査線(Gbj)、第３走査線(Gcj)、第４走査線(Gdj)の全てが存在することは必須ではないし、ある走査線が他の走査線も兼ねることもある。
【００２６】
図１（Ａ）において、第１スイッチ１２は、信号線(Si)と駆動用素子１５の間に設置されており、画素１１に対する信号の書込みを制御する役割を果たす。また、第２スイッチ１３と第４スイッチ１８とは電源線(Vi)と駆動用素子１５の間に設置されており、電源線(Vi)から画素１１への電流の供給をオンオフ制御する。第３スイッチ１４は駆動用素子１５と発光素子１７との間に設置されており、駆動用素子１５から発光素子１７への電流の供給をオンオフ制御する。
【００２７】
本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号のデータ電流を書込む場合には該複数のトランジスタの接続を並列にし、発光素子１７に電流を流し発光させる場合には該複数のトランジスタの接続を直列にする。図１（Ａ）では、走査線(Gaj〜Gdj)の信号により第１スイッチ〜第４スイッチをオン・オフ制御をすることにより、駆動用素子１５の複数のトランジスタを、並列接続の状態にも直列接続の状態にもすることが可能となる。
【００２８】
ここで、例として駆動用素子１５が４つのトランジスタ２０ａ〜２０ｄで構成された場合の画素１１を図１（Ｃ）（Ｄ）に示し、画素１１における電流の経路について以下に説明する。
【００２９】
図１（Ｃ）は画素１１にデータ電流を書込む場合を示し、図１（Ｄ）は発光素子を発光させる場合を示している。図１（Ｃ）では、４つのトランジスタ２０ａ〜２０ｄは並列接続状態になっており、図１（Ｄ）では、４つのトランジスタ２０ａ〜２０ｄは直列接続状態になっている。なお図１（Ｃ）（Ｄ）において、第１スイッチ１２、第２スイッチ１３、駆動用素子１５、発光素子１７、信号線(Si)及び電源線(Vi)以外の素子、配線は図示を省略する。
【００３０】
最初に、画素１１にデータ電流を書込む場合について説明する。図１（Ｃ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj) 及び 第２走査線(Gbj)から与えられる信号によりオンになる。すると駆動用素子１５は、各トランジスタがダイオード接続状態となり、かつ相互に並列接続状態になる。第３スイッチ１４及び第４スイッチ１８は、第３走査線(Gcj) 及び 第４走査線(Gdj)から与えられる信号によりオフになる。電流経路は、電源線(Vi)が高電位の場合、電源線(Vi)から第２スイッチ１３、駆動用素子１５、第１スイッチ１２を通って、信号線(Si)である。当然、電源線(Vi)が低電位の場合は逆である。このときの電流値ＩWは、ビデオ信号のデータ電流値であり、信号線駆動回路が信号線(Si)に出力する所定の電流値である。
【００３１】
次いで、発光素子１７を発光させる場合について説明する。図１（Ｄ）において、第１スイッチ１２及び第２スイッチ１３は、第１走査線(Gaj) 及び 第２走査線(Gbj)から与えられる信号によりオフになる。すると駆動用素子１５は、各トランジスタが相互に直列接続状態になる。第３スイッチ１４及び第４スイッチ１８は、第３走査線(Gcj) 及び 第４走査線(Gdj)から与えられる信号によりオンになる。電流経路は、電源線(Vi)が高電位の場合、電源線(Vi)からトランジスタ２０ａ、２０ｂ、２０ｃ、２０ｄを通って発光素子１７である。当然、電源線(Vi)が低電位の場合は逆である。このときの電流値ＩEにより、発光素子１７の発光輝度が決まる。
【００３２】
上述したように本発明では、画素にデータ電流を書込むときには、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを並列に使用する（図１（Ｃ））。他方、画素１１が有する発光素子１７に電流を流すとき、すなわち発光素子駆動時には、駆動用素子１５を構成するトランジスタ２０ａ〜２０ｄを直列に使用する（図１（Ｄ））。従って、もしトランジスタ２０ａ〜２０ｄの電気的特性が同一であると仮定すれば、書込み時の電流値ＩWは、発光素子駆動時の電流値ＩEの１６倍（４2倍）となる。より一般的に、駆動用素子１５を構成するトランジスタの数がｎ個の場合を考えると、該トランジスタの全てが同一の電気的特性をもつとの条件の下では、ビデオ信号書込み時の電流値ＩWと発光素子駆動時の電流値ＩEとの間に次式（１）の関係が成立する。
【数１】
ＩW＝ｎ2×ＩE・・・（１）
【００３３】
なお式（１）が厳密に成立するためには、駆動用素子１５を構成するトランジスタの全てが同一の電気的特性をもつことが条件となる。しかし該トランジスタの電気的特性が、相互に若干のバラつきを伴っている場合であっても、近似的に式（１）が成立するとして扱うことが現実的には可能である。
【００３４】
よって本発明では、駆動用素子１５を複数のトランジスタで構成し、画素１１にビデオ信号電流を書込む場合と、発光素子を発光させる場合とにおいて、該複数のトランジスタの接続を並列と直列とに切替えて用いることで、書込み時の電流値ＩWと発光素子駆動時の電流値ＩEとを任意に設定することができる特長を有する。
【００３５】
また本発明の別の特長として、駆動用素子１５を構成する各トランジスタの電気的特性が、相互に若干のバラつきを伴っていたとしても、その影響が発光素子駆動電流ＩEに反映されてしまうのを大きく軽減できる点がある。これに関しては具体的な例をとりあげ、実施の形態５において説明する。
【００３６】
図１２（Ａ）のようなカレントミラーを用いる画素回路においても、画素内の二つのトランジスタに関する限り、同一の電気的特性もつことが要求されてしまう問題があった。しかし本発明では同一画素内におけるトランジスタでさえ、相互に電気的特性が若干異なることを既に前提としている。すなわち本発明は、トランジスタの特性バラつきに対する耐性の点において、電流入力方式のカレントミラーを用いる画素回路と比較して、優れている。その結果本発明では、結晶粒界における欠陥等に起因するポリシリコンＴＦＴの電気的特性バラつきが存在しても、発光素子駆動電流ＩEを実用レベルにまで均一化することが可能となる。
【００３７】
【発明の実施の形態】
（実施の形態１）
以上、本発明の表示装置、発光装置の画素の概略を図１を用いて述べた。実施の形態１では、本発明の表示装置、発光装置の画素の具体的例について、図２〜６を用いて説明する。図２〜図５では、駆動用素子１５を構成するトランジスタ数ｎが３の場合の例を挙げる。図６では同ｎが２、４の場合の例を挙げる。
【００３８】
最初の例を、図２を用いて説明する。
【００３９】
図２（Ａ）には、j行i列目に配置された画素１１を示す。そして画素１１は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、第２走査線(Gbj)、駆動用素子１５、第１スイッチ１２、第２スイッチ１３、第３スイッチ１４、第４スイッチ１８、容量素子１６、発光素子１７を有する。図２（Ｂ）に示す画素１１は、図２（Ａ）に示す画素１１を具体的にトランジスタで図示した一例である。
【００４０】
図２（Ａ）と図２（Ｂ）の対応関係を記す。ｎチャネル型のトランジスタ７１〜７５は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ７６〜７８は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ７９は第３スイッチ１４に、ｐチャネル型のトランジスタ８５は第４スイッチ１８に相当する。ｐチャネル型のトランジスタ８０〜８２は駆動用素子１５に相当する。容量素子８３は容量素子１６に、発光素子８４は発光素子１７に相当する。
【００４１】
トランジスタ７１〜７５の各ゲート電極は、第１走査線(Gaj)に接続されている。容量素子８３は、トランジスタ８０のゲート・ソース間電圧を保持する役割を担う。なお、トランジスタ８０〜８２のゲート容量が大きい場合や、該ノードの寄生容量が大きい場合などでは、容量素子８３は必ずしも明示的に設けないこともある。
【００４２】
図２（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、トランジスタ７１〜７８をオン、トランジスタ７９、８５をオフにする。このとき、トランジスタ８０〜８２は電流経路上、互いに並列接続の関係になる。一方、発光素子８４に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、トランジスタ７１〜７８をオフ、トランジスタ７９、８５をオンにする。このとき、トランジスタ２５、２６は電流経路上、互いに直列接続の関係になる。
【００４３】
ところで図２（Ａ）は、概念的に図２（Ｂ）を包含するものであるが、同一ではない。例えば第１スイッチ１２は、図２（Ｂ）のトランジスタ７１〜７５のような構成でなく、図２（Ｃ）のトランジスタ３１〜３４のように構成することもできる。また図２（Ｄ）のトランジスタ３５〜３９や、図２（Ｅ）のトランジスタ４１〜４４のように構成することもできる。ただし図２（Ａ）の第１スイッチ１２が、具体的には図２（Ｂ）〜図２（Ｅ）のどの構成であっても、実質上は同一といえる。よって以下の例では、図２（Ａ）のように、スイッチはブロック記号にて表記したものを主に使う。
【００４４】
二番目の例は、図３（Ａ）と図４（Ｃ）である。これらは、駆動用素子１５を構成する３つのトランジスタの接続方法以外の点では、図２（Ａ）と同じである。
【００４５】
例えば図３（Ａ）と図４（Ｃ）の画素回路では、第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図２の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００４６】
図３（Ａ）と図４（Ｃ）とは、駆動用素子１５を構成する３つのトランジスタの接続方法が、図２（Ａ）と異なる。もっとも該３つの各トランジスタが、（電気特性的に常に）ソースドレイン対称であれば、図３（Ａ）と図４（Ｃ）と図２（Ａ）は、いずれも同一の性能をもつはずである。しかし（電気特性的に常に）ソースドレイン対称でなければ、図３（Ａ）と図４（Ｃ）と図２（Ａ）は、やや性能が異なってくる。その場合、並列状態か直列状態かに関わらず、駆動用素子１５を構成する３つのトランジスタいずれにおいても、ソースドレイン（高電位側端子と低電位側端子）の入れ替えがない、図４（Ｃ）は最も回路性能面からは望ましい。しかし反面、回路性能面では多少劣る可能性がある図３（Ａ）と図２（Ａ）も、小さい画素にレイアウトする場合の容易性の観点からは、図４（Ｃ）よりも優れている。
【００４７】
三番目の例である図３（Ｂ）は、容量素子１６の接続位置のみが図３（Ａ）と違っている。
【００４８】
例えば第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図３（Ａ）の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００４９】
図３（Ｂ）は容量素子１６の接続位置が図３（Ａ）と違っているが、そもそも容量素子１６は、駆動用素子１５を構成するトランジスタのゲートソース間電圧を保持するものである。より正確には、駆動用素子１５を構成する３つのトランジスタのうちで、最もソース側にあるトランジスタのゲートソース間電圧を保持するものである。この観点からは、図３（Ａ）よりも図３（Ｂ）の方が忠実な回路と言える。
【００５０】
ただし、図３（Ａ）の回路においても、ビデオ信号データ電流を書込むときには、第２スイッチ１３がオンになっており、発光素子１７に電流を流すときには、第３スイッチ１４がオンになっている。その結果、図３（Ａ）も、ビデオ信号データ電流を書込み時の、駆動用素子１５を構成するトランジスタのゲートソース間電圧は、発光素子１７に電流を流すときに再現されるようになっている。
つまり、図３（Ａ）の回路も図３（Ｂ）の回路も、駆動用素子１５を構成するトランジスタのゲートソース間電圧は保持される点では、同じである。
【００５１】
小さい画素にレイアウトする場合の容易性の観点からは、一般的に図３（Ｂ）よりも図３（Ａ）の方が優れている。
【００５２】
四番目の例は、図３（Ｃ）、図３（Ｄ）、図４（Ａ）、図４（Ｂ）である。これらは、図３（Ａ）と第１スイッチ１〜第４スイッチのオンオフ制御方法が異なっている。
【００５３】
まず図３（Ｃ）の回路は、第１走査線(Gaj)〜第４走査線(Gdj)の４本の走査線を用いて、第１スイッチ〜第４スイッチのスイッチを個々にオンオフ制御する。
【００５４】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)と第４走査線(Gdj)に高電位信号・第２走査線(Gbj)と第３走査線(Gcj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)と第４走査線(Gdj)に低電位信号・第２走査線(Gbj)と第３走査線(Gcj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００５５】
図３（Ａ）の回路では、第１走査線(Gaj)と第４走査線(Gdj)が１本にまとめられ、第２走査線(Gbj)と第３走査線(Gcj) が１本にまとめられているのが、図３（Ｃ）の回路では、それぞれが別々の走査線にしてある。そこで、走査動作の安定化に効果がある。反面、走査線の数が増えるので小さい画素にレイアウトするのは困難である。
【００５６】
図３（Ｄ）の回路は、第１走査線(Gaj)のみで、第１スイッチ〜第４スイッチのスイッチを同時にオンオフ制御する。
【００５７】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００５８】
図３（Ａ）の回路では、第１走査線(Gaj)と第２走査線(Gbj)との２走査線を使用しているところ、図３（Ｄ）の回路では、１走査線にまとめてある。そこで走査線の数が少ない分、小さい画素にレイアウトするのが容易となる効果がある。しかし１走査線しかないことから、例えば２走査線の走査タイミングを工夫して、発光素子１７に電流を流す時間を制御することなどができなくなってしまう等の弱点がある。
【００５９】
図４（Ａ）の回路は、第１走査線(Gaj) と第２走査線(Gbj)で第１スイッチ〜第４スイッチのスイッチを同時にオンオフ制御する点は、図３（Ａ）の回路と同じである。しかし図３（Ａ）の回路とは、各走査線がオンオフ制御するスイッチの組合せが異なる。図４（Ａ）の回路は、第１走査線(Gaj)で第１スイッチと第２スイッチを制御し、第２走査線(Gbj)で第３スイッチと第４スイッチを制御する。
【００６０】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６１】
図４（Ａ）の回路は、ビデオ信号データ電流を書込むときにオンするスイッチと、発光素子１７に電流を流すときにオンするスイッチを、別の走査線でオンオフ制御するものである。そこで、動作を安定化させる観点からは優位である。しかし図３（Ａ）の回路では、第２スイッチ１３・第４スイッチ１８にｐチャネル型のスイッチを使用しているところ、図４（Ａ）の回路では、ｎチャネル型のスイッチにしてある。そこで図４（Ａ）の回路では、第１走査線(Gaj) と第２走査線(Gbj)の高電位信号は、図３（Ａ）の回路の場合よりも高くとる必要がある。
【００６２】
図４（Ｂ）の回路は、図４（Ａ）の第１スイッチ１２を分割したものである。すなわち図４（Ａ）の第１スイッチ１２の中で、駆動用素子を構成するトランジスタのゲート電圧を保持・開放する部分だけ、スイッチ１９として分割したものである。そして、スイッチ１９は第１スイッチ１２とは独立に、第３走査線(Gcj)によりオンオフ制御できる。
【００６３】
ビデオ信号データ電流を書込むときには、第１走査線(Gaj)と第３走査線(Gcj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３及びスイッチ１９をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)と第３走査線(Gcj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３及びスイッチ１９をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６４】
図４（Ｂ）の回路ではビデオ信号データ電流を書込んだときに、スイッチ１９を第１スイッチ１２よりも早くオフすることができる。そこで動作の安定化が可能である。反面、走査線の数が増えるので小さい画素にレイアウトするのは困難になる。
【００６５】
五番目の例、図５（Ａ）では、駆動用素子を構成する３つのトランジスタがｎチャネル型である。この点が図３（Ａ）異なっている。
【００６６】
第１走査線(Gaj)と第２走査線(Gbj)に送られる信号は、図３（Ａ）の場合と同様である。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００６７】
図５（Ａ）は容量素子１６の接続位置も図３（Ａ）と違っているが、そもそも容量素子１６は、駆動用素子１５を構成するトランジスタのゲートソース間電圧を保持するものである。より正確には、駆動用素子１５を構成する３つのトランジスタうちで、最もソース側にあるトランジスタのゲートソース間電圧を保持するものである。図３（Ａ）では、駆動用素子を構成する３つのトランジスタがｐチャネル型であるのに対し、図５（Ａ）では、該３つのトランジスタがｎチャネル型である。そこで、容量素子１６の接続位置は図３（Ａ）とは異なっている。
【００６８】
図５（Ａ）では、駆動用素子を構成する３つのトランジスタがｎチャネル型であるから、ｐチャネル型よりもｎチャネル型の方が理想的なトランジスタを製造工程上作れる場合には、図３（Ａ）よりも有利である。小さい画素にレイアウトする場合の容易性の観点からは、一般的に図５（Ａ）よりも図３（Ａ）の方が優れている。
【００６９】
六番目の例は図５（Ｂ）、図５（Ｃ）である。図５（Ｂ）、図５（Ｃ）の回路では、ビデオ信号データ電流を書込むときの駆動用素子に流れる電流の向きが、これまでの例とは反対になる。図２〜図４の回路では、ビデオ信号データ電流を書込むとき、第１スイッチ１２側が低電位・第２スイッチ１３側が高電位だった。しかし図５（Ｂ）、図５（Ｃ）の回路では、ビデオ信号データ電流を書込むとき、第１スイッチ１２側が高電位・第２スイッチ１３側が低電位である。電源線(Vi)は高電位の電源線であり、電源線(VBi)は低電位の電源線である。
【００７０】
図５（Ｂ）の走査線の信号について説明する。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７１】
図５（Ｃ）の走査線の信号についても説明する。ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７２】
七番目の例は図５（Ｄ）である。図５（Ｄ）の回路では、発光素子１７に電流を流すときの駆動用素子に流れる電流の向きが、これまでの例とは反対になる。図２〜図４の回路では、ビデオ信号データ電流を書込むとき、第３スイッチ１４側が低電位・第４スイッチ１８側が高電位だった。しかし図５（Ｄ）の回路では、ビデオ信号データ電流を書込むとき、第３スイッチ１４側が高電位・第４スイッチ１８側が低電位である。
【００７３】
因みに図５（Ｄ）においては、ビデオ信号データ電流を書込むときの駆動用素子に流れる電流の向きは、図５（Ｂ）・図５（Ｃ）の場合と同方向、図２〜図４の場合とは逆方向となっている。
【００７４】
図５（Ｄ）においては、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に低電位信号・第２走査線(Gbj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４と第４スイッチ１８をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号・第２走査線(Gbj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４と第４スイッチ１８をオンにする。
【００７５】
図５（Ｄ）は、発光素子１７の陰極側に回路配置する場合に有利である。
【００７６】
以上図２〜図５では、駆動用素子１５を構成するトランジスタ数ｎが３の場合の、本発明の表示装置、発光装置の画素の具体的例について述べた。次に、駆動用素子１５を構成するトランジスタ数ｎが３以外の例として、図６（Ａ）では同ｎが２、図６（Ｂ）では同ｎが４の場合の例を挙げて説明する。なお図６では、第１スイッチ〜第４スイッチをブロック記号ではなくトランジスタにて表記しているが、図２〜図５同様トランジスタの接続には様々なバリエーションが可能である。
【００７７】
図６（Ａ）の例では、第１スイッチを２個、第２スイッチを１個のトランジスタのみという、最少個数のトランジスタで構成し、駆動用素子１５のトランジスタ２５、２６の接続関係の切替えを、走査線(Gaj)で制御する。
【００７８】
ビデオ信号データ電流を書込むときには、走査線(Gaj)に低電位信号を送り、第１スイッチ１２と第２スイッチ１３をオン、第３スイッチ１４をオフとする。発光素子１７に電流を流すときには、第１走査線(Gaj)に高電位信号を送り、第１スイッチ１２と第２スイッチ１３をオフ、第３スイッチ１４をオンにする。
【００７９】
図６（Ａ）の例は、走査線数及びトランジスタ数を少なく抑えているため、開口率確保や製造不良発生率低減を重視する場合に、適した構成である。
【００８０】
図６（Ｂ）の回路は、信号線(Si)、電源線(Vi)、第１走査線(Gaj)、消去用走査線(Gej)、トランジスタ１１１〜１２０、１２２、容量素子１２３、発光素子１２１を有する。ｐチャネル型のトランジスタ１１１〜１１３は第１スイッチ１２に相当する。ｐチャネル型のトランジスタ１１４、１１５は第２スイッチ１３に相当し、ｎチャネル型のトランジスタ１１６は第３スイッチ１４に相当する。ｐチャネル型のトランジスタ１１７〜１２０は駆動用素子１５に相当する。ｐチャネル型のトランジスタ１２２は、ここまでの例の第１スイッチ〜第４スイッチとは異なる、発光時間制御用の付加的なスイッチである。
【００８１】
トランジスタ１１１〜１１６の各ゲート電極は、第１走査線(Gaj)に接続されている。トランジスタ１２２のゲート電極は、消去用走査線(Gej)に接続されている。容量素子１２３は、トランジスタ１１７のゲート・ソース間電圧を保持する役割を担う。
【００８２】
図６（Ｂ）に示す画素１１に、ビデオ信号データ電流を書込むときには、第１走査線(Gaj)に高電位信号を送り、トランジスタ１１１〜１１５をオン、トランジスタ１１６をオフにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに並列接続の関係になる。一方、発光素子１２１に電流を流すときには、第１走査線(Gaj)に低電位信号を送り、トランジスタ１１１〜１１５をオフ、トランジスタ１１６をオンにする。このとき、トランジスタ１１７〜１２０は電流経路上、互いに直列接続の関係になる。
【００８３】
なお上記の間、消去用走査線(Gej)には低電位信号を送り、トランジスタ１２２をオフしておく。
【００８４】
図６（Ｂ）に示す画素１１においては、消去用走査線(Gej)に送る信号により、発光素子１２１の発光時間を任意に制御できる。すなわち発光素子１２１発光中に、消去用走査線(Gej)に高電位信号をおくり、トランジスタ１２２をオンにすると、トランジスタ１１７がオフとなり発光素子１２１は消光する。ただし発光素子１２１を一度消光させると、再度ビデオ信号データ電流を書込まなくては、発光素子５９を発光させられない。
【００８５】
発光素子の発光時間を任意に制御できることには、利点がある。すなわち、中間階調表現を時間階調方式により表現することが可能となる。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行う等の用途に有用である。
【００８６】
以上、本発明の表示装置、発光装置の画素１１の例を図２〜６を用いて説明した。しかし本発明の表示装置、発光装置の画素構成は、これらに限定されるわけではない。
【００８７】
（実施の形態２）
実施の形態２では、画素１１の駆動方法を説明する。例として図６（Ｂ）に示した画素１１の場合を取り上げ、図１３を用いて説明する。
【００８８】
最初に、ビデオ信号書込み動作と発光動作について説明する。
【００８９】
まず画素１１の周囲に設けられた走査線駆動回路（図示せず）から出力される信号によって、j行目の第1走査線(Gaj)が選択される。すなわち、第1走査線(Gaj)に低電位（Ｌレベル）信号が出力され、トランジスタ１１１〜１１６のゲート電極が低電位（Ｌレベル）となる。このとき、ｐチャネル型のトランジスタ１１１〜１１５がオンとなり、ｎチャネル型のトランジスタ１１６がオフとなる。そして画素１１の周囲に設けられた信号線駆動回路（図示せず）から、i列目の信号線(Si)を介して画素１１にビデオ信号データ電流ＩWが入力される。
【００９０】
トランジスタ１１１〜１１３がオンすると、トランジスタ１１７〜１２０は、ドレインとゲートが短絡されたダイオード状態となる。すなわち画素１１は、並列な４つのダイオードと回路的に等価となる。この状態で画素１１の電源線(Vi)と信号線(Si)の間に、電流ＩWを流す（図１３（Ａ）を参照）。
【００９１】
並列な４つのダイオードを流れる電流ＩWが定常状態になった後、第1走査線(Gaj)を高電位（Ｈレベル）にする。するとトランジスタ１１１〜１１３はオフとなり、ビデオ信号データ電流ＩWが画素に記憶される。
【００９２】
続いて第1走査線(Gaj)が高電位（Ｈレベル）となると、ｐチャネル型のトランジスタ１１１〜１１５がオフとなり、ｎチャネル型のトランジスタ１１６がオンとなる。トランジスタ１１７〜１２０は直列状態に接続が組みかえられる。このときトランジスタ１２０が飽和領域で動作するように予め電圧条件を設定しておくと、駆動用素子は発光素子に定電流ＩEを供給する。
【００９３】
定電流ＩEの値は、ビデオ信号データ電流ＩWの約１６分の１の大きさである。本実施の形態では、駆動用素子は４つトランジスタにより構成されているためである。より一般的に、駆動用素子がｎ個のトランジスタにより構成されている場合には、電流ＩEは、ビデオ信号データ電流ＩWの約ｎ2分の１の大きさとなる。
【００９４】
このように本実施の形態では、書込みデータ電流ＩWを発光素子駆動電流ＩEの約１６倍と、大きな値にすることができる。そのため寄生容量等のために、発光素子駆動電流ＩE程度の微小電流を、直接速やかに画素に書込むことが難しい場合であっても、ビデオ信号データ電流ＩWを画素に書込むことが可能となる。
【００９５】
なお本実施の形態は、中間階調表現の方法として、アナログビデオ方式を採っていてもよいし、ディジタルビデオ方式を採っていてもよい。アナログビデオ方式の場合、ビデオ信号データ電流として、アナログ的に変化するデータ電流ＩWを用いる。ディジタルビデオ方式の場合は、一つのデータ電流ＩWのみを基準のオン電流として単位輝度を用意する。そして、単位輝度を時間的に足し合わせて階調表現する、時間階調法を用いるのが便利である（ディジタル時間階調法）。あるいは、単位輝度を面積的に足し合わせて階調表現する面積階調法や、時間階調法と面積階調法を組み合わせる方法で、ディジタルビデオ方式を行うこともできる。
【００９６】
また本実施の形態において、アナログビデオ方式、ディジタルビデオ方式いずれを採用したとしても、ビデオ信号データ電流ＩWを０とする場合が必要となることがある。しかしビデオ信号データ電流ＩWを０とする場合は、発光素子の発光輝度を０とするということであるから、ＩWを画素に正確に書込み記憶させる必要はない。したがって、この場合には駆動用素子のトランジスタ１１７〜１２０がオフとなるようなゲート電圧を、直接信号線(Si)に出力してもよい。すなわち例外的に、ビデオ信号を電流値でなく、電圧値で出力してもよい。
【００９７】
次に、発光停止動作について説明する。
【００９８】
まず画素１１の周囲に設けられた別の走査線駆動回路（図示せず）から出力される信号によって、j行目の第２走査線(Gbj)が選択される。すなわち、第２走査線(Gbj)に低電位（Ｌレベル）信号が出力される。ｐチャネル型のトランジスタ１２２は、ゲート電極が低電位（Ｌレベル）となるためにオン状態となる。
【００９９】
するとトランジスタ１１７のソースとゲートが短絡され、オフとなる。その結果、発光素子１２１への電流供給は遮断され、発光は停止する。
【０１００】
このような発光停止動作を利用することによって、発光素子１２１の発光時間を、１列走査時間の制約を受けずに、任意に制御できるが可能となる。その大きな利点として、まず中間階調表現を時間階調方式により表現することが容易となることがある。また中間階調表現をアナログ的なビデオ信号データ電流を用いることで表現する場合であっても、ホールド型ディスプレイ特有の動画ボケを防止するために、インパルス型の発光を行うこと等に利点がある。
【０１０１】
（実施の形態３）
実施の形態３では、本発明の表示装置、発光装置における画素の平面レイアウト（上面図）例を提示する。本例の画素回路は、図２（Ｂ）に示した画素回路である。
【０１０２】
図７には、j行i列目の画素１１を示す。図７において、二点破線で囲んだ領域が画素１１に相当する。点模様の領域は、ポリシリコン膜である。右上り斜線と右下り二重斜線は、それぞれ別の層の導電体膜（金属膜等）である。バツ印は層間の接触点を示す。そして、チェック模様の領域８６は発光素子８４の陽極に相当する。
【０１０３】
第1走査線(Gaj)下には、トランジスタ７１〜７５、８５が形成されている。第２走査線(Gbj)下には、トランジスタ７６〜７９が形成されている。電源線(Vi)の下に容量素子８３が形成されている。
【０１０４】
駆動用素子を構成する３つのトランジスタ８０〜８２は同サイズに揃えて互いに隣接させて形成されている。これにより最初から、同一画素内におけるトランジスタ８０〜８２間のバラつきが、大きくなりにくくすることはできる。本発明の構成である「並列書込み直列駆動」は、駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきの影響を、さらに小さくする手法である。したがって、当初からバラつきが抑えられた複数のトランジスタを駆動用素子に用いるのであれば、本発明の効果を非常に大きく生かすことができ好ましい。発光素子の発光輝度のバラつきは、さらに僅少となる。
【０１０５】
駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきを、できる限り小さくしておくことは、表示装置、発光装置の動作電圧を下げる観点からも望ましい。もし、駆動用素子を構成する複数のトランジスタ間に元々存在するバラつきが大きければ、該複数のトランジスタのＬ／Ｗ比を大きくし、駆動用素子の動作点の電圧を上げる必要があるため、表示装置、発光装置の動作電圧を下げることができなくなるからである。このことは、省電力要求の強い携帯機器向けの表示装置、発光装置などでは、重要となる。
【０１０６】
なお本発明の表示装置、発光装置を作製する工程については、例えば、特開２００１−３４３９３３等を参照できる。駆動用素子を構成する複数のトランジスタは、ソースとドレインについては対称的である方が好ましいが、対称的であることが必須というわけではない。
【０１０７】
また、８０〜８２などのトランジスタの活性層をポリシリコン膜により作成する場合には、現在はアモルファスのシリコン膜を最初に成膜した後で、多結晶化（ポリ化）させる工程をとるのが一般的である。この多結晶化は、レーザー照射かＳＰＣ（固相成長）、あるいは両方を組合わせる等の方法により行うことができる。ここで、線状のレーザー光をスキャンしながら照射することで、微結晶化を行う方法をとる場合、レーザー光強度やスキャン速度のムラを極めて小さくしないと、作成されたポリシリコン膜に線状ムラが出て、それがトランジスタ特性の線状ムラとなってしまう。
【０１０８】
そこで、トランジスタ特性の線状ムラの発生を小さくするために、駆動用素子を構成するトランジスタの向きに対応させて、レーザー光スキャンの方向を工夫してもよい。本発明の表示装置、発光装置を作製する工程では、レーザー光スキャンは縦方向でも、横方向でも、斜め方向でもよい。また、本発明の表示装置、発光装置を作製する工程では、レーザー光スキャンを縦方向と横方向に二重に行ったり、右上左下斜め方向と左上右下斜め方向に二重に行ったりしてもよい。図７のレイアウトの場合なら、Ｘ方向とＹ方向にレーザー光スキャンを二重に行ってもよい。
【０１０９】
（実施の形態４）
実施の形態４では、本発明の表示装置、発光装置の構成の例について図８を用いて説明する。画素内ではなく、装置の全体的な構成の例を説明する。
【０１１０】
本発明の表示装置、発光装置は、基板１８０１上に、複数の画素がマトリクス状に配置された画素部１８０２を有する。画素部１８０２の周辺部には、信号線駆動回路１８０３、第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５が配置されている。信号線駆動回路１８０３と、走査線駆動回路１８０４及び１８０５には、ＦＰＣ１８０６を介して、外部より電源、信号が供給される。
【０１１１】
図８（Ａ）の例においては、信号線駆動回路１８０３と、走査線駆動回路１８０４及び１８０５が集積されているが、本発明はこれに限定されるものではない。例えば、第２の走査線駆動回路１８０５を欠いていてもよい。あるいは、信号線駆動回路１８０３、走査線駆動回路１８０４及び１８０５を欠いていてもよい。
【０１１２】
第１の走査線駆動回路１８０４及び第２の走査線駆動回路１８０５の例を、図８（Ｂ）を用いて説明する。図８（Ｂ）では、走査線駆動回路１８０４及び１８０５はそれぞれ、シフトレジスタ１８２１、バッファ回路１８２２を有している。
【０１１３】
図８（Ｂ）の回路の動作を説明する。シフトレジスタ１８２１は、クロック信号（Ｇ−ＣＬＫ）、クロック反転信号（Ｇ−ＣＬＫｂ）、スタートパルス信号（Ｇ−ＳＰ）に基づき、順次パルスを出力する。該パルスは、バッファ回路１８２２で電流増幅された後、走査線に入力される。こうして走査線は、１行ずつ順次選択状態となる。
【０１１４】
なお必要に応じ、バッファ回路１８２２内にレベルシフタを設置してもよい。レベルシフタにより、電圧振幅を変更することができる。
【０１１５】
次いで、信号線駆動回路１８０３の例を、図８（Ｃ）を用いて説明する。図８（Ｃ）に示す信号線駆動回路１８０３は、シフトレジスタ１８３１、第１のラッチ回路１８３２、第２のラッチ回路１８３３、電圧電流変換回路１８３４を有している。
【０１１６】
図８（Ｃ）の回路の動作を説明する。図８（Ｃ）の回路は、中間階調表示方式として、ディジタル時間階調法を採用した場合の回路である。
【０１１７】
シフトレジスタ１８３１は、クロック信号（Ｓ−ＣＬＫ）、クロック反転信号（Ｓ−ＣＬＫｂ）、スタートパルス信号（Ｓ−ＳＰ）に基づき、順次サンプリングパルスを第１のラッチ回路１８３２に出力する。各列の第１のラッチ回路１８３２は、該パルスのタイミングに従って、ディジタルビデオ信号を順次読込む。第１のラッチ回路１８３２において、最終列までビデオ信号の読込みが完了すると、第２のラッチ回路１８３３にラッチパルスが入力される。ラッチパルスにより、各列の第１のラッチ回路１８３２に読込まれていたビデオ信号は、一斉に各列の第２のラッチ回路１８３３に転送される。第２のラッチ回路１８３３に転送されたビデオ信号は、電圧電流変換回路１８３４において、適宜形式変換処理され、画素へ転送される。ビデオ信号のうち、オンデータは電流形式に変換され、オフデータは電圧形式のまま電流増幅される。ラッチパルス後、シフトレジスタ１８３１、第１のラッチ回路１８３２は、次行のビデオ信号読込み動作として、上記動作を繰り返す。
【０１１８】
図８（Ｃ）の信号線駆動回路１８０３の構成は一例であり、アナログ階調法を採用した場合には、別の構成となる。またディジタル時間階調法を採用した場合であっても、他の構成にすることはできる。
【０１１９】
（実施の形態５）
実施の形態５では、図９、図１０を用いて、本発明の効果について説明する。説明を簡単にするため、駆動用素子を構成するトランジスタに個数が、２個の場合を例に説明する。具体的な画素回路構成は、図６（Ａ）のとおりであるとする。（ただし図９、図１０では、正負の向きは適宜設定してある。トランジスタがｐチャネル型のときは、正負が入替わる点に注意。）また図９のトランジスタの特性曲線は、簡単にするため理想的なものとしてあり、実際のトランジスタとは若干の差異がある。例えば、チャネル長変調はゼロとしてある。
【０１２０】
トランジスタのソースの電位を基準として、ゲートの電位をＶg、ドレインの電位をＶd、ソースドレイン間に流れる電流をＩdとする。図９（Ａ）（Ｂ）において、曲線８０１〜８０４は、ある一定のゲート電位Ｖg下におけるＩd-Ｖd特性曲線である。一点鎖太曲線８０５は、駆動用素子を構成する２個のトランジスタの一方について、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。すなわち、一点鎖太曲線８０５には、該トランジスタ固有の電気的特性（電界効果移動度、しきい電圧値）が反映されている。同様に、二点鎖太曲線８０６は、駆動用素子を構成する他の一方のトランジスタについて、ゲートとドレインを短絡することにより、ＶgとＶdとを等しくした条件下でのＩd-Ｖd変化を示したものである。
【０１２１】
図９（Ａ）（Ｂ）は、駆動用素子を構成する２個のトランジスタが各々異なった電気的特性をもっている場合に、本発明の構成である「並列書込み直列駆動」により、発光素子駆動電流がどうなるかを、図的に調べたものである。図９（Ａ）は、２個のトランジスタ間において特に、電界効果移動度の違いが大きい場合の例である。図９（Ｂ）は、２個のトランジスタ間において特に、しきい電圧値の違いが大きい場合の例である。結論としては、各場合で発光素子駆動電流は、８０７の三角矢印の長さで示されるとおりとなる。これについて、以下に簡単に説明する。
【０１２２】
まず、トランジスタ３８、３９の特性曲線として、いずれも等しく、一点鎖太曲線８０５が対応する場合を考える。
【０１２３】
データ電流書込み時には、図２（Ｂ）のトランジスタ３１〜３６がオンとなる。トランジスタ３１〜３４がオンとなることから、駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８、３９の動作点は、一点鎖太曲線８０５上の点であり、データ電流値ＩWにより決まるある一点である。いま、該動作点が８０５と８０１の交点としておく。つまり８０５と８０１の交点の縦軸値Ｉdの２倍が、データ電流値ＩWであるとしておく。
【０１２４】
発光素子発光時には、図２（Ｂ）のトランジスタ３１〜３６がオフとなり、トランジスタ３７、４２がオンとなる。トランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして発光素子発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。発光素子発光時における、トランジスタ３８のＩd-Ｖd曲線は８０１で表され、トランジスタ３９のＩd-Ｖd曲線は８０３で表される。
【０１２５】
図９（Ａ）上で、各一点鎖線矢印は、長さと縦軸座標は等しい。発光素子発光時における、トランジスタ３８の動作点は、左側の一点鎖線矢印の右端と８０１との接点である。そして求めるべき発光素子駆動電流ＩEは、一点鎖線矢印の縦軸座標、すなわち、８０７の実線三角矢印の長さである。なお図９（Ｂ）上でも同様の事情が成立し、求めるべき発光素子駆動電流ＩEは８０７の実線三角矢印の長さである。トランジスタ３８の特性曲線とトランジスタ３９の特性曲線が、いずれも等しい場合には、結果的には求めるべき発光素子駆動電流ＩEは、データ電流値ＩWの４分の１の大きさとなる。
【０１２６】
次に、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応し、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応する場合を考える。データ電流値ＩWは、上で述べたトランジスタ３８、３９の特性曲線としていずれも８０５が対応する場合と、同一とする。
【０１２７】
データ電流書込み時には、図２（Ｂ）の駆動用素子を構成する２個のトランジスタ３８、３９では、ゲートとドレインが短絡される。よってトランジスタ３８の動作点は二点鎖太曲線８０６上の点であり、トランジスタ３９の動作点は一点鎖太曲線８０５上の点である。そして、トランジスタ３８の動作点の縦軸座標と、トランジスタ３９の動作点の縦軸座標との和は、データ電流値ＩWである。よってトランジスタ３８の動作点は、８０６と８０２の交点となる。トランジスタ３９の動作点は、トランジスタ３８の動作点と横軸座標が等しい、曲線８０５上の点となる。
【０１２８】
発光素子発光時には、図２（Ｂ）のトランジスタ３１〜３４がオフとなることから、トランジスタ３８、３９のゲート電位は、データ電流書込み時のままで保持される。そして発光素子発光時には、トランジスタ３９が飽和領域で動作し、トランジスタ３８が非飽和領域で動作する。発光素子発光時における、トランジスタ３８のＩd-Ｖd曲線は８０２で表される。
【０１２９】
図９（Ａ）上で、同縦軸座標値にある各二点鎖線矢印は、長さが等しい。上の二点鎖線矢印の組が、いま検討している、トランジスタ３８の特性曲線として二点鎖太曲線８０６が対応し、トランジスタ３９の特性曲線として一点鎖太曲線８０５が対応する場合である。発光素子発光時における、トランジスタ３８の動作点は、左側の該二点鎖線矢印の右端と８０２との接点である。そして求めるべき発光素子駆動電流ＩEは、該二点鎖線矢印の縦軸座標、すなわち、８０７の長点線三角矢印（左側）の長さである。なお図９（Ｂ）上でも同様の事情が成立し、求めるべき発光素子駆動電流ＩEは、８０７の長点線三角矢印（左側）の長さである。
【０１３０】
また別の場合として、トランジスタ３８の特性曲線として一点鎖太曲線８０５が対応し、トランジスタ３９の特性曲線として二点鎖太曲線８０６が対応する場合の検討も、同様にして行うことができる。詳しく述べないが、結果的には図９（Ａ）（Ｂ）とも、求めるべき発光素子駆動電流ＩEは、８０７の長点線三角矢印（右側）の長さとなる。
【０１３１】
さらに別の場合として、トランジスタ３８、３９の特性曲線として、いずれも二点鎖太曲線８０５が対応する場合の検討も、同様に行うことができる。結果的には図９（Ａ）（Ｂ）とも、求めるべき発光素子駆動電流ＩEは、８０７の短点線三角矢印の長さとなる。
【０１３２】
図９（Ａ）（Ｂ）における、８０７の三角矢印の長さから、駆動用素子を構成するトランジスタ３８、３９の特性がバラつきが、発光素子駆動電流ＩEにどのように反映されるかの概略をみることができる。
【０１３３】
比較のために、図９（Ａ）（Ｂ）には８０８の狭角矢印、８０９の広角矢印も掲載してある。８０８の狭角矢印は、電流入力方式でカレントミラー型を用いる画素回路の場合において、上記と同様の検討を行った結果である。すなわち、カレントミラーの二つのトランジスタ間に、上記と同様の特性バラつきが存在したとき、発光素子駆動電流ＩEがどうなるかを示している。８０９の広角矢印は、電圧入力方式の画素回路の場合において、同様の検討を行った結果である。すなわち、異なる画素の発光素子駆動トランジスタ間に、上記と同様の特性バラつきが存在したとき、発光素子駆動電流ＩEがどうなるかを示している。
【０１３４】
図９（Ａ）（Ｂ）の８０７の三角矢印、８０８の狭角矢印、８０９の広角矢印を比較から、次の点がわかる。
【０１３５】
まず、８０７の三角矢印、８０８の狭角矢印では、同一画素内の二つのトランジスタ間にさえ特性バラつきがない限りは、トランジスタの特性曲線が８０５でも８０６でも、発光素子駆動電流ＩEは一定となる。すなわち、電流入力方式でカレントミラー型を用いる画素回路でも、本発明の「並列書込み直列駆動」の画素回路でも、基板全体でトランジスタの特性を一定に揃える必要はなく、同一画素内の二つのトランジスタ間の特性バラつきさえ、抑制すれば十分である。この点は、電圧入力方式の画素回路に対して非常に優位である。
【０１３６】
しかし、同一画素内の二つのトランジスタ間の特性バラつきが存在すると、８０８の狭角矢印では、発光素子駆動電流ＩEのバラつきが大きくなる。すなわち、電流入力方式でカレントミラー型を用いる画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が激しく現れてしまう。極端な場合では、電圧入力方式の画素回路よりも、発光素子駆動電流ＩEのバラつきが大きくなる危険がある。この点、本発明の「並列書込み直列駆動」の画素回路では、同一画素内の二つのトランジスタ間の特性バラつきの影響が、かなり抑制されている。現実の表示装置、発光装置では、トランジスタの特性バラつきは、同一画素内よりも基板全体にわたるものの方が深刻である。したがって同一画素内の二つのトランジスタ間の特性バラつきは、本発明の「並列書込み直列駆動」の画素回路なみに抑制されれば、実用上はほとんど問題がなくなる。
【０１３７】
図１０は、電流入力方式でカレントミラー型を用いる画素回路と、本発明の「並列書込み直列駆動」の画素回路との、定量的な比較をした例である。図１０では、まず同一画素内の二つのトランジスタのうち一方を基準値の特性で固定する。電界効果移動度ｕＦＥの基準値は１００、しきい電圧Ｖｔｈの基準値は３Ｖとした。その上で、同一画素内の他の一方のトランジスタの特性を振って、発光輝度の大きさをシミュレートしている。電界効果移動度ｕＦＥは８０〜１２０、しきい電圧Ｖｔｈは２．５Ｖ〜３．５Ｖ、の各範囲で値を振っている。発光輝度の大きさは、同一画素内の二つのトランジスタとも基準値の特性である場合について発光輝度０、非点灯時について発光輝度−１００、として規格化している。
【０１３８】
図１０（Ａ）が電流入力方式でカレントミラー型を用いる画素回路の場合であり、図１０（Ｂ）が本発明の「並列書込み直列駆動」の画素回路の場合である。同一画素内の二つのトランジスタ間に特性バラつきは、製造工程に大きく依存するものの、現在の標準的な製造工程では、図１０に示される程度の電界効果移動度ｕＦＥ、しきい電圧Ｖｔｈのバラつきは珍しいものではない。とすると一般的には、電流入力方式でカレントミラー型を用いる画素回路の場合では、プラスマイナス２５％程度にも及ぶ表示ムラが発生する可能性があるといえる。他方で、本発明の「並列書込み直列駆動」の画素回路の場合では、表示ムラが実用上許容範囲内に抑えられ得ることがわかる。
【０１３９】
なお図１０のシミュレーションでは、便宜上トランジスタの構造上のパラメータは、現実的な任意の値にとってある。もっともトランジスタの構造上のパラメータを変化させることにより、トランジスタの動作電圧を振ってみれば、動作電圧が高くなるほど輝度バラつきを小さくなることがわかる。
【０１４０】
この実施の形態５では、駆動用素子を構成するトランジスタの個数ｎが２の場合を例に、本発明の効果を説明した。しかし、駆動用素子を構成するトランジスタに個数ｎが３以上の場合においても同様の事情が成立する。ただし駆動用素子を構成するトランジスタの個数ｎが大きくなるほど、ＴＦＴ特性バラつき低減効果は薄くなる。その反面、現在作成可能なポリシリコンＴＦＴ基板の構造及び特性（ＴＦＴ特性のほかに、配線の電気抵抗や寄生容量等まで含む）とＯＬＥＤ素子の発光特性などを勘案すると、本発明をＡＭ型ＯＬＥＤ表示装置に適用する場合には、データ電流値ＩWは発光素子駆動電流ＩEの５倍以上が望ましいことを、本願発明者は見出している。したがって、駆動用素子を構成するトランジスタの個数ｎは３〜５程度が特に利用価値が高い。もっとも表示装置の用途や駆動方法により、ｎが他の値であっても高利用価値となる場合はある。
【０１４１】
また、実施の形態５では、トランジスタ特性を理想的なものとみなしているほか、寄生抵抗や直列に接続したトランジスタのオン抵抗等も無視しているが、これらが現実には多少影響することがある。しかし勿論、表示ムラ抑制に本発明の「並列書込み直列駆動」が有効であることに変わりはない。
【０１４２】
（実施の形態６）
実施の形態６では、本発明の表示装置、発光装置を搭載した電子機器等を、いくつか例示する。
【０１４３】
本発明の表示装置、発光装置を搭載した電子機器として、モニター、ビデオカメラ、ディジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（オーディオコンポ、カーオーディオ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い電子機器については、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１１に示す。
【０１４４】
図１１（Ａ）はモニターである。この例は筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含んでいる。本発明の表示装置、発光装置は表示部２００３に用いることができる。発光装置は自発光型であるためバックライトが不要であり、液晶ディスプレイよりも表示部を薄くすることができる。なおモニターには、パソコン用、ＴＶ放送受信用、広告表示用などのすべての情報表示装置が含まれる。
【０１４５】
図１１（Ｂ）はディジタルスチルカメラである。この例は本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含んでいる。本発明の表示装置、発光装置は表示部２１０２に用いることができる。
【０１４６】
図１１（Ｃ）はノート型パーソナルコンピュータである。この例は本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含んでいる。本発明の表示装置、発光装置は表示部２２０３に用いることができる。
【０１４７】
図１１（Ｄ）はモバイルコンピュータである。この例は本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含んでいる。本発明の表示装置、発光装置は表示部２３０２に用いることができる。
【０１４８】
図１１（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）である。この例は本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含んでいる。本発明の表示装置、発光装置は、表示部Ａ２４０３、表示部Ｂ２４０４に用いることができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１４９】
図１１（Ｆ）はゴーグル型ディスプレイ（ヘッドマウントディスプレイ）である。この例は本体２５０１、表示部２５０２、アーム部２５０３等を含んでいる。本発明の表示装置、発光装置は表示部２５０２に用いることができる。
【０１５０】
図１１（Ｇ）はビデオカメラである。この例は本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含んでいる。本発明の表示装置、発光装置は表示部２６０２に用いることができる。
【０１５１】
図１１（Ｈ）は携帯電話である。この例は本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含んでいる。本発明の表示装置、発光装置は表示部２７０３に用いることができる。なお、表示部２７０３は黒色背景に白色文字を表示することで、携帯電話の消費電力を抑制することができる。
【０１５２】
将来に発光素子の発光輝度を安定的に高くすることが可能となれば、本発明の表示装置、発光装置から出力した画像情報を含む光をレンズ等で拡大投影して、フロント型又はリア型のプロジェクターに用いることもできる。
【０１５３】
このように、本発明の適用範囲は極めて広く、あらゆる分野の電子機器等に使用することが可能である。
【０１５４】
【発明の効果】
本発明はＡＭ型表示装置、発光装置において、各画素に設置される駆動用素子を複数のトランジスタにより構成する。その上で、画素にデータ電流を読込むときには該複数のトランジスタを並列接続状態にし、発光素子を発光させるときには該複数のトランジスタを直列接続状態にする。このように、駆動用素子を構成する複数のトランジスタの接続状態を、並列または直列と適宜切替えることを特徴とする。その結果、次のような効果が生じる。
【０１５５】
まず、同一画素内の駆動用素子を構成する複数のトランジスタさえ、バラつきがなければ、表示画面全体で発光輝度のムラが現れてしまうという、表示品位上の重大な欠陥を回避することができる。すなわち、各画素に設置されるトランジスタの電気的特性は、基板全体にわたって観察すると、かなりのバラつきをもつ。このバラつきが発光素子駆動電流ＩEに反映されて、表示画面全体で発光輝度のムラとなってしまうのを防止することができる。ただし、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合においても、同一画素内のカレントミラーの二つのトランジスタさえバラつきがなければ、表示画面全体で発光輝度のムラとなるのを防止することができる。この点で本発明は、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合と同様の効果を有する。
【０１５６】
しかし、図１２（Ａ）のようなカレントミラーを用いた画素回路の場合、同一画素内のカレントミラーの二つのトランジスタ間にバラつきが存在してしまうと、結局発光輝度が画素間で異なってしまうのを防止することができなくなる。その点、本発明の場合では、同一画素内の駆動用素子を構成する複数のトランジスタ間にバラつきが存在しても、その影響は小さく抑制されるため、実用上問題となるほど画素間で発光輝度がバラついてしまうことは防止することができる。
【０１５７】
また、図１２（Ｂ）の画素回路の場合、画素間で発光輝度がバラついてしまうのは防止することができる。しかし、図１２（Ｂ）の画素回路の場合には、画素に書込むデータ電流ＩWと、発光素子を発光させるときの発光素子駆動電流ＩEとの比が、同一値でなくてはならない。これは実用上、非常に厳しい制限である。本発明の場合では、駆動用素子を構成するトランジスタを複数に分割するため、画素に書込むデータ電流ＩWを発光素子駆動電流ＩEよりも大きくすることが可能である。
【０１５８】
本発明は以上のような利点を有することから、実用的なＡＭ型表示装置、発光装置を製造する上で、重要な技術である。
【図面の簡単な説明】
【図１】 本発明の表示装置、発光装置の画素を示す図。
【図２】 本発明の表示装置、発光装置の画素を示す図。
【図３】 本発明の表示装置、発光装置の画素を示す図。
【図４】 本発明の表示装置、発光装置の画素を示す図。
【図５】 本発明の表示装置、発光装置の画素を示す図。
【図６】 本発明の表示装置、発光装置の画素を示す図。
【図７】 本発明の表示装置、発光装置の画素の平面レイアウトを示す図。
【図８】 本発明の表示装置、発光装置を示す図。
【図９】 駆動用素子を構成するトランジスタの特性を示す図。
【図１０】 駆動用素子を構成するトランジスタの特性が変化した場合の本発明の発光装置の表示輝度を示す図。
【図１１】 本発明の表示装置、発光装置を適用した電子機器を示す図。
【図１２】 公知の表示装置、発光装置の画素を示す図。
【図１３】 本発明の表示装置、発光装置の画素における電流の経路を示す図。
Claims (11)
- 第１のスイッチ、第２のスイッチ、第３のスイッチ、電源線と前記第３のスイッチの間に直列に電気的に接続され、かつゲート電極が互いに電気的に接続された複数のトランジスタ、および発光素子を含む画素を複数個有し、
前記第１のスイッチは、前記複数のトランジスタの各々のゲート電極と信号線、および前記複数のトランジスタの各々のソース又はドレインの一方と前記信号線の導通を制御し、
前記第２のスイッチは、前記複数のトランジスタの各々のソース又はドレインの他方と前記電源線の導通を制御し、
前記第３のスイッチは、前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの一方と前記発光素子、または前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの他方と前記発光素子の導通を制御し、
前記第１のスイッチのオンとオフは、第１の走査線を介して供給される信号により制御され、
前記第２のスイッチのオンとオフは、第２の走査線を介して供給される信号により制御され、
前記第３のスイッチのオンとオフは、第３の走査線を介して供給される信号により制御されることを特徴とする発光装置。 - 第１のスイッチ、第２のスイッチ、第３のスイッチ、第４のスイッチ、電源線と前記第３のスイッチの間に直列に電気的に接続され、かつゲート電極が互いに電気的に接続された複数のトランジスタ、および発光素子を含む画素を複数個有し、
前記第１のスイッチは、前記複数のトランジスタの各々のゲート電極と信号線、および前記複数のトランジスタの各々のソース又はドレインの一方と前記信号線の導通を制御し、
前記第２のスイッチは、前記複数のトランジスタの各々のソース又はドレインの他方と前記電源線の導通を制御し、
前記第３のスイッチは、前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの一方と前記発光素子、または前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの他方と前記発光素子の導通を制御し、
前記第４のスイッチは、前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの一方と前記電源線、前記複数のトランジスタから選択された一つのトランジスタのソース又はドレインの他方と前記電源線、または前記複数のトランジスタの各々のゲート電極と前記電源線の導通を制御し、
前記第１のスイッチのオンとオフは、第１の走査線を介して供給される信号により制御され、
前記第２のスイッチのオンとオフは、第２の走査線を介して供給される信号により制御され、
前記第３のスイッチのオンとオフは、第３の走査線を介して供給される信号により制御され、
前記第４のスイッチのオンとオフは、第４の走査線を介して供給される信号により制御されることを特徴とする発光装置。 - 請求項１または請求項２において、
前記第１のスイッチは、少なくとも２つのトランジスタを含むことを特徴とする発光装置。 - 請求項１または請求項２において、
前記第２のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。 - 請求項１または請求項２において、
前記第３のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。 - 請求項２において、
前記第４のスイッチは、少なくとも１つのトランジスタを含むことを特徴とする発光装置。 - 請求項１乃至請求項６のいずれか１項において、
前記画素には容量素子が設けられており、
前記容量素子の一方の電極は、前記複数のトランジスタの各々のゲート電極に電気的に接続され、
前記容量素子の他方の電極は、前記電源線に電気的に接続され、
前記容量素子は、前記複数のトランジスタの各々のゲート電極の電位を保持することを特徴とする発光装置。 - 請求項１乃至請求項７のいずれか１項において、
前記画素を駆動する信号線駆動回路と走査線駆動回路を有することを特徴とする発光装置。 - 請求項１乃至請求項７のいずれか１項において、
前記画素を駆動する信号線駆動回路と走査線駆動回路を有し、
前記画素、前記信号線駆動回路及び前記走査線駆動回路は、同じ基板上に設けられていることを特徴とする発光装置。 - 請求項１乃至請求項９のいずれか一項において、
前記発光素子は、有機発光ダイオードであることを特徴とする発光装置。 - 請求項１乃至請求項１０のいずれか一項に記載の発光装置を用いた電子機器。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256232A JP4170050B2 (ja) | 2002-08-30 | 2002-08-30 | 発光装置及びそれを用いた電子機器 |
| SG200300771A SG110023A1 (en) | 2002-03-01 | 2003-02-24 | Display device, light emitting device, and electronic eqipment |
| TW092103794A TWI276031B (en) | 2002-03-01 | 2003-02-24 | Display device, light emitting device, and electronic equipment |
| KR1020030012237A KR100952318B1 (ko) | 2002-03-01 | 2003-02-27 | 디스플레이 장치, 발광 장치, 및 전자 장비 |
| EP03004551A EP1341148B1 (en) | 2002-03-01 | 2003-02-28 | Display device, light emitting device, and electronic equipment |
| DE60336871T DE60336871D1 (de) | 2002-03-01 | 2003-02-28 | Anzeigegerät, lichtemittierende Vorrichtung und elektronisches Gerät |
| US10/375,015 US6798148B2 (en) | 2002-03-01 | 2003-02-28 | Display device, light emitting device, and electronic equipment |
| CNB031068103A CN100361183C (zh) | 2002-03-01 | 2003-03-03 | 显示装置、发光装置和电子设备 |
| US10/939,360 US7528799B2 (en) | 2002-03-01 | 2004-09-14 | Display device, light emitting device, and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256232A JP4170050B2 (ja) | 2002-08-30 | 2002-08-30 | 発光装置及びそれを用いた電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004093994A JP2004093994A (ja) | 2004-03-25 |
| JP2004093994A5 JP2004093994A5 (ja) | 2007-11-15 |
| JP4170050B2 true JP4170050B2 (ja) | 2008-10-22 |
Family
ID=32061513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002256232A Expired - Fee Related JP4170050B2 (ja) | 2002-03-01 | 2002-08-30 | 発光装置及びそれを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4170050B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1610292B1 (en) * | 2004-06-25 | 2016-06-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic device |
-
2002
- 2002-08-30 JP JP2002256232A patent/JP4170050B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004093994A (ja) | 2004-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100952318B1 (ko) | 디스플레이 장치, 발광 장치, 및 전자 장비 | |
| JP3772889B2 (ja) | 電気光学装置およびその駆動装置 | |
| JP4628447B2 (ja) | 半導体装置 | |
| JP5798905B2 (ja) | 表示装置 | |
| US20130002622A1 (en) | Method of Driving Light-Emitting Device | |
| JP4039441B2 (ja) | 電気光学装置および電子機器 | |
| JP3923341B2 (ja) | 半導体集積回路およびその駆動方法 | |
| US7961160B2 (en) | Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device | |
| JP5137294B2 (ja) | 発光装置の駆動方法 | |
| JP4034086B2 (ja) | 発光装置及び電子機器 | |
| JP2004361935A (ja) | 半導体装置およびその駆動方法 | |
| JP4112248B2 (ja) | 発光装置、電子機器 | |
| JP4170050B2 (ja) | 発光装置及びそれを用いた電子機器 | |
| JP4467900B2 (ja) | 発光装置の駆動方法 | |
| JP4658016B2 (ja) | 半導体装置 | |
| JP4574128B2 (ja) | 発光装置 | |
| JP4889926B2 (ja) | 表示装置、及びその駆動方法 | |
| JP4688899B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050825 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120815 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130815 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |