JP4167792B2

JP4167792B2 - Semiconductor device and manufacturing method thereof

Info

Publication number: JP4167792B2
Application number: JP2000094891A
Authority: JP
Inventors: 克晃名取; 晃司山川
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2000-03-30
Filing date: 2000-03-30
Publication date: 2008-10-22
Anticipated expiration: 2020-03-30
Also published as: JP2001284541A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＺＴ、ＳＢＴ等の強誘電体を用いた半導体記憶装置に係り、特に不揮発性メモリのキャパシタ電極に関するものである。
【０００２】
【従来の技術】
半導体メモリの高集積化に伴って、その中で電荷を蓄積する役割を果たすキャパシタの微細化が進んできている。例えば、ＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）の高集積化においては、メモリ容量が３年で４倍のスピードで高密度化しており、ギガビットの容量のものが開発されている。半導体メモリの高集積化と共にそこに組み込まれているキャパシタの安定した特性が必要である。
【０００３】
近年、強誘電体膜をキャパシタ誘電体として利用した不揮発性メモリである強誘電体メモリ（ＦＲＡＭ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）の開発が進んでいる。ＦＲＡＭは、ＤＲＡＭのキャパシタ部分を強誘電体で置き換えたもので、以下のような特徴を持ち、次世代メモリとして期待されている。▲１▼書き込み、消去が高速であり、セルを小型化することでＤＲＡＭなみの１００ｎｓ以下の書き込み時間が可能、▲２▼不揮発性メモリであり、ＳＲＡＭと異なり電源が不必要、▲３▼書き換え可能回数が大きく、強誘電体材料（ＰＺＴ、ＳＢＴ等）、電極材料（ＩｒＯ_X、ＲｕＯ_X、ＳｒＲｕＯ₃等）を工夫することにより１０¹²回以上が可能、▲４▼高密度高集積化ができ、ＤＲＡＭと同等の集積度が得られる、▲５▼内部の書き込み電圧を２Ｖ程度とすることができ、低消費電力、▲６▼フラッシュメモリと異なりビット書き換え、ランダムアクセスが可能、などの特徴を有している。これらの利点を利用して、電子機器の製造プロセスのモニタ用ＴＡＧ、ＲＦＩＤ（ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ）システム、携帯端末機器等の多分野の応用が実用化や検討がされている。
【０００４】
ＦＲＡＭではキャパシタ部分にＰＺＴ（Ｐｂ（Ｚｒ_xＴｉ_1-x）Ｏ₃）、ＢＩＴ（Ｂｉ₄Ｔｉ₃Ｏ₁₂）、ＳＢＴ（ＳｒＢｉ₂Ｔａ₂Ｏ₉）などの強誘電体膜を使用する。いずれも酸素八面体を基本構造とするペロブスカイト構造を基本とした結晶構造を持っている。現在ＤＲＡＭ用キャパシタ材料として検討されている常誘電体ＢＳＴも同様である。
次に、強誘電体キャパシタの構造及びその作成方法を説明する。
強誘電体は、自発分極をもち、その自発分極が電界により向きを反転することが可能である。自発分極は、電界を印加しない状態でも分極値を有し（残留分極、その値（分極の向き）が電界を０とする前の状態に依存する。ヒステリシス曲線において、分極０となるときの電界値を抗電界という。印加する電界の向きで＋、−の電荷を結晶表面に誘起させることができ、この状態をメモリ素子の０、１に対応させている。ＦＲＡＭは、ＤＲＡＭと同じ１Ｔ／１Ｃ（１トランジスタ／１キャパシタ）の構造をとることができるが、現状では信頼性を向上させるために２Ｔ／２Ｃ構造のものが採用されている。
【０００５】
電子部品に使用する強誘電体膜を形成するプロセスをＰＺＴ強誘電体膜を用いたＦＲＡＭを例にして説明する。トランジスタを形成するプロセスを経たシリコン半導体基板に絶縁膜を形成し、下地電極として１５０ｎｍ厚のＰｔ電極をＤＣマグネトロンスパッタにより形成する。Ｐｔは、酸化膜と密着性が良好ではないため、接合層としてＴｉ（２０ｎｍ厚）をＰｔ成膜前に連続スパッタリングにて形成する。次に、下地電極上にＰＺＴ膜をＲＦマグネトロンスパッタにより形成する。基板温度は室温で成膜する。１２インチ径のセラミックＰＺＴターゲットに対して、１．０−１．５ｋＷでスパッタリングを行う。スパッタリングガスは、Ａｒで０．５−２．０Ｐａの圧力範囲で成膜する。約５分間のスパッタリング時間で２５０−３００ｎｍの膜厚のＰＺＴアルモファス膜が得られる。ＰＺＴ成膜前に約１時間のプレスパッタリングを成膜するスパッタリング条件で行う。アモルファス状態のＰＺＴ膜は、ＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）プロセスによりペロブスカイト相に結晶化する。６００℃以上、数秒で結晶化が可能である。管状炉などでも結晶化できるが、ＲＴＡの方がサーマルバジェットが小さく下地電極、電極とＰＺＴ膜の拡散、反応を抑えることができるので界面の平滑性には適する。
【０００６】
また、ＰＺＴの結晶化には異相として非強誘電相のパイロクロア型酸化物があるが、この相は結晶化の昇温速度を小さくした場合やＺｒ／Ｔｉ比が大きい場合に形成され易い。パイロクロア相が第２相としてできた場合には、分極量が小さくなるだけでなく、ＰＺＴ膜の信頼性にも影響を及ぼす可能性がある。結晶化したＰＺＴ膜に関して、さらに上部電極であるＰｔ膜をＤＣマグネトロンスパッタにより形成してキャパシタ構造を形成する。上部電極パターンは、ＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）装置を用いて、Ａｒと弗化炭素系のガス中でエッチングを行い微細パターンを形成する。電極との密着性を向上させるために６００℃で酸素中１時間のアニール処理を行う。このようにして形成されたＰＺＴ膜は、Ｐｂ_1.15-1.20Ｌａ_0.05（Ｚｒ_0.4Ｔｉ_0.6）Ｏ₃の膜組成を持ち、スパッタリング時のスパッタリング電力とガス圧を変えることによってＰｂ量を１０％以内の範囲で変化させることができる。上部電極もしくは下部電極を構成する材料には、電極の少なくとも一部にＳｒＲｕＯ₃（ＳＲＯと略称される）を用いることができる。
【０００７】
【発明が解決しようとする課題】
従来、電極の少なくとも一部にＳＲＯを用いるＰＺＴ等の強誘電体キャパシタを作成する場合、ＳＲＯを加熱スパッタリング（５００℃）で形成するかもしくは室温成膜を行ってからＲＴＡによる結晶化処理を施すことにより電極を形成している。この電極のＳＲＯ中には多くのアモルファス相を含んでいる。このアモルファス相は、ＰＺＴが相互拡散を起こしてリークの原因になったり、ＳＲＯ上に形成されたＰＺＴの結晶化を阻害したりするためにＰＺＴ本来の特性が得られず高い残留分極が得られないという問題があった。
本発明は、このような事情によりなされたものであり、キャパシタ電極としてＳＲＯ（１１０）を電極の少なくとも一方に用い、ＳＲＯ（１１０）中のアモルファス層の成分を減らすことにより強誘電体膜の結晶性を向上させて高い誘電特性を示すキャパシタを有する半導体装置及びその製造方法を提供する。
【０００８】
【課題を解決するための手段】
本発明は、強誘電体キャパシタの電極の少なくとも一部に（１１０）面を有するＳｒＲｕＯ₃（ＳＲＯ）を用い、このＳＲＯのＲｕ／Ｓｒ比（原子）を１．０１〜１．１０の範囲にすることを特徴としている。（１１０）面を有するＳｒＲｕＯ₃（ＳＲＯ）は、図１に示すようにＳＲＯ（１１０）と表わされる。このような構成のＳＲＯを用いることによりその結晶性を向上させることが可能になり、その結果誘電特性の優れた強誘電体キャパシタが得られる。
すなわち、本発明の半導体装置は、トランジスタが形成された半導体基板と、前記半導体基板上に絶縁膜を介して形成され、下部電極、ＰＺＴ膜からなる誘電体膜及び上部電極から構成されたキャパシタとを具備し、前記キャパシタを構成する電極の内少なくとも前記下部電極は、（１１０）面を有するＳｒＲｕＯ₃から構成され、Ｒｕ／Ｓｒ比が１．０１〜１．１０の範囲にあることを特徴としている。
【０００９】
本発明の半導体装置の製造方法は、トランジスタが形成された半導体基板上の絶縁膜の上に下部電極をスパッタリングにより形成する工程と、前記下部電極上にアモルファス状のＰＺＴ膜からなる強誘電体膜を堆積させる工程と、前記強誘電体膜を加熱処理して結晶化する工程と、前記結晶化された強誘電体膜上に上部電極を形成する工程とを具備し、前記下部電極のスパッタリング時において、前記半導体基板温度及び雰囲気ガスのＡｒ／Ｏ₂比を調整して、前記下部電極を構成する（１１０）面を有するＳｒＲｕＯ ₃のＲｕ／Ｓｒ比が１．０１〜１．１０の範囲にあるようにすることを特徴としている。前記ＳｒＲｕＯ₃は、成膜後、前記強誘電体膜を堆積させる前に、結晶化処理を施すようにしても良い。
【００１０】
【発明の実施の形態】
以下、図面を参照して発明の実施の形態を説明する。
まず、図１乃至図３、図６を参照して第１の実施例を説明する。
スパッタリング法でＳＲＯの成膜を行うと、スパッタリング時の基板温度及びＡｒ／Ｏ₂の流量比によりＲｕ／Ｓｒ比が１．５から０．５の範囲で変化する。これらの所定のＲｕ／Ｓｒ比を有する膜を６００℃、Ｎ₂中、５分の条件で熱処理を行い結晶化する。この結晶化したＳＲＯ膜のＲｕ／Ｓｒ比とＳＲＯ（１１０）強度の関係を図１に示す。縦軸は、ＸＲＤ強度（ＣＰＳ）、横軸は、Ｒｕ／Ｓｒ比である。Ｒｕ／Ｓｒ比が１．０１を超えるとＸＲＤ強度が強くなることが示されている。ＸＲＤ強度はＲｕ／Ｓｒ比が１．１がピークでそこから次第に低下していく。ＸＲＤ強度が強い部分は、ＳＲＯ中の過剰なＳｒＯがＳＲＯの結晶化を阻害して膜中のアモルファス層が多い所であることを示している。
【００１１】
次に、これらのＳＲＯを下部電極とし、この上にＰＺＴ膜を１５０ｎｍ成膜し、さらに、上部電極としてＳＲＯを５０ｎｍ成膜したキャパシタ構造でのＲｕ／Ｓｒ比とＳＲＯ上に成膜したＰＺＴ膜の残留分極との関係を図２に示す。縦軸は、残留分極（μＣ／ｃｍ²）、横軸は、Ｒｕ／Ｓｒ比である。この関係においてもＲｕ／Ｓｒ比が１．０を超えると残留分極が大きくなっているが、これはＳＲＯの結晶性がＰＺＴ膜の結晶性に大きく影響するためと考えられる。次に、この構造でＲｕ／Ｓｒ比とＰＺＴ膜のリーク電流密度との関係を図３に示す。縦軸は、リーク電流密度（Ａ／ｃｍ²）、横軸は、Ｒｕ／Ｓｒ比である。Ｒｕ／Ｓｒ比が１．１を超えるとＰＺＴ膜中のＰｂとＳＲＯ中の過剰なＲｕが反応することによりリーク電流が大きくなることがわかる。以上をまとめると、下部電極としてＳＲＯを用いるＰＺＴキャパシタではＲｕ／Ｓｒ比を１．０１〜１．１０の範囲にすることによりリーク電流が低く高い残留分極が得られることがわかる。この現象はＰＺＴ以外のＳＢＴ等の酸化物強誘電体膜又はＢＳＴ、Ｔａ₂Ｏ₅等の誘電体膜に対して起こることが確認されている。
図６は、所定のＲｕ／Ｓｒ比を得るための成膜条件を説明する特性図である。縦軸は、Ｒｕ／Ｓｒ比であり、横軸は、成膜時の雰囲気ガス組成の内酸素（Ｏ₂）の組成比（Ｏ₂／（Ａｒ＋Ｏ₂））を表わしている。曲線Ａ（−◆−）は、成膜温度が４００℃の時の特性曲線を示し、曲線Ｂ（−■−）は、成膜温度が５００℃の時の特性曲線を示し、曲線Ｃ（−▲−）は、成膜温度が６００℃の時の特性曲線を示している。この図で示されるようにＲｕ／Ｓｒ比は、酸素の量及び成膜温度を変化させれば、０．７〜１．２の範囲で所望の値が得られる。さらに条件を変えると、０．５〜１．５の範囲の値を選択することが可能である。
【００１２】
次に、図４及び図５を参照して第２の実施例を説明する。
図４は、本発明に係るＦＲＡＭが形成された半導体基板の断面図、図５は、ＦＲＡＭセルの回路構成図である。図５は、１トランジスタ・１キャパシタ構成の強誘電体メモリセルの等価回路を示しており、これはＤＲＡＭセルの等価回路と同じ回路接続を有する。Ｃは、ペロブスカイト構造を有する強誘電体を電極間絶縁膜に用いた情報記録用のキャパシタ、Ｑは、このキャパシタに直列に接続されている電荷転送用ＭＯＳトランジスタ、ＷＬは、このＭＯＳトランジスタのゲートに接続されているワード線、ＢＬは、ＭＯＳトランジスタのソース／ドレイン領域の一方に接続されているビット線、ＰＬは、上記キャパシタの一端（プレート）に接続されているプレート線、ＶＰＬは、プレート線電圧である。
【００１３】
シリコンなどの半導体基板１にＳＴＩ(Shallow Trench Isolation)などの素子分離領域２を形成する。次に、ｐ型半導体基板１の素子分離領域２に囲まれた素子領域に通常プロセスにより周辺回路やメモリセルを構成するＭＯＳトランジスタＴｒを形成する。ＭＯＳトランジスタＴｒは、ｎ型ソース／ドレイン領域３と、ソース／ドレイン領域３間の上に形成されたシリコン酸化膜などのゲート絶縁膜４と、ゲート絶縁膜４上のポリシリコンなどから構成されたゲート電極５から構成されている。このゲート電極５にはシリコン窒化膜などの側壁絶縁膜６により保護されている。トランジスタ領域上にＰＳＧ(Phospho-Silicate Glass)、ＢＰＳＧ(Boron-doped Phospho-Silicate Glass)などを材料とする絶縁膜７をＣＶＤ(Chemical Vapour Deposition)法などにより形成する。キャパシタとＭＯＳトランジスタのソース／ドレイン領域３の一方との接続を絶縁膜７に形成されたコンタクト孔に埋め込まれたタングステン（Ｗ）や多結晶シリコンからなる接続プラグ８を用いて行う。接続プラグ８の形成には、ブランケットＣＶＤ法によりコンタクト孔に接続プラグ材料を埋め込み、その後絶縁膜７表面をＣＰＭによりポリッシングして表面を平坦化させる。
【００１４】
後工程で行われる強誘電体膜の形成あるいはその後のキャパシタ特性確保のための酸素中アニールを行って、接続プラグ８の表面が酸化することを防止するためのＴｉＮバリアメタル層９を形成する。バリアメタル９の厚さは約５０ｎｍである。バリアメタル層９の上にキャパシタＣが形成される。キャパシタＣの下部電極下全面にバリアメタル層を形成する必要はなく、接続プラグ８をリセスした状態でその上にのみバリアメタル層を形成するようにしても良い。さらに、その上にＴＥＯＳなどの材料を用いたＣＶＤ法によりシリコン酸化膜などの層間絶縁膜１３、その上に、シリコン酸化膜とＰＺＴ強誘電体膜との反応を抑えるために介在されるシリコン窒化膜（ＳｉＮ）からなる中間絶縁膜１４を形成する。次に、中間絶縁膜１４からバリアメタル層９を露出させ、その上にスパッタリング法よりＲｕ／Ｓｒ比（原子）が１．０１〜１．１０のＳＲＯ（１１０）からなる下部電極１０を成膜させる。この際、ステップカバレッジをあげるために、例えば、ロングスロースパッタなどの方式を用いる。厚さ約５０ｎｍのＳＲＯ下部電極１０を形成した後にキャパシタＣを形成するエリア、すなわちバリアメタル層９上に配置されるように下部電極１０を加工する。
【００１５】
次に、下部電極１０を加工した中間絶縁膜１４上にスパッタリング法を用いてＰＺＴ膜からなる強誘電体膜１１を形成する。成膜方法としては、ＲＦマグネトロンスパッタリング法を採用する。ここの場合、Ｐｂ量を１０％程度多くしたＰＺＴセラミックターゲットを使用する。ターゲットの組成は、Ｐｂ_1.10Ｌａ_0.05Ｚｒ_0.4Ｔｉ_0.6Ｏ₃である。ＰＺＴセラミックターゲットは、密度の高いものがスパッタリング速度が大きく水分などに対する耐環境性も良好であるため、理論密度９８％のセラミック焼給体を使用する。スパッタリング時にはプラズマにより基板温度の上昇や飛来粒子によるボンバードメントがあるために、シリコン半導体基板からのＰｂの蒸発やＳｉスパッタリングが起こり、膜中のＰｂ量の欠損が生じ易い。ターゲット中の過剰Ｐｂは、それを補償するために加えてある。Ｚｒ、Ｔｉ、Ｌａなどの元素は、ターゲット組成とほぼ同じ量で膜に取り込まれるため、望むような組成比のものを用いればよい。電気特性がＰＺＴ強誘電体膜の組成などで不安定な場合にはシード層を形成し、その上にＰＺＴ強誘電体膜を成膜することができる。
【００１６】
ここでは結晶化するＰＺＴ強誘電体膜の構造・電気特性を改良するために、酸素を導入したスパッタリング法を利用している。スパッタリング条件は、ターゲット−基板間距離が６０ｎｍ、回転式のマグネットを用いて、１２インチのセラミックＰＺＴターゲットに対し１．０−１．５ｋＷであり、この条件でスパッタリングを行なう。最初の段階ではガス圧０．５−２．０ＰａでＡｒに酸素を２０％導入した条件で１５−３０秒成膜し２−５ｎｍ厚さのＰＺＴ強誘電体アモルファス膜を形成する。このＰＺＴ強誘電体アモルファス膜の上に再度Ａｒガスのみを使用してガス圧０．５−２．０Ｐａ、１．０−１．５ｋＷの電力にて約５分間のＲＦマグネトロンスパッタを行なう。膜厚は約１００ｎｍである。ＰＺＴ強誘電体成膜前にターゲット表面の状態、温度、チャンバー内環境を一定とするため約１時間のプレスパッタリングを同じスパッタリング条件で行なう。
次に、ＲＴＡを用いて酸素気流中６５０℃、５秒の加熱によりペロブスカイト相を結晶化させる。ＰＺＴ強誘電体膜をウェハ全面に残さないので、この段階でキャパシタ以外の部分のＰＺＴ強誘電体膜を除去する。
【００１７】
次に、結晶化されたＰＺＴ強誘電体膜１１上に上部電極１２であるＲｕ／Ｓｒ比（原子）が１．０１〜１．１０のＳＲＯ膜をＤＣマグネトロンスパッタにより形成してキャパシタ構造を形成する。上部電極パターンは、ＲＩＥを用いて、酸素、塩素の混合ガス中でエッチングを行なって微細パターンを形成する。上部電極との密着性、結晶の整合性を向上させるために５００℃で窒素中３０秒のアニール処理を施して所要の強誘電体特性を得ることができた。強誘電性を電荷量Ｑ−印可電圧Ｖのヒステリシス特性にて調べた結果、分極量２Ｐｒ（残留分極×２）で約４０μＣ／ｃｍ²を示し、８インチシリコンウェハの全面に同程度の分極量と抗電界を有するＰＺＴ強誘電体膜であることが判った。抗電圧も１Ｖ程度と低い値が得られた。この試料の疲労特性を評価した結果、疲労特性評価は、５０μｍ×５０μｍの面積に相当するアレイで評価したところ、１Ｅ１２サイクルまで分極量の変化がなく、リーク電流も５Ｖ印加時で１０^-8Ａ／ｃｍ²オーダーと低い値であった。
【００１８】
次に、キャパシタＣを被覆するようにシリコン酸化膜などの層間絶縁膜１５を形成する。層間絶縁膜１５は、ＴＥＯＳ膜（ＳｉＯ₂膜）などからなる。層間絶縁膜１５は、ＣＭＰなどにより平坦化される。層間絶縁膜１５上にはアルミニウムなどの金属配線１６が形成され、金属配線１６の一部は、層間絶縁膜１５に形成されたコンタクト孔に埋め込まれたＴｉＮ接続プラグ１７により上部電極１２と電気的に接続されている。また、金属配線１６の他の一部は、絶縁膜７、層間絶縁膜１３、中間絶縁膜１４、層間絶縁膜１５に形成されたコンタクト孔に埋め込まれたＷ接続プラグ１８によりトランジスタＴｒのソース／ドレイン領域３の他方と電気的に接続されている。
次に、アルミニウム金属配線１６を被覆するようにシリコン酸化膜などの層間絶縁膜１９を形成する。層間絶縁膜１９は、ＴＥＯＳ膜（ＳｉＯ₂膜）などからなる。層間絶縁膜１９は、ＣＭＰなどにより平坦化される。層間絶縁膜１９上にはアルミニウムなどの金属配線２１が形成され、金属配線２１は、層間絶縁膜１９に形成されたコンタクト孔に埋め込まれたＷ接続プラグ１２０により金属配線１６と電気的に接続されている。
【００１９】
ＳＲＯ下部電極１０のＲｕ／Ｓｒ比は、この実施例では１．０３であるが、ＳＲＯ上部電極１２のＲｕ／Ｓｒ比と同じでも良いし、異なっていても良い。また、上部電極は、Ｒｕ膜など他の材料でも良い。また、この実施例ではキャパシタの上下電極としてはＳＲＯのみで構成しているが、Ｐｔ、Ｒｕ、Ｉｒ等との積層膜の場合についても効果があることが確認されている。また、接続プラグとしてはＷの例を述べたが、ポリシリコンでもよいし、キャパシタが必ずしも接続プラグ上にある必要はない。
キャパシタに必要とされる容量としては３０ｆＣ程度である。したがって、ＰＺＴ強誘電体膜を使用したＦＲＡＭの場合では、仮に残留分極量を１０μＣ／ｃｍ₂とすると０．５×０．５μｍの平面キャパシタで２５ｆＣなので、これより小さいサイズのキャパシタでは立体化が必要となってくる。
【００２０】
【発明の効果】
本発明は、キャパシタ電極としてＲｕ／Ｓｒ比が１．０１〜１．１０のＳＲＯ（１１０）を用いることによりＳＲＯ中のアモルファス層の成分を減らすことが可能となり、その結果、強誘電体膜の結晶性が向上し、高い誘電特性を示す膜を得ることが可能になる。
【図面の簡単な説明】
【図１】Ｒｕ／Ｓｒ比とＳＲＯ（１１０）強度の関係を示す特性図。
【図２】Ｒｕ／Ｓｒ比とＳＲＯ膜上に成膜したＰＺＴ強誘電体膜の残留分極との関係を示す特性図。
【図３】Ｒｕ／Ｓｒ比とＰＺＴ強誘電体膜のリーク電流密度との関係を示す特性図。
【図４】本発明に係るＦＲＡＭが形成された半導体基板断面図。
【図５】ＦＲＡＭセルの回路構成図。
【図６】所定のＲｕ／Ｓｒ比を得るための成膜条件を説明する特性図。
【符号の説明】
１・・・半導体基板、２・・・素子分離領域（ＳＴＩ）、
３・・・ソース／ドレイン領域、４・・・ゲート絶縁膜、
５・・・ゲート電極、６・・・ゲート側壁絶縁膜、７・・・絶縁膜、
８、１７、１８、２０・・・接続プラグ、９・・・バリアメタル層、
１０・・・下部電極、１１・・・強誘電体膜、１２・・・上部電極、
１３、１５、１９・・・層間絶縁膜、１４・・・中間絶縁膜、
１６、２１・・・金属配線。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor memory device using a ferroelectric such as PZT and SBT, and more particularly to a capacitor electrode of a nonvolatile memory.
[0002]
[Prior art]
Along with the high integration of semiconductor memories, the miniaturization of capacitors that play a role of accumulating electric charges has been advanced. For example, in the high integration of DRAM (Dynamic Random Access Memory), the memory capacity has been increased at a speed four times in three years, and a gigabit capacity has been developed. Along with the high integration of semiconductor memories, the stable characteristics of capacitors incorporated therein are required.
[0003]
In recent years, development of a ferroelectric memory (FRAM: Ferroelectric Random Access Memory), which is a nonvolatile memory using a ferroelectric film as a capacitor dielectric, has been progressing. The FRAM is obtained by replacing the capacitor portion of the DRAM with a ferroelectric, has the following characteristics, and is expected as a next-generation memory. (1) High-speed writing and erasing, cell size can be reduced to 100 ns or less as with DRAM, (2) Non-volatile memory, unlike SRAM, no power supply required, (3) Rewriting The number of possible times is large, and it is possible to do 10 ¹² times or more by devising ferroelectric materials (PZT, SBT, etc.) and electrode materials (IrO _X , RuO _X , SrRuO _3, etc.), (4) High density and high integration It is possible to obtain the same degree of integration as DRAM, (5) The internal write voltage can be about 2V, low power consumption, (6) Bit rewrite and random access are possible unlike flash memory, etc. have. Utilizing these advantages, applications in various fields such as a monitoring TAG of an electronic device manufacturing process, an RFID (Radio Frequency Identification) system, and a portable terminal device have been put into practical use and studied.
[0004]
In the FRAM, a ferroelectric film such as PZT (Pb (Zr _x Ti _1-x ) O ₃ ), BIT (Bi ₄ Ti ₃ O ₁₂ ), SBT (SrBi ₂ Ta ₂ O ₉ ) is used for the capacitor portion. All have a crystal structure based on a perovskite structure having an oxygen octahedron as a basic structure. The same applies to the paraelectric BST currently being studied as a capacitor material for DRAM.
Next, the structure of a ferroelectric capacitor and a method for producing the same will be described.
A ferroelectric has spontaneous polarization, and the spontaneous polarization can reverse the direction by an electric field. Spontaneous polarization has a polarization value even when no electric field is applied (residual polarization, the value (direction of polarization) depends on the state before the electric field is 0. The electric field when the polarization becomes 0 in the hysteresis curve) The value is called coercive electric field, and + and-charges can be induced on the crystal surface depending on the direction of the applied electric field, and this state is made to correspond to 0 and 1 of the memory element. Although a 1C (1 transistor / 1 capacitor) structure can be employed, a 2T / 2C structure is currently used to improve reliability.
[0005]
A process for forming a ferroelectric film used for an electronic component will be described by taking an FRAM using a PZT ferroelectric film as an example. An insulating film is formed on a silicon semiconductor substrate that has undergone a process for forming a transistor, and a Pt electrode having a thickness of 150 nm is formed as a base electrode by DC magnetron sputtering. Since Pt does not have good adhesion to the oxide film, Ti (20 nm thickness) is formed as a bonding layer by continuous sputtering before forming the Pt film. Next, a PZT film is formed on the base electrode by RF magnetron sputtering. The substrate temperature is room temperature. Sputtering is performed on a 12-inch diameter ceramic PZT target at 1.0-1.5 kW. The sputtering gas is deposited in a pressure range of 0.5 to 2.0 Pa with Ar. A PZT alumofas film having a thickness of 250 to 300 nm can be obtained with a sputtering time of about 5 minutes. Before the PZT film formation, it is performed under the sputtering conditions in which pre-sputtering for about 1 hour is formed. The amorphous PZT film is crystallized into a perovskite phase by an RTA (Rapid Thermal Anneal) process. Crystallization is possible at 600 ° C. or more in several seconds. Crystallization can also be performed in a tubular furnace or the like, but RTA is suitable for interface smoothness because it has a smaller thermal budget and can suppress diffusion and reaction between the base electrode, the electrode and the PZT film.
[0006]
Also, PZT crystallization includes a non-ferroelectric phase pyrochlore type oxide as a different phase, but this phase is easily formed when the temperature rise rate of crystallization is reduced or when the Zr / Ti ratio is large. When the pyrochlore phase is formed as the second phase, not only the polarization amount becomes small, but also the reliability of the PZT film may be affected. Regarding the crystallized PZT film, a Pt film as an upper electrode is further formed by DC magnetron sputtering to form a capacitor structure. The upper electrode pattern is etched in Ar and a fluorocarbon gas using a RIE (Reactive Ion Etching) apparatus to form a fine pattern. In order to improve the adhesion with the electrode, annealing is performed at 600 ° C. for 1 hour in oxygen. The PZT film formed in this way has a film composition of Pb _1.15-1.20 La _0.05 (Zr _0.4 Ti _0.6 ) O ₃ , and the Pb amount is within 10% by changing the sputtering power and gas pressure during sputtering. Can vary in range. As a material constituting the upper electrode or the lower electrode, SrRuO ₃ (abbreviated as SRO) can be used for at least a part of the electrode.
[0007]
[Problems to be solved by the invention]
Conventionally, when a ferroelectric capacitor such as PZT using SRO for at least a part of an electrode is formed, SRO is formed by heat sputtering (500 ° C.) or film formation at room temperature is performed, followed by crystallization by RTA. Thus, an electrode is formed. The SRO of this electrode contains many amorphous phases. In this amorphous phase, PZT causes interdiffusion and causes a leak, or inhibits the crystallization of PZT formed on the SRO, so that the original characteristics of PZT cannot be obtained and high remanent polarization is obtained. There was no problem.
The present invention has been made under such circumstances. The crystal of the ferroelectric film is formed by using SRO (110) as a capacitor electrode for at least one of the electrodes and reducing the components of the amorphous layer in SRO (110). Provided are a semiconductor device having a capacitor exhibiting improved dielectric properties and high dielectric characteristics, and a method for manufacturing the same.
[0008]
[Means for Solving the Problems]
In the present invention, SrRuO ₃ (SRO) having a (110) plane is used as at least a part of an electrode of a ferroelectric capacitor, and the Ru / Sr ratio (atom) of this SRO is in the range of 1.01 to 1.10. It is characterized by doing. SrRuO ₃ (SRO) having a (110) plane is represented as SRO (110) as shown in FIG. By using the SRO having such a configuration, the crystallinity can be improved, and as a result, a ferroelectric capacitor having excellent dielectric characteristics can be obtained.
That is, a semiconductor device of the present invention includes a semiconductor substrate on which a transistor is formed, a capacitor formed on the semiconductor substrate via an insulating film, and composed of a lower electrode, a dielectric film made of a PZT film, and an upper electrode. And at least the lower electrode of the electrodes constituting the capacitor is made of SrRuO ₃ having a (110) plane, and the Ru / Sr ratio is in the range of 1.01-1.10. Yes.
[0009]
A method of manufacturing a semiconductor device according to the present invention includes a step of forming a lower electrode on a semiconductor substrate on which a transistor is formed by sputtering, and a ferroelectric film made of an amorphous PZT film on the lower electrode. A step of depositing the ferroelectric film, a step of crystallizing the ferroelectric film by heat treatment, and a step of forming an upper electrode on the crystallized ferroelectric film. In the above, the Ru / Sr ratio of SrRuO ₃ having the (110) plane constituting the lower electrode is adjusted within the range of 1.01-1.10 by adjusting the semiconductor substrate temperature and the Ar / O ₂ ratio of the atmospheric gas. It is characterized by being. The SrRuO ₃ may be subjected to a crystallization process after being deposited and before the ferroelectric film is deposited.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, a first embodiment will be described with reference to FIGS. 1 to 3 and FIG.
When the SRO film is formed by the sputtering method, the Ru / Sr ratio changes in the range of 1.5 to 0.5 depending on the substrate temperature during sputtering and the flow rate ratio of Ar / O ₂ . These films having a predetermined Ru / Sr ratio are crystallized by heat treatment at 600 ° C. in N ₂ for 5 minutes. The relationship between the Ru / Sr ratio of this crystallized SRO film and the SRO (110) intensity is shown in FIG. The vertical axis represents the XRD intensity (CPS), and the horizontal axis represents the Ru / Sr ratio. It is shown that the XRD intensity increases when the Ru / Sr ratio exceeds 1.01. The XRD intensity has a peak at a Ru / Sr ratio of 1.1, and gradually decreases from there. The portion where the XRD intensity is strong indicates that the excessive SrO in the SRO inhibits crystallization of the SRO and there are many amorphous layers in the film.
[0011]
Next, these SROs are used as lower electrodes, and a PZT film is formed thereon with a thickness of 150 nm. Further, an SRO is formed as an upper electrode with a thickness of 50 nm, and the Ru / Sr ratio in the capacitor structure and the PZT film formed on the SRO. The relationship with the remanent polarization is shown in FIG. The vertical axis represents remanent polarization (μC / cm ² ), and the horizontal axis represents the Ru / Sr ratio. In this relationship as well, the remanent polarization increases when the Ru / Sr ratio exceeds 1.0. This is considered to be because the crystallinity of SRO greatly affects the crystallinity of the PZT film. Next, FIG. 3 shows the relationship between the Ru / Sr ratio and the leakage current density of the PZT film in this structure. The vertical axis represents the leakage current density (A / cm ² ), and the horizontal axis represents the Ru / Sr ratio. It can be seen that when the Ru / Sr ratio exceeds 1.1, the leakage current increases due to the reaction between Pb in the PZT film and excessive Ru in the SRO. In summary, it can be seen that in a PZT capacitor using SRO as the lower electrode, by setting the Ru / Sr ratio in the range of 1.01 to 1.10. It has been confirmed that this phenomenon occurs in oxide ferroelectric films such as SBT other than PZT or dielectric films such as BST and Ta ₂ O ₅ .
FIG. 6 is a characteristic diagram illustrating film forming conditions for obtaining a predetermined Ru / Sr ratio. The vertical axis represents the Ru / Sr ratio, and the horizontal axis represents the composition ratio (O ₂ / (Ar + O ₂ )) of oxygen (O ₂ ) in the atmospheric gas composition during film formation. A curve A (-♦-) shows a characteristic curve when the film formation temperature is 400 ° C, a curve B (-■-) shows a characteristic curve when the film formation temperature is 500 ° C, and a curve C (- (-) Shows a characteristic curve when the film forming temperature is 600 ° C. As shown in this figure, the Ru / Sr ratio can be obtained in a range of 0.7 to 1.2 by changing the amount of oxygen and the film formation temperature. If the conditions are further changed, a value in the range of 0.5 to 1.5 can be selected.
[0012]
Next, a second embodiment will be described with reference to FIGS.
4 is a cross-sectional view of a semiconductor substrate on which an FRAM according to the present invention is formed, and FIG. 5 is a circuit configuration diagram of an FRAM cell. FIG. 5 shows an equivalent circuit of a 1-transistor 1-capacitor ferroelectric memory cell, which has the same circuit connection as an equivalent circuit of a DRAM cell. C is an information recording capacitor using a ferroelectric having a perovskite structure as an interelectrode insulating film, Q is a charge transfer MOS transistor connected in series to this capacitor, WL is a gate of this MOS transistor , BL is a bit line connected to one of the source / drain regions of the MOS transistor, PL is a plate line connected to one end (plate) of the capacitor, and VPL is a plate Line voltage.
[0013]
An element isolation region 2 such as STI (Shallow Trench Isolation) is formed on a semiconductor substrate 1 such as silicon. Next, a MOS transistor Tr constituting a peripheral circuit or a memory cell is formed by a normal process in the element region surrounded by the element isolation region 2 of the p-type semiconductor substrate 1. The MOS transistor Tr is composed of an n-type source / drain region 3, a gate insulating film 4 such as a silicon oxide film formed between the source / drain regions 3, and polysilicon on the gate insulating film 4. It consists of a gate electrode 5. The gate electrode 5 is protected by a sidewall insulating film 6 such as a silicon nitride film. An insulating film 7 made of PSG (Phospho-Silicate Glass), BPSG (Boron-doped Phospho-Silicate Glass), or the like is formed on the transistor region by a CVD (Chemical Vapor Deposition) method or the like. Connection between the capacitor and one of the source / drain regions 3 of the MOS transistor is performed using a connection plug 8 made of tungsten (W) or polycrystalline silicon embedded in a contact hole formed in the insulating film 7. In forming the connection plug 8, a connection plug material is embedded in the contact hole by blanket CVD, and then the surface of the insulating film 7 is polished by CPM to flatten the surface.
[0014]
A TiN barrier metal layer 9 for preventing the surface of the connection plug 8 from being oxidized is formed by forming a ferroelectric film in a later process or performing annealing in oxygen for securing the capacitor characteristics thereafter. The thickness of the barrier metal 9 is about 50 nm. A capacitor C is formed on the barrier metal layer 9. It is not necessary to form a barrier metal layer on the entire surface under the lower electrode of the capacitor C, and the barrier metal layer may be formed only on the connection plug 8 in a recessed state. Further, an interlayer insulating film 13 such as a silicon oxide film is formed thereon by a CVD method using a material such as TEOS, and a silicon nitride film is interposed thereon to suppress a reaction between the silicon oxide film and the PZT ferroelectric film. An intermediate insulating film 14 made of a film (SiN) is formed. Next, the barrier metal layer 9 is exposed from the intermediate insulating film 14, and the lower electrode 10 made of SRO (110) having a Ru / Sr ratio (atom) of 1.01 to 1.10 is formed thereon by sputtering. Let At this time, for example, a method such as long throw sputtering is used to increase the step coverage. After the SRO lower electrode 10 having a thickness of about 50 nm is formed, the lower electrode 10 is processed so as to be disposed on the area where the capacitor C is formed, that is, on the barrier metal layer 9.
[0015]
Next, a ferroelectric film 11 made of a PZT film is formed on the intermediate insulating film 14 obtained by processing the lower electrode 10 by using a sputtering method. As a film forming method, an RF magnetron sputtering method is employed. In this case, a PZT ceramic target having a Pb amount increased by about 10% is used. The composition of the target is Pb _1.10 La _0.05 Zr _0.4 Ti _0.6 O ₃ . Since a high-density PZT ceramic target has a high sputtering rate and good environmental resistance against moisture and the like, a ceramic fired body having a theoretical density of 98% is used. At the time of sputtering, since there is a substrate temperature rise due to plasma and bombardment due to flying particles, Pb evaporation from the silicon semiconductor substrate and Si sputtering occur, and the loss of the Pb amount in the film tends to occur. Excess Pb in the target is added to compensate for it. Since elements such as Zr, Ti, and La are incorporated into the film in substantially the same amount as the target composition, elements having a desired composition ratio may be used. When the electrical characteristics are unstable due to the composition of the PZT ferroelectric film, a seed layer can be formed, and a PZT ferroelectric film can be formed thereon.
[0016]
Here, in order to improve the structural and electrical characteristics of the PZT ferroelectric film to be crystallized, a sputtering method in which oxygen is introduced is used. The sputtering condition is 1.0-1.5 kW for a 12-inch ceramic PZT target using a target-substrate distance of 60 nm and a rotating magnet, and sputtering is performed under these conditions. In the first stage, a PZT ferroelectric amorphous film having a thickness of 2 to 5 nm is formed by forming a film for 15 to 30 seconds under a condition of introducing 20% oxygen into Ar at a gas pressure of 0.5 to 2.0 Pa. On this PZT ferroelectric amorphous film, only Ar gas is used again, and RF magnetron sputtering is performed for about 5 minutes at a gas pressure of 0.5-2.0 Pa and a power of 1.0-1.5 kW. The film thickness is about 100 nm. Before the PZT ferroelectric film is formed, pre-sputtering for about 1 hour is performed under the same sputtering conditions in order to keep the target surface state, temperature, and chamber environment constant.
Next, the perovskite phase is crystallized by heating at 650 ° C. for 5 seconds in an oxygen stream using RTA. Since the PZT ferroelectric film is not left on the entire wafer surface, the PZT ferroelectric film in portions other than the capacitor is removed at this stage.
[0017]
Next, on the crystallized PZT ferroelectric film 11, an SRO film having an Ru / Sr ratio (atom) of 1.01 to 1.10 as the upper electrode 12 is formed by DC magnetron sputtering to form a capacitor structure. To do. The upper electrode pattern is etched using RIE in a mixed gas of oxygen and chlorine to form a fine pattern. In order to improve the adhesion with the upper electrode and the crystal matching, the required ferroelectric characteristics could be obtained by annealing at 500 ° C. for 30 seconds in nitrogen. As a result of examining the ferroelectricity with the hysteresis characteristic of charge amount Q-applied voltage V, the polarization amount 2Pr (residual polarization × 2) shows about 40 μC / cm ² , and the same amount of polarization on the entire surface of the 8-inch silicon wafer. And a PZT ferroelectric film having a coercive electric field. The coercive voltage was as low as about 1V. As a result of evaluating the fatigue characteristics of this sample, the fatigue characteristics were evaluated with an array corresponding to an area of 50 μm × 50 μm. As a result, the polarization amount did not change until 1E12 cycles, and the leakage current was 10 ⁻⁸ A when 5 V was applied. The value was as low as / cm ² order.
[0018]
Next, an interlayer insulating film 15 such as a silicon oxide film is formed so as to cover the capacitor C. The interlayer insulating film 15 is made of a TEOS film (SiO ₂ film) or the like. The interlayer insulating film 15 is planarized by CMP or the like. A metal wiring 16 such as aluminum is formed on the interlayer insulating film 15, and a part of the metal wiring 16 is electrically connected to the upper electrode 12 by a TiN connection plug 17 embedded in a contact hole formed in the interlayer insulating film 15. It is connected to the. In addition, another part of the metal wiring 16 is connected to the source / source of the transistor Tr by a W connection plug 18 embedded in a contact hole formed in the insulating film 7, the interlayer insulating film 13, the intermediate insulating film 14, and the interlayer insulating film 15. It is electrically connected to the other drain region 3.
Next, an interlayer insulating film 19 such as a silicon oxide film is formed so as to cover the aluminum metal wiring 16. The interlayer insulating film 19 is made of a TEOS film (SiO ₂ film) or the like. The interlayer insulating film 19 is planarized by CMP or the like. A metal wiring 21 such as aluminum is formed on the interlayer insulating film 19, and the metal wiring 21 is electrically connected to the metal wiring 16 by a W connection plug 120 embedded in a contact hole formed in the interlayer insulating film 19. ing.
[0019]
The Ru / Sr ratio of the SRO lower electrode 10 is 1.03 in this embodiment, but may be the same as or different from the Ru / Sr ratio of the SRO upper electrode 12. The upper electrode may be made of other materials such as a Ru film. In this embodiment, the upper and lower electrodes of the capacitor are composed of only SRO. However, it has been confirmed that the present invention is also effective in the case of a laminated film with Pt, Ru, Ir, or the like. In addition, although the example of W is described as the connection plug, polysilicon may be used, and the capacitor does not necessarily have to be on the connection plug.
The capacitance required for the capacitor is about 30 fC. Therefore, in the case of an FRAM using a PZT ferroelectric film, assuming that the residual polarization amount is 10 μC / cm ₂ , a planar capacitor of 0.5 × 0.5 μm is 25 fC, so that a capacitor having a smaller size can be three-dimensionalized. It becomes necessary.
[0020]
【The invention's effect】
The present invention makes it possible to reduce the components of the amorphous layer in the SRO by using SRO (110) having a Ru / Sr ratio of 1.01-1.10 as the capacitor electrode. Crystallinity is improved, and a film having high dielectric characteristics can be obtained.
[Brief description of the drawings]
FIG. 1 is a characteristic diagram showing a relationship between a Ru / Sr ratio and SRO (110) intensity.
FIG. 2 is a characteristic diagram showing a relationship between a Ru / Sr ratio and a remanent polarization of a PZT ferroelectric film formed on an SRO film.
FIG. 3 is a characteristic diagram showing a relationship between a Ru / Sr ratio and a leakage current density of a PZT ferroelectric film.
FIG. 4 is a cross-sectional view of a semiconductor substrate on which an FRAM according to the present invention is formed.
FIG. 5 is a circuit configuration diagram of an FRAM cell.
FIG. 6 is a characteristic diagram illustrating film forming conditions for obtaining a predetermined Ru / Sr ratio.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor substrate, 2 ... Element isolation region (STI),
3 ... source / drain region, 4 ... gate insulating film,
5 ... Gate electrode, 6 ... Gate sidewall insulating film, 7 ... Insulating film,
8, 17, 18, 20 ... connecting plug, 9 ... barrier metal layer,
10 ... Lower electrode, 11 ... Ferroelectric film, 12 ... Upper electrode,
13, 15, 19 ... interlayer insulating film, 14 ... intermediate insulating film,
16, 21 ... Metal wiring.

Claims

A semiconductor substrate on which a transistor is formed, and a capacitor formed on the semiconductor substrate through an insulating film and including a lower electrode, a dielectric film made of a PZT film, and an upper electrode, constitute the capacitor. At least the lower electrode of the electrodes is made of SrRuO ₃ having a (110) plane, and the Ru / Sr ratio is in the range of 1.01 to 1.10.

The transistor has a source region and a drain region, and the source region or the drain region is electrically connected to the lower electrode through a connection plug, and the connection is made between the lower electrode and the connection plug. 2. The semiconductor device according to claim 1 , further comprising a barrier metal layer for preventing oxidation of the plug surface.

Forming a lower electrode by sputtering on an insulating film on a semiconductor substrate on which a transistor is formed; depositing a ferroelectric film made of an amorphous PZT film on the lower electrode; and A step of crystallizing the film by heat treatment, and a step of forming an upper electrode on the crystallized ferroelectric film, and at the time of sputtering the lower electrode, the temperature of the semiconductor substrate and the atmosphere gas A semiconductor characterized by adjusting the Ar / O ₂ ratio so that the Ru / Sr ratio of SrRuO ₃ having the (110) plane constituting the lower electrode is in the range of 1.01 to 1.10. Device manufacturing method.

4. The method of manufacturing a semiconductor device according to claim 3 , wherein the SrRuO ₃ is subjected to a crystallization process after the film formation and before the ferroelectric film is deposited.