JP4165087B2 - 基板研磨方法 - Google Patents
基板研磨方法 Download PDFInfo
- Publication number
- JP4165087B2 JP4165087B2 JP2002049110A JP2002049110A JP4165087B2 JP 4165087 B2 JP4165087 B2 JP 4165087B2 JP 2002049110 A JP2002049110 A JP 2002049110A JP 2002049110 A JP2002049110 A JP 2002049110A JP 4165087 B2 JP4165087 B2 JP 4165087B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- polishing
- carrier
- film
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体基板や液晶基板等よりなる基板の表面を平坦化処理するための化学機械研磨(CMP)を行う基板の研磨方法に関するものである。
【0002】
【従来の技術】
近年、半導体製造プロセスの高密度化、微細化に伴い種々の微細加工技術が研究開発されている。その中でも、化学機械研磨(以下CMPという)は、層間絶縁膜の平坦化を行う必須技術である。
【0003】
CMPに用いられる基板研磨装置は、図11のようなものであって、中心軸の回りに回転する円盤状のプラテン(定盤)6とプラテン6を中心部で支持するプラテン軸7とプラテン6上に貼り付けられた独立気泡型ポリウレタン樹脂や不織布等からなる研磨布(パッド)5と基板3が装着された円板状のキャリア1とキャリア1を中心部で支持するキャリア軸8とコロイダルシリカを主成分とする研磨剤(スラリー)11を供給するための研磨剤供給装置10とを備え、キャリア1に装着した基板3の表面を研磨布5に押しつける機械的研磨作用と、加工中に供給した研磨剤(スラリー)11の化学的研磨作用により、基板表面の凹凸をなくすよう研磨することを特徴としている。
【0004】
更に本発明者が使用する基板研磨装置は他のキャリア2を有しているため、1枚の研磨布5上でキャリア1、2が同時に2枚の基板3、4を研磨することができる。故に1バッチ2枚処理となり、スループットを大幅に短縮できる。
【0005】
さて、半導体基板の多層配線構造は図12に示すようにシリコン基板21上にパターン形成した金属配線22の上に層間絶縁膜23を積層し、その層間絶縁膜23の凹凸部分24を基板研磨装置で平坦化研磨する組み合わせで構成されている。
【0006】
特にCMPによる層間絶縁膜の平坦化加工において、初期膜厚25から規定の膜厚26に合わせ込む研磨時間は、事前に金属配線なしの層間絶縁膜を積層した凹凸なしの基板(以降、下地なしの基板)の研磨レート測定より得られた研磨レートをR、初期膜厚25をHi、規定の膜厚26をHo、層間膜段差における凹凸部のパターン密度をKとして
【0007】
【数1】
【0008】
より導かれる。パターン密度Kは品種及び配線層によって決定される定数である。
【0009】
ここで、図13に図11に示す1バッチ2枚処理の基板研磨装置を用いた場合のロット処理方法を示している。
【0010】
研磨時間T1はキャリア1で研磨した下地なしの基板3の研磨レートをR1、キャリア2で研磨した処理の下地なしの基板4の研磨レートをR2として、
【0011】
【数2】
【0012】
より導かれ、1バッチ固定の研磨時間T1で複数枚の基板の研磨を行う。
【0013】
しかし、処理枚数が奇数であるロットを処理する場合、最終バッチはキャリア1に装着した基板3の1枚のみ研磨を行うが、1枚の研磨布上でキャリア1、2で研磨を行った前バッチと同じ研磨時間で処理すると、規定の膜厚に合わせ込むことができない。なぜなら、基板1枚研磨した場合の研磨布と基板2枚同時に研磨した場合の研磨布の目詰まりや研磨熱による研磨布の表面の劣化の度合いが異なるため、研磨レートが異なるためである。更に研磨布表面の劣化度合は研磨する基板の凸部の比率によって単位面積当りの荷重が変化するため品種によって異なる。
【0014】
そこで、1枚処理を行う場合、キャリア1のみで下地なしの基板の研磨レート測定を行い、研磨時間T2を研磨レート測定から得られた研磨レートをR3として(数1)に挿入することによって
【0015】
【数3】
【0016】
より求め、得られた研磨時間T2で研磨を行わなければならなかった。
【0017】
【発明が解決しようとする課題】
しかしながら、最終バッチの1枚のみ規定の膜厚に合わせ込む研磨時間を変更するとなると、ロット処理を分割しなければならない。又、研磨時間を決定するためにキャリア1とキャリア2で同時に研磨する下地なしの基板の研磨レートの測定とキャリア1のみで研磨する下地なしの基板の研磨レートの測定が必要である為、装置の処理能力に影響を及ぼす。
【0018】
そこで、本発明では基板の研磨方法として、1枚の研磨布で2枚以上の基板を同時に研磨し、端数の基板を研磨する場合、同じ研磨時間で端数の基板の研磨量を1バッチ処理時に全ての基板を表面の凹凸部の段差を有する基板とした場合の研磨量と同一にすることによって、端数の基板でも規定の膜厚に合わせ込む方法を確立することにある。
【0019】
【課題を解決するための手段】
上記課題を解決するために、本発明の基板研磨方法は、定盤上に取り付けられた研磨布を第1の回転速度で回転させ、前記研磨布の表面上に研磨剤を供給し、複数の基板を、第2の回転速度で回転させるとともに前記研磨布の表面に押圧することにより同時に研磨することができる化学機械研磨装置を用い、表面に凹凸部を有するPlasma CVD TEOS膜が形成された製品基板を研磨して前記凹凸部の段差を緩和し、前記膜を規定の膜厚にする基板研磨方法であって、1バッチにおいて研磨すべき前記製品基板の数が前記化学機械研磨装置が同時に研磨できる数に満たない端数となる場合は、同じ研磨時間で、研磨すべき前記製品基板の数が前記化学機械研磨装置が同時に研磨できる数である場合と同一の研磨量となるように、表面に凹凸部がなく、被研磨面がシリコン窒化膜、High Density Plasma−SiO2膜、シリコン窒化膜とHigh Density Plasma−SiO2膜との積層膜、またはセラミック材のうちの1つとなっている基板と共に前記製品基板を研磨する。
【0021】
この方法により、前記製品基板の研磨量を、同じ研磨時間で1バッチ処理時に全ての基板を表面の凹凸部の段差を有する基板とした場合の研磨量と同一にすることができる。
【0028】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ、詳細に説明する。
【0029】
(第1の実施形態)
図1(A)は、本発明の第1の実施形態に係るCMPに使用される基板研磨装置の処理枚数が偶数であるロットの処理方法を示しており、研磨布5上でキャリア1、キャリア2が同時に2枚の基板3、基板4を研磨することができる。
【0030】
図1(B)は処理枚数が奇数であるロットの最終バッチの処理方法を示している。
【0031】
ロットは凹凸部の段差有りの基板(以降、製品基板)であり、基板の被研磨面はP-TEOS(Plasma-CVD TEOS)膜であり、本発明においては表面の成膜状態が一定であり、成膜状態によって研磨レートの変動が少ないものとする。
【0032】
1バッチ2枚処理の基板研磨装置を用いた場合のロットの処理方法を説明する。
【0033】
まず、キャリア1、キャリア2を用いて、事前に金属配線なしの層間絶縁膜を積層した凹凸なしの基板(以降、下地なしの基板)の研磨レート測定を実施する。
【0034】
次に、研磨時間Tを研磨レート測定結果から得られたキャリア1の研磨レートをR1、キャリア2の研磨レートをR2、ロットの初期膜厚25の平均値をHi、規定の膜厚26をHo、層間膜段差24における凹凸部のパターン密度をKとして、
【0035】
【数4】
【0036】
より、導く。パターン密度Kは品種及び配線層によって決定される定数である。
【0037】
処理枚数が偶数であるロットを処理する場合、(数4)より得られた研磨時間Tを固定して、1バッチ2枚ずつ研磨を行っていく。
【0038】
処理枚数が奇数であるロットを処理する場合、最終バッチは製品基板1枚となる為、キャリア1に製品基板、キャリア2にダミーの基板を装着して、前バッチと同じく(数4)より得られた研磨時間Tで1バッチ2枚の研磨を行う。
【0039】
ダミーの基板の選定においては製品基板と同じ段差をもつ基板を用意すればよいが、コスト面から難しいのは当然であり、下記の実施の形態より、シリコン窒化(SiN)膜でかつ下地なしの基板又はHDP(High Density Plasma)-SiO2膜でかつ下地なしの基板を選択している。
【0040】
本実施の形態におけるキャリア2に使用するダミーの基板の種類を図2に示している。本実施の形態では、実験1としてキャリア1に製品基板、キャリア2に製品基板を装着して研磨し、実験2としてキャリア1に製品基板、キャリア2にシリコン基板、実験3としてキャリア1に製品基板、キャリア2に製品と同質の膜質であるP-TEOS(Plasma-CVD TEOS)膜でかつ下地なしの基板を装着して研磨し、実験4としてキャリア1に製品基板、キャリア2にシリコン窒化(SiN)膜を装着して研磨し、実験5としてキャリア1に製品基板、キャリア2にHDP(High Density Plasma)-SiO2膜を装着して研磨している。
【0041】
図3に実験1の場合のキャリア1で処理した製品基板の研磨量を基準にして、各実験のキャリア1で処理した製品基板の研磨量の比較結果を示している。
【0042】
図3の結果からいえば、キャリア1に製品基板、キャリア2に製品基板を装着して研磨した状態に近いのは、ダミーの基板として、キャリア2にシリコン窒化(SiN)膜またはHDP(High Density Plasma)-SiO2膜となることが分かる。
【0043】
図2に各成膜の物性比較を示しているが、エッチングレートが低い程、膜質の硬度が高いことを示し、硬度の高いシリコン窒化(SiN)膜またはHDP(High Density Plasma)-SiO2膜をダミーの基板にすることによってキャリア1に製品基板、キャリア2に製品基板を装着して研磨した状態に近くすることができるとも言える。
【0044】
ここで、本発明者達は凹凸部の段差のある基板の処理方法において、研磨布の表面温度と相関していることを示唆するものとして、以下のような注目すべき事実に気がついた。
【0045】
図5は、図4に示すように赤外線温度計を研磨布の上に配置し、各実験の研磨布の表面温度を非接触で測定した結果を示しており、横軸に研磨時間、縦軸に研磨布の表面温度を表している。
【0046】
図5より、実験2のキャリア1に製品基板、キャリア2にシリコン基板を装着して研磨した研磨布の温度曲線、実験3のキャリア1に製品基板、キャリア2に製品と同質の膜質であるP-TEOS(Plasma-CVD TEOS)膜を装着して研磨した研磨布の温度曲線は、実験1のキャリア1に製品基板、キャリア2に製品基板を装着して研磨した研磨布の温度曲線と比較して、常に高い。又、実験4のキャリア1に製品基板、キャリア2にシリコン窒化(SiN)膜を装着して研磨した研磨布の温度曲線、実験5のキャリア1に製品基板、キャリア2にHDP(High Density Plasma)-SiO2膜を装着して研磨した研磨布の温度曲線は実験1のキャリア1に製品基板、キャリア2に製品基板を装着して研磨した研磨布の温度曲線とほぼ類似していることが分かる。
【0047】
このような温度差が生じる理由は基板を2枚同時に処理した場合において、基板の膜の種類によって研磨布の目詰まりの度合いが異なるためで、研磨布の温度が高いことは研磨レートが高いことを示している。
【0048】
ゆえに、温度曲線の面からも、キャリア1に製品基板、キャリア2に製品基板を装着して研磨した状態に近いのは、キャリア2のダミーの基板として、シリコン窒化(SiN)膜またはHDP(High Density Plasma)-SiO2膜となる。
【0049】
本発明の知見として、キャリア1に製品基板、キャリア2にダミーの基板とした場合の研磨布の表面温度をキャリア1、2共に、製品基板2枚同時に処理した場合の研磨布の表面温度と同じになるようにすれば、研磨レートが同じになり、キャリア1に製品基板、キャリア2にダミーの基板として処理した場合の基板の研磨量とキャリア1、2共、製品基板2枚同時に処理した場合の研磨量とは同じになることが言える。上記知見に基づけば、製品基板の非研磨面がP−TEOS(Plasma-CVD TEOS)膜以外の膜、例えば層間絶縁膜で代表的なBPSG膜についても同じことが言え、実施の形態と同じ実験を行えば、容易にダミーの基板は選定できる。
【0050】
本発明を適用することで、1バッチで2枚以上の複数の基板を同時に研磨を行う場合においても、上記実施形態と同じ効果が得られる。
【0051】
(第2の実施形態)
図5より実験4、実験5とも、研磨の終了付近で急激な温度上昇が見受けられるが、これは膜が無くなり、シリコン基板が表われたことを意味している。よりキャリア1に製品基板、キャリア2に製品基板を装着して研磨した状態に近づける為には、研磨時間に応じてシリコン窒化(SiN)膜またはHDP(High Density Plasma)-SiO2膜を多く堆積する必要がある。しかしながら、CVD装置で膜厚を多く堆積することはパーティクルの多発を招くため、困難である。
【0052】
そこで、第2の実施形態として、製品基板の研磨時間が150秒以上の場合、実験6として、キャリア2に使用するダミーの基板として、シリコン窒化(SiN)膜200nmの上にHDP(High Density Plasma)-SiO2膜700nmを堆積するといった異種の膜厚を組み合わせてみた。
【0053】
図6に実験1の場合のキャリア1で処理した製品基板の研磨量を基準にして、実験6のキャリア1で処理した製品基板の研磨量の比較結果を示している。
【0054】
図6より、キャリア1に製品基板、キャリア2にシリコン窒化(SiN)膜とHDP(High Density Plasma)-SiO2膜を組み合わせた基板を装着して研磨した場合の製品基板の研磨量は、キャリア1に製品基板、キャリア2に製品基板を装着して研磨した場合の研磨量に対し近い値が得られ、研磨布の温度特性曲線も図7に示すようにほぼ同一の曲線が得られた。キャリア2に使用するダミーの基板として、異種の膜を組み合わせることによって、研磨時間が長くても、同様な効果が得られることが分かった。
【0055】
(第3の実施形態)
本発明はキャリア2に使用するダミーの基板を、第1、第2の実施形態としてシリコン基板を使用したが、第3の実施形態として石英材又はセラミック材の加工品でシリコン基板と同じ形状(直径200mm,厚み725±25mm)を組み合わせた。
【0056】
本実施の形態では、実験1としてキャリア1に製品基板、キャリア2に製品基板を装着して研磨し、実験7としてキャリア1に製品基板、キャリア2に石英材の加工品を装着して研磨し、実験8としてキャリア1に製品基板、キャリア2にセラミック材の加工品を装着して研磨している。
【0057】
図8に実験1の場合のキャリア1で処理した製品基板の研磨量を基準にして、実験7、実験8のキャリア1で処理した製品基板の研磨量の比較結果を示している。
【0058】
図8より、キャリア1に製品基板、キャリア2に石英材の加工品を装着して研磨した場合とキャリア1に製品基板、キャリア2にセラミック材の加工品を装着して研磨した場合の製品基板の研磨量は、キャリア1に製品基板、キャリア2に製品基板を装着して研磨した場合の研磨量に対し近い値が得られることが分かる。
【0059】
キャリア2に使用するダミーの基板の代わりとして、石英材又はセラミック材の加工品を組み合わせることによって、同様な効果が得られることが分かった。
【0060】
しかしながら、石英材の加工品は透過光センサーを通過してしまうため、透過光センサーの有無によって使い分ける必要がある。又、石英材又はセラミックの加工品を使用すれば、再利用が可能のため第1、第2の実施形態で使用したダミーの基板を削減できる。
【0061】
(第4の実施形態)
図9は、本発明の第4の実施形態に係るCMPに使用される基板研磨装置である。本実施形態に係る基板研磨装置は研磨布5上でキャリア1、キャリア2が同時に2枚の基板3、基板4を研磨することができ、研磨布を貼り付けるプラテン6(定盤)の温度を変更することによって研磨布の温度をバッチ毎に制御する。
【0062】
循環配管14は純水を循環供給するための配管であり、プラテン6の内部に流路接続されている。循環配管14には、ポンプ15、チラー16、管内温度計17がそれぞれ介設されている。ポンプはプラテン6の内部に向けて、純水を循環配管14を介して送液し、チラー16は循環配管14を流れる約23℃の純水を例えば約0℃から約20℃の範囲内まで冷却し、管内温度計17はチラー16で冷却された純水の温度を測定する。
【0063】
基板研磨装置の制御部の内部に組み込まれた配管温度の制御部18は、管内温度計17、ポンプ15、チラー16と電気的に接続され、管内温度計17による測定に基づく信号を受信し、ポンプ15、チラー16に制御信号を送信する。
【0064】
次に第4の実施形態の基板研磨装置の研磨シーケンスを説明する。まず、処理枚数が奇数であるロットの最終バッチの情報を装置に教え込ませる。最終バッチにはキャリア1に製品の基板、キャリア2に製品の基板の被研磨面と同質の膜質で、かつ下地なしの基板を装着させる。本実施形態での基板の被研磨面はP−TEOS(Plasma-CVD TEOS)膜であり、本発明においては表面の成膜状態が一定であり、成膜状態によって研磨レートの変動が少ないものとする。
【0065】
次に研磨が開始されると、ポンプ15を作動させてプラテン6に向けて純水を循環供給し、チラー16より循環供給される23℃の純水を20度まで冷却し、管内温度計17によって測定された結果を基にフィードバック制御を行い、純水の温度を一定に保つことによって、プラテン6の温度を一定に保つ。
【0066】
最終バッチの前バッチが終了した際、チラー16の温度を強制的に下げ、管内温度計が安定したのを確認した後、最終バッチの処理が行われる。図8の結果より、実験1のキャリア1に製品基板、キャリア2に製品基板を装着して研磨した研磨布の温度曲線と、実験2のキャリア1に製品基板、キャリア2に製品と同質の膜質であるTEOS膜でかつ下地なしの基板研磨布の表面温度の温度差が4度あることから、チラー16の温度はプラテン6から研磨布5への熱効率を考慮して20度より6〜8度下げる必要がある。
【0067】
図10に第4の実施形態における基板研磨装置を使用して、25枚連続処理した際のCMP後膜厚推移を示している。横軸に処理した基板の番号、縦軸にCMP後の膜厚及び循環配管14の純水の温度を表している。最終バッチで番号25の基板を処理しており、循環配管の純水の温度を下げて、CMP後の規定の膜厚1000nm±200nm内に入っていることが分かる。
【0068】
研磨布の温度を下げることによって研磨レートを低下させ、キャリア1に製品基板、キャリア2に製品の基板の被研磨面と同質の膜質で、かつ下地なしの基板とした場合の製品基板の研磨量をキャリア1、2共に、製品基板2枚同時に処理した場合の研磨量と同一にすることができる。
【0069】
本発明を適用することで、1バッチで2枚以上の複数の基板を同時に研磨を行う場合においても、上記実施形態と同じ効果が得られる。
【0070】
【発明の効果】
以上、説明したように本発明によれば、1枚の研磨布で2枚以上の基板を同時に研磨し、端数の基板を研磨する場合、一方の基板を凹凸部の段差を有する基板、他方の基板を凹凸部の段差の無い基板と共に組み合わせることによって、同じ研磨時間で、端数の基板でも規定の膜厚に合わせ込むことが可能である。
【0071】
凹凸部の段差の無い基板の代わりにセラミック材や石英材の加工品としても、同様な効果が得られ、基板の削減からも有効である。
【0072】
又、研磨布の温度を下げることによっても同様な効果が得られる。
【図面の簡単な説明】
【図1】本実施形態の処理枚数が奇数であるロットの最終バッチの処理運用を説明する図
【図2】本発明の第1の実施形態におけるダミー基板の種類を示す図
【図3】本発明の第1の実施形態における片側使用基板の違いによる製品基板の研磨量の比較を示す図
【図4】本発明の第1の実施形態における赤外線温度計による研磨布の表面温度測定を概略的に示す図
【図5】本発明の第1の実施形態における片側使用基板の違いによる研磨布の表面温度特性を示す図
【図6】本発明の第2の実施形態における片側使用基板の違いによる製品基板の研磨量の比較を示す図
【図7】本発明の第2の実施形態における片側使用基板の違いによる研磨布の表面温度特性を示す図
【図8】本発明の第3の実施形態における片側使用材料の違いによる製品基板の研磨量の比較を示す図
【図9】本発明の第4の実施形態における基板研磨装置の図
【図10】本発明の第4の実施形態における基板研磨装置を使用して、25枚処理した際のCMP後膜厚推移を示す図
【図11】CMPに使用される基板研磨装置による基板の研磨状態を概略的に示す斜視図
【図12】研磨対象となる膜構造の一例を示す図
【図13】従来の処理枚数が奇数であるロットの最終バッチの処理運用を説明する図
【符号の説明】
1 キャリア
2 キャリア
3 基板
4 基板
5 研磨布(パッド)
6 プラテン(定盤)
7 プラテン軸
8 キャリア軸
9 キャリア軸
10 研磨剤供給装置
11 研磨剤(スラリー)
12 赤外線温度計
13 赤外線温度計の測定箇所
14 循環配管
15 循環ポンプ
16 チラー
17 管内温度計
18 制御部
21 シリコン基板
22 金属配線
23 層間絶縁膜
24 層間膜段差
25 初期膜厚
26 規定の膜厚
Claims (1)
- 定盤上に取り付けられた研磨布を第1の回転速度で回転させ、前記研磨布の表面上に研磨剤を供給し、複数の基板を、第2の回転速度で回転させるとともに前記研磨布の表面に押圧することにより同時に研磨することができる化学機械研磨装置を用い、表面に凹凸部を有するPlasma CVD TEOS膜が形成された製品基板を研磨して前記凹凸部の段差を緩和し、前記膜を規定の膜厚にする基板研磨方法であって、1バッチにおいて研磨すべき前記製品基板の数が前記化学機械研磨装置が同時に研磨できる数に満たない端数となる場合は、同じ研磨時間で、研磨すべき前記製品基板の数が前記化学機械研磨装置が同時に研磨できる数である場合と同一の研磨量となるように、表面に凹凸部がなく、被研磨面がシリコン窒化膜、High Density Plasma−SiO2膜、シリコン窒化膜とHigh Density Plasma−SiO2膜との積層膜、またはセラミック材のうちの1つとなっている基板と共に前記製品基板を研磨することを特徴とする基板研磨方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049110A JP4165087B2 (ja) | 2002-02-26 | 2002-02-26 | 基板研磨方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002049110A JP4165087B2 (ja) | 2002-02-26 | 2002-02-26 | 基板研磨方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003249467A JP2003249467A (ja) | 2003-09-05 |
JP4165087B2 true JP4165087B2 (ja) | 2008-10-15 |
Family
ID=28661709
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002049110A Expired - Fee Related JP4165087B2 (ja) | 2002-02-26 | 2002-02-26 | 基板研磨方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4165087B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007237313A (ja) | 2006-03-07 | 2007-09-20 | Matsushita Electric Ind Co Ltd | 基板研磨方法、及び、半導体装置の製造方法 |
US20110300776A1 (en) * | 2010-06-03 | 2011-12-08 | Applied Materials, Inc. | Tuning of polishing process in multi-carrier head per platen polishing station |
-
2002
- 2002-02-26 JP JP2002049110A patent/JP4165087B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003249467A (ja) | 2003-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7294043B2 (en) | CMP apparatus and process sequence method | |
JP3334139B2 (ja) | 研磨装置 | |
JPH04216627A (ja) | 半導体基板上に形成された誘電体を平坦化する方法およびその装置 | |
JPH07299736A (ja) | 研磨装置 | |
TW424032B (en) | Differential temperature control in a chemical mechanical polishing process for the manufacture of semiconductor integrated circuits and an apparatus used therein | |
TW201015630A (en) | Chemical mechanical polish process control for improvement in within-wafer thickness uniformity | |
US6245193B1 (en) | Chemical mechanical polishing apparatus improved substrate carrier head and method of use | |
JPH10180618A (ja) | Cmp装置の研磨パッドの調整方法 | |
US10807213B2 (en) | Chemical mechanical polishing apparatus and method | |
TW202216358A (zh) | 用於cmp溫度控制的設備及方法 | |
EP0808231B1 (en) | Chemical-mechanical polishing using curved carriers | |
JPH1133897A (ja) | 化学的機械研磨装置及び化学的機械研磨方法 | |
US20020173249A1 (en) | Dynamic slurry distribution control for cmp | |
JP4165087B2 (ja) | 基板研磨方法 | |
US6899612B2 (en) | Polishing pad apparatus and methods | |
US7153188B1 (en) | Temperature control in a chemical mechanical polishing system | |
KR100413493B1 (ko) | 화학적 기계적 연마 장치의 연마 플래튼 및 그를 이용한평탄화방법 | |
KR20070113634A (ko) | 화학적 기계적 연마 장치의 연마 방법 | |
JP2006263876A (ja) | 研磨装置、研磨方法および半導体装置の製造方法 | |
JP2006332322A (ja) | 研磨パッドのドレッシング方法及び研磨装置 | |
TWI273649B (en) | Method for CMP removal rate compensation | |
JPH07223160A (ja) | 研磨装置およびこれを用いた研磨方法 | |
CN115122228A (zh) | 基板研磨系统及其方法 | |
JP2005005315A (ja) | ウエーハの研磨方法 | |
JP2001237206A (ja) | 平坦化加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080130 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080522 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |