JP4162058B2

JP4162058B2 - Semiconductor device support device, semiconductor device fixing method, and semiconductor device removal method from support device

Info

Publication number: JP4162058B2
Application number: JP06699097A
Authority: JP
Inventors: 茂幸丸山; 太深谷
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-06-21
Filing date: 1997-03-19
Publication date: 2008-10-08
Anticipated expiration: 2017-03-19
Also published as: JPH1068758A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の支持装置、半導体装置の固定方法及び半導体装置の支持装置からの離脱方法に関し、より詳しくは、半導体装置の加速試験などに用いられる試験用キャリアや試験用ボードに半導体装置を支持する支持装置と半導体装置の固定方法と、固定された半導体装置を離脱させる方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路（ＬＳＩ）の高集積化は著しく進み、同時に電子機器のダウンサイジング化の傾向も著しい。これらの要求に対応するにはＬＳＩにおける素子の高集積化もさることながら、半導体チップの高密度実装技術に依存する要素も大きい。
【０００３】
このような背景から、ＬＳＩのベアチップの電極やＬＳＩのＣＳＰ（Chip Size Package)の端子が高密度化されている。
そのようなＬＳＩを製品としてユーザへ供給する際には、ＬＳＩの初期不良を検出するための熱加速試験（以下、ＢＩ(Burn In) 試験という）、最終試験（Final Test（ＦＴ))が行われる。ＢＩ試験は、加熱下で半導体集積回路の電気特性を調べる試験である。
【０００４】
そのような試験する際には、ベアチップの電極と試験用基板上のコンタクト端子との位置合わせや、ＣＳＰの端子と試験用基板上のコンタクト端子との位置合わせが必要となる。そのベアチップやＣＳＰを位置合わせするために、例えば試験用基板に位置合わせ用の壁又は溝を形成した試験用基板を使用することがあり、この壁や溝による位置合わせは、一般に「機械的位置決め（メカアライメント）」と呼ばれる。
【０００５】
しかし、ベアチップは半導体ウェハの切断（ダイシング）によって整形されるために、その外形寸法にバラツキが生じ、しかもベアチップの電極の外形に対する位置にもバラツキが生じる。このため、ベアチップの電極と試験用基板上のコンタクト端子とを精度良く位置合わせすることができない。しかも、試験用基板とベアチップを接続するための間隙（クリアランス）が存在するために、その間隙内で位置ズレが生じ易い。
【０００６】
そこで、ベアチップの電極と試験用基板のコンタクト端子との位置合わせを画像認識で行う方法が開発されている。この方法は、ベアチップの電極と試験用基板上のコンタクト端子のそれぞれの位置を画像処理装置により認識し、さらにそれらの電極とコンタクト端子の位置を比べ、電極とコンタクト端子にズレがある場合にはベアチップを移動してズレを無くす方法である。
【０００７】
試験用基板とベアチップの位置合わせと固定を行うために、図３０(a),(b) に示すような支持具１が使用されている。
この支持具１は、通気孔２を持つ押さえ板３とラッチ部４とを有するものである。そして、押さえ板３の通気孔２を通してハンドリングヘッド１０からの吸引力でベアチップ状態の半導体装置２０を支持しながら、画像認識装置を用いて位置合わせし、ついで、ハンドリングヘッド１０を下降して半導体装置２０の電極２１と試験用基板２２のコンタクト端子２３とを接触させる。この場合、押さえ板３の両側にはラッチ部４が存在し、そのラッチ部４は試験用基板２２のフランジ２４に引っ掛かるような構造となっている。
【０００８】
従って、半導体装置２０は、押さえ板３によって試験用基板２２に押圧固定される。
このような支持具１は、図３１に示すように、ＣＳＰ型の半導体装置３０を試験用基板３１に固定して半導体装置３０の端子３１と試験用基板３２上のコンタクト端子３３を接触させる場合にも使用することができる。この場合、支持具１のラッチ部４はラッチ孔３４を通して試験基板３２の底部に係合する。
【０００９】
【発明が解決しようとする課題】
しかし、そのような支持具１においては、ラッチ部４が試験用基板２２、３２にクリックする際に、ラッチ部４からの衝撃により押さえ板３が揺れて半導体装置２０、３０の位置がズレることが多く、再度の位置合わせが必要になる。
本発明の目的は、半導体装置をズレることなく試験用基板に固定することができる半導体装置の支持装置、半導体装置の固定方法と、固定された半導体装置を容易に取り外せる半導体装置の支持装置からの離脱方法を提供することにある。
【００１０】
【課題を解決するための手段】
（手段）
（１）上記した課題は、図１、図３、図１６に例示するように、半導体装置４０，９０の電極４０ａ又は端子９０ａが重ねられる配線４５，９４を有する基板４１，９５と、前記半導体装置４０，９０を支持し、且つ前記半導体装置４０，９０を前記基板４１，９５に押圧する支持体５１と、前記支持体５１と前記基板４１，９５のいずれかに取付けられた磁石５４と、前記磁石５４に対向して前記基板４１，９５又は前記支持体５１のいずれかに設けられた磁性材よりなる磁性部４７，９７とを有することを特徴とする半導体装置の支持装置によって解決する。
【００１１】
上記した半導体装置の支持装置において、前記磁石５４と逆方向の磁界を前記磁性部４７，９７に印加する磁界発生部５７を有することを特徴とする。
上記した半導体装置の支持装置において、前記支持体５１に形成された通気孔５３と、該通気孔５３を通して前記半導体装置４０，９０を吸引するハンドリングヘッドを有することを特徴とする。
【００１２】
上記した半導体装置の支持装置において、図５又は図１５に例示するように、前記支持体５１又は前記基板４１，９５のいずれかには、前記半導体装置４０，９０を囲む磁気シールド７６が形成されていることを特徴とする。
上記した半導体装置の支持装置において、図１に例示するように、前記配線４４のうち前記半導体装置４０を載置する部分の下の前記基板４１には弾性体４３が埋め込まれていることを特徴とする。
【００１３】
上記した半導体装置の支持装置において、図１６に例示するように、前記基板９５の前記配線９４は弾性材よりなるピン９４であり、前記基板９５に形成された凹部９６に配置されていることを特徴とする。該ピン９４の下端は前記基板の底から外部に突出していることを特徴とする。
上記した半導体装置の支持装置において、図１４に例示するように、前記配線４４は絶縁性シート７５の上に形成され、該絶縁性シート７５は前記基板４１の上に形成されていることを特徴とする。
【００１４】
上記した半導体装置の支持装置において、前記基板９５上の前記配線９４のうち、前記半導体装置９０の電極又は端子９０ａに接触する部分には、横方向よりも上下方向の抵抗が低い異方性導電膜１０８が置かれていることを特徴とする。
図１(a),(b) に例示するように、支持体５１に形成された通気孔５３を通してハンドリングヘッド５０により半導体装置４０を吸着するとともに、該半導体装置４０とハンドリングヘッド５０の間に前記支持体５１を挟み、前記ハンドリングヘッド５０により前記支持体５１及び前記半導体装置４０を移動して間隔をおいて基板４１に対向させ、前記ハンドリングヘッド５０により前記支持体５１及び前記基板４１を移動して前記半導体装置４０の電極４０ａ又は端子を前記基板４１上の配線４４に対向させ、前記支持体５１を前記基板４１に向けて移動して前記半導体装置４０の前記電極４０ａ又は前記端子を前記配線４４に接触させるとともに、前記支持体５１と前記基板４１とを磁気的に吸着固定し、前記ハンドリングヘッド５０による前記半導体装置４０の吸着を解く工程を有することを特徴とする半導体装置の固定方法によって解決する。
【００１５】
また、基板の配線に半導体装置４０の端子又は電極が接触し、該半導体装置４０が支持体５１によって基板に押圧され、該基板と該支持体５１が磁石５４と磁性片４７の吸引力によって固定された状態で、前記磁石５４の磁界と逆向きの磁界を前記磁性片４７を通して発生させて前記磁石５４と前記磁性片４７の反発力によって前記支持体５１と前記基板４１を分離することを特徴とする半導体装置の支持装置からの離脱方法によって解決する。
（２）上記した課題は、図７、図１０に示すように、半導体装置４０，９０の電極４０ａ又は端子９０ａが重ねられる配線４４，７２と該配線４４，７２の間に形成された挿通孔４１ｃ，７３とを有する基板４１Ａ，７１と、前記基板４１Ａ，７１の前記挿通孔４１ｃ，７３に挿通される磁界発生部４７ａ，５７，９２と、前記半導体装置４０，９０を支持して前記基板４１Ａ，７１に取付けられ、且つ少なくとも前記挿通孔４１ｃ，７３に対抗した部分が磁性体より形成された支持体６０，８０を有することを特徴とする半導体装置の支持装置によって解決する。
【００１６】
上記した半導体装置の支持装置において、前記磁界発生部４７ａ，５７，９２は、コイル５７が巻かれる磁性コア４７ａ，９２であることを特徴とする。上記した半導体装置の支持装置において、前記支持体６０，８０に形成された通気孔６３ａ，８３ａと、該通気孔６３ａ，８３ａを通して前記半導体装置４０，９０を吸引するハンドリングヘッド５０とを有することを特徴とする。
【００１７】
上記した半導体装置の支持装置において、前記支持体６０，８０は、前記半導体装置４０，９０を前記基板４１Ａ，７１に押圧するバネ６６，８６を有する押圧部６１，８１を有することを特徴とする。
上記した半導体装置の支持装置において、図１８に例示するように、前記基板の前記配線は弾性材よりなるピン１０３であり、前記基板に形成された凹部内に配置されていることを特徴とする。該ピン１０３は前記基板の底から外部に突出していることを特徴とする。
【００１８】
上記した半導体装置の支持装置において、図１７に例示するように、前記配線４４と前記基板４１Ａの間には絶縁性シート７５が介在されていることを特徴とする。
上記した半導体装置の支持装置において、前記基板７１上の前記配線７２のうち、前記半導体装置９０の電極又は端子９０ａに接触する部分には、横方向よりも上下方向の抵抗が低い異方性導電膜１０８が置かれていることを特徴とする。
【００１９】
上記した課題は、図７〜図９に例示するように、支持体６０に形成された通気孔６１ａを通してハンドリングヘッド５０により半導体装置４０を吸着するとともに、該半導体装置４０とハンドリングヘッド５０の間に前記支持体６０の一部を挟み、前記ハンドリングヘッド５０により前記支持体６０及び前記半導体装置４０を移動して間隔をおいて基板４１Ａに対向させ、前記ハンドリングヘッド５０により前記支持体６０及び前記基板４１Ａを移動して前記半導体装置４０の電極４０ａ又は端子を前記基板４１Ａ上の配線４４に対向させ、前記支持体６０を前記基板４１Ａに向けて移動して前記半導体装置４０の前記電極４０ａ又は前記端子を前記配線４４に接触させるとともに、前記支持体６０と前記基板４１Ａとを磁気的に吸着し、かつ前記支持体６０を前記基板４１Ａに機械的に固定し、ついで前記ハンドリングヘッドによる前記半導体装置の吸着と、前記支持体と前記基板とを磁気的な吸着とを解く工程を有することを特徴とする半導体装置の固定方法により解決する。
【００２０】
以下、（３）、（４）は本発明の参考手段である。
（３）上記した課題は、複数の電極端子４０ａを有する半導体装置を載置させるための基板１１１と、前記電極端子４０ａの配置パターンに対応して前記基板１１１上に設けられた複数のコンタクト端子１１５と、前記電極端子４０ａに接続し、前記基板１１１上に設けられた複数の試験用配線パターン１１６と、柔軟性を有する材料からなり、前記半導体装置４０を被覆し、かつ前記半導体装置４０を前記基板１１１に押圧する支持体１１２と、前記支持体１１２と前記基板１１１とを固着する接着剤とを有することを特徴とする試験用キャリアにより解決する。
【００２１】
また、前記支持体１１２は柔軟性を有する薄膜からなり、前記薄膜に、前記半導体装置４０を載置する領域を取り囲むように、剛性を有する材料からなる抑え板１１４が形成されたことを特徴とする本発明に係る試験用キャリアにより解決する。
さらに、複数の電極端子４０ａを有する半導体装置４０を載置させるための基板１２１と、前記電極端子４０ａの配置パターンに対応して前記基板１２１上に設けられた複数のコンタクト端子と、前記コンタクト端子に接続し、前記基板１２１上に設けられた複数の試験用配線パターンと、柔軟性を有する材料からなり、前記半導体装置を被覆し、かつ前記半導体装置を押圧する支持体１２４と、前記基板の一部に設けられた磁石１２５と、前記支持体の一部に設けられた磁性体１２３とを有することを特徴とする試験用キャリアにより解決する。
【００２２】
また、前記支持体の材料の熱膨張率に比して、前記基板の材料の熱膨張率が高いことを特徴とする本発明に係る試験用キャリアにより解決する。
さらに、前記基板は、第１の層１４１と、前記第１の層１４１上に形成され、前記第１の層１４１の材料の熱膨張率よりも熱膨張率が小さい材料からなる第２の層１４２とを有し、前記第２の層１４２上に前記支持体１４４が固着されることを特徴とする本発明に係る試験用キャリアにより解決する。
【００２３】
また、前記第１の層１４１の、前記第２の層１４２に接しない側に、溝が設けられたことを特徴とする本発明に係る試験用キャリアにより解決する。
さらに、前記支持体１５１は、柔軟性を有する薄膜からなり、かつ前記支持体に、多数の孔がマトリクス状に形成されてなることを特徴とする本発明に係る試験用キャリアにより解決する。
【００２４】
また、複数の電極端子４０ａを有する半導体装置を載置させるための基板１８１と、柔軟な材料からなり、前記半導体装置４０を被覆し、かつ前記半導体装置４０を押圧する支持体１８２と、前記電極端子４０ａの配置パターンに対応して前記支持体１８２上に設けられた複数のコンタクト端子１８４と、前記コンタクト端子１８４に接続し、前記支持体１８２上に設けられた複数の試験用配線パターン１８３と、前記支持体１８２と前記基板１８１とを固着する接着剤とを有することを特徴とする試験用キャリアにより解決する。さらに、前記支持体は、柔軟性を有する薄膜からなることを特徴とする本発明に係る試験用キャリアにより解決する。
【００２５】
また、前記支持体１９２は、少なくとも前記半導体装置４０に接する領域に複数のスルーホールを有し、かつ前記半導体装置４０に接する表面，前記スルーホール１９４内及び前記スルーホール１９４を介した反対側の表面の前記支持体１９２に、金属膜１９３が貼付されてなることを特徴とする本発明に係る試験用キャリアにより解決する。
【００２６】
さらに、前記支持体１６２は、粘土又はゲルなどの粘着材から構成されることを特徴とする本発明に係る試験用キャリアにより解決する。
また、前記支持体１７２は、熱によって収縮する材料からなることを特徴とする本発明に係る試験用キャリアにより解決する。
（４）上記した課題は、複数の電極端子４０ａを有する半導体装置４０を載置させるための基板２０１と、前記電極端子４０ａの配置パターンに対応して前記基板２０１上に設けられた複数のコンタクト端子と、前記コンタクト端子に接続し、前記基板２０１上に設けられた複数の試験用配線パターンと、前記半導体装置４０を被覆し、かつ前記半導体装置４０を前記基板２０１に押圧する支持体２０３とを有し、前記基板２０１の前記半導体装置４０を載置する領域の一部に、孔２０２が設けられた試験用キャリアを用意する工程と、前記基板２０１上に半導体装置４０を載置する工程と、前記孔２０２から前記半導体装置４０を吸着し、前記半導体装置４０を前記基板２０１上に固定する工程と、前記固定状態を保持しつつ、前記支持体２０３を前記半導体装置４０及び前記基板２０１上に被覆する工程と、前記支持体２０３を前記基板２０１上に固着する工程とを有することを特徴とする試験用キャリアへの半導体装置の取付方法により解決する。
【００２７】
また、複数の電極端子４０ａを有する半導体装置４０を載置させるための基板２１１と、前記電極端子４０ａの配置パターンに対応して前記基板２１１上に設けられた複数のコンタクト端子と、前記コンタクト端子に接続し、前記基板２１１上に設けられた複数の試験用配線パターンと、前記半導体装置４０を被覆し、かつ前記半導体装置４０を前記基板２１１に押圧する支持体２１３とを有し、前記半導体装置４０を載置する領域を取り囲むように前記基板２１１に設けられた突起２１２を備えた試験用キャリアを用意する工程と、前記基板２１１上の、前記突起２１２で取り囲まれた領域に前記半導体装置４０を載置する工程と、前記支持体２１３を前記基板２１１上に固着して前記基板２１１上に前記半導体装置４０を取り付ける工程とを有することを特徴とする試験用キャリアへの半導体装置の取付方法により解決する。
【００２８】
さらに、複数の電極端子４０ａを有する半導体装置４０を載置させるための基板２２１と、前記電極端子４０ａの配置パターンに対応して前記基板２２１上に設けられた複数のコンタクト端子と、前記電極端子に接続し、前記基板上に設けられた複数の試験用配線パターンと、前記半導体装置４０を被覆し、かつ前記半導体装置４０を前記基板２２１に押圧する支持体２２２とを有し、前記支持体２２２の前記半導体装置４０に接する領域の一部に、孔２２３が設けられた試験用キャリアを用意する工程と、前記支持体２２２の孔２２３を介して前記半導体装置４０を吸着して、前記支持体２２２とともに前記半導体装置４０を引き上げる工程と、前記基板２２１上に半導体装置４０及び前記支持体２２２を載置する工程と、前記支持体２２２を前記基板２２１上に固着して前記基板２２１上に前記半導体装置４０を取り付ける工程とを有することを特徴とする試験用キャリアへの半導体装置の取付方法により解決する。
【００２９】
（作用）
次に、本発明の作用について説明する。
本発明によれば、半導体装置を基板に押圧する支持体を固定する場合に、磁力によって基板と支持体とを固定するようにしている。このため、半導体装置を基板に取付けた後に試験炉への搬送又は試験中に振動が生じても、半導体装置が基板から外れにくくなる。
【００３０】
また、基板と支持体とを固定するために永久磁石を使用する場合には、永久磁石と逆向きの磁界を発生させることによって基板と支持体は容易に離れる。半導体装置は永久磁石によって誤動作するおそれがあるので、基板又は支持体に半導体装置を囲む磁気シールドを取り付けるのが好ましい。
半導体装置を基板に搭載する場合には、支持体に設けた通気孔を通して半導体装置を支持体に吸引するハンドリングヘッドを使用すると、支持体と半導体装置を基板に載せる場合に、支持体に対する半導体装置のズレが生じない。
【００３１】
さらに、配線の下の基板に弾性体を埋め込むと、半導体装置の端子や電極と基板上の配線の間に過剰な押圧力がかかることを防止できる。弾性体はゴムのようなものでもよいが、弾性を有するピンであってもよい。そのピンを基板の底から突出させると、ソケットのプラグとして使用できる。
また、基板とその上の配線の間に絶縁性のシートを介在させると、その基板を導電体や金属磁性体によって形成することができるので、基板又は支持体への磁性片の埋め込みが不要となるし、また、基板を電気的シールドに利用できる。
【００３２】
支持体を最終的に基板に機械的に固定する構造を採用する場合には、支持体によって半導体装置を基板に仮に押圧するために磁力を使用してもよい。機械的な固定構造としてラッチ機構を採用する場合には、ラッチ機構によって支持体と基板が固定された後は、その固定は安定化するので、磁力を取り去ってもよい。
以下に、本発明の参考手段である試験用キャリアの作用につきそれぞれ説明する。
また、本発明に係る試験用キャリアによれば、半導体装置を被覆して基板に押圧する支持体に、例えば薄膜等の柔軟性を有する材料を用いているので、半導体装置の形状にフレキシブルに倣い、確実に密着して加圧することができる。
【００３３】
このため、搬送やＢＩ試験の際に振動を受けても、半導体装置が所定の位置からずれることを抑止できる。従って、良好な電気的接続状態を試験工程中に維持することが可能となる。
さらに、本発明に係る試験用キャリアにおいて、支持体は柔軟性を有する薄膜からなり、薄膜の周囲の、半導体装置の載置される領域を取り囲むように、剛性を有する材料からなる抑え板が形成されている。このため、薄膜だけでは衝撃を吸収できないほどの外力が試験用キャリアに加わったときでも、抑え板によって半導体装置が位置ずれすることを極力抑止することが可能になる。
【００３４】
また、本発明に係る試験用キャリアによれば、基板と支持体を有し、基板の一部に磁石が設けられ、支持体の一部に磁性体が設けられているので、基板と支持体との固着を磁石と磁性体とで行うことができる。
なお、本発明に係る試験用キャリアにおいて、支持体の材料の熱膨張率に比して、基板の材料の熱膨張率が高いものを用いているので、特にＢＩ試験などのように当該試験用キャリアが加熱された場合には、基板が支持体よりも膨張するため、膨張率の差によって支持体が引っ張り応力を受ける。
【００３５】
この引っ張り応力により半導体装置がさらに基板に加圧密着されるので、さらに良好な電気的接続状態を試験工程中に維持することが可能となる。
また、本発明に係る試験用キャリアにおいて、基板は、第１の層と、第１の層上に形成され、第１の層の材料の熱膨張率よりも熱膨張率が小さい材料からなる第２の層とを有し、第２の層上に支持体が固着されるようにしている。
【００３６】
このため、この試験用キャリアが加熱されると、熱膨張率の差によって基板が第１の層に反り、支持体が引っ張り応力を受ける。この引っ張り応力により半導体装置がさらに基板に加圧密着されるので、良好な電気的接続状態を試験中に維持することが可能となる。さらに、本発明に係る試験用キャリアにおいて、第１の層の第２の層と反対側の面に、溝が設けられているため、基板が大きく第１の層側に反るので、半導体装置がさらに基板に加圧密着され、良好な電気的接続状態を試験中に維持することが可能となる。
【００３７】
また、本発明に係る試験用キャリアにおいて、支持体は、柔軟性を有する薄膜からなり、かつ支持体に、多数の孔がマトリクス状に形成されてなるので、孔が形成されていない支持体よりもフレキシブルにベアチップの形状にフィットすることが可能になる。
加えて半導体装置が外気に直接さらされるので、孔の形成されていない薄膜で覆う場合に比して放熱効果も大きいという利点もある。
【００３８】
さらに、本発明に係る試験用キャリアにおいて、電極端子に対応して設けられた複数のコンタクト端子と、電極端子に接続して設けられた複数の試験用配線パターンとが柔軟な材料からなる支持体に設けられている。
このため、試験用キャリアに振動が加わっても、コンタクト端子がフレキシブルに上下する為、半導体装置の電極端子との接触状態を良好に維持することができる。また、半導体装置の電極端子の平坦性にばらつきがあっても、フレキシブルにこれを押圧することができるので、良好な接触状態を維持することが可能となる。
【００３９】
更に、本発明に係る試験用キャリアにおいて、支持体は、少なくとも半導体装置に接する領域に複数のスルーホールを有し、かつ半導体装置に接する表面，スルーホール内及びスルーホールを介した反対側の表面の支持体に、金属膜が貼付されてなる。
このため、スルーホールより半導体装置が直接外気に触れる為放熱効果が高まる。また、半導体装置に直接密着する部分と、スルーホールを介して反対側の表面には、放熱性の良好な金属膜がコーティングされているので、単に薄膜にスルーホールを形成した場合に比して、さらに放熱効果が高まり、良好なＢＩ試験を実施することが可能になる。特に発熱量が大きいデバイスに適用する際には有効である。
【００４０】
また、本発明に係る試験用キャリアにおいて、支持体は、ゲル又は粘土などの粘着材から構成されるので、薄膜などを用いる場合に比して衝撃をより一層緩和することが可能になる。
さらに、本発明に係る試験用キャリアにおいて、支持体は、熱によって収縮する材料からなるので、ＢＩ試験において加熱されたときに、支持体が収縮して引っ張り応力が加わる。この引っ張り応力によって半導体装置が基板に密着するので、ＢＩ試験中等も良好な電気的接続状態を維持することが可能になる。
【００４１】
また、本発明に係る試験用キャリアへの半導体装置の取付方法によれば、複数の電極端子を有する半導体装置を載置させるための基板と、電極端子に対応して基板上に設けられた複数のコンタクト端子と、電極端子に接続し、基板上に設けられた複数の試験用配線パターンと、半導体装置を被覆し、かつ半導体装置を押圧する支持体とを有し、基板の半導体装置を載置する領域の一部に、孔が設けられた試験用キャリアを用意し、基板上に半導体装置を載置し、孔から半導体装置を吸着し、半導体装置を基板上に固定している。
【００４２】
このため、その後支持体を用いて半導体装置を被覆、押圧する際にも吸着によって半導体装置が基板上に固定されているので、振動などによる位置ずれが生じにくく、確実に半導体装置を基板上に取り付けることが可能になる。
【００４３】
さらに、本発明に係る別の試験用キャリアへの半導体装置の取付方法によれば、複数の電極端子を有する半導体装置を載置させるための基板と、電極端子に対応して基板上に設けられた複数のコンタクト端子と、電極端子に接続し、基板上に設けられた複数の試験用配線パターンと、半導体装置を被覆し、かつ半導体装置を押圧する支持体とを有し、半導体装置を載置する領域を取り囲むように基板に設けられた突起を備えた試験用キャリアを用意し、基板上の、突起で取り囲まれた領域に半導体装置を載置している。
【００４４】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
以下の実施形態のうち、第１０実施形態から第２１実施形態までは参考例である。
（第１実施形態）
図１(a),(b) は、本発明の第１実施形態の試験用キャリアに半導体装置を取り付ける方法を示している。
【００４５】
【発明の実施の形態】
そこで、以下に本発明の実施形態を図面に基づいて説明する。
（第１実施形態）
図１(a),(b) は、本発明の第１実施形態の試験用キャリアに半導体装置を取り付ける方法を示している。
【００４６】
図１(a),(b) に示す試験用キャリアは、半導体集積回路が形成されたチップ（以下、ベアチップという）を挟む試験用配線基板４１と支持基板５１とを有しており、試験用配線基板４１の一辺は、支持基板５１の一辺よりも５〜１０mm程度大きくなっている。また、試験用配線基板４１及び支持基板５１は、Al2O3 或いは樹脂（ＰＥＳ、ＰＥＩ、ガラス入りエポキシ樹脂）などの絶縁性の非磁性材から形成されている。
【００４７】
試験用配線基板４１の上面の中央寄りの領域には凹部４２が形成され、その凹部４２にはゴム製の弾性体４３が埋め込まれている。また、試験用配線基板４１の上面では、弾性体４３の中央を囲む領域から基板縁にかけて、複数本の試験用配線パターン４４がピッチ及び幅を拡大しながら引き出されている。その試験用配線パターン４４の内側の端部にはコンタクト端子４５が形成され、さらに、外側の端部には外側の端子４６が形成されている。コンタクト端子４５は、ベアチップ４０の電極４０ａに対応して配置されている。
【００４８】
また、複数の試験用配線パターン４４は放射状に広がって配置されている。
さらに、試験用配線基板４１の弾性体４３の周囲には、少なくとも２つの磁性片４７が埋め込まれている。それらの磁性片４７は、鉄、鉄合金、コバルト、コバルト合金などからなり、しかも磁化されずに磁界が殆ど発生しない条件で形成されている。
【００４９】
支持基板５１のうち試験用配線基板４１の弾性体４３に対向する領域にはベアチップ４０を支持する凹部５２が形成されている。また、凹部５２の中央には、支持基板５１を貫通する直径３mm程度の通気孔５３が形成されている。また、試験用配線基板４１の磁性片４７に対向する位置には、例えばコバルト、コバルト合金、クロム又はクロム合金よりなる磁石（永久磁石）５４が埋め込められている。
【００５０】
支持基板５１の下面は例えば図２(a) に示すような形状であり、試験用配線基板４１の上面は例えば図２(b) のような形状である。
なお、図中符号５０は、中空のハンドリングヘッドであって、支持基板５１の通気孔５３よりも大きな先端から外気を吸引するとともに、駆動機構３７によって上下方向と横方向に移動可能に構成されている。
【００５１】
以上のような試験用配線基板４１にベアチップ５０を取り付ける場合には次のような方法による。
まず、ベアチップ４０の電極４０ａが外向きになるように、そのベアチップ４０を支持基板５１の凹部５２内に位置させる。そして、ハンドリングヘッド５０により支持基板５１を吸着して支持するとともに、通気孔５３を通してベアチップ４０を吸引して支持基板５１上に固定する。
【００５２】
続いて、ハンドリングヘッド５０を移動して支持基板５１を試験用配線基板４１の上方に間隔をおいて対向させる。
次に、上方と下方の画像認識が可能な位置認識カメラ５５を試験用配線基板４１と支持基板５１の間に入れて、その位置認識カメラに５５より試験用配線基板４１上の全てのコンタクト端子４５とベアチップ４０上の全ての電極４０ａを撮像する。
【００５３】
その位置認識カメラ５５から得られたデータは、画像処理装置５６に取り込まれて試験用配線基板４１上のコンタクト端子４５とベアチップ４０の電極４０ａの位置をそれぞれ座標データに変換する。そして、コンタクト端子４５とベアチップ４０の電極４０Ａが１対１で対向していないと画像処理装置５６が判断した場合には、駆動機構３７によりハンドリングヘッド５０の位置を調整して、その先端のベアチップ４０の電極４０ａとコンタクト端子４５とを１対１で対向させる。
【００５４】
そして、全てのコンタクト端子４５と電極４０ａの全てが１対１で対向していると画像処理装置５６が判断した場合には、ハンドリングヘッド５０を試験用配線基板４１の上面に向けて垂直に下降させるとともに、位置認識カメラ５５を適当な時期に試験用配線基板４１と支持基板５１の間から取り去る。さらに、ハンドリングヘッド５０を降下させると、ついには磁石５４と磁性片４７は磁界Ｈによって吸着する。これにより、支持基板５１は、磁石５４及び磁性片４７を介して試験用配線基板４１に強固に固定されるとともに、ベアチップ４０の電極４０ａは試験用配線基板４１上のコンタクト端子４５に接触する。ところで、電極４０ａとコンタクト端子４５は、外部の力により押圧されなければ、ハンドリングヘッド５０による吸引を解いた直後に互いにずれることになる。したがって、磁石５４と磁性片４７が互いに吸着した状態で、試験用配線基板４１内の弾性体４３の弾性力によりコンタクト端子４５をベアチップ４０の電極４０ａに押圧させる必要がある。この押圧力を発生させるためには、磁性片４７と磁石５４が接触した状態でベアチップ４０の電極４０ａが弾性体４３を押し下げることが条件となる。この条件を満たすためには、ベアチップ４０の端子４０ａとコンタクト端子４５の基板から突出量の和が、磁石５４及び磁性片４７の基板からの突出量の和よりも小さくさせる必要がある。しかも、磁石５４と磁性片４７の吸着力を、弾性体４３の弾性力よりも大きくする必要がある。例えば、１つの電極４０ａに１０ｇの押圧力が必要な場合には、ベアチップ４０の下の１００個の電極４０ａにかかる押圧力の総和は１ｋｇとなるので、磁石５４の磁力が１ｋｇ以上となる磁石５４を支持基板５１に埋め込むことになる。
【００５５】
このようにして試験用配線基板４１に載置されたベアチップ４０内の半導体回路は、試験用配線パターン４４の外側の端子４６に接触される試験用プローブ４８を介して回路動作試験が行われる。
しかも、試験用配線基板４１と支持基板５１は、磁石５４及び磁性片４７を介して強固に固定されているので、それらの基板４１，５１は、ハンドリングヘッド５０を取り去ってから回路動作試験を終えるまでの間にズレることはない。
【００５６】
なお、図３に示すように、磁石５４を試験用配線基板４１側に埋め込み、磁性片４７を支持基板５１に埋め込んでも、上記した作用効果が得られる。また、試験用配線基板４１の凹部４２の代わりに図３に示す貫通孔４９を設け、その中に弾性体４３を埋め込むようにしてもよい。
ところで、上記した試験用キャリアは、テスター３８を使用して加熱炉３９内でＢＩ試験などの回路試験を終えた後に、試験用配線基板４１と支持基板５１を分離してベアチップ４０を取り出すことになる。しかし、磁石５４の磁力が強い場合には、その分離作業に手間がかかったり、或いは、分離作業中にベアチップ４０が破損する恐れがある。
【００５７】
そこで、図４(a) に示すように、試験用配線基板４１に取り付けられる磁性片４７ａを、下方に突出させる構造を採用する。そして、試験用配線基板４１と支持基板５１を分離する場合には、図４(b) に示すように、磁性片４７ａの下側の突出部を磁界発生用の磁界発生用コイル５７に差し込み、ついで、その磁界発生用コイル５７に電源５８から電流を流して磁界Ｈ1 を発生させる。その磁界Ｈ1 の向きを、支持基板５１側の磁石５４からの磁界Ｈの向きと逆にすると、同磁極性の反発力によって磁石５４と磁性片４７ａは容易に離れる。
【００５８】
なお、図中４(b) 中符号５９は、電源５８を磁界発生用コイル５７に接続するためのスイッチを示している。
このように、試験用配線基板４１と支持基板５１との吸着を解く場合のみに、磁性片４７ａに反発磁界を発生させるようにすれば、基板同士を分離するための作業効率が高くなる。
【００５９】
また、磁石５４を試験用配線基板４１に取付ける構造を採用する場合には、図５に示すように、支持基板５１に取り付ける磁性片４７ｂの上端を支持基板５１から突出させて、基板分離の際にその上端を図４(b) に示した磁界発生用コイル５７に挿入して反発磁界を発生させるようにすればよい。また、ベアチップ４０内の半導体装置の試験の際に外部磁界の影響を抑制するために支持基板５１の凹部５２の内周に沿って磁気シールド７６を取付けてもよい。
【００６０】
なお、上記した各試験用キャリアは、ベアチップ状態の半導体装置の回路試験に使用するばかりでなく、パッケージされた半導体装置の回路試験に使用してもよい。
（第２実施形態）
図６は、ベアチップを試験用配線基板に支持するための支持具を示している。
【００６１】
その支持具６０は、磁性材よりなる略Ｕ字状の押圧部６１と、押圧部６１の両腕が挿通される挿通孔６２を有する帯状の梁部６３を有している。また、梁部６３の両側端からは、下方に弾性材よりなる板状のラッチ部６４が延び、その下端は、試験用配線基板４１Ａを抱えるために屈曲している。さらに、梁部６３の両側端には、上方に板状のラッチ解除部６５が延びている。
【００６２】
押圧部６１は、試験用配線基板４１Ａの上面に平行になるような平坦な底面を有し、その中央には半導体装置よりも小さな通気孔６１ａが形成されている。梁部６３の中央にはハンドリングヘッド５０を通すための挿通孔６３ａが形成され、挿通孔６３ａを通したハンドリングヘッド５０が押圧部６１の通気孔６１ａの周囲に当たるようになっている。
【００６３】
押圧部６１の両腕の上端は挿通孔６２からの脱落防止のために折り曲げられ、しかもそれらの両腕に巻かれるコイルバネ６６の弾性によって押圧部６１は常時下方に力が加わっている。
そのような構造の支持具６０が装着される試験用配線基板４１Ａは、図４に示す構造とほぼ同じであり、その両側にテーパ面４１Ｂが形成されている点で異なる。なお、図４と同じ符号は同じ要素を示している。
【００６４】
以上のような支持具６０と試験用配線基板６１Ａによって試験用キャリアが構成されている。そして、この試験用キャリア内にベアチップ４０を取り付けるためには、次のような手順を踏む。
まず、ベアチップ４０の電極４０ａが露出するように、そのベアチップ４０を支持具６０の押圧部６１の下に位置させる。さらに、ハンドリングヘッド５０を梁部６３の挿通孔６３ａを通して押圧部６１の上面に当てる。そして、押圧部６１の通気孔６１ａを通してベアチップ４０をハンドリングヘッド５０に吸着させるとともに、押圧部６１もハンドリングヘッド５０に吸着させる。
【００６５】
続いて、ハンドリングヘッド５０の移動により、図７に示すように、ベアチップ４０を試験用配線基板４１Ａの上方に間隔をおいて対向させる。そして、位置認識カメラ５５によって、試験用配線基板４１Ａ上の試験用配線パターン４４のコンタクト端子４５とベアチップ４０の電極４０ａの位置を認識する。
その位置認識カメラ５５から得られたデータに基づいて、第１実施形態で説明したように、試験用配線基板４１Ａ上のコンタクト端子４５とベアチップ４０の電極４０ａが１対１で対向する位置までハンドリングヘッド５０を移動させる。
【００６６】
ついで、位置認識カメラ５５を適当な時期に取り去った後に、ハンドリングヘッド５０の降下によって支持具６０を試験用配線基板４１Ａに載せる。
また、試験用配線基板４１の下方に突出した磁性片４７ａは、その突出した部分に磁石用コイルに巻かれた状態にしておく。そして、磁界発生用コイル５７に電流を流すと、磁性片４７に沿って磁界が集中するので、その磁界は磁性片４７は支持体６０の押圧部６１とを吸着させる。
【００６７】
この状態では、梁部６３はコイルバネ６６の弾性力によって押圧部６１の底面からの距離は変化せず、ラッチ部６４の下端は試験用配線基板１６Ａの底面に到達していない。そこで、押圧ピン６７を用いて梁部６３の両端寄りの領域を試験用配線基板４１Ａに向けて押し下げると、図８に示すように、ラッチ部６４は試験用配線基板４１Ａの側部のテーバ面４１Ｂ上を滑りながら広がる。そして、ラッチ部６４の先端が試験用配線基板４１Ａの底に達した時点で、ラッチ部６４は狭くなってクリックする。
【００６８】
この結果、梁部６３は、試験用配線基板４１Ａに固定された状態になる。しかも、押圧ピン６７によって押圧部６１が押し下げられると、梁部６３はコイルバネ６６には弾性力が加わるので、ベアチップ４０の電極４０ａのコンタクト端子４５への押圧力が強まる。したがって、ラッチ部６４のクリックの衝撃によってはベアチップ４０の電極４０ａとコンタクト端子４５の位置はそれぞれズレるとはない。
【００６９】
ラッチ部６４の先端が試験用配線基板４１Ａの底部を抱えた状態では、支持具６０が、そのラッチ部６４によって試験用配線基板４１Ａに固定された状態になるので、磁界発生用コイル５７による磁界は不要になる。そこで、磁界発生用コイル５７への電流の供給を停止する。そして、ハンドリングヘッド５０及び押圧ピン６７を支持具６０から外して図９に示すような状態にし、さらに試験用配線基板４１Ａの磁性片５７を磁界発生用コイル５７から外し、ついで試験用配線基板４１Ａを試験装置へ搬送する。
【００７０】
ついで、試験用配線４１Ａの外側の端部に試験用プローブ等を当ててベアチップ４０に形成された半導体装置の回路動作試験が行われる。
この試験の際にも、試験用配線基板４１Ａと支持具６０はラッチ部６４を介して互いに強固に固定されているので、ハンドリングヘッド５０を取り去ってから回路動作試験を終えるまでの搬送による振動は試験中の振動ではズレることはない。
【００７１】
そして、回路試験を終えた後に、支持具６０の上部のラッチ解除部６５を内側に寄せると、梁部６３の弾性力によってラッチ部６４は外側に広がって試験用配線基板４１Ａ及びベアチップ４０を支持具６０から解放する。
なお、ラッチ部６４のクリックの際の押圧部６１のズレを無くすためには、押圧部６１の両腕を通す開口部６２が大きいほどよい。
（第３実施形態）
上記した実施形態では試験用キャリア内へでベアチップの固定について説明した。しかし、試験対象がパッケージされた半導体装置であるもあるし、また、試験対象物をボード状の試験用配線基板に取り付けることもある。そこで、本実施形態では、パッケージされた半導体装置をＢＩボード上に固定することについて説明する。
【００７２】
図１０は、ボード状の試験用配線基板上にパッケージされた半導体装置を支持する前の状態を示している。その試験用配線基板７１は、複数の半導体装置を載置できる大きさとなっている。
その試験用配線基板７１に半導体装置を支持するための支持具８０は、基板状の押圧部８１と、押圧部８１に結合された梁部８３とを有している。押圧部８１の上面には、略垂直方向に伸びるピン８１ｐが２箇所に取付けられており、ピン８１ｐの周囲にはコイルバネ８６が巻かれている。さらにピン８１ｐの上端には、鍵状のストッパー８１ｂが取り付けられており、梁部８３の挿通孔８２を通したピン８１ｐが梁部８３から脱落しないようになっている。
【００７３】
梁部８３の両側の下方には、ラッチ部８４が延在している。ラッチ部８４は、コイルバネ８６が縮んだ状態でラッチ部８４の先端が押圧部８１から下方に突出する長さを有している。
押圧部８１は、第１実施形態の支持基板５１と似た構造となっている。即ち、押圧部８１のうち中央には半導体装置９０が配置される凹部８５が形成され、さらに凹部８５の中央には、押圧部８１を貫通する通気孔８１ａが形成されている。その通気孔８１ａの周囲の押圧部８１には、梁部８３の中央の挿通孔８３ａを通したハンドリングヘッド５０の先端が突き当たるようになっている。また、凹部８５の周囲には、少なくとも２箇所に磁化されていない磁性片８７が埋め込められている。
【００７４】
また、試験用配線基板７１上には、図１１に示すように、半導体装置９０の複数の端子９０ａに接続される配線７２が形成されている。また、試験用配線基板７１において、所定の位置に載置された支持具８０の磁性片８７の真下となる位置には開口部７３が形成されている。さらに、試験用配線基板７１には、所定の位置に載置された支持具８０のラッチ部８４の真下となる位置にラッチ孔７４が形成されている。
【００７５】
なお、図１０中符号９１は、半導体装置９０と押圧部８１の間に密着される枠状のパッド、９２は、磁界発生用コイル５７の中心軸を通る磁性コア、７２ａは、試験用配線基板７１上の配線７２の内側の端部に形成されたコンタクト端子、７２ｂは、その配線７２の外側の端部に形成された外側端子を示している。
そのような試験用配線基板７１上にパッケージされた半導体装置９０を取り付けるためには、次のようにする。
【００７６】
まず、半導体装置９０の端子９０ａが露出するように、その半導体装置９０を支持具８０の押圧部８１の下に位置させる。さらに、ハンドリングヘッド５０を梁部８３の挿通孔８２を通して押圧部８１の通気孔８１ａの周囲に当てる。そして、ハンドリングヘッド５０の吸引力により、押圧部８１の通気孔８１ａを通して半導体装置９０を吸引して固定する。
【００７７】
続いて、ハンドリングヘッド５０の移動により、半導体装置９０を試験用配線基板７１の試料設置領域に対向させる。そして、位置認識カメラによって、試料設置領域にあるコンタクト端子７２ａと半導体装置９０の端子９０ａの位置を認識する。
その位置認識カメラから得られたデータに基づいて、第１実施形態で説明したように、コンタクト端子７２ａと半導体装置９０の端子９０ａが１対１で対向する位置までハンドリングヘッド５０を移動する。
【００７８】
ついで、位置認識カメラを適当な時期に取り去った後に、ハンドリングヘッド５０を降下させてコンタクト端子７２ａと半導体装置９０の端子９０ａを接触させる。これと同時に、磁界発生用コイル５７の磁性コア９２を試験用配線基板７１の下からその開口部７３に押し入れて押圧部８１内の磁性片８７に接触させる。さらに、磁界発生用コイル５７に電流を流して磁界発生用コイル５７から発生した磁界によって磁性コア９２と磁性片８７を吸着させる。これにより、支持具８０の押圧部８１と半導体装置９０は、試験用配線基板７１に固定される。
【００７９】
ついで、図１２に示すように梁部８３の上面を押圧ピン６７で押し下げると、ラッチ部８４は試験用配線基板７１のラッチ孔７４にクリックして入り込み、ラッチ部８４の折れ曲がった先端は試験用配線基板７１の底面に掛かかった状態になる。この場合、第２実施形態と同様に、コイルバネ８６の弾性力によって押圧部８１は試験用配線基板７１に押圧されて固定状態を保持する。
【００８０】
従って、半導体装置９０の端子９０ａは試験用配線７２のコンタクト端子７２ａに接触した状態を保持する。
このような状態では、支持具８０は、そのラッチ部８４によって試験用配線基板７１に固定されるので、磁界発生用コイル５７による磁界は不要になる。そこで、図１３に示すように、ハンドリングヘッド５０及び押圧ピン６７を取り去り、磁界発生用コイル５７への電流の供給を停止する。
【００８１】
以上のような半導体装置９０及び支持具８０を試験用配線基板７１の複数箇所に取付けた後に、試験用配線基板７１を例えばＢＩ試験炉内に搬送し、半導体装置９０の回路動作試験が行われる。
以上のように、試験用配線基板７１と支持具８０は、ラッチ部８４を介して試験用配線基板７１上に強固に固定されているので、搬送に伴う振動やＢＩ試験時の振動によりズレることはない。
（第４実施形態）
図１４(a),(b) は、上面に「メンブレン」と呼ばれるコンタクトシートを形成した試験用配線基板を示しており、図４と同じ符号は同じ要素を示している。
【００８２】
メンブレンは、ポリイミドのような電気絶縁性の高いフィルム７５上の半導体載置領域にコンタクト電極４５が形成されている。また、フィルム７５上には、コンタクト電極７５から外側端子４６までにピッチと幅を拡大しながら試験用配線パターン４４が引き出されている。
このようなメンブレンを用いることは、試験用配線パターン４４を基板上に直に形成する場合に比べて試験用配線基板の量産性に優れている。
（第５実施形態）
第１実施形態では、磁石５４を用いて支持基板５１及び半導体装置４０を試験用配線基板４１に固定する構造を採用している。しかし、磁石５４から発生する磁界が半導体装置の誤動作を招くおそれもある。
【００８３】
そこで、図１５に示すように、半導体装置４０への外部磁界の影響を低減するために、半導体装置４０を囲む磁気シールドフェンス７６を試験用配線基板４１上に取り付けるのが好ましい。その磁気シールドフェンス７６は、半導体装置４０を載置する領域と磁石５４の配置領域との間に配置される。
磁気シールドフェンス７６は、銅のような非磁性材によって形成され、信号線や電源線となる試験配線パターン４６を跨ぐための門７７を有する。また、磁気シールドフェンス７６は、接地配線パターン４６ｇに接続されており、試験時において半導体装置４０を電気的にもシールドする機能を有する。なお、接地配線４６ｇは、テスターの接地端子に接続される。
（第６実施形態）
図１６(a),(b) は、ＱＦＰ(quad flat package) 型半導体装置の試験に使用するＩＣソケットに第１実施形態で示した構造を適用したものである。
【００８４】
このＩＣソケット９３は、図１に示した弾性体４３と配線パターン４４の機能を弾性のコンタクトピン９４に持たせた構造を採用している。即ち、試験用配線基板９５のうち半導体装置の載置領域とその周辺に凹部９６を形成し、その凹部９６の内部に複数本のコンタクトピン９４を取付けた構造を有している。
コンタクトピン９４は、導電性のＵ（又はＶ）字状のバネ９４a を横向きに置いてその下部にプラグ９４b を接続した構造を有している。そのプラグ９４b は、凹部９６の底に差し込まれて試験用配線基板９５の下方に突出されている。
【００８５】
また、試験用配線基板９５のうちの凹部９６の周囲には、支持基板５１の磁石５４に接触される磁性片９７が取付けられている。
支持基板５１は、その大きさを除いて図１又は図３と同じ構造を有している。
このような構造のＩＣソケット９３においても、第１実施形態と同様に、ハンドリングヘッド５０を使用して、半導体装置９０及び支持基板５１を試験用配線基板９５上に載置する。この状態では、磁石５４と磁性片９７の吸着によって支持基板５１と試験用配線基板９５は互いに強固に固定される。そして、半導体装置９０の側方から突出する各端子９０a は、各コンタクトピン９４のバネ９４a の上端に接触するとともに、バネ９４a 自体の弾性によって支持基板５１側に押圧される。
（第７実施形態）
図７に示す試験用キャリアには、図１７(a),(b) に示すように、半田バンプ４０b が形成されたベアチップ４０を取り付けてもよい。しかし、半田バンプ４０ｂはベアチプ４０の一面にマトリクス状に配置されるので、配線パターン４４の密度が高くなるような場合には、多層配線構造を採用してもよい。
【００８６】
なお、図１７(a),(b) では、試験用配線基板４１Ｂ上にメンブレンを形成した構造を採用している。
（第８実施形態）
図１８(a) の断面図は、半導体装置よりも広い凹部９９をハウジング９８に形成するともに、その凹部９９の周囲に段１００を形成した構造を示している。その段１００の上に置かれたスプリング１０１は、凹部９９の蓋１０２を支えている。その蓋１０２の窪みには、凹部９９の底に立てられた針状のピン１０３が貫通している。そのピン１０３は導電性の弾性材から構成され、しかも僅かに屈曲されており、その下端はハウジング９８の底部に突出してボード状の試験用配線基板１０４の配線パターン１０５に接続されている。ハウジング９８は試験用配線基板１０４に接着されている。
【００８７】
また、凹部９９の周辺には、ハウジング９８を貫通して上下に突出する磁性片１０６が埋め込まれていて、その磁性片１０６の下端は試験用配線基板１０４の開口部１０７を貫通するようになっている。また、磁性片１０６の上端は、支持具６０の押圧部６１に接触可能に配置され、磁性片１０６が磁界発生用コイル（不図示）によって磁化された状態で押圧部６１に吸着するようになっている。
【００８８】
このような構造でも、第２実施形態で説明した方法によって支持具６０をハウジング９８に取付ける。
上記したピン１０３を試験用配線基板１０４の配線１０５に電気的に接続する構造としては、図１８(a) の他に図１８(b) に示すようなものがある。図１８(b) の試験用配線基板１０４及び配線１０５において、ハウジング９８の底部から突出したピン１０３が当たる位置には内面に導電膜が存在するスルーホール１０８が形成されている。ピン１０３はスルーホール１０８に挿入され、また、スルーホール１０８内のピン１０３と試験用配線基板１０４は半田１０９により固定される。さらに、配線１０５とピン１０３は、半田１０９及びスルーホール１０８を介して電気的に導通されている。その半田１０９は、半田リフローによって付けられる。
【００８９】
なお、図１８(a),(b) では、図７と同じ符号は同じ要素を示している。
（第９実施形態）
図１９は、図１１で示した試験用配線基板７１上に形成された配線７２のコンタクト端子７２ａの上に異方性ゴムシート１０８を取付けた状態を示している。この異方性ゴムシート１０８は、図１１の二点鎖線に示すようにコンタクト端子７２ａに重なるような枠状の平面形状を有している。
【００９０】
異方性ゴムシート１０８は、導電性繊維が上下方向に延びて埋め込まれたものであり、異方性ゴムシート１０８においては、シートの上面と下面は導電性繊維を介して導通しているが、面に沿った方向には高抵抗となっている。
このような異方性ゴムシート１０８をコンタクト端子７２ａに載せると、コンタクト端子７２ａとその周辺の凹凸が小さくなるので、その上に乗る半導体装置９０の端子９０ａは安定する。
（第１０実施形態）
図２０は本発明の第１０の実施形態に係る試験用キャリアを説明する図面である。
【００９１】
図２０（ａ）は本実施形態に係る試験用キャリアの断面図であり、図２０（ｂ）は、本実施形態に係る試験用キャリアに用いられる基板を説明する上面図である。
図２０（ａ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１１１と、ベアチップ４０を基板１１１上に固定する薄膜１１２とからなる。薄膜１１２と基板１１１とは接着剤１１３で固定されている。
【００９２】
この基板１１１は、図２０（ｂ）に示すように、その上面に複数本の試験用配線パターン１１６が形成されている。また、この試験用配線パターン１１６は放射状に広がるように配置されている。その試験用配線パターン１１６の内側の端部には、ベアチップ４０の電極４０ａの配置パターンに対応して設けられたコンタクト端子１１５が設けられている。
【００９３】
図２０（ａ）に示すように、この試験用キャリアは、コンタクト端子１１５とベアチップ４０の電極４０ａとが対応するように位置合せされ、試験用キャリアの基板１１１上にベアチップ４０が載置され、その上から薄膜１１２が被覆され、接着剤１１３で固着されることで構成される。
本実施形態の試験用キャリアによれば、支持体として薄膜１１２を使用していることにより、ベアチップ４０の形状にフレキシブルに倣い、密着して加圧することができる。従って、外部から振動を受けても薄膜１１２とベアチップ４０との間との衝撃が少ない。
【００９４】
これにより、搬送やＢＩ試験等の際に振動を受けても薄膜１１２によりベアチップ４０に加わる衝撃が緩和され、基板１１１のコンタクト端子１１５とベアチップ４０の電極４０ａとの間の良好な電気的接続状態を試験工程中に維持することが可能となる。
また、図２１（ａ）に示すように、薄膜に樹脂などからなる抑え板１１４を、ベアチップを載置するための領域を取り囲むように形成してもよい。この場合には、薄膜だけでは衝撃を吸収できないほどの外力が加わった時にも、抑え板によりベアチップが横ずれするのが極力抑止することが可能となる。
（第１１実施形態）
図２１（ｂ）は、本発明の第１１の実施形態に係る試験用キャリアを説明する断面図である。
【００９５】
この試験用キャリアは、図２１（ｂ）に示すように、その上面にベアチップ４０を載置させる基板１２１と、ベアチップ４０を基板１２１上に固定する支持体１２４とからなる。支持体１２４は図２１（ｂ）に示すように薄膜１２２と磁性体１２３とからなる。また、基板１２１の裏面のベアチップ４０が載置された領域以外には磁石１２５が設けられている。
【００９６】
なお、基板１２１の上面にはベアチップとのコンタクトをとる試験用配線パターンが形成されているが、その構造は図２０（ｂ）と同様なので説明を省略する。
本実施形態に係る試験用キャリアによれば、磁石１１５と磁性体１１３間に働く磁力を利用して薄膜１１２を基板１１１上に密着させ、ベアチップ４０を基板１１１に密着させることにより、その後のＢＩ試験中も良好な電気的接続状態を維持することができる。
【００９７】
また、磁力の強さを変えることで、ベアチップにかかる圧力を調整することができるという利点もある。
なお、本実施形態では薄膜１１２はポリイミドからなり、磁性体１１３はＣｕ等からなるが、これには限らない。また、薄膜そのものを磁性体としても同様の効果を奏する。
（第１２実施形態）
図２２（ａ）は、本発明の第１２の実施形態に係る試験用キャリアを説明する断面図である。
【００９８】
この試験用キャリアは、図２２（ａ）に示すように、その上面にベアチップ４０を載置させる基板１３１と、ベアチップ４０を基板１３１上に固定する薄膜１３２とからなる。薄膜１３２と基板１３１とは接着剤１３３で固定されている。
また、基板１３１の上面の構成は、図２０（ｂ）と同様である。
本実施形態では、基板１３１，薄膜１３２の材料を選択するに際し、薄膜１３２の熱膨張率よりも基板１３１の熱膨張率が大きくなるようにしている。
【００９９】
実際には、基板１３１の材料として例えばガラスエポキシ（熱膨張係数３０ＰＰＭ／℃程度）やＰＥＩ（熱膨張係数２７ＰＰＭ／℃程度）やＰＥＳ（熱膨張係数３０ＰＰＭ／℃程度）などを、薄膜１３２の材料として例えば低熱膨張ポリイミド（熱膨張係数１６ＰＰＭ／℃程度）を用いている。
このように、薄膜１３２よりも熱膨張率の高い基板１３１を用いることにより、後にＢＩ試験によって加熱されたときには、この基板１３１が薄膜１３２よりも膨張するため、膨張率の差によって薄膜１３２が引っ張り応力を受ける。
【０１００】
この引っ張り応力によりベアチップ４０がさらに基板１３１に加圧密着されるので、さらに良好な電気的接続状態を試験工程中に維持することが可能となる。
（第１３実施形態）
図２２（ｂ）は、本発明の第１３の実施形態に係る試験用キャリアの断面図である。
【０１０１】
この試験用キャリアは、図２２（ｂ）に示すように、その上面にベアチップ４０を載置させる基板１４３と、ベアチップ４０を基板１４３上に固定する薄膜１４４とからなる。薄膜１４４と基板１４３とは接着剤１４６で固定されている。また、図２２（ｂ）に示すように基板１４３は第１の層１４１，第２の層１４２の二層構造になっている。そして、第１の層１４１の熱膨張率は第２の層１４２の熱膨張率に比して小さくなるようにしている。
【０１０２】
具体的には、第１の層１４１は例えばセラミック（熱膨張係数９ＰＰＭ／℃程度）や銅（熱膨張係数１０〜１３ＰＰＭ／℃程度）など、第２の層１４２は例えばガラスエポキシ（熱膨張係数３０ＰＰＭ／℃程度）やＰＥＩ（熱膨張係数２７ＰＰＭ／℃程度）やＰＥＳ（熱膨張係数３０ＰＰＭ／℃程度）などを用いている。
【０１０３】
また、基板１４３の上面には、試験用配線パターンが形成されている点では図２０（ｂ）と同様である。
本実施形態に係る試験用キャリアでは、第１の層１４１の熱膨張率は第２の基板１４２の熱膨張率に比して小さくなるようにしているので、熱膨張率の差によって図２２（ｂ）に示すように基板１４３が第１の層１４１側に反る。
【０１０４】
これにより、薄膜１３２が引っ張り応力を受ける。
この引っ張り応力によりベアチップ４０がさらに基板１４３に加圧密着されるので、良好な電気的接続状態を試験中に維持することが可能となる。
また、図２２（ｃ）に示すように、第１の層１４１の背面に溝１４５を設けてもよい。この溝１４５によって基板の反りがさらに向上するので、ベアチップの加圧密着性が向上し、さらに良好な電気的接続状態をＢＩ試験中に維持することが可能となる。
（第１４実施形態）
図２３は、本発明の第１４の実施形態に係る試験用キャリアを示す図である。図２３（ａ）は、本実施形態に係る試験用キャリアの構造を説明する斜視図である。また、図２３（ｂ）は図２３（ａ）のＩ−Ｉ線断面図である。
【０１０５】
図２３（ｂ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１５１と、ベアチップ４０を基板１５１上に固定するポリイミドからなる薄膜１５２とからなる。薄膜１５２と基板１５１とは接着剤で固定されている。
また、基板１５１の上面には、試験用配線パターンが形成されており、その上面の構造は図２０（ｂ）と同様である。
【０１０６】
さらに薄膜１５２には、図２３（ａ）に示すように多数の孔がマトリクス状に形成されており、殆ど網状の形状をなしている。
これにより、孔が形成されていない薄膜よりもフレキシブルにベアチップの形状にフィットすることが可能になる。また、ベアチップ４０が外気に直接さらされるので、孔の形成されていない薄膜で覆う場合に比して放熱効果も大きいという利点もある。
【０１０７】
また、この薄膜の代わりに金属製の網や、別の高耐熱性の繊維でできた網等を使用しても同様の効果を奏する。
（第１５実施形態）
図２４（ａ）は、本発明の第１５の実施形態に係る試験用キャリアを説明する断面図である。
【０１０８】
図２４（ａ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１６１と、ベアチップ４０を基板１６１上に固定するための粘土からなる粘着材１６２とからなる。粘着材１６２と基板１６１とは接着剤で固定されている。
また、基板１６１の上面には、試験用配線パターンが形成されており、その配置状態は図２０（ｂ）と同様である。
【０１０９】
本実施形態では、第１０〜第１４の実施形態で用いた薄膜の代わりに粘土からなる粘着材１６２を使用している。
これにより、第１０〜１４の実施形態と同様に、ベアチップ４０を基板１６１に加圧して保持することができるのみならず、粘着材を用いているのでベアチップ４０への衝撃緩和を薄膜よりも確実に行うことができる。従って、ＢＩ試験などによって振動が生じても、ベアチップの位置ずれを極力抑止することが可能になる。
（第１６実施形態）
図２４（ａ）は、本発明の第１６の実施形態に係る試験用キャリアを説明する断面図である。
【０１１０】
図２４（ａ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１７１と、テフロン等のように熱によって収縮する材料である熱収縮性材１７２とからなる。この熱収縮性材１７２は図２４（ｂ）に示すように、基板１７１と、その上に載置されるベアチップ４０とを取り囲むように形成されている。
【０１１１】
また、基板１７１の上面には、試験用配線パターンが形成されており、図２０（ｂ）と同様である。
本実施形態によれば、熱収縮性材１７２を用いて基板１７１とベアチップ４０とを取り囲んでいるので、熱によってこれが縮んだときに熱収縮性材１７２に引っ張り応力が加わる。この引っ張り応力に寄ってベアチップ４０は基板１７１に密着するので、ＢＩ試験中等も良好な電気的接続状態を維持することが可能になる。
（第１７実施形態）
図２５（ａ），（ｂ）は、本発明の第１７の実施形態に係る試験用キャリアを説明する図面である。図２５（ａ）は、本実施形態に係る試験用キャリアを説明する断面図である。また、図２５（ｂ）は、本実施形態に係る試験用キャリアに用いられる薄膜を説明する上面図である。
【０１１２】
図２５（ａ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１８１と、ベアチップ４０を基板１８１上に固定するポリイミドからなる薄膜１８２とからなる。薄膜１８２と基板１８１とは接着剤で固定されている。
本実施形態に係る試験用キャリアは、第１０〜第１６の実施形態の試験用キャリアと異なり、基板１８１の上面には試験用配線パターンが形成されていない。
【０１１３】
すなわち、図２５（ｂ）に示すように、薄膜１８２の上面に複数本の試験用配線パターン１８３が形成されている。この試験用配線パターン１８３は放射状に広がるように配置されている。その試験用配線パターン１８３の内側の端部には、ベアチップ４０の端子パターンに対応して設けられたコンタクト端子１８４が設けられている。
【０１１４】
従って、この試験用キャリアにベアチップ４０を取り付ける際には、第１０〜第１６の実施形態と異なり、図２５（ａ）に示すようにベアチップの電極４０ａが上向きになるように基板１８１上にベアチップ４０を載置し、試験用配線パターン１８３及びコンタクト端子１８４が下向きになるように薄膜１８２を基板１８１上に対向配置する。
【０１１５】
その後コンタクト端子１８４とベアチップの電極４０ａとを位置合せし、薄膜１８２を基板１８１に接着剤で固着する。
本実施形態によれば、フレキシブルな薄膜１８２に試験用配線パターン１８３及びコンタクト端子１８４を形成しているので、試験用キャリアに振動が加わっても、コンタクト端子１８４がフレキシブルに上下するため、電極４０ａとの接触状態を良好に維持することが可能となる。
【０１１６】
また、ベアチップの電極４０ａの平坦性にばらつきがあっても、フレキシブルにこれを押圧することができるので、良好な接触状態を維持することが可能となる。
（第１８実施形態）
図２６は、本発明の第１８の実施形態に係る試験用キャリアを示す図である。図２６（ａ）は、本実施形態に係る試験用キャリアの構造を説明する断面図である。また、図２６（ｂ）は、図２６（ａ）を部分的に拡大した断面図である。
【０１１７】
図２６（ａ）に示すように、この試験用キャリアは、その上面にベアチップ４０を載置させる基板１９１と、ベアチップ４０を基板１９１上に固定するポリイミドからなる薄膜１９２と、薄膜１９２の表面にコーティングされた金属膜１９３からなる。薄膜１９２と基板１９１とは接着剤で固定されている。
また、基板１５１の上面には、試験用配線パターンが形成されており、図２０（ｂ）と同様に配置されている。
【０１１８】
図２６（ｂ）に示すように、ベアチップ４０の載置領域に対応する薄膜１９２には、複数のスルーホール１９４が形成されている。
また、薄膜１９２のベアチップ４０に直接密着する部分と、スルーホール１９４を介して反対側の表面には、金属膜１９３がコーティングされている。
本実施形態によれば、スルーホール１９４が形成されてベアチップ４０が直接外気に触れる為放熱効果が高まる。また、ベアチップ４０に直接密着する部分と、スルーホール１９４を介して反対側の表面には、放熱性の良好な金属膜１９３がコーティングされているので、単に薄膜にスルーホールを形成した場合に比して、さらに放熱効果が高まり、良好なＢＩ試験を実施することが可能になる。特に発熱量が大きいデバイスに適用する際には有効である。
（第１９実施形態）
以下で、本発明の第１９の実施形態に係る試験用キャリアへのベアチップの取付方法について図面を参照しながら説明する。
【０１１９】
図２７（ａ），（ｂ）は本実施形態に係る試験用キャリアへベアチップを取り付ける方法について説明する断面図である。
この取付方法によれば、最初にベアチップ４０を載置させる基板２０１と、ベアチップ４０を基板２０１上に固定させる薄膜２０２とを有し、基板２０１の、ベアチップを載置する領域の一部に、直径１〜２mm程度の大きさの通気孔２０３が形成されている試験用キャリアを予め用意しておく。
【０１２０】
そして、図２７（ａ）に示すようにベアチップ４０を基板２０１に載置して仮の位置合せをした後に、通気孔２０２を介してベアチップ４０を吸着する。
吸着されている限りベアチップ４０は基板２０１に固定されるのでこの間に位置ずれが生じることを極力抑止することが可能になる。従ってその後、図２７（ｂ）に示すように薄膜２０３でベアチップ４０と基板２０１とを覆って、これらを固着する際にも、位置ずれが生じてしまい、ベアチップ４０の電極４０ａと、基板２０１上に形成された不図示のコンタクト端子とがずれてしまうことを極力抑止することが可能となる。
（第２０実施形態）
以下で、本発明の第２０の実施形態に係る試験用キャリアへのベアチップの取付方法について図面を参照しながら説明する。
【０１２１】
図２８（ａ），（ｂ）は本実施形態に係る試験用キャリアへベアチップを取り付ける方法について説明する断面図である。
本実施形態に係る取付方法によれば、図２８（ａ）に示すように、ベアチップを載置する領域の周囲を取り囲むように形成された突起２１２をその表面に有する基板２１１と、ベアチップ４０を基板２２１上に固定させる薄膜とを有する試験用キャリアを予め用意する。
【０１２２】
そして、図２８（ａ）に示すようにベアチップ４０を基板２１１の、突起２１２で囲まれた領域内に載置する。この突起２１２によってベアチップ４０が取り囲まれていることにより、ベアチップ４０が振動などで位置ずれすることを抑止することが可能となる。
従ってその後、図２８（ｂ）に示すように薄膜２１３でベアチップ４０と基板２１１とを覆って、これらを固着する際にも、位置ずれが生じてしまい、ベアチップ４０の電極４０ａと、基板２１１上に形成された不図示のコンタクト端子とがずれてしまうことを極力抑止することが可能となる。
（第２１実施形態）
以下で、本発明の第２１の実施形態に係る試験用キャリアへのベアチップの取付方法について図面を参照しながら説明する。
【０１２３】
図２９（ａ），（ｂ）は本実施形態に係る試験用キャリアへベアチップを取り付ける方法について説明する断面図である。
本実施形態に係る取付方法では、図２９（ａ）に示すように、ベアチップ４０を載置させる基板２２１と、ベアチップ４０を基板２２１上に固定させる薄膜２２２とを有し、薄膜２２２の一部に、直径１〜２mmの孔２２３が形成されている試験用キャリアを予め用意しておく。
【０１２４】
そして、図２９（ａ）に示すように、薄膜２２２の孔２２３を介して、第１の実施形態で説明したハンドリングヘッド５０を用いて、薄膜２２２とベアチップ４０をハンドリングヘッド５０に吸着させてしまう。
そして図２９（ｂ）に示すように、このハンドリングヘッド５０を基板２２１の上に移動させて薄膜２２２とベアチップ４０とを基板２２１上に載置して、位置合せした後に接着剤で薄膜２２２を基板２２１上に固着する。
【０１２５】
これにより、ベアチップ４０と薄膜２２２を同時に吸着しながら、基板２２１に固着することができるので、工程数を削減することができ、また、取扱いが容易になる。
【０１２６】
【発明の効果】
以上述べたように本発明によれば、半導体装置を基板に押圧する支持体を固定する場合に、磁力によって基板と支持体とを固定するようにしたので、半導体装置を基板に取付けた後に試験炉への搬送又は試験中に振動が生じても、半導体装置の基板上でのズレを防止できる。
【０１２７】
また、基板と支持体とを固定するために永久磁石を使用する場合には、永久磁石と逆向きの磁界を発生させるようにしたので、基板と支持体を容易に離すことができる。永久磁石を採用する場合に、基板又は支持体に半導体装置を囲む磁気シールドを取り付けるようにしたので、半導体装置の外部磁界による誤動作が防止できる。
【０１２８】
半導体装置を基板に搭載する場合には、支持体に設けた通気孔を通して半導体装置を支持体に吸引するハンドリングヘッドを使用するようにしたので、支持体と半導体装置を基板に載せる場合に、支持体に対する半導体装置のズレを防止できる。
さらに、配線の下の基板に弾性体を埋め込むと、半導体装置の端子や電極と基板上の配線の間に過剰な押圧力がかかることを防止できる。弾性体はゴムのようなものでもよいが、弾性を有するピンであってもよい。そのピンを基板の底から突出させると、ソケットのプラグとして使用できる。
【０１２９】
以下に、本発明の参考手段である試験用キャリアの効果につきそれぞれ説明する。
また、本発明に係る試験用キャリアによれば、半導体装置を被覆して基板に押圧する支持体に、例えば薄膜等の柔軟性を有する材料を用いているので、半導体装置の形状にフレキシブルに倣い、確実に密着して加圧することができる。
このため、搬送やＢＩ試験の際に振動を受けても、半導体装置が所定の位置からずれることを抑止できるので、良好な電気的接続状態を試験工程中に維持することが可能となる。
【０１３０】
また、本発明に係る試験用キャリアによれば、半導体装置を被覆して基板に押圧する支持体に、例えば薄膜等の柔軟性を有する材料を用いているので、半導体装置の形状にフレキシブルに倣い、確実に密着して加圧することができる。
このため、搬送やＢＩ試験の際に振動を受けても、半導体装置が所定の位置からずれることを抑止できるので、良好な電気的接続状態を試験工程中に維持することが可能となる。
【０１３１】
さらに、本発明に係る試験用キャリアによれば、基板と支持体を有し、基板の一部に磁石が設けられ、支持体の一部に磁性体が設けられているので、基板と支持体との固着を磁石と磁性体とで行うことができる。
また、本発明に係る試験用キャリアにおいて、電極端子に対応して設けられた複数のコンタクト端子と、電極端子に接続して設けられた複数の試験用配線パターンとが柔軟な材料からなる支持体に設けられている。
【０１３２】
このため、試験用キャリアに振動が加わっても、コンタクト端子がフレキシブルに上下する為、半導体装置の電極端子との接触状態を良好に維持することができる。
さらに、半導体装置の電極端子の平坦性にばらつきがあっても、フレキシブルにこれを押圧することができるので、良好な接触状態を維持することが可能となる。
【０１３３】
また、本発明に係る試験用キャリアへの半導体装置の取付方法によれば、基板と、半導体装置を被覆し、かつ半導体装置を押圧する支持体とを有し、基板の半導体装置を載置する領域の一部に、孔が設けられた試験用キャリアを用意し、基板上に半導体装置を載置し、孔から半導体装置を吸着し、半導体装置を基板上に固定している。
【０１３４】
このため、その後支持体を用いて半導体装置を被覆、押圧する際にも吸着によって半導体装置が基板上に固定されているので、位置ずれが生じにくく、確実に半導体装置を基板上に取り付けることが可能になる。
また、本発明に係る別の試験用キャリアへの半導体装置の取付方法によれば、複数の電極端子を有する半導体装置を載置させるための基板と、半導体装置を被覆し、かつ半導体装置を押圧する支持体とを有し、半導体装置を載置する領域を取り囲むように基板に設けられた突起を備えた試験用キャリアを用意し、基板上の、突起で取り囲まれた領域に半導体装置を載置している。
【０１３５】
このため、その後支持体を用いて半導体装置を被覆する際にも、突起によって半導体装置の位置ずれが防止されているので、確実に半導体装置を基板上に取り付けることが可能になる。
さらに、本発明に係る別の試験用キャリアへの半導体装置の取付方法によれば、複数の電極端子を有する半導体装置を載置させるための基板と、半導体装置を被覆し、かつ半導体装置を押圧する支持体とを有し、支持体の半導体装置に接する領域の一部に、孔が設けられた試験用キャリアを用意し、支持体の孔を介して半導体装置を吸着して、支持体とともに半導体装置を吸着し、基板上に半導体装置及び支持体を載置しているので、半導体装置を基板上に載置し、その後基板及び半導体装置の上に支持体を載置して被覆する場合に比して、工程数の削減が可能となる。
【図面の簡単な説明】
【図１】図１(a),(b) は、本発明の第１実施形態の半導体装置の支持装置を示す断面図である。
【図２】図２(a) は、本発明の第１実施形態の半導体装置の支持装置の支持基板の底面図、図２(b) は、その支持装置の試験用配線基板の上面図である。
【図３】図３は、本発明の第１実施形態の試験用キャリアの磁石と磁性片の位置を交換した構造を示す断面図である。
【図４】図４(a) は、本発明の第１実施形態の試験用キャリアの磁性片を配線基板の下に突出させた断面図、図４(b) は、その磁性片に外部から磁界を印加する状態を示す断面図である。
【図５】図５は、本発明の第１実施形態の試験用キャリアの磁性片を配線基板の上に突出させた断面図である。
【図６】図６は、本発明の第２実施形態の試験用キャリアに使用される支持具を示す斜視図である。
【図７】図７は、本発明の第２実施形態の試験用キャリアに半導体装置を取り付ける直前の状態を示す断面図である。
【図８】図８は、本発明の第２実施形態の試験用キャリアに半導体装置を固定する過程を示す断面図である。
【図９】図９は、本発明の第２実施形態の試験用キャリア内に半導体装置を固定し終えた状態を示す断面図である。
【図１０】図１０は、本発明の第３実施形態の試験用キャリアに半導体装置を取り付ける直前の状態を示す断面図である。
【図１１】図１１は、本発明の第３実施形態のボード状の試験用配線基板の一部を示す平面図である。
【図１２】図１２は、本発明の第３実施形態の試験用キャリアに半導体装置を固定する過程を示す断面図である。
【図１３】図１３は、本発明の第３実施形態の試験用キャリア内に半導体装置を固定し終えた状態を示す断面図である。
【図１４】図１４(a) は、本発明の第４実施形態を示す試験用キャリアの断面図、図１４(b) は、その試験用キャリアの試験用配線基板を示す斜視図である。
【図１５】図１５(a) は、本発明の第５実施形態を示す試験用キャリアの断面図、図１５(b) は、その試験用キャリアの試験用配線基板を示す斜視図である。
【図１６】図１６は、本発明の第６実施形態を示す試験用キャリアの断面図である。
【図１７】図１７(a) は、本発明の第７実施形態を示す試験用キャリアの断面図、図１７(b) は、その試験用キャリアの試験用配線基板とベアチップの接続状態を示す拡大図である。
【図１８】図１８(a) は、本発明の第８実施形態を示す試験用キャリアの断面図、図１８(b) は、その一部の変形例を示す部分断面図である。
【図１９】図１９は、本発明の第９実施形態を示す試験用キャリアの断面図である。
【図２０】図２０（ａ）は、本発明の第１０実施形態の試験用キャリアの断面図、図２０（ｂ）は、本発明の第１０実施形態の試験用キャリアの基板の上面図である。
【図２１】図２１（ａ）は、本発明の第１０実施形態に係る別の試験用キャリアの断面図、図２１（ｂ）は、本発明の第１１実施形態に係る試験用キャリアの断面図である。
【図２２】図２２（ａ）は、本発明の第１２実施形態の試験用キャリアの断面図、図２２（ｂ）は本発明の第１３実施形態の試験用キャリアの断面図、図２２（ｃ）は本発明の第１３実施形態に係る別の試験用キャリアの断面図である。
【図２３】図２３（ａ）は、本発明の第１４実施形態の試験用キャリアの斜視図である。図２３（ｂ）は図２３（ａ）のＩ−Ｉ線断面図である。
【図２４】図２４(a) は、本発明の第１５実施形態を示す試験用キャリアの断面図、図２４(b) は、本発明の第１６実施形態を示す試験用キャリアの断面図である。
【図２５】図２５(a) は、本発明の第１７実施形態を示す試験用キャリアの断面図、図２５(b) は、その試験用キャリアの試験用配線基板を示す上面図である。
【図２６】図２６（ａ）は、本発明の第１８実施形態を示す試験用キャリアの断面図であって、図２６（ｂ）はその試験用キャリアの一部を説明する拡大断面図である。
【図２７】図２７(a) は、本発明の第１９実施形態に係る試験用キャリアの取付方法を説明する第１の断面図、図２７(b) は、本発明の第１９実施形態に係る試験用キャリアの取付方法を説明する第２の断面図である。
【図２８】図２８(a) は、本発明の第２０実施形態を示す試験用キャリアの取付方法を説明する第１の断面図、図２８(b) は、本発明の第２０実施形態を示す試験用キャリアの取付方法を説明する第２の断面図である。
【図２９】図２９（ａ）は、本発明の第２１実施形態に係る試験用キャリアの取付方法を説明する第１の断面図、図２９（ｂ）は本発明の第２１実施形態に係る試験用キャリアの取付方法を説明する第２の断面図である。
【図３０】図３０(a),(b) は、従来の試験用キャリアの第１例を示す断面図である。
【図３１】図３１は、従来の試験用キャリアの第２例を示す断面図である。
【符号の説明】
４０ベアチップ（半導体装置）
４０ａ電極
４１、４１Ａ試験用配線基板
４１Ｂテーパ面
４２凹部
４３弾性体
４４試験用配線パターン
４５コンタクト端子
４６端子
４７磁性片
４８試験用プローブ
４９貫通孔
５０ハンドリングヘッド
５１支持基板
５２凹部５２
５３通気孔
５４磁石
５７磁界発生用コイル
６０支持具
６１押圧部
６２挿通孔
６１ａ通気孔
６２挿通孔
６３梁部
６３ａ挿通孔
６４ラッチ部
６５ラッチ解除部
１１１基板
１１２薄膜（支持体）
１１３接着剤
１１４抑え板
１１５コンタクト端子
１１６試験用配線パターン
１２１基板
１２２薄膜
１２３磁性体
１２４支持体
１２５磁石
１３１基板
１３２薄膜（支持体）
１３３接着剤
１４１第１の層
１４２第２の層
１４３基板
１４４薄膜
１４５溝
１５１基板
１５２薄膜
１６１基板
１６２粘着材
１７１基板
１７２熱収縮材
１８１基板
１８２薄膜（支持体）
１８３試験用配線パターン
１８４コンタクト端子
１９１基板
１９２薄膜
１９３金属膜
１９４スルーホール
２０１基板
２０２通気孔（孔）
２０３薄膜
２１１基板
２１２突起
２１３薄膜（支持体）
２２１基板
２２２薄膜（支持体）
２２３孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device support device, a semiconductor device fixing method, and a semiconductor device removal method from a support device. More specifically, the present invention relates to a test carrier or a test board used in an accelerated test of a semiconductor device. The present invention relates to a supporting device for supporting the semiconductor device, a method for fixing the semiconductor device, and a method for releasing the fixed semiconductor device.
[0002]
[Prior art]
In recent years, high integration of semiconductor integrated circuits (LSIs) has advanced remarkably, and at the same time, the trend toward downsizing of electronic equipment has also been remarkable. In order to meet these demands, not only high integration of elements in an LSI, but also elements that depend on high-density mounting technology of semiconductor chips are large.
[0003]
From this background, the density of LSI bare chip electrodes and LSI CSP (Chip Size Package) terminals has been increased.
When supplying such an LSI to a user as a product, a thermal acceleration test (hereinafter referred to as a BI (Burn In) test) and a final test (Final Test (FT)) are performed to detect initial defects of the LSI. Is called. The BI test is a test for examining electrical characteristics of a semiconductor integrated circuit under heating.
[0004]
In such a test, it is necessary to align the bare chip electrode with the contact terminal on the test substrate and align the CSP terminal with the contact terminal on the test substrate. In order to align the bare chip or CSP, for example, a test substrate in which an alignment wall or groove is formed on the test substrate may be used. The alignment by the wall or groove is generally referred to as “mechanical positioning. (Mechanical alignment) ".
[0005]
However, since the bare chip is shaped by cutting (dicing) the semiconductor wafer, the outer dimensions of the bare chip vary, and the position of the bare chip relative to the outer shape of the electrode also varies. For this reason, the electrodes of the bare chip and the contact terminals on the test substrate cannot be accurately aligned. In addition, since there is a gap (clearance) for connecting the test substrate and the bare chip, misalignment tends to occur within the gap.
[0006]
Therefore, a method has been developed in which the alignment of the bare chip electrode and the contact terminal of the test substrate is performed by image recognition. In this method, the positions of the bare chip electrodes and the contact terminals on the test substrate are recognized by the image processing apparatus, and the positions of the electrodes and the contact terminals are compared. This is a method of moving the bare chip to eliminate the deviation.
[0007]
In order to align and fix the test substrate and the bare chip, a support 1 as shown in FIGS. 30 (a) and 30 (b) is used.
The support 1 has a pressing plate 3 having a vent hole 2 and a latch portion 4. Then, while supporting the semiconductor device 20 in the bare chip state with the suction force from the handling head 10 through the vent hole 2 of the pressing plate 3, the alignment is performed using the image recognition device, and then the handling head 10 is lowered to move the semiconductor device. The 20 electrodes 21 are brought into contact with the contact terminals 23 of the test substrate 22. In this case, there are latch portions 4 on both sides of the holding plate 3, and the latch portions 4 are structured to be caught by the flange 24 of the test substrate 22.
[0008]
Accordingly, the semiconductor device 20 is pressed and fixed to the test substrate 22 by the pressing plate 3.
In such a support 1, as shown in FIG. 31, when the CSP type semiconductor device 30 is fixed to the test substrate 31 and the terminal 31 of the semiconductor device 30 and the contact terminal 33 on the test substrate 32 are brought into contact with each other. Can also be used. In this case, the latch portion 4 of the support 1 is engaged with the bottom portion of the test substrate 32 through the latch hole 34.
[0009]
[Problems to be solved by the invention]
However, in such a support 1, when the latch unit 4 clicks on the test substrates 22 and 32, the holding plate 3 is shaken by the impact from the latch unit 4 and the positions of the semiconductor devices 20 and 30 are displaced. There are many cases, and realignment is required.
An object of the present invention is to provide a semiconductor device support device that can be fixed to a test substrate without shifting the semiconductor device, a semiconductor device fixing method, and a semiconductor device support device that can be easily removed. To provide a withdrawal method.
[0010]
[Means for Solving the Problems]
(means)
(1) As described in FIGS. 1, 3, and 16, the above-described problem is caused by the substrates 41 and 95 having the wirings 45 and 94 on which the electrodes 40 a or the terminals 90 a of the semiconductor devices 40 and 90 are overlapped, and the semiconductor A support body 51 that supports the devices 40 and 90 and presses the semiconductor devices 40 and 90 against the substrates 41 and 95; a magnet 54 attached to either the support body 51 or the substrates 41 and 95; This is solved by a support device for a semiconductor device having magnetic portions 47 and 97 made of a magnetic material provided on either the substrate 41 or 95 or the support 51 so as to face the magnet 54.
[0011]
The above-described support device for a semiconductor device includes a magnetic field generation unit 57 that applies a magnetic field in a direction opposite to that of the magnet 54 to the magnetic units 47 and 97.
The semiconductor device support apparatus described above is characterized by having a vent hole 53 formed in the support body 51 and a handling head for sucking the semiconductor devices 40 and 90 through the vent hole 53.
[0012]
In the above-described support device for a semiconductor device, as illustrated in FIG. 5 or FIG. 15, a magnetic shield 76 surrounding the semiconductor devices 40 and 90 is formed on either the support 51 or the substrates 41 and 95. It is characterized by.
In the semiconductor device support device described above, as illustrated in FIG. 1, an elastic body 43 is embedded in the substrate 41 below the portion of the wiring 44 on which the semiconductor device 40 is placed. And
[0013]
In the semiconductor device support apparatus described above, as illustrated in FIG. 16, the wiring 94 of the substrate 95 is a pin 94 made of an elastic material and is disposed in a recess 96 formed in the substrate 95. Features. A lower end of the pin 94 protrudes from the bottom of the substrate.
In the semiconductor device support apparatus described above, as illustrated in FIG. 14, the wiring 44 is formed on an insulating sheet 75, and the insulating sheet 75 is formed on the substrate 41. And
[0014]
In the above-described support device for a semiconductor device, the portion of the wiring 94 on the substrate 95 that is in contact with the electrode or the terminal 90a of the semiconductor device 90 has anisotropic conductivity that has a lower vertical resistance than the horizontal direction. It is characterized in that a membrane 108 is placed.
As illustrated in FIGS. 1A and 1B, the semiconductor device 40 is adsorbed by the handling head 50 through the air holes 53 formed in the support 51, and the semiconductor device 40 and the handling head 50 are interposed between the semiconductor device 40 and the handling head 50. The support 51 is sandwiched, the support 51 and the semiconductor device 40 are moved by the handling head 50 to be opposed to the substrate 41 at an interval, and the support 51 and the substrate 41 are moved by the handling head 50. Then, the electrode 40a or the terminal of the semiconductor device 40 is opposed to the wiring 44 on the substrate 41, the support 51 is moved toward the substrate 41, and the electrode 40a or the terminal of the semiconductor device 40 is moved to the wiring. 44, the support 51 and the substrate 41 are magnetically attracted and fixed, and the handling head 50 Further comprising the step of solving the adsorption of serial semiconductor device 40 is solved by the method of fixing a semiconductor device according to claim.
[0015]
Further, the terminal or electrode of the semiconductor device 40 contacts the wiring of the substrate, the semiconductor device 40 is pressed against the substrate by the support 51, and the substrate and the support 51 are fixed by the attractive force of the magnet 54 and the magnetic piece 47. The magnet 54 From the support device of the semiconductor device, a magnetic field having a direction opposite to the magnetic field is generated through the magnetic piece 47, and the support body 51 and the substrate 41 are separated by a repulsive force of the magnet 54 and the magnetic piece 47. It is solved by the withdrawal method.
(2) The above-described problem is that, as shown in FIGS. 7 and 10, the insertion holes formed between the wirings 44 and 72 on which the electrodes 40 a or the terminals 90 a of the semiconductor devices 40 and 90 are overlapped and the wirings 44 and 72. Substrates 41A, 71 having 41c, 73, magnetic field generating portions 47a, 57, 92 inserted into the insertion holes 41c, 73 of the substrates 41A, 71, and the semiconductor device 40,90 Supporting the substrate 41A , 71 and at least a portion facing the insertion holes 41c, 73 has support members 60, 80 formed of a magnetic material.
[0016]
In the above-described semiconductor device support device, the magnetic field generators 47a, 57, and 92 are magnetic cores 47a and 92 around which the coil 57 is wound. The semiconductor device support apparatus described above includes vent holes 63a and 83a formed in the support bodies 60 and 80, and a handling head 50 that sucks the semiconductor devices 40 and 90 through the vent holes 63a and 83a. Features.
[0017]
In the semiconductor device support apparatus described above, the support bodies 60 and 80 include pressing portions 61 and 81 having springs 66 and 86 that press the semiconductor devices 40 and 90 against the substrates 41A and 71, respectively. .
In the above-described support device for a semiconductor device, as illustrated in FIG. 18, the wiring of the substrate is a pin 103 made of an elastic material, and is arranged in a recess formed in the substrate. . The pins 103 protrude outward from the bottom of the substrate.
[0018]
In the above-described support device for a semiconductor device, as illustrated in FIG. 17, an insulating sheet 75 is interposed between the wiring 44 and the substrate 41A.
In the above-described support device for a semiconductor device, the portion of the wiring 72 on the substrate 71 that is in contact with the electrode or the terminal 90a of the semiconductor device 90 has anisotropic conductivity that has lower resistance in the vertical direction than in the horizontal direction. It is characterized in that a membrane 108 is placed.
[0019]
As illustrated in FIGS. 7 to 9, the problem described above is that the semiconductor device 40 is adsorbed by the handling head 50 through the vent hole 61 a formed in the support body 60, and between the semiconductor device 40 and the handling head 50. The support 60 and the semiconductor device 40 are moved by the handling head 50 so as to be opposed to the substrate 41A with the handling head 50 interposed therebetween, and the support 60 and the substrate are supported by the handling head 50. 41A is moved so that the electrode 40a or terminal of the semiconductor device 40 is opposed to the wiring 44 on the substrate 41A, and the support 60 is moved toward the substrate 41A to move the electrode 40a or the terminal of the semiconductor device 40. A terminal is brought into contact with the wiring 44, and the support 60 and the substrate 41A are magnetically adsorbed. The step of mechanically fixing the support 60 to the substrate 41A and then releasing the adsorption of the semiconductor device by the handling head and the magnetic adsorption of the support and the substrate are provided. The problem is solved by a fixing method of the semiconductor device.
[0020]
Hereinafter, (3) and (4) are reference means of the present invention.
(3) The problem described above is that a substrate 111 on which a semiconductor device having a plurality of electrode terminals 40a is placed, and a plurality of contact terminals provided on the substrate 111 corresponding to the arrangement pattern of the electrode terminals 40a. 115, a plurality of test wiring patterns 116 connected to the electrode terminal 40a and provided on the substrate 111, and a flexible material, covering the semiconductor device 40, and the semiconductor device 40 The problem is solved by a test carrier comprising: a support 112 that presses against the substrate 111; and an adhesive that fixes the support 112 and the substrate 111 together.
[0021]
The support 112 is made of a flexible thin film, and a pressing plate 114 made of a rigid material is formed on the thin film so as to surround a region where the semiconductor device 40 is placed. This is solved by the test carrier according to the present invention.
Furthermore, a substrate 121 on which a semiconductor device 40 having a plurality of electrode terminals 40a is placed, a plurality of contact terminals provided on the substrate 121 corresponding to the arrangement pattern of the electrode terminals 40a, and the contact terminals A plurality of test wiring patterns provided on the substrate 121, a support 124 made of a flexible material, covering the semiconductor device and pressing the semiconductor device, and the substrate The problem is solved by a test carrier comprising a magnet 125 provided in part and a magnetic body 123 provided in part of the support.
[0022]
Further, the problem is solved by the test carrier according to the present invention, wherein the thermal expansion coefficient of the material of the substrate is higher than the thermal expansion coefficient of the material of the support.
Further, the substrate includes a first layer 141 and a second layer formed on the first layer 141 and made of a material having a thermal expansion coefficient smaller than that of the material of the first layer 141. 142, and the support 144 is fixed onto the second layer 142. The test carrier according to the present invention solves this.
[0023]
Further, the problem is solved by the test carrier according to the present invention, in which a groove is provided on the side of the first layer 141 that does not contact the second layer 142.
Furthermore, the support 151 is made of a thin film having flexibility, and a number of holes are formed in the support in a matrix shape. This is solved by the test carrier according to the present invention.
[0024]
Also, a substrate 181 for mounting a semiconductor device having a plurality of electrode terminals 40a, a support 182 made of a flexible material, covering the semiconductor device 40 and pressing the semiconductor device 40, and the electrode A plurality of contact terminals 184 provided on the support 182 corresponding to the arrangement pattern of the terminals 40a, and a plurality of test wiring patterns 183 connected to the contact terminals 184 and provided on the support 182; This is solved by a test carrier characterized by having an adhesive for fixing the support 182 and the substrate 181. Furthermore, the support is made of a thin film having flexibility, which is solved by the test carrier according to the present invention.
[0025]
The support 192 has a plurality of through holes at least in a region in contact with the semiconductor device 40, and the surface in contact with the semiconductor device 40, the inside of the through hole 194, and the opposite side through the through hole 194. The problem is solved by the test carrier according to the present invention, wherein a metal film 193 is attached to the support 192 on the surface.
[0026]
Further, the support 162 is solved by a test carrier according to the present invention, which is made of an adhesive such as clay or gel.
In addition, the support 172 is made of a test carrier according to the present invention, which is made of a material that shrinks by heat.
(4) The above-described problem is that the substrate 201 on which the semiconductor device 40 having the plurality of electrode terminals 40a is placed and the plurality of contacts provided on the substrate 201 corresponding to the arrangement pattern of the electrode terminals 40a. A plurality of test wiring patterns connected to the contact terminals and provided on the substrate 201; a support 203 that covers the semiconductor device 40 and presses the semiconductor device 40 against the substrate 201; And a step of preparing a test carrier provided with a hole 202 in a part of a region of the substrate 201 on which the semiconductor device 40 is placed, and a step of placing the semiconductor device 40 on the substrate 201 A step of adsorbing the semiconductor device 40 from the hole 202 and fixing the semiconductor device 40 on the substrate 201, and the support body while maintaining the fixed state. And a method of attaching the semiconductor device to the test carrier, comprising: a step of covering the semiconductor device 40 on the semiconductor device 40 and the substrate 201; and a step of fixing the support 203 on the substrate 201. To do.
[0027]
Further, a substrate 211 on which the semiconductor device 40 having a plurality of electrode terminals 40a is placed, a plurality of contact terminals provided on the substrate 211 corresponding to the arrangement pattern of the electrode terminals 40a, and the contact terminals A plurality of test wiring patterns provided on the substrate 211, and a support 213 that covers the semiconductor device 40 and presses the semiconductor device 40 against the substrate 211. A step of preparing a test carrier having a protrusion 212 provided on the substrate 211 so as to surround a region on which the device 40 is placed; and the semiconductor device in the region surrounded by the protrusion 212 on the substrate 211 A step of mounting the semiconductor device 40 on the substrate 211 by fixing the support 213 on the substrate 211; Solved by mounting a semiconductor device to the test carrier, characterized in that it comprises a.
[0028]
Furthermore, a substrate 221 for mounting the semiconductor device 40 having a plurality of electrode terminals 40a, a plurality of contact terminals provided on the substrate 221 corresponding to the arrangement pattern of the electrode terminals 40a, and the electrode terminals A plurality of test wiring patterns provided on the substrate, and a support 222 that covers the semiconductor device 40 and presses the semiconductor device 40 against the substrate 221. A test carrier provided with a hole 223 in a part of a region of the 222 that contacts the semiconductor device 40; and the semiconductor device 40 is adsorbed through the hole 223 of the support 222 to support the support. A step of pulling up the semiconductor device 40 together with the body 222, a step of placing the semiconductor device 40 and the support 222 on the substrate 221, and the support 22 The solved by method of mounting a semiconductor device to the test carrier, characterized in that a step of mounting the semiconductor device 40 on the substrate 221 and fixed onto the substrate 221.
[0029]
(Function)
Next, the operation of the present invention will be described.
According to the present invention, when the support that presses the semiconductor device against the substrate is fixed, the substrate and the support are fixed by a magnetic force. For this reason, even if vibration occurs during transfer to the test furnace or during the test after the semiconductor device is attached to the substrate, the semiconductor device is unlikely to come off the substrate.
[0030]
Further, when a permanent magnet is used to fix the substrate and the support, the substrate and the support are easily separated by generating a magnetic field opposite to the permanent magnet. Since the semiconductor device may malfunction due to the permanent magnet, it is preferable to attach a magnetic shield surrounding the semiconductor device to the substrate or the support.
When a semiconductor device is mounted on a substrate, a handling head that sucks the semiconductor device into the support through a vent hole provided in the support is used. When the support and the semiconductor device are placed on the substrate, the semiconductor device with respect to the support There will be no deviation.
[0031]
Furthermore, if an elastic body is embedded in the substrate under the wiring, it is possible to prevent an excessive pressing force from being applied between the terminals and electrodes of the semiconductor device and the wiring on the substrate. The elastic body may be a rubber, but may be a pin having elasticity. When the pin protrudes from the bottom of the board, it can be used as a socket plug.
Also, if an insulating sheet is interposed between the substrate and the wiring thereon, the substrate can be formed of a conductor or a metal magnetic material, so that it is not necessary to embed a magnetic piece in the substrate or support. In addition, the substrate can be used as an electrical shield.
[0032]
When a structure in which the support is finally mechanically fixed to the substrate is employed, magnetic force may be used to temporarily press the semiconductor device against the substrate by the support. When a latch mechanism is employed as the mechanical fixing structure, the fixing is stabilized after the support and the substrate are fixed by the latch mechanism, so that the magnetic force may be removed.
The operation of the test carrier, which is a reference means of the present invention, will be described below.
Further, according to the test carrier according to the present invention, a flexible material such as a thin film is used for the support that covers the semiconductor device and presses against the substrate, so that it flexibly follows the shape of the semiconductor device. , It is possible to reliably press and pressurize.
[0033]
For this reason, even if it receives a vibration in the case of conveyance or a BI test, it can control that a semiconductor device shifts from a predetermined position. Therefore, it is possible to maintain a good electrical connection state during the test process.
Furthermore, in the test carrier according to the present invention, the support is made of a flexible thin film, and a holding plate made of a rigid material is formed around the thin film so as to surround a region where the semiconductor device is placed. Has been. For this reason, even when an external force that cannot absorb an impact with only the thin film is applied to the test carrier, it is possible to prevent the semiconductor device from being displaced by the restraining plate as much as possible.
[0034]
Moreover, according to the test carrier according to the present invention, the substrate and the support are provided, the magnet is provided on a part of the substrate, and the magnetic material is provided on a part of the support. Can be fixed with a magnet and a magnetic body.
In addition, in the test carrier according to the present invention, a material having a higher thermal expansion coefficient of the substrate material than that of the support material is used. When the carrier is heated, the substrate expands more than the support, and thus the support is subjected to tensile stress due to the difference in expansion coefficient.
[0035]
Since the semiconductor device is further pressed and adhered to the substrate by this tensile stress, it is possible to maintain a better electrical connection state during the test process.
In the test carrier according to the present invention, the substrate is formed of a first layer and a material formed on the first layer and having a thermal expansion coefficient smaller than that of the material of the first layer. 2 layers, and the support is fixed onto the second layer.
[0036]
For this reason, when this test carrier is heated, the substrate warps to the first layer due to the difference in thermal expansion coefficient, and the support receives tensile stress. Since the semiconductor device is further pressed and adhered to the substrate by this tensile stress, it is possible to maintain a good electrical connection state during the test. Furthermore, in the test carrier according to the present invention, since the groove is provided on the surface of the first layer opposite to the second layer, the substrate largely warps the first layer side, so that the semiconductor device Is further pressed and adhered to the substrate, and a good electrical connection can be maintained during the test.
[0037]
Further, in the test carrier according to the present invention, the support is made of a thin film having flexibility, and a large number of holes are formed in the support in a matrix, so that the support is not formed with a hole. Can be flexibly fitted to the shape of the bare chip.
In addition, since the semiconductor device is directly exposed to the outside air, there is an advantage that the heat dissipation effect is larger than when the semiconductor device is covered with a thin film having no holes.
[0038]
Furthermore, in the test carrier according to the present invention, a support body in which a plurality of contact terminals provided corresponding to the electrode terminals and a plurality of test wiring patterns provided connected to the electrode terminals are made of a flexible material. Is provided.
For this reason, even if a vibration is applied to the test carrier, the contact terminal moves up and down flexibly, so that the contact state with the electrode terminal of the semiconductor device can be maintained well. Further, even if there is variation in the flatness of the electrode terminals of the semiconductor device, it can be flexibly pressed, so that a good contact state can be maintained.
[0039]
Further, in the test carrier according to the present invention, the support has at least a plurality of through holes in a region in contact with the semiconductor device, and a surface in contact with the semiconductor device, a surface in the through hole, and an opposite surface through the through hole. A metal film is affixed to the support.
For this reason, since a semiconductor device touches external air directly from a through hole, the heat dissipation effect increases. Also, since the metal film with good heat dissipation is coated on the part that is in direct contact with the semiconductor device and the surface on the opposite side through the through hole, compared with the case where the through hole is simply formed in the thin film Further, the heat dissipation effect is further enhanced, and it becomes possible to perform a good BI test. This is particularly effective when applied to a device that generates a large amount of heat.
[0040]
In the test carrier according to the present invention, since the support is composed of an adhesive material such as gel or clay, the impact can be further reduced as compared with the case where a thin film or the like is used.
Furthermore, in the test carrier according to the present invention, since the support is made of a material that shrinks by heat, the support shrinks and a tensile stress is applied when heated in the BI test. Since the semiconductor device adheres to the substrate by this tensile stress, it is possible to maintain a good electrical connection state even during the BI test.
[0041]
In addition, according to the method for attaching a semiconductor device to a test carrier according to the present invention, a substrate on which a semiconductor device having a plurality of electrode terminals is placed, and a plurality of substrates provided on the substrate corresponding to the electrode terminals A plurality of test wiring patterns connected to the electrode terminals and provided on the substrate, and a support that covers the semiconductor device and presses the semiconductor device, and mounts the semiconductor device on the substrate. A test carrier having a hole is prepared in a part of the region to be placed, the semiconductor device is placed on the substrate, the semiconductor device is sucked from the hole, and the semiconductor device is fixed on the substrate.
[0042]
For this reason, since the semiconductor device is fixed on the substrate by adsorption even when the semiconductor device is covered and pressed using a support, the positional displacement due to vibration or the like is unlikely to occur and the semiconductor device is surely placed on the substrate. It becomes possible to install.
[0043]
Furthermore, according to another method for mounting a semiconductor device on a test carrier according to the present invention, a substrate on which a semiconductor device having a plurality of electrode terminals is placed, and the substrate is provided on the substrate corresponding to the electrode terminals. A plurality of contact terminals connected to the electrode terminals, a plurality of test wiring patterns provided on the substrate, and a support that covers the semiconductor device and presses the semiconductor device. A test carrier provided with a protrusion provided on the substrate so as to surround the region to be placed is prepared, and the semiconductor device is placed on the region surrounded by the protrusion on the substrate.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
Accordingly, embodiments of the present invention will be described below with reference to the drawings.
Among the following embodiments, the tenth embodiment to the twenty-first embodiment are reference examples.
(First embodiment)
1A and 1B show a method of attaching a semiconductor device to a test carrier according to the first embodiment of the present invention.
[0045]
DETAILED DESCRIPTION OF THE INVENTION
Accordingly, embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
1A and 1B show a method of attaching a semiconductor device to a test carrier according to the first embodiment of the present invention.
[0046]
The test carrier shown in FIGS. 1A and 1B has a test wiring substrate 41 and a support substrate 51 sandwiching a chip on which a semiconductor integrated circuit is formed (hereinafter referred to as a bare chip). One side of the wiring substrate 41 is about 5 to 10 mm larger than one side of the support substrate 51. The test wiring board 41 and the support board 51 are made of an insulating nonmagnetic material such as Al2O3 or resin (PES, PEI, glass-filled epoxy resin).
[0047]
A recess 42 is formed in a region near the center of the upper surface of the test wiring board 41, and a rubber elastic body 43 is embedded in the recess 42. Further, on the upper surface of the test wiring board 41, a plurality of test wiring patterns 44 are drawn out from the region surrounding the center of the elastic body 43 to the edge of the board while increasing the pitch and width. A contact terminal 45 is formed at the inner end of the test wiring pattern 44, and an outer terminal 46 is formed at the outer end. The contact terminals 45 are arranged corresponding to the electrodes 40 a of the bare chip 40.
[0048]
Further, the plurality of test wiring patterns 44 are arranged so as to spread radially.
Further, at least two magnetic pieces 47 are embedded around the elastic body 43 of the test wiring board 41. These magnetic pieces 47 are made of iron, an iron alloy, cobalt, a cobalt alloy, or the like, and are formed under conditions that are hardly magnetized and hardly generate a magnetic field.
[0049]
A recess 52 that supports the bare chip 40 is formed in a region of the support substrate 51 that faces the elastic body 43 of the test wiring substrate 41. In addition, a vent hole 53 having a diameter of about 3 mm that penetrates the support substrate 51 is formed in the center of the recess 52. A magnet (permanent magnet) 54 made of, for example, cobalt, a cobalt alloy, chromium, or a chromium alloy is embedded in a position facing the magnetic piece 47 of the test wiring board 41.
[0050]
The lower surface of the support substrate 51 has a shape as shown in FIG. 2A, for example, and the upper surface of the test wiring substrate 41 has a shape as shown in FIG. 2B, for example.
Reference numeral 50 in the figure denotes a hollow handling head that is configured to suck outside air from a tip that is larger than the vent hole 53 of the support substrate 51 and can be moved in the vertical and horizontal directions by the drive mechanism 37. Yes.
[0051]
When the bare chip 50 is attached to the test wiring board 41 as described above, the following method is used.
First, the bare chip 40 is positioned in the recess 52 of the support substrate 51 so that the electrode 40a of the bare chip 40 faces outward. Then, the supporting substrate 51 is sucked and supported by the handling head 50, and the bare chip 40 is sucked through the vent hole 53 and fixed on the supporting substrate 51.
[0052]
Subsequently, the handling head 50 is moved so that the support substrate 51 is opposed to the upper side of the test wiring substrate 41 with an interval.
Next, a position recognition camera 55 capable of recognizing the upper and lower images is placed between the test wiring board 41 and the support board 51, and all the contact terminals on the test wiring board 41 are inserted into the position recognition camera 55. 45 and all the electrodes 40a on the bare chip 40 are imaged.
[0053]
Data obtained from the position recognition camera 55 is taken into the image processing device 56 and converts the positions of the contact terminals 45 on the test wiring board 41 and the electrodes 40a of the bare chip 40 into coordinate data. When the image processing device 56 determines that the contact terminal 45 and the electrode 40A of the bare chip 40 are not in a one-to-one relationship, the position of the handling head 50 is adjusted by the drive mechanism 37, and the bare chip at the tip thereof is adjusted. The 40 electrodes 40a and the contact terminals 45 are made to face each other on a one-to-one basis.
[0054]
When the image processing apparatus 56 determines that all of the contact terminals 45 and all of the electrodes 40a are in one-to-one correspondence, the handling head 50 is lowered vertically toward the upper surface of the test wiring board 41. At the same time, the position recognition camera 55 is removed from between the test wiring board 41 and the support board 51 at an appropriate time. When the handling head 50 is further lowered, the magnet 54 and the magnetic piece 47 are finally attracted by the magnetic field H. As a result, the support substrate 51 is firmly fixed to the test wiring board 41 via the magnets 54 and the magnetic pieces 47, and the electrodes 40 a of the bare chip 40 are in contact with the contact terminals 45 on the test wiring board 41. By the way, if the electrode 40a and the contact terminal 45 are not pressed by an external force, they will be displaced from each other immediately after the suction by the handling head 50 is released. Therefore, it is necessary to press the contact terminal 45 against the electrode 40 a of the bare chip 40 by the elastic force of the elastic body 43 in the test wiring board 41 in a state where the magnet 54 and the magnetic piece 47 are attracted to each other. In order to generate the pressing force, it is necessary that the electrode 40a of the bare chip 40 pushes down the elastic body 43 in a state where the magnetic piece 47 and the magnet 54 are in contact with each other. In order to satisfy this condition, it is necessary to make the sum of the protrusion amounts of the terminals 40a and 45 of the bare chip 40 smaller than the sum of the protrusion amounts of the magnet 54 and the magnetic piece 47 from the substrate. In addition, it is necessary to make the attractive force of the magnet 54 and the magnetic piece 47 larger than the elastic force of the elastic body 43. For example, when a pressing force of 10 g is required for one electrode 40a, the total pressing force applied to the 100 electrodes 40a under the bare chip 40 is 1 kg, so that the magnet 54 has a magnetic force of 1 kg or more. 54 is embedded in the support substrate 51.
[0055]
The semiconductor circuit in the bare chip 40 placed on the test wiring board 41 in this way is subjected to a circuit operation test via the test probe 48 that is in contact with the outer terminal 46 of the test wiring pattern 44.
Moreover, since the test wiring board 41 and the support board 51 are firmly fixed via the magnets 54 and the magnetic pieces 47, the boards 41 and 51 finish the circuit operation test after removing the handling head 50. There will be no gap between.
[0056]
As shown in FIG. 3, the above-described effects can be obtained even when the magnet 54 is embedded in the test wiring board 41 and the magnetic piece 47 is embedded in the support substrate 51. Further, a through hole 49 shown in FIG. 3 may be provided instead of the recess 42 of the test wiring board 41, and the elastic body 43 may be embedded therein.
By the way, the above-described test carrier separates the test wiring board 41 and the support substrate 51 and takes out the bare chip 40 after completing the circuit test such as the BI test in the heating furnace 39 using the tester 38. Become. However, when the magnetic force of the magnet 54 is strong, there is a possibility that the separation work takes time or the bare chip 40 is damaged during the separation work.
[0057]
Therefore, as shown in FIG. 4A, a structure is adopted in which the magnetic piece 47a attached to the test wiring board 41 protrudes downward. When separating the test wiring board 41 and the support board 51, as shown in FIG. 4B, the lower protrusion of the magnetic piece 47a is inserted into the magnetic field generating coil 57 for generating a magnetic field, Next, a current is supplied from the power source 58 to the magnetic field generating coil 57 to generate the magnetic field H1. When the direction of the magnetic field H1 is reversed to the direction of the magnetic field H from the magnet 54 on the support substrate 51 side, the magnet 54 and the magnetic piece 47a are easily separated by the repulsive force having the same magnetic polarity.
[0058]
In FIG. 4B, reference numeral 59 denotes a switch for connecting the power source 58 to the magnetic field generating coil 57.
As described above, if the repulsive magnetic field is generated in the magnetic piece 47a only when the adsorption between the test wiring board 41 and the support substrate 51 is released, the work efficiency for separating the boards is increased.
[0059]
Further, when adopting a structure in which the magnet 54 is attached to the test wiring board 41, as shown in FIG. 5, the upper end of the magnetic piece 47b attached to the support board 51 is protruded from the support board 51 to separate the board. Further, the upper end thereof may be inserted into the magnetic field generating coil 57 shown in FIG. 4B so as to generate a repulsive magnetic field. Further, a magnetic shield 76 may be attached along the inner periphery of the recess 52 of the support substrate 51 in order to suppress the influence of an external magnetic field when testing the semiconductor device in the bare chip 40.
[0060]
Each of the test carriers described above may be used not only for a circuit test of a semiconductor device in a bare chip state but also for a circuit test of a packaged semiconductor device.
(Second Embodiment)
FIG. 6 shows a support for supporting the bare chip on the test wiring board.
[0061]
The support 60 has a substantially U-shaped pressing portion 61 made of a magnetic material, and a strip-shaped beam portion 63 having an insertion hole 62 through which both arms of the pressing portion 61 are inserted. Further, a plate-like latch portion 64 made of an elastic material extends downward from both side ends of the beam portion 63, and its lower end is bent to hold the test wiring board 41A. Further, plate-like latch release portions 65 extend upward at both ends of the beam portion 63.
[0062]
The pressing portion 61 has a flat bottom surface that is parallel to the top surface of the test wiring board 41A, and a vent hole 61a smaller than the semiconductor device is formed at the center thereof. An insertion hole 63a for allowing the handling head 50 to pass therethrough is formed at the center of the beam portion 63, and the handling head 50 that has passed through the insertion hole 63a hits the periphery of the vent hole 61a of the pressing portion 61.
[0063]
The upper ends of both arms of the pressing portion 61 are bent to prevent the arms from dropping out from the insertion hole 62, and the pressing portion 61 is constantly applied with a force downward by the elasticity of the coil spring 66 wound around these arms.
The test wiring board 41A on which the support 60 having such a structure is mounted is substantially the same as the structure shown in FIG. 4, and is different in that tapered surfaces 41B are formed on both sides thereof. The same reference numerals as those in FIG. 4 indicate the same elements.
[0064]
The support 60 and the test wiring board 61A as described above constitute a test carrier. In order to mount the bare chip 40 in the test carrier, the following procedure is performed.
First, the bare chip 40 is positioned below the pressing portion 61 of the support 60 so that the electrode 40a of the bare chip 40 is exposed. Further, the handling head 50 is brought into contact with the upper surface of the pressing portion 61 through the insertion hole 63 a of the beam portion 63. Then, the bare chip 40 is attracted to the handling head 50 through the vent hole 61 a of the pressing portion 61, and the pressing portion 61 is also attracted to the handling head 50.
[0065]
Subsequently, as shown in FIG. 7, the bare chip 40 is opposed to the upper side of the test wiring board 41 </ b> A at an interval by the movement of the handling head 50. Then, the position recognition camera 55 recognizes the positions of the contact terminals 45 of the test wiring pattern 44 and the electrodes 40a of the bare chip 40 on the test wiring board 41A.
Based on the data obtained from the position recognition camera 55, as described in the first embodiment, the contact terminal 45 on the test wiring board 41A and the electrode 40a of the bare chip 40 are handled to a position where the electrodes 40a face each other one-to-one. The head 50 is moved.
[0066]
Next, after removing the position recognition camera 55 at an appropriate time, the support 60 is placed on the test wiring board 41 </ b> A by lowering the handling head 50.
Further, the magnetic piece 47a protruding below the test wiring board 41 is wound around the magnet coil around the protruding portion. When a current is passed through the magnetic field generating coil 57, the magnetic field concentrates along the magnetic piece 47, so that the magnetic piece 47 attracts the pressing portion 61 of the support body 60.
[0067]
In this state, the distance between the beam portion 63 and the bottom surface of the pressing portion 61 is not changed by the elastic force of the coil spring 66, and the lower end of the latch portion 64 does not reach the bottom surface of the test wiring board 16A. Therefore, when the regions near both ends of the beam portion 63 are pushed down toward the test wiring board 41A by using the pressing pins 67, the latch portion 64 becomes the taber surface on the side of the test wiring board 41A as shown in FIG. It spreads while sliding on 41B. Then, when the tip of the latch portion 64 reaches the bottom of the test wiring board 41A, the latch portion 64 becomes narrow and clicks.
[0068]
As a result, the beam portion 63 is fixed to the test wiring board 41A. Moreover, when the pressing portion 61 is pushed down by the pressing pin 67, the elastic force is applied to the coil spring 66 in the beam portion 63, so that the pressing force to the contact terminal 45 of the electrode 40a of the bare chip 40 is increased. Therefore, the positions of the electrode 40a and the contact terminal 45 of the bare chip 40 are not shifted due to the click impact of the latch portion 64.
[0069]
In a state where the tip of the latch portion 64 holds the bottom portion of the test wiring board 41A, the support 60 is fixed to the test wiring substrate 41A by the latch portion 64, so that the magnetic field generated by the magnetic field generating coil 57 is increased. Is no longer needed. Therefore, the supply of current to the magnetic field generating coil 57 is stopped. Then, the handling head 50 and the pressing pin 67 are removed from the support 60 to a state as shown in FIG. 9, and the magnetic piece 57 of the test wiring board 41A is removed from the magnetic field generating coil 57, and then the test wiring board 41A. Is transported to the test equipment.
[0070]
Next, a circuit operation test of the semiconductor device formed on the bare chip 40 is performed by applying a test probe or the like to the outer end of the test wiring 41A.
Also in this test, since the test wiring board 41A and the support 60 are firmly fixed to each other via the latch portion 64, the vibration caused by the transport from the removal of the handling head 50 to the completion of the circuit operation test is not caused. The vibration during the test does not shift.
[0071]
Then, after the circuit test is completed, when the latch release portion 65 at the top of the support 60 is moved inward, the latch portion 64 spreads outward by the elastic force of the beam portion 63 to support the test wiring board 41A and the bare chip 40. Release from tool 60.
In order to eliminate the displacement of the pressing portion 61 when the latch portion 64 is clicked, the larger the opening 62 through which both arms of the pressing portion 61 are passed, the better.
(Third embodiment)
In the above-described embodiment, the fixing of the bare chip in the test carrier has been described. However, the test object may be a packaged semiconductor device, or the test object may be attached to a board-like test wiring board. Therefore, in the present embodiment, fixing a packaged semiconductor device on a BI board will be described.
[0072]
FIG. 10 shows a state before the semiconductor device packaged on the board-like test wiring board is supported. The test wiring board 71 is large enough to mount a plurality of semiconductor devices.
The support 80 for supporting the semiconductor device on the test wiring board 71 has a board-like pressing part 81 and a beam part 83 coupled to the pressing part 81. Two pins 81p extending in a substantially vertical direction are attached to the upper surface of the pressing portion 81, and a coil spring 86 is wound around the pin 81p. Further, a key-like stopper 81 b is attached to the upper end of the pin 81 p so that the pin 81 p that has passed through the insertion hole 82 of the beam portion 83 does not fall off the beam portion 83.
[0073]
Latch portions 84 extend below both sides of the beam portion 83. The latch portion 84 has such a length that the tip of the latch portion 84 protrudes downward from the pressing portion 81 in a state where the coil spring 86 is contracted.
The pressing part 81 has a structure similar to the support substrate 51 of the first embodiment. That is, a recess 85 in which the semiconductor device 90 is disposed is formed in the center of the pressing portion 81, and a vent hole 81 a that penetrates the pressing portion 81 is formed in the center of the recess 85. The leading end of the handling head 50 that has passed through the insertion hole 83a at the center of the beam portion 83 comes into contact with the pressing portion 81 around the vent hole 81a. In addition, at least two magnetic pieces 87 that are not magnetized are embedded around the recess 85.
[0074]
Further, as shown in FIG. 11, wiring 72 connected to the plurality of terminals 90 a of the semiconductor device 90 is formed on the test wiring board 71. In the test wiring board 71, an opening 73 is formed at a position directly below the magnetic piece 87 of the support 80 placed at a predetermined position. Further, a latch hole 74 is formed in the test wiring board 71 at a position directly below the latch portion 84 of the support 80 placed at a predetermined position.
[0075]
In FIG. 10, reference numeral 91 denotes a frame-shaped pad that is in close contact between the semiconductor device 90 and the pressing portion 81, 92 denotes a magnetic core that passes through the central axis of the magnetic field generating coil 57, and 72a denotes a test wiring board. A contact terminal 72 b formed at the inner end of the wiring 72 on 71 indicates an outer terminal formed at the outer end of the wiring 72.
In order to attach the packaged semiconductor device 90 on such a test wiring board 71, the following is performed.
[0076]
First, the semiconductor device 90 is positioned under the pressing portion 81 of the support 80 so that the terminal 90a of the semiconductor device 90 is exposed. Further, the handling head 50 is applied to the periphery of the vent hole 81 a of the pressing portion 81 through the insertion hole 82 of the beam portion 83. Then, the semiconductor device 90 is sucked and fixed through the vent hole 81 a of the pressing portion 81 by the suction force of the handling head 50.
[0077]
Subsequently, by moving the handling head 50, the semiconductor device 90 is made to face the sample placement region of the test wiring board 71. Then, the positions of the contact terminals 72a and the terminals 90a of the semiconductor device 90 in the sample installation area are recognized by the position recognition camera.
Based on the data obtained from the position recognition camera, as described in the first embodiment, the handling head 50 is moved to a position where the contact terminal 72a and the terminal 90a of the semiconductor device 90 face each other on a one-to-one basis.
[0078]
Next, after removing the position recognition camera at an appropriate time, the handling head 50 is lowered to bring the contact terminal 72 a into contact with the terminal 90 a of the semiconductor device 90. At the same time, the magnetic core 92 of the magnetic field generating coil 57 is pushed into the opening 73 from below the test wiring board 71 and brought into contact with the magnetic piece 87 in the pressing portion 81. Further, the magnetic core 92 and the magnetic piece 87 are attracted by the magnetic field generated from the magnetic field generating coil 57 by passing a current through the magnetic field generating coil 57. As a result, the pressing portion 81 of the support 80 and the semiconductor device 90 are fixed to the test wiring board 71.
[0079]
Then, as shown in FIG. 12, when the upper surface of the beam portion 83 is pushed down by the pressing pin 67, the latch portion 84 clicks into the latch hole 74 of the test wiring board 71, and the bent tip of the latch portion 84 is used for the test. It is in a state of hanging on the bottom surface of the wiring board 71. In this case, as in the second embodiment, the pressing portion 81 is pressed against the test wiring board 71 by the elastic force of the coil spring 86 to hold the fixed state.
[0080]
Accordingly, the terminal 90 a of the semiconductor device 90 maintains a state in which it is in contact with the contact terminal 72 a of the test wiring 72.
In such a state, since the support 80 is fixed to the test wiring board 71 by the latch portion 84, the magnetic field by the magnetic field generating coil 57 becomes unnecessary. Therefore, as shown in FIG. 13, the handling head 50 and the pressing pin 67 are removed, and the supply of current to the magnetic field generating coil 57 is stopped.
[0081]
After the semiconductor device 90 and the support 80 as described above are attached to a plurality of locations of the test wiring board 71, the test wiring board 71 is transferred into, for example, a BI test furnace, and the circuit operation test of the semiconductor device 90 is performed. .
As described above, since the test wiring board 71 and the support 80 are firmly fixed on the test wiring board 71 via the latch portion 84, the test wiring board 71 and the support 80 are displaced due to vibration caused by conveyance or vibration during the BI test. There is no.
(Fourth embodiment)
FIGS. 14A and 14B show a test wiring board having a contact sheet called “membrane” formed on the upper surface, and the same reference numerals as those in FIG. 4 denote the same elements.
[0082]
The membrane has a contact electrode 45 formed in a semiconductor placement region on a highly electrically insulating film 75 such as polyimide. On the film 75, the test wiring pattern 44 is drawn from the contact electrode 75 to the outer terminal 46 while increasing the pitch and width.
The use of such a membrane is superior in mass productivity of the test wiring board compared to the case where the test wiring pattern 44 is formed directly on the board.
(Fifth embodiment)
In the first embodiment, a structure in which the support substrate 51 and the semiconductor device 40 are fixed to the test wiring substrate 41 using the magnet 54 is employed. However, the magnetic field generated from the magnet 54 may cause a malfunction of the semiconductor device.
[0083]
Therefore, as shown in FIG. 15, in order to reduce the influence of the external magnetic field on the semiconductor device 40, it is preferable to attach a magnetic shield fence 76 surrounding the semiconductor device 40 on the test wiring board 41. The magnetic shield fence 76 is disposed between the region where the semiconductor device 40 is placed and the region where the magnet 54 is disposed.
The magnetic shield fence 76 is formed of a nonmagnetic material such as copper and has a gate 77 for straddling the test wiring pattern 46 serving as a signal line or a power supply line. The magnetic shield fence 76 is connected to the ground wiring pattern 46g and has a function of electrically shielding the semiconductor device 40 during the test. The ground wiring 46g is connected to the ground terminal of the tester.
(Sixth embodiment)
16 (a) and 16 (b) show a structure in which the structure shown in the first embodiment is applied to an IC socket used for a test of a QFP (quad flat package) type semiconductor device.
[0084]
The IC socket 93 employs a structure in which the elastic contact pins 94 have the functions of the elastic body 43 and the wiring pattern 44 shown in FIG. That is, a recess 96 is formed in the test circuit board 95 on the semiconductor device mounting region and its periphery, and a plurality of contact pins 94 are attached inside the recess 96.
The contact pin 94 has a structure in which a conductive U (or V) -shaped spring 94a is placed horizontally and a plug 94b is connected to the lower part thereof. The plug 94 b is inserted into the bottom of the recess 96 and protrudes below the test wiring board 95.
[0085]
A magnetic piece 97 that is in contact with the magnet 54 of the support substrate 51 is attached around the recess 96 in the test wiring board 95.
The support substrate 51 has the same structure as that of FIG. 1 or FIG. 3 except for its size.
Also in the IC socket 93 having such a structure, the semiconductor device 90 and the support substrate 51 are mounted on the test wiring substrate 95 using the handling head 50 as in the first embodiment. In this state, the support substrate 51 and the test wiring board 95 are firmly fixed to each other by the adsorption of the magnet 54 and the magnetic piece 97. Then, each terminal 90a protruding from the side of the semiconductor device 90 contacts the upper end of the spring 94a of each contact pin 94 and is pressed to the support substrate 51 side by the elasticity of the spring 94a itself.
(Seventh embodiment)
As shown in FIGS. 17A and 17B, a bare chip 40 on which solder bumps 40b are formed may be attached to the test carrier shown in FIG. However, since the solder bumps 40b are arranged in a matrix on one surface of the bare chip 40, a multilayer wiring structure may be employed when the density of the wiring pattern 44 is high.
[0086]
In FIGS. 17A and 17B, a structure in which a membrane is formed on the test wiring board 41B is employed.
(Eighth embodiment)
The sectional view of FIG. 18A shows a structure in which a recess 99 wider than the semiconductor device is formed in the housing 98 and a step 100 is formed around the recess 99. A spring 101 placed on the step 100 supports the lid 102 of the recess 99. A needle-like pin 103 erected on the bottom of the recess 99 passes through the recess of the lid 102. The pin 103 is made of a conductive elastic material and is bent slightly. The lower end of the pin 103 protrudes from the bottom of the housing 98 and is connected to the wiring pattern 105 of the board-like test wiring board 104. The housing 98 is bonded to the test wiring board 104.
[0087]
In addition, a magnetic piece 106 that penetrates the housing 98 and protrudes up and down is embedded in the periphery of the recess 99, and the lower end of the magnetic piece 106 passes through the opening 107 of the test wiring board 104. ing. Further, the upper end of the magnetic piece 106 is disposed so as to be in contact with the pressing portion 61 of the support 60, and the magnetic piece 106 is attracted to the pressing portion 61 while being magnetized by a magnetic field generating coil (not shown). ing.
[0088]
Even in such a structure, the support 60 is attached to the housing 98 by the method described in the second embodiment.
As a structure for electrically connecting the pin 103 to the wiring 105 of the test wiring board 104, there is a structure as shown in FIG. 18 (b) in addition to FIG. 18 (a). In the test wiring board 104 and the wiring 105 of FIG. 18B, a through hole 108 having a conductive film on the inner surface is formed at a position where the pin 103 protruding from the bottom of the housing 98 hits. The pins 103 are inserted into the through holes 108, and the pins 103 in the through holes 108 and the test wiring board 104 are fixed by solder 109. Further, the wiring 105 and the pin 103 are electrically connected via the solder 109 and the through hole 108. The solder 109 is applied by solder reflow.
[0089]
18A and 18B, the same reference numerals as those in FIG. 7 indicate the same elements.
(Ninth embodiment)
FIG. 19 shows a state in which the anisotropic rubber sheet 108 is attached on the contact terminal 72a of the wiring 72 formed on the test wiring board 71 shown in FIG. The anisotropic rubber sheet 108 has a frame-like planar shape that overlaps the contact terminal 72a as shown by a two-dot chain line in FIG.
[0090]
The anisotropic rubber sheet 108 is formed by embedding conductive fibers extending in the vertical direction. In the anisotropic rubber sheet 108, the upper surface and the lower surface of the sheet are electrically connected via the conductive fibers. In the direction along the surface, the resistance is high.
When such an anisotropic rubber sheet 108 is placed on the contact terminal 72a, the unevenness around the contact terminal 72a and its periphery is reduced, so that the terminal 90a of the semiconductor device 90 placed thereon is stabilized.
(10th Embodiment)
FIG. 20 is a view for explaining a test carrier according to a tenth embodiment of the present invention.
[0091]
FIG. 20A is a cross-sectional view of the test carrier according to the present embodiment, and FIG. 20B is a top view illustrating a substrate used in the test carrier according to the present embodiment.
As shown in FIG. 20A, the test carrier includes a substrate 111 on which the bare chip 40 is placed, and a thin film 112 that fixes the bare chip 40 on the substrate 111. The thin film 112 and the substrate 111 are fixed with an adhesive 113.
[0092]
As shown in FIG. 20B, the substrate 111 has a plurality of test wiring patterns 116 formed on the upper surface thereof. The test wiring patterns 116 are arranged so as to spread radially. A contact terminal 115 provided corresponding to the arrangement pattern of the electrodes 40 a of the bare chip 40 is provided at the inner end of the test wiring pattern 116.
[0093]
As shown in FIG. 20A, the test carrier is aligned so that the contact terminal 115 and the electrode 40a of the bare chip 40 correspond to each other, and the bare chip 40 is placed on the substrate 111 of the test carrier. The thin film 112 is covered from above and fixed by an adhesive 113.
According to the test carrier of the present embodiment, by using the thin film 112 as a support, it is possible to flexibly follow the shape of the bare chip 40 and to press it closely. Therefore, even if it receives vibration from the outside, there is little impact between the thin film 112 and the bare chip 40.
[0094]
Thereby, even if it receives vibration at the time of conveyance or BI test, the impact applied to the bare chip 40 by the thin film 112 is alleviated, and a good electrical connection state between the contact terminal 115 of the substrate 111 and the electrode 40a of the bare chip 40 is achieved. Can be maintained during the test process.
Further, as shown in FIG. 21A, a holding plate 114 made of a resin or the like may be formed on a thin film so as to surround a region for placing a bare chip. In this case, even when an external force that cannot absorb the impact with only the thin film is applied, it is possible to suppress the lateral displacement of the bare chip by the restraining plate as much as possible.
(Eleventh embodiment)
FIG. 21B is a cross-sectional view illustrating a test carrier according to the eleventh embodiment of the present invention.
[0095]
As shown in FIG. 21B, the test carrier includes a substrate 121 on which the bare chip 40 is placed, and a support body 124 that fixes the bare chip 40 on the substrate 121. The support 124 is composed of a thin film 122 and a magnetic material 123 as shown in FIG. Further, a magnet 125 is provided in a region other than the region where the bare chip 40 is placed on the back surface of the substrate 121.
[0096]
Note that a test wiring pattern for making contact with the bare chip is formed on the upper surface of the substrate 121, but the structure thereof is the same as that in FIG.
According to the test carrier according to the present embodiment, the thin film 112 is brought into close contact with the substrate 111 using the magnetic force acting between the magnet 115 and the magnetic body 113, and the bare chip 40 is brought into close contact with the substrate 111, whereby the subsequent BI. Good electrical connection can be maintained during the test.
[0097]
There is also an advantage that the pressure applied to the bare chip can be adjusted by changing the strength of the magnetic force.
In the present embodiment, the thin film 112 is made of polyimide and the magnetic body 113 is made of Cu or the like, but is not limited thereto. Further, the same effect can be obtained by using the thin film itself as a magnetic material.
(Twelfth embodiment)
FIG. 22A is a cross-sectional view illustrating a test carrier according to a twelfth embodiment of the present invention.
[0098]
As shown in FIG. 22A, the test carrier includes a substrate 131 on which the bare chip 40 is placed, and a thin film 132 that fixes the bare chip 40 on the substrate 131. The thin film 132 and the substrate 131 are fixed with an adhesive 133.
The configuration of the upper surface of the substrate 131 is the same as that shown in FIG.
In the present embodiment, when selecting the material of the substrate 131 and the thin film 132, the thermal expansion coefficient of the substrate 131 is made larger than the thermal expansion coefficient of the thin film 132.
[0099]
Actually, as the material of the substrate 131, for example, glass epoxy (thermal expansion coefficient of about 30 PPM / ° C.), PEI (thermal expansion coefficient of about 27 PPM / ° C.), PES (thermal expansion coefficient of about 30 PPM / ° C.), and the like are used. For example, a low thermal expansion polyimide (thermal expansion coefficient of about 16 PPM / ° C.) is used.
As described above, by using the substrate 131 having a higher thermal expansion coefficient than the thin film 132, when the substrate 131 is heated later by the BI test, the substrate 131 expands more than the thin film 132. Under stress.
[0100]
Since the bare chip 40 is further pressed and adhered to the substrate 131 by this tensile stress, it is possible to maintain a better electrical connection state during the test process.
(13th Embodiment)
FIG. 22B is a cross-sectional view of the test carrier according to the thirteenth embodiment of the present invention.
[0101]
As shown in FIG. 22B, the test carrier includes a substrate 143 on which the bare chip 40 is placed, and a thin film 144 that fixes the bare chip 40 on the substrate 143. The thin film 144 and the substrate 143 are fixed with an adhesive 146. Further, as shown in FIG. 22B, the substrate 143 has a two-layer structure of a first layer 141 and a second layer 142. The thermal expansion coefficient of the first layer 141 is made smaller than the thermal expansion coefficient of the second layer 142.
[0102]
Specifically, the first layer 141 is, for example, ceramic (thermal expansion coefficient is about 9 PPM / ° C.) or copper (thermal expansion coefficient is about 10 to 13 PPM / ° C.), and the second layer 142 is, for example, glass epoxy (thermal expansion coefficient). 30 PPM / ° C.), PEI (thermal expansion coefficient of about 27 PPM / ° C.), PES (thermal expansion coefficient of about 30 PPM / ° C.), and the like are used.
[0103]
In addition, it is the same as FIG. 20B in that a test wiring pattern is formed on the upper surface of the substrate 143.
In the test carrier according to the present embodiment, the thermal expansion coefficient of the first layer 141 is made smaller than the thermal expansion coefficient of the second substrate 142. As shown in b), the substrate 143 warps to the first layer 141 side.
[0104]
Thereby, the thin film 132 receives a tensile stress.
Since the bare chip 40 is further pressed and adhered to the substrate 143 by this tensile stress, it is possible to maintain a good electrical connection state during the test.
Further, as shown in FIG. 22C, a groove 145 may be provided on the back surface of the first layer 141. Since the warpage of the substrate is further improved by the groove 145, the pressure adhesion of the bare chip is improved, and a better electrical connection state can be maintained during the BI test.
(14th Embodiment)
FIG. 23 is a view showing a test carrier according to a fourteenth embodiment of the present invention. FIG. 23A is a perspective view illustrating the structure of the test carrier according to the present embodiment. FIG. 23B is a cross-sectional view taken along the line II of FIG.
[0105]
As shown in FIG. 23B, the test carrier includes a substrate 151 on which the bare chip 40 is placed, and a thin film 152 made of polyimide that fixes the bare chip 40 on the substrate 151. The thin film 152 and the substrate 151 are fixed with an adhesive.
A test wiring pattern is formed on the upper surface of the substrate 151, and the structure of the upper surface is the same as that shown in FIG.
[0106]
Further, as shown in FIG. 23A, the thin film 152 has a large number of holes formed in a matrix shape, and has a net-like shape.
Thereby, it becomes possible to fit the shape of a bare chip more flexibly than a thin film in which no hole is formed. In addition, since the bare chip 40 is directly exposed to the outside air, there is an advantage that the heat radiation effect is larger than that in the case where the bare chip 40 is covered with a thin film having no holes.
[0107]
The same effect can be obtained by using a metal net or a net made of another highly heat-resistant fiber instead of the thin film.
(Fifteenth embodiment)
FIG. 24A is a cross-sectional view illustrating a test carrier according to a fifteenth embodiment of the present invention.
[0108]
As shown in FIG. 24A, the test carrier includes a substrate 161 on which the bare chip 40 is placed and an adhesive material 162 made of clay for fixing the bare chip 40 on the substrate 161. The adhesive material 162 and the substrate 161 are fixed with an adhesive.
In addition, a test wiring pattern is formed on the upper surface of the substrate 161, and the arrangement state thereof is the same as that in FIG.
[0109]
In this embodiment, an adhesive material 162 made of clay is used instead of the thin film used in the tenth to fourteenth embodiments.
As a result, as in the tenth to fourteenth embodiments, not only can the bare chip 40 be pressed and held on the substrate 161, but also the adhesive material is used, so that the shock to the bare chip 40 is more reliably mitigated than the thin film. Can be done. Therefore, even if vibration is generated by the BI test or the like, it is possible to suppress the displacement of the bare chip as much as possible.
(Sixteenth embodiment)
FIG. 24A is a cross-sectional view illustrating a test carrier according to a sixteenth embodiment of the present invention.
[0110]
As shown in FIG. 24A, the test carrier includes a substrate 171 on which the bare chip 40 is placed, and a heat-shrinkable material 172 that is a material that shrinks by heat, such as Teflon. As shown in FIG. 24B, the heat-shrinkable material 172 is formed so as to surround the substrate 171 and the bare chip 40 placed thereon.
[0111]
Further, a test wiring pattern is formed on the upper surface of the substrate 171 and is similar to FIG.
According to the present embodiment, since the heat shrinkable material 172 is used to surround the substrate 171 and the bare chip 40, a tensile stress is applied to the heat shrinkable material 172 when it shrinks due to heat. The bare chip 40 is brought into close contact with the substrate 171 due to the tensile stress, so that it is possible to maintain a good electrical connection state even during the BI test.
(17th Embodiment)
FIGS. 25A and 25B are diagrams for explaining a test carrier according to a seventeenth embodiment of the present invention. FIG. 25A is a cross-sectional view illustrating the test carrier according to the present embodiment. FIG. 25B is a top view for explaining a thin film used in the test carrier according to the present embodiment.
[0112]
As shown in FIG. 25A, the test carrier includes a substrate 181 on which the bare chip 40 is placed, and a thin film 182 made of polyimide that fixes the bare chip 40 on the substrate 181. The thin film 182 and the substrate 181 are fixed with an adhesive.
Unlike the test carriers of the tenth to sixteenth embodiments, the test carrier according to the present embodiment has no test wiring pattern formed on the upper surface of the substrate 181.
[0113]
That is, as shown in FIG. 25B, a plurality of test wiring patterns 183 are formed on the upper surface of the thin film 182. The test wiring patterns 183 are arranged so as to spread radially. A contact terminal 184 provided corresponding to the terminal pattern of the bare chip 40 is provided at the inner end of the test wiring pattern 183.
[0114]
Therefore, when the bare chip 40 is attached to the test carrier, unlike the tenth to sixteenth embodiments, the bare chip is placed on the substrate 181 so that the bare chip electrode 40a faces upward as shown in FIG. 40, and the thin film 182 is disposed on the substrate 181 so that the test wiring pattern 183 and the contact terminal 184 face downward.
[0115]
Thereafter, the contact terminal 184 and the bare chip electrode 40a are aligned, and the thin film 182 is fixed to the substrate 181 with an adhesive.
According to this embodiment, since the test wiring pattern 183 and the contact terminal 184 are formed on the flexible thin film 182, the contact terminal 184 moves up and down flexibly even when vibration is applied to the test carrier. It is possible to maintain a good contact state with.
[0116]
Moreover, even if there is variation in the flatness of the bare chip electrode 40a, it can be flexibly pressed, so that a good contact state can be maintained.
(Eighteenth embodiment)
FIG. 26 shows a test carrier according to the eighteenth embodiment of the present invention. FIG. 26A is a cross-sectional view illustrating the structure of the test carrier according to the present embodiment. FIG. 26B is a partially enlarged cross-sectional view of FIG.
[0117]
As shown in FIG. 26A, this test carrier has a substrate 191 on which the bare chip 40 is placed, a thin film 192 made of polyimide for fixing the bare chip 40 on the substrate 191, and a surface of the thin film 192. The metal film 193 is coated. The thin film 192 and the substrate 191 are fixed with an adhesive.
In addition, a test wiring pattern is formed on the upper surface of the substrate 151, and is arranged in the same manner as in FIG.
[0118]
As shown in FIG. 26B, a plurality of through holes 194 are formed in the thin film 192 corresponding to the mounting region of the bare chip 40.
Further, a metal film 193 is coated on the portion of the thin film 192 that is in direct contact with the bare chip 40 and the surface on the opposite side through the through hole 194.
According to the present embodiment, the through hole 194 is formed and the bare chip 40 directly touches the outside air, so that the heat dissipation effect is enhanced. In addition, since the metal film 193 with good heat dissipation is coated on the portion that is in direct contact with the bare chip 40 and the surface on the opposite side through the through hole 194, compared with the case where the through hole is simply formed in the thin film. As a result, the heat dissipation effect is further enhanced, and a good BI test can be performed. This is particularly effective when applied to a device that generates a large amount of heat.
(Nineteenth embodiment)
The bare chip mounting method to the test carrier according to the nineteenth embodiment of the present invention will be described below with reference to the drawings.
[0119]
27A and 27B are cross-sectional views illustrating a method for attaching a bare chip to the test carrier according to the present embodiment.
According to this attachment method, the substrate 201 on which the bare chip 40 is first placed and the thin film 202 that fixes the bare chip 40 on the substrate 201 are provided. A test carrier having a vent hole 203 having a diameter of about 1 to 2 mm is prepared in advance.
[0120]
Then, as shown in FIG. 27A, after placing the bare chip 40 on the substrate 201 and performing temporary alignment, the bare chip 40 is sucked through the air holes 202.
Since the bare chip 40 is fixed to the substrate 201 as long as it is adsorbed, it is possible to suppress as much as possible the occurrence of misalignment. Therefore, after that, as shown in FIG. 27B, when the bare chip 40 and the substrate 201 are covered with the thin film 203 and are fixed to each other, a positional shift occurs, and the electrode 40a of the bare chip 40 and the substrate 201 are formed. It is possible to suppress as much as possible that the contact terminal (not shown) formed on the substrate is displaced.
(20th embodiment)
Hereinafter, a method for attaching a bare chip to a test carrier according to a twentieth embodiment of the present invention will be described with reference to the drawings.
[0121]
FIGS. 28A and 28B are cross-sectional views illustrating a method for attaching a bare chip to the test carrier according to the present embodiment.
According to the mounting method according to the present embodiment, as shown in FIG. 28A, the substrate 211 having the projections 212 formed on the surface thereof so as to surround the periphery of the area where the bare chip is placed, and the bare chip 40 are provided. A test carrier having a thin film to be fixed on the substrate 221 is prepared in advance.
[0122]
Then, as shown in FIG. 28A, the bare chip 40 is placed in the region surrounded by the protrusions 212 of the substrate 211. Since the bare chip 40 is surrounded by the protrusion 212, it is possible to prevent the bare chip 40 from being displaced due to vibration or the like.
Therefore, after that, as shown in FIG. 28B, when the bare chip 40 and the substrate 211 are covered with the thin film 213 and are fixed to each other, a positional deviation occurs, and the bare chip 40 electrode 40a and the substrate 211 are formed. It is possible to suppress as much as possible that the contact terminal (not shown) formed on the substrate is displaced.
(21st Embodiment)
Hereinafter, a method for attaching a bare chip to a test carrier according to a twenty-first embodiment of the present invention will be described with reference to the drawings.
[0123]
FIGS. 29A and 29B are cross-sectional views illustrating a method of attaching a bare chip to the test carrier according to the present embodiment.
In the mounting method according to the present embodiment, as shown in FIG. 29A, the substrate 221 on which the bare chip 40 is placed and the thin film 222 that fixes the bare chip 40 on the substrate 221 are included. In addition, a test carrier in which holes 223 having a diameter of 1 to 2 mm are formed is prepared in advance.
[0124]
Then, as shown in FIG. 29A, the thin film 222 and the bare chip 40 are attracted to the handling head 50 using the handling head 50 described in the first embodiment through the hole 223 of the thin film 222. .
Then, as shown in FIG. 29 (b), the handling head 50 is moved onto the substrate 221, the thin film 222 and the bare chip 40 are placed on the substrate 221, and after alignment, the thin film 222 is formed with an adhesive. It is fixed on the substrate 221.
[0125]
As a result, the bare chip 40 and the thin film 222 can be fixed to the substrate 221 while simultaneously adsorbing the bare chip 40 and the thin film 222, so that the number of steps can be reduced and handling becomes easy.
[0126]
【The invention's effect】
As described above, according to the present invention, when the support that presses the semiconductor device against the substrate is fixed, the substrate and the support are fixed by a magnetic force. Therefore, the test is performed after the semiconductor device is attached to the substrate. Even if vibration occurs during transfer to the furnace or during the test, it is possible to prevent the semiconductor device from being displaced on the substrate.
[0127]
In addition, when a permanent magnet is used to fix the substrate and the support, a magnetic field opposite to that of the permanent magnet is generated, so that the substrate and the support can be easily separated. When a permanent magnet is employed, a magnetic shield that surrounds the semiconductor device is attached to the substrate or the support, so that malfunction due to an external magnetic field of the semiconductor device can be prevented.
[0128]
When mounting a semiconductor device on a substrate, a handling head that sucks the semiconductor device to the support through a vent hole provided in the support is used. Therefore, when the support and the semiconductor device are mounted on the substrate, the support is used. Deviation of the semiconductor device relative to the body can be prevented.
Furthermore, if an elastic body is embedded in the substrate under the wiring, it is possible to prevent an excessive pressing force from being applied between the terminals and electrodes of the semiconductor device and the wiring on the substrate. The elastic body may be a rubber, but may be a pin having elasticity. When the pin protrudes from the bottom of the board, it can be used as a socket plug.
[0129]
The effects of the test carrier, which is a reference means of the present invention, will be described below.
Further, according to the test carrier according to the present invention, a flexible material such as a thin film is used for the support that covers the semiconductor device and presses against the substrate, so that it flexibly follows the shape of the semiconductor device. , It is possible to reliably press and pressurize.
For this reason, even if it receives vibration at the time of conveyance or BI test, since it can control that a semiconductor device shifts from a predetermined position, it becomes possible to maintain a good electrical connection state during a test process.
[0130]
Further, according to the test carrier according to the present invention, a flexible material such as a thin film is used for the support that covers the semiconductor device and presses against the substrate, so that it flexibly follows the shape of the semiconductor device. , It is possible to reliably press and pressurize.
For this reason, even if it receives vibration at the time of conveyance or BI test, since it can control that a semiconductor device shifts from a predetermined position, it becomes possible to maintain a good electrical connection state during a test process.
[0131]
Furthermore, according to the test carrier according to the present invention, the substrate and the support are provided, the magnet is provided on a part of the substrate, and the magnetic material is provided on a part of the support. Can be fixed with a magnet and a magnetic body.
Further, in the test carrier according to the present invention, a plurality of contact terminals provided corresponding to the electrode terminals and a plurality of test wiring patterns provided connected to the electrode terminals are made of a flexible material. Is provided.
[0132]
For this reason, even if a vibration is applied to the test carrier, the contact terminal moves up and down flexibly, so that the contact state with the electrode terminal of the semiconductor device can be maintained well.
Furthermore, even if there is variation in the flatness of the electrode terminals of the semiconductor device, it can be flexibly pressed, so that a good contact state can be maintained.
[0133]
According to the method for attaching a semiconductor device to a test carrier according to the present invention, the substrate includes a substrate and a support that covers the semiconductor device and presses the semiconductor device, and the semiconductor device on the substrate is placed thereon. A test carrier having a hole provided in a part of the region is prepared, the semiconductor device is placed on the substrate, the semiconductor device is sucked from the hole, and the semiconductor device is fixed on the substrate.
[0134]
For this reason, since the semiconductor device is fixed on the substrate by adsorption even when the semiconductor device is covered and pressed using a support, the position of the semiconductor device is not likely to occur, and the semiconductor device can be securely mounted on the substrate. It becomes possible.
In addition, according to the method for attaching a semiconductor device to another test carrier according to the present invention, a substrate on which a semiconductor device having a plurality of electrode terminals is placed, and the semiconductor device is covered and pressed. A test carrier having a protrusion provided on the substrate so as to surround the region on which the semiconductor device is placed, and mounting the semiconductor device on the substrate in the region surrounded by the protrusion. It is location.
[0135]
For this reason, even when the semiconductor device is subsequently covered using the support, the semiconductor device can be reliably mounted on the substrate because the misalignment of the semiconductor device is prevented by the protrusions.
Furthermore, according to another method for mounting a semiconductor device on a test carrier according to the present invention, a substrate on which a semiconductor device having a plurality of electrode terminals is placed, and the semiconductor device is covered and pressed. A test carrier provided with a hole in a part of a region of the support that contacts the semiconductor device, and adsorbs the semiconductor device through the hole of the support, together with the support When the semiconductor device is adsorbed and the semiconductor device and the support are placed on the substrate, the semiconductor device is placed on the substrate, and then the support is placed on the substrate and the semiconductor device to cover the substrate Compared to the above, the number of processes can be reduced.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views showing a semiconductor device support device according to a first embodiment of the present invention.
2A is a bottom view of the support substrate of the support device of the semiconductor device according to the first embodiment of the present invention, and FIG. 2B is a top view of the test wiring substrate of the support device. is there.
FIG. 3 is a cross-sectional view showing a structure in which positions of magnets and magnetic pieces of the test carrier according to the first embodiment of the present invention are exchanged.
FIG. 4 (a) is a cross-sectional view in which the magnetic piece of the test carrier according to the first embodiment of the present invention is projected below the wiring board, and FIG. 4 (b) is an external view of the magnetic piece. It is sectional drawing which shows the state which applies a magnetic field.
FIG. 5 is a cross-sectional view in which a magnetic piece of a test carrier according to a first embodiment of the present invention is protruded on a wiring board.
FIG. 6 is a perspective view showing a support used in a test carrier according to a second embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a state immediately before a semiconductor device is attached to a test carrier according to a second embodiment of the present invention.
FIG. 8 is a cross-sectional view showing a process of fixing a semiconductor device to a test carrier according to a second embodiment of the present invention.
FIG. 9 is a cross-sectional view showing a state in which a semiconductor device has been fixed in a test carrier according to a second embodiment of the present invention.
FIG. 10 is a cross-sectional view showing a state immediately before a semiconductor device is attached to a test carrier according to a third embodiment of the present invention.
FIG. 11 is a plan view showing a part of a board-like test wiring board according to a third embodiment of the present invention.
FIG. 12 is a cross-sectional view showing a process of fixing a semiconductor device to a test carrier according to a third embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a state in which a semiconductor device has been fixed in a test carrier according to a third embodiment of the present invention.
14 (a) is a cross-sectional view of a test carrier showing a fourth embodiment of the present invention, and FIG. 14 (b) is a perspective view showing a test wiring board of the test carrier.
FIG. 15A is a sectional view of a test carrier showing a fifth embodiment of the present invention, and FIG. 15B is a perspective view showing a test wiring board of the test carrier.
FIG. 16 is a cross-sectional view of a test carrier showing a sixth embodiment of the present invention.
FIG. 17 (a) is a cross-sectional view of a test carrier showing a seventh embodiment of the present invention, and FIG. 17 (b) shows a connection state between the test wiring board and the bare chip of the test carrier. It is an enlarged view.
FIG. 18 (a) is a cross-sectional view of a test carrier showing an eighth embodiment of the present invention, and FIG. 18 (b) is a partial cross-sectional view showing a modification of part thereof.
FIG. 19 is a cross-sectional view of a test carrier showing a ninth embodiment of the present invention.
20A is a cross-sectional view of a test carrier according to a tenth embodiment of the present invention, and FIG. 20B is a top view of a substrate of the test carrier according to the tenth embodiment of the present invention. is there.
FIG. 21A is a cross-sectional view of another test carrier according to the tenth embodiment of the present invention, and FIG. 21B is a cross-sectional view of the test carrier according to the eleventh embodiment of the present invention. FIG.
22A is a cross-sectional view of a test carrier according to a twelfth embodiment of the present invention, FIG. 22B is a cross-sectional view of a test carrier according to a thirteenth embodiment of the present invention, and FIG. c) is a sectional view of another test carrier according to the thirteenth embodiment of the present invention.
FIG. 23 (a) is a perspective view of a test carrier according to a fourteenth embodiment of the present invention. FIG. 23B is a cross-sectional view taken along the line II of FIG.
24 (a) is a sectional view of a test carrier showing a fifteenth embodiment of the present invention, and FIG. 24 (b) is a sectional view of a test carrier showing a sixteenth embodiment of the present invention. is there.
FIG. 25 (a) is a sectional view of a test carrier showing a seventeenth embodiment of the present invention, and FIG. 25 (b) is a top view showing a test wiring board of the test carrier.
FIG. 26 (a) is a cross-sectional view of a test carrier showing an eighteenth embodiment of the present invention, and FIG. 26 (b) is an enlarged cross-sectional view illustrating a part of the test carrier. is there.
FIG. 27 (a) is a first sectional view for explaining a mounting method of a test carrier according to a nineteenth embodiment of the present invention, and FIG. 27 (b) is a nineteenth embodiment of the present invention. It is a 2nd sectional view explaining the attachment method of the carrier for a test concerned.
FIG. 28 (a) is a first cross-sectional view for explaining a test carrier mounting method according to a twentieth embodiment of the present invention, and FIG. 28 (b) shows a twentieth embodiment of the present invention. It is the 2nd sectional view explaining the attachment method of the carrier for a test shown.
FIG. 29 (a) is a first cross-sectional view illustrating a test carrier mounting method according to a twenty-first embodiment of the present invention, and FIG. 29 (b) is a twenty-first embodiment of the present invention. It is the 2nd sectional view explaining the attachment method of the career for a test.
FIGS. 30A and 30B are cross-sectional views showing a first example of a conventional test carrier.
FIG. 31 is a cross-sectional view showing a second example of a conventional test carrier.
[Explanation of symbols]
40 Bare chip (semiconductor device)
40a electrode
41, 41A Test wiring board
41B Tapered surface
42 recess
43 Elastic body
44 Test wiring pattern
45 Contact terminal
46 terminals
47 Magnetic piece
48 Test probe
49 Through hole
50 Handling head
51 Support substrate
52 Recess 52
53 Vent
54 Magnet
57 Magnetic field generating coil
60 Support
61 Pressing part
62 Insertion hole
61a Vent
62 Insertion hole
63 Beam
63a Insertion hole
64 Latch part
65 Latch release part
111 substrates
112 Thin film (support)
113 Adhesive
114 holding plate
115 Contact terminal
116 Test wiring pattern
121 substrate
122 thin film
123 Magnetic material
124 Support
125 magnet
131 Substrate
132 Thin film (support)
133 Adhesive
141 First layer
142 Second layer
143 substrate
144 thin film
145 groove
151 Substrate
152 thin film
161 substrate
162 Adhesive material
171 substrate
172 Heat shrink material
181 substrate
182 Thin film (support)
183 Wiring pattern for test
184 Contact terminal
191 Substrate
192 thin film
193 Metal film
194 Through hole
201 substrate
202 Vent (hole)
203 thin film
211 substrate
212 protrusion
213 Thin film (support)
221 substrate
222 Thin film (support)
223 hole

Claims

A substrate having wiring on which electrodes or terminals of a semiconductor device are superimposed;
A support that supports the semiconductor device and presses the semiconductor device against the substrate;
A magnet attached to either the support and the substrate;
A magnetic part made of a magnetic material provided on either the substrate or the support so as to face the magnet;
A semiconductor device comprising: a vent hole formed in the support; and a handling head that sandwiches the support between the semiconductor device and sucks the semiconductor device through the vent of the support . Support device.

2. The support device for a semiconductor device according to claim 1, further comprising a magnetic field generation unit that applies a magnetic field in a direction opposite to that of the magnet to the magnetic unit.

2. The semiconductor device support device according to claim 1, wherein a magnetic shield surrounding the semiconductor device is formed on either the support or the substrate.

2. The support device for a semiconductor device according to claim 1, wherein an elastic body is embedded in the substrate under a portion of the wiring on which the semiconductor device is placed.

2. The support device for a semiconductor device according to claim 1, wherein the wiring of the substrate is a pin made of an elastic material, and is arranged in a recess formed in the substrate.

2. The support device for a semiconductor device according to claim 1, wherein the wiring is formed on an insulating sheet, and the insulating sheet is formed on the substrate.

Sandwiching a support having a vent hole between a semiconductor device and a handling head, adsorbing the semiconductor device by the handling head through the vent hole of the support;
The support and the semiconductor device are moved by the handling head to be opposed to the substrate at an interval,
The support and the semiconductor device are moved by the handling head so that the electrode or terminal of the semiconductor device is opposed to the wiring on the substrate,
Moving the support toward the substrate to bring the electrode or the terminal of the semiconductor device into contact with the wiring, and magnetically adsorbing and fixing the support and the substrate;
A method for fixing a semiconductor device, comprising the step of releasing the adsorption of the semiconductor device by the handling head.

8. The method of fixing a semiconductor device according to claim 7, wherein the support and the substrate are magnetically attracted and fixed by an attractive force of a magnet and a magnetic piece, and the semiconductor device is desorbed by the handling head.
Terminal or electrode of the semiconductor device is in contact with the wiring of the substrate, the semiconductor device is pressed against the substrate by the support, with the substrate and the support is fixed by the suction force of the magnet and the magnetic piece ,
A method for separating a semiconductor device from a support device, wherein a magnetic field opposite to the magnetic field of the magnet is generated through the magnetic piece, and the support and the substrate are separated by a repulsive force of the magnet and the magnetic piece. .

A substrate having wiring on which electrodes or terminals of a semiconductor device are overlaid and an opening formed around the wiring;
A magnetic field generator inserted through the opening of the substrate;
A support body that is attached to the substrate to support the semiconductor device, and at least a portion facing the opening is formed of a magnetic material;
A semiconductor device comprising: a vent hole formed in the support; and a handling head that sandwiches the support between the semiconductor device and sucks the semiconductor device through the vent of the support . Support device.

10. The support device for a semiconductor device according to claim 9, wherein the magnetic field generator is a magnetic core around which a coil is wound.

The support device for a semiconductor device according to claim 9, wherein the support body has a pressing portion having a spring for pressing the semiconductor device against the substrate.

10. The support device for a semiconductor device according to claim 9, wherein the wiring of the substrate is a pin made of an elastic material, and is disposed in a recess formed in the substrate.

The semiconductor device supporting device according to claim 9, wherein an insulating sheet is interposed between the wiring and the substrate.

10. The support device for a semiconductor device according to claim 1, wherein the wiring is a pin made of an elastic material, and a lower end thereof protrudes to the outside from the bottom of the substrate.

The anisotropic conductive film having lower resistance in the vertical direction than in the horizontal direction is placed on a portion of the wiring on the substrate that contacts the electrode or terminal of the semiconductor device. The support device for a semiconductor device according to 1 or 9.

A support having a vent hole is sandwiched between the semiconductor device and the handling head, and the semiconductor device is adsorbed by the handling head through the vent hole of the support,
The support and the semiconductor device are moved by the handling head to be opposed to the substrate at an interval,
The support and the semiconductor device are moved by the handling head so that the electrode or terminal of the semiconductor device is opposed to the wiring on the substrate,
Moving the support toward the substrate to bring the electrode or the terminal of the semiconductor device into contact with the wiring, and magnetically attracting the support and the substrate;
Mechanically fixing the support to the substrate;
A method for fixing a semiconductor device, comprising: a step of releasing the adsorption of the semiconductor device by the handling head and the magnetic adsorption of the support and the substrate.