JP4155368B2 - Semiconductor laser array element - Google Patents

Semiconductor laser array element Download PDF

Info

Publication number
JP4155368B2
JP4155368B2 JP06966298A JP6966298A JP4155368B2 JP 4155368 B2 JP4155368 B2 JP 4155368B2 JP 06966298 A JP06966298 A JP 06966298A JP 6966298 A JP6966298 A JP 6966298A JP 4155368 B2 JP4155368 B2 JP 4155368B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor laser
laser array
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06966298A
Other languages
Japanese (ja)
Other versions
JPH11274634A (en
Inventor
研一 上島
恵一 宮内
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP06966298A priority Critical patent/JP4155368B2/en
Publication of JPH11274634A publication Critical patent/JPH11274634A/en
Application granted granted Critical
Publication of JP4155368B2 publication Critical patent/JP4155368B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体レーザアレイ素子および半導体レーザアレイ装置に関する。
【0002】
【従来の技術】
半導体レーザは光通信用光源や情報機器用光源として多用されている。
半導体レーザの一つとして、複数本のレーザ光を出射する半導体レーザアレイ(マルチビームレーザ)が知られている。
【0003】
半導体レーザアレイは、化合物半導体基板(以下単に半導体基板とも呼称する)にモノリシックに形成されるが、この半導体素子(半導体チップ)を半導体レーザアレイ素子(半導体レーザアレイチップ)と呼称する。また、この半導体レーザアレイ素子を組み込んだ半導体レーザアレイ製品を半導体レーザアレイ装置と呼称する。
【0004】
工業調査会発行「電子材料」1987年6月号、P107〜P111には、モノリシック形3ビーム半導体レーザ素子(半導体レーザアレイ素子)が開示されている。この文献には、CD,VD機器,レーザプリンタ,POS,バーコードリーダをはじめ、文書ファイルシステムなどに使用される信号読み取り用光源としての可視光半導体レーザについて記載されている。
【0005】
また、株式会社、日立製作所、半導体事業部発行「日立オプトデバイスデータブック」平成8年2月発行、第7版、P12〜P18には、GaAlAs多重量子井戸(MQW)構造の0.78μm帯の可視レーザダイオードについて記載されている。
【0006】
【発明が解決しようとする課題】
半導体レーザ(レーザダイオード)の構造の一つとして、一対のブロック層でクラッド層に生成されたリッジを挟持して電流狭窄を行う構造がある。
【0007】
この構造の半導体レーザ素子(半導体レーザチップ)1は、たとえば、図19に示すように、第1導電型の化合物半導体基板(半導体基板2)の一面(上面)側に第1導電型のクラッド層3,活性層4、第2導電型のクラッド層5を順次積層した構造になっている。
【0008】
また、前記第2導電型のクラッド層5にはストライプ状のリッジ6が設けられている。このリッジ6は前記第2導電型のクラッド層5の表面を一定の厚さに亘ってエッチングすることによって形成される。
【0009】
また、前記リッジ6の両側は第1導電型のブロック層7で埋め込まれている。また、前記リッジ6およびブロック層7は第1導電型のキャップ層8で被われている。そして、前記キャップ層8上および半導体基板2の他面(裏面)側にはアノード電極またはカソード電極からなる電極9,10が形成された構造になっている。
【0010】
このような半導体レーザでは、前記電極9および電極10に所定の電圧を印加することによって、前記リッジ6に対応する活性層4部分の端からレーザ光を出射する。
【0011】
図20は半導体基板としてN型のGaAs基板を用いた半導体レーザチップを示す断面図であり、図21はP型のGaAs基板を用いた半導体レーザチップを示す断面図である。これらの図において、各部を示す符号は図19と同一であるが、N型のGaAs基板を用いた半導体レーザチップの場合は符号の後にNを付し、P型のGaAs基板を用いた半導体レーザチップの場合は符号の後にPを付してある。
【0012】
また、リッジ6部分の丸印は、図20では正孔(ホール)11を示し、図21では電子12を示す。
なお、図の明瞭化のために、電極部分を除いてハッチングは省略してある。
【0013】
このような構造の半導体レーザチップ1N,1Pでは、図20に示すようにN型のクラッド層5Nによって正孔11の流れ域を狭窄するか、または図21に示すようにP型のクラッド層5Pによって電子12の流れ域を狭窄する。
【0014】
電子は正孔に比較して移動度が大きく、拡がり易く電流が広がる。この結果、無効電流が増加し、しきい値Ithが上昇して効率が低下する。
【0015】
このように、電子は正孔に比較して移動度が大きいことから、半導体基板としてはN型基板を用いた半導体レーザチップが多用されている。
【0016】
従来の半導体レーザチップは、半導体基板の表裏面のうちの一面(表面)側にカソード電極(またはアノード電極)を設け、他面(裏面)側にカソード電極(またはアノード電極)を設ける構造になっている。
【0017】
この結果、半導体基板の裏面電位がパッケージの本体の基板電位となる構造の半導体レーザ装置では、基板電位が特定され、そのままでは電子機器に直接搭載できない場合も発生し、電子機器の回路設計に工夫を要する場合もある。たとえば、レーザビームプリンタにおいては、雑音の低減を目的として、半導体レーザチップの基板電位をマイナス電位にして使用する回路構成(ドライブ回路)もある。
【0018】
他方、レーザビームプリンタ(LBP),光ディスク,光磁気ディスク等の高速化を図るために、光源となる半導体レーザをマルチビーム化することが知られている。
【0019】
本発明の目的は、しきい値を低くできる半導体レーザアレイ素子を提供することにある。
本発明の他の目的は、使い勝手が半導体レーザアレイ素子の半導体基板の電気的極性に作用されない半導体レーザアレイ素子および半導体レーザアレイ装置を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【0020】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)半導体基板に複数のレーザダイオードが並列にモノリシックに設けられた半導体レーザアレイ素子であって、前記半導体基板の一面側には前記各レーザダイオードの全てのアノード電極およびカソード電極が設けられている。前記各レーザダイオードは前記半導体基板の一面側に設けられた多層の半導体層部分に形成されているとともに、各レーザダイオードはレーザダイオードを構成する最下層の前記半導体層の下に形成された絶縁手段と、前記半導体基板の一面に設けられ前記絶縁手段に到達するアイソレーション溝によって電気的に独立している。前記半導体基板と前記最下層の半導体層との間に逆導電型の半導体層を介在させかつこれら3層によってNPN構造またはPNP構造として前記絶縁手段を構成し、または前記半導体基板を半絶縁性半導体基板としかつこの半導体基板上に最下層の前記半導体層を配置して前記絶縁手段を構成する。前記レーザダイオードはN導電型のブロック層で正孔の流れ域を規定する電流狭窄構造になっている。
【0021】
このような半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置は以下の構成になっている。
パッケージ本体およびレーザ光を透過させる光透過窓を有する蓋体とからなるパッケージと、前記パッケージ本体に固定されかつ複数のレーザ光を出射する半導体レーザアレイ素子と、前記パッケージ本体に取り付けられかつ前記パッケージの内外に亘って延在する複数の外部電極端子と、前記半導体レーザアレイ素子の各電極と前記外部電極端子を接続する接続手段とを有する半導体レーザアレイ装置であって、前記半導体レーザアレイ素子は前記手段(1)の構成になっている。
【0022】
(2)前記手段(1)の構成において、前記半導体基板の一面側には前記各レーザダイオードの全てのアノード電極およびカソード電極が設けられているとともに、前記半導体基板の他面側には前記半導体基板の一面側に設けられた少なくとも一つの電極に接続部を介して電気的に接続される電極が設けられている。
【0023】
(3)前記手段(1)または(2)の構成において、前記レーザダイオードのアノード電極またはカソード電極のうちの一方の電極は前記半導体基板の一面側に設けられた導電層を介して他のレーザダイオードの同極の電極に電気的に接続されている。
【0024】
前記(1)の手段によれば、(a)各レーザダイオードは移動度の小さい正孔を狭窄することから、電流狭窄部分での電流の拡がりを抑えることができ、無効電流を低減することができる。この結果、しきい値が小さくなり、動作電流の低減が達成できる。
【0025】
(b)半導体レーザアレイ素子に形成される各レーザダイオードは、半導体基板から電気的に独立し、かつ各レーザダイオードのアノードおよびカソード電極は半導体基板の一面に設けられていることから、使用時、半導体基板の電気的極性に左右されず使い勝手が良くなる。また、この使い勝手の良さは、半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置についても同様である。
【0026】
前記(2)の手段によれば、前記手段(1)の効果に加え、前記半導体基板の他面側には前記半導体基板の一面側に設けられた少なくとも一つの電極に接続部を介して電気的に接続される電極が設けられていることから、この半導体基板の他面側の電極もレーザダイオードの駆動用の一方の電極として使用することができ、半導体レーザアレイ装置に組み込む場合には、電極取り出し設計が容易になる。
【0027】
前記(3)の手段によれば、前記手段(1)または手段(2)の効果に加え、複数のレーザダイオードのうちの一部の同極の電極は半導体基板の一面側に設けられた導電層を介して相互に接続される構造になることから、半導体レーザアレイ装置での外部電極端子を少なくすることができる。
【0028】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【0029】
(実施形態1)
図1乃至図13は本発明の一実施形態(実施形態1)である半導体レーザアレイ素子および半導体レーザアレイ装置に係わる図である。
【0030】
本実施形態1では、たとえば0.78μm帯のレーザビームを2本出射する半導体レーザに本発明を適用した例について説明する。
【0031】
図1に示すように、本実施形態1の半導体レーザアレイ素子(半導体レーザアレイチップ)20は、たとえば光導波路の延在方向に沿う縦(奥行き)の長さが250μm、横幅が300μm、厚さが100μmの矩形体からなっている。
【0032】
半導体レーザアレイチップ20の表面(一面、図で上面)の横幅の中央部分には、縦方向に沿ってアイソレーション溝(絶縁分離溝)21が設けられている。このアイソレーション溝21の両側には、それぞれレーザダイオード22が設けられている。
【0033】
また、各レーザダイオード22においては、半導体レーザチップ1の上面側にそれぞれ縦方向に沿って電極分離溝23が設けられている。この電極分離溝23と前記アイソレーション溝21との間のメサ部24の上面にはアノード電極25が設けられ、電極分離溝22と半導体レーザチップ1の端との間の電極導出部26の上面にはカソード電極27が設けられている。
【0034】
また、半導体レーザアレイチップ20の表面(一面)は前記電極25,27を除いて絶縁膜29で被われている。
【0035】
半導体レーザアレイチップ20は、図2の拡大断面図にも示すように化合物半導体基板に形成されている。化合物半導体基板は、本実施形態1ではN導電型(N型)のGaAs基板(半導体基板)30となっている。N−GaAs基板30は100μm弱の厚さとなり、Siを不純物とし、不純物濃度が2×1018cm~3程度のGaAs板で形成されている。
【0036】
前記半導体基板(N−GaAs基板)30の一面側、すなわち図1では表面(上面)側には多層に半導体層が形成され、この部分にそれぞれレーザダイオードが形成されている。
【0037】
前記アイソレーション溝21は前記多層の半導体層を貫き、N−GaAs基板30の表層にまで到達し、このアイソレーション溝21でN−GaAs基板30を左右に電気的に分離している。
【0038】
アイソレーション溝21を隔てて設けられる左右のレーザダイオード22は、アイソレーション溝21に対して対称な構造である。
【0039】
前記N−GaAs基板30の一面(表面)側には、前記N−GaAs基板30とは逆導電型(P導電型)となる半導体層31、すなわちP−GaAs層31が設けられている。このP−GaAs層31は、Znを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ3μm程度の層になっている。
【0040】
また、前記P−GaAs層31の上にはN−GaAsバッファー層32が設けられている。このN−GaAsバッファー層32は、Seを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ3μm程度の層になっている。このN−GaAsバッファー層32がレーザダイオード22を構成する最下層の半導体層になる。
【0041】
前記N−GaAs基板30,P−GaAs層31,N−GaAsバッファー層32の3層によってNPNの接合による絶縁手段が形成され、このNPN構造と、前記アイソレーション溝21によって各レーザダイオード22は電気的に独立する構造になる。
【0042】
半導体レーザアレイ素子をP型基板で形成するときは、絶縁手段はPNP構造になる。
【0043】
アイソレーション溝21によって区画されたN−GaAs基板30上には、前記P−GaAs層31およびN−GaAsバッファー層32が重なって延在する。前記電極分離溝23は前記N−GaAsバッファー層32の表層にまで到達する。
【0044】
前記メサ部24および電極導出部26において、前記N−GaAsバッファー層32上にN−GaAlAsクラッド層33が設けられている。このN−GaAlAsクラッド層33は、Seを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ1.5μm程度の層になっている。またAlの混晶比xは0.5である。
【0045】
前記電極導出部26のN−GaAlAsクラッド層33上にはN−GaAsコンタクト層34が設けられるとともに、このN−GaAlAsクラッド層33上にはカソード電極27が設けられている。前記N−GaAsコンタクト層34は、Seを不純物とし、不純物濃度が2×1018cm~3程度となる厚さ1μm程度の層になっている。
【0046】
前記メサ部24のN−GaAlAsクラッド層33上には多重量子井戸(MQW)からなる活性層40が設けられている。この活性層(MQW活性層)40は、たとえば、GaAlAsからなる障壁層(厚さ5nm)とGaAlAsからなる井戸層(厚さ10nm)を交互に積み重ねた層となり、井戸層が3層となる層であり、それぞれ厚さ10nmのGaAlAsからなるガイド層間に設けられている。
【0047】
また、前記MQW活性層40上にはP−GaAlAsクラッド層41が設けられている。このP−GaAlAsクラッド層41の一部にはは台形状の断面をしたストライプ状のリッジ42が設けられている。このリッジ42は半導体レーザアレイチップ20の縦方向に延在し、このリッジ42の真下のMQW活性層40部分が光導波路となる。
【0048】
半導体レーザアレイ素子20の2本の光導波路の間隔は、たとえば、100μm程度になっている。
【0049】
P−GaAlAsクラッド層41は、Znを不純物とし、不純物濃度が8×1017cm~3程度となる厚さ1.5μm程度の層になっている。リッジ42はP−GaAlAsクラッド層41からおよそ1.2μm程度突出している。またリッジ42の幅は、下の太い部分でおよそ5μmである。
【0050】
リッジ42の両側のP−GaAlAsクラッド層41上には、電流狭窄を行うためのN−GaAsブロック層43が設けられている。このN−GaAsブロック層43は、Seを不純物とし、不純物濃度が2×1018cm~3となる厚さ1.2μm程度の層になっている。
【0051】
また、前記リッジ42およびN−GaAsブロック層43上には、P−GaAsキャップ層44が設けられている。このP−GaAsキャップ層44は、Znを不純物とし、不純物濃度が5×1019cm~3程度となる厚さ2.0μm程度の層になっている。
【0052】
前記P−GaAsキャップ層44上にアノード電極25が設けられている。
また、アノード電極25やカソード電極27を除いた半導体レーザアレイチップ20の表面は一層または多層のSiO2 膜やPSG膜からなる絶縁膜29で被われている。
【0053】
つぎに、本実施形態1の半導体レーザアレイ素子20の製造方法について、図3〜図9を参照しながら説明する。
【0054】
半導体レーザアレイ素子20の製造においては、最初に半導体基板が用意される。実際の製造においては寸法の大きいウエハと呼称される半導体基板が用意され、素子形成の最終段階でウエハを縦横に分断して小片からなる半導体レーザアレイ素子を製造するものであるが、説明の便宜上、単一の半導体レーザアレイ素子を製造する状態で以下説明する。
【0055】
半導体基板30は、厚さ数百μmのN導電型のGaAs基板で構成されている。このN−GaAs基板30は、Siを不純物とし、不純物濃度が2×1018cm~3程度となっている。
【0056】
つぎに、図3に示すように、多層の半導体層を順次MOCVD(Metalorganic Chemical Vapor Deposition)法やMBE(Molecular Beam Epitaxy)法で形成する。多層の半導体層は、最下層のP−GaAs層31とこのP−GaAs層31上に順次形成されたN−GaAsバッファー層32,N−GaAlAsクラッド層33,MQW活性層40,P−GaAlAsクラッド層41からなっている。
【0057】
前記P−GaAs層31は、Znを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ3μm程度の層になっている。
【0058】
前記N−GaAsバッファー層32は、Seを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ3μm程度の層になり、レーザダイオード22を構成する最下層の半導体層になる。
【0059】
また、前記N−GaAs基板30,P−GaAs層31,N−GaAsバッファー層32の3層によってNPNの接合による絶縁手段が形成される。
【0060】
前記N−GaAlAsクラッド層33は、Seを不純物とし、不純物濃度が1×1018cm~3程度となる厚さ1.5μm程度の層になっている。またAlの混晶比xは0.5である。
【0061】
前記MQW活性層40は、たとえば、GaAlAsからなる障壁層(厚さ5nm)とGaAlAsからなる井戸層(厚さ10nm)を交互に積み重ねた層となり、井戸層が3層となる層であり、それぞれ厚さ10nmのGaAlAsからなるガイド層間に設けられ、全体で60nm程度の厚さの層である。
【0062】
前記P−GaAlAsクラッド層41はZnを不純物とし、不純物濃度が8×1017cm~3程度となる厚さ1.5μm程度の層になっている。
【0063】
つぎに、図4に示すように、N−GaAs基板30の表面にストライプ状の2本のマスク50を形成した後、このマスク50をマスクとして前記P−GaAlAsクラッド層41を厚さが0.3μm程度残るようにエッチングする。
前記マスク50は幅が5μm程度となり、間隔は100μm程度になっている。
【0064】
このエッチングによって、GaAs表面GaAlAsの結晶性およびN−GaAs基板30の表面の結晶面から、前記マスク50の真下には、台形断面のリッジ42が形成される。このリッジ42の下部分の幅は5μm程度となり、高さは1.2μm程度になる。
【0065】
つぎに、図5に示すように、マスク50を用いて選択的に埋め込み成長を行うことによって前記リッジ42の両側のP−GaAlAsクラッド層41上にN−GaAsブロック層43を形成するとともにマスク50を除去後、N−GaAs基板30の表面全体をP−GaAsキャップ層44で被う。
【0066】
前記N−GaAsブロック層43は、Seを不純物とし、不純物濃度が2×1018cm~3となる厚さ1.2μm程度の層になり、前記エッチングによって窪んだ部分を埋め込むようになる。
【0067】
前記P−GaAsキャップ層44は、Znを不純物とし、不純物濃度が5×1019cm~3程度となる厚さ2.0μm程度の層になっている。
【0068】
つぎに、図6に示すように、2本のリッジ42を含む中央領域上にマスク51を形成する。その後、このマスク51をマスクとして前記MQW活性層40までエッチングを行い、N−GaAlAsクラッド層33を露出させる。このエッチングによって露出する部分が電極導出部26となる。
【0069】
つぎに、図7に示すように、MOCVD法等によって露出した前記N−GaAlAsクラッド層33の表面にN−GaAsコンタクト層34を形成する。このN−GaAsコンタクト層34は、Seを不純物とし、不純物濃度が2×1018cm~3程度となる厚さ1μm程度の層になっている。N−GaAsコンタクト層34を形成した後、前記マスク51を除去する。
【0070】
つぎに、図8に示すように、N−GaAs基板30の表面にマスク52を形成した後、このマスク52をマスクとしてV字状のアイソレーション溝(絶縁分離溝)21を形成する。このアイソレーション溝21は、多層の半導体層を貫きN−GaAs基板30の表層部分にまで到達する。このアイソレーション溝21は相互に独立して駆動制御される二つのレーザダイオードを並列に形成するためである。アイソレーション溝21の形成後、前記マスク52は除去される。
【0071】
つぎに、図9に示すように、電極導出部26の外れに電極分離溝23を形成する。この電極分離溝23は、N−GaAsバッファー層32の表層部分にまで到達する。この電極分離溝23の形成によって、電極分離溝23とアイソレーション溝21との間にメサ部24が形成される。リッジ42はこのメサ部24の部分に位置している。
【0072】
つぎに、図9に示すように、N−GaAs基板30の表面に選択的にSiO2膜やPSG膜等からなる一層または多層の絶縁膜29を形成するとともに、メサ部24上にアノード電極25を形成し、電極導出部26上にカソード電極27を形成する。
【0073】
これにより、図1および図2に示される半導体レーザアレイ素子20が製造されることになる。
【0074】
このような半導体レーザアレイ素子20は、封止容器に組み込まれて図10に示されるような半導体レーザアレイ装置60になる。図10は一部を切り欠いた半導体レーザアレイ装置の斜視図である。
【0075】
半導体レーザアレイ装置60は、アセンブリの主体部品となるパッケージ本体61と、このパッケージ本体61の表面側に取り付けられる蓋体62とを有している。パッケージは、パッケージ本体61と蓋体62によって形成される。
【0076】
前記パッケージ本体61は数mmの厚さの円形の金属板からなり、その表面の中央から外れた部分には銅製のヒートシンク63が鑞材等で固定されている。
【0077】
前記ヒートシンク63の前記パッケージ本体61の中央に面する側面(前面)の先端側にはシリコンカーバイト(SiC)からなるサブマウント64が固定されている。
【0078】
前記サブマウント64は、図13に示すように、半導体レーザアレイ素子20よりも大きい矩形板からなり、一面の実装面には4本の配線65が設けられている。これらの配線65の一端は前記半導体レーザアレイ素子20のアノード電極25やカソード電極27に重なる接続部となっている。この接続部分には、PbSnからなる半田層66が形成されている。半田層66は、カソード電極27に対する側がアノード電極25に対する側よりも厚く形成され、アノード電極25およびカソード電極27との間で確実な接続が得られるようになっている。
【0079】
半導体レーザアレイ素子20は、電極を固定側の状態にして、前記サブマウント64に固定される。半導体レーザアレイ素子20が固定されたサブマウント64が前記ヒートシンク63に固定される。
【0080】
図13は半導体レーザアレイ素子20を固定しない前のサブマウント64と半導体レーザアレイ素子20を示す図であり、図12は半導体レーザアレイ素子20を固定(実装)した状態でのサブマウント64を示す図である。
【0081】
これらの図から分かるように前記配線65の他端は、半導体レーザアレイ素子20から外れて延在する引出し部分となるとともに、ワイヤを接続するためのワイヤボンディング部67になっている。
【0082】
また、サブマウント64の他面、すなわち前記ヒートシンク63に固定される固定面にはメタライズ層68が形成されている。
【0083】
前記配線65およびメタライズ層68は、たとえば、Ti/Pt/Auの3層構造となっている。
【0084】
また、前記パッケージ本体61の中央には、前記半導体レーザアレイ素子20の後端から出射されるレーザ光を受光する受光素子70が固定されている。
【0085】
また、前記パッケージ本体61には6本の外部電極端子(リード)71が固定されている。5本のリード71は絶縁体72を介してパッケージ本体61に貫通状態で固定されている。残りの1本のリード71はパッケージ本体61の裏面に突き合わせ状態で固定されている。
【0086】
パッケージ本体61の表面側に突出したリード71の先端と、前記サブマウント64の配線65のワイヤボンディング部67や受光素子70の一方の電極は、導電性のワイヤ73で電気的に接続されている。受光素子70の裏面の電極はパッケージ本体61を介して1本のリード71に電気的に接続される。
【0087】
図11は半導体レーザアレイ装置60の等価回路図である。二つのレーザダイオード22および受光素子70の各電極はそれぞれ電気的に独立したリード71に接続されている。
【0088】
他方、前記蓋体62はキャップ構造からなるとともに、その中央にレーザ光(レーザビーム)75を透過させる光透過窓76を有している。この光透過窓76は、蓋体62に設けた穴の部分に透明ガラス板77を重ねて固定することによって形成される。
【0089】
このような半導体レーザアレイ装置60においては、所定のリード71にそれぞれ所定の電圧を印加することによって、一方または両方のレーザダイオード22を動作させてレーザ光75を光透過窓76から放射することができる。また、これらの光出力は前記受光素子70でモニターできることになる。
【0090】
図14は本実施形態1の半導体レーザアレイ装置60をレーザビームプリンタに組み込んだ状態を示す模式図である。
【0091】
半導体レーザアレイ装置60から出射した2本のレーザ光(レーザビーム)75を回転制御されるポリゴンミラー80で反射させ、fθレンズ81を通してレーザビームプリンタの感光ドラム82の表面に集光させる。レーザビーム75は感光ドラム82の軸方向に沿って走査される。また、感光ドラム82は回転する。
【0092】
感光ドラム82は書き込む前に一様に帯電されていることから、レーザビーム75が照射された部分は電位が抜け、そこにカーボン粉末(トナー)が付着して現像されることになる。図示しない転写部分で静電力によって前記トナーを紙に写し取ることによってレーザビームプリンタが行われる。
【0093】
半導体レーザアレイ装置60は2本のレーザビーム75を出射することから、一回の走査で2本のレーザビーム75による幅の広い顕像化が可能になり、1本のレーザビーム75の場合よりも所定行の印刷時間が半分になる。
【0094】
本実施形態1によれば以下の効果を奏する。
(1)各レーザダイオード22は移動度の小さい正孔を狭窄することから、電流狭窄部分での電流の拡がりを抑えることができ、無効電流を低減することができる。この結果、しきい値が小さくなり、動作電流の低減が達成できる。
【0095】
(2)半導体レーザアレイ素子20に形成される各レーザダイオード22は、半導体基板30から電気的に独立し、かつ各レーザダイオード22のアノード電極25およびカソード電極27は半導体基板30の一面に設けられていることから、使用時、半導体基板30の電気的極性に左右されず使い勝手が良くなる。また、この使い勝手の良さは、半導体レーザアレイ素子20を組み込んだ半導体レーザアレイ装置60についても同様である。
【0096】
(実施形態2)
図15は本発明の他の実施形態(実施形態2)である半導体レーザアレイ素子を示す断面図である。
【0097】
本実施形態2の半導体レーザアレイ素子20は、前記実施形態1において、N−GaAsコンタクト層34を設けることなく、N−GaAsバッファー層32上にカソード電極27を設ける構造である。
本実施形態2によれば、製造工程の簡略化が図れる。
【0098】
(実施形態3)
図16は本発明の他の実施形態(実施形態3)である半導体レーザアレイ素子を示す断面図である。
【0099】
本実施形態3の半導体レーザアレイ素子20は、前記実施形態1において、電極導出部26でのN−GaAlAsクラッド層33に到達するエッチングを行わず、電極分離溝23を形成する際に電極導出部26にコンタクトホール85を形成し、このコンタクトホール85の部分にカソード電極27を形成したものである。
【0100】
本実施形態3では、カソード電極27の面積が広くなり、ハンダ(ソルダー)の濡れ性が向上し、電気的接続の信頼性が高くなる。
【0101】
(実施形態4)
図17は本発明の他の実施形態(実施形態4)である半導体レーザアレイ素子を示す断面図である。
【0102】
本実施形態4の半導体レーザアレイ素子20は、前記実施形態3において、コンタクトホール85を複数とした構造である。
【0103】
本実施形態4では、カソード電極27の面積が前記実施形態3に比較してさらに広くなり、ハンダ(ソルダー)の濡れ性が向上し、電気的接続の信頼性が高くなる。
【0104】
(実施形態5)
図18は本発明の他の実施形態(実施形態5)である半導体レーザアレイ素子を示す断面図である。
【0105】
本実施形態5では前記実施形態3の場合とは各部の導電型が逆となっている。したがって、各部の符号は前記実施形態3(実施形態1)の数字の次にPなる文字を付して説明することにする。
【0106】
本実施形態5の半導体レーザアレイ素子20Pは、前記実施形態3の半導体レーザアレイ素子20Pにおいて、前記アイソレーション溝21Pの底部分の絶縁膜29Pに孔86を設けるとともに、前記アイソレーション溝21Pを被う絶縁膜29P上に導電層87を設けた構造になっている。この導電層87はアイソレーション溝21Pの両側のレーザダイオード22Pのアノード電極25Pにそれぞれ接続されるとともに、前記孔86の部分で半導体基板30Pに電気的に接続されている。また、半導体基板30Pの他面(裏面)には裏面電極88が設けられている。
【0107】
すなわち、本実施形態5の半導体レーザアレイ素子20Pでは、レーザダイオード22Pのアノード電極25Pは導電層87,半導体基板30Pを介して裏面電極88に電気的に接続された構造になっている。
【0108】
換言するならば、本実施形態5では、半導体基板30Pの一面側には各レーザダイオード22Pの全てのアノード電極25Pおよびカソード電極27Pが設けられているとともに、前記半導体基板30Pの一面側に設けられた少なくとも一つの電極、すなわちアノード電極25Pに、接続部としての導電層87,半導体基板30Pを介して電気的に接続される裏面電極88が、前記半導体基板30Pの他面側に設けられた構造になっている。
【0109】
本実施形態5によれば、前記半導体基板30Pの一面側にすべてのレーザダイオード22Pの全ての電極が配置されているとともに、他面側には裏面電極88が設けられていることから、この半導体基板30Pの他面側の裏面電極88もレーザダイオード22Pの駆動用の一方の電極として使用することができ、半導体レーザアレイ装置に組み込む場合には、電極取り出し設計が容易になる。
【0110】
本実施形態5によれば、複数のレーザダイオード22Pのうちの一部の同極の電極(アノード電極25P)は半導体基板30Pの一面側に設けられた導電層87を介して相互に接続される構造になることから、半導体レーザアレイ装置での外部電極端子を少なくすることができる。
【0111】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない、たとえばレーザダイオードはさらに多く配置する構造でもよい。
【0112】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
(1)複数のレーザダイオードを組み込んだ半導体レーザアレイ素子において、各レーザダイオードは移動度の小さい正孔を狭窄する構造になっていることから、電流狭窄部分での電流の拡がりを抑えることができ、しきい値および動作電流の低減を図ることができる。
(2)半導体レーザアレイ素子に形成される各レーザダイオードは、半導体基板から電気的に独立し、かつ各レーザダイオードのアノードおよびカソード電極は半導体基板の一面に設けられていることから、使用時、半導体基板の電気的極性に左右されず使い勝手が良くなる。
(3)前記(2)より、本発明の半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置では、各レーザダイオードの外部電極端子は相互に独立していることから、組み込まれる電子機器の回路システム如何に作用されず、その使用勝手は良好である。
【図面の簡単な説明】
【図1】本発明の一実施形態(実施形態1)である半導体レーザアレイ素子を示す斜視図である。
【図2】本実施形態1の半導体レーザアレイ素子の一部の拡大断面図である。
【図3】本実施形態1の半導体レーザアレイ素子の製造において、主面に半導体層を多層に形成した半導体基板の断面図である。
【図4】本実施形態1の半導体レーザアレイ素子の製造において、主面にレーザダイオードを形成するためのリッジを2本形成した半導体基板の断面図である。
【図5】本実施形態1の半導体レーザアレイ素子の製造において、主面に埋め込み層を含む半導体層を形成した半導体基板の断面図である。
【図6】本実施形態1の半導体レーザアレイ素子の製造において、カソード電極を形成する領域の半導体層を数層に亘ってエッチングした半導体基板の断面図である。
【図7】本実施形態1の半導体レーザアレイ素子の製造において、カソード電極を形成する領域の半導体層上にコンタクト層を形成した半導体基板の断面図である。
【図8】本実施形態1の半導体レーザアレイ素子の製造において、リッジ間に絶縁分離溝を設けた半導体基板の断面図である。
【図9】本実施形態1の半導体レーザアレイ素子の製造において、電極分離溝を設けるとともに、主面にカソード電極およびアノード電極を形成した半導体基板の断面図である。
【図10】本実施形態1の半導体レーザアレイ素子を組み込んだ半導体レーザアレイ装置の一部を切り欠いた斜視図である。
【図11】前記半導体レーザアレイ装置の等価回路図である。
【図12】前記半導体レーザアレイ装置においてサブマウントに半導体レーザアレイ素子が搭載された状態を示す斜視図である。
【図13】前記サブマウントと半導体レーザアレイ素子との固定位置関係を示す斜視図である。
【図14】前記半導体レーザアレイ装置をレーザビームプリンタに組み込んだ状態を示す一部の概略斜視図である。
【図15】本発明の他の実施形態(実施形態2)である半導体レーザアレイ素子を示す断面図である。
【図16】本発明の他の実施形態(実施形態3)である半導体レーザアレイ素子を示す断面図である。
【図17】本発明の他の実施形態(実施形態4)である半導体レーザアレイ素子を示す断面図である。
【図18】本発明の他の実施形態(実施形態5)である半導体レーザアレイ素子を示す断面図である。
【図19】従来の半導体レーザチップを示す断面図である。
【図20】従来の半導体レーザチップにおいて電流狭窄されるホールの動きを示す模式図である。
【図21】従来の半導体レーザチップにおいて電流狭窄される電子の動きを示す模式図である。
【符号の説明】
1…半導体レーザアレイ素子(半導体レーザチップ)、2…半導体基板、3…第1導電型のクラッド層、4…活性層、5…第2導電型のクラッド層、7…第1導電型のブロック層、8…第1導電型のキャップ層、9,10…電極、11…正孔(ホール)、12…電子、20…半導体レーザアレイ素子(半導体レーザアレイチップ)、21…アイソレーション溝(絶縁分離溝)22…レーザダイオード、23…電極分離溝、24…メサ部、25…アノード電極、26…電極導出部、27…カソード電極、29…絶縁膜、30…半導体基板(N−GaAs基板)、31…逆導電型の半導体層(P−GaAs層)、32…N−GaAsバッファー層、33…N−GaAlAsクラッド層、34…N−GaAsコンタクト層、40…活性層(MQW活性層)、41…P−GaAlAsクラッド層、42…リッジ、43…N−GaAsブロック層、44…P−GaAsキャップ層、50〜52…マスク、60…半導体レーザアレイ装置、61…パッケージ本体、62…蓋体、63…ヒートシンク、64…サブマウント、65…配線、66…半田層、67…ワイヤボンディング部、68…メタライズ層、70…受光素子、71…外部電極端子(リード)、72…絶縁体、73…ワイヤ、75…レーザビーム(レーザ光)、76…光透過窓、77…透明ガラス板、80…ポリゴンミラー、81…fθレンズ、82…感光ドラム、85…コンタクトホール、86…孔、87…導電層、88…裏面電極。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser array element and a semiconductor laser array apparatus.
[0002]
[Prior art]
Semiconductor lasers are widely used as light sources for optical communication and light sources for information equipment.
As one of semiconductor lasers, a semiconductor laser array (multi-beam laser) that emits a plurality of laser beams is known.
[0003]
The semiconductor laser array is formed monolithically on a compound semiconductor substrate (hereinafter also simply referred to as a semiconductor substrate). This semiconductor element (semiconductor chip) is referred to as a semiconductor laser array element (semiconductor laser array chip). A semiconductor laser array product incorporating this semiconductor laser array element is called a semiconductor laser array device.
[0004]
A monolithic three-beam semiconductor laser element (semiconductor laser array element) is disclosed in “Electronic Materials”, June 1987 issue, P107 to P111, issued by the Industrial Research Council. This document describes a visible light semiconductor laser as a signal reading light source used in a document file system or the like including a CD, VD device, laser printer, POS, and barcode reader.
[0005]
Also, Hitachi, Ltd., Semiconductor Division, “Hitachi Opto Device Data Book”, February 1996, 7th edition, P12 ~ P18, GaAlAs multiple quantum well (MQW) structure 0.78μm band A visible laser diode is described.
[0006]
[Problems to be solved by the invention]
As one of the structures of a semiconductor laser (laser diode), there is a structure in which current confinement is performed with a pair of block layers sandwiching a ridge generated in a cladding layer.
[0007]
For example, as shown in FIG. 19, the semiconductor laser device (semiconductor laser chip) 1 having this structure has a first conductivity type cladding layer on one surface (upper surface) side of the first conductivity type compound semiconductor substrate (semiconductor substrate 2). 3, the active layer 4 and the second conductivity type cladding layer 5 are sequentially laminated.
[0008]
The second conductivity type cladding layer 5 is provided with a striped ridge 6. The ridge 6 is formed by etching the surface of the second conductivity type cladding layer 5 over a certain thickness.
[0009]
Further, both sides of the ridge 6 are buried with a block layer 7 of the first conductivity type. The ridge 6 and the block layer 7 are covered with a cap layer 8 of the first conductivity type. The electrodes 9 and 10 made of an anode electrode or a cathode electrode are formed on the cap layer 8 and on the other surface (back surface) side of the semiconductor substrate 2.
[0010]
In such a semiconductor laser, laser light is emitted from the end of the active layer 4 corresponding to the ridge 6 by applying a predetermined voltage to the electrodes 9 and 10.
[0011]
FIG. 20 is a cross-sectional view showing a semiconductor laser chip using an N-type GaAs substrate as a semiconductor substrate, and FIG. 21 is a cross-sectional view showing a semiconductor laser chip using a P-type GaAs substrate. In these figures, the reference numerals indicating the respective parts are the same as those in FIG. 19, but in the case of a semiconductor laser chip using an N-type GaAs substrate, N is appended to the reference numeral and a semiconductor laser using a P-type GaAs substrate is used. In the case of a chip, P is attached after the reference numeral.
[0012]
Further, the circles in the ridge 6 part indicate holes 11 in FIG. 20 and electrons 12 in FIG.
For clarity of illustration, hatching is omitted except for electrode portions.
[0013]
In the semiconductor laser chips 1N and 1P having such a structure, the flow region of the holes 11 is narrowed by the N-type cladding layer 5N as shown in FIG. 20, or the P-type cladding layer 5P as shown in FIG. This narrows the flow region of the electrons 12.
[0014]
Electrons have a higher mobility than holes and are easy to spread, spreading current. As a result, the reactive current increases and the threshold value I th Increases and efficiency decreases.
[0015]
Thus, since electrons have a higher mobility than holes, semiconductor laser chips using an N-type substrate are frequently used as semiconductor substrates.
[0016]
A conventional semiconductor laser chip has a structure in which a cathode electrode (or anode electrode) is provided on one surface (front surface) of the front and back surfaces of a semiconductor substrate, and a cathode electrode (or anode electrode) is provided on the other surface (back surface). ing.
[0017]
As a result, in a semiconductor laser device having a structure in which the back surface potential of the semiconductor substrate is the substrate potential of the package body, the substrate potential is specified and may not be directly mounted on the electronic device as it is, and the circuit design of the electronic device is devised. May be required. For example, in a laser beam printer, there is a circuit configuration (drive circuit) that is used with the substrate potential of the semiconductor laser chip set to a negative potential for the purpose of reducing noise.
[0018]
On the other hand, in order to increase the speed of a laser beam printer (LBP), an optical disk, a magneto-optical disk, etc., it is known to use a multi-beam semiconductor laser as a light source.
[0019]
An object of the present invention is to provide a semiconductor laser array element capable of lowering a threshold value.
Another object of the present invention is to provide a semiconductor laser array element and a semiconductor laser array apparatus whose usability is not affected by the electrical polarity of the semiconductor substrate of the semiconductor laser array element.
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0020]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
(1) A semiconductor laser array element in which a plurality of laser diodes are monolithically provided in parallel on a semiconductor substrate, and all the anode electrodes and cathode electrodes of the respective laser diodes are provided on one surface side of the semiconductor substrate. Yes. Each laser diode is formed in a multilayer semiconductor layer portion provided on one surface side of the semiconductor substrate, and each laser diode is an insulating means formed under the lowermost semiconductor layer constituting the laser diode. And an isolation groove provided on one surface of the semiconductor substrate and reaching the insulating means. A semiconductor layer of reverse conductivity type is interposed between the semiconductor substrate and the lowermost semiconductor layer, and these three layers constitute the insulating means as an NPN structure or a PNP structure, or the semiconductor substrate is a semi-insulating semiconductor The insulating means is configured by using a substrate and disposing the lowermost semiconductor layer on the semiconductor substrate. The laser diode has a current confinement structure that defines a hole flow region with an N conductivity type block layer.
[0021]
A semiconductor laser array apparatus incorporating such a semiconductor laser array element has the following configuration.
A package comprising a package body and a lid having a light transmission window through which laser light is transmitted; a semiconductor laser array element fixed to the package body and emitting a plurality of laser beams; and the package attached to the package body and the package A semiconductor laser array device having a plurality of external electrode terminals extending inside and outside, and connection means for connecting each electrode of the semiconductor laser array element and the external electrode terminal, wherein the semiconductor laser array element is The means (1) is configured.
[0022]
(2) In the configuration of the means (1), all the anode electrodes and cathode electrodes of the laser diodes are provided on one surface side of the semiconductor substrate, and the semiconductor surface is disposed on the other surface side of the semiconductor substrate. An electrode that is electrically connected to at least one electrode provided on the one surface side of the substrate via a connecting portion is provided.
[0023]
(3) In the configuration of the means (1) or (2), one of the anode electrode and the cathode electrode of the laser diode is connected to another laser through a conductive layer provided on one surface side of the semiconductor substrate. It is electrically connected to the electrode of the same polarity of the diode.
[0024]
According to the means of (1), (a) each laser diode constricts holes with low mobility, so that it is possible to suppress the spread of current in the current confinement portion and to reduce the reactive current. it can. As a result, the threshold value is reduced, and a reduction in operating current can be achieved.
[0025]
(B) Each laser diode formed in the semiconductor laser array element is electrically independent from the semiconductor substrate, and the anode and cathode electrode of each laser diode are provided on one surface of the semiconductor substrate. Usability is improved regardless of the electrical polarity of the semiconductor substrate. The ease of use is the same for a semiconductor laser array device incorporating a semiconductor laser array element.
[0026]
According to the means (2), in addition to the effect of the means (1), the other surface side of the semiconductor substrate is electrically connected to at least one electrode provided on the one surface side of the semiconductor substrate via a connecting portion. Since an electrode to be connected is provided, the electrode on the other surface side of this semiconductor substrate can also be used as one electrode for driving the laser diode. Electrode extraction design is facilitated.
[0027]
According to the means of (3), in addition to the effects of the means (1) or means (2), some of the electrodes of the same polarity of the plurality of laser diodes are conductive surfaces provided on one surface side of the semiconductor substrate. Since the layers are connected to each other via layers, the number of external electrode terminals in the semiconductor laser array device can be reduced.
[0028]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.
[0029]
(Embodiment 1)
1 to 13 are diagrams relating to a semiconductor laser array element and a semiconductor laser array apparatus according to an embodiment (Embodiment 1) of the present invention.
[0030]
In the first embodiment, an example in which the present invention is applied to a semiconductor laser that emits two 0.78 μm band laser beams will be described.
[0031]
As shown in FIG. 1, the semiconductor laser array element (semiconductor laser array chip) 20 of the first embodiment has a vertical (depth) length of 250 μm, a horizontal width of 300 μm, and a thickness along the extending direction of the optical waveguide, for example. Is made of a 100 μm rectangular body.
[0032]
An isolation groove (insulation isolation groove) 21 is provided along the vertical direction in the central portion of the width of the surface (one surface, upper surface in the figure) of the semiconductor laser array chip 20. Laser diodes 22 are provided on both sides of the isolation groove 21, respectively.
[0033]
In each laser diode 22, an electrode separation groove 23 is provided along the vertical direction on the upper surface side of the semiconductor laser chip 1. An anode electrode 25 is provided on the upper surface of the mesa portion 24 between the electrode separation groove 23 and the isolation groove 21, and the upper surface of the electrode lead-out portion 26 between the electrode separation groove 22 and the end of the semiconductor laser chip 1. Is provided with a cathode electrode 27.
[0034]
The surface (one surface) of the semiconductor laser array chip 20 is covered with an insulating film 29 except for the electrodes 25 and 27.
[0035]
The semiconductor laser array chip 20 is formed on the compound semiconductor substrate as shown in the enlarged sectional view of FIG. In the first embodiment, the compound semiconductor substrate is an N conductivity type (N type) GaAs substrate (semiconductor substrate) 30. The N-GaAs substrate 30 has a thickness of less than 100 μm, Si is an impurity, and the impurity concentration is 2 × 10. 18 cm ~ Three It is formed with a GaAs plate of the order.
[0036]
A semiconductor layer is formed in multiple layers on one surface side of the semiconductor substrate (N-GaAs substrate) 30, that is, on the surface (upper surface) side in FIG. 1, and a laser diode is formed in this portion.
[0037]
The isolation groove 21 penetrates the multilayer semiconductor layer and reaches the surface layer of the N-GaAs substrate 30. The isolation groove 21 electrically separates the N-GaAs substrate 30 from side to side.
[0038]
The left and right laser diodes 22 provided across the isolation groove 21 have a symmetric structure with respect to the isolation groove 21.
[0039]
On one surface (front surface) side of the N-GaAs substrate 30, a semiconductor layer 31 having a conductivity type opposite to that of the N-GaAs substrate 30 (P conductivity type), that is, a P-GaAs layer 31 is provided. This P-GaAs layer 31 has Zn as an impurity and an impurity concentration of 1 × 10 5. 18 cm ~ Three The layer is about 3 μm thick.
[0040]
An N-GaAs buffer layer 32 is provided on the P-GaAs layer 31. The N-GaAs buffer layer 32 uses Se as an impurity and has an impurity concentration of 1 × 10 6. 18 cm ~ Three The layer is about 3 μm thick. This N-GaAs buffer layer 32 becomes the lowermost semiconductor layer constituting the laser diode 22.
[0041]
The N-GaAs substrate 30, the P-GaAs layer 31, and the N-GaAs buffer layer 32 form an insulating means by NPN bonding, and each laser diode 22 is electrically connected by the NPN structure and the isolation groove 21. Becomes an independent structure.
[0042]
When the semiconductor laser array element is formed with a P-type substrate, the insulating means has a PNP structure.
[0043]
On the N-GaAs substrate 30 defined by the isolation groove 21, the P-GaAs layer 31 and the N-GaAs buffer layer 32 overlap and extend. The electrode separation groove 23 reaches the surface layer of the N-GaAs buffer layer 32.
[0044]
In the mesa portion 24 and the electrode lead-out portion 26, an N-GaAlAs cladding layer 33 is provided on the N-GaAs buffer layer 32. The N-GaAlAs cladding layer 33 uses Se as an impurity and has an impurity concentration of 1 × 10 5. 18 cm ~ Three The layer is about 1.5 μm thick. The mixed crystal ratio x of Al is 0.5.
[0045]
An N-GaAs contact layer 34 is provided on the N-GaAlAs cladding layer 33 of the electrode lead-out portion 26, and a cathode electrode 27 is provided on the N-GaAlAs cladding layer 33. The N-GaAs contact layer 34 has Se as an impurity and an impurity concentration of 2 × 10 6. 18 cm ~ Three The thickness is about 1 μm.
[0046]
An active layer 40 made of multiple quantum wells (MQW) is provided on the N-GaAlAs cladding layer 33 of the mesa portion 24. The active layer (MQW active layer) 40 is a layer in which, for example, a barrier layer made of GaAlAs (thickness 5 nm) and a well layer made of GaAlAs (thickness 10 nm) are alternately stacked, and the well layer is a three-layer layer. And provided between guide layers made of GaAlAs each having a thickness of 10 nm.
[0047]
A P-GaAlAs cladding layer 41 is provided on the MQW active layer 40. A part of the P-GaAlAs cladding layer 41 is provided with a striped ridge 42 having a trapezoidal cross section. The ridge 42 extends in the vertical direction of the semiconductor laser array chip 20, and the MQW active layer 40 portion immediately below the ridge 42 serves as an optical waveguide.
[0048]
The distance between the two optical waveguides of the semiconductor laser array element 20 is, for example, about 100 μm.
[0049]
The P-GaAlAs cladding layer 41 uses Zn as an impurity and has an impurity concentration of 8 × 10. 17 cm ~ Three The layer is about 1.5 μm thick. The ridge 42 protrudes from the P-GaAlAs cladding layer 41 by about 1.2 μm. The width of the ridge 42 is about 5 μm at the lower thick portion.
[0050]
On the P-GaAlAs cladding layer 41 on both sides of the ridge 42, an N-GaAs block layer 43 for current confinement is provided. The N-GaAs block layer 43 uses Se as an impurity and has an impurity concentration of 2 × 10. 18 cm ~ Three The thickness is about 1.2 μm.
[0051]
A P-GaAs cap layer 44 is provided on the ridge 42 and the N-GaAs block layer 43. This P-GaAs cap layer 44 uses Zn as an impurity and has an impurity concentration of 5 × 10 5. 19 cm ~ Three The thickness is about 2.0 μm.
[0052]
An anode electrode 25 is provided on the P-GaAs cap layer 44.
Further, the surface of the semiconductor laser array chip 20 excluding the anode electrode 25 and the cathode electrode 27 has a single-layer or multi-layer SiO 2 surface. 2 It is covered with an insulating film 29 made of a film or a PSG film.
[0053]
Next, a method for manufacturing the semiconductor laser array element 20 according to the first embodiment will be described with reference to FIGS.
[0054]
In manufacturing the semiconductor laser array element 20, a semiconductor substrate is first prepared. In actual manufacturing, a semiconductor substrate called a wafer having a large size is prepared, and in the final stage of element formation, the wafer is divided vertically and horizontally to manufacture a semiconductor laser array element composed of small pieces. A description will be given below in a state where a single semiconductor laser array element is manufactured.
[0055]
The semiconductor substrate 30 is composed of an N conductivity type GaAs substrate having a thickness of several hundred μm. This N-GaAs substrate 30 has Si as an impurity and an impurity concentration of 2 × 10. 18 cm ~ Three It is about.
[0056]
Next, as shown in FIG. 3, a multi-layered semiconductor layer is sequentially formed by MOCVD (Metalorganic Chemical Vapor Deposition) method or MBE (Molecular Beam Epitaxy) method. The multi-layered semiconductor layer includes a lowermost P-GaAs layer 31, an N-GaAs buffer layer 32, an N-GaAlAs cladding layer 33, an MQW active layer 40, and a P-GaAlAs cladding sequentially formed on the P-GaAs layer 31. It consists of layer 41.
[0057]
The P-GaAs layer 31 has Zn as an impurity and an impurity concentration of 1 × 10 5. 18 cm ~ Three The layer is about 3 μm thick.
[0058]
The N-GaAs buffer layer 32 uses Se as an impurity and has an impurity concentration of 1 × 10 5. 18 cm ~ Three This is a layer having a thickness of about 3 μm, and becomes the lowermost semiconductor layer constituting the laser diode 22.
[0059]
Further, the N-GaAs substrate 30, the P-GaAs layer 31, and the N-GaAs buffer layer 32 form an insulating means by NPN bonding.
[0060]
The N-GaAlAs cladding layer 33 has Se as an impurity and an impurity concentration of 1 × 10 5. 18 cm ~ Three The layer is about 1.5 μm thick. The mixed crystal ratio x of Al is 0.5.
[0061]
The MQW active layer 40 is, for example, a layer in which barrier layers made of GaAlAs (thickness 5 nm) and well layers made of GaAlAs (thickness 10 nm) are alternately stacked, and the well layers are three layers. The layer is provided between guide layers made of GaAlAs having a thickness of 10 nm, and has a thickness of about 60 nm as a whole.
[0062]
The P-GaAlAs cladding layer 41 uses Zn as an impurity and has an impurity concentration of 8 × 10 8. 17 cm ~ Three The layer is about 1.5 μm thick.
[0063]
Next, as shown in FIG. 4, after two striped masks 50 are formed on the surface of the N-GaAs substrate 30, the P-GaAlAs cladding layer 41 is formed with a thickness of 0. Etching is performed so that about 3 μm remains.
The mask 50 has a width of about 5 μm and an interval of about 100 μm.
[0064]
By this etching, a trapezoidal ridge 42 is formed immediately below the mask 50 from the crystallinity of the GaAs surface GaAlAs and the crystal plane of the surface of the N-GaAs substrate 30. The width of the lower portion of the ridge 42 is about 5 μm and the height is about 1.2 μm.
[0065]
Next, as shown in FIG. 5, an N-GaAs block layer 43 is formed on the P-GaAlAs cladding layer 41 on both sides of the ridge 42 by selectively performing burying growth using the mask 50 and the mask 50. Then, the entire surface of the N-GaAs substrate 30 is covered with the P-GaAs cap layer 44.
[0066]
The N-GaAs block layer 43 uses Se as an impurity and has an impurity concentration of 2 × 10. 18 cm ~ Three Thus, a layer having a thickness of about 1.2 μm is formed, and a recessed portion is embedded by the etching.
[0067]
The P-GaAs cap layer 44 uses Zn as an impurity and has an impurity concentration of 5 × 10 5. 19 cm ~ Three The thickness is about 2.0 μm.
[0068]
Next, as shown in FIG. 6, a mask 51 is formed on the central region including the two ridges 42. Thereafter, etching is performed up to the MQW active layer 40 using the mask 51 as a mask to expose the N-GaAlAs cladding layer 33. The portion exposed by this etching becomes the electrode lead-out portion 26.
[0069]
Next, as shown in FIG. 7, an N-GaAs contact layer 34 is formed on the surface of the N-GaAlAs cladding layer 33 exposed by the MOCVD method or the like. The N-GaAs contact layer 34 has Se as an impurity and an impurity concentration of 2 × 10. 18 cm ~ Three The thickness is about 1 μm. After forming the N-GaAs contact layer 34, the mask 51 is removed.
[0070]
Next, as shown in FIG. 8, after forming a mask 52 on the surface of the N-GaAs substrate 30, a V-shaped isolation groove (insulating isolation groove) 21 is formed using the mask 52 as a mask. The isolation groove 21 penetrates through the multiple semiconductor layers and reaches the surface layer portion of the N-GaAs substrate 30. This isolation groove 21 is for forming in parallel two laser diodes that are driven and controlled independently of each other. After the formation of the isolation groove 21, the mask 52 is removed.
[0071]
Next, as shown in FIG. 9, an electrode separation groove 23 is formed on the outside of the electrode lead-out portion 26. The electrode separation groove 23 reaches the surface layer portion of the N-GaAs buffer layer 32. By forming the electrode separation groove 23, a mesa portion 24 is formed between the electrode separation groove 23 and the isolation groove 21. The ridge 42 is located in the mesa portion 24.
[0072]
Next, as shown in FIG. 9, SiO 2 is selectively formed on the surface of the N-GaAs substrate 30. 2 A single-layer or multilayer insulating film 29 made of a film, a PSG film, or the like is formed, an anode electrode 25 is formed on the mesa portion 24, and a cathode electrode 27 is formed on the electrode lead-out portion 26.
[0073]
As a result, the semiconductor laser array element 20 shown in FIGS. 1 and 2 is manufactured.
[0074]
Such a semiconductor laser array element 20 is incorporated in a sealed container to form a semiconductor laser array device 60 as shown in FIG. FIG. 10 is a perspective view of the semiconductor laser array device with a part cut away.
[0075]
The semiconductor laser array device 60 includes a package main body 61 that is a main component of the assembly, and a lid 62 that is attached to the surface side of the package main body 61. The package is formed by a package body 61 and a lid body 62.
[0076]
The package main body 61 is made of a circular metal plate having a thickness of several millimeters, and a copper heat sink 63 is fixed to the part off the center of the surface with a brazing material or the like.
[0077]
A submount 64 made of silicon carbide (SiC) is fixed to the tip side of the side surface (front surface) facing the center of the package body 61 of the heat sink 63.
[0078]
As shown in FIG. 13, the submount 64 is made of a rectangular plate larger than the semiconductor laser array element 20, and four wirings 65 are provided on one mounting surface. One end of these wirings 65 is a connecting portion overlapping the anode electrode 25 and the cathode electrode 27 of the semiconductor laser array element 20. A solder layer 66 made of PbSn is formed at this connection portion. The solder layer 66 is formed such that the side with respect to the cathode electrode 27 is thicker than the side with respect to the anode electrode 25, and a reliable connection can be obtained between the anode electrode 25 and the cathode electrode 27.
[0079]
The semiconductor laser array element 20 is fixed to the submount 64 with the electrodes on the fixed side. A submount 64 to which the semiconductor laser array element 20 is fixed is fixed to the heat sink 63.
[0080]
FIG. 13 is a view showing the submount 64 and the semiconductor laser array element 20 before the semiconductor laser array element 20 is fixed, and FIG. 12 shows the submount 64 in a state where the semiconductor laser array element 20 is fixed (mounted). FIG.
[0081]
As can be seen from these drawings, the other end of the wiring 65 is a lead portion extending away from the semiconductor laser array element 20 and a wire bonding portion 67 for connecting wires.
[0082]
Further, a metallized layer 68 is formed on the other surface of the submount 64, that is, a fixed surface fixed to the heat sink 63.
[0083]
The wiring 65 and the metallized layer 68 have, for example, a three-layer structure of Ti / Pt / Au.
[0084]
A light receiving element 70 that receives laser light emitted from the rear end of the semiconductor laser array element 20 is fixed at the center of the package body 61.
[0085]
Further, six external electrode terminals (leads) 71 are fixed to the package body 61. The five leads 71 are fixed to the package body 61 through the insulator 72 in a penetrating manner. The remaining one lead 71 is fixed to the back surface of the package body 61 in a butted manner.
[0086]
The tip of the lead 71 protruding to the surface side of the package body 61 and the one electrode of the wire bonding portion 67 of the wiring 65 of the submount 64 and the light receiving element 70 are electrically connected by a conductive wire 73. . The electrode on the back surface of the light receiving element 70 is electrically connected to one lead 71 through the package body 61.
[0087]
FIG. 11 is an equivalent circuit diagram of the semiconductor laser array device 60. The electrodes of the two laser diodes 22 and the light receiving element 70 are connected to electrically independent leads 71, respectively.
[0088]
On the other hand, the lid 62 has a cap structure and has a light transmission window 76 through which a laser beam (laser beam) 75 is transmitted. The light transmission window 76 is formed by overlapping and fixing a transparent glass plate 77 on a hole provided in the lid 62.
[0089]
In such a semiconductor laser array device 60, by applying a predetermined voltage to each of the predetermined leads 71, one or both of the laser diodes 22 can be operated to emit laser light 75 from the light transmission window 76. it can. Further, these light outputs can be monitored by the light receiving element 70.
[0090]
FIG. 14 is a schematic diagram showing a state in which the semiconductor laser array device 60 of Embodiment 1 is incorporated in a laser beam printer.
[0091]
Two laser beams (laser beams) 75 emitted from the semiconductor laser array device 60 are reflected by a polygon mirror 80 whose rotation is controlled, and focused on the surface of a photosensitive drum 82 of a laser beam printer through an fθ lens 81. The laser beam 75 is scanned along the axial direction of the photosensitive drum 82. Further, the photosensitive drum 82 rotates.
[0092]
Since the photosensitive drum 82 is uniformly charged before writing, the portion irradiated with the laser beam 75 loses its potential, and carbon powder (toner) adheres to it and is developed. A laser beam printer is performed by copying the toner onto paper by an electrostatic force at a transfer portion (not shown).
[0093]
Since the semiconductor laser array device 60 emits two laser beams 75, a wide image can be visualized by the two laser beams 75 in a single scan, compared to the case of one laser beam 75. Also, the printing time for a given line is halved.
[0094]
According to the first embodiment, the following effects can be obtained.
(1) Since each laser diode 22 confines holes with low mobility, current spreading at the current confinement portion can be suppressed, and reactive current can be reduced. As a result, the threshold value is reduced, and a reduction in operating current can be achieved.
[0095]
(2) Each laser diode 22 formed in the semiconductor laser array element 20 is electrically independent from the semiconductor substrate 30, and the anode electrode 25 and the cathode electrode 27 of each laser diode 22 are provided on one surface of the semiconductor substrate 30. Therefore, in use, the usability is improved regardless of the electrical polarity of the semiconductor substrate 30. This usability is the same for the semiconductor laser array device 60 incorporating the semiconductor laser array element 20.
[0096]
(Embodiment 2)
FIG. 15 is a sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 2) of the present invention.
[0097]
The semiconductor laser array element 20 according to the second embodiment has a structure in which the cathode electrode 27 is provided on the N-GaAs buffer layer 32 without providing the N-GaAs contact layer 34 in the first embodiment.
According to the second embodiment, the manufacturing process can be simplified.
[0098]
(Embodiment 3)
FIG. 16 is a cross-sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 3) of the present invention.
[0099]
In the semiconductor laser array element 20 of the third embodiment, the electrode lead-out portion is formed when the electrode separation groove 23 is formed without performing the etching reaching the N-GaAlAs cladding layer 33 in the electrode lead-out portion 26 in the first embodiment. 26, a contact hole 85 is formed, and a cathode electrode 27 is formed in the contact hole 85 portion.
[0100]
In the third embodiment, the area of the cathode electrode 27 is widened, the wettability of solder (solder) is improved, and the reliability of electrical connection is increased.
[0101]
(Embodiment 4)
FIG. 17 is a sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 4) of the present invention.
[0102]
The semiconductor laser array element 20 of the fourth embodiment has a structure in which a plurality of contact holes 85 are used in the third embodiment.
[0103]
In the fourth embodiment, the area of the cathode electrode 27 is further increased as compared with the third embodiment, the wettability of solder (solder) is improved, and the reliability of electrical connection is increased.
[0104]
(Embodiment 5)
FIG. 18 is a sectional view showing a semiconductor laser array device according to another embodiment (embodiment 5) of the present invention.
[0105]
In the fifth embodiment, the conductivity type of each part is opposite to that in the third embodiment. Accordingly, the reference numerals of the respective parts will be described by adding the letter P after the numeral in the third embodiment (first embodiment).
[0106]
In the semiconductor laser array element 20P of the fifth embodiment, in the semiconductor laser array element 20P of the third embodiment, the hole 86 is provided in the insulating film 29P at the bottom of the isolation groove 21P, and the isolation groove 21P is covered. The conductive layer 87 is provided on the insulating film 29P. The conductive layer 87 is connected to the anode electrode 25P of the laser diode 22P on both sides of the isolation groove 21P, and is electrically connected to the semiconductor substrate 30P at the hole 86. Further, a back electrode 88 is provided on the other surface (back surface) of the semiconductor substrate 30P.
[0107]
That is, in the semiconductor laser array element 20P of the fifth embodiment, the anode electrode 25P of the laser diode 22P is electrically connected to the back electrode 88 through the conductive layer 87 and the semiconductor substrate 30P.
[0108]
In other words, in the fifth embodiment, all the anode electrodes 25P and cathode electrodes 27P of each laser diode 22P are provided on one surface side of the semiconductor substrate 30P, and are provided on one surface side of the semiconductor substrate 30P. A structure in which a back surface electrode 88 electrically connected to at least one electrode, that is, the anode electrode 25P through a conductive layer 87 and a semiconductor substrate 30P as a connection portion is provided on the other surface side of the semiconductor substrate 30P. It has become.
[0109]
According to the fifth embodiment, since all the electrodes of all the laser diodes 22P are arranged on one surface side of the semiconductor substrate 30P and the back surface electrode 88 is provided on the other surface side, this semiconductor The back surface electrode 88 on the other surface side of the substrate 30P can also be used as one electrode for driving the laser diode 22P, and when incorporated in the semiconductor laser array device, the electrode extraction design is facilitated.
[0110]
According to the fifth embodiment, some of the electrodes having the same polarity (anode electrode 25P) among the plurality of laser diodes 22P are connected to each other via the conductive layer 87 provided on one surface side of the semiconductor substrate 30P. Because of the structure, the number of external electrode terminals in the semiconductor laser array device can be reduced.
[0111]
Although the invention made by the present inventor has been specifically described based on the embodiment, the present invention is not limited to the embodiment described above, and various modifications can be made without departing from the scope of the invention. For example, a structure in which more laser diodes are arranged may be used.
[0112]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
(1) In a semiconductor laser array element incorporating a plurality of laser diodes, each laser diode has a structure for confining holes with low mobility, so that current spreading at the current confinement portion can be suppressed. The threshold value and the operating current can be reduced.
(2) Each laser diode formed in the semiconductor laser array element is electrically independent from the semiconductor substrate, and the anode and cathode electrode of each laser diode are provided on one surface of the semiconductor substrate. Usability is improved regardless of the electrical polarity of the semiconductor substrate.
(3) From the above (2), in the semiconductor laser array apparatus incorporating the semiconductor laser array element of the present invention, the external electrode terminals of the laser diodes are independent from each other. It is not affected by this and its usability is good.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a semiconductor laser array element according to an embodiment (Embodiment 1) of the present invention.
FIG. 2 is an enlarged cross-sectional view of a part of the semiconductor laser array element according to the first embodiment.
3 is a cross-sectional view of a semiconductor substrate in which semiconductor layers are formed in multiple layers on the main surface in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
4 is a cross-sectional view of a semiconductor substrate in which two ridges for forming a laser diode are formed on the main surface in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
5 is a cross-sectional view of a semiconductor substrate in which a semiconductor layer including a buried layer is formed on the main surface in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
6 is a cross-sectional view of a semiconductor substrate obtained by etching several layers of a semiconductor layer in a region where a cathode electrode is to be formed in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
7 is a cross-sectional view of a semiconductor substrate in which a contact layer is formed on a semiconductor layer in a region where a cathode electrode is to be formed in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
8 is a cross-sectional view of a semiconductor substrate in which an insulating separation groove is provided between ridges in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
9 is a cross-sectional view of a semiconductor substrate in which an electrode separation groove is provided and a cathode electrode and an anode electrode are formed on a main surface in the manufacture of the semiconductor laser array element of Embodiment 1. FIG.
10 is a perspective view in which a part of the semiconductor laser array device incorporating the semiconductor laser array element according to the first embodiment is cut away. FIG.
FIG. 11 is an equivalent circuit diagram of the semiconductor laser array device.
FIG. 12 is a perspective view showing a state where a semiconductor laser array element is mounted on a submount in the semiconductor laser array device.
FIG. 13 is a perspective view showing a fixed positional relationship between the submount and the semiconductor laser array element.
FIG. 14 is a partial schematic perspective view showing a state in which the semiconductor laser array device is incorporated in a laser beam printer.
FIG. 15 is a sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 2) of the present invention.
FIG. 16 is a cross-sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 3) of the present invention.
FIG. 17 is a cross-sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 4) of the present invention.
FIG. 18 is a sectional view showing a semiconductor laser array device according to another embodiment (Embodiment 5) of the present invention.
FIG. 19 is a cross-sectional view showing a conventional semiconductor laser chip.
FIG. 20 is a schematic diagram showing the movement of holes that are current confined in a conventional semiconductor laser chip.
FIG. 21 is a schematic diagram showing the movement of electrons that are current confined in a conventional semiconductor laser chip.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Semiconductor laser array element (semiconductor laser chip), 2 ... Semiconductor substrate, 3 ... 1st conductivity type cladding layer, 4 ... Active layer, 5 ... 2nd conductivity type cladding layer, 7 ... 1st conductivity type block Layer, 8 ... cap layer of first conductivity type, 9, 10 ... electrode, 11 ... hole, 12 ... electron, 20 ... semiconductor laser array element (semiconductor laser array chip), 21 ... isolation groove (insulation) Separation groove) 22 ... laser diode, 23 ... electrode separation groove, 24 ... mesa portion, 25 ... anode electrode, 26 ... electrode lead-out portion, 27 ... cathode electrode, 29 ... insulating film, 30 ... semiconductor substrate (N-GaAs substrate) , 31... Reverse conductivity type semiconductor layer (P-GaAs layer), 32... N-GaAs buffer layer, 33... N-GaAlAs cladding layer, 34... N-GaAs contact layer, 40. Layer), 41 ... P-GaAlAs cladding layer, 42 ... ridge, 43 ... N-GaAs block layer, 44 ... P-GaAs cap layer, 50-52 ... mask, 60 ... semiconductor laser array device, 61 ... package body, 62 ... Lid, 63 ... Heat sink, 64 ... Submount, 65 ... Wiring, 66 ... Solder layer, 67 ... Wire bonding part, 68 ... Metallized layer, 70 ... Light receiving element, 71 ... External electrode terminal (lead), 72 ... Insulation 73, wire, 75, laser beam (laser light), 76, light transmission window, 77, transparent glass plate, 80, polygon mirror, 81, fθ lens, 82, photosensitive drum, 85, contact hole, 86, hole 87 ... conductive layer, 88 ... back electrode.

Claims (4)

半導体基板に複数のレーザダイオードが並列にモノリシックに設けられた半導体レーザアレイ素子であって、
前記半導体基板の一主面側には多層の半導体層が設けられ、
前記多層の半導体層中の最下層の半導体層と前記半導体基板との間には、前記最下層の半導体層及び前記半導体基板とは逆導電型の半導体層が設けられ、
前記各レーザダイオードは、前記多層の半導体層に形成され、
前記各レーザダイオードは、前記半導体基板、前記逆導電型の半導体層、及び前記最下層の半導体層からなるPNP構造、又はNPN構造と、前記多層の半導体層を貫き、前記半導体基板まで到達するアイソレーション溝によって電気的に独立しており、
前記半導体基板の一主面側には前記各レーザダイオードの全てのアノード電極及びカソード電極が設けられているとともに、前記半導体基板の一主面とは反対側の他面側には裏面電極が設けられており、
前記裏面電極は、前記アイソレーション溝の底部で前記半導体基板に接続された導電層及び前記半導体基板を介して、前記半導体基板の一主面側に設けられた少なくとも一つの電極と電気的に接続されていることを特徴とする半導体レーザアレイ素子。
A semiconductor laser array element in which a plurality of laser diodes are monolithically provided in parallel on a semiconductor substrate,
A multilayer semiconductor layer is provided on one main surface side of the semiconductor substrate,
Between the lowermost semiconductor layer in the multilayer semiconductor layer and the semiconductor substrate, a semiconductor layer having a conductivity type opposite to that of the lowermost semiconductor layer and the semiconductor substrate is provided,
Each laser diode is formed in the multilayer semiconductor layer,
Each of the laser diodes has a PNP structure or NPN structure comprising the semiconductor substrate, the reverse conductivity type semiconductor layer, and the lowermost semiconductor layer, and an isolator that reaches the semiconductor substrate through the multilayer semiconductor layer. Is electrically independent by the
All the anode electrodes and cathode electrodes of each laser diode are provided on one main surface side of the semiconductor substrate, and a back electrode is provided on the other surface side opposite to the one main surface of the semiconductor substrate. And
The back electrode is electrically connected to at least one electrode provided on one main surface side of the semiconductor substrate via the conductive layer connected to the semiconductor substrate at the bottom of the isolation groove and the semiconductor substrate. the semiconductor laser array device characterized by being.
前記アイソレーション溝は、絶縁膜で被われており、The isolation groove is covered with an insulating film,
前記導電層は、前記アイソレーション溝の底部の前記絶縁膜に形成された孔を通して前記半導体基板に接続されていることを特徴とする請求項1に記載の半導体レーザアレイ素子。2. The semiconductor laser array element according to claim 1, wherein the conductive layer is connected to the semiconductor substrate through a hole formed in the insulating film at the bottom of the isolation groove.
前記レーザダイオードのアノード電極またはカソード電極のうちの一方の電極は、前記導電層を介して他のレーザダイオードの同極の電極に電気的に接続されていることを特徴とする請求項に記載の半導体レーザアレイ素子。One electrode of the anode electrode or cathode electrode of the laser diode, according to claim 1, characterized in that via the front Kishirube conductive layer is electrically connected to the electrodes of the same polarity of the other laser diode The semiconductor laser array element according to 1. 前記レーザダイオードはN導電型のブロック層で正孔の流れ域を規定する電流狭窄構造になっていることを特徴とする請求項に記載の半導体レーザアレイ素子。2. The semiconductor laser array device according to claim 1 , wherein the laser diode has a current confinement structure that defines a hole flow region by an N conductivity type block layer.
JP06966298A 1998-03-19 1998-03-19 Semiconductor laser array element Expired - Fee Related JP4155368B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06966298A JP4155368B2 (en) 1998-03-19 1998-03-19 Semiconductor laser array element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06966298A JP4155368B2 (en) 1998-03-19 1998-03-19 Semiconductor laser array element

Publications (2)

Publication Number Publication Date
JPH11274634A JPH11274634A (en) 1999-10-08
JP4155368B2 true JP4155368B2 (en) 2008-09-24

Family

ID=13409277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06966298A Expired - Fee Related JP4155368B2 (en) 1998-03-19 1998-03-19 Semiconductor laser array element

Country Status (1)

Country Link
JP (1) JP4155368B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897133B2 (en) * 1999-12-09 2012-03-14 ソニー株式会社 Semiconductor light emitting device, method for manufacturing the same, and mounting substrate
JP2004014943A (en) 2002-06-10 2004-01-15 Sony Corp Multibeam semiconductor laser, semiconductor light emitting device, and semiconductor device
JP4501359B2 (en) * 2003-05-30 2010-07-14 ソニー株式会社 Semiconductor laser device
JP2010021418A (en) * 2008-07-11 2010-01-28 Ricoh Co Ltd Method for manufacturing surface-emitting laser, surface-emitting laser and surface-emitting laser array, and optical scanning device and image forming apparatus
US8604498B2 (en) * 2010-03-26 2013-12-10 Tsmc Solid State Lighting Ltd. Single phosphor layer photonic device for generating white light or color lights
JP2013008887A (en) * 2011-06-27 2013-01-10 Hitachi Ltd Optical module
US8923357B2 (en) 2011-09-13 2014-12-30 Seagate Technology Llc Semiconductor laser with cathode metal layer disposed in trench region
KR101835877B1 (en) * 2013-03-13 2018-03-07 시게이트 테크놀로지 엘엘씨 Semiconductor laser with cathode metal layer disposed in trench region
DE102015116968A1 (en) * 2015-10-06 2017-04-06 Osram Opto Semiconductors Gmbh Semiconductor laser and semiconductor laser device
DE102018123019A1 (en) 2018-09-19 2020-03-19 Osram Opto Semiconductors Gmbh WINNED SEMICONDUCTOR LASER AND MANUFACTURING METHOD THEREFOR
WO2021210464A1 (en) * 2020-04-16 2021-10-21 ヌヴォトンテクノロジージャパン株式会社 Arrayed semiconductor laser device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58170058A (en) * 1982-03-31 1983-10-06 Fujitsu Ltd Photointegrated semiconductor device
JPH01260878A (en) * 1988-04-12 1989-10-18 Mitsubishi Electric Corp Semiconductor laser for emitting light beams at multiple points
FR2639150B1 (en) * 1988-11-15 1991-01-25 Thomson Hybrides Microondes OPTOELECTRONIC POWER DEVICE AND ITS MANUFACTURING METHOD
JPH05102614A (en) * 1991-10-11 1993-04-23 Hitachi Ltd Photoelectron device
JPH0697583A (en) * 1992-09-16 1994-04-08 Hitachi Ltd Semiconductor laser element and semiconductor laser device
JPH0786691A (en) * 1993-09-14 1995-03-31 Sony Corp Light emitting device
JPH0846279A (en) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp Array type semiconductor laser device
JP3333356B2 (en) * 1995-07-12 2002-10-15 株式会社東芝 Semiconductor device
JP2910914B2 (en) * 1995-12-14 1999-06-23 日本電気株式会社 Semiconductor laser array

Also Published As

Publication number Publication date
JPH11274634A (en) 1999-10-08

Similar Documents

Publication Publication Date Title
US4870652A (en) Monolithic high density arrays of independently addressable semiconductor laser sources
US7995636B2 (en) Semiconductor laser apparatus and manufacturing method thereof
EP0288267B1 (en) An optical semiconductor device
US6730936B2 (en) Light-emitting diode array
US7655953B2 (en) Semiconductor laser apparatus
JP4155368B2 (en) Semiconductor laser array element
US5373174A (en) Semiconductor light-emitting device
US4701927A (en) Light emitting chip and optical communication apparatus using the same
CN112152072A (en) Surface emitting laser
EP1513235B1 (en) VCSEL with monolithically integrated photodetector and hybrid mirrors
JP2003031905A (en) Multi-beam semiconductor laser element and semiconductor laser
JP2008135629A (en) Semiconductor laser element and semiconductor laser device
US20040208209A1 (en) Fabrication method of semiconductor laser device
JPS6214465A (en) Monolithic photo-electronic integrated circuit
JP2000252592A (en) Optical disk device
JPH05152683A (en) Multibeam semiconductor laser array
US6567449B1 (en) Semiconductor laser and method for manufacturing the same
JP2000077777A (en) Semiconductor laser element, manufacture thereof, and semiconductor laser device
JPH05102614A (en) Photoelectron device
JPS61214591A (en) Semiconductor laser element
JPH0697583A (en) Semiconductor laser element and semiconductor laser device
CN118380866A (en) Laser module and manufacturing method thereof
US20070267649A1 (en) Semiconductor laser device
JPS61168982A (en) Semiconductor photoamplifying element
JP2819593B2 (en) Multi-beam semiconductor laser device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050311

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050405

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080123

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080430

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080430

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees