JP4150404B2 - 多数個取り電子装置の製造方法 - Google Patents

多数個取り電子装置の製造方法 Download PDF

Info

Publication number
JP4150404B2
JP4150404B2 JP2006068358A JP2006068358A JP4150404B2 JP 4150404 B2 JP4150404 B2 JP 4150404B2 JP 2006068358 A JP2006068358 A JP 2006068358A JP 2006068358 A JP2006068358 A JP 2006068358A JP 4150404 B2 JP4150404 B2 JP 4150404B2
Authority
JP
Japan
Prior art keywords
ceramic
wiring board
wiring
green sheet
ceramic mother
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006068358A
Other languages
English (en)
Other versions
JP2006196921A (ja
Inventor
陽介 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006068358A priority Critical patent/JP4150404B2/ja
Publication of JP2006196921A publication Critical patent/JP2006196921A/ja
Application granted granted Critical
Publication of JP4150404B2 publication Critical patent/JP4150404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、電子部品を搭載するための小型の配線基板となる配線基板領域を、広面積のセラミック母基板中に縦横の並びに多数個配列形成してなる多数個取り電子装置の製造方法に関するものである。
半導体素子等の電子部品を搭載するための小型のセラミック配線基板は、例えば、上面中央部に電子部品が搭載される搭載部を有する略四角平板状のセラミック基体と、このセラミック基体の搭載部から内部または側面を介して下面に導出する配線用メタライズとから構成されている。そして、このセラミック配線基板は、セラミック基体の搭載部に電子部品を搭載するとともに、この電子部品の各電極をセラミック基体上面の配線用メタライズに電気的に接続し、しかる後、セラミック基体および電子部品の上に、例えばエポキシ樹脂等の熱硬化性樹脂から成る封止樹脂を電子部品を封止するように固着させることによって製品としての電子装置となり、セラミック基体の下面に導出した配線用メタライズを外部電気回路基板の配線導体に半田等の導電性接合材を介して接合することにより搭載する電子部品が外部電気回路に電気的に接続される。
ところで、このようなセラミック配線基板は、近時における電子装置の小型化の要求に伴い、その大きさが０.５〜１０ｍｍ角程度、厚みが０.０５〜０.２５ｍｍ程度の極めて小さく薄いものとなってきている。そして、このような小型化・薄型化したセラミック配線基板は、その取り扱いを容易とするために、またセラミック配線基板および電子装置の製作を効率よくするために、多数個のセラミック配線基板を１枚の広面積のセラミック母基板から同時集約的に得るようにした、いわゆる多数個取りセラミック配線基板の形態で製作されている。
このような多数個取りセラミック配線基板は、略平板状の広面積のセラミック母基板の中央部に、それぞれがセラミック配線基板となる多数の配線基板領域を縦横の並びに一体的に配列形成するとともに、そのセラミック母基板の外周部にこれらの多数の配線基板領域を取り囲む枠状の捨て代領域を形成して成る。そして、各配線基板領域内または各配線基板領域の境界には配線用メタライズを各配線基板領域の上面から下面に導出させるための貫通孔が形成されており、この貫通孔を介して各配線基板領域の上面から下面にかけて配線用メタライズが被着されている。なお、捨て代領域は、多数個取りセラミック配線基板の取り扱いを容易とするためのものであり、例えばこの捨て代領域の四隅をクランプ装置で挟持して保持することにより多数個取りセラミック配線基板の移動等が行なわれる。
そして、各配線基板領域の上面に電子部品を搭載するとともに、その電子部品の電極を各配線基板領域上面の配線用メタライズに電気的に接続し、しかる後、セラミック母基板上に各電子部品を封止するように封止樹脂を固着させ、最後に、このセラミック母基板を各配線基板領域毎に分割することによって多数の電子装置が同時集約的に製造されている。
このような多数個取りセラミック配線基板は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダおよび溶剤・可塑剤・分散剤等を添加混合して得たセラミックスラリ（セラミックの泥漿物）を従来周知のドクターブレード法を採用してシート状に成形することによりセラミックグリーンシートを得、しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに、配線用メタライズとなる金属ペーストをスクリーン印刷法等の厚膜手法を採用して所定のパターンに印刷塗布することでセラミック母基板となる生セラミック成形体を得、しかる後、この生セラミック成形体を還元雰囲気中で約１６００℃の温度で焼成することによって製作されている。ところで、この場合、セラミックグリーンシートの成形時における表面側がセラミック母基板の上面側となるようにして多数個取りセラミック基板が製作されていた。
なお、ドクターブレード法は、セラミックスラリを樹脂や紙等のシートキャリア上に一定の幅と厚みで塗布するとともに、そのセラミックスラリを例えば遠赤外線乾燥装置により乾燥させることでセラミックグリーンシートを成形する方法である。
そして、このようにして製作された多数個取りセラミック配線基板の各配線基板領域に電子部品を搭載するには、各配線基板領域に電子部品を搭載する際にセラミック母基板を略水平に保持するための平坦な吸引テーブル上に、多数個取りセラミック配線基板を、セラミック母基板の外周角部を上下から挟持するクランプ装置により挟持して移動載置させ、その後、吸引テーブルの下方よりセラミック母基板の下面をエアーポンプ等の吸引装置により吸引することで吸引テーブル上に固定し、しかる後、各配線基板領域の上面に電子部品を樹脂や半田等の導電性接着剤を介して接着固定する方法が採用されている。
しかしながら、ドクターブレード法によりセラミックグリーンシートを成形すると、シートキャリア上に塗布されたセラミックスラリは、その中に含有される原料粉末の中で粗大で重量の大きい粉末が先に沈降して、得られるセラミックグリーンシートのシートキャリア側（裏面側）に多量に堆積するとともに、表面側では微粒で軽い粉末および比重の低いバインダ等が多量に残るため、セラミックグリーンシートの表面側よりも裏面側の比重が高いものとなる。そして、このセラミックグリーンシートを焼成すると、セラミックグリーンシートの成形時の表面側が密度が低いために裏面側より大きく焼成収縮して、セラミック母基板にその下面側が凸となるような反りが発生しやすい。そして、このようにセラミック母基板の下面側が凸となるように反ると、多数個取りセラミック配線基板を電子部品を搭載する際に吸引テーブル上に載置させてその下面を吸引して固定する際に、セラミック母基板の外周部と吸引テーブルとの間に隙間が形成されて、セラミック母基板が吸引テーブル上でぐらついてしまうとともに、吸引の負圧が多数個取りセラミック配線基板の下面外周部に印加されずにセラミック母基板を吸引テーブル上に強固に吸引固定することができないという問題があった。
そこで、セラミック母基板用のセラミックグリーンシートの裏面側に印刷する配線用メタライズ用の金属ペーストの焼成収縮率をセラミック母基板用のセラミックグリーンシートの焼成収縮率よりも大きなものとすることにより、セラミックグリーンシートがその焼成時に裏面側が凸に反るように働く力をセラミックグリーンシートの裏面に印刷した金属ペーストがセラミックグリーンシートよりも大きく収縮しようとする力で相殺して、セラミック母基板の下面側が凸となるような反りを低減することが図られている。
しかしながら、このように、セラミックグリーンシートの裏面に印刷される配線用メタライズ用の金属ペーストの焼成収縮率をセラミックグリーンシートの焼成収縮率よりも大きなものとした場合、各配線基板領域が形成されたセラミック母基板の中央部ではその反りが低減されるものの、捨て代領域では配線用メタライズがないため、特にセラミック母基板の外周角部では、中央部の反りが低減される反動で中央部とは逆にセラミック母基板の上面側に大きく反り上がってしまい、この大きく反り上がったセラミック母基板の外周部をクランプ装置で挟持すると、その外周角部の大きな反りのために、クランプ装置の挟持の力によりセラミック母基板の四隅にクラックが入ったり割れてしまったりするという問題が発生した。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その目的は、セラミック母基板の外周角部をクランプ装置で挟持する際に、セラミック母基板にクラックや割れが発生することがなく、かつ電子部品を搭載するための吸引テーブル上に固定した際に、ぐらつくことがなく吸引テーブルに安定して強固に吸引固定され、各配線基板領域に電子部品を正確かつ容易に搭載することが可能な多数個取り電子装置の製造方法を提供することにある。
本発明は、ドクターブレード法により成形されたセラミックグリーンシートと、配線用メタライズとを備えるとともに、裏面に電子部品が搭載される搭載部を有する配線基板領域を配列してなる単層且つ平板状の生セラミック成形体を、該生セラミック成形体の全体形状が、裏面側が凸面、表面側が凹面となるように焼成される工程と、平坦な吸引テーブル上に、前記生セラミック成形体の焼成体を前記凹面が被吸引面側となるように載置させる工程と、を経ることを特徴とする。
本発明によれば、上記構成により、電子部品を搭載する際に吸引テーブル上に吸引固定すると、吸引テーブル上でぐらつくことがないとともに吸引された場合に吸引の負圧がセラミック母基板の下面全面に印加されてセラミック母基板を吸引テーブル上に強固に吸引固定することができる。また、セラミック母基板は、セラミックグリーンシートが本来凸状に反ろうとするセラミックグリーンシートの形成時の裏面を上面側として、その上面側が凸の反りとなるようにしていることから、メタライズペーストとセラミックグリーンシートとの焼成収縮差による反動でセラミック母基板の外周角部が中央部と逆の上面側に大きく反り上がることはなく、したがってセラミック母基板の外周角部にクランプ装置で上下から挟持する力が印加されても、セラミック母基板の四隅にクラックが発生したり割れたりすることもなく、各配線基板領域に電子部品を正確に搭載することができる。
次に、本発明を添付の図面に基づき詳細に説明する。
図１は本発明の多数個取り電子装置の実施形態の一例を示す断面図であり、１はセラミック母基板、２は配線基板領域、３は貫通孔である。
セラミック母基板１は、例えば酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・窒化珪素質焼結体・ガラス−セラミックス等のセラミックス材料から成る一辺の長さが２０〜２００ｍｍで厚みが０．１〜０．２５ｍｍの単層の略四角平板であり、小型のセラミック配線基板を多数個同時集約的に製作するための母材として機能する。そして、セラミック母基板１の中央部には各々がセラミック配線基板となる一辺の長さが０．５〜１０ｍｍの略四角形状の多数の配線基板領域２が縦横の並びに一体的に配列形成されており、さらに各配線基板領域２の境界には直径が０．１〜０．３５ｍｍ程度の複数の貫通孔３が形成されている。
このセラミック母基板１は、その一辺の長さが２０ｍｍ未満では多数個のセラミック配線基板を効率的に製作することが困難となり、他方、２００ｍｍを超えると、その反りや変形が大きくなるために、電子部品５をセラミック母基板１へ搭載することが困難となってしまう危険性がある。また、セラミック母基板１は、その厚みが０.１ｍｍ未満となると、外力等によりセラミック母基板１に割れやクラックが発生しやすくなり、他方、０.２５ｍｍを超えると、得られる電子装置の薄型化が困難となってしまう危険性がある。
このようなセラミック母基板１は、一辺の長さが２２〜２５０ｍｍで厚みが０.１２〜０.３５ｍｍ程度の一枚のセラミックグリーンシートを準備するとともにそれに貫通孔３用の孔を打ち抜き、それを高温で焼成することによって製作される。
また、セラミック母基板１用のセラミックグリーンシートは、セラミック母基板１が例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等のセラミック原料粉末に適当な有機バインダおよび溶剤・可塑剤・分散剤等を添加混合して得たセラミックスラリを従来周知のドクターブレード法を採用してシート状に成形することにより製作されている。
なお、ドクターブレード法は、セラミックスラリを樹脂や紙等のシートキャリア上に一定の幅と厚みで塗布するとともに、そのセラミックスラリを例えば遠赤外線乾燥装置により乾燥させることでセラミックグリーンシートを成形する方法である。このとき、シートキャリア上に塗布されたセラミックスラリは、その中に含有される原料粉末の中で粗大で重量の大きい粉末が先に沈降してシートキャリア側（裏面側）に多量に堆積するとともに、表面側では微粒で軽い粉末および比重の低いバインダ等が多量に残るため、セラミックグリーンシートの表面側よりも裏面側の比重が高いものとなる。そして、このセラミックグリーンシートを焼成すると、通常は、比重の高いセラミックグリーンシートの裏側が凸となるように反ろうとする。
本発明ではセラミック母基板１は、これを製作するためのセラミックグリーンシートの成形時における裏面側が上面側となるようにして製作されており、セラミック母基板１は電子部品が搭載される上面側が凸となるように反っている。
セラミック母基板１の中央部に縦横の並びに配列形成された各配線基板領域２は、各配線基板領域２毎に分割されることにより各々が小型のセラミック配線基板となる領域であり、その上面には電子部品５を搭載するための搭載部２ａを有しており、この搭載部２ａには電子部品５が搭載される。
また、各配線基板領域２には、その上面から貫通孔３の内壁を介して下面に導出する厚みが１０〜２０μｍ程度のタングステンやモリブデン・銀・銅等の金属粉末メタライズから成る複数の配線用メタライズ４が被着されている。
この配線用メタライズ４は、各配線基板領域２に搭載された電子部品５の電極を外部電気回路に接続するための導電路として機能し、各配線基板領域２の上面部位には電子部品５の電極がボンディングワイヤ６等の電気的接続手段を介して電気的に接続され、各配線基板領域２の下面に導出した部位は外部電気回路基板の配線導体に半田等の導電性接合材を介して電気的に接続される。
このような配線用メタライズ４は、例えばタングステンから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤・可塑剤・分散剤等を添加混合して得たメタライズペーストをセラミック母基板１用のセラミックグリーンシートに従来周知のスクリーン印刷法を採用して厚みが１２〜２５μｍ程度の所定のパターンに印刷塗布し、これをセラミック母基板１用のセラミックグリーンシートとともに焼成することによって、セラミック母基板１の各配線基板領域２の上面から貫通孔３を介して下面にかけて導出するように被着される。この場合、配線用メタライズ４となるメタライズペーストは、セラミック母基板１用のセラミックグリーンシートと略同じ焼成収縮率のメタライズペーストが用いられ、そのようにすることで、セラミック母基板１をその上面側の全体が凸となるように反らせることができる。
なお、本発明では、セラミック母基板１は、セラミックグリーンシートの成形時における裏面が上面側となっており、かつ該上面側の全体が凸となるように反っていることが重要である。このように、セラミック母基板１の上面側を凸となるように反らすと、電子部品を搭載するための吸引テーブル上に載置した際、吸引テーブル上でぐらつくことなく安定して載置されるとともに、吸引の負圧がその下面全面に印加されて吸引テーブル上に強固に吸引固定される。したがって、吸引テーブル上に固定された状態で各配線基板領域２に電子部品５を正確かつ容易に搭載することができる。また、セラミックグリーンシートが本来凸状に反ろうとするセラミックグリーンシートの形成時の裏面を上面側として、その上面側が凸の反りとなるようにしていることから、メタライズペーストとセラミックグリーンシートとの焼成収縮差による反動でセラミック母基板の外周角部が中央部と逆の上面側に大きく反り上がることはなく、したがってセラミック母基板の外周角部にクランプ装置で上下から挟持する力が印加されても、セラミック母基板の四隅にクラックが発生したり割れたりすることもなく、各配線基板領域に電子部品を正確に搭載することができる。
なお、セラミック母基板1が上面側に凸に反る反りの大きさは１０〜２００μｍの範囲としておくことが好ましい。これはセラミック母基板１の反りが１０μｍ未満の場合、セラミック母基板１をそのような反りとするために、例えばセラミック母基板１用のセラミックグリーンシートの成形時の裏面に印刷するメタライズペーストの焼成収縮率をセラミックグリーンシートの焼成収縮率よりも大きくして両者の焼成収縮のバランスをとる必要があり、両者の焼成収縮率の僅かなばらつきによりそのバランスが崩れてセラミック母基板１の中央部が下面側に凸となるように反ってしまいやすい。他方、２００μｍを超える場合には、セラミック母基板１の反りが大きすぎて各配線基板領域２へ電子部品５を正確に搭載するのが困難となる傾向にある。そのため、セラミック母基板１の反りは１０〜２００μｍが好ましい。
かくして、セラミック母基板１の外周角部をクランプ装置で挟持して吸引テーブル上に移動載置させるとともに吸引テーブルの下方よりセラミック母基板１の下面をエアーポンプ等の吸引装置により吸引することで吸引テーブル上に固定し、次に各配線基板領域２に電子部品５を搭載するとともに電子部品５の各電極を配線用メタライズ４に電気的に接続した後、セラミック母基板１の上面に各電子部品５を封止するように封止樹脂７を固着させ、最後に、セラミック母基板１を各配線基板領域２毎に分割することによって多数個の電子装置を同時集約的に得ることができる。
なお、本発明は、上述の実施の形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。
本発明の多数個取り電子装置の実施の形態の一例を示す断面図である。
符号の説明
１・・・セラミック母基板
２・・・配線基板領域
２ａ・・・搭載部
３・・・貫通孔
４・・・配線用メタライズ
５・・・電子部品

Claims (1)

  1. ドクターブレード法により成形されたセラミックグリーンシートと、配線用メタライズとを備えるとともに、
    裏面に電子部品が搭載される搭載部を有する配線基板領域を配列してなる単層且つ平板状の生セラミック成形体を、該生セラミック成形体の全体形状が、裏面側が凸面、表面側が凹面となるように焼成される工程と、
    平坦な吸引テーブル上に、前記生セラミック成形体の焼成体を前記凹面が被吸引面側となるように載置させる工程と、を経ることを特徴とする多数個取り電子装置の製造方法。

JP2006068358A 2006-03-13 2006-03-13 多数個取り電子装置の製造方法 Expired - Fee Related JP4150404B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006068358A JP4150404B2 (ja) 2006-03-13 2006-03-13 多数個取り電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006068358A JP4150404B2 (ja) 2006-03-13 2006-03-13 多数個取り電子装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002015420A Division JP3793566B2 (ja) 2002-01-24 2002-01-24 多数個取り電子装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006196921A JP2006196921A (ja) 2006-07-27
JP4150404B2 true JP4150404B2 (ja) 2008-09-17

Family

ID=36802681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006068358A Expired - Fee Related JP4150404B2 (ja) 2006-03-13 2006-03-13 多数個取り電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP4150404B2 (ja)

Also Published As

Publication number Publication date
JP2006196921A (ja) 2006-07-27

Similar Documents

Publication Publication Date Title
JP2010193059A5 (ja)
JP2008294960A (ja) 撮像部品および撮像ユニット、ならびにこれらの製造方法
US11315844B2 (en) Electronic device mounting board, electronic package, and electronic module
US11412111B2 (en) Image sensor mounting board, imaging device, and imaging module
JP4150404B2 (ja) 多数個取り電子装置の製造方法
JP3793566B2 (ja) 多数個取り電子装置の製造方法
JP3500287B2 (ja) 配線基板
JP2006203240A (ja) セラミック配線基板及び電子装置
JP6121860B2 (ja) 配線基板および電子装置
JP2013077739A (ja) 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2005160007A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2002299520A (ja) 配線基板および多数個取り配線基板
US20190378772A1 (en) Wiring substrate, electronic device, and electronic module
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2003110038A (ja) 電子部品収納用容器
JP4511013B2 (ja) 多数個取りセラミック配線基板
JP3801935B2 (ja) 電子部品搭載用基板
JP3894841B2 (ja) 多数個取り配線基板
JP3850343B2 (ja) 電子部品搭載用基板
JP4557786B2 (ja) 多数個取り配線基板
JP4089958B2 (ja) 多数個取り配線基板
JP3894810B2 (ja) 多数個取り配線基板
JP3950950B2 (ja) セラミック配線基板の製造方法
JP2022037312A (ja) 配線基板
JP3911477B2 (ja) 多数個取り配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080627

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4150404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees