JP4147985B2 - Semiconductor mounting apparatus and semiconductor mounting method - Google Patents
Semiconductor mounting apparatus and semiconductor mounting method Download PDFInfo
- Publication number
- JP4147985B2 JP4147985B2 JP2003070002A JP2003070002A JP4147985B2 JP 4147985 B2 JP4147985 B2 JP 4147985B2 JP 2003070002 A JP2003070002 A JP 2003070002A JP 2003070002 A JP2003070002 A JP 2003070002A JP 4147985 B2 JP4147985 B2 JP 4147985B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- imaging
- infrared
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Wire Bonding (AREA)
- Image Analysis (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、印刷配線基板上に半導体集積回路素子(以下、ICチップとよぶ)を装着する際に正確な位置決めができる半導体装着装置に関し、特にICチップをフェースアップ方式で装着する装置およびその装着方法に関する。
【0002】
【従来の技術】
近年、印刷配線基板上にICチップや各種の電子部品を装着する実装技術が多く用いられている。この中で特にICチップは端子数も多く、端子間隔が狭いので、高い精度で装着する必要がある。特に、最近フリップチップ実装方式が多く用いられるようになり、印刷配線基板上の端子電極とICチップの端子とを精度よく位置合わせして実装するための高精度な半導体装着装置が要求されている。
【0003】
さらに、小型、高機能の電子回路を作製するために、印刷配線基板中にICチップを素子形成面が露出するようにして埋め込み、ICチップと印刷配線基板との隙間部分に樹脂を充填して平坦化した後に、ICチップの端子部を含めて印刷配線基板上に配線を形成する試みが行われている。このような方法を実現するためにも、フェースアップ方式で高精度の装着が可能な半導体装着装置が必要とされている。
【0004】
図7は、従来のフェースアップ方式の半導体装着装置の要部構成を示す斜視図である。図7において、ヘッド移動ロボット1は軸3の方向に直線的に自在に移動する。ヘッド移動ロボット1にはボンディングヘッド5が取り付けられ、このボンディングヘッド5に対して上下方向に移動自在な軸7の先端に吸着ノズル9が取り付けられていて、ICチップ11を吸着するようになっている。
【0005】
ヘッド移動ロボット1には、さらに基板25のマークを認識する基板認識光学系13が取り付けられている。また半導体装着装置にはICチップ11の外形を下方から認識するためのICチップ認識光学系33が取り付けられている。ICチップ11を載置するチップトレイX−Yロボット17は、軸19、21によりチップトレイ23をX−Y方向に自在に搬送する。
【0006】
基板25を載置するステージ27は、ステージ移動ロボット29上に固定されており、このステージ移動ロボット29は軸31方向に自在に移動する。
【0007】
ここで、図7と、この従来の構成における装置工程の動作の流れを示す図である図8とを参照しながら動作を説明する。
【0008】
ICのハンドリング工程について最初に説明する。
【0009】
ステップ40の「ノズルにICチップ吸着」では、チップトレイX−Yロボット17を軸19、21に対してX−Y方向に移動させ、チップトレイ23上の吸着すべきICチップ11をノズル吸着位置に移動させる。同時にヘッド移動ロボット1を軸3に対してY方向に移動させ、ボンディングヘッド5により軸7を−Z方向に伸ばして吸着ノズル9によりICチップ11を吸着する。
【0010】
ステップ41の「認識位置へICチップ搬送」では、ヘッド移動ロボット1を軸3に対して−Y方向に移動させてICチップ11をICチップ認識光学系33の直上の認識位置へ搬送する。
【0011】
ステップ42の「ICチップ外形認識」では、ICチップ認識光学系33によりICチップ11の外形を撮像し認識する。
【0012】
ステップ43の「補正量計算」では、ICチップ認識光学系33による認識結果により吸着ノズル9に吸着されたICチップ11の位置補正量を計算する。
【0013】
ステップ44の「ボンディング位置へ移動」では、前段で計算された補正量を保留して基板25のハンドリング工程に移る。
【0014】
つぎに、基板25のハンドリングの工程について説明する。
【0015】
ステップ45の「ステージに基板吸着」では、ステージ移動ロボット29によりステージ27を図示しない基板吸着位置まで移動させて、その位置で基板25を吸着する。
【0016】
ステップ46の「認識位置へ基板搬送」では、ステージ移動ロボット29によりステージ27を基板認識光学系13の直下へ移動する。
【0017】
ついで、ステップ47の「基板マーク認識」では、ステップ42の「ICチップ外形認識」と同期する必要があり、この構成ではICチップ11の撮像と認識、および基板25の撮像と認識がほぼ同時に行われる。
【0018】
ステップ48の「補正量計算」では、前段の認識の結果によりボンディング位置での基板25の位置補正量を計算する。
【0019】
ステップ49の「ボンディング位置へ移動」では、ステップ44の「ボンディング位置へ移動」と同時に作動させて、ステップ43とステップ48とで計算した補正量を総合してステージ27とボンディングヘッド5とを相対的に移動させる。
【0020】
この後、ステップ50の「ICチップボンディング」で吸着ノズル9を押下することで、ICチップ11を基板25の所定位置に実装することができる。
【0021】
このようにICチップ11の回路形成面が印刷配線基板上において表面に出るように装着するフェースアップボンディング方式については、上記の一般的な例の他にもいろいろな方式がある(例えば、特許文献1)。
【0022】
しかしながら、上記の一般的な例と特許文献1で示すような例においては、基板上にICチップを配置するときの位置決め基準としては、ICチップの外形を基準にしている。このため、外形に対してICチップの端子位置がばらつく場合、ばらつきの分だけ誤差が増大するという課題がある。これは、ICチップの外形はダイシングによりばらつきが生じるため、外形を基準とした場合ICチップの端子位置は必ずしも一定とならないことによる。
【0023】
この課題に対処するための方法も示されている(例えば、特許文献2)。この方法とは、ボンディングツールであるノズルの下方先端部にプリズムがはめ込まれており、プリズムの下面に吸着されたICチップの上面の画像がプリズムで2回反射された後、プリズム下方の上向きの認識カメラで認識され、この画像の演算処理によってICチップの位置補正を行う方法である。
【0024】
【特許文献1】
特許第2956278号公報(1頁−2頁、図1−図3)
【特許文献2】
特開平9−69540号公報(段落番号[0006]−[0010]、図1、図2)
【0025】
【発明が解決しようとする課題】
しかしながら、特許文献2の方法においては、プリズム面の汚れやプリズムの損傷等が生じやすく、細心の注意で保守する必要がある。
【0026】
本発明はこのような従来の問題点を解決すべく、ノズルに特殊な構造のものを用いることなく、ICチップの下面から、素子形成面に形成された端子あるいは認識マークの位置を認識し、精度の高い位置決めができる半導体装着装置およびその装着方法を提供する。
【0027】
【課題を解決するための手段】
上記目的の達成のため本発明の半導体装着装置は、ICチップの素子形成面を吸着する吸着手段と、ICチップの素子形成面の第1の認識マークを素子形成面の反対の面側に配置した撮像装置により撮像する第1の撮像手段と、ICチップを装着する基板の装着領域部の第2の認識マークを撮像する第2の撮像手段と、第1の撮像手段により撮像した第1の認識マークを画像処理して得られる第1の位置情報と第2の撮像手段により撮像した基板の第2の認識マークを画像処理して得られる第2の位置情報とを比較し、ICチップと基板の配線パターン位置との相対ずれ量を算出する演算手段と、この演算手段からの出力に基づいて吸着手段および基板の少なくとも一方を移動させてICチップと基板の配線パターン位置との相対ずれ量を補正して位置合わせし、基板上にICチップを配置する位置合わせ手段とを有する構成からなる。
【0028】
さらに、本発明の半導体装着装置は、吸着手段の吸着面を赤外線が反射する部材とし、第1の撮像手段側に配置した赤外線を照射する赤外線照射手段をさらに有し、赤外線照射手段から赤外線を照射し、吸着面で反射した赤外線により第1の撮像手段で第1の認識マークを撮像する構成とすることもできる。
【0030】
また、本発明の半導体装着装置は、第1の撮像手段と第2の撮像手段とが一体に形成された構成とすることもできる。
【0031】
また、本発明の半導体装着装置は、第1の撮像手段と第2の撮像手段とで第1の認識マークと第2の認識マークとをそれぞれ撮像し、認識して、ICチップと基板の配線パターン位置との相対ずれ量を補正して位置合わせした後に、第1の撮像手段と第2の撮像手段とを退避させてから、基板上にICチップを配置することができる。
【0032】
このような構成とすることにより、ICチップの素子形成面に設けられているパターンマークを素子形成面の反対側から正確に認識できる。この結果、高精度で基板にICチップを装着できる。また、ICチップと基板とを装着する位置で対向させた状態で、それぞれのパターンマークを撮像し、認識を行う構成とすることもできるので、より高精度なICチップの装着が可能な半導体装着装置を実現でき、種々の電子回路を高密度に製造することが可能となる。
【0033】
さらに、本発明の半導体装着方法は、ICチップの素子形成面を吸着手段により吸着する工程と、ICチップの素子形成面の第1の認識マークを素子形成面の反対の面側に配置した第1の撮像手段により撮像する工程と、ICチップを装着する基板の装着領域部の第2の認識マークを第2の撮像手段により撮像する工程と、第1の撮像手段により撮像した第1の認識マークを画像処理して第1の位置情報を得る工程と、第2の撮像手段により撮像した基板の第2の認識マークを画像処理して第2の位置情報を得る工程と、第1の位置情報と第2の位置情報とを比較し、ICチップと基板の配線パターン位置との相対ずれ量を演算手段により算出する工程と、演算手段からの出力に基づいて吸着手段および基板の少なくとも一方を移動させてICチップと基板の配線パターン位置との相対ずれ量を補正して位置合わせし、基板上にICチップを配置する工程とを有する。
【0034】
さらに、本発明の半導体装着方法は、吸着手段の吸着面を赤外線が反射する部材とし、第1の撮像手段側に配置した赤外線を照射する赤外線照射手段をさらに有し、第1の認識マークを撮像する工程が赤外線照射手段から赤外線を照射し、吸着面で反射した赤外線により第1の撮像手段で第1の認識マークを撮像する方法とすることもできる。
【0036】
さらに、本発明の半導体装着方法は、第1の撮像手段と第2の撮像手段とは、第1の認識マークと第2の認識マークとをそれぞれ撮像した後、ICチップを基板上に配置する前に基板上から退避させる方法とすることもできる。
【0037】
このような装着方法とすることにより、ICチップの素子形成面に設けられているパターンマークを素子形成面の反対側から正確に認識できるので、高精度で基板にICチップを装着できる。また、ICチップと基板とを装着する位置において対向させた状態で、それぞれのパターンマークを撮像し、認識を行う構成とすれば、より高精度なICチップの装着が可能となる。
【0038】
【発明の実施の形態】
以下、本発明の半導体装着装置の実施の形態について、図面に基づいて説明する。
【0039】
(第1の実施の形態)
図1は本発明の第1の実施の形態における半導体装着装置の要部構成を示す斜視図、図2は同じく赤外線透過認識光学系の断面図、図3は同じく基板およびICチップの位置認識用の認識マーク形状の一例を示す図、図4は同じく装着工程の動作を説明するための図である。
【0040】
本実施の形態の半導体装着装置は、図7に示した従来の半導体装着装置のICチップ認識光学系33にかわり赤外線透過認識光学系15を設けていること、および吸着ノズル9aのICチップ吸着面が赤外線を反射する素材である面であること、または、赤外線を反射する加工が施されていることに従来と大きな差異がある。その他のヘッド移動ロボット1、ボンディングヘッド5、基板認識光学系13、チップトレイX−Yロボット17、チップトレイ23、基板25を載置するステージ27、ステージ移動ロボット29およびそれらの周辺の構成は従来の装置と同様であり、同じ要素には同じ符号を付けている。なお、基板認識光学系13は、基板25の第2の認識マークである基板マーク25aを撮像する第2の撮像手段と、それにより撮像された電子データを図示しない制御部に送る機能を有する。制御部は送られてきた基板マーク25aのデータに基づき、基板マーク25aの形状や位置情報を認識する。
【0041】
図2において、赤外線透過認識光学系15は、赤外線照射手段と第1の撮像手段とで構成されている。赤外線照射手段は、赤外線照明ランプ51、この赤外線照明ランプ51から照射された赤外光を集光する集光レンズ53、集光レンズ53で集光された赤外光を導く光ファイバ55、赤外光を反射するハーフミラー57、ハーフミラー57で反射した赤外光を集光するレンズ59、このレンズ59から出た赤外光を反射する反射ミラー61、およびICチップ11の吸着面が赤外光を反射するように形成されている吸着ノズル9aから構成されている。
【0042】
また、第1の撮像手段は、吸着ノズル9aで反射した赤外光を、反射ミラー61、レンズ59、ハーフミラー57、撮像するための焦点を合わせるレンズ63、ICチップ11の素子形成面に形成された第1の認識マークであるICパターンマーク69を撮像する撮像デバイス65から構成され、ICパターンマーク69をこの撮像デバイス65で撮像するように構成されている。この赤外線透過認識光学系15で撮像されたICパターンマーク69は電子データとして、図示しない制御部に送られて形状や位置情報の認識を行う。なお、図2には、撮像デバイス65のアクティブ面に結像したICパターンマーク69を模式的に示している。さらに、撮像デバイス65の前方に赤外線通過フィルタを設けて、不要な外光を避けるようにしてもよい。また、ICチップ11の素子形成面を吸着する吸着手段である吸着ノズル9aの表面は赤外線を反射する素材であるか、または赤外線を反射する加工がなされており、好ましくは鏡面に加工された部材から構成されており、入射してきた赤外光を効率よく反射するようになっている。
【0043】
図3は、第1の認識マークと第2の認識マークとの一例を示す図である。図3(a)は、基板認識光学系13によって撮像して基板25の位置を認識するための第2の認識マークである基板マーク25aの一例であり、基板25に形成される配線のパターンとともに同時に形成される。例えば、基板25の配線形成面の対角に少なくとも2箇所設ければよい。図3(b)、図3(c)は第1の認識マークであるICパターンマーク69の一例であり、ICチップ11の素子形成面に素子形成時の加工と同時に形成され、例えば素子形成面の少なくとも2箇所に設ければよい。このICパターンマーク69を、赤外線透過認識光学系15によって撮像し位置認識する。
【0044】
このように構成された半導体装着装置について、図4を用いてその装着工程の動作を説明する。
【0045】
ステップ72の「赤外線透過パターン認識」とステップ77の「基板マーク認識」とは、ステージ移動ロボット29とヘッド移動ロボット1の双方の静止状態でほぼ同時に行われる。
【0046】
また、ステップ74の「ボンディング位置へ移動」と、ステップ79の「ボンディング位置へ移動」とも同時に行われ、ステージ移動ロボット29とヘッド移動ロボット1の双方の静止状態で、ステップ80の「ICチップボンディング」が行われる。
【0047】
上記の動作条件において、まずICチップ11のハンドリングの工程について説明する。なお、図1に示すX、Y、Z軸については、それぞれ矢印方向を+として説明する。
【0048】
ステップ70の「ノズルにICチップ吸着」では、チップトレイX−Yロボット17をそれぞれの軸19、21によりX方向およびY方向に移動させて、チップトレイ23上にある吸着すべきICチップ11を所定のノズル吸着位置に移動させる。同時に、ヘッド移動ロボット1を軸3に対してY方向に移動させ、ボンディングヘッド5により軸7を−Z方向に伸ばして、軸7の先端に取り付けられている吸着ノズル9aによりICチップ11を吸着する。
【0049】
ステップ71の「認識位置へICチップ搬送」では、ヘッド移動ロボット1を軸3に対して−Y方向に移動させてICチップ11を赤外線透過認識光学系15の直上の認識位置へ搬送する。この移動経路を図1では、矢印線として示している。
【0050】
ステップ72の「赤外線透過パターン認識」では、ICチップ11の下側から第1の撮像手段である赤外線透過認識光学系15により赤外光を投射し、ICチップ11を透過して吸着ノズル9aの表面で反射した赤外光により素子形成面に設けられた第1の認識マークであるICパターンマーク69を撮像し認識する。
【0051】
ステップ73の「補正量計算」では、赤外線透過認識光学系15による撮像と認識結果により、吸着ノズル9aに吸着されたICチップ11の第1の位置情報と、後に述べるステップ77の「基板マーク認識」で求められる第2の位置情報とから位置補正量を計算する。この位置補正量の計算は、図示しない制御部に送られたICパターンマーク69の電子データに基づき制御部が計算する。位置補正量にはX方向とY方向の距離の他に軸7回りの回転角θも含まれる。
【0052】
ステップ74の「ボンディング位置へ移動」では、ステップ73で計算された補正量をもとにして、ICチップ11を基板25の所定位置に移動させる。
【0053】
つぎに、基板25のハンドリングの工程について説明する。ステップ75の「ステージに基板吸着」は、ステップ70の「ノズルにICチップ吸着」と同時にスタートし、ステージ移動ロボット29によりステージ27を移動させて、図示しない基板吸着位置において基板25を吸着する。
【0054】
ステップ76の「認識位置へ基板搬送」では、ステージ移動ロボット29によりステージ27を移動させて、基板25を基板認識光学系13の直下へ移動する。図1では、基板25のICチップ11を実装する領域部が基板認識光学系13の直下に移動した状態を示す。
【0055】
ついで、ステップ77の「基板マーク認識」では、第2の撮像手段である基板認識光学系13によって基板25の第2の認識マークである基板マーク25aを撮像し、認識する。このステップ77は、ステップ72の「赤外線透過パターン認識」と同期させる必要があり、ヘッド移動ロボット1とステージ移動ロボット29の駆動が同時に行われ、ICチップ11と基板25との撮像および認識とがほぼ同時に行われる。
【0056】
ステップ78の「補正量計算」では、ステップ77の「基板マーク認識」で得られる第2の位置情報とステップ72の「赤外線透過パターン認識」で得られる第1の位置情報とによりボンディング位置での基板25の位置補正量を計算する。すなわち、ステップ77の「基板マーク認識」で、基板マーク25aから第2の位置情報を得る。同時に、ステップ72の「赤外線透過パターン認識」により第1の位置情報を得る。この二つの位置情報から相対ずれ量が求まるので、基板25の位置補正量をX方向、Y方向の距離および回転角θとして求める。この位置補正量の計算は、同様に図示しない制御部により行う。これにより、ICチップ11と基板25のそれぞれの位置補正量が両者を関連付けて求められる。なお、ステップ73の「補正量計算」とステップ78の「補正量計算」とを行う図示しない制御部の機能が演算手段を構成している。
【0057】
ステップ79の「ボンディング位置へ移動」は、ステップ74の「ボンディング位置へ移動」と同時に行い、ステップ73とステップ78とで計算した補正量によりステージ27とボンディングヘッド5とを相対的に移動させ、かつ補正した回転角θにより軸7を回転させる。その後、ステップ80の「ICボンディング」で、吸着ノズル9aを押下させることで、ICチップ11の装着が完了する。なお、ステップ74の「ボンディング位置へ移動」とステップ79の「ボンディング位置へ移動」とを行うための構成部材により位置合わせ手段が構成されている。
【0058】
このように本実施の形態では、ICチップ11の位置認識にICチップ11の下側から赤外線透過認識光学系15により赤外光を投射して、ICチップ11を透過し吸着ノズル9aで反射した赤外光を撮像することにより、素子形成面に設けられた第1の認識マークであるICパターンマーク69を撮像し認識する。これにより、素子形成面のICパターンマーク69と対応している電極端子と基板25の配線パターンとを高精度に位置合わせすることが可能となる。
【0059】
(第2の実施の形態)
図5は、本発明の第2の実施の形態における半導体装着装置の要部構成を示す斜視図であり、図6はこの装置による装着工程の動作を説明するための図である。なお、図1から図4までの要素と同じ要素については同じ符号を付している。
【0060】
本実施の形態の半導体装着装置が、第1の実施の形態の半導体装着装置と異なる点を以下に説明する。すなわち、図1における赤外線透過認識光学系15のかわりに同時認識光学系16を設けていることである。さらに、この同時認識光学系16は、軸35によりY方向に移動可能な光学系移動ロボット37と、この光学系移動ロボット37に取り付けられX方向に移動可能なアーム39とによりX−Y方向に移動自在とされている。
【0061】
同時認識光学系16は、ICパターンマーク69を撮像し認識するための赤外線照射手段91と第1の撮像手段93、基板マークを撮像し認識する基板認識光学系99、および赤外光と可視光とを反射または透過させるミラーボックス95から構成されている。
【0062】
本実施の形態の赤外線照射手段91は図5には示されていないが、図2と同様な赤外線照明ランプ、この赤外線照明ランプから照射された赤外光を集光する集光レンズ、集光レンズで集光された赤外光を導く光ファイバ、赤外光を反射するハーフミラー、ハーフミラーで反射した赤外光を集光するレンズ、このレンズから出た赤外光を反射する反射ミラー、およびICチップ11の吸着面が赤外光を反射するように形成されている吸着ノズル9aから構成されている。
【0063】
また、第1の撮像手段93も図5には示されていないが、図2と同様な吸着ノズル9aで反射した赤外光を、反射ミラー、レンズ、ハーフミラー、撮像するための焦点を合わせるレンズ、ICチップ11の素子形成面に形成された第1の認識マークであるICパターンマーク69を撮像する撮像デバイスに導き、この撮像デバイスで撮像するように構成されている。第1の撮像手段93で撮像されたICパターンマーク69の電子データは図示しない制御部に送られる。
【0064】
一方、基板認識光学系99も、図2と同様な基板25の第2の認識マークである基板マーク25aを撮像する第2の撮像手段97と、撮像するための可視光を照射する可視光照射手段98とにより構成され、撮像された基板マーク25の電子データを図示しない制御部に送る機能を有する。制御部は送られてきた基板マーク25aとICパターンマーク69とのデータに基づき、基板マーク25aやICパターンマーク69の形状や位置情報を認識する。
【0065】
本実施の形態では、赤外光により撮像するICパターンマーク69と可視光により撮像する基板マーク25aとをミラーボックス95に設けたミラー61aで分離して撮像する。このため、ミラー61aには両面に反射面が設けられている。すなわち、一方の面では、赤外光の透過と反射によりICチップ11の素子形成面のICパターンマーク69からの赤外光を第1の撮像手段93の撮像デバイス(図示せず)に導く。他方の面では、可視光の透過と反射により基板25の配線形成部に設けられた基板マーク25aからの可視光を第2の撮像手段97に導く。なお、このような特性を有するミラー61aは一般的に購入することが可能である。
【0066】
このように構成された本実施の形態の半導体装着装置の動作について、図6をもとに説明する。
【0067】
図6において、ステップ101の「ボンディング位置へICチップ搬送」と、ステップ106の「ボンディング位置へ基板搬送」とは、ステージ移動ロボット29とヘッド移動ロボット1の双方を駆動して同時に行われる。その位置において、ステップ102の「赤外線透過パターン認識」と、ステップ107の「基板マーク認識」とが同時に行われる。
【0068】
このような動作条件において、まずICチップ11のハンドリング工程について説明する。
【0069】
ステップ100の「ノズルにICチップ吸着」では、チップトレイX−Yロボット17をそれぞれの軸19、21によりX−Y方向に移動させて、チップトレイ23上にある吸着すべきICチップ11を所定のノズル吸着位置に移動させる。同時にヘッド移動ロボット1を軸3によりY方向に移動させ、さらにボンディングヘッド5により軸7を−Z方向に伸ばして、軸7の先端に取り付けられている吸着ノズル9aによりICチップ11を吸着する。
【0070】
ステップ101の「ボンディング位置へICチップ搬送」では、光学系移動ロボット37による同時認識光学系16の認識位置への移動とともに、ヘッド移動ロボット1を軸3により−Y方向に移動させて、ICチップ11を認識するための認識位置で、かつICチップ11を装着する装着位置でもある同時認識光学系16の直上位置へ搬送する。
【0071】
ステップ102の「赤外線透過パターン認識」では、ICチップ11の素子形成面の反対側面から同時認識光学系16の赤外線照射手段91により赤外光を投射し、ミラーボックス95のミラー61aの一方の面(図5では上面)で反射し、ICチップ11を透過して吸着ノズル9aの表面で反射し、再びICチップ11を透過してきた赤外光をミラー61aで反射し、第1の撮像手段93の撮像デバイス(図示せず)で受光して、素子形成面のICパターンマーク69を撮像し認識して、第1の位置情報を得る。
【0072】
ステップ103の「補正量計算」では、同時認識光学系16による認識結果である第1の位置情報と、後に述べる第2の位置情報とから、吸着ノズル9aに吸着されたICチップ11のX方向、Y方向の位置補正量と軸7回りの回転角θを含めた補正量を計算する。なお、ステップ103は、ステップ108と同期して行われる。
【0073】
ステップ104の「位置補正」では、ステップ103で計算された補正量に基づきICチップ11の位置補正を行う。
【0074】
一方、基板25のハンドリングの工程動作について、以下に述べる。
【0075】
ステップ100の「ノズルにICチップ吸着」と同時にスタートするステップ105の「ステージに基板吸着」では、ステージ移動ロボット29によりステージ27を移動させて、図示しない基板吸着位置において基板25を吸着する。
【0076】
ステップ106の「ボンディング位置へ基板搬送」は、ステップ101の「ボンディング位置へICチップ搬送」と同時に行われる。ICチップ11のICパターンマーク69認識と、基板25の基板マーク25a認識との準備を同時に行うため、ステージ移動ロボット29によりステージ27を移動させて、基板25を同時認識光学系16の直下へ移動するとともに、ヘッド移動ロボット1も駆動してICチップ11と基板25が同時に所定の撮像位置に移動される。
【0077】
ついで、ステップ107の「基板マーク認識」では、同時認識光学系16の可視光照射手段98から照射された可視光がミラーボックス95のミラー61aの他方の面(図においては下面)で反射し、基板25に照射される。可視光を照射された基板25の基板マーク25aを第2の撮像手段97で撮像し、認識して第2の位置情報を求める。このステップ107は、ステップ102と同期する必要があり、ステップ102の撮像および認識動作とほぼ同時に行われる。
【0078】
ステップ108の「補正量計算」では、ステップ107の撮像および認識動作の結果得られた第2の位置情報と、前述した第1の位置情報とから相対ずれ量を求め、その結果に基づき装着位置での基板のX方向、Y方向および回転角θの位置補正量を計算する。この計算は図示しない制御部で行う。なお、このステップ103とステップ108の「補正量計算」は図示しない制御部で行うが、これらの制御部の計算機能が演算手段を構成する。
【0079】
ステップ109の「位置補正」では、ステップ103とステップ108とで計算した補正量により、ステージ27とボンディングヘッド5とを相対的に移動させ、かつ補正した回転角θにより軸7を回転させる。
【0080】
ついで、ステップ110の「カメラ退避」で、光学系移動ロボット37により同時認識光学系16をボンディングヘッド5が接触しない領域へ退避させる。
【0081】
最後に、ステップ111の「ICチップボンディング」で、ボンディングヘッド5により吸着ノズル9aを押下してICチップ11を基板25の所定の位置へ配置してすべての工程を完了する。なお、ステップ109とステップ111とを行うための構成部材が位置合わせ手段を構成している。
【0082】
このように本実施の形態では、同時認識光学系16を備えることにより、位置補正前のボンディング位置において、ICチップ11の位置認識のために同時認識光学系16の赤外線照射手段91でICチップ11の素子形成面の反対側から赤外光を投射してICチップ11を透過して、素子形成面のICパターンマーク69を撮像し認識する。また、それと同時に基板25表面を第2の撮像手段97で撮像し、認識する。これにより、ICチップ11を基板25の所定位置にフェースアップ方式で高精度に配置することができる。
【0083】
なお、本発明のそれぞれの実施の形態では、赤外線を赤外線透過認識光学系15側または同時認識光学系16側から投射したが、吸着ノズル9aの吸着面側を赤外線を透過可能な材料で形成し、この吸着面側から赤外線を投射しても同様な効果が得られる。さらに、本発明は赤外線に限定されることはなく、例えばX線を照射してICチップの位置情報を得る構成とすることもできる。
【0084】
また、それぞれの実施の形態において説明したICチップの吸着、種々の駆動手段、基板の吸着手段、および撮像手段を駆動する駆動手段等については、本実施の形態で説明したものに限定されることはない。装着装置の形状や機能に応じて適宜最適な構成部材を選択してもよい。例えば、本実施の形態では、ヘッド移動ロボット1はY方向のみ、ステージ移動ロボット29はX方向のみ移動可能であるように例示したが、これらをX−Y両方向に移動可能としてもよい。
【0085】
【発明の効果】
以上説明したように、本発明の半導体装着装置は、ICチップの素子形成面の反対側の面から素子形成面に設けられたICパターンマークの撮像と認識が可能な赤外線透過認識光学系、またはICチップの素子形成面の反対側の面から素子形成面に設けられたICパターンマークの撮像と認識、および基板表面の基板マークの撮像と認識の両方が同時に可能な同時認識光学系を備えた構成である。これにより、ICチップをフェースアップ方式で高精度に基板上の所定位置に配置することができ、さらに高密度に実装された電子回路を提供できるという大きな効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態における半導体装着装置の要部構成を示す斜視図
【図2】同実施の形態における半導体装着装置の赤外線透過認識光学系の断面図
【図3】同実施の形態で用いる基板およびICチップの位置認識用の認識マーク形状の一例を示す図
【図4】同実施の形態の半導体装着装置による装着工程の動作を説明するための図
【図5】本発明の第2の実施の形態における半導体装着装置の要部構成を示す斜視図
【図6】同実施の形態の半導体装着装置による装着工程の動作を説明するための図
【図7】従来のフェースアップ方式の半導体装着装置の要部構成を示す斜視図
【図8】同半導体装着装置における装着工程の動作の流れを示す図
【符号の説明】
1 ヘッド移動ロボット
3,7,19,21,31,35 軸
5 ボンディングヘッド
9,9a 吸着ノズル
11 ICチップ(半導体集積回路素子)
13,99 基板認識光学系
15 赤外線透過認識光学系
16 同時認識光学系
17 チップトレイX−Yロボット
23 チップトレイ
25 基板
25a 基板マーク
27 ステージ
29 ステージ移動ロボット
33 ICチップ認識光学系
37 光学系移動ロボット
39 アーム
51 赤外線照明ランプ
53 集光レンズ
55 光ファイバ
57 ハーフミラー
59,63 レンズ
61 反射ミラー
61a ミラー
65 撮像デバイス
69 ICパターンマーク
91 赤外線照射手段
93 第1の撮像手段
95 ミラーボックス
97 第2の撮像手段
98 可視光照射手段[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor mounting apparatus capable of performing accurate positioning when mounting a semiconductor integrated circuit element (hereinafter referred to as an IC chip) on a printed wiring board, and more particularly to a device for mounting an IC chip in a face-up manner and the mounting thereof. Regarding the method.
[0002]
[Prior art]
In recent years, a mounting technique for mounting an IC chip or various electronic components on a printed wiring board is often used. Of these, the IC chip has a particularly large number of terminals and a narrow terminal interval, so it must be mounted with high accuracy. In particular, flip-chip mounting has recently been widely used, and there is a demand for a high-accuracy semiconductor mounting apparatus for accurately aligning and mounting terminal electrodes on a printed wiring board and IC chip terminals. .
[0003]
Furthermore, in order to produce a small and high-functional electronic circuit, the IC chip is embedded in the printed wiring board so that the element formation surface is exposed, and the gap between the IC chip and the printed wiring board is filled with resin. Attempts have been made to form wiring on the printed wiring board including the terminal portion of the IC chip after planarization. In order to realize such a method, there is a need for a semiconductor mounting apparatus that can be mounted with high precision by a face-up method.
[0004]
FIG. 7 is a perspective view showing a configuration of a main part of a conventional face-up type semiconductor mounting apparatus. In FIG. 7, the head moving robot 1 moves linearly and freely in the direction of the
[0005]
A substrate recognition
[0006]
The
[0007]
Here, the operation will be described with reference to FIG. 7 and FIG. 8 showing the flow of the operation of the apparatus process in this conventional configuration.
[0008]
First, the IC handling process will be described.
[0009]
In step 40 “IC chip suction to the nozzle”, the chip
[0010]
In “transport IC chip to recognition position” in step 41, the head moving robot 1 is moved in the −Y direction with respect to the
[0011]
In “IC chip outer shape recognition” in step 42, the IC chip recognition
[0012]
In “correction amount calculation” in step 43, the position correction amount of the
[0013]
In step 44 “move to bonding position”, the correction amount calculated in the previous stage is reserved and the process proceeds to the
[0014]
Next, a process for handling the
[0015]
In the “substrate adsorption to the stage” in step 45, the
[0016]
In “transport substrate to recognition position” in step 46, the
[0017]
Next, it is necessary to synchronize with the “IC chip outer shape recognition” at step 42 in the “substrate mark recognition” at step 47. With this configuration, the imaging and recognition of the
[0018]
In “correction amount calculation” in step 48, the position correction amount of the
[0019]
In the “move to bonding position” in step 49, the
[0020]
Thereafter, the
[0021]
As described above, there are various types of face-up bonding methods in which the circuit forming surface of the
[0022]
However, in the above-described general example and the example shown in Patent Document 1, the outer shape of the IC chip is used as a reference for positioning the IC chip on the substrate. For this reason, when the terminal position of the IC chip varies with respect to the outer shape, there is a problem that the error increases by the variation. This is because the outer shape of the IC chip varies due to dicing, and the terminal position of the IC chip is not necessarily constant when the outer shape is used as a reference.
[0023]
A method for dealing with this problem is also shown (for example, Patent Document 2). In this method, a prism is fitted at the lower tip of a nozzle, which is a bonding tool, and the image on the upper surface of the IC chip adsorbed on the lower surface of the prism is reflected twice by the prism, and then the upward direction below the prism is This is a method in which the position of the IC chip is corrected by the calculation processing of the image recognized by the recognition camera.
[0024]
[Patent Document 1]
Japanese Patent No. 2956278 (pages 1 to 2 and FIGS. 1 to 3)
[Patent Document 2]
JP-A-9-69540 (paragraph numbers [0006]-[0010], FIGS. 1 and 2)
[0025]
[Problems to be solved by the invention]
However, in the method of Patent Document 2, dirt on the prism surface, damage to the prism, and the like are likely to occur, and maintenance is required with great care.
[0026]
In order to solve such a conventional problem, the present invention recognizes the position of a terminal or a recognition mark formed on the element formation surface from the lower surface of the IC chip without using a nozzle having a special structure, Provided are a semiconductor mounting apparatus and a mounting method thereof capable of positioning with high accuracy.
[0027]
[Means for Solving the Problems]
In order to achieve the above object, a semiconductor mounting apparatus according to the present invention has an adsorbing means for adsorbing an element formation surface of an IC chip and a first recognition mark on the element formation surface of the IC chip on the surface opposite to the element formation surface A first imaging unit that captures an image using the imaging device, a second imaging unit that captures the second recognition mark in the mounting region portion of the substrate on which the IC chip is mounted, and a first image captured by the first imaging unit. The first position information obtained by image processing of the recognition mark is compared with the second position information obtained by image processing of the second recognition mark of the substrate imaged by the second imaging means, and the IC chip An arithmetic means for calculating a relative deviation amount from the wiring pattern position of the substrate, and a relative deviation amount between the IC chip and the wiring pattern position of the substrate by moving at least one of the suction means and the substrate based on an output from the arithmetic means. Supplement And aligned with, it consists structure and a positioning means for positioning the IC chip on the substrate.
[0028]
Furthermore, the semiconductor mounting apparatus of the present invention further includes an infrared irradiation means for irradiating infrared light arranged on the first imaging means side, wherein the suction surface of the suction means is a member that reflects infrared rays, and infrared rays are emitted from the infrared irradiation means. It can also be set as the structure which images a 1st recognition mark with a 1st imaging means with the infrared rays which irradiated and reflected on the adsorption | suction surface.
[0030]
In addition, the semiconductor mounting device of the present invention may be configured such that the first imaging unit and the second imaging unit are integrally formed.
[0031]
In the semiconductor mounting apparatus of the present invention, the first recognition mark and the second recognition mark are imaged and recognized by the first imaging means and the second imaging means, respectively, and the wiring between the IC chip and the substrate is performed. After correcting and aligning the relative deviation amount with respect to the pattern position, the first imaging unit and the second imaging unit are retracted, and then the IC chip can be arranged on the substrate.
[0032]
With such a configuration, the pattern mark provided on the element formation surface of the IC chip can be accurately recognized from the opposite side of the element formation surface. As a result, the IC chip can be mounted on the substrate with high accuracy. In addition, it can be configured to capture and recognize each pattern mark with the IC chip and substrate facing each other at the position where the IC chip and the substrate are mounted. An apparatus can be realized and various electronic circuits can be manufactured with high density.
[0033]
Further, according to the semiconductor mounting method of the present invention, the step of adsorbing the element forming surface of the IC chip by the adsorbing means, and the first recognition mark on the element forming surface of the IC chip are arranged on the surface opposite to the element forming surface A step of picking up an image by one image pickup means, a step of picking up a second recognition mark in the mounting region portion of the substrate on which the IC chip is mounted by the second image pickup means, and a first recognition picked up by the first image pickup means Image processing of the mark to obtain first position information, image processing of the second recognition mark on the substrate imaged by the second imaging means to obtain second position information, and first position Comparing the information with the second position information, calculating a relative deviation amount between the IC chip and the wiring pattern position of the substrate by the calculating means, and at least one of the suction means and the substrate based on the output from the calculating means Move to I Aligned by correcting the chip and the relative shift amount of the wiring pattern position of the substrate, and a step of placing the IC chip on the substrate.
[0034]
The semiconductor mounting method of the present invention further includes an infrared irradiating means for irradiating infrared light disposed on the first imaging means side, wherein the suction surface of the suction means is a member that reflects infrared rays, and the first recognition mark is provided. The imaging step may be a method of irradiating infrared rays from the infrared irradiation means and imaging the first recognition mark by the first imaging means by the infrared rays reflected by the suction surface.
[0036]
Further, according to the semiconductor mounting method of the present invention, the first imaging means and the second imaging means respectively image the first recognition mark and the second recognition mark, and then place the IC chip on the substrate. A method of retracting from the substrate before can also be used.
[0037]
By adopting such a mounting method, the pattern mark provided on the element forming surface of the IC chip can be accurately recognized from the opposite side of the element forming surface, so that the IC chip can be mounted on the substrate with high accuracy. In addition, when the IC chip and the substrate are opposed to each other at the mounting position, each pattern mark is imaged and recognized, so that the IC chip can be mounted with higher accuracy.
[0038]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a semiconductor mounting apparatus according to the present invention will be described below with reference to the drawings.
[0039]
(First embodiment)
FIG. 1 is a perspective view showing a configuration of a main part of a semiconductor mounting apparatus according to a first embodiment of the present invention, FIG. 2 is a sectional view of an infrared transmission recognition optical system, and FIG. 3 is also for position recognition of a substrate and an IC chip. FIG. 4 is a diagram illustrating an example of the recognition mark shape, and FIG. 4 is a diagram for explaining the operation of the mounting process.
[0040]
The semiconductor mounting apparatus of the present embodiment is provided with an infrared transmission recognition
[0041]
In FIG. 2, the infrared transmission recognition
[0042]
The first imaging means forms infrared light reflected by the
[0043]
FIG. 3 is a diagram illustrating an example of the first recognition mark and the second recognition mark. FIG. 3A is an example of a substrate mark 25a which is a second recognition mark for imaging by the substrate recognition
[0044]
The operation of the mounting process of the semiconductor mounting apparatus configured as described above will be described with reference to FIG.
[0045]
The “infrared transmission pattern recognition” in step 72 and the “substrate mark recognition” in step 77 are performed almost simultaneously in the stationary state of both the
[0046]
In addition, both “moving to the bonding position” in step 74 and “moving to the bonding position” in step 79 are performed at the same time. When both the
[0047]
Under the above operating conditions, first, a process of handling the
[0048]
In “adsorption of IC chip to nozzle” in step 70, the chip
[0049]
In “transfer IC chip to recognition position” in step 71, the head moving robot 1 is moved in the −Y direction with respect to the
[0050]
In “infrared transmission pattern recognition” in step 72, infrared light is projected from the lower side of the
[0051]
In “correction amount calculation” in step 73, the first position information of the
[0052]
In “move to bonding position” in step 74, the
[0053]
Next, a process for handling the
[0054]
In “Transfer substrate to recognition position” in step 76, the
[0055]
Next, in the “substrate mark recognition” at step 77, the substrate recognition
[0056]
In “correction amount calculation” in step 78, the second position information obtained in “substrate mark recognition” in step 77 and the first position information obtained in “infrared transmission pattern recognition” in step 72 are used. A position correction amount of the
[0057]
The “move to bonding position” in step 79 is performed simultaneously with the “move to bonding position” in step 74, and the
[0058]
As described above, in the present embodiment, the infrared light is projected from the lower side of the
[0059]
(Second Embodiment)
FIG. 5 is a perspective view showing the configuration of the main part of the semiconductor mounting apparatus according to the second embodiment of the present invention, and FIG. 6 is a diagram for explaining the operation of the mounting process by this apparatus. In addition, the same code | symbol is attached | subjected about the same element as the element from FIG. 1 to FIG.
[0060]
The difference between the semiconductor mounting apparatus of the present embodiment and the semiconductor mounting apparatus of the first embodiment will be described below. That is, a simultaneous recognition
[0061]
The simultaneous recognition
[0062]
Although the infrared irradiation means 91 of this Embodiment is not shown by FIG. 5, the infrared illumination lamp similar to FIG. 2, the condensing lens which condenses the infrared light irradiated from this infrared illumination lamp, a condensing An optical fiber that guides the infrared light collected by the lens, a half mirror that reflects the infrared light, a lens that collects the infrared light reflected by the half mirror, and a reflective mirror that reflects the infrared light emitted from this lens And the suction surface of the
[0063]
Although the first image pickup means 93 is not shown in FIG. 5, the infrared light reflected by the
[0064]
On the other hand, the substrate recognition
[0065]
In the present embodiment, the
[0066]
The operation of the semiconductor mounting apparatus of the present embodiment configured as described above will be described with reference to FIG.
[0067]
In FIG. 6, “conveying the IC chip to the bonding position” in step 101 and “conveying the substrate to the bonding position” in step 106 are performed simultaneously by driving both the
[0068]
Under such operating conditions, the handling process of the
[0069]
In step 100 “IC chip suction to the nozzle”, the chip
[0070]
In step 101 “IC chip transfer to bonding position”, the optical
[0071]
In “infrared transmission pattern recognition” in step 102, infrared light is projected from the side opposite to the element formation surface of the
[0072]
In “correction amount calculation” in step 103, the X-direction of the
[0073]
In “position correction” in step 104, the position of the
[0074]
On the other hand, the process operation of handling the
[0075]
In “105 Adsorbing the IC Chip to the Nozzle” in Step 100, “Standing the Substrate to the Stage” in Step 105, the
[0076]
“Transfer substrate to bonding position” in step 106 is performed simultaneously with “Transfer IC chip to bonding position” in step 101. In order to simultaneously prepare for the recognition of the
[0077]
Then, in “substrate mark recognition” in step 107, the visible light irradiated from the visible light irradiation means 98 of the simultaneous recognition
[0078]
In “correction amount calculation” in step 108, a relative displacement amount is obtained from the second position information obtained as a result of the imaging and recognition operation in step 107 and the first position information described above, and the mounting position is based on the result. The position correction amount of the substrate in the X direction, the Y direction, and the rotation angle θ is calculated. This calculation is performed by a control unit (not shown). The “correction amount calculation” in Step 103 and Step 108 is performed by a control unit (not shown), and the calculation function of these control units constitutes a calculation means.
[0079]
In “position correction” in step 109, the
[0080]
Next, in step 110 “camera evacuation”, the simultaneous recognition
[0081]
Finally, in “IC chip bonding” in step 111, the
[0082]
As described above, in the present embodiment, by providing the simultaneous recognition
[0083]
In each of the embodiments of the present invention, infrared rays are projected from the infrared transmission recognition
[0084]
In addition, the IC chip suction, the various drive means, the board suction means, and the drive means for driving the image pickup means described in each embodiment are limited to those described in this embodiment. There is no. You may select the optimal structural member suitably according to the shape and function of a mounting apparatus. For example, in the present embodiment, the head moving robot 1 is exemplified to move only in the Y direction and the
[0085]
【The invention's effect】
As described above, the semiconductor mounting apparatus of the present invention is an infrared transmission recognition optical system capable of imaging and recognizing an IC pattern mark provided on an element formation surface from a surface opposite to the element formation surface of the IC chip, or Equipped with a simultaneous recognition optical system capable of simultaneously imaging and recognizing an IC pattern mark provided on the element forming surface from the surface opposite to the element forming surface of the IC chip and capturing and recognizing the substrate mark on the substrate surface It is a configuration. As a result, the IC chip can be arranged at a predetermined position on the substrate with high accuracy by the face-up method, and an electronic circuit mounted with higher density can be provided.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a main configuration of a semiconductor mounting apparatus according to a first embodiment of the present invention.
FIG. 2 is a sectional view of an infrared transmission recognition optical system of the semiconductor mounting apparatus according to the embodiment;
FIG. 3 is a view showing an example of a recognition mark shape for position recognition of a substrate and an IC chip used in the embodiment.
FIG. 4 is a view for explaining the operation of the mounting process by the semiconductor mounting apparatus of the embodiment;
FIG. 5 is a perspective view showing a main configuration of a semiconductor mounting apparatus according to a second embodiment of the present invention.
FIG. 6 is a view for explaining the operation of the mounting process by the semiconductor mounting apparatus of the embodiment;
FIG. 7 is a perspective view showing a configuration of a main part of a conventional face-up type semiconductor mounting apparatus.
FIG. 8 is a view showing a flow of operation in a mounting process in the semiconductor mounting apparatus;
[Explanation of symbols]
1 Head moving robot
3, 7, 19, 21, 31, 35 axes
5 Bonding head
9,9a Suction nozzle
11 IC chip (semiconductor integrated circuit element)
13,99 Substrate recognition optical system
15 Infrared transmission recognition optical system
16 Simultaneous recognition optics
17 Chip tray XY robot
23 Chip tray
25 substrates
25a Board mark
27 stages
29 Stage mobile robot
33 IC chip recognition optical system
37 Optical Mobile Robot
39 arm
51 Infrared illumination lamp
53 Condensing lens
55 Optical fiber
57 half mirror
59, 63 lenses
61 Reflection mirror
61a mirror
65 Imaging device
69 IC pattern mark
91 Infrared irradiation means
93 First imaging means
95 mirror box
97 Second imaging means
98 Visible light irradiation means
Claims (7)
赤外線照射手段と前記赤外線照射手段から赤外線を照射し、前記吸着ノズルの表面で反射した赤外線により前記半導体集積回路素子の前記素子形成面の第1の認識マークを撮像する前記素子形成面の反対の面側に配置した第1の撮像装置とからなる第1の撮影手段と、
前記半導体集積回路素子を装着する基板の装着領域部の第2の認識マークを撮像する第2の撮像手段と、
前記第1の撮像手段により撮像した前記第1の認識マークを画像処理して得られる第1の位置情報と前記第2の撮像手段により撮像した前記基板の前記第2の認識マークを画像処理して得られる第2の位置情報とを比較し、前記半導体集積回路素子と前記基板の配線パターン位置との相対ずれ量を算出する演算手段と、
前記演算手段からの出力に基づいて前記吸着手段および前記基板の少なくとも一方を移動させて前記半導体集積回路素子と前記基板の前記配線パターン位置との相対ずれ量を補正して位置合わせし、前記基板上に前記半導体集積回路素子を配置する位置合わせ手段とを有することを特徴とする半導体装着装置。An adsorption nozzle that adsorbs an element formation surface of a semiconductor integrated circuit element on a surface of a material that reflects infrared rays or a surface that is processed to reflect infrared rays ;
Infrared rays are irradiated from the infrared irradiation means and the infrared irradiation means, and the first recognition mark on the element formation surface of the semiconductor integrated circuit element is imaged by infrared rays reflected by the surface of the suction nozzle. A first imaging means comprising a first imaging device arranged on the surface side;
Second imaging means for imaging a second recognition mark of a mounting region portion of a substrate on which the semiconductor integrated circuit element is mounted;
The first position information obtained by image processing the first recognition mark imaged by the first imaging means and the second recognition mark of the substrate imaged by the second imaging means are image-processed. Calculating means for comparing the second position information obtained in this way and calculating a relative shift amount between the semiconductor integrated circuit element and the wiring pattern position of the substrate;
Based on the output from the calculation means, at least one of the suction means and the substrate is moved to correct and align the relative displacement amount between the semiconductor integrated circuit element and the wiring pattern position of the substrate, and the substrate A semiconductor mounting apparatus comprising alignment means for arranging the semiconductor integrated circuit element thereon.
第1の撮像手段側に配置した赤外線を照射する赤外線照射手段から赤外線を照射し、前記吸着面で反射した赤外線により第1の撮像手段で前記半導体集積回路素子の前記素子形成面の前記第1の認識マークを撮像する工程と、
前記半導体集積回路素子を装着する基板の装着領域部の第2の認識マークを第2の撮像手段により撮像する工程と、
前記第1の撮像手段により撮像した前記第1の認識マークを画像処理して第1の位置情報を得る工程と、
前記第2の撮像手段により撮像した前記基板の前記第2の認識マークを画像処理して第2の位置情報を得る工程と、
前記第1の位置情報と前記第2の位置情報とを比較し、前記半導体集積回路素子と前記基板の配線パターン位置との相対ずれ量を演算手段により算出する工程と、
前記演算手段からの出力に基づいて前記吸着手段および前記基板の少なくとも一方を移動させて前記半導体集積回路素子と前記基板の前記配線パターン位置との相対ずれ量を補正して位置合わせし、前記基板上に前記半導体集積回路素子を配置する工程とを有することを特徴とする半導体装着方法。Adsorbing the element forming surface of the semiconductor integrated circuit element by an adsorption means having a surface of a material that reflects infrared rays or a surface that is processed to reflect infrared rays ; and
Infrared light is irradiated from an infrared irradiation means that irradiates infrared light arranged on the first imaging means side, and the first imaging means forms the first of the element formation surface of the semiconductor integrated circuit element by the infrared light reflected by the suction surface. Imaging the recognition mark of
Imaging a second recognition mark of a mounting region portion of a substrate on which the semiconductor integrated circuit element is mounted by a second imaging means;
Obtaining first position information by subjecting the first recognition mark imaged by the first imaging means to image processing;
Image processing the second recognition mark on the substrate imaged by the second imaging means to obtain second position information;
Comparing the first position information with the second position information, and calculating a relative deviation amount between the semiconductor integrated circuit element and the wiring pattern position of the substrate by a calculation means;
Based on the output from the calculation means, at least one of the suction means and the substrate is moved to correct and align the relative displacement amount between the semiconductor integrated circuit element and the wiring pattern position of the substrate, and the substrate And a step of disposing the semiconductor integrated circuit element thereon.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070002A JP4147985B2 (en) | 2003-03-14 | 2003-03-14 | Semiconductor mounting apparatus and semiconductor mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003070002A JP4147985B2 (en) | 2003-03-14 | 2003-03-14 | Semiconductor mounting apparatus and semiconductor mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004281650A JP2004281650A (en) | 2004-10-07 |
JP4147985B2 true JP4147985B2 (en) | 2008-09-10 |
Family
ID=33286863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003070002A Expired - Fee Related JP4147985B2 (en) | 2003-03-14 | 2003-03-14 | Semiconductor mounting apparatus and semiconductor mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4147985B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015154030A (en) * | 2014-02-19 | 2015-08-24 | 株式会社ディスコ | Transfer method of device and transfer apparatus of device |
-
2003
- 2003-03-14 JP JP2003070002A patent/JP4147985B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004281650A (en) | 2004-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8782879B2 (en) | Workpiece transfer apparatus | |
JP6991614B2 (en) | Component mounting system and component mounting method | |
KR102132094B1 (en) | Electronic component mounting device and electronic component mounting method | |
TWI593046B (en) | Bonding device and bonding method | |
JP2016197630A (en) | Bonding device and bonding method | |
CN110752176B (en) | Conveying mechanism, electronic component manufacturing apparatus, and electronic component manufacturing method | |
KR20020054345A (en) | Optical sensor | |
JP2012248728A (en) | Die bonder and bonding method | |
JP6438826B2 (en) | Bonding apparatus and bonding method | |
JP3747515B2 (en) | Chip mounting device | |
JP4147985B2 (en) | Semiconductor mounting apparatus and semiconductor mounting method | |
JP2006041006A (en) | Bonding method and apparatus for semiconductor chip | |
JP4713287B2 (en) | Electronic component mounting apparatus and mounting method | |
JP3746238B2 (en) | Semiconductor device manufacturing method and flip chip bonding apparatus | |
JP4264694B2 (en) | Solid-state camera and component mounting apparatus using the same | |
JP3651465B2 (en) | Electronic component alignment method | |
JPH11219974A (en) | Chip recognizing device and chip mounting device comprising the same | |
JP2000068696A (en) | Part recognition/mounting device and part recognition method | |
JPS63293403A (en) | Recognizing device for chip component | |
JP3778676B2 (en) | Component mounting device | |
JP3815637B2 (en) | Component mounting device | |
TWI632838B (en) | Pick-and-place soldering system for dual chip modules and method for assembling dual chip modules | |
JP2003133799A (en) | Electronic part mounting apparatus | |
JP2021121014A (en) | Mounting device for electronic component | |
JP3781233B2 (en) | Component mounting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080603 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080616 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |